JPH0568099B2 - - Google Patents

Info

Publication number
JPH0568099B2
JPH0568099B2 JP57048014A JP4801482A JPH0568099B2 JP H0568099 B2 JPH0568099 B2 JP H0568099B2 JP 57048014 A JP57048014 A JP 57048014A JP 4801482 A JP4801482 A JP 4801482A JP H0568099 B2 JPH0568099 B2 JP H0568099B2
Authority
JP
Japan
Prior art keywords
heat treatment
stacking faults
film
sio
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57048014A
Other languages
English (en)
Other versions
JPS58164229A (ja
Inventor
Takanori Hayafuji
Sachiko Nakazawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP4801482A priority Critical patent/JPS58164229A/ja
Publication of JPS58164229A publication Critical patent/JPS58164229A/ja
Publication of JPH0568099B2 publication Critical patent/JPH0568099B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 この発明は、半導体基板処理法に関するもので
あり、更に詳細には、特に表面粗のない半導体基
板処理法に関するものである。
たとえばシリコン結晶の場合、CCDなどのイ
メージセンサーにおいて、その基板として使用さ
れる結晶の積層欠陥が画像欠陥となるために、そ
の積層欠陥を除去するために莫大な研究がなされ
てきた。たとえば、結晶表面近くに存在する結晶
欠陥または結晶欠陥の発生核を、窒素ガス、アル
ゴンガスなどの不活性ガス中において熱処理する
ことにより除去できることは知られていた。すな
わち、シリコン結晶を高温の窒素ガス、アルゴン
ガス、水素ガス中でアニールする方法は実用化さ
れている。結晶欠陥や積層欠陥の除去は、高温処
理ほど早く、かつ、N2ガス中での処理が最も早
くできる。最近では、N2ガス中にHClを添加し
て積層欠陥の除去をより早くする方法が提案され
ている。
しかしながら、N2、アルゴン、水素ガスまた
はHClを添加したN2ガス中での高温処理は、シ
リコン表面に粗(インホモジエニイーテイ)を生
じさせる原因にもなつている。また、1100℃以上
のN2ガス雰囲気中での熱処理は、すでに存在し
ている積層欠陥を収縮させ消滅させる効果はある
けれども、それ以上に多くの積層欠陥の発生核を
新たに形成することも知られている。
この発明は、前述した如き高温熱処理による結
晶表面の粗ならびに積層欠陥の発生核の形成とい
う従来技術の欠点を改善するとともに、従来法よ
り早く結晶欠陥、主に積層欠陥およびその発生核
を除去する方法を提供するものである。
この発明の方法は、150Å以下の厚さの酸化シ
リコン膜を表面に有しておりシリコン結晶からな
つている半導体基板を、NとHとを構成元素とす
るガスを含む雰囲気中で熱処理することからなつ
ている。
この発明に係る方法に使用される雰囲気として
は、NH3やN2H4、N2H4・HClなどを含むガス
からなる雰囲気、またはこれらをN2、アルゴン
ガスなどの不活性ガスで希釈したものが使用され
る。
この発明に係る方法を次のようにして検討し
た。
まず、シリコン結晶を、乾燥O2中にて1100℃
で16時間酸化して約60μmの積層欠陥を有するシ
リコンウエーハーを形成した。この場合、SiO2
約が5500Åの厚さに成長した。
第1図に示すように、この試料を、NH3の分
圧を5Kg/cm2から10-3Kg/cm2まで変化させて1150
℃で4時間熱処理した。比較のために、HN3
圧が零の条件下で試料を熱処理した。第1図中に
おいて曲線Aで示すウエーハー表面にSiO2
(厚み5500Å)がある試料を用いて熱処理をした
場合には、NH3分圧が高くなるに従つて、積層
欠陥が成長していることが認められる。なお、曲
線Bで示すように表面にSiO2膜のないウエーハ
ーでは、NH3分圧(濃度)が高くなるにつれて
積層欠陥の収縮が急速に起ることが認められる。
1150℃で5時間NH3熱処理では、積層欠陥の完
全消滅がしばしば認められた。他方、この条件で
はN2熱処理では10時間以上を要していたので、
処理時間の大巾な短縮が可能である。
次に、使用する試料におけるSiO2膜の厚みを
変えて、1150℃、1100℃および1050℃で4時間そ
れぞれ熱処理をして積層欠陥の長さを測定した。
その結果を第2図に示す。第2図において、曲線
Cは1150℃での熱処理、曲線Dは1100℃での熱処
理および曲線Eは1050℃での熱処理の場合をそれ
ぞれ示す。これらの結果から、ウエーハー表面の
SiO2膜の初期厚が約150Å以下でないと積層欠陥
を抑制する効果はなく、SiO2膜がない場合には
積層欠陥は生じないことが認められた。
また、第2図において使用した試料を用いて、
初期SiO2膜厚および熱処理温度を変えた場合の
積層欠陥の密度(デンシテイ)を測定し、その結
果を第3図に示す。これらの結果からも、初期
SiO2膜厚が約150Å以下でないと積層欠陥が減少
しないことが判明した。
更に、厚み5500ÅのSiO2膜を有するシリコン
結晶試料とSiO2膜を有しないシリコン結晶の試
料を用いて、NH3またはヒドラジン類での処理
時間、すなわち窒化処理時間と積層欠陥の長さと
の関係を調べた。その結果を第4図に示す。な
お、図中において、曲線F〜Iは厚さ5500Åの
SiO2膜を有するシリコン結晶試料についてのも
のであり、熱処理温度がそれぞれ、1050℃、1100
℃、1150℃および1200℃を示し、また曲線J〜L
はSiO2膜を有しないシリコン結晶の試料につい
てのものであり、熱処理温度がそれぞれ1050℃、
1100℃および1150℃を示す。第4図の結果によれ
ば、SiO2膜を有しないシリコン結晶では、熱処
理することにより、しかも高温、例えば1150℃な
いし1200℃で処理することにより、短い窒化処理
時間で積層欠陥の長さを短縮できるのに対して、
5500Å厚のSiO2膜を有するシリコン結晶では、
熱処理することにより、しかも1050℃で熱処理す
ることによつても積層欠陥の長さが逆に長くな
り、1150℃という高温では窒化処理時間が短くて
も積層欠陥の成長が急速に起ることが判明した。
すなわち、NH3などの高温雰囲気中で熱処理す
ることによつて、数十Åのシリコンオキシナイト
ライドがシリコン結晶表面に形成され、この膜が
保護膜となつて、そのシリコン結晶からなる半導
体基板の表面を平滑かつ清浄に保持している。
前述したように、この発明に係る半導体基板処
理法によれば、従来の高温処理による結晶欠陥お
よび結晶欠陥の発生核除去における表面粗、汚染
の問題が解決されると共に、より低温でかつより
早く所望の効果が得られる。しかも、熱処理に際
しての雰囲気が分子状ガスであるので、雰囲気と
して例えばプラズマガスを用いる場合に比べて、
装置及び制御条件が簡単であり、プラズマ損傷に
よる新たな結晶欠陥の発生もない。
また、半導体基板へイオンを注入したときに生
じる損傷は半導体素子に悪影響を及ぼすので、不
活性ガス中での熱処理によつて損傷を除去する処
理が行われているが、注入イオンのプロフアイル
を変更しないためにもこの処理は可能な限り低温
且つ短時間で行うことが望ましい。従つて、本発
明はこのような目的にも好適である。
【図面の簡単な説明】
第1〜4図はこの発明に係る方法の条件をそれ
ぞれ示すグラフである。

Claims (1)

    【特許請求の範囲】
  1. 1 150Å以下の厚さの酸化シリコン膜を表面に
    有しておりシリコン結晶からなつている半導体基
    板を、NとHとを構成元素とするガスを含む分子
    状ガスの雰囲気中で熱処理することを特徴とする
    半導体基板処理法。
JP4801482A 1982-03-25 1982-03-25 半導体基板処理法 Granted JPS58164229A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4801482A JPS58164229A (ja) 1982-03-25 1982-03-25 半導体基板処理法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4801482A JPS58164229A (ja) 1982-03-25 1982-03-25 半導体基板処理法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP6193607A Division JP2601208B2 (ja) 1994-07-26 1994-07-26 半導体基体の処理方法

Publications (2)

Publication Number Publication Date
JPS58164229A JPS58164229A (ja) 1983-09-29
JPH0568099B2 true JPH0568099B2 (ja) 1993-09-28

Family

ID=12791447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4801482A Granted JPS58164229A (ja) 1982-03-25 1982-03-25 半導体基板処理法

Country Status (1)

Country Link
JP (1) JPS58164229A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62123098A (ja) * 1985-11-22 1987-06-04 Toshiba Ceramics Co Ltd シリコン単結晶の製造方法
JP5045710B2 (ja) * 2000-11-28 2012-10-10 株式会社Sumco シリコンウェーハの製造方法
JP4720058B2 (ja) * 2000-11-28 2011-07-13 株式会社Sumco シリコンウェーハの製造方法
JP2002334848A (ja) * 2001-05-09 2002-11-22 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの熱処理装置
JP4078822B2 (ja) * 2001-10-10 2008-04-23 株式会社Sumco シリコンウェーハの製造方法
JP5062217B2 (ja) * 2009-04-30 2012-10-31 株式会社Sumco 半導体ウェーハの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5712524A (en) * 1980-06-26 1982-01-22 Fujitsu Ltd Manufacture of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5712524A (en) * 1980-06-26 1982-01-22 Fujitsu Ltd Manufacture of semiconductor device

Also Published As

Publication number Publication date
JPS58164229A (ja) 1983-09-29

Similar Documents

Publication Publication Date Title
US4053335A (en) Method of gettering using backside polycrystalline silicon
JP3011178B2 (ja) 半導体シリコンウェーハ並びにその製造方法と熱処理装置
JPH0568099B2 (ja)
US5171708A (en) Method of boron diffusion into semiconductor wafers having reduced stacking faults
JPH08148552A (ja) 半導体熱処理用治具及びその表面処理方法
JP2601208B2 (ja) 半導体基体の処理方法
JP4131105B2 (ja) シリコンボートの製造方法
JP3042659B2 (ja) 半導体ウエーハの酸化方法
JP3534001B2 (ja) シリコン酸化膜およびシリコン窒化酸化膜の形成方法ならびにシリコンウエーハ
US4824698A (en) High temperature annealing to improve SIMOX characteristics
JPS62123098A (ja) シリコン単結晶の製造方法
JP2907095B2 (ja) 半導体装置の製造方法
Green et al. The influence of silicon heat treatments on the minority carrier generation and the dielectric breakdown in MOS structures
Rohatgi et al. Process‐Induced Effects on Carrier Lifetime and Defects in Float Zone Silicon
JPH06216377A (ja) Mos型半導体装置の製造方法
JPH039078B2 (ja)
JPH06295913A (ja) シリコンウエハの製造方法及びシリコンウエハ
JPH0513395A (ja) シリコンウエハ−及び洗浄方法
JP3565068B2 (ja) シリコンウエーハの熱処理方法およびシリコンウエーハ
JP4029378B2 (ja) アニールウェーハの製造方法
JPH09223668A (ja) 半導体基板および半導体基板の処理方法
JPH0529323A (ja) 半導体基板及びその製造方法
JP2978341B2 (ja) シリコンウェーハのig熱処理方法
JP2001156076A (ja) シリコン半導体基板の製造方法
JPH05206145A (ja) 半導体装置の製造方法