JP2002043229A - 半導体製造装置 - Google Patents

半導体製造装置

Info

Publication number
JP2002043229A
JP2002043229A JP2000223454A JP2000223454A JP2002043229A JP 2002043229 A JP2002043229 A JP 2002043229A JP 2000223454 A JP2000223454 A JP 2000223454A JP 2000223454 A JP2000223454 A JP 2000223454A JP 2002043229 A JP2002043229 A JP 2002043229A
Authority
JP
Japan
Prior art keywords
wafer
quartz
dummy
reaction chamber
semiconductor manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000223454A
Other languages
English (en)
Inventor
Koji Tomezuka
幸二 遠目塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2000223454A priority Critical patent/JP2002043229A/ja
Priority to US09/911,741 priority patent/US20020014311A1/en
Priority to KR10-2001-0045002A priority patent/KR100520671B1/ko
Publication of JP2002043229A publication Critical patent/JP2002043229A/ja
Priority to US10/915,463 priority patent/US7003219B2/en
Priority to US11/296,440 priority patent/US7553518B2/en
Priority to US12/470,084 priority patent/US8173214B2/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67028Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405Cleaning of reactor or parts inside the reactor by using reactive gases
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67109Apparatus for thermal treatment mainly by convection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】ダミーとして使用するウェーハの消費に関わる
コスト増大の問題及びダミーウェーハの装置外取り出し
と洗浄に関わる工程時間増大の問題を解決し、半導体製
造コストの低減を可能とする半導体製造装置を提供する
こと。 【解決手段】ヒ−タ1によって加熱された反応室2中、
ウェーハカセット7から石英ボート3へウェーハ移載機
4によって移載され、反応室2に搬入されたシリコンウ
ェーハ上に半導体膜を形成する半導体製造装置であっ
て、該シリコンウェーハと共に石英ボート3へ移載さ
れ、反応室2に搬入されるダミーウェーハとしての石英
ウェーハ6を貯蔵する石英ウェーハストッカ5を備えて
いることを特徴とする半導体製造装置を構成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体製造装置に関
し、特に、ウェーハ上に半導体膜を形成する半導体製造
装置に関するものである。
【0002】
【従来の技術】IC、LSI等の半導体デバイスの製造
工程において、ウェーハ上に半導体膜を形成する半導体
製造装置が使用されている。このような装置の従来例に
おける構成の主要部分を図2に示す。
【0003】図2において、1はヒ−タであり、2は反
応室であり、反応室2はヒ−タ1によって半導体膜形成
反応に適する温度にまで加熱される。3はウェーハを積
載し、図中の矢印の方向に移動して、反応室2内に挿入
される石英ボートであり、4はシリコンウェーハ14を
ウェーハカセット7から石英ボート3へ、あるいは、石
英ボート3からウェーハカセット7へ移すウェーハ移載
機である。なお、ウェーハカセット7は、ウェーハの装
置内への投入、装置内からの取り出しの際の運搬容器の
役割を果たす。9は半導体膜形成反応を起こすプロセス
ガスを装置内に導入するためのプロセスガスラインであ
り、10は反応室2内を真空に排気し、あるいは所定の
圧力に保つための真空排気装置である。
【0004】図3は、半導体膜形成反応によって、ウェ
ーハ上に半導体膜を形成する際の反応室2の状態を示す
図である。シリコンウェーハ14(図中、その一部のみ
を示す)は石英ボート3に積載され、反応室2内で、一
定間隔を置いて並んでいる。半導体膜形成反応を起こす
プロセスガスはプロセスガスライン9から供給され、イ
ンナーチューブ13中を通りながら、半導体膜形成反応
を起こしてシリコンウェーハ14上に半導体膜を形成
し、反応後のガスはアウターチューブ12とインナーチ
ューブ13との間を通って真空排気装置10によって排
出される。図中、15は反応室2からの熱の流出を妨げ
る断熱板である。
【0005】図4は、半導体膜を形成する際のウェーハ
の配列を示す図である。この装置のようなバッチ式の半
導体膜形成装置の場合、シリコンウェーハ上の半導体膜
の膜厚均一性を常に安定して得るためには、反応条件一
定下での半導体膜形成が起こるようにしなければならな
い。そのために、ウェーハの配列を図4に示したように
する。
【0006】まず、ウェーハの配列の両端付近において
は、反応条件が一定とはなっていないので、その部分
(図中、ダミーウェーハ領域と表示)にはダミーのシリ
コンウェーハ(製品の取得を目的としていないウェー
ハ)を並べる。そして、それ以外の部分(図中、プロセ
ス領域と表示)においては、反応条件一定下で、製品の
取得を目的とするウェーハ上の半導体膜形成が起こるよ
うにする。
【0007】つぎに、製品の取得を目的として上記プロ
セス領域に置かれるウェーハの枚数が不足して、ウェー
ハ間の間隔が空いてしまう場合には、図4に示したよう
に、その部分にダミーのシリコンウェーハ(図中、ダミ
ーウェーハと表示)を補充して空きがないようにし、ウ
ェーハ間隔の不揃いによる反応条件の不均一化を防ぐ。
【0008】
【発明が解決しようとする課題】上述のように、バッチ
式の半導体膜形成装置による半導体膜形においては、ダ
ミーのシリコンウェーハを用いて、半導体膜形成反応条
件の均一化を図っているが、多品種少量生産の場合等に
おいては特に、このダミーウェーハの消費量が増大し、
半導体製造コストの増加分として、これを無視できない
状況にある。
【0009】このダミーウェーハは、カセットに収納さ
れ、装置内に投入、載置され、その使用に際しては、必
要な枚数をカセットから取り出してボートに積載してい
る。
【0010】また、ダミーウェーハの洗浄は、カセット
毎に装置外へ取り出して行われるので、その操作に要す
る時間が、工程の所要時間の増大につながる。
【0011】本発明は上記の点に鑑みなされたものであ
り、本発明が解決しようとする課題は、ダミーとして使
用するウェーハの消費に関わるコスト増大の問題及びダ
ミーウェーハの装置外取り出しと洗浄に関わる工程時間
増大の問題を解決し、半導体製造コストの低減を可能と
する半導体製造装置を提供することにある。
【0012】
【課題を解決するための手段】前記課題を解決するため
に、本発明は、請求項1に記載のように、ウェーハ上に
半導体膜を形成する半導体製造装置であって、ダミーウ
ェーハを該半導体製造装置内に貯蔵する手段を備えたこ
とを特徴とする半導体製造装置を構成する。
【0013】
【発明の実施の形態】以下に、図を用いて、本発明の実
施の形態を説明するが、本発明はこれに限られるもので
はない。
【0014】図1は、本発明に係る半導体製造装置の構
成を示す図である。図において、1はヒ−タであり、2
は反応室であり、反応室2はヒ−タ1によって半導体膜
形成反応に適する温度にまで加熱される。3はシリコン
ウェーハ及びダミーウェーハを積載し、図中の矢印の方
向に移動して反応室2内に挿入される石英ボートであ
り、4はシリコンウェーハをウェーハカセット7から石
英ボート3へ、あるいは、石英ボート3からウェーハカ
セット7へ移すウェーハ移載機である。なお、ウェーハ
カセット7は、ウェーハの装置内への投入、及び、装置
内からの取り出しの際の運搬容器の役割を果たす。5
は、請求項1に記載の、ダミーウェーハを半導体製造装
置内に貯蔵する手段に該当する石英ウェーハストッカで
あり、6は、請求項1に記載の、ダミーウェーハに該当
する石英ウェーハである。ウェーハ移載機4は、石英ウ
ェーハ6を石英ウェーハストッカ5から石英ボート3
へ、あるいは、石英ボート3から石英ウェーハストッカ
5へ移すウェーハ移載機としての役割も果たす。8は反
応室2内の汚れを落すためのクリーニング工程において
必要となるクリーニングガスを装置内に導入するための
クリーニングガスラインであり、9は半導体膜形成反応
を起こすプロセスガスを装置内に導入するためのプロセ
スガスラインであり、10は反応室2内を真空に排気
し、あるいは所定の圧力に保つための真空排気装置であ
る。11は(バッチ式の)半導体膜形成を行った回数を
数えるバッチカウンタである。
【0015】シリコンウェーハへの半導体膜生成の際
に、石英ボート3上に積載されるウェーハの配列は図4
に示したものと同様である。ただし、本実施の形態にお
いては、ダミーウェーハとしては石英ウェーハ6を用い
る。このように、上下領域及びシリコンウェーハ欠落箇
所に石英ウェーハ6をダミーとして挿入することによっ
て、基本的には、石英ボート3にウェーハをフル充填
し、それを図中の矢印の方向に移動させて反応室2内に
搬入する。
【0016】予め求めておいたプロセス条件にて、真空
排気装置10を使用して減圧状態とした反応室2内にプ
ロセスガスライン9からプロセスガスを導入することに
より、シリコンウェーハ上に均一な半導体膜を生成させ
る。半導体膜形成反応後の石英ウェーハ6は、装置内に
おいて、ウェーハ移載機4によって、石英ウェーハスト
ッカ5に移載され、装置外に取り出されることなく、再
使用される。石英ウェーハ6には、実験により求められ
た限界使用回数(限界累積膜厚)があり、それを超えた
使用はパーティクル(微小ゴミ)発生の原因となり、半
導体製造の歩留まり低下を招く。そこで、石英ウェーハ
6の使用回数はバッチカウンタ11によってカウント
(計数)され、その使用回数が限界使用回数に達する
と、その石英ウェーハ6は石英ウェーハストッカ5にス
トック(貯蔵)されるが、再使用されず、それに換わっ
て、石英ウェーハストッカ5中の予備の洗浄済み石英ウ
ェーハが使用される。このようななダミーウェーハの選
択は、石英ウェーハ6の使用回数が限界使用回数に達し
た場合にバッチカウンタ11あるいはバッチカウンタ1
1の付属装置が発する警告によって、装置使用者が行っ
てもよいし、バッチカウンタ11の出力に基づいて自動
的に行ってもよい。
【0017】本発明に係る半導体製造装置は、上述のよ
うに、ダミーウェーハを半導体製造装置内に貯蔵する手
段(本実施の形態においては石英ウェーハストッカ5)
を有する。このダミーウェーハ貯蔵手段の貯蔵容量(収
容可能なウェーハの枚数)を大きくしておけば、ダミー
ウェーハのクリーニング(洗浄)を装置外で行う場合に
おいても、ダミーウェーハの投入、取り出しの回数を、
従来装置に較べて少なくすることができ、その分だけ装
置操作の単純化が可能となり、これが半導体生産コスト
の低減につながる。
【0018】さらに、本実施の形態においては、ダミー
ウェーハとして石英ウェーハ6を用いているので、ダミ
ーウェーハの装置内クリーニングが可能であり、このた
め、クリーニングのためのダミーウェーハの投入、取り
出しが不要となる。これについて以下に説明する。
【0019】反応室2や石英ボート3は石英ウェーハ6
に較べて洗浄頻度が少ないため、ストック(貯蔵)され
た石英ウェーハ6を全て使いきったか、あるいは、反応
室等の洗浄時期に達した時点で、反応室2内のクリーニ
ング(洗浄)を行う。クリーニングの際は、使用限界に
達した全ての石英ウェーハ6をウェーハ移載機4によっ
て石英ボート3に移載し、反応室2内に挿入し、クリー
ニングガス(CIF等)をクリーニングガスライン8
を通して反応室2内に導入し、予め求めておいた条件下
で、石英反応管、石英ボート3と共に、複数枚の石英ウ
ェーハ6を一括してクリーニングする。クリーニング終
了後、石英ウェーハ6はウェーハ移載機4によって石英
ウェーハストッカ5へ移載され、再使用可能な洗浄済み
石英ウェーハとしてストック(貯蔵)される。
【0020】以上の説明から明らかなように、本実施の
形態においては、ダミーウェーハのクリーニング(洗
浄)のたびに、従来装置においては必要であったダミー
ウェーハ用のカセットの投入、取り出しを行わなくて済
み、製品用ウェーハカセットの投入、取り出しを妨げる
ことはなく、ダミーウェーハの装置外取り出しと洗浄に
関わる工程所要時間増大の問題が解決される。
【0021】また、ダミーウェーハ(たとえば、図1に
おける石英ウェーハ6)の使用回数をバッチカウンタ
(図1における11)によってカウント(計数)し、そ
の使用回数が予め与えられた使用限界の回数に達する
と、バッチカウンタあるいはバッチカウンタの付属装置
が装置使用者に警告を発する機能を本発明に係る半導体
製造装置に付与しておけば、限界回数を超えたダミーウ
ェーハの使用による半導体製造歩留まりの低下を未然に
防ぐことができる。
【0022】さらに、ダミーウェーハの洗浄は、反応室
等の洗浄と合わせて行うので、メンテナンス時間の短縮
も可能である。すなわち、反応管、ボート等の石英治具
を、半導体膜形成工程において付着した半導体膜をクリ
ーニングガス(CIF等)によって除去して、クリー
ニングする機能を本発明に係る半導体製造装置に付与し
ておけば、使用済みのダミーウェーハ(たとえば、図1
における石英ウェーハ6)を一括してボート(図1にお
ける3)に充填して、反応室(図1における2)に搬入
し、前記クリーニングと同時にクリーニングすることが
でき、それによって、メンテナンス時間を短縮すること
ができる。
【0023】また、石英ウェーハは、多数回の繰り返し
洗浄に耐え、半永久的に使用可能であるので、ダミーと
して使用するウェーハの消費に関わるコスト増大の問題
も解決される。
【0024】また、本発明に係る半導体製造装置におい
て、有効に使用されるダミーウェーハは、上記の石英ウ
ェーハに限られるものではなく、半導体膜形成時の温度
に耐え、多数回の繰り返し洗浄に耐えるものであればよ
い。たとえば、シリコンウェーハの両面にアルミナ(A
)膜をCVD法(化学気相堆積法)によって堆
積してなるウェーハも、本発明に係る半導体製造装置に
おいて、ダミーウェーハとして有効に使用される。
【0025】
【発明の効果】以上説明したように、本発明を実施する
ことにより、ダミーとして使用するウェーハの消費に関
わるコスト増大の問題及びダミーウェーハの装置外取り
出しと洗浄に関わる工程時間増大の問題を解決し、半導
体製造コストを低減することができる半導体製造装置を
提供することができる。
【図面の簡単な説明】
【図1】本発明に係る半導体製造装置の構成を示す図で
ある。
【図2】従来の半導体製造装置の例における装置の構成
を示す図である。
【図3】半導体膜形成反応によって、ウェーハ上に半導
体膜を形成する際の反応室の状態を示す図である。
【図4】半導体膜を形成する際のウェーハの配列を示す
図である。
【符号の説明】
1…ヒータ、2…反応室、3…石英ボート、4…ウェー
ハ移載機、5…石英ウェーハストッカ、6…石英ウェー
ハ、7…ウェーハカセット、8…クリーニングガスライ
ン、9…プロセスガスライン、10…真空排気装置、1
1…バッチカウンタ、12…アウターチューブ、13…
インナーチューブ、14…シリコンウェーハ、15…断
熱板。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】ウェーハ上に半導体膜を形成する半導体製
    造装置であって、ダミーウェーハを該半導体製造装置内
    に貯蔵する手段を備えたことを特徴とする半導体製造装
    置。
JP2000223454A 2000-07-25 2000-07-25 半導体製造装置 Pending JP2002043229A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000223454A JP2002043229A (ja) 2000-07-25 2000-07-25 半導体製造装置
US09/911,741 US20020014311A1 (en) 2000-07-25 2001-07-25 Substrate processing apparatus and method
KR10-2001-0045002A KR100520671B1 (ko) 2000-07-25 2001-07-25 기판처리장치 및 방법
US10/915,463 US7003219B2 (en) 2000-07-25 2004-08-11 Substrate processing method
US11/296,440 US7553518B2 (en) 2000-07-25 2005-12-08 Substrate processing method
US12/470,084 US8173214B2 (en) 2000-07-25 2009-05-21 Substrate processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000223454A JP2002043229A (ja) 2000-07-25 2000-07-25 半導体製造装置

Publications (1)

Publication Number Publication Date
JP2002043229A true JP2002043229A (ja) 2002-02-08

Family

ID=18717542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000223454A Pending JP2002043229A (ja) 2000-07-25 2000-07-25 半導体製造装置

Country Status (3)

Country Link
US (4) US20020014311A1 (ja)
JP (1) JP2002043229A (ja)
KR (1) KR100520671B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135486A (ja) * 2008-11-07 2009-06-18 Fuji Electric Device Technology Co Ltd はんだ接合方法
JP2012156510A (ja) * 2011-01-21 2012-08-16 Asm Internatl Nv 熱処理炉およびそのライナー

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043229A (ja) * 2000-07-25 2002-02-08 Hitachi Kokusai Electric Inc 半導体製造装置
US6849131B2 (en) * 2002-10-05 2005-02-01 Taiwan Semiconductor Manufacturing Co., Ltd Truncated dummy plate for process furnace
US7748542B2 (en) * 2005-08-31 2010-07-06 Applied Materials, Inc. Batch deposition tool and compressed boat
JP2007173695A (ja) * 2005-12-26 2007-07-05 Sokudo:Kk 基板処理方法、基板処理システムおよび基板処理装置
JP5090097B2 (ja) * 2007-07-26 2012-12-05 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及び基板処理方法
JP5463066B2 (ja) * 2009-04-30 2014-04-09 東京エレクトロン株式会社 ロット処理開始判定方法及び制御装置
JP5545055B2 (ja) * 2010-06-15 2014-07-09 東京エレクトロン株式会社 支持体構造及び処理装置
JP6144924B2 (ja) * 2012-03-21 2017-06-07 株式会社日立国際電気 基板処理装置、メンテナンス方法及びプログラム
DE202015002400U1 (de) 2015-03-31 2015-05-26 Mct Holdings Limited Silikatüberzug
US9733123B2 (en) * 2015-12-18 2017-08-15 Captain Jrt Llc Multi-fiber optical connector assembly that includes an optical connector and a connector housing
US20190330740A1 (en) * 2018-04-30 2019-10-31 Asm Ip Holding B.V. Substrate processing apparatus and method
CN111346871A (zh) * 2020-03-13 2020-06-30 浙江晶科能源有限公司 一种lpcvd石英舟的清理方法及清理设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07105357B2 (ja) * 1989-01-28 1995-11-13 国際電気株式会社 縦型cvd拡散装置に於けるウェーハ移載方法及び装置
JP2644912B2 (ja) * 1990-08-29 1997-08-25 株式会社日立製作所 真空処理装置及びその運転方法
JP3140068B2 (ja) * 1991-01-31 2001-03-05 東京エレクトロン株式会社 クリーニング方法
JPH05275511A (ja) 1991-03-01 1993-10-22 Tokyo Electron Ltd 被処理体の移載システム及び処理装置
JPH05283306A (ja) * 1992-03-31 1993-10-29 Toshiba Ceramics Co Ltd ダミーウェハ
JPH06188413A (ja) * 1992-12-17 1994-07-08 Shin Etsu Handotai Co Ltd Mos型半導体装置の製造方法
JPH09306980A (ja) * 1996-05-17 1997-11-28 Asahi Glass Co Ltd 縦型ウエハボート
US5882413A (en) * 1997-07-11 1999-03-16 Brooks Automation, Inc. Substrate processing apparatus having a substrate transport with a front end extension and an internal substrate buffer
JPH11269644A (ja) * 1998-03-25 1999-10-05 Anelva Corp パーティクル発生防止方法及びスパッタリング装置
JPH11345778A (ja) * 1998-05-29 1999-12-14 Tokyo Electron Ltd 成膜装置のクリーニング方法及びそのクリーニング機構
JP2002043229A (ja) * 2000-07-25 2002-02-08 Hitachi Kokusai Electric Inc 半導体製造装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135486A (ja) * 2008-11-07 2009-06-18 Fuji Electric Device Technology Co Ltd はんだ接合方法
JP2012156510A (ja) * 2011-01-21 2012-08-16 Asm Internatl Nv 熱処理炉およびそのライナー

Also Published As

Publication number Publication date
US7553518B2 (en) 2009-06-30
US20050008352A1 (en) 2005-01-13
US20060081334A1 (en) 2006-04-20
US8173214B2 (en) 2012-05-08
US7003219B2 (en) 2006-02-21
KR100520671B1 (ko) 2005-10-11
US20020014311A1 (en) 2002-02-07
US20090246962A1 (en) 2009-10-01
KR20020009520A (ko) 2002-02-01

Similar Documents

Publication Publication Date Title
US8173214B2 (en) Substrate processing method
US20020037371A1 (en) Substrate processing method and substrate processing apparatus
TW201604964A (zh) 立式熱處理裝置之運轉方法、記錄媒體及立式熱處理裝置
JP3810968B2 (ja) 液処理装置および液処理方法
JP2016502753A (ja) パージチャンバー及びそれを具備する基板処理装置
JP3824835B2 (ja) 半導体製造装置におけるダミー基板の運用方法
JP2004304116A (ja) 基板処理装置
KR20080026746A (ko) 증착 챔버 세정 방법
JP2984006B2 (ja) 洗浄装置
JP2007073628A (ja) 半導体製造装置及び半導体製造方法
JP2011054679A (ja) 基板処理装置
KR100593740B1 (ko) 반도체 자연산화막 제거방법
KR100303918B1 (ko) 반도체커패시터제조설비및이를이용한반도체커패시터제조방법
JP2004221227A (ja) 基板処理装置
JP2007250988A (ja) 基板処理装置
JP2002141391A (ja) 基板処理装置
US6273962B1 (en) Method to reduce the particles in load-lock chamber
KR100930823B1 (ko) 습식세정장치 및 기판처리방법
CN117238796A (zh) 基片处理装置和基片处理方法
JPH0821566B2 (ja) 半導体ウエ−ハの洗浄方法
JP2005259841A (ja) 基板処理装置
JP4366058B2 (ja) 基板処理装置および半導体装置の製造方法
KR100942068B1 (ko) 열처리 장치
KR20150104404A (ko) 반도체 제조 장비 운용 방법
US20070218694A1 (en) Method of reducing particle count inside a furnace and method of operating the furnace