JP2007073628A - 半導体製造装置及び半導体製造方法 - Google Patents

半導体製造装置及び半導体製造方法 Download PDF

Info

Publication number
JP2007073628A
JP2007073628A JP2005256806A JP2005256806A JP2007073628A JP 2007073628 A JP2007073628 A JP 2007073628A JP 2005256806 A JP2005256806 A JP 2005256806A JP 2005256806 A JP2005256806 A JP 2005256806A JP 2007073628 A JP2007073628 A JP 2007073628A
Authority
JP
Japan
Prior art keywords
susceptor
film
wafer
chamber
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005256806A
Other languages
English (en)
Inventor
Hideki Arai
秀樹 荒井
Kunihiko Suzuki
邦彦 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuflare Technology Inc
Original Assignee
Nuflare Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuflare Technology Inc filed Critical Nuflare Technology Inc
Priority to JP2005256806A priority Critical patent/JP2007073628A/ja
Publication of JP2007073628A publication Critical patent/JP2007073628A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】 本発明は、サセプタ上に形成された被膜を効率的に除去し、リードタイムの短縮が可能な半導体製造装置と半導体製造方法を提供する。
【解決手段】 本発明は、被処理ウェーハ1を保持するためのサセプタ3が設置され、成膜ガスを導入して成膜を行なう成膜チャンバ2と、前記成膜の際に前記サセプタ3に形成された被膜を除去するエッチングチャンバ4と、前記被膜が除去された前記サセプタ3を一時保管する保管部5を備え、サセプタ3上に形成された被膜を効率的に除去し、リードタイムの短縮が可能としたものである。
【選択図】 図1

Description

本発明は、例えば半導体ウェーハ上に成膜を行なう成膜チャンバを備える半導体製造装置及び半導体製造方法に関する。
一般的に、半導体装置の製造工程において、例えばCVD(Chemical Vapor Deposition)装置などの成膜装置を用いて、半導体ウェーハ上への成膜が行われている。
図5に、従来の半導体製造装置における、代表的な成膜装置(CVD装置)の断面図を示す。図に示すように、被処理ウェーハ101上に膜成長を行なうための反応炉102中に、ウェーハ101を載置するサセプタ103と、ウェーハ101を加熱するためのヒータ104、ウェーハ101を回転させるための回転機構105と、反応炉102よりウェーハ101上に成膜ガスを供給するガス供給手段106、反応炉102からガスを排出する排出手段107が設置されている。
このような成膜装置を用いて、サセプタ103上にウェーハ101を載置し、反応炉102内を所定の雰囲気とした後、ガス供給手段106により例えばトリクロルシランガス又はシランガスなどの成膜ガスを供給するとともに、ヒータ104により加熱し、成膜ガスを加熱分解して、ウェーハ101を回転機構105により回転させながら堆積させ、ウェーハ101上にシリコンエピ膜などの被膜を形成する。
このとき、ウェーハ101上だけでなく、サセプタ103上にも被膜が形成され、ダストなどの不具合及び成膜均一性悪化などの原因となってしまう。そこで、反応炉102にエッチングガスとしてHClなどを供給して、サセプタ103を1100℃〜1200℃でエッチング処理することにより、サセプタ103上に形成された被膜を除去している(例えば特許文献1、2参照)。
しかしながら、反応炉中でサセプタをエッチング処理する間、成膜することができず、リードタイムに影響するという問題があった。例えば、ウェーハ上に10分間で5μmの被膜を形成する場合、20枚のウェーハを処理して、累積膜厚が100μmとなったときに、サセプタを25分間エッチング処理すると、ウェーハ1枚あたりの処理時間に対するエッチング処理時間の割合は、約11%となってしまう。
特に、近年需要が増えている100μm以上のシリコンエピタキシャル成長膜(以下エピ膜)などの厚膜を形成するときには、その影響はさらに大きくなる。例えば、ウェーハ上に38分間で100μmの被膜を形成する場合、成膜毎にサセプタをエッチング処理すると、エッチングレートを高くして、エッチング処理時間を15分間としても、ウェーハ1枚あたりの処理時間に対するエッチング処理時間の割合は、約28%となってしまう。
特開平3−199195号公報 特開平4−188720号公報
上述した如く、従来の半導体製造装置即ち成膜装置においては、ウェーハ1枚あたりの処理時間に対するエッチング時間の割合が高いという問題があった。
本発明は、従来の問題に対処し、サセプタ上に形成された被膜を効率的に除去し、リードタイムの短縮が可能な半導体製造装置と半導体製造方法を提供することを目的とするものである。
本発明の半導体製造装置は、被処理ウェーハを保持するためのサセプタが設置され、成膜ガスを導入して成膜を行なう成膜チャンバと、成膜の際にサセプタに形成された被膜を除去するエッチングチャンバと、被膜が除去されたサセプタを一時保管する保管部を備えることを特徴とする。
また、本発明の半導体製造方法は、第1のチャンバにおいて、第1のサセプタ上に第1の被処理ウェーハを載置し、成膜する第1の成膜工程と、第2のチャンバにおいて、第1の成膜工程で前記第1のサセプタ上に形成された被膜を除去するエッチング工程と、エッチング工程と並行して、第1のチャンバにおいて、第2のサセプタ上に第2の被処理ウェーハを載置し、成膜する第2の成膜工程とを備えることを特徴とする。
本発明によれば、サセプタ上に形成された被膜を効率的に除去し、リードタイムの短縮が可能となる。
以下本発明の実施形態について、図を参照して説明する。
図1に本実施形態の半導体製造装置の上面図(概念図)を示す。図に示すように、この半導体製造装置(成膜装置)は、ウェーハ1上にSiエピタキシャル膜を形成する反応炉(成膜チャンバ)2、サセプタ3に形成された被膜を除去するサセプタエッチングチャンバ4、クエッチングされたサセプタを一時的に保管するサセプタ保管部であるサセプタ一時保管チャンバ5、ウェーハ1、サセプタ3を搬送するための搬送部であり、搬送アーム61を備えた搬送用ロボットチャンバ6、及びウェーハ1を搬入、搬出する搬入/搬出部であるウェーハI/Oチャンバ7から構成されている。そして、反応炉2、サセプタエッチングチャンバ4は、夫々の処理条件を制御する制御手段(図示せず)を備えている。
このような成膜装置により、以下のように成膜処理が行なわれる。先ず、ウェーハI/Oチャンバ7よりウェーハ1を搬入し、搬送用ロボットチャンバ6に搬送する。そして、搬送アーム61により反応炉2に搬入される。
図2に反応炉2の断面図を示す。図に示すように、被処理ウェーハ1上に膜成長を行なうための反応炉2中に、ウェーハ1を載置するサセプタ3と、ウェーハ1を加熱するためのヒータ24、ウェーハ1を回転させるための回転機構25と、反応炉2上部よりウェーハ1上に成膜ガスを供給するガス供給手段26、反応炉2からガスを排出する排出手段27が設置されている。そして、ウェーハ、サセプタを夫々リフトアップして搬出するためのリフトピン28、29が設けられている。
このような反応炉2を用いて、ウェーハ1上に成膜を行う。先ずサセプタ3上にウェーハ1を載置し、反応炉2内を所定の雰囲気とした後、ガス供給手段26により、例えばトリクロルシランガスなどの成膜ガスを供給する。そして、ヒータ24により加熱し、成膜ガスを加熱分解して、ウェーハ1を回転機構25により回転させながら例えば3μm/分間で堆積させる。このようにして、ウェーハ1上に、例えば100μm厚のシリコンエピ膜が形成される。
次いで、成膜されたウェーハ1を、リフトピン28によりリフトアップし、搬送アーム61を用いて反応炉2より搬出する。そして、ウェーハ1を載置していたサセプタ3を、リフトピン29によりリフトアップし、搬送アーム61を用いて反応炉2より搬出した後、サセプタエッチングチャンバ4に搬入する。
図3にサセプタエッチングチャンバ4の断面図を示す。図に示すように、サセプタを載置するホルダー41、サセプタエッチングチャンバ4上部よりエッチングガスを供給するガス供給手段46、サセプタエッチングチャンバ4からガスを排出する排出手段47、及びサセプタをリフトアップして搬出するためのリフトピン49が設置されている。
このようなサセプタエッチングチャンバ4を用いて、成膜工程においてサセプタ上に形成された被膜を除去するために、サセプタ3のエッチングを行なう。ここで、エッチングガスとして例えばClFなどの弗素系のガスを導入することにより、加熱することなく常温でサセプタをエッチングすることができる。
そして、制御手段において、エッチング処理の進行と並行して成膜処理が進行するように制御することにより、図4に示すように、搬送アーム61を用いて反応炉2にサセプタ3’及びウェーハ1’を搬入した後、サセプタ3のエッチング処理と並行して、ウェーハ1’の成膜処理を行なう。
エッチングされ被膜の除去されたサセプタ3は、リフトピン49によりリフトアップされ、搬送アーム61を用いて清浄雰囲気のサセプタ一時保管チャンバ5に搬送され、保管される。そして、保管されたサセプタは、再び反応炉2に搬送、設置され、ウェーハを載置して成膜に用いられる。
このようにして、成膜処理と並行してサセプタをエッチング処理することにより、サセプタエッチングに要していた時間分を削減し、リードタイムを短縮することが可能となる。
また、上記実施形態において、成膜ガスとしてトリクロルシランガスを用いたが、普通のシランガスを用いても良いことは言うまでもない。
また、上記実施形態においては、加熱して成膜する反応炉(成膜チャンバ)を用いているが、例えば、減圧CVD装置、熱CVD装置、プラズマCVD装置といった成膜装置であれば特に限定されるものではない。
また、サセプタのエッチングガスとして、弗素系のガスを用いているが、弗素系のガスとの混合ガスでもあっても良く、常温で被膜除去が可能なガスであれば、特に限定されるものではない。また、従来から反応炉内でエッチングを行なう際に用いられるHClを用いても良く、その場合は、サセプタエッチングチャンバにヒータを設置し、1100℃程度まで加熱することが必要である。
そして、サセプタ保管部は、サセプタを収納可能であれば特に限定されるものではないが、サセプタを反応炉2内に導入する前に汚染しないために、清浄雰囲気としておくことが好ましい。
尚、本発明は、上述した実施形態に限定されるものではない。その他要旨を逸脱しない範囲で種々変形して実施することができる。
本発明の一態様における半導体製造装置である成膜装置の概略を示す図。 本発明の一態様における反応炉(成膜チャンバ)の断面を示す図。 本発明の一態様におけるサセプタエッチングチャンバを示す図。 本発明の一態様における半導体製造工程を示す図。 従来の成膜装置の断面を示す図。
符号の説明
1、1’ ウェーハ
2、 反応炉(成膜チャンバ)
3、3’、 サセプタ
4 サセプタエッチングチャンバ
5 サセプタ一時保管チャンバ
6 搬送用ロボットチャンバ
7 ウェーハI/Oチャンバ
24、 ヒータ
25、 回転機構
26、46、 ガス供給手段
27、47、 排出手段
28、29、49 リフトピン
41 ホルダー
61 搬送アーム

Claims (5)

  1. 被処理ウェーハを保持するためのサセプタが設置され、成膜ガスを導入して成膜を行なう成膜チャンバと、
    前記成膜の際に前記サセプタに形成された被膜を除去するエッチングチャンバと、
    前記被膜が除去された前記サセプタを一時保管する保管部を備えることを特徴とする半導体製造装置。
  2. 前記成膜チャンバでの成膜処理と、前記エッチングチャンバでのエッチング処理を並行して進行させる制御手段を備えることを特徴とする請求項1に記載の半導体製造装置。
  3. 第1のチャンバにおいて、第1のサセプタ上に第1の被処理ウェーハを載置し、成膜する第1の成膜工程と、
    第2のチャンバにおいて、前記第1の成膜工程で前記第1のサセプタ上に形成された被膜を除去するエッチング工程と、
    前記エッチング工程と並行して、前記第1のチャンバにおいて、第2のサセプタ上に第2の被処理ウェーハを載置し、成膜する第2の成膜工程とを備えることを特徴とする半導体製造方法。
  4. 前記被膜の除去された前記第1のサセプタを、一時的に保管する工程を備えることを特徴とする請求項3に記載の半導体製造方法。
  5. 前記エッチング工程は、常温で行なわれることを特徴とする請求項3又は4に記載の半導体製造方法。
JP2005256806A 2005-09-05 2005-09-05 半導体製造装置及び半導体製造方法 Pending JP2007073628A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005256806A JP2007073628A (ja) 2005-09-05 2005-09-05 半導体製造装置及び半導体製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005256806A JP2007073628A (ja) 2005-09-05 2005-09-05 半導体製造装置及び半導体製造方法

Publications (1)

Publication Number Publication Date
JP2007073628A true JP2007073628A (ja) 2007-03-22

Family

ID=37934843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005256806A Pending JP2007073628A (ja) 2005-09-05 2005-09-05 半導体製造装置及び半導体製造方法

Country Status (1)

Country Link
JP (1) JP2007073628A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028385A (ja) * 2010-07-20 2012-02-09 Nuflare Technology Inc 半導体製造装置およびサセプタのクリーニング方法
JP2012054528A (ja) * 2010-08-04 2012-03-15 Nuflare Technology Inc 半導体製造装置
US8334214B2 (en) 2010-07-30 2012-12-18 Nuflare Technology, Inc. Susceptor treatment method and a method for treating a semiconductor manufacturing apparatus
JP2013042092A (ja) * 2011-08-19 2013-02-28 Nuflare Technology Inc 薄膜処理方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028385A (ja) * 2010-07-20 2012-02-09 Nuflare Technology Inc 半導体製造装置およびサセプタのクリーニング方法
US8334214B2 (en) 2010-07-30 2012-12-18 Nuflare Technology, Inc. Susceptor treatment method and a method for treating a semiconductor manufacturing apparatus
JP2012054528A (ja) * 2010-08-04 2012-03-15 Nuflare Technology Inc 半導体製造装置
KR101240220B1 (ko) * 2010-08-04 2013-03-11 가부시키가이샤 덴소 반도체 제조 방법
US9139933B2 (en) 2010-08-04 2015-09-22 Nuflare Technology, Inc. Semiconductor substrate manufacturing apparatus
JP2013042092A (ja) * 2011-08-19 2013-02-28 Nuflare Technology Inc 薄膜処理方法

Similar Documents

Publication Publication Date Title
JP5158068B2 (ja) 縦型熱処理装置及び熱処理方法
US10546761B2 (en) Substrate processing apparatus
JP5495847B2 (ja) 半導体装置の製造方法、基板処理装置および基板処理方法
TWI447791B (zh) 氮化鋁或氧化鈹的陶瓷覆蓋晶圓
JP2006190977A (ja) 成膜方法及び成膜装置並びに記憶媒体
JP2009239289A (ja) 基板支持体、基板処理装置および半導体装置の製造方法
US20140287588A1 (en) Deposition Method and Deposition Apparatus
JP2007201422A (ja) 成膜方法及び成膜装置並びに記憶媒体
JP2012216696A (ja) 基板処理装置及び半導体装置の製造方法
JP2009200142A (ja) 成膜装置および成膜方法
US10676820B2 (en) Cleaning method and film forming method
JP2007073628A (ja) 半導体製造装置及び半導体製造方法
JP4652408B2 (ja) 基板処理装置、反応管、基板処理方法及び半導体装置の製造方法
TWI313893B (ja)
JP5690219B2 (ja) 半導体装置の製造方法および基板処理装置
JP2008028307A (ja) 基板の製造方法及び熱処理装置
WO2014125653A1 (ja) 基板処理装置、半導体装置の製造方法及び基板処理方法
TW202234546A (zh) 半導體裝置的製造方法、基板處理裝置、程式及基板處理方法
KR101922593B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP2005150363A (ja) 半導体装置の製造方法
JP4404666B2 (ja) 基板支持体、基板処理装置および半導体装置の製造方法
JP2010283153A (ja) 半導体装置の製造方法、熱処理装置、及び熱処理用部材
JP7440480B2 (ja) 基板処理装置、半導体装置の製造方法、およびプログラム
JP2015156418A (ja) 気相成長方法
JP7430677B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム