JPH03245525A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03245525A JPH03245525A JP4305490A JP4305490A JPH03245525A JP H03245525 A JPH03245525 A JP H03245525A JP 4305490 A JP4305490 A JP 4305490A JP 4305490 A JP4305490 A JP 4305490A JP H03245525 A JPH03245525 A JP H03245525A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- junction
- film
- silicon substrate
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 5
- 229910052733 gallium Inorganic materials 0.000 claims abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 239000002019 doping agent Substances 0.000 claims description 15
- 238000010438 heat treatment Methods 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- -1 gallium ions Chemical class 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 22
- 150000002500 ions Chemical class 0.000 abstract description 12
- 238000009792 diffusion process Methods 0.000 abstract description 10
- 230000002093 peripheral effect Effects 0.000 abstract description 6
- 239000012535 impurity Substances 0.000 abstract description 4
- 238000000206 photolithography Methods 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052581 Si3N4 Inorganic materials 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 description 7
- 238000013459 approach Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ｎ型シリコン基体の一面から不純物を拡散し
てｐ型層を形成する半導体装置の製造方法に関する。
てｐ型層を形成する半導体装置の製造方法に関する。
サイリスク、ダイオードなどの一般に高電圧に耐えるｐ
ｎ接合を有する電力用半導体装置では、半導体基体外面
での電界強度を下げる必要がある。
ｎ接合を有する電力用半導体装置では、半導体基体外面
での電界強度を下げる必要がある。
主面に平行にｐｎ接合を形成した基体の側面における電
界強度を下げる方法として、側面を接合面に対して慄斜
するように成形するベベル構造がある。また、主面にｐ
ｎ接合が露出する半導体基体では、そのｐｎ接合を囲ん
でガードリングを形成し、ガードリング接合との間の主
面における電界強度を下げる方法がある。
界強度を下げる方法として、側面を接合面に対して慄斜
するように成形するベベル構造がある。また、主面にｐ
ｎ接合が露出する半導体基体では、そのｐｎ接合を囲ん
でガードリングを形成し、ガードリング接合との間の主
面における電界強度を下げる方法がある。
そのほかに、半導体基体の中央部では主面に平行なｐｎ
接合を端部で主面に近づけてやることで同様な効果をも
たせようとする方法がある。特開昭６３−９０８２３号
公報では、第２図に示すようにｎ型シリコン基板１の表
面をＭ層１１により被覆したのち、端部には、次第に間
隔および幅の狭くなる溝１２．１３．１４．１５を形成
し、熱処理によりドーパントとしてのりを拡散させる方
法が開示されている。
接合を端部で主面に近づけてやることで同様な効果をも
たせようとする方法がある。特開昭６３−９０８２３号
公報では、第２図に示すようにｎ型シリコン基板１の表
面をＭ層１１により被覆したのち、端部には、次第に間
隔および幅の狭くなる溝１２．１３．１４．１５を形成
し、熱処理によりドーパントとしてのりを拡散させる方
法が開示されている。
溝の間に残るＭ層１１の幅は次第に狭くなるので、拡散
により形成されるｐｎ接合面２は、図のように基板縁部
に近づくにつれて浅くなる。同様な構造を形成する別の
方法として、第３図に示すようにシリコン基板１の表面
をＳｔａｇ膜１６で被覆し、基板縁部に近づくにつれて
次第に狭くなる開口部１７１８．１９．２０．２１を形
成したのち、Ｓｉｎ、膜１６をマスクにしてほう素（Ｂ
）イオン２２を注入し、熱処理する。
により形成されるｐｎ接合面２は、図のように基板縁部
に近づくにつれて浅くなる。同様な構造を形成する別の
方法として、第３図に示すようにシリコン基板１の表面
をＳｔａｇ膜１６で被覆し、基板縁部に近づくにつれて
次第に狭くなる開口部１７１８．１９．２０．２１を形
成したのち、Ｓｉｎ、膜１６をマスクにしてほう素（Ｂ
）イオン２２を注入し、熱処理する。
この場合も基板縁部に近づくにつれて打込まれるイオン
の量が減るため、熱処理後第２図の場合と同様なｐｎ接
合面２が形成される。
の量が減るため、熱処理後第２図の場合と同様なｐｎ接
合面２が形成される。
〔発明が解決しようとする課題〕
上記のような半導体基体外面での電界強度を下げる方法
には、いずれも問題がある。すなわち、ベベル構造では
、ベベル面を機械的に形成する際に半導体基体に損傷が
生じ、それを除去するためにエツチング工程が必要とさ
れる。特に、浅い深さのｐｎ接合の場合にはエツチング
が難しいため、不必要に深いｐｎ接合が必要となる。ガ
ードリング方法では、高耐電圧にするのが難しいとか、
工程上再現性が得にくいとかいう問題があり、信顧性が
乏しいとされている。
には、いずれも問題がある。すなわち、ベベル構造では
、ベベル面を機械的に形成する際に半導体基体に損傷が
生じ、それを除去するためにエツチング工程が必要とさ
れる。特に、浅い深さのｐｎ接合の場合にはエツチング
が難しいため、不必要に深いｐｎ接合が必要となる。ガ
ードリング方法では、高耐電圧にするのが難しいとか、
工程上再現性が得にくいとかいう問題があり、信顧性が
乏しいとされている。
第２図に示した方法では、半導体基板をエツチングする
工程が必要であり、また基板面が凹凸になるという問題
がある。第３図に示す方法では、注入イオンにアルミニ
ウム （Ａ７）やガリウム（Ｇａ）を用いると、ＭやＧ
ａはＳｉＯ□膜を拡散してしまうので遮蔽効果が生じな
い、従ってＢを用いなければならないが、Ｂは拡散速度
がＭやＧａにくらべて小さいため、高電圧用の半導体装
置には不適である。
工程が必要であり、また基板面が凹凸になるという問題
がある。第３図に示す方法では、注入イオンにアルミニ
ウム （Ａ７）やガリウム（Ｇａ）を用いると、ＭやＧ
ａはＳｉＯ□膜を拡散してしまうので遮蔽効果が生じな
い、従ってＢを用いなければならないが、Ｂは拡散速度
がＭやＧａにくらべて小さいため、高電圧用の半導体装
置には不適である。
本発明の目的は、上述の問題を解決し、ドーパントとし
てＭあるいはＧａを用いシリコン基体主面に凹凸を形成
しないでｐｎ接合面が基体中央では主面に平行であり、
基体周縁部に近づくにつれて浅くなる半導体装置の製造
方法を提供することにある。
てＭあるいはＧａを用いシリコン基体主面に凹凸を形成
しないでｐｎ接合面が基体中央では主面に平行であり、
基体周縁部に近づくにつれて浅くなる半導体装置の製造
方法を提供することにある。
上記の目的を達成するために、本発明の一つの方法は、
ｎ型シリコン基体の一生面からドーパントとしてのＭあ
るいはＧａのイオン注入を行ったのち、その一生面上に
第一の酸化膜、窒化膜および第二の酸化膜を順次積層し
、その積層膜を選択的に除去し、積層膜の残された領域
が中央部において広く周縁に近づくほど狭くなるように
し、次いで熱処理を行ってドーパントを拡散させるもの
とする。本発明の別の方法は、ｎ型シリコン基体の一生
面上に中央部において広く周縁に近づくほど狭（なる開
口部を有するマスクを設けてドーパントとしてのＭある
いはＧａのイオン注入を行ったのち、その主面上に第一
の酸化膜、窒化膜および第二の酸化膜を順次積層し、次
いで熱処理を行ってドーパントを拡散させるものとする
。
ｎ型シリコン基体の一生面からドーパントとしてのＭあ
るいはＧａのイオン注入を行ったのち、その一生面上に
第一の酸化膜、窒化膜および第二の酸化膜を順次積層し
、その積層膜を選択的に除去し、積層膜の残された領域
が中央部において広く周縁に近づくほど狭くなるように
し、次いで熱処理を行ってドーパントを拡散させるもの
とする。本発明の別の方法は、ｎ型シリコン基体の一生
面上に中央部において広く周縁に近づくほど狭（なる開
口部を有するマスクを設けてドーパントとしてのＭある
いはＧａのイオン注入を行ったのち、その主面上に第一
の酸化膜、窒化膜および第二の酸化膜を順次積層し、次
いで熱処理を行ってドーパントを拡散させるものとする
。
ＭおよびＧａは、シリコン基体にイオン注入後熱処理を
行うと、外方拡散をおこしてシリコン基体中にはほとん
ど拡散しないことが知られている。
行うと、外方拡散をおこしてシリコン基体中にはほとん
ど拡散しないことが知られている。
しかし、本発明者の発明に係り、特開昭６３−１０７０
１９号公報に記載されているように、窒化膜を第一第二
の酸化膜ではさんだ積層膜はこの外方拡散を防止するの
に有効である。従って、ｎ型シリコン基体の一生面から
全面にＭあるいはＧａをイオン注入したのち、上記積層
膜を形成し、周縁にいくにつれて残る領域が少なくなる
ように積層膜を除去したのち熱処理を行えば、周縁に近
づくほど外方拡散するドーパントが相対的に多くなり、
それだけ基体内に形成されるｐ型頭域が浅くなる。別の
発明では、マスクを用いて中央部では広い面積に、周縁
に近づくほど狭い面積に選択的にＭあるいはＧａをイオ
ン注入し、そのあと上記の外方拡散防止積層膜で被覆し
て拡散すれば、注入ドーパントの拡散により、中央部で
深く周縁部で浅いｐ型頭域が形成される。
１９号公報に記載されているように、窒化膜を第一第二
の酸化膜ではさんだ積層膜はこの外方拡散を防止するの
に有効である。従って、ｎ型シリコン基体の一生面から
全面にＭあるいはＧａをイオン注入したのち、上記積層
膜を形成し、周縁にいくにつれて残る領域が少なくなる
ように積層膜を除去したのち熱処理を行えば、周縁に近
づくほど外方拡散するドーパントが相対的に多くなり、
それだけ基体内に形成されるｐ型頭域が浅くなる。別の
発明では、マスクを用いて中央部では広い面積に、周縁
に近づくほど狭い面積に選択的にＭあるいはＧａをイオ
ン注入し、そのあと上記の外方拡散防止積層膜で被覆し
て拡散すれば、注入ドーパントの拡散により、中央部で
深く周縁部で浅いｐ型頭域が形成される。
以下図を用いて本発明のそれぞれの実施例について説明
する。第１図（ａｌ〜（Ｃ）は、第一の本発明の一実施
例のｐｎ接合形成工程を示し、比抵抗１２０Ω国、厚さ
５００ｆ１ｍ、直径７６ｍ１のｎ型シリコン基板１に
Ｍイオン３をドーズ量３ Ｘ １０” ／ ａｊ 、加
速電圧６０ｋｅνで打込んだ、これによりシリコン基板
１の表面から約０．２−の深さまでＭイオン注入領域４
が形成される （第１図（ａｌ）、つづいて、シリコン
基板１の表面に約０．３μの厚さの酸化膜Ｃ５＋Ｏ＊膜
）５１．約０．１−の厚さの窒化ｍ１（ＳｉｓＮ＊ＭＩ
） ６および約０．３−の厚さの酸化膜５２を、各々
約３５０℃の処理温度でＣＶＤにより積層した く第１
図（ｂｌ）。
する。第１図（ａｌ〜（Ｃ）は、第一の本発明の一実施
例のｐｎ接合形成工程を示し、比抵抗１２０Ω国、厚さ
５００ｆ１ｍ、直径７６ｍ１のｎ型シリコン基板１に
Ｍイオン３をドーズ量３ Ｘ １０” ／ ａｊ 、加
速電圧６０ｋｅνで打込んだ、これによりシリコン基板
１の表面から約０．２−の深さまでＭイオン注入領域４
が形成される （第１図（ａｌ）、つづいて、シリコン
基板１の表面に約０．３μの厚さの酸化膜Ｃ５＋Ｏ＊膜
）５１．約０．１−の厚さの窒化ｍ１（ＳｉｓＮ＊ＭＩ
） ６および約０．３−の厚さの酸化膜５２を、各々
約３５０℃の処理温度でＣＶＤにより積層した く第１
図（ｂｌ）。
次に、フォトリソグラフィにより積層膜を除去して同じ
幅の環状溝７１，７２．７３．７４を形成し、積層膜の
残る領域が周縁に近づくほど小さくなるようにした。こ
の状態で１２５０℃、 ２０時間の熱処理を窒素雰囲気
中で行った。
幅の環状溝７１，７２．７３．７４を形成し、積層膜の
残る領域が周縁に近づくほど小さくなるようにした。こ
の状態で１２５０℃、 ２０時間の熱処理を窒素雰囲気
中で行った。
このようにして製造したダイオードの耐圧を調べたとこ
ろ、３ｋＶのアバランシェ電圧をもっことがわかった。
ろ、３ｋＶのアバランシェ電圧をもっことがわかった。
この値は、ベベル構造をもつダイオードと同等である。
また、切断して断面を調査したところ、第１図ＦＣ＋に
示すようにシリコン基板ｌ中にｐ型頭域８が形成されて
おり、基板周縁部で曲率をもつｐｎ接合２が生じていた
。ｐ！域８の最も深い部分、すなわち、ｐｎ接合２の平
らな部分の深さは約７０１ｎＡであった。基板ｌの周縁
に近づくほどｐ領域８の深さが浅くなるのは、積層！１
Ｉ５１゜６．５２の幅が周縁に近づくほど狭くなり、そ
の下で深さ方向に拡散するＭの量は減るのに対し、同じ
溝？１．７１．７３．７４から外方拡散するＭの量は同
等であるためと考えられる。
示すようにシリコン基板ｌ中にｐ型頭域８が形成されて
おり、基板周縁部で曲率をもつｐｎ接合２が生じていた
。ｐ！域８の最も深い部分、すなわち、ｐｎ接合２の平
らな部分の深さは約７０１ｎＡであった。基板ｌの周縁
に近づくほどｐ領域８の深さが浅くなるのは、積層！１
Ｉ５１゜６．５２の幅が周縁に近づくほど狭くなり、そ
の下で深さ方向に拡散するＭの量は減るのに対し、同じ
溝？１．７１．７３．７４から外方拡散するＭの量は同
等であるためと考えられる。
第４図（ａｌ〜ｆｃ）は第二の本発明の一実施例を示し
、第１図と共通の部分には同一の符号が付されている。
、第１図と共通の部分には同一の符号が付されている。
第１図（ａｌに示したｎ型シリコン基板１の上にＩＪＩ
ＩＩ厚さのレジスト９を塗布し、Ｍを導入した（ない部
分のみにフォトリソグラフィによりレジスト９を残す、
すなわち、レジスト９の残った領域は第１図（Ｃ１の溝
７１，７２．７３．７４の領域に対応する。
ＩＩ厚さのレジスト９を塗布し、Ｍを導入した（ない部
分のみにフォトリソグラフィによりレジスト９を残す、
すなわち、レジスト９の残った領域は第１図（Ｃ１の溝
７１，７２．７３．７４の領域に対応する。
次いで、Ｍイオン３をドーズ量３ Ｘ １０” ／ ｄ
、加速電圧６０ｋｅＶで打込む（第４図ｆａｔ）、こ
の条件でのりイオン注入深さはせいぜい０．２−である
ので、レジスト９中に打込まれたＭはシリコン基板１中
には届かない。よって、周縁に近づくほど幅の狭いＭの
環状イオン注入領域４１，４２．４３，４４．４５が間
隔をもって形成される。レジスト９はイオン注入後剥離
する （第４図山））、つづいて、シリコン基板１の表
面に約０．３Ｊ１１１厚さの酸化Ｗ１４５１．約０．１
ｘ厚さの窒化ジｔよび約０．３１さの酸化膜５２を、各
々約３００℃の処理温度でＣＶＤにより積層する。
、加速電圧６０ｋｅＶで打込む（第４図ｆａｔ）、こ
の条件でのりイオン注入深さはせいぜい０．２−である
ので、レジスト９中に打込まれたＭはシリコン基板１中
には届かない。よって、周縁に近づくほど幅の狭いＭの
環状イオン注入領域４１，４２．４３，４４．４５が間
隔をもって形成される。レジスト９はイオン注入後剥離
する （第４図山））、つづいて、シリコン基板１の表
面に約０．３Ｊ１１１厚さの酸化Ｗ１４５１．約０．１
ｘ厚さの窒化ジｔよび約０．３１さの酸化膜５２を、各
々約３００℃の処理温度でＣＶＤにより積層する。
この状態で１２５０℃、 ２０時間の熱処理を窒素雰囲
気中で行う （第４図（Ｃ１）、このあと断面を調べた
ところ、第１図（Ｃ１におけると同様のｐ ｅｌｌ域８
＋ｐｎ接合２が形成されていることが認められた。そし
てでき上がったダイオードの耐圧も第１図の工程により
製造されたものと同じであった。
気中で行う （第４図（Ｃ１）、このあと断面を調べた
ところ、第１図（Ｃ１におけると同様のｐ ｅｌｌ域８
＋ｐｎ接合２が形成されていることが認められた。そし
てでき上がったダイオードの耐圧も第１図の工程により
製造されたものと同じであった。
以上の実施例では、ドーパントとしてＭを用いたが、Ｇ
ａの場合も全く同様な方法で周縁部に曲率をもつｐｎ接
合が形成されることが確認されている。
ａの場合も全く同様な方法で周縁部に曲率をもつｐｎ接
合が形成されることが確認されている。
本発明によれば、窒化膜を酸化膜ではさんだ積層膜のマ
スクを用いてシリコン基体の周縁部でＭあるいはＧａの
外方拡散を多くするか、もしくはＭあるいはＧａを基体
中央部で多く、周縁部で少なく選択的にイオン注入して
上記積層膜で外方拡散を防ぐかのいずれかの方法をとる
ことにより、拡散速度の大きいりあるいはＧａを用いて
ｎ型シリコン基板に周縁部で浅くなるｐｎ接合を形成し
て基体主面上の電界強度の低減が可能となる。これによ
って、基体主面に凹凸が生ずることがなく、高耐圧の電
力用半導体装置が得られる。この製造方法は、機械的に
ヘベル構造を作成してエツチングする必要がないので、
工数の削減が可能で、しかも再現性、信転性に富む。ま
た、必要以上に深いｐ層を形成しなくてもよいため、電
気的特性の向上も期待できる。
スクを用いてシリコン基体の周縁部でＭあるいはＧａの
外方拡散を多くするか、もしくはＭあるいはＧａを基体
中央部で多く、周縁部で少なく選択的にイオン注入して
上記積層膜で外方拡散を防ぐかのいずれかの方法をとる
ことにより、拡散速度の大きいりあるいはＧａを用いて
ｎ型シリコン基板に周縁部で浅くなるｐｎ接合を形成し
て基体主面上の電界強度の低減が可能となる。これによ
って、基体主面に凹凸が生ずることがなく、高耐圧の電
力用半導体装置が得られる。この製造方法は、機械的に
ヘベル構造を作成してエツチングする必要がないので、
工数の削減が可能で、しかも再現性、信転性に富む。ま
た、必要以上に深いｐ層を形成しなくてもよいため、電
気的特性の向上も期待できる。
第１図は本発明の一実施例のｐｎ接合形成工程をｆａｔ
〜（Ｃ）の順に示す断面図、第２図は従来のｐｎ接合形
成工程の一例を示す断面図、第３図は従来のｐｎ接合形
成工程の他の例を示す断面図、第４図は本発明の他の実
施例のｐｎ接合形成工程を（ａｌ〜（Ｃ）の順に示す断
面図である。 １；ｎ型シリコン基板、’ｌ：ｐｎ接合、３二Ｍイオン
、４．４１．４２，４３．４４，４５ ： Ａフイオン
注入領域、５１．５２ ： ＳｉＯ□膜、５ ： ５ｉ
３Ｎａ膜、７１．７２．７３．７４ ：溝、８：ｐ型
領域、９ニレジスト。 ↓ ↓ ト＼−３Ａ１ｉイン 第１図 第２肥 第３図 第４図
〜（Ｃ）の順に示す断面図、第２図は従来のｐｎ接合形
成工程の一例を示す断面図、第３図は従来のｐｎ接合形
成工程の他の例を示す断面図、第４図は本発明の他の実
施例のｐｎ接合形成工程を（ａｌ〜（Ｃ）の順に示す断
面図である。 １；ｎ型シリコン基板、’ｌ：ｐｎ接合、３二Ｍイオン
、４．４１．４２，４３．４４，４５ ： Ａフイオン
注入領域、５１．５２ ： ＳｉＯ□膜、５ ： ５ｉ
３Ｎａ膜、７１．７２．７３．７４ ：溝、８：ｐ型
領域、９ニレジスト。 ↓ ↓ ト＼−３Ａ１ｉイン 第１図 第２肥 第３図 第４図
Claims (1)
- 【特許請求の範囲】 １）ｎ型シリコン基体の一生面からドーパントとしての
アルミニウムあるいはガリウムのイオン注入を行ったの
ち、その一生面上に第一の酸化膜、窒化膜および第二の
酸化膜を順次積層し、その積層膜を選択的に除去し、積
層膜の残された領域が中央部において広く周縁に近づく
ほど狭くなるようにし、次いで熱処理を行ってドーパン
トを拡散させることを特徴とする半導体装置の製造方法
。 ２）ｎ型シリコン基体の一生面上に中央部において広く
周縁に近づくほど狭くなる開口部を有するマスクを設け
てドーパントとしてのアルミニウムあるいはガリウムの
イオン注入を行ったのち、その主面上に第一の酸化膜、
窒化膜および第二の酸化膜を順次積層し、次いで熱処理
を行ってドーパントを拡散させることを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4305490A JPH03245525A (ja) | 1990-02-23 | 1990-02-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4305490A JPH03245525A (ja) | 1990-02-23 | 1990-02-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03245525A true JPH03245525A (ja) | 1991-11-01 |
Family
ID=12653170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4305490A Pending JPH03245525A (ja) | 1990-02-23 | 1990-02-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03245525A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5300454A (en) * | 1992-11-24 | 1994-04-05 | Motorola, Inc. | Method for forming doped regions within a semiconductor substrate |
-
1990
- 1990-02-23 JP JP4305490A patent/JPH03245525A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5300454A (en) * | 1992-11-24 | 1994-04-05 | Motorola, Inc. | Method for forming doped regions within a semiconductor substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5429964A (en) | Low on-resistance power MOS technology | |
| JPS63147368A (ja) | 両面ゲ−ト静電誘導サイリスタ及びその製造方法 | |
| JPH0697665B2 (ja) | 集積回路構成体の製造方法 | |
| JP2003505860A (ja) | 中性子変質を使用する電荷補償半導体素子の製造方法 | |
| US3761319A (en) | Methods of manufacturing semiconductor devices | |
| US4377901A (en) | Method of manufacturing solar cells | |
| GB1283133A (en) | Method of manufacturing semiconductor devices | |
| US5952679A (en) | Semiconductor substrate and method for straightening warp of semiconductor substrate | |
| US4999684A (en) | Symmetrical blocking high voltage breakdown semiconducotr device | |
| US7341921B2 (en) | Photodiode | |
| EP0681326B1 (en) | Semi-conductor device and method of manufacturing the same | |
| JP3357804B2 (ja) | 半導体装置とその製造方法 | |
| JPH03245525A (ja) | 半導体装置の製造方法 | |
| JPH04278534A (ja) | 半導体装置の素子分離方法 | |
| US4001050A (en) | Method of fabricating an isolated p-n junction | |
| JPH0268930A (ja) | 半導体装置の製造法 | |
| JPS633448B2 (ja) | ||
| JP2651678B2 (ja) | 高耐圧半導体素子及びその製造方法 | |
| JP2002528913A (ja) | 電力用半導体及び製造方法 | |
| JPS63174368A (ja) | 半導体装置の製造方法 | |
| JPS60149125A (ja) | 半導体基板への不純物添加方法 | |
| JPS6354212B2 (ja) | ||
| JP2002324807A (ja) | 半導体装置の製造方法 | |
| JPS63314829A (ja) | 半導体装置の製造方法 | |
| JPH03235369A (ja) | 半導体の製造方法 |