JP2007524251A - 光検出装置 - Google Patents

光検出装置 Download PDF

Info

Publication number
JP2007524251A
JP2007524251A JP2007500305A JP2007500305A JP2007524251A JP 2007524251 A JP2007524251 A JP 2007524251A JP 2007500305 A JP2007500305 A JP 2007500305A JP 2007500305 A JP2007500305 A JP 2007500305A JP 2007524251 A JP2007524251 A JP 2007524251A
Authority
JP
Japan
Prior art keywords
layer
substrate
photosensitive layer
manufacturing
method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007500305A
Other languages
English (en)
Other versions
JP5054509B2 (ja
Inventor
ケルフール,イアン
デュポン,フレデリック
Original Assignee
エス オー イ テク シリコン オン インシュレータ テクノロジースS.O.I.Tec Silicon On Insulator Technologies
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エス オー イ テク シリコン オン インシュレータ テクノロジースS.O.I.Tec Silicon On Insulator Technologies filed Critical エス オー イ テク シリコン オン インシュレータ テクノロジースS.O.I.Tec Silicon On Insulator Technologies
Priority to PCT/IB2004/000905 priority Critical patent/WO2005086236A1/en
Publication of JP2007524251A publication Critical patent/JP2007524251A/ja
Application granted granted Critical
Publication of JP5054509B2 publication Critical patent/JP5054509B2/ja
Application status is Expired - Fee Related legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14634Assemblies, i.e. Hybrid structures
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1464Back illuminated imager structures
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687Wafer level processing
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469Assemblies, i.e. hybrid integration
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures

Abstract

光検出装置の製造方法であって、
(a)半導体材料から選定した材料からなる感光層(1)を具備する第一のウエハー(I)と、電子部品を含む回路層(2)を具備する第二のウエハー(II)とがあり、かつ感光層(1)と回路層(2)のうちの一つがフィールドアイソレーション層(3)によって覆われているものを供給する段階と、
(b)回路層(2)、フィールドアイソレーション層(3)及び感光層(1)を連続的に構成する構造を形成するように、第一のウエハー(I)と第二のウエハー(II)を接合する段階と、
(c)感光層(1)を、回路層(2)のいくつかの電子部品の入力に電気的に接続するように、導電性ビア(40)を形成する段階と、
からなることを特徴とする製造方法。
【選択図】図4

Description

本発明は、CMOSイメージセンサのような感光部品および電子回路部品を具備する光検出装置の製造に関する。

こうした光検出装置は、通常、行と列に配列されている複数のピクセルとも称する光検出素子ユニットを具備している。各光検出素子ユニットは、
−受け取った光子を電子信号に変換し得る、該光検出素子ユニットの表面に設けたフォトダイオードのような感光部品と、
−感光部品に電気的に接続されたトランジスタのような少なくとも一つの電子部品であって、かつ一旦「オン」指令を受信すると、感光部品から別の部品(増幅器、スイッチ等)に送出された蓄積された電子電荷を処理して、読み出し手段(より詳細については、欧州特許第1256984号明細書の§2および§3にある事例を参照のこと)に伝えることができるもの、
とを具備している。
この技術の主要な利点の一つは、光をさまざまな素子ユニットにわたって並列に受光するため、光情報を急速に読み出し得る点にある。

光検出装置に対しては、いくつかの構成が提案されてきている。

たとえば、米国特許第6,380,568号明細書に開示されているように、最初の既知の光検出装置は水平構成を有している。すなわち、各感光素子ユニット(すなわちピクセル)は、その表面に並べられ、かつフィールドアイソレーション層によって分離された感光要素と電子要素とを具備している。

図1aは、このようなピクセル100を図解したものであって、受け取った光子(hν)を電子電荷に変換することができるフォトダイオード10(たとえばここでは、pタイプ層10aとnタイプ層10bからなる)を有し、これとは別に、フォトダイオード10aから電子電荷を受け取ることができるトランジスタ20(フィールドアイソレーション層30によって取り囲まれている)を有する。

受光ピクセル100の表面の正面図を表す図1bに示すように、ピクセル表面は、感光部分10と非感光部分25からなる。

代表的には、感光表面は、ピクセル全表面の30%から60%を占める。

したがって、感光を最適化することはできないが、それはピクセルに到着する光子の一部が喪失されるためである。

一つの解決策は、電子部品20のサイズを小さくすることであろう。

しかし、こうした小型化にはそれ自体技術的限界が存在する。さらに、たとえ電子部品を徹底的に小型化したとしても、このような水平構成ではピクセル100の表面を100%感光に利用することはできないのである。

そこで、米国特許第6,040,591号の明細書に開示されているように、ピクセルに到着する全ての光の焦点を合わせるため、各ピクセルそれぞれを覆うレンズを感光要素に追加する案が提案されている。

しかし、この解決策は、費用がかかる上、効率が十分ではないため、望ましくない。

二番目の既知の感光装置は、いわゆる「後部照明」装置である。

図2aは、最初にドーピング(たとえばp+タイプ)を施した基板を具備するこの装置を図解したものであり、その基板は、別の種類のドーピング(たとえばp−タイプ)を施した基板を有する上部層1aと、電子回路層2(複数のトランジスタ20を含む)とで覆われている。次いで基板は、周辺部1bを保存するように選択的にバックエッチングして、中央開口部15を形成する。基板の周辺部1aは、上部層1aと回路層2とを具備する薄膜構造を保持する。

この構造により、薄い上部層1aが、「後部」から(すなわち開口部15を通じて)来て、この光子照明に関連した電子信号を、上部に横たわる回路層2に含まれるトランジスタ20に送出する光子を受け取ることができる。

それぞれピクセル100の表面の正面図および反対側の表面の正面図を示した図2bおよび図2cから、この装置には前記第一の感光装置の欠陥が存在しないことが分かるのであり、それは、トランジスタ20が受光表面にはなく、そのため受光表面が100%近く感光に寄与するためである。

しかし、この二番目の感光装置の製造は費用がかかり、また、エッチバックプロセス中に後部基板のかなりの部分が喪失されることを意味する。

三番目の既知の光検出装置は垂直構成を有しているのであり、それは、すなわち、たとえば欧州特許第1256984号明細書、欧州特許第1026747号明細書、欧州特許第964570号明細書、および米国特許第5,084,747号明細書に開示されているように、電子部品は感光部品に埋め込まれている。

図3は、電子回路層2を形成する(結晶成長、ドーピング、メッキ、蒸着などによって)元となる基板9から製作した、この種の感光装置を図解したものである。この回路層2は、各ピクセルのトランジスタ20を含む回路中央部22と、アドレッシング(すなわちピクセルからの信号を収集して読み出し手段に送信する)に寄与する電子部品を具備する周辺部21とを通常具備している。回路層2は、フィールドアイソレーション層3で覆われており、一方このフィールドアイソレーション層は、周辺部21を照明から保護するため周辺部に遮蔽31を備えた誘電材料によって主に構成されている。フィールドアイソレーション層3は、いわゆる「ビアホール」と称する導電体の通路(図示せず)を具備しており、それにより感光部品を電子部品に電気的に接続している。フィールドアイソレーション層3の上部には、ドーピングを施した感光層1(たとえばpタイプ層1a、真性層1b、およびnタイプ層1cからなるPiN構造)を形成する。

フィールドアイソレーション層3が非結晶性であるため、感光層1の結晶成長は不可能である。そこで、感光層1を蒸着によって形成するため、アモルファス構造となる。
欧州特許第1256984号明細書 米国特許第6,380,568号明細書 米国特許第6,040,591号明細書 欧州特許第1026747号明細書 欧州特許第964570号明細書 米国特許第5,084,747号明細書

ここで、アモルファス層は、いわゆる「弛緩時間」と称する時間の間に電子およびホールを不動化させ得る多数の電荷トラップを有している。こうして捕捉されたこれらの電荷は受信を遅らせ、また次の検出と干渉する。

そこで非結晶性層の場合、進入して来る電子によって発生する電子の平均個数は少なくなり、そのためこの種の装置の効率は低下し、また低感度の光検出装置となる。

本発明は、前述した光検出装置を改善することを目指すものであり、その第一の特徴として、光検出装置の製造方法であって、
(a)半導体材料から選定した材料からなる感光層を具備する第一のウエハーと、電子部品を含む回路層を具備する第二のウエハーとがあり、かつ感光層と回路層の一つがフィールドアイソレーション層によって覆われているものを供給する段階と、
(b)回路層、フィールドアイソレーション層及び感光層を連続的に具備する構造を形成するように、第一のウエハーと第二のウエハーをボンディングする段階と、
(c)感光層を、回路層のいくつかの電子部品の入力に電気的に接続するように、導電性ビアを形成する段階と、
からなる製造方法を提案するものである。

本発明のその他の特徴は、次のとおりである。

−段階(b)が分子付着を含むこと。

−段階(b)が分子付着の後に熱処理を含むこと。なおフィールドアイソレーション域を構成する材料としては、この熱処理の進行中にボンディングを改善し得るようなものを選定すること。

フィールドアイソレーション域のために選定した材料が、SiO2、Si34またはSixOyNzのような誘電体であること。

第一の方法が、段階(a)の前にさらに、
−第一の基板上に感光層を形成する段階と、
−石英またはガラスのような透明な材料からなる支持基板に、感光層の受光側から感光層をボンディングする段階と、
−第一の基板を除去する段階と、
からなる第一のウエハーの形成を含むものであって、
−かつこうすることにより、前記第一のウエハーが感光層と支持基板を具備するようになること。

前記第一の方法がさらに、
−感光層を形成する段階の前に、導電性材料からなる第一の電極層を第一の基板上に形成する段階と、
−感光層を形成する段階の後で、かつ支持基板とボンディングする段階の前に、ITOのような透明な導電性材料からなる第二の電極層を感光層上に形成する段階と、
−前記第一のウエハーが、さらに第一及び第二の電極層を具備するようになる段階と、
を含むこと。

前記第一の方法が、さらに、
−段階(a)の前に、前記回路層を第二の基板上に形成し、それにより前記第二のウエハーを形成する段階と、
−段階(b)の後に、前記第二の基板を除去する段階と、
を含むこと。

この第一の方法の期間中で、かつ段階(c)の期間中に、回路層の表面を通り、回路層のいくつかの電子部品の入力を通過して、感光層に至るビアホールを形成すること。

第二の方法が、
−段階(a)の前に、第一の基板上に感光層を形成し、それにより前記第一のウエハーの少なくとも一部を形成する段階と、
−段階(b)の後に、第一の基板を除去する段階と、
を含むこと。

第二の方法が、さらに、
−段階(b)の前に、導電性材料からなる第一の電極層を感光層上に形成する段階と、
−第一の基板を除去する段階の後に、ITOのような透明な導電性材料からなる第二の電極層を感光層上に形成する段階とを含み、かつ
前記第一のウエハーがさらに第一及び第二の電極層を具備すること。

この第二の方法の期間中、段階(c)を通じて、感光層の表面を通り、回路層のいくつかの電子部品の入力に至るビアホールを形成すること。

基板を除去する段階が、以下の技術、すなわち化学的エッチング、選択的な化学的エッチング、研削、研摩、CMPの内の少なくとも一つを用いて実施されること。

基板を除去する段階が、前もって前記基板に形成されていた脆化域にわたる前記基板を取り外すためのエネルギーの入力を含むこと。

該方法が、さらに、水素および/またはヘリウムのような原子種の移植による、前記基板への前記脆化域の形成を含むこと。

該方法が、さらに、
−第三および第四のウエハーを供給する段階と、
−第三および第四のウエハーの少なくとも一つの表面をエッチングして、表面粗度を高める段階と、
−粗い表面に第三および第四のウエハーをボンディングして前記基板を形成し、かつ粗い界面が前記脆化域となる段階と、
による前記脆化域の形成を含むこと。

該方法が、さらに、以下の技術、すなわち選択的な化学的エッチング、研摩、CMP、酸化、および熱的焼き戻しの内の少なくとも一つを採用することにより、取り外した表面の表面仕上げを含むこと。

第一の基板上への感光層の形成が、結晶成長およびドーピングを含むこと。

該方法がさらに、段階(a)の前に、感光層または回路層の上にフィールドアイソレーション層を形成する段階を含むこと。

フィールドアイソレーション層の形成が、一定の幅にわたるフィールドアイソレーション層周辺における光子への遮蔽の形成を含むこと。

回路層が複数のトランジスタを具備し、かつそのトランジスタ中に回路層のパターンが形成され、それにより、一旦段階(c)が実施されると、感光層のいくつかの部分がいくつかの導電性ビアによっていくつかのトランジスタに電気的に接続され、また複数の光検出素子ユニット(いわゆるピクセル)が形成されること。

ピクセルによる電子部品が、CMOS部品を具備すること。

第二の特徴として、本発明は、前述した項目のいずれか一つに記載の感光装置の製造方法によって製造した感光装置であって、かつ、
−電子部品を具備する回路層と、
−感光層と、
−感光層と回路層の間にあるフィールドアイソレーション層と、
さらに、回路層のいくつかの電子部品の入力に感光層を電気的に接続する導電性ビアと、を具備すると共に、
該感光層が結晶質半導体材料によって作られることを特徴とする感光装置を提案する。

前記光検出装置の特定の特徴は、前記感光層が埋め込まれており、かつ光子に対して透明な材料からなる支持基板が感光層の受光側に位置しているということになるものである。

本発明のその他の特徴、目的および利点については、本発明に関して以下の図面で図解する次の詳細な説明によって明らかとなるものである。
図1aは、第一の従来技術による光検出装置の断面の概略図である。
図1bは、第一の従来技術による、光子を検出する光検出装置表面の正面の概略図である。
図2aは、第二の従来技術による光検出装置の断面の概略図である。
図2bおよび図2cは、それぞれ、第二の従来技術による光子を検出する光検出装置の表面の正面、および反対側の表面の概略図である。
図3は、第三の従来技術による光検出装置の断面の概略図である。
図4は、本発明に係る第一の検出装置の断面の概略図である。
図5は、本発明に係る第二の検出装置の断面の概略図である。
図6a〜6mは、本発明に係る第一の光検出装置に対する第一の製造方法のさまざまな段階である。
図7a〜7hは、本発明に係る第二の光検出装置に対する第二の製造方法のさまざまな段階である。

本発明の第一の目的は、結晶質半導体材料からなる感光層を具備し、かつ垂直構成を有する光検出装置を製造することにある。

本発明の第二の目的は、こうした光検出装置を製造する方法を実施し、それにより、感光表面の100%あるいは100%近くが感光に寄与するようにすることにある。

図4および図5が示すのは、それぞれ、本発明に係る第一および第二の光検出装置であって、
−感光層1と、
−電子回路層2と、
−感光層1と電子回路層2とを隔てるフィールドアイソレーション層3と、
を具備する。

感光層1は、なるべく、Si、SixGe1−x、あるいはIII−VまたはII−VI合金のいくつかのような単結晶質の半導体材料からなることが好ましい。

感光層1は、フォトダイオードとして機能するため、少なくとも一つの電気的接合を有しており、またその性質および/または濃度が感光層1の厚さによって急激に変化するドーピング要素を構成する。

そこで感光層1は、PNタイプ接合、PP+タイプ接合、NN−タイプ接合、PiNタイプ接合、またはその他のタイプの接合となることがある。

受け取った光子の電子電荷への変換を容易にするため、あるいは可能にするため、感光層1をそれぞれ電極層8および7で覆い、その間に介在させ、バイアスさせることが好ましい。

感光層1の受光側に位置した一つの電極層8は透明にして、それにより、少なくとも一部の光子が電極層を横断し、下に横たわっている感光層1が光子を受け取ることができるようにしなければならない。

この電極層8は、たとえば、ITO(インジウム・チタン酸化物)で作ることができる。もう一つの電極層7は、アルミニウムやTiWのようないかなる導電性材料でも良い。

回路層2は、感光層1から発せられる電子電荷を受け取り、次いでそれを随意的に増幅し、切り替え、また指令する全ての電子部品を含む。

回路層2は、好ましくは、
−ピクセル100の電子部品を含む中央領域22と、
−中央領域22に位置したさまざまなピクセル電子部品に対するアドレッシングプロセスに寄与する電子部品を含む周辺領域21との二つの領域を有する。

各光検出素子ユニット100(すなわちピクセル100)は、少なくとも一つの電子部品20(図4および5ではトランジスタとして示してある)と、前記少なくとも一つの電子部品20の真上にある感光層1の一部とを具備している。

ピクセル100において、感光層1の一部および少なくとも一つの電子部品20は、ビアホール40によって電子的に結合されており、そのためにビアホール40は導電性通路となっている。

ビアホール40は、たとえばAlまたはTiW、あるいはその他の導電性材料で充満することができる。

ビアホール40は、感光層1と、少なくとも一つの電子部品20(図4および図5では、トランジスタ20のソースとして示してある)との結合を可能にする。

フィールドアイソレーション層3は、感光層1を電子回路層2から隔てると共に、回路層2の周辺領域21(および含まれているアドレッシング部品)を外部照明から保護することを機能とする遮蔽をその周辺部31に具備する。遮蔽のために選定する材料は、考慮対象としている波長に対して非透明な全ての材料、たとえばタングステンやニッケルのような材料とすることができる。

フィールドアイソレーション層3の中央領域32は、通過するビアホール40を除き、感光層1から回路層2を電気的に分離する。

中央領域32は、SiO2、Si34、SixOyNzのような誘電材料とすることができる。

前述したこれら三つの層(すなわち感光層1、電子回路層2およびフィールドアイソレーション層3)に加えて、光検出装置は、装置全体を機械的に強固にする支持基板を具備することが好ましい。

図4は、本発明に係る第一の光検出装置を示したもので、この場合、支持基板6は感光層1の側面に位置している。

光子が感光層1に到着し得るようにするため、この支持基板6は、ガラスあるいは石英のように光子に対して透明な材料、あるいは当該波長に対して透明なその他の材料で作らなければならない。

次いで、この第一の光検出装置を「後部から」照明する。

さらに、この光検出装置では、被覆されていない回路層2の電子部品20に直接電気的に接触することができる。

図5は、本発明に係る第二の光検出装置を示したもので、この場合、支持基板9は回路層2の側面に位置している。

支持基板9は、Siのような半導体材料であれば、何れの材料でも作ることができる。

次いで、この第二の光検出装置を「前面から」照明する。

本発明に係る光検出装置は、必ずしもアモルファス半導体材料中に感光層1を具備するとは限らず、たとえ介在する層(電極層7または8、および/またはフィールドアイソレーション層3)が結晶質材料でない場合であっても、結晶質半導体材料による感光層1を具備することができるのであり、このことは、非結晶質の表面からは結晶質材料を成長させることはできないため、感光層1がアモルファス材料中に存在しなければならない従来技術による光検出装置とは対照的である。

本発明に係る光検出装置は、感光層1の信頼性と効率を向上させるものであり、それは、結晶質半導体材料がアモルファス材料におけるように電荷トラップを有しておらず、したがってアモルファスにおけるように入射光子によって発生する電子の平均個数が少ないという問題を呈することがなく、そのためより感度の高い検出装置をもたらすからである。

図6a〜6mは、光検出装置に対する第一の製造方法のいくつかの段階を示したものである(前記第一の光検出装置については図4を参照)。

図6aを参照し、第一の段階は、半導体基板5を供給するもので、その上に感光層1を成長させるのであり、これは、ドナー基板IIIを製作するためである。

第一の基板5は、できれば、単結晶質基板であることが好ましいのであり、この基板は、バルク材料(SiまたはAsGaのような)で製作するか、あるいはバルク基板Siと、SiGe中のバッファ構成(塑性欠陥を閉じ込めると共に、格子パラメータを適合させる)とを具備する第一の基板5のような異なった種類の材料で製作することができる。

いずれにしても、第一の基板5は、好ましくは塑性欠陥がほとんどない単結晶質の上部表面を呈する。

次いで感光層1は、PECVD、MOCVD、LEPCVDなどのようなCVD技術のような既知のエピタキシアル技術によって成長する。

ある変形においては、アモルファス構造のような非結晶質の感光層1を製作するために、感光層1は蒸着によって形成する。

感光層1に電気的な接合を作るため、成長段階の後にドーピング段階が続き、それにより、感光層1は、ドーピング要素の濃度および/または性質が互いに異なる少なくとも二つのレベルのドーピング領域を有するようになる。

こうして感光層1は、要求に応じて、PN接合、NN−接合、PP+接合、PiN接合などを呈することができる。

図6bを参照し、第一の電極層8は感光層1の上に随意的に形成する。この電極層8はITOのような透明な導電層で作る。

図6cを参照し、移植段階は、ドナー基板IIIの上部表面を通過しての水素および/またはヘリウムイオンのような原子種の移植からなり、それにより、第一の基板5に脆化域4を作る。

原子種の濃度およびエネルギーについては、脆化域4が第一の基板5の中に位置すると共に、ドナー基板IIIのその他の部分に比して若干機械的な弱さを呈するように選定する。

図6dを参照し、支持基板6を供給し、ドナー基板IIIにボンディングする。

この支持基板6は、光検出装置が受け取る光子に対して透明なガラスまたは石英のような材料で作る。

ボンディングする前に、粗さを低減するため、ドナー基板IIIおよび/または支持基板6を研摩またはクリーニングすることができる。

ボンディングは、主にボンディングすべき表面の親水性に依拠する分子付着によって実現し得る。

ボンディングすべき表面の準備は、支持基板6とドナー基板IIIの間の結合エネルギーを高めるため、たとえばプラズマ(たとえば酸素の)照射、クリーニング、ブラシ研磨などのような方法を用いて随意的に実施することがある。

採用し得る結合技術のさらなる詳細については、Q−Y TungおよびU.Goesele(Wiley Interscience publication,Johnson Wiley and Sons,Inc.)の「半導体ウエハー結合の科学と技術(semiconductor wafer bonding science and technology)」を参照することができる。

ボンディング界面については、たとえば600℃から900℃のような低いボンディング温度で1時間熱処理を行なうことにより随意的に強化することがある。さらにプラズマ活性化によってボンディングを促進することがある。

図6eを参照し、第一の基板5の主要な部分を切り離すため、脆化域4に若干のエネルギーを導入して第一の基板5を減じる。
供給するエネルギーは、たとえば機械的エネルギーおよび/または熱的エネルギーあるいはその他の種類のエネルギーとすることできる。

第一の基板5を減じる第一の代替策は、原子種の移植(図6cで図解したような)とは異なる方法で、すなわち感光層1を形成する(図6aを参照)前に、以下の各段階を実施することにより脆化域4を形成する方法によって処理することができる。
ここで各段階とは、
−二つのウエハーを供給する段階と、
−表面粗度を高めるため、二つのウエハーの少なくとも一つの表面にエッチングを施す段階と、
−二つのウエハーをボンディングする段階と、
であって、こうして前記第一の基板5を形成すると共に、粗い界面が前記脆化域4となることである。

ボンディングエネルギーを制御することにより「取り外し可能な基板」とも称するこうした第一の基板5の製造については、たとえば仏国特許第2823599号の明細書に記述されており、その原理は、互いにボンディングした前記二つのウエハー間のボンディング力を最適ボンディング力に比して低減させるというものである。

次いで、図6dを参照して上述したように、第一の基板5の主要な部分の取り外し作業を実質的に処理する。

第一の基板5を減じる第二の代替策は、エッチバック技術(すなわち第一の基板5の背後から化学的エッチングを施すこと)である。

第一の基板5を減じるためにどのような技術を採用しようとも、第一の基板5を減じた後、第一の基板5の残存部分5’(図6eを参照)はそこに留まっており、それを研摩、選択的な化学的エッチング、CMP、酸化などのような主に仕上げ手段によって除去し、それによって、図6fに示すように、支持構造6、随意的で透明な第一の電極層8、および感光層1からなる構造を得るようにする。

図6gを参照し、感光層1の上に随意的な第二の電極層7を形成するが、この第二の電極層7は、AlやTiWのような導電性材料で作成する。

この第二の電極層7を形成する技術は、電気メッキとすることができる。

図6hを参照し、第二の基板9を供給することによって、その上に回路層2を形成し、第二のウエハーIIを形成する。

第二の基板9は、Siのようなバルク材料のような単結晶質材料か、あるいは、たとえば、バッファ構造をなす複合構造で製作することが好ましい。

第二の基板9の上に、電子回路層2を形成し、それによって、中央部22がさまざまなピクセル100の電子部品全てを含み、一方、周辺部21がアドレッシングに寄与する電子部品を含むようにする。

これらの部品を製造するために採用する技術は、たとえば、エピタキシー、ドーピング、蒸着、電気メッキなどのような通常の技術である。

回路層2のレイアウトは、感光層1(この感光層は次いで回路層2の上の横たわる)から来る電子電荷を処理するように選定して、回路層2の内部に回路構成および金属トラックの経路を選定する。

たとえば、各ピルセル100内にCMOS回路を製造することができる。

次いで回路層2の上にフィールドアイソレーション層3を形成するが、このフィールドアイソレーション層3は、下に横たわる回路層2の周辺部21を保護する遮蔽となる周辺部31と、回路層2の中央部22を覆う中央部32とを具備する。

フィールドアイソレーション層3の周辺部31のために選定する遮蔽材は、考慮対象としている波長に対して非透明なあらゆる材料、たとえば、タングステンやニッケルのような材料とすることができる。

フィールドアイソレーション層3の中央部32のために選定する材料は、SiO2、Si34、SixOyNzなどのような誘電材料とすることが好ましい。

次いでこのフィールドアイソレーション層3は、感光層1(この感光層は次いでフィールドアイソレーション層3に横たわる)から回路層2を電気的に分離することになる。

図6iを参照し、第二の基板9の中で移植段階を処理し(上述した基板5の中での移植段階のように、図6cを参照)、それにより、第二の基板9の中に第二の脆化域4’を作成する。

図6jを参照し、次いで第二のウエハーIIと第一のウエハーIをボンディングする。

この段階で用いるボンディング技術は、図6dを参照した(かつ上述した)段階で用いるボンディング技術と同様のものである。

第二の基板9の主要な部分を切り離すため、若干のエネルギーを供給する、なおこのエネルギーは、たとえば機械的エネルギーおよび/または熱的エネルギーあるいはその他の種類のエネルギーでも構わない。

第一の基板5を減じるための上述した二つのその他の代替策は、また、第二の基板9を減じるために適合することができる。

図6kおよび6lを参照し、第二の基板9を減じた後、その残存部分9’を、研摩、選択的エッチング、CMP、酸化、熱的焼戻しのようないくつかの表面仕上げ技術によって除去する。

図6mを参照し、最後に光検出装置を達成するが、それは、回路層2の表面から感光層1に向けて(回路層2のマスクしていない表面を通じて行なうマスクとエッチングの技術によって)ビアホールを形成し、次いでそれをAlやTiWのような導電層またはその他の材料で充満する方法によって達成するのであるが、こうすることにより、回路層2の中央部22に含まれるいくつかの電子部品の入力と感光層1の間に導電性ビアホール40を形成し、こうして前記第一の光検出装置を形成する(図4を参照)。

図7a〜7hを参照し、本発明に係る光検出装置に対する第二の製造方法(前記第二の光検出装置を得るためのもの、図5を参照)を提案する。

第一のウエハーIを形成するため、感光層1および第一の基板5を形成した後(図7aを参照)、感光層1の上に第一の電極層7を形成する(図7bを参照)。

この第一の電極層7は、光子に対して非透過である(このことは、本発明に係る前記第一の製造方法における第一の電極層8とは対照的である、図6bを参照)。

第一のウエハーIに原子種を移植した後で、かつ支持基板9を含む第二のウエハーIIを形成した後、回路層2およびフィールドアイソレーション層3を形成する(図6cおよび図6hを参照しながら上述した技術にそれぞれ実質的に同様の技術を用いて)。

次いで、図7eを参照すると、第一のウエハーIを第二のウエハーIIに直接ボンディングし、順次、回路層2、フィールドアイソレーション層3、随意的な第一の電極層7および感光層1を具備する構造を得る。

ここで注目すべき点は、光検出装置に対する前記第一の製造方法とは対照的に、この第二の方法には、第一のウエハーIと第二のウエハーIIとの間のボンディング(図6dを参照)に先立ち、透明な支持基板6を供給し、ボンディングする段階が存在しないこということである。

第一の基板5を減じた(図6cおよび図6dを参照して上述したのと同一の技術、または光検出装置の前記第一の製造方法に対して上述したような前記代替技術の一つを用いて)後で、かつ第一の基板5の残存部分5’を除去した後、感光層1の表面から感光層2の中央部22のいくつかの電子部品の入力にかけて、随意的な第一の電極層7とフィールドアイソレーション層3を通過するビアホール40を形成する(図6mを参照して使用した技術と同様な技術を使用して)。

図7hを参照し、感光層1の上にITOのような透明な導電性材料を用いて随意的な第二の電極層8を形成して、受け取るべき光子の少なくとも一部が電極層を横切るようにする。

次いで前記第二の検出装置(図5を参照)を形成する。

第一の従来技術による光検出装置の断面の概略図。 第一の従来技術による光検出装置の正面の概略図。 第二の従来技術による光検出装置の断面概略図。 第二の従来技術による光検出装置の表面の正面概略図。 第二の従来技術による光検出装置の反対側の表面概略図。 第三の従来技術による光検出装置の断面の概略図。 本発明に係る第一の光検出装置の断面の概略図。 本発明に係る第二の光検出装置の断面の概略図。 本発明に係る第一の光検出装置に対する第一の製造方法のさまざまな段階の一つ。 本発明に係る第一の光検出装置に対する第一の製造方法のさまざまな段階の一つ。 本発明に係る第一の光検出装置に対する第一の製造方法のさまざまな段階の一つ。 本発明に係る第一の光検出装置に対する第一の製造方法のさまざまな段階の一つ。 本発明に係る第一の光検出装置に対する第一の製造方法のさまざまな段階の一つ。 本発明に係る第一の光検出装置に対する第一の製造方法のさまざまな段階の一つ。 本発明に係る第一の光検出装置に対する第一の製造方法のさまざまな段階の一つ。 本発明に係る第一の光検出装置に対する第一の製造方法のさまざまな段階の一つ。 本発明に係る第一の光検出装置に対する第一の製造方法のさまざまな段階の一つ。 本発明に係る第一の光検出装置に対する第一の製造方法のさまざまな段階の一つ。 本発明に係る第一の光検出装置に対する第一の製造方法のさまざまな段階の一つ。 本発明に係る第一の光検出装置に対する第一の製造方法のさまざまな段階の一つ。 本発明に係る第一の光検出装置に対する第一の製造方法のさまざまな段階の一つ。 本発明に係る第二の光検出装置に対する第二の製造方法のさまざまな段階の一つ。 本発明に係る第二の光検出装置に対する第二の製造方法のさまざまな段階の一つ。 本発明に係る第二の光検出装置に対する第二の製造方法のさまざまな段階の一つ。 本発明に係る第二の光検出装置に対する第二の製造方法のさまざまな段階の一つ。 本発明に係る第二の光検出装置に対する第二の製造方法のさまざまな段階の一つ。 本発明に係る第二の光検出装置に対する第二の製造方法のさまざまな段階の一つ。 本発明に係る第二の光検出装置に対する第二の製造方法のさまざまな段階の一つ。 本発明に係る第二の光検出装置に対する第二の製造方法のさまざまな段階の一つ。

符号の説明

1 感光層
2 回路層
3 フィールドアイソレーション層
4 脆化域
5 基板
6 支持基板
7 電極層
8 電極層
9 基板
20 電子部品
40 ビアホール
100 ピクセル
I 第一のウエハー
II 第二のウエハー
III ドナー基板

Claims (23)

  1. 光検出装置の製造方法であって、
    (a)半導体材料から選定した材料からなる感光層(1)を具備する第一のウエハー(I)と、電子部品を含む回路層(2)を具備する第二のウエハー(II)とがあり、かつ感光層(1)と回路層(2)のうちの一つがフィールドアイソレーション層(3)によって覆われているものを供給する段階と、
    (b)回路層(2)、フィールドアイソレーション層(3)及び感光層(1)を連続的に具備する構造を形成するように、第一のウエハー(I)と第二のウエハー(II)をボンディングする段階と、
    (c)感光層(1)を、回路層(2)のいくつかの電子部品の入力に電気的に接続するように、導電性ビア(40)を形成する段階と、
    からなることを特徴とする製造方法。
  2. 段階(b)が分子付着を含むことを特徴とする、請求項1に記載の光検出装置の製造方法。
  3. 段階(b)が分子付着の後に熱処理を含み、かつフィールドアイソレーション域(3)を構成する材料の少なくとも一つが、この熱処理の進行中にボンディングを改善し得るように選定されることを特徴とする、請求項2に記載の光検出装置の製造方法。
  4. フィールドアイソレーション域(3)のために選定した材料が、SiO2、Si34またはSixOyNzのような誘電体であることを特徴とする、請求項1〜3のいずれか一つに記載の光検出装置の製造方法。
  5. 段階(a)の前にさらに、
    −第一の基板(5)上に感光層(1)を形成する段階と、
    −石英またはガラスのような透明な材料からなる支持基板(6)に、感光層(1)の受光側から感光層(1)をボンディングする段階と、
    −第一の基板(5)を除去する段階と、
    からなる第一のウエハー(I)の形成を含み、
    かつこうすることにより、前記第一のウエハー(I)が感光層(1)と支持基板(6)を具備するようになることを特徴とする、請求項1〜4のいずれか一つに記載の光検出装置の製造方法。
  6. さらに、
    −支持基板(6)とボンディングする段階の前に、ITOのような透明な導電性材料からなる第一の電極層(8)を感光層(1)上に形成する段階と、
    −第一の基板(5)を除去する段階の後に、導電性材料からなる第二の電極層(7)を第一の基板(5)上に形成する段階と、
    を含むと共に、前記第一のウエハー(I)がさらに第一及び第二の電極層(8、7)を具備するようになることを特徴とする、請求項5に記載の光検出装置の製造方法。
  7. さらに、
    −段階(a)の前に、前記回路層(2)を第二の基板(9)上に形成し、それにより前記第二のウエハー(II)の少なくとも一部を形成する段階と、
    −段階(b)の後に、前記第二の基板(9)を除去する段階と、
    を含むことを特徴とする、請求項5または請求項6に記載の光検出装置の製造方法。
  8. 段階(c)の期間中に、回路層(2)の表面を通り、回路層(2)のいくつかの電子部品の入力から、感光層(1)に至るビアホールを形成することを特徴とする、請求項5〜7のいずれか一つに記載の光検出装置の製造方法。
  9. −段階(a)の前に、第一の基板(5)上に感光層(1)を形成し、それにより前記第一のウエハー(I)の少なくとも一部を形成する段階と、
    −段階(b)の後に、第一の基板(5)を除去する段階と、
    を含むことを特徴とする、請求項1〜4のいずれか一つに記載の光検出装置の製造方法。
  10. さらに、
    −段階(b)の前に、導電性材料からなる第一の電極層(7)を感光層(1)上に形成する段階と、
    −第一の基板(5)を除去する段階の後に、ITOのような透明な導電性材料からなる第二の電極層(8)を感光層(1)上に形成する段階とを含み、かつ
    前記第一のウエハー(I)がさらに第一及び第二の電極層(7、8)を具備することを特徴とする、請求項9に記載の光検出装置の製造方法。
  11. 段階(c)の期間中、感光層(1)の表面を通り、回路層(2)のいくつかの電子部品の入力に至るビアホールを形成することを特徴とする、請求項9または請求項10に記載の光検出装置の製造方法。
  12. 基板を除去する段階が、以下の技術、すなわち化学的エッチング、選択的な化学的エッチング、研削、研摩、CMPの内の少なくとも一つを用いて実施されることを特徴とする、請求項5、請求項7または請求項9のいずれか一つに記載の光検出装置の製造方法。
  13. 基板を除去する段階が、前もって前記基板(5、9)に形成されていた脆化域(4、4’)にわたる前記基板(5、9)を取り外すためのエネルギーの入力を含むことを特徴とする、請求項5、請求項7または請求項9のいずれか一つに記載の光検出装置の製造方法。
  14. さらに、水素および/またはヘリウムのような原子種の移植による、前記基板(5、9)への前記脆化域(4、4’)の形成を含むことを特徴とする、請求項13に記載の光検出装置の製造方法。
  15. さらに、
    −第三および第四のウエハーを供給する段階と、
    −第三および第四のウエハーの少なくとも一つの表面をエッチングして、表面粗度を高める段階と、
    −粗い表面に第三および第四のウエハーを接合して前記基板(5、9)を形成し、かつ粗い界面が前記脆化域(4、4’)となる段階と、
    による前記脆化域(4、4’)の形成を含むことを特徴とする、請求項13に記載の光検出装置の製造方法。
  16. さらに、以下の技術、すなわち選択的な化学的エッチング、研摩、CMP、酸化、および熱的焼き戻しの内の少なくとも一つを採用することにより、取り外した表面(5’、9’)の表面仕上げを含むことを特徴とする、請求項13〜15のいずれか一つに記載の光検出装置の製造方法。
  17. 第一の基板(5)上への感光層(1)の形成が結晶成長およびドーピングを含むことを特徴とする、請求項5または請求項9に記載の光検出装置の製造方法。
  18. さらに、段階(a)の前に、感光層(1)または回路層(2)の上にフィールドアイソレーション層(3)を形成する段階を含むことを特徴とする、請求項1〜17のいずれか一つに記載の光検出装置の製造方法。
  19. フィールドアイソレーション層(3)の形成が、一定の幅にわたるフィールドアイソレーション層(3)周辺における光子への遮蔽の形成を含むことを特徴とする、請求項18に記載の光検出装置の製造方法。
  20. 回路層(2)が複数のトランジスタ(20)を具備し、かつそのトランジスタ中に回路層(2)のパターンが形成され、それにより、一旦段階(c)が実施されると、感光層(1)のいくつかの部分がいくつかの導電性ビアによっていくつかのトランジスタに電気的に接続され、また複数の光検出素子ユニット(100)(いわゆるピクセル)が形成されることを特徴とする、請求項1〜19のいずれか一つに記載の光検出装置の製造方法。
  21. ピクセル(100)による電子部品(20)がCMOS部品を具備することを特徴とする、請求項20に記載の光検出装置の製造方法。
  22. 請求項1〜21のいずれか一つに記載の感光装置の製造方法によって製造した感光装置であって、かつ、
    −電子部品を具備する回路層(2)と、
    −感光層(1)と、
    −感光層(1)と回路層(2)の間にあるフィールドアイソレーション層(3)と、
    −回路層(2)のいくつかの電子部品の入力に感光層(1)を電気的に接続する導電性ビア(40)と、を具備すると共に、
    感光層(1)が結晶質半導体材料によって作られることを特徴とする感光装置。
  23. 感光層(1)が埋め込まれており、かつ光子に対して透明な材料からなる支持基板(6)が感光層(1)の受光側に位置していることを特徴とする、請求項22に記載の光検出装置。
JP2007500305A 2004-02-25 2004-02-25 光検出装置 Expired - Fee Related JP5054509B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/IB2004/000905 WO2005086236A1 (en) 2004-02-25 2004-02-25 Photodetecting device

Publications (2)

Publication Number Publication Date
JP2007524251A true JP2007524251A (ja) 2007-08-23
JP5054509B2 JP5054509B2 (ja) 2012-10-24

Family

ID=34917498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007500305A Expired - Fee Related JP5054509B2 (ja) 2004-02-25 2004-02-25 光検出装置

Country Status (6)

Country Link
US (2) US7452745B2 (ja)
EP (1) EP1719179B1 (ja)
JP (1) JP5054509B2 (ja)
KR (1) KR100938866B1 (ja)
CN (1) CN1922732B (ja)
WO (1) WO2005086236A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012509586A (ja) * 2008-11-20 2012-04-19 クロメック リミテッド 半導体装置接続

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2864336B1 (fr) * 2003-12-23 2006-04-28 Commissariat Energie Atomique Procede de scellement de deux plaques avec formation d'un contact ohmique entre celles-ci
EP2249389B1 (en) * 2004-02-25 2019-02-20 Sony Semiconductor Solutions Corporation Method of manufacturing a photodetecting device
JP5054509B2 (ja) * 2004-02-25 2012-10-24 ソワテク 光検出装置
FR2872627B1 (fr) * 2004-06-30 2006-08-18 Commissariat Energie Atomique Assemblage par adhesion moleculaire de deux substrats
FR2888400B1 (fr) * 2005-07-08 2007-10-19 Soitec Silicon On Insulator Procede de prelevement de couche
KR100798276B1 (ko) 2006-08-23 2008-01-24 동부일렉트로닉스 주식회사 이미지 센서 및 그 제조방법
KR100872719B1 (ko) 2007-04-17 2008-12-05 동부일렉트로닉스 주식회사 이미지 센서 및 그의 제조방법
US7687836B2 (en) * 2007-05-24 2010-03-30 Micron Technology, Inc. Capacitance noise shielding plane for imager sensor devices
JP5142831B2 (ja) * 2007-06-14 2013-02-13 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP2009065156A (ja) * 2007-09-06 2009-03-26 Dongbu Hitek Co Ltd イメージセンサーの製造方法
JP2009065160A (ja) * 2007-09-06 2009-03-26 Dongbu Hitek Co Ltd イメージセンサ及びその製造方法
DE102008046030A1 (de) 2007-09-07 2009-06-10 Dongbu Hitek Co., Ltd. Bildsensor und Verfahren zu seiner Herstellung
KR100882979B1 (ko) * 2007-09-07 2009-02-12 주식회사 동부하이텍 이미지센서 및 그 제조방법
KR100849238B1 (ko) * 2007-09-07 2008-07-29 주식회사 동부하이텍 이미지센서 및 그 제조방법
KR100997299B1 (ko) 2007-09-07 2010-11-29 주식회사 동부하이텍 이미지센서 및 그 제조방법
KR100882980B1 (ko) * 2007-09-07 2009-02-12 주식회사 동부하이텍 이미지 센서 및 그 제조방법
JP4990859B2 (ja) * 2007-09-07 2012-08-01 ドンブ ハイテック カンパニー リミテッドDongbu HiTeK Co.,Ltd イメージセンサ及びその製造方法
JP2009065161A (ja) * 2007-09-07 2009-03-26 Dongbu Hitek Co Ltd イメージセンサ及びその製造方法
KR100863361B1 (ko) * 2007-09-07 2008-10-13 주식회사 동부하이텍 이미지센서 및 그 제조방법
KR100860141B1 (ko) * 2007-09-10 2008-09-24 주식회사 동부하이텍 이미지센서 및 그 제조방법
KR100855403B1 (ko) * 2007-11-27 2008-08-29 주식회사 동부하이텍 이미지센서 및 그 제조방법
KR100855404B1 (ko) * 2007-12-21 2008-08-29 주식회사 동부하이텍 이미지센서 및 그 제조방법
KR100882987B1 (ko) * 2008-06-13 2009-02-12 주식회사 동부하이텍 이미지센서 및 그 제조방법
KR101030299B1 (ko) * 2008-08-08 2011-04-20 주식회사 동부하이텍 반도체 소자 및 그의 제조 방법
KR101024770B1 (ko) * 2008-09-30 2011-03-24 주식회사 동부하이텍 이미지센서 및 그 제조방법
KR20100037211A (ko) * 2008-10-01 2010-04-09 주식회사 동부하이텍 이미지 센서 및 그 제조 방법
KR101033353B1 (ko) * 2008-10-14 2011-05-09 주식회사 동부하이텍 이미지센서 및 그 제조방법
JP4835710B2 (ja) * 2009-03-17 2011-12-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
WO2014054586A1 (ja) * 2012-10-02 2014-04-10 独立行政法人科学技術振興機構 信号検出装置および信号検出方法
FR3053838B1 (fr) * 2016-07-08 2018-08-17 Thales Sa Procede de fabrication de photodetecteur comprenant un empilement de couches superposees

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19838442C1 (de) * 1998-08-24 2000-03-02 Fraunhofer Ges Forschung Verfahren zur Herstellung von Photodetektoren
JP2000065941A (ja) * 1998-08-24 2000-03-03 Sharp Corp X線画像検出器及びその製造方法
JP2001267592A (ja) * 2000-03-14 2001-09-28 Nikon Corp 半導体装置の製造方法、背面入射型受光装置の製造方法、半導体装置、及び背面入射型受光装置
JP2002314061A (ja) * 2001-04-18 2002-10-25 Sharp Corp 固体撮像装置及びその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3544182A1 (de) 1985-12-13 1987-06-19 Heimann Gmbh Kontaktbildsensorzeile
JPH02275670A (en) 1989-01-18 1990-11-09 Canon Inc Photoelectric converter and image reader
JP2617798B2 (ja) * 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
US5633526A (en) * 1992-11-01 1997-05-27 Rohm Co., Ltd. Photodiode array and method for manufacturing the same
US6703325B1 (en) 1996-01-22 2004-03-09 Micron Technology, Inc. High pressure anneal process for integrated circuits
US5808329A (en) * 1996-07-15 1998-09-15 Raytheon Company Low light level imager with extended wavelength response employing atomic bonded (fused) semiconductor materials
JPH10270672A (ja) 1997-03-25 1998-10-09 Sony Corp 固体撮像素子
JP4200545B2 (ja) 1998-06-08 2008-12-24 ソニー株式会社 固体撮像素子およびその駆動方法、並びにカメラシステム
JP4273540B2 (ja) 1998-07-21 2009-06-03 株式会社Sumco 貼り合わせ半導体基板及びその製造方法
US6944465B2 (en) 1998-09-22 2005-09-13 Polaris Wireless, Inc. Estimating the location of a mobile unit based on the elimination of improbable locations
US5936261A (en) 1998-11-18 1999-08-10 Hewlett-Packard Company Elevated image sensor array which includes isolation between the image sensors and a unique interconnection
US6328796B1 (en) 1999-02-01 2001-12-11 The United States Of America As Represented By The Secretary Of The Navy Single-crystal material on non-single-crystalline substrate
US6252218B1 (en) 1999-02-02 2001-06-26 Agilent Technologies, Inc Amorphous silicon active pixel sensor with rectangular readout layer in a hexagonal grid layout
US6358866B1 (en) 1999-05-14 2002-03-19 Imec Vzw Method for post-oxidation heating of a structure comprising SiO2
KR100384836B1 (ko) 1999-06-28 2003-05-22 주식회사 하이닉스반도체 이미지센서 및 그 제조방법
US6204205B1 (en) 1999-07-06 2001-03-20 Taiwan Semiconductor Manufacturing Company Using H2anneal to improve the electrical characteristics of gate oxide
US6309968B1 (en) 1999-09-07 2001-10-30 Vanguard International Semiconductor Corporation Method to improve intrinsic refresh time and dichlorosilane formed gate oxide reliability
US6292529B1 (en) * 1999-12-15 2001-09-18 Analogic Corporation Two-dimensional X-ray detector array for CT applications
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
FR2824664A1 (fr) 2001-05-09 2002-11-15 St Microelectronics Sa Photodetecteur cmos comportant une photodiode en silicium amorphe
JP4525958B2 (ja) 2001-08-27 2010-08-18 三洋電機株式会社 半導体装置の製造方法
US6821873B2 (en) 2002-01-10 2004-11-23 Texas Instruments Incorporated Anneal sequence for high-κ film property optimization
US6649538B1 (en) 2002-10-09 2003-11-18 Taiwan Semiconductor Manufacturing Co. Ltd. Method for plasma treating and plasma nitriding gate oxides
JP4407127B2 (ja) 2003-01-10 2010-02-03 信越半導体株式会社 Soiウエーハの製造方法
US7524744B2 (en) 2003-02-19 2009-04-28 Shin-Etsu Handotai Co., Ltd. Method of producing SOI wafer and SOI wafer
JP5054509B2 (ja) * 2004-02-25 2012-10-24 ソワテク 光検出装置
JP4631347B2 (ja) 2004-08-06 2011-02-23 株式会社Sumco 部分soi基板およびその製造方法
JP4830290B2 (ja) 2004-11-30 2011-12-07 信越半導体株式会社 直接接合ウェーハの製造方法
US8138061B2 (en) 2005-01-07 2012-03-20 International Business Machines Corporation Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19838442C1 (de) * 1998-08-24 2000-03-02 Fraunhofer Ges Forschung Verfahren zur Herstellung von Photodetektoren
JP2000065941A (ja) * 1998-08-24 2000-03-03 Sharp Corp X線画像検出器及びその製造方法
JP2001267592A (ja) * 2000-03-14 2001-09-28 Nikon Corp 半導体装置の製造方法、背面入射型受光装置の製造方法、半導体装置、及び背面入射型受光装置
JP2002314061A (ja) * 2001-04-18 2002-10-25 Sharp Corp 固体撮像装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012509586A (ja) * 2008-11-20 2012-04-19 クロメック リミテッド 半導体装置接続

Also Published As

Publication number Publication date
KR20090014211A (ko) 2009-02-06
KR100938866B1 (ko) 2010-01-27
US7452745B2 (en) 2008-11-18
EP1719179A1 (en) 2006-11-08
CN1922732B (zh) 2010-06-09
US20070018266A1 (en) 2007-01-25
JP5054509B2 (ja) 2012-10-24
US7695996B2 (en) 2010-04-13
WO2005086236A1 (en) 2005-09-15
CN1922732A (zh) 2007-02-28
US20080303113A1 (en) 2008-12-11
EP1719179B1 (en) 2018-10-03

Similar Documents

Publication Publication Date Title
US6890834B2 (en) Electronic device and method for manufacturing the same
JP5066321B2 (ja) モノリシックoeic用埋め込み光電子材料を備えたシリコンウエハ
US7714403B2 (en) Image sensor using back-illuminated photodiode and method of manufacturing the same
JP4046067B2 (ja) 固体撮像素子の製造方法
KR100357178B1 (ko) 고체 촬상 소자 및 그의 제조 방법
US7160753B2 (en) Silicon-on-insulator active pixel sensors
KR101122365B1 (ko) 고체 촬상 디바이스 및 그 제조 방법
US7420257B2 (en) Backside-illuminated photodetector
US20110053305A1 (en) Solid-state imaging device, camera and method of producing the solid-stae imaging device
US20040005729A1 (en) Solid state image pickup device and method of producing solid state image pickup device
US6927382B2 (en) Optical excitation/detection device and method for making same using fluidic self-assembly techniques
US9136304B2 (en) Solid-state imaging device, semiconductor device, manufacturing methods thereof, and electronic apparatus
EP2518768B1 (en) Solid-state imaging device and imaging system
US6690012B1 (en) Hybridized lead-salt infrared radiation detectors and methods of formation
KR100889365B1 (ko) 3차원 구조의 영상센서와 그 제작방법
US8492864B2 (en) Solid-state imaging device and electronic equipment
CN101978498B (zh) 具有深光反射沟槽的背照式图像传感器
US20120175720A1 (en) Cmos image sensors and related devices and fabrication methods
US6503778B1 (en) Thin film device and method of manufacturing the same
US5304500A (en) Method of making electro-optical detector array
US8003433B2 (en) Process for fabricating a high-integration-density image sensor
KR20100024974A (ko) 배면 조사형 촬상 소자, 촬상 장치 및 배면 조사형 촬상 소자의 제조 방법
US7276429B2 (en) Method and apparatus for producing ultra-thin semiconductor chip and method and apparatus for producing ultra-thin back-illuminated solid-state image pickup device
US7453129B2 (en) Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry
WO2004019411A1 (ja) フォトダイオードアレイ、その製造方法、及び放射線検出器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101109

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101116

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101210

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120409

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120416

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120509

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120516

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120727

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees