背景技术
随着数码技术、半导体制造技术以及网络的迅速发展,诸如数码相机等的数码产品在日常生活中扮演越来越重要的角色。
以数码相机为例,其发展速度可以用日新月异来形容,而数码相机的市场也在以惊人的速度在增长,作为数码相机的关键零部件——图像传感器产品就成为当前以及未来业界关注的对象,吸引着众多厂商投入,而与图像传感器相关的技术也成为研究热点。
图像传感器可将图像信息转换为与其对应的电信号,然而,图像传感器容易产生图像滞后(image lag)的现象。图像滞后的现象是:当光强突然改变时,残留图像仍在随后图像中出现。本领域技术人员经过研究发现图像滞后的原因之一是:图像传感器接收光而产生的电荷无法完全转移。
下面结合附图分析图像传感器中电荷无法完全转移的原因。参考图1,示出了现有技术图像传感器一像素单元实施例的示意图。本实施例中,所述图像传感器以CMOS图像传感器为例,通常一个像素单元包括光电传感器和与所述光电传感器相连的晶体管,其中所述光电传感器为光电二极管,所述晶体管为一用作传输管的NMOS管。
具体地,像素单元包括衬底10、形成于衬底10中的隔离结构12,所述隔离结构12用于分割不同的像素单元,形成于隔离结构12之间衬底10中的P阱11,所述P阱11通常为P型轻掺杂区。位于所述P阱11中的N型轻掺杂区13、位于所述N型轻掺杂区13上的P型轻掺杂区14。所述N型轻掺杂区13和P型轻掺杂区14之间形成第一PN结,所述P阱11和N型轻掺杂区13之间形成第二PN结,以形成光电二极管。光电二极管接收光束照射形成电荷,所述电荷会向N型轻掺杂区13扩散。
所述像素单元还包括位于衬底10上的栅极17,所述栅极17位于光电二极管的一侧,在所栅极17另一侧的衬底10中还形成有重掺杂区15,本实施例中,所述重掺杂区15为N型重掺杂区,所述位于衬底10上的栅极17、所述重掺杂区15构成一NMOS管,本实施例中,所述NMOS管为一传输管,用于传输光电二极管产生的电荷。所述像素单元还包括位于NMOS管上方的遮光层18,用于阻挡照射向NMOS管上的光。
NMOS管栅极加载工作电压时,光电传感器中N型轻掺杂区13中的电荷会沿着栅极下方的衬底10表面传输,直至传输至N型重掺杂区。然而电荷在衬底10的表面传输时,由于散射、复合的缘故,相比于光电传感器接收光照产生的电荷数量,实际传输至N型重掺杂区的电荷数量会大大减少。
结合参考图2,示出了图1所示像素单元沿虚线的各区域的电势模拟示意图。其中,与N型轻掺杂区13对应的电势为第一电势线21,与P阱11对应的电势为第二电势线22,与N型重掺杂区对应的电势为第三电势线23。由于N型轻掺杂区13的电子浓度大于空穴浓度,而P阱11中的空穴浓度大于电子浓度,N型重掺杂区的电子浓度远大于N型轻掺杂区13的电子浓度。相应地,P阱11对应的第二电势线22具有较高的电势,P阱11在N型轻掺杂区13和N型重掺杂区之间形成一较大的势垒。由于N型轻掺杂区13中的电荷需要通过P阱11才能传输至N型重掺杂区,所述较大的势垒增加了电荷通过的难度,从而进一步减小了电荷传输至N型重掺杂区的几率。
由此可见,图1所示的图像传感器中,光电传感器产生的电荷无法完全传输(或者说是无法完全转移),这会造成图像传感器产生图像滞后的现象。
更多的关于图像传感器的技术可以参考公告号为CN1812112C的中国专利。
发明内容
本发明解决的问题是提供一种改善图像滞后现象的图像传感器和图像传感器的使用方法、制造方法。
为解决上述问题,本发明提供一种图像传感器,包括多个像素单元,所述像素单元形成于第一隔离结构、第二隔离结构之间,所述像素单元包括:衬底;位于衬底上的第一型掺杂阱区,位于所述第一型掺杂阱区中的第二型轻掺杂区,位于所述第二型轻掺杂区中的第一型轻掺杂区、第一型重掺杂区、第二型重掺杂区,所述第一型轻掺杂区、第一型重掺杂区、第二型重掺杂区依次位于第一隔离结构和第二隔离结构之间。
可选地,所述第一型掺杂阱区为P型阱区,所述第二型轻掺杂区为N型轻掺杂区,所述第一型轻掺杂区为P型轻掺杂区,所述第一型重掺杂区为P型重掺杂区,所述第二型重掺杂区为N型重掺杂区。
可选地,所述P型阱区与N型轻掺杂区交界的位置处形成第一PN结,所述P型轻掺杂区与N型轻掺杂区交界的位置处形成第二PN结。
可选地,靠近P型轻掺杂区一侧的P型重掺杂区与N型轻掺杂区交界的位置处形成第三竖向PN结。
可选地,所述图像传感器分为光电传感器区域和CMOS管区域,所述图像传感器还包括位于衬底上的透光介质层、设置于所述透光介质层中的遮光层,所述遮光层位于P型重掺杂区、N型重掺杂区的上方的CMOS管区域。
可选地,所述遮光层的材料为钨。
可选地,所述透光介质层的材料为二氧化硅。
相应地,本发明还提供一种所述图像传感器的使用方法,包括:在图像传感器接受光照形成电荷之前,在第一型重掺杂区上加载控制电压,使所述第一型重掺杂区延伸至与第一型掺杂阱区接触;在图像传感器接受光照产生电荷之后,去除第一型重掺杂区上的控制电压,在所述第二型重掺杂区上加载重置电压,使所述电荷传输至第二型重掺杂区。
可选地,所述第一型掺杂阱区为P型阱区,所述第二型轻掺杂区为N型轻掺杂区,所述第一型轻掺杂区为P型轻掺杂区,所述第一型重掺杂区为P型重掺杂区,所述第二型重掺杂区为N型重掺杂区,所述控制电压为负电压,所述重置电压为正电压。
相应地,本发明还提供一种图像传感器的制造方法,包括:提供衬底,在衬底中形成第一型掺杂阱区;在第一型掺杂阱区中形成多个隔离结构;在隔离结构之间形成第二型轻掺杂区;在CMOS管区域的第二型轻掺杂区上形成第一栅极结构和第二栅极结构;以所述第一栅极结构为掩模进行掺杂,形成位于第二型轻掺杂区中的第一型重掺杂区;以所述第二栅极结构为掩模进行掺杂,形成位于第二型轻掺杂区中的第二型重掺杂区;对光电传感器区域的第二型轻掺杂区进行掺杂,形成位于第二型轻掺杂区中的第一型轻掺杂区。
可选地,还包括在第一型重掺杂区和第二型重掺杂区上的CMOS管区域形成遮光层。
与现有技术相比,本发明具有以下优点:
1.电荷经由第一型重掺杂区下方的区域传输,也就是说电荷传输并没有沿衬底表面进行传输,进而减小了电荷散射和复合的问题,提高了传输效率;
2.电荷传输过程中经过P型重掺杂区下方的N型轻掺杂区时,只需要越过较小的势垒,进一步提高了传输效率;
3.第三竖向PN结,增加了光电传感器区域PN结的面积,从而提高了像素单元能容纳的最大电子数;
4.改变N型轻掺杂区和P型重掺杂区在竖直方向的掺杂范围,可以改变所述第三竖向PN结的面积,通过调整第三竖向PN结的面积,可以比较方便地调整像素单元能容纳的最大电子数,进而满足不同客户的需求。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,因此本发明不受下面公开的具体实施例的限制。
为了解决背景技术所描述的问题,本发明提供一种图像传感器,参考图3,示出了本发明图像传感器一像素单元实施例的侧面示意图。本实施例中,所述图像传感器以CMOS图像传感器为例,但是本发明并不限制于此。
图像传感器包括衬底100、形成于衬底100中的隔离结构112,所述隔离结构112之间的区域为像素单元区域。
在CMOS图像传感器中包括多个阵列排布的像素单元,其中每一个像素单元通常包括光电传感器区域A和CMOS管区域B。其中光电传感器区域A中设置有光电传感器,本实施例中,所述光电传感器为光电二极管。所述CMOS管区域B包括多个MOS管,例如用于传输光电传感器产生的电荷的传输管等。
如图3所示侧面示意图中,所述像素单元包括:位于衬底100中的P型阱区111;位于P型阱区111中的N型轻掺杂区113;位于N型轻掺杂区113中的P型轻掺杂区114、P型重掺杂区117、N型重掺杂区115;所述P型轻掺杂区114、P型重掺杂区117、N型重掺杂区115沿衬底100表面依次排布于相邻的隔离结构之间;位于衬底100上方的透光介质层116、形成于透光介质层116上方对应于P型重掺杂区117、N型重掺杂区115位置处的遮光层118。
下面对各个组成部分做详细描述。
衬底100,可以是单晶硅或硅锗;也可以是绝缘体上硅(Silicon oninsulator,SOI)。
隔离结构112,用于隔离不同的像素单元,可以使不同的像素单元之间绝缘,具体地,所述隔离结构112可以是浅沟槽隔离区(Shallow trench Isolation,STI)。
P型阱区111为P型轻掺杂区,所述P型轻掺杂区分布于整个图像传感器的区域。所述P型阱区111可以采用硼离子掺杂而成,P型阱区111的形成方法与现有技术相同,在此不再赘述。
N型轻掺杂区113,形成于P型阱区111中、位于隔离结构112之间的区域,所述P型阱区111与N型轻掺杂区113交界的位置处形成第一PN结。所述N型轻掺杂区113可以通过掺杂砷离子或磷离子而形成,具体地,可以通过离子注入或扩散的方法形成于P型阱区111中,与现有技术相同,在此不再赘述。
P型轻掺杂区114位于所述像素单元的光电传感器区域A,所述P型轻掺杂区114与N型轻掺杂区113交界的位置处形成第二PN结。
P型重掺杂区117、N型重掺杂区115依次排布于P型轻掺杂区114的一侧,所述P型轻掺杂区114、P型重掺杂区117、N型重掺杂区115之间相互不接触。
所述P型重掺杂区117为第一MOS管(为了附图简洁,图3中未示出第一MOS管的栅极等部件)的一部分,所述第一MOS管用于控制光电传感器的电荷积累和电荷传输。
在第一MOS管的栅极加载有工作电压(负电压)时,所述P型重掺杂区117中的电子向P型阱区111的方向扩散,使P型重掺杂区117沿竖直方向延伸直至与P型阱区111接触,光电传感器区域A受光照所产生电荷受所述P型重掺杂区117的阻挡而聚集在N型轻掺杂区113中。
当所述开关MOS管的栅极未加载工作电压时,所述P型重掺杂区117的底部与N型轻掺杂区113的底部具有一定的距离,所述P型重掺杂区117的底部至N型轻掺杂区113的底部之间的N型轻掺杂区113区域形成电荷的传输通道。
所述N型重掺杂区115位于像素单元的CMOS管区域B,所述N型重掺杂区115为第二MOS管(为了附图简洁,图3中未示出第二MOS管的栅极等部件)的一部分,所述第二MOS管用于转移光电传感器产生的电荷,在第二MOS管的栅极上加载工作电压(正电压)时,光电传感器区域A受光照而产生的电荷经由传输通道传输到N型重掺杂区115,从而完成了电荷转移。
由于电荷从P型重掺杂区117下方转移,而不是从衬底100的表面传输,从而减小了散射、复合的几率,提高了电荷传输效率。
透光介质层116,位于衬底100上,用于绝缘CMOS管区域不同的器件(包括电连接线等),同时还用于使光透射至光电传感器区域A,具体地,所述透光介质层116的材料为二氧化硅。
所述透光介质层116中还形成有遮光层118,所述遮光层118位于P型重掺杂区117、N型重掺杂区115的上方的CMOS管区域B,用于遮挡光进入到光电传感器区域A以外的区域,可以减小光电传感器的噪音。具体地,所述遮光层118为挡光的金属材料,例如钨等。
需要说明的是,对于所述P型重掺杂区117而言,由于所述P型重掺杂区117与N型轻掺杂区113在水平和竖直方向均有交界面,这样,所述P型重掺杂区117与N型轻掺杂区113交界的位置处会形成第三PN结,所述第三PN结包括位于水平方向的第三横向PN结、位于竖直方向的第三竖向PN结(此处仅指靠近P型轻掺杂区114一侧的竖直方向PN结),其中,所述第三横向PN结位于像素单元的CMOS管区域B,用于控制光电传感器产生电荷的传输,而第三竖向PN结则可以和第一PN结、第二PN结一样,是光电传感器中主要的感光器件,本实施例中,所述第一PN结、第二PN结和第三竖向PN结均位于光电传感器区域A中。
下面结合图像传感器的工作过程,进一步描述本发明的技术方案。
参考图4,示出了图3所示图像传感器关闭状态时一像素单元实施例的侧面示意图。所述关闭状态中,通过在第一MOS管的栅极加载工作电压(负电压),从而向位于CMOS管区域B的第三横向PN结加载控制电压(负电压),第三横向PN结在加载控制电压之后,P型重掺杂区117中电子会向N型轻掺杂区113中扩散,第三横向PN结的厚度会增加,P型重掺杂区117沿竖直方向延伸,直至P型重掺杂区117沿竖直方向延伸直至与P型阱区111接触(如图4所示的状态)。
向位于光电传感器区域A的第一PN结、第二PN结、第三竖向PN结加载反向偏置电压,光电传感器区域A接收光照,由于P型重掺杂区117沿竖直方向延伸直至与P型阱区111接触,光电传感器区域A接受光照产生的电荷无法穿过P型重掺杂区117进行扩散,从而使光电传感器区域A接受光照产生的电荷会在N型轻掺杂区113中聚集。
继续参考图5所示图像传感器打开状态时一像素单元实施例的侧面示意图。在所述打开状态中,光照后,去掉反向偏置电压、控制电压,通过第二MOS管的栅极在N型重掺杂区115上加载重置电压。
去掉控制电压之后,P型重掺杂区117恢复原状,其下边缘不再与P型阱区111接触,这样,在N型轻掺杂区113中聚集的电荷通过P型重掺杂区117下方传输区通道可以到达N型重掺杂区115。与此同时在N型重掺杂区115上加载重置电压(正电压),可更进一步地促进N型轻掺杂区113的电荷通过P型重掺杂区117下方传输区通道向N型重掺杂区115转移。
光电传感器区域接受光照产生的电荷从N型轻掺杂区113转移到N型重掺杂区115后,光电传感器区域可继续进行后续光电探测。
由于电荷经由P型重掺杂区117下方的区域传输,也就是说电荷传输并没有沿衬底100表面进行传输,进而减小了电荷散射和复合的问题,提高了电荷传输的效率。
下面结合图6所示图5所示像素单元沿点线的各区域的电势模拟示意图对本发明技术方案做进一步说明。
所述点线所在区域为电荷传输区域。其中,与光电传感器区域A中N型轻掺杂区113对应的为第一电势线201,与P型重掺杂区117下方N型轻掺杂区113对应的为第二电势线202,与N型重掺杂区115下方N型轻掺杂区113对应的为第三电势线203。
由图6所示,虽然第二电势线202的电势受P型重掺杂区117中电子浓度的影响,略高于第一电势线201、第三电势线203的电势,但是由于第二电势线202的电势与第一电势线201的差值不大,形成一个小势垒,光电传感器区域A产生的电荷比较容易通过所述小势垒,增加了电荷传输的几率。
由此可见本发明图像传感器可有效增加电荷传输的效率,进而减弱图像滞后的问题。
与此同时,本发明图像传感器的像素单元中除了第一PN结、第二PN结还包括第三竖向PN结,增加了PN结的面积,从而提高了像素单元能容纳的最大电子数(Full Well Capacity,FWC)。
此外,需要说明的是,在器件结构固定的情况下,所述第三竖向PN结的面积可做调整,具体地,可以通过N型轻掺杂区和P型重掺杂区在竖直方向的掺杂范围,调整第三竖向PN结的面积,从而比较方便地调整FWC,进而满足不同客户的需求。
还需要说明的是,在上述实施例中,所述光电传感器区域包括P型阱区、依次位于P型阱区上的N型轻掺杂区、P型轻掺杂区,CMOS管区域包括NMOS管,但是本发明并不限制于此,在其他实施例中,光电传感器区域还可以包括N型阱区、依次位于N型阱区上的P型轻掺杂区、N型轻掺杂区,CMOS管区域包括PMOS管,本领域技术人员可以根据上述实施例对本发明进行相应地变形、修改和替换。
相应地,本发明还提供一种图像传感器的制造方法,大致包括以下步骤:
提供衬底,在衬底中形成第一型掺杂阱区;
在第一型掺杂阱区中形成多个隔离结构;
在隔离结构之间形成第二型轻掺杂区;
在CMOS管区域的第二型轻掺杂区上形成第一栅极结构和第二栅极结构;
以所述第一栅极结构为掩模进行掺杂,形成位于第二型轻掺杂区中的第一型重掺杂区;
以所述第二栅极结构为掩模进行掺杂,形成位于第二型轻掺杂区中的第二型重掺杂区;
对光电传感器区域的第二型轻掺杂区进行掺杂,形成位于第二型轻掺杂区中的第一型轻掺杂区。
其中,所述第一栅极结构和所述第一型重掺杂区构成第一MOS管,用于控制光电传感器的电荷积累和电荷传输;所述第二栅极结构和所述第二型重掺杂区构成第二MOS管,用于转移光电传感器产生的电荷。
所述制造方法还包括在衬底上形成透光介质层、在第一型重掺杂区和第二型重掺杂区上的CMOS管区域形成遮光层的步骤,与现有技术相同,不再赘述。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。