CN101304035B

CN101304035B - 图像传感器及其形成方法

Info

Publication number: CN101304035B
Application number: CN2007100404240A
Authority: CN
Inventors: 霍介光
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2007-05-08
Filing date: 2007-05-08
Publication date: 2010-06-09
Anticipated expiration: 2027-05-08
Also published as: CN101304035A

Abstract

一种图像传感器，包括：位于相邻像素单元区域的光电二极管区域之间的器件隔离层；位于半导体衬底表面下光电二极管区域的具有第一导电类型的第一掺杂阱及位于第一掺杂阱下具有第二导电类型的第二掺杂阱；在半导体衬底中器件隔离层下还形成有隔离阱，所述隔离阱的底部位于第二掺杂阱之下。本发明通过采用隔离阱对像素单元之间的光电二极管区域进行隔离，能够有效地阻止相邻像素单元的光电二极管区域产生漏电流；同时由于隔离阱位于器件隔离层之下，其底部位于光电二极管的第一掺杂阱之下，因此没有减小光电二极管区域面积，使得光电二极管性能得到保证。

Description

图像传感器及其形成方法

技术领域

本发明涉及半导体技术领域，特别涉及图像传感器及其形成方法。

背景技术

目前电荷耦合器件(charge coupled device，CCD)是主要的实用化固态图图像传感器件，它具有读取噪声低、动态范围大、响应灵敏度高等优点。但是CCD同时具有难以与主流的互补金属氧化物半导体(Complementary-Metal-Oxide-Semiconductor，CMOS)技术相兼容的缺点，即以CCD为基础的图像传感器难以实现单芯片一体化。而CMOS图像传感器(CMOS Image sensor，CIS)由于采用了相同的CMOS技术，可以将像素单元阵列与外围电路集成在同一芯片上，与CCD相比，CIS具有体积小、重量轻、功耗低、编程方便、易于控制以及平均成本低的优点。

通常，CMOS图像传感器包括至少一个具有光敏感区域的像素单元。每个像素单元包括形成于光敏感区域的光敏感元件和至少一个晶体管。当有光线入射到光敏感区域比如表面定扎(PIN)的光电二极管区域上，光电二极管中积累由于入射光产生的光电子电荷。晶体管控制将光电子电荷的转换成电信号输出。

现有技术的光电二极管区域参照图1A加以说明，在p型半导体衬底101上形成有场氧化层102用于器件隔离。场氧化层102可以采用局部氧化硅(LOCOS)形成，或者采用浅沟槽隔离(STI)方法形成。然后，在场氧化层102下形成p型电荷阻挡层103以阻止器件之间产生漏电流而造成相邻像素单元的互相干扰。

参照图1B，在半导体衬底101上形成离子注入掩模版(未示出)以在p型半导体衬底101上形成开口暴露出光电二极管区域3a和3b，然后进行第一离子注入以形成n型第一掺杂阱104。然后，进行高剂量低能量的第二离子注入以在第一掺杂阱104上半导体衬底101表面以下形成p型的第二掺杂阱105。然后，将半导体衬底101进行退火，以便使注入的第一掺杂阱104和第二掺杂阱105进行扩散。形成第二掺杂阱105的目的为形成定扎表面电荷的光电二极管。每个光电二极管包括p型的第二掺杂阱105、n型的第一掺杂阱104以及n型的第一掺杂阱104以下的p型半导体衬底101。

然而，采用上述技术形成的图像传感器的一个致命缺陷是相邻像素单元的光电二极管之间产生的漏电流，尽管电荷阻挡层103位于器件隔离层102以下，由于第一掺杂阱104是通过低剂量高能量注入形成，注入深度比较深，产生的漏电流不能被有效阻止。入射到相邻像素单元的光线由于互连金属线(interconnect step height)的遮光会引入异常信号；同时，相邻像素单元的漏电流引入了较大干扰信号，降低了图像传感器的信噪比。

为此，专利号为6545302的美国专利公开了一种图像传感器，参照图2，该发明的图像传感器包括第一像素单元和第二像素单元，每个像素单元包括具有第一导电类型的半导体衬底301和形成于半导体衬底301中的器件隔离层302；形成于器件隔离层302之下的电荷阻挡层303；形成于第一像素单元和第二像素单元的光电二极管区域和器件隔离层302之间的深沟槽305；形成于半导体衬底301表面的第一像素单元的光电二极管区域的具有第一导电类型的第一掺杂阱306；以及在深沟槽305内的绝缘层311(insulating member)；以及形成于半导体衬底301中的位于第一掺杂阱306之下的具有第二导电类型的第二掺杂阱308。

上述专利采用深沟槽把相邻像素单元的光电二极管区域进行隔离，以阻止漏电流，防止相邻像素单元之间产生干扰信号。但是采用上述技术，由于深沟槽和器件隔离层并行存在相邻光电二极管区域之间，减小了光电二极管的有效面积，因此像素单元对光的响应速度和质量都会下降而影响像素单元的性能。

发明内容

本发明解决的问题是现有技术中位于相邻像素单元的光电二极管之间的深沟槽与器件隔离层并排，减小了光电二极管的有效面积，使得像素单元对光的响应速度和质量都会下降而影响像素单元的性能。

为解决上述问题，本发明提供一种图像传感器，包括：具有第一导电类型的半导体衬底，所述半导体衬底包括第一像素单元区域和第二像素单元区域，每个像素单元区域具有光电二极管区域；位于半导体衬底中的、第一像素单元区域的光电二极管区域和第二像素单元区域的光电二极管区域之间的器件隔离层；位于光电二极管区域具有第二导电类型的第一掺杂阱，所述第二导电类型与第一导电类型相反；位于半导体衬底表面下第一掺杂阱上的具有第一导电类型的第二掺杂阱；在半导体衬底中还形成有隔离阱，所述隔离阱位于器件隔离层之下，所述隔离阱具有第一导电类型，所述隔离阱的底部位于第一掺杂阱之下。

所述隔离阱环绕第一像素单元区域和第二像素单元区域。

所述隔离阱的宽度为0.2至0.5微米，深度为4至7微米。

位于半导体衬底中器件隔离层下相邻像素单元之间还形成有电荷阻挡层，所述隔离阱贯穿电荷阻挡层，所述电荷阻挡层具有第一导电类型。

所述电荷阻挡层位于隔离层底部和第一掺杂阱底部之间。

在每个像素单元区域的光电二极管区域还形成有第三掺杂阱，所述第三掺杂阱位于隔离阱之下，所述第三掺杂阱具有第一导电类型。

所述器件隔离层为局域氧化(LOCOS)形成的场氧化层或者为浅沟槽隔离(STI)。

相应地，本发明还提供一种图像传感器的形成方法，包括：提供具有第一导电类型的半导体衬底，所述半导体衬底包括第一像素单元区域和第二像素单元区域，每个像素单元区域具有光电二极管区域；在半导体衬底中、第一像素单元区域的光电二极管区域和第二像素单元区域的光电二极管区域之间形成器件隔离层；在半导体衬底中形成隔离阱，所述隔离阱位于器件隔离层之下，所述隔离阱具有第一导电类型；在光电二极管区域形成具有第二导电类型的第一掺杂阱，所述第二导电类型与第一导电类型相反，所述隔离阱位于第一掺杂阱之下；在半导体衬底表面下第一掺杂阱上形成具有第一导电类型的第二掺杂阱；将半导体衬底进行退火使第一掺杂阱和第二掺杂阱内的掺杂离子进行扩散均匀。

所述隔离阱环绕第一像素单元区域和第二像素单元区域。

所述隔离阱的宽度为0.2至0.5微米，深度为4至7微米。

形成器件隔离层步骤之后还包括在半导体衬底中器件隔离层下区域形成电荷阻挡层，所述隔离阱贯穿电荷阻挡层，所述电荷阻挡层具有第一导电类型。

所述电荷阻挡层位于隔离层底部和第一掺杂阱底部之间。

形成第二掺杂阱之后将半导体衬底进行退火步骤之前还包括在每个像素单元区域的光电二极管区域形成第三掺杂阱，所述第三掺杂阱位于隔离阱之下，所述第三掺杂阱具有第一导电类型；将半导体衬底进行退火还包括使第三掺杂阱内的掺杂离子进行扩散均匀。

与现有技术相比，本发明具有以下优点：本发明通过采用隔离阱对像素单元之间的光电二极管区域进行隔离，能够有效地阻止相邻像素单元的光电二极管区域由于干扰而产生的漏电流；同时由于隔离阱位于器件隔离层之下，其底部位于光电二极管的第一掺杂阱之下，因此没有减小光电二极管区域面积，使得像素单元性能得到保证。

附图说明

图1A至1B是现有技术的形成CMOS图像传感器的结构示意图；

图2是另一现有技术的形成CMOS图像传感器的结构示意图；

图3A、图3B、图3C、图3D、图3E是本发明的形成CMOS图像传感器结构示意图一个实施例；

图3B’是本发明的一个实施例的形成隔离阱结构的俯视图。

具体实施方式

本发明提供一种采用沟槽隔离相邻光电二极管区域的图像传感器。本发明采用隔离阱对图像传感器进行隔离，且隔离阱位于器件隔离层之下，其底部位于光电二极管的第一掺杂阱之下，能够有效地阻止相邻像素单元的光电二极管区域产生的漏电流，同时，没有减小光电二极管区域面积，使得像素单元性能得到保证。

本发明首先提供一种图像传感器的形成方法，包括：具有第一导电类型的半导体衬底，所述半导体衬底包括第一像素单元区域和第二像素单元区域，每个像素单元区域具有光电二极管区域；位于半导体衬底中的、第一像素单元区域的光电二极管区域和第二像素单元区域的光电二极管区域之间的器件隔离层；位于光电二极管区域具有第二导电类型的第一掺杂阱，所述第二导电类型与第一导电类型相反；位于半导体衬底表面下第一掺杂阱上的具有第一导电类型的第二掺杂阱；在半导体衬底中还形成有隔离阱，所述隔离阱位于器件隔离层之下，所述隔离阱具有第一导电类型，所述隔离阱的底部位于第一掺杂阱之下。

下面参照附图对本发明的图像传感器的形成方法加以详细说明。

首先，参照附图3A，提供具有第一导电类型的半导体衬底201，所述半导体衬底201可以为硅、绝缘体上硅薄膜(SOI)、砷化镓等，本实施例中的半导体衬底201为硅，所属第一导电类型可以为p型或者n型，本实施例中的半导体衬底201为p型。

把所述半导体衬底201分为第一像素单元区域I和第二像素单元区域II，每个像素单元区域具有光电二极管区域；在半导体衬底201中第一像素单元区域I的光电二极管区域和第二像素单元区域II的光电二极管区域之间形成器件隔离层202。所述器件隔离层202可以采用局部氧化硅(LOCOS)形成，或者采用浅沟槽隔离(STI)方法形成。

然后，在半导体衬底201中器件隔离层202下区域形成电荷阻挡层203，所述电荷阻挡层203具有第一导电类型，即本实施例中的p型。形成所述电荷阻挡层203的目的为阻挡相邻像素单元的光电二极管区域产生的浮动电荷，产生漏电流而相互干扰。形成所述电荷阻挡层203的工艺为：在半导体衬底201上形成第一光刻胶层，暴露处器件隔离层202区域，向器件隔离层202区域进行p型离子注入，所述p型离子注入的离子为B离子，注入的剂量范围为1.0×10E12至5.0×10E13cm^-2，注入的能量范围为200至800KeV。

然后，参照图3B，为在半导体衬底201中形成隔离阱204结构示意图，所述隔离阱204位于器件隔离层202之下，本实施例的隔离阱204可以位于器件隔离层202所在区域的任何位置，原则上不会超出器件隔离层202所在区域，即不会造成每个光电二极管区域面积的浪费均在本发明的保护范围之内，本实施例中的隔离阱204位于器件隔离层202所在区域的中心位置，在此不应过多限制本发明的保护范围。所述隔离阱204贯穿电荷阻挡层203，所述隔离阱204为通过离子注入形成，具有第一导电类型。所述隔离阱204具有底部。所述隔离阱204位于第一像素单元和第二像素单元的周围，具体请参照图3B’。本实施例的隔离阱204位于器件隔离层202之下，不会减小像素单元区域的光电二极管区域面积；同时本实施例形成的隔离阱204与相邻像素单元区域之间产生的浮动电荷进行复合，防止产生漏电流。

形成所述隔离阱204的离子注入为注入p型离子，可以为B离子或者In离子，注入的能量范围为1至5MeV，剂量范围为2.0×10E13至7.0×10E13cm^-2，相应形成的隔离阱204的深度为4至7微米，宽度范围为0.2至0.5微米。

作为本实施例的一个实施方式，注入的离子为B离子，注入的能量为3MeV，剂量为4.5×10E13cm^-2，相应形成的隔离阱204的深度为5微米，宽度为0.4微米。

参照图3C，在半导体衬底201中光电二极管区域进行第一n型离子注入，形成第一掺杂阱209，所述第一掺杂阱209具有第二导电类型，作为光电二极管的一极。所述电荷阻挡层203位于器件隔离层202的底部和第一掺杂阱209底部之间。所述第一n型离子注入的离子为As离子或者P离子，第一n型离子注入的能量范围为80至600KeV；剂量范围为5.0×10E11至8.0×10E12cm^-2。所述隔离阱204的底部位于第一掺杂阱209之下深度范围为3至5微米。

参照图3D，在半导体衬底201表面下第一掺杂阱209上形成第二掺杂阱210，所述第二掺杂阱210具有第一导电类型。形成所述第二掺杂阱210为通过第二p型离子注入形成，第二p型离子注入的离子为B离子，注入的剂量范围为1.0×10E12至5.0×10E13cm^-2，能量范围为10至100KeV。形成第二掺杂阱210的目的为定扎光电二极管表面的可动电荷，防止暗电流的产生。

参照3E，在每个像素单元区域的光电二极管区域形成第三掺杂阱208，所述第三掺杂阱208位于隔离阱204之下。所述第三掺杂阱208具有第一导电类型，即p型。形成所述第三掺杂阱208的目的为配合形成隔离阱204实现更好的隔离作用。形成所述第三掺杂阱208工艺为：向半导体衬底201中进行第三p型离子注入，所述p型离子为B离子，所述第三p型离子注入能量为1至5MeV；所述第三p型离子注入的剂量为2.5×10E12至2.5×10E13cm^-2。

形成隔离阱204的离子注入、第一n型离子注入、第二p型和第三p型离子注入之后，将半导体衬底进行退火，以便使第一掺杂阱209、第二掺杂阱210和第三掺杂阱208内的注入的离子进行扩散均匀。

基于上述工艺实施之后，形成本发明的一种图像传感器，参照图3E，包括：具有第一导电类型的半导体衬底201，所述半导体衬底201包括第一像素单元区域I和第二像素单元区域II，每个像素单元区域具有光电二极管区域；位于半导体衬底201中的、第一像素单元区域I的光电二极管区域和第二像素单元区域II的光电二极管区域之间的器件隔离层202；位于每个像素单元区域的光电二极管区域具有第二导电类型的第一掺杂阱209，所述第二导电类型与第一导电类型相反；位于半导体衬底201表面下第一掺杂阱209上的具有第一导电类型的第二掺杂阱210；在半导体衬底中201还形成有隔离阱204，所述隔离阱204位于器件隔离层202之下，所述隔离阱204具有第一导电类型，所述隔离阱204的底部位于第一掺杂阱209之下。

本发明的图像传感器通过采用隔离阱对像素单元之间的光电二极管区域进行隔离，能够有效地阻止相邻像素单元的光电二极管区域产生的漏电流。同时由于隔离阱位于器件隔离层之下，其深度大于光电二极管的第一掺杂阱之下，因此没有减小光电二极管区域面积，使得像素单元性能得到保证。

虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种图像传感器，包括：

具有第一导电类型的半导体衬底，所述半导体衬底包括第一像素单元区域和第二像素单元区域，每个像素单元区域具有光电二极管区域；

位于半导体衬底中的、第一像素单元区域的光电二极管区域和第二像素单元区域的光电二极管区域之间的器件隔离层；

位于光电二极管区域具有第二导电类型的第一掺杂阱，所述第二导电类型与第一导电类型相反；

位于半导体衬底表面下第一掺杂阱上的具有第一导电类型的第二掺杂阱；

其特征在于，在半导体衬底中还形成有隔离阱，所述隔离阱位于器件隔离层之下，所述隔离阱具有第一导电类型，所述隔离阱的底部位于第一掺杂阱之下；

所述隔离阱环绕第一像素单元区域和第二像素单元区域；

2.根据权利要求1所述的图像传感器，其特征在于，所述隔离阱的宽度为0.2至0.5微米，深度为4至7微米。

3.根据权利要求1所述的图像传感器，其特征在于，位于半导体衬底中器件隔离层下相邻像素单元之间还形成有电荷阻挡层，所述隔离阱贯穿电荷阻挡层，所述电荷阻挡层具有第一导电类型。

4.根据权利要求3所述的图像传感器，其特征在于，所述电荷阻挡层位于隔离层底部和第一掺杂阱底部之间。

5.根据权利要求1所述的图像传感器，其特征在于，所述器件隔离层为局域氧化(LOCOS)形成的场氧化层或者为浅沟槽隔离(STI)。

6.一种图像传感器的形成方法，其特征在于，包括：

提供具有第一导电类型的半导体衬底，所述半导体衬底包括第一像素单元区域和第二像素单元区域，每个像素单元区域具有光电二极管区域；

在半导体衬底中、第一像素单元区域的光电二极管区域和第二像素单元区域的光电二极管区域之间形成器件隔离层；

在半导体衬底中形成隔离阱，所述隔离阱位于器件隔离层之下，所述隔离阱具有第一导电类型；所述隔离阱环绕第一像素单元区域和第二像素单元区域；

在光电二极管区域形成具有第二导电类型的第一掺杂阱，所述第二导电类型与第一导电类型相反，所述隔离阱位于第一掺杂阱之下；

在半导体衬底表面下第一掺杂阱上形成具有第一导电类型的第二掺杂阱；

将半导体衬底进行退火使第一掺杂阱和第二掺杂阱内的掺杂离子进行扩散均匀；

7.根据权利要求6所述的图像传感器的形成方法，其特征在于，所述隔离阱的宽度为0.2至0.5微米，深度为4至7微米。

8.根据权利要求6所述的图像传感器的形成方法，其特征在于，形成器件隔离层步骤之后还包括在半导体衬底中器件隔离层下区域形成电荷阻挡层，所述隔离阱贯穿电荷阻挡层，所述电荷阻挡层具有第一导电类型。

9.根据权利要求8所述的图像传感器的形成方法，其特征在于，所述电荷阻挡层位于隔离层底部和第一掺杂阱底部之间。

10.根据权利要求6所述的图像传感器的形成方法，其特征在于，所述器件隔离层为局域氧化(LOCOS)形成的场氧化层或者为浅沟槽隔离(STI)。