CN104465677B - 一种半导体器件及其形成方法 - Google Patents

一种半导体器件及其形成方法 Download PDF

Info

Publication number
CN104465677B
CN104465677B CN201310424885.3A CN201310424885A CN104465677B CN 104465677 B CN104465677 B CN 104465677B CN 201310424885 A CN201310424885 A CN 201310424885A CN 104465677 B CN104465677 B CN 104465677B
Authority
CN
China
Prior art keywords
pixel cell
layer
barrier layer
blue light
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310424885.3A
Other languages
English (en)
Other versions
CN104465677A (zh
Inventor
王冲
吴秉寰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310424885.3A priority Critical patent/CN104465677B/zh
Publication of CN104465677A publication Critical patent/CN104465677A/zh
Application granted granted Critical
Publication of CN104465677B publication Critical patent/CN104465677B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供一种半导体器件及其形成方法。在所述半导体器件的外延层内,包括红光像素单元、绿光像素单元和蓝光像素单元,在所述绿光像素单元和蓝光像素单元内设置第一阻挡层,所述第一阻挡层位于绿光像素单元内的第二电子收集区域下方;在蓝光像素单元内设置第二阻挡层,所述第二阻挡层位于蓝光像素单元的第三电子收集区域下方。所述第一阻挡层和第二阻挡层可有效阻止各像素单元内的电子扩散至相邻的像素单元内,并被相邻的像素单元的电子吸收层吸收,从而避免出现造成电学串扰现象。

Description

一种半导体器件及其形成方法
技术领域
本发明涉及半导体制备领域,尤其是涉及一种半导体器件及其形成方法。
背景技术
图像传感器,是一种将光学图像转换成电子信号的设备,它被广泛地应用在数码相机和其他电子光学设备。
电荷耦合器件(Charged Coupled Device,简称CCD)图像传感器与互补金属氧化物半导体图像传感器(CMOS Image Sensor,简称CIS)是当前被普遍采用的两种图像传感器,两者都是利用感光二极管(Photodiode)进行光电转换,将图像转换为数字数据。
其中,在半导体器件制备技术中,CCD难以与主流的CMOS技术相兼容,因而CCD为基础的图像传感器难以实现单芯片一体化。相对地,CIS由于采用了CMOS技术,可以将像素区域与外围电路集成在同一芯片上。因而,与CCD图像传感器相比,CIS具有体积小、重量轻、功耗低、编程方便、易于控制以及制备成本低的优点。
参考图1所示,CIS包括多种相邻排列的像素单元,如红光像素单元1、绿光像素单元2、蓝光像素单元3。每个像素单元包括特定的红色、绿色或蓝色颜色滤镜,以及诸如光电二极管之类的光电转换器(图中未显示)。穿过像素单元的颜色滤镜并到达光电转换器的光被转换成电信号。
现有的CIS的光电二极管包括构建在P-/P++外延硅晶片上的P+的收集区域和位于收集区域上方的n型的吸收区域(即存储区域),相邻的像素单元的收集区域和n型吸收区域通过STI(浅沟槽隔离区)隔离。穿过像素单元的颜色滤镜的光子,激活收集区域内的通过光电转换,在收集区域产生电子空穴对,空穴对中的电子被捕获后被吸收区域吸收,以作为信号电荷,从而由光转化为电信号。
然而,部分电子通过热扩散可沿任意方向自由扩散,且会被毗邻的像素单元收集,从而造成电学串扰现象。电学串扰现象会直接降低CIS的颜色饱和度、颜色准确度,以及造成过度噪音,从而严重降低了CIS的质量。
为此,本领域技术人员尝试通过延伸STI深度方式(Deep trench isolation,简称DTI)以强化相邻的像素单元的电隔离性,避免相邻像素单元间的电学干扰现象。然而,上述方法在使用过程中,会在STI的表层、侧壁以及拐角处产生暗电流,从而影响CIS性能。
为此,如何降低CIS的电学串扰现象,以提升CIS的性能是本领域技术人员继续解决的问题。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法,从而有效抑制CIS中的电学串扰现象。
为解决上述问题,所述的半导体器件,包括:
半导体衬底和位于半导体衬底上的外延层;
位于外延层内的至少一个像素区域,所述像素区域包括红光像素单元、绿光像素单元和蓝光像素单元,所述红光像素单元、绿光像素单元和蓝光像素单元并行排列;
位于所述绿光像素单元和蓝光像素单元内的所述外延层内的第一阻挡层,且所述第一阻挡层位于半导体衬底上;
位于所述蓝光像素单元内的所述外延层内的第二阻挡层,且所述第二阻挡层位于所述第一阻挡层上方。
可选地,所述第一阻挡层和第二阻挡层采用离子注入工艺形成,且所述第一阻挡层和第二阻挡层内含有P型离子。
可选地,P型离子包括B或BF2
可选地,在所述外延层内,所述第一阻挡层的深度为1.9±0.3μm。
可选地,在所述外延层内,所述第二阻挡层的深度为1.1±0.3μm。
可选地,所述第二阻挡层的下表面和所述第一阻挡层上表面贴合。
可选地,所述第二阻挡层和所述第一阻挡层之间存有间隔,所述间隔的宽度小于0.5μm。
可选地,所述外延层为P型外延层,所述外延层内的P型离子剂量为1.0×1015~3.0×1015cm-3
所述半导体器件还包括:
位于所述红光像素单元内的外延层内的第一电子吸收层,及位于所述第一电子吸收层下方的所述外延层内的第一电子收集区域;
位于所述绿光像素单元内的外延层内的第二电子吸收层,及位于所述第二电子吸收层和所述第一阻挡层之间的所述外延层内的第二电子收集区域;
位于所述蓝光像素单元内的外延层内的第三电子吸收层;及位于所述第三电子吸收层和所述第二阻挡层之间的所述外延层内的第三电子收集区域;
所述第一电子吸收层、第二电子吸收层和第三电子吸收层的上表面位于所述外延层上表面下方。
可选地,所述第一电子吸收层、第二电子吸收层和第三电子吸收层的深度为0.2±0.1μm。
可选地,所述红光像素单元、绿光像素单元和蓝光像素单元两两之间设置有STI。
可选地,所述STI的深度大于所述电子吸收层深度。
本发明还提供了一种半导体器件的形成方法,包括:
提供半导体衬底;
在所述半导体衬底上形成外延层,所述外延层包括至少一个像素区域,其中所述像素区域包括并行排列的红光像素单元、绿光像素单元和蓝光像素单元;
向所述绿光像素单元和蓝光像素单元内的外延层内注入第一离子,在半导体衬底上形成第一阻挡层;
向所述蓝光像素单元内的外延层内注入第二离子,在所述第一阻挡层上形成第二阻挡层。
可选地,所述第一离子和第二离子为P型离子。
可选地,形成所述第一阻挡层的方法包括,向所述外延层内注入能量为900Kev~1100Kev,剂量为5.0×1011~5.0×1013cm-3的第一离子。
可选地,形成所述第二阻挡层的方法包括,向所述外延层内注入能量为400Kev~600Kev,剂量为5.0×1011~5.0×1013cm-3的第二离子。
可选地,还包括:在向所述外延层内注入所述第二离子后,在800~1200℃下进行退火工艺。
可选地,还包括:
向所述外延层内注入第三离子,在所述红光像素单元内的外延内形成第一电子吸收层,在所述绿光像素单元内的外延层的内形成第二电子吸收层,在所述蓝光像素单元内的外延层内形成第三电子吸收层;
所述第三离子的注入工艺的能量为100~200Kev,注入剂量为1.0×1011~1.0×1013cm-3
可选地,所述第三离子为N型离子。
与现有技术相比,本发明的技术方案具有以下优点:
在半导体衬底上方的外延层内,包括至少一个像素区域,且所述像素区域包括红光像素单元、绿光像素单元和蓝光像素单元。在所述绿光像素单元和蓝光像素单元内的外延层内设置有第一阻挡层;在蓝光像素单元内的外延层内,位于所述第一阻挡层上方设置有第二阻挡层。使用过程中,光射入红光像素单元、绿光像素单元和蓝光像素单元内,并在各个像素单元内实现光电转换效应形成电子。本发明的技术方案提供的第一阻挡层,可有效防止红光像素单元内,位于下方的电子扩散至绿光像素单元和蓝光像素单元内;所述第二阻挡层可有效防止绿光像素单元内,位于下方的电子扩散至蓝色像素单元内,从而避免出现造成电学串扰现象。
可选方案中,在所述外延层内,所述第一阻挡层的深度为1.9±0.3μm,所述第一阻挡层的深度与红光像素单元、绿光像素单元,以及蓝光像素单元内形成的电子的深度相匹配,从而确保红光像素单元内的充分实现光电转换同时,红光像素单元内的电子不会扩散至绿光像素单元和蓝光像素单元内;所述第二阻挡层的深度为1.1±0.3μm,所述第二阻挡层的厚度与绿光像素单元以及蓝光像素单元内形成的电子的深度相匹配,确保绿光像素单元内充分实现光电转换的同时,绿光像素单元内的电子不会扩散至蓝光像素单元内,从而有效避免电学串扰现象出现。
附图说明
图1和图2为现有的CIS的结构示意图;
图3是CIS中,光的波长与光在外延层内的穿透深度的关系图;
图4至图7为实施例1提供的半导体器件形成方法的结构图;
图8为本发明另一个实施例提供的半导体器件形成方法的结构图;
图9是本发明的一个实施例提供的半导体器件的结构示意图;
图10本发明的另一个实施例提供的半导体器件中第一阻挡层和第二阻挡层的结构示意图。
具体实施方式
正如背景技术所述,在现有的CIS各个像素单元会出现电学串扰现象,从而影响CIS的质量。分析其原因,在光透过CIS的各个像素单元的特定颜色滤镜后,滤出的特定光波进入外延层内,并激活外延层内的电子。其中,基于透过各颜色滤镜后获得的不同波长的单色光在外延层内的穿透深度不同,参考图3所示,在相同的条件下,波长越长的单色光在外延层内的穿透深度越大,因而不同的像素单元内由光电转换形成的电子的深度不同,即不同的像素单元的收集区域的深度不同。且在不同的像素单元内,基于光波能量分布差异,像素单元下方的光波能量较小,因而位于下方的电子被对应的吸收区域吸收概率较小,未被吸收的电子会出现自由扩散现象,并进入其他的像素单元内,从而引起电学串扰现象。
例如,参考下表1为一个典型的例子。结合参考表1和图2所示,如红光的波长为640nm左右,穿透单晶硅在外延层的内的穿透深度h1为3.3μm左右。结合图2所示,即红光像素单元1的收集区域深度为3.3μm左右。然而,红光在外延层内的半数能量被吸收的深度为3.0μm左右,即红光一半的能量集中于3.0μm上方的收集区域内,使得只有在3.0μm上方的收集区域内,红光所激发的电子沿C向移动,可被吸收区域31完全吸收,而间于3.0μm至3.3μm之间的部分红光激发的电子的能量较弱,因而被吸收区域31吸收的比例概率较小,一部分会出现自由扩散,且部分会越过红光像素区域1的收集区域,扩散至3.3μm下方。而越过收集区域的部分电子则无法被吸收层31吸收,基本处于自由扩散状态。
相似的,结合参考表1和图2所示,绿光的波长为530nm左右,绿光像素单元2的收集区域深度h2为1.6μm左右。然而,绿光一半的能量集中于0.79μm上方的收集区域内。使得在0.79μm上方的收集区域内,绿光所激发的电子沿B向移动,可被吸收区域32完全吸收,而间于0.79μm至1.6μm之间的部分电子会出现自由扩散的现象,甚至越过绿光像素区域1的收集区域,扩散至1.6μm下方。
蓝光的波长为460nm左右,蓝光像素单元3的收集区域深度h3为0.42μm左右,然而,蓝光一半的能量集中于0.32μm上方的收集区域内。使得在0.32μm上方的收集区域内,绿光所激发的电子沿A向移动,可被吸收区域31完全吸收,而间于0.32μm至0.42μm之间的部分电子会出现自由扩散现象,甚至是越过蓝光像素区域3的收集区域,扩散至0.42μm下方。
表1
波长(nm) 半数能量被吸收深度(μm) 穿透深度(μm)
蓝光 460 0.32 0.42
绿光 530 0.79 1.6
红光 640 3.0 3.3
继续参考图2所示,CIS中的三种像素单元红光像素单元1、绿光像素单元2和蓝光像素单元3并行排列。光透过各像素单元上的颜色滤镜后,红光进入红光像素单元1,绿光进入绿光像素单元2,蓝光进入蓝光像素单元3。基于上述原因,不同像素单元的收集区域深度不同,在使用过程中,部分未被对应的像素单元的吸收区域所吸收的电子可向自由扩散,如可沿D向在三个像素单元中自由穿梭。而当部分红光像素单元1中的电子沿H向扩散至绿光像素单元2或是蓝光吸收单元3的收集区域,从而被绿光像素单元2和蓝光像素单元3的吸收区域32和33吸收;部分绿光像素单元2中的电子沿G向扩散至蓝光像素单元3的收集区域,从而被蓝光像素单元3的吸收区域33吸收时,便发生了电学串扰现象。
为解决上述电学串扰现象,本领域技术人员增加各像素单元间的STI深度,如图2所示,如可将上述各像素单元1、2和3间的STI的深度增加至2μm左右(大于绿光的收集区域深度),以防止上述电学串扰现象。但延伸STI的深度会造成一些系列的后遗症,如在STI上产生的暗电流会影响CIS的性能。因而该种技术方案可行性低。
为此,本发明提供了一种半导体器件,在各像素区域的收集区域的下方形成电子阻挡层,以防止相邻的像素区域内的电子串入其他的像素区域的收集区域内,从而抑制电学串扰现象发生。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例作详细的说明。
本发明提供的一种半导体器件的形成方法,包括:
参考图4所示,提供半导体衬底100,在所述半导体衬底100上形成外延层200;在所述外延层部分区域上覆盖一层光刻胶层301,并向所述外延层200注入第一离子,在所述外延层200内,位于所述半导体衬底100上方形成第一阻挡层510。其中,被所述光刻胶层301覆盖的外延层部分用于形成红光像素单元210。
本实施例中,所述半导体衬底100为P型衬底,所述半导体衬底100内的P型离子的剂量为1.0×1018~1.0×1019cm-3,所述外延层200也为P型,所述外延层200内P型离子的剂量为1.0×1015~3.0×1015cm-3
所述外延层200的形成方法可选为CVD(化学气相沉积法)。且所述外延层200的厚度可选为3~7μm。
本实施例中,在后续形成的CIS上,所述红光像素单元210上方可覆盖红光滤镜。使用时,光透过所述红光滤镜后,滤去其余的单色光,唯独留下红光,并进入所述红光像素单元210。
本实施例中,所述第一阻挡层510形成的具体工艺包括:
在所述光刻胶层301形成后,向所述外延层200内注入能量范围为900Kev~1100Kev,剂量范围为5.0×1011~5.0×1013cm-3(可选地,为5.0×1012cm-3左右)的第一离子,从而可在距离所述外延层200表面1.9±0.3μm的深度区域形成第一阻挡层510,所述深度为注入的第一离子在所述外延层200内的深度,也即形成的所述第一阻挡层510的中间位置的深度。参考图5所示,去除所述光刻胶301,在所述红光区域210和部分的所述外延层200上形成光刻胶层302,并向所述外延层200内注入第二离子,从而可在所述外延层200内,位于所述第一阻挡层510上方形成第二阻挡层520。
本实施例中,所述光刻胶层302包括覆盖所述红光区域210的部分3021,以及其余部分3022。其中,所述光刻胶层的其余部分3022所覆盖的部分外延层200用于形成绿光像素单元220。
本实施例中,在后续形成的CIS上,所述绿光像素单元220上方可覆盖绿光滤镜,光透过所述绿光滤镜后,滤去其余的单色光,唯独留下绿光,并进入所述绿光像素单元220。
本实施例中,所述第二阻挡层520形成的具体工艺包括:
在所述光刻胶层302形成后,向所述外延层200内能量范围为400Kev~600Kev,剂量范围为5.0×1011~5.0×1013cm-3(可选地,为5.0×1012cm-3左右)的第二离子,从而可在距离所述外延层200表面1.1±0.3μm的深度区域形成第二阻挡层520,所述深度为注入的第二离子在所述外延层200内的深度,也即形成的所述第二阻挡层520的中间位置的深度。
本实施例中,所述第一离子和第二离子为P型离子,具体地包括B或BF2
可选地,本实施例中,在向所述外延层内注入第二离子后,可采用退火工艺,在800~1200℃条件下,可选地为1000℃左右,激活所述外延层200内的第一离子和第二离子,从而形成第一阻挡层510和第二阻挡层520。
值得注意的是,在完成第一离子注入后,可先进行一步上述退火工艺,在完成第二离子注入后,再进行一步上述退火工艺,以分别激活外延层200内的第一离子和第二离子,这些简单的改变均在本发明的保护范围内。
本实施例中,在退火工艺后,注入在所述外延层200内的第一离子和第二离子会垂直于所述外延层200表面的方向出现扩散,从而形成具有一定厚度的所述第一阻挡层510和520,所述第一阻挡层510和第二阻挡层520厚度由所采用的退火工艺条件所决定。
本实施例中,在经退火工艺后,形成的第一阻挡层510和第二阻挡层520间部分重合,即所述第一阻挡层510和520间不存在距离,所述第一阻挡层510上表面与所述第二阻挡层520下表面贴合,也可能所述第一阻挡层51与所述第二阻挡层520之间存在一定间隔,所述间隔的距离d为0~0.5μm。上述结构均可有效抑制电学串扰现象发生,具体结构根据实际需要决定。
本实施例中,所述第二离子为P型离子,具体地包括B或BF2
参考图6所示,在所述外延层200内,位于所述红光像素单元210和绿光像素单元220周边形成浅沟槽隔离区(STI)600。其中,在所述外延层200内的像素区域内,除所述绿光像素单元220,以及STI外其余的所述第二隔离层520所对应区域为蓝光像素单元230,所述蓝光像素单元230与所述红光像素单元210、绿光像素单元220间同样设有STI。
所述STI的形成工艺包括先位于所述外延层200上形成硬掩膜层(图中未显示),之后在所述掩膜层上涂覆光刻胶层,并采用光刻技术图案化所述光刻胶层后,以光刻胶层为掩膜图案化所述硬掩膜层,采用离子刻蚀技术刻蚀所述外延层200,形成沟槽,并采用CVD(化学气相沉积工艺)向沟槽内填充SiO2等介电材料,以形成所述STI。
本实施例中,所述STI的深度为所述STI若过浅(小于 ),则无法起到隔离效果,若过深(大于),则在所述STI周边形成的暗电流会影响SCI的性能。
参考图7所示,在形成所述STI后,采用离子注入工艺向所述外延层200注入第三离子,从而在所述外延层200内,分别在所述红光像素单元210、绿光像素单元220和蓝光像素单元230的外延层200内形成第一电子吸收层710、第二电子吸收层720和第三电子吸收层730。且所述第一电子吸收层710、第二电子吸收层720和第三电子吸收层730下表面的深度小于所述STI下表面的深度。
在所述红光像素单元210中,所述第一电子吸收层710下方的外延层200的区域为第一电子收集区域;在所述绿光像素单元220中,所述第二电子吸收层720至所述第一阻挡层510之间的外延层200的区域为第二电子收集区域;在所述蓝光像素单元230中,所述第三电子吸收层730至所述第二阻挡层520之间的外延层200的区域为第三电子收集区域。
所述第三离子与所述第一和第二离子的类型不同,本实施例中,所述第三离子为N型离子,具体地包括P、As等。
本实施例中,所述第一电子吸收层710、第二电子吸收层720和第三电子吸收层730可同时形成,且厚度相同。其具体形成工艺中,采用N型离子注入的能量为100Kev~200Kev,剂量范围为1.0×1011~1.0×1013cm-3。从而向外延层200内,深度为0.2±0.1μm处注入第三离子层。之后可采用退火工艺激活外延层200内的第三离子,形成所述第一电子吸收层710、第二电子吸收层720和第三电子吸收层730。
值得注意的是,在退火工艺后,位于所述外延层200内第三离子会垂直于外延层200的表面扩散,从而形成具有一定厚度的各电子吸收层。本实施例中,所述第一电子吸收层710、第二电子吸收层720和第三电子吸收层730的上表面位于所述外延层200上表面下方。
值得注意的是,本实施例中,先形成各个所述STI之后,之后再形成所述第一电子吸收层710、第二电子吸收层720和第三电子吸收层730。在除本实施例外的其他实施例中,同样可以先在所述外延层200内形成所述第一电子吸收层710、第二电子吸收层720和第三电子吸收层730,再形成所述STI,这些简单的改变均在本发明的保护范围内。
本实施例中,在形成所述第一阻挡层510和第二阻挡层520后,形成所述STI结构。除本实施外的其他实施例中,参考图8所示,形成所述外延层200后,在所述外延层200上方覆盖一层光刻胶层303,之后采用离子注入工艺在所述外延层200的表层形成多个隔离结构610,所述隔离结构610的作用相当于STI结构。其深度为
所述多个隔离结构610将所述外延层分成多个像素区域,并且将各个像素区域划分成多个像素单元,所述像素区域包括:红光像素单元210、绿光像素单元220和蓝光像素单元230。
之后参考上述实施例,可采用离子注入工艺在所述外延层200对应的区域形成第一阻挡层510和第二阻挡层520(参考图5~7所示),所述第一阻挡层510和第二阻挡层520如上所述,在此不再赘述。
参考图9所示,基于上述半导体器件的形成方法,本实施例还提供了一种半导体器件,包括:
半导体衬底100和位于半导体衬底上的外延层200;
在所述外延层200内包括至少一个像素区域,且一个像素区域包括三种并行排列的像素单元;所述三种像素单元包括,红光像素单元210、绿光像素单元220和蓝光像素单元230。
在所述外延层200内,在所述红光像素单元210、绿光像素单元220和蓝光像素单元230两两之间设置有隔离结构600。
本实施例中,所述隔离结构620为STI,所述STI的深度为
其中,所述红光像素单元210包括位于所述外延层200内的第一电子吸收层710,以及在所述红光像素单元210内,位于所述第一电子吸收层710下方的外延层200内的第一电子收集区域;
所述绿光像素单元220包括位于所述外延层200内的第二电子吸收层720;所述蓝光像素单元230包括位于所述外延层200内的第三电子吸收层730。
本实施例中,所述第一电子吸收层710、第二电子吸收层720和第三电子吸收层和730的厚度相似,且所述第一电子吸收层710、第二电子吸收层720和第三电子吸收层730的上表面位于所述外延层200上表面下方。
所述隔离结构600深度大于所述第一电子吸收层710、第二电子吸收层720和第三电子吸收层730的深度。所述第一电子吸收层710、第二电子吸收层720和第三电子吸收层730的深度为0.2±0.1μm,优选为0.2μm左右。所述第一电子吸收层710、第二电子吸收层720和第三电子吸收层730的深度为第一电子吸收层710、第二电子吸收层720和第三电子吸收层730中间位置的深度。
其中,在所述绿光像素单元220以及蓝光像素单元230内的外延层200内还设有第一阻挡层510,所述第一阻挡层510位于所述第二电子吸收层720和第三电子吸收层730下方。所述第一阻挡层510的上表面位于所述第一电子收集区域的下表面上方。在所述绿光像素单元220内,在所述第二电子吸收层720和第一阻挡层510之间的外延层为第二电子收集区域。
在所述蓝光像素单元230内,在所述第三电子吸收层730下方,位于所述第一阻挡层510上方的外延层内设有第二阻挡层520。所述第二阻挡层520的上表面位于所述第二电子收集区域的下表面上方。在所述蓝光像素单元230内,在所述第三电子吸收层730和第二阻挡层520之间的外延层为第三电子收集区域。
从上述描述可知,所述第一电子收集区域、第二电子收集区域和第三电子收集区域在所述外延层200内的深度依此递减。
本实施例中,所述半导体衬底100为P型衬底,其中,所述半导体衬底100内的P型离子剂量为1.0×1018~1.0×1019cm-3,所述外延层200为P型外延层,所述外延层200内的P型离子浓度为1.0×1015~3.0×1015cm-3
本实施例中,所述第一阻挡层510和第二阻挡层520可选为采用离子注入工艺形成,且所述第一阻挡层510和第二阻挡层520内含有P型离子。
本实施例中,所述P型离子可选为B或BF2
可选地,本实施例中,所述第一阻挡层510和第二阻挡层520层间的距离d为0~0.5μm。即,所述第二阻挡层520下表面与所述第一阻挡层510上表面贴合(参考图10所示),所述第一阻挡层510和第二阻挡层520之间不存在间隔,d为0;或者所述第二阻挡层520和第一阻挡层510间存在一定间隔,且所述间隔的厚度d≤0.5μm。在后续的形成的CIS使用过程中,上述结构可有效抑制电学串扰现象发生。
可选地,本实施例中,在所述外延层200内,所述第一阻挡层510的深度为1.9±0.3μm,所述第二阻挡层520的深度为1.1±0.3μm。所述第一阻挡层510和第二阻挡层520的深度为第一阻挡层510和第二阻挡层520中间位置的深度。
本实施例中,在后续的CIS制造工艺中,在所述红光像素单元210上方覆盖红光滤镜,在绿光像素单元220上方覆盖绿光滤镜,在所述蓝光像素单元230上方覆盖蓝光滤镜。
本实施例中,所述第一阻挡层510的深度为1.9±0.3μm,所述第二阻挡层520的深度为1.1±0.3μm。继续结合参考上表1所示,本实施例中,所述第一阻挡层510的深度与绿光和红光在所述外延层200的穿透深度相匹配。绿光在所述外延层200内形成的电子深度为1.6μm左右,所述第一阻挡层510位于绿光形成的电子的深度(1.6μm左右)的下方,因而可使所述绿光像素单元220内充分实现光电转换,并形成电信号。同时,红光在外延层220中形成的电子的深度为3.3μm左右,其中3.0μm上方的电子很少会出现自由扩散现象,3.0~3.3μm之间的出现扩散的电子位于所述第一阻挡层510下方或进入所述第一阻挡层510内,因而可有效避免位于红光像素单元210内出现扩散的电子进入绿光像素单元220和蓝光像素单元230,从而造成电学串扰。
同理,所述第二阻挡层520的深度与绿光和蓝光在所述外延层200的穿透深度相匹配。蓝光在所述外延层200内的穿透深度为0.42μm左右,因而所述蓝光像素区域230内发生光电转换的区域位于所述第二阻挡层520上方,因而第二阻挡层520不会妨碍所述蓝光像素区域230充分实现光电转换,并形成电信号;绿光在所述外延层200内的穿透深度为1.6μm左右,且位于0.79μm上方的电子可有效被电子吸收层720吸收,形成电信号,而0.79μm~1.6μm的电子部分会出现扩散现象。所述第二阻挡层520可有效降低绿光像素区域220内出现扩散的电子进入蓝光像素单元230内的概率,进而降低出现电学串扰概率。
综上,上述结构既可有效降低各像素单元的电子出现电学串扰现象的概率,又不会对于CIS后续形成工艺造成阻碍,如在CIS后续形成工艺中,需要向所述外延层200形成其余的器件结构。
继续参考图9所示,使用过程中,光线透过所述红光滤镜、绿光滤镜和蓝光滤镜后,红光射入红光像素单元210内,绿光射入绿光像素单元220内,蓝光射入蓝光像素单元230内,且分别在第一电子收集区域、第二电子收集区域和第三电子收集区域内的电子。不同的电子收集区域内的电子被对应的电子吸收层吸收,从而形成电信号。
基于光的波长越大,其穿透所述外延层200的深度越大,所述第一电子收集区域、第二电子收集区域和第三电子收集区域内形成的电子的深度依此减小。其中,位于各电子区域内,光射入电子收集区域后,随着深度增加,光的能量呈现递减趋势,在电子收集区域内,随着深度增加,位于下方的电子被对应的电子吸收层吸收的概率递减,因而位于收集区域下方部分的电子会出现自由扩散现象,并由一个像素单元扩散至另一个像素单元,并可能被另一个像素单元的电子吸收层吸收,从而造成电学串扰现象。
在本实施例中,如图9所示,第一电子收集区域、第二电子收集区域和第三电子收集区域内的电子的深度依此递减,且分别沿C’、B’和A’方向被第一电子吸收层710、第二电子吸收层720和第三电子吸收层730吸收。而基于所述第一阻挡层510、520的存在,可有效防止所述第一电子收集区域和第二电子收集区域位于下半部分的电子自由扩散至相邻的其他像素单元的电子收集区域内,从而被其他像素单元的电子吸收层吸收,如,在红光像素单元210中,位于第一电子收集区域下半部分的电子可能沿着E’向扩散,所述第一阻挡层510和第二阻挡层520可有效避免这部分的电子进入绿光像素单元;同样,所述第二阻挡层510可有效阻止,在绿光像素单元220的第二电子收集区域内的电子沿D’向扩散并进入蓝光像素单元230内,从而减小电学串扰现象发生的几率。
在基于本实施例提供的半导体器件形成的CIS的使用过程中,可向所述第一阻挡层510和第二阻挡层520施加一个偏置电压,从而将进入所述第一阻挡层510和第二阻挡层520内的电子抽空,从而避免出现电学串扰现象。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (17)

1.一种半导体器件,包括:
半导体衬底和位于半导体衬底上的外延层;
位于外延层内的至少一个像素区域,所述像素区域包括红光像素单元、绿光像素单元和蓝光像素单元,所述红光像素单元、绿光像素单元和蓝光像素单元并行排列;
其特征在于,还包括:
位于所述绿光像素单元和蓝光像素单元内的所述外延层内的第一阻挡层,且所述第一阻挡层位于半导体衬底上,所述第一阻挡层的下表面与所述半导体衬底的上表面贴合,所述第一阻挡层的深度和厚度与红光像素单元、绿光像素单元、以及蓝光像素单元内形成的电子的深度相匹配,红光像素单元内的电子不会扩散至绿光像素单元和蓝光像素单元内;
位于所述蓝光像素单元内的所述外延层内的第二阻挡层,且所述第二阻挡层位于所述第一阻挡层上方,所述第二阻挡层的下表面与所述第一阻挡层的上表面贴合,所述第二阻挡层的深度和厚度与绿光像素单元、以及蓝光像素单元内形成的电子的深度相匹配,绿光像素单元内的电子不会扩散至蓝光像素单元内。
2.如权利要求1所述的半导体器件,其特征在于,所述第一阻挡层和第二阻挡层采用离子注入工艺形成,且所述第一阻挡层和第二阻挡层内含有P型离子。
3.如权利要求2所述的半导体器件,其特征在于,P型离子包括B或BF2
4.如权利要求1所述的半导体器件,其特征在于,在所述外延层内,所述第一阻挡层的深度为1.9±0.3μm。
5.如权利要求1所述的半导体器件,其特征在于,在所述外延层内,所述第二阻挡层的深度为1.1±0.3μm。
6.如权利要求1所述的半导体器件,其特征在于,所述外延层为P型外延层,所述外延层内的P型离子剂量为1.0×1015~3.0×1015cm-3
7.如权利要求1所述的半导体器件,其特征在于,还包括:
位于所述红光像素单元内的外延层内的第一电子吸收层,及位于所述第一电子吸收层下方的所述外延层内的第一电子收集区域;
位于所述绿光像素单元内的外延层内的第二电子吸收层,及位于所述第二电子吸收层和所述第一阻挡层之间的所述外延层内的第二电子收集区域;
位于所述蓝光像素单元内的外延层内的第三电子吸收层;及位于所述第三电子吸收层和所述第二阻挡层之间的所述外延层内的第三电子收集区域;
所述第一电子吸收层、第二电子吸收层和第三电子吸收层的上表面位于所述外延层上表面下方。
8.如权利要求7所述的半导体器件,其特征在于,所述第一电子吸收层、第二电子吸收层和第三电子吸收层的深度为0.2±0.1μm。
9.如权利要求7所述的半导体器件,其特征在于,所述红光像素单元、绿光像素单元和蓝光像素单元两两之间设置有STI。
10.如权利要求9所述的半导体器件,其特征在于,所述STI的深度大于所述第一电子吸收层深度,所述STI的深度大于所述第二电子吸收层深度,所述STI的深度大于所述第三电子吸收层深度。
11.一种半导体器件的形成方法,其特征在于,包括:
提供半导体衬底;
在所述半导体衬底上形成外延层,所述外延层包括至少一个像素区域,其中所述像素区域包括并行排列的红光像素单元、绿光像素单元和蓝光像素单元;
向所述绿光像素单元和蓝光像素单元内的外延层内注入第一离子,在半导体衬底上形成第一阻挡层,所述第一阻挡层的下表面与所述半导体衬底的上表面贴合,所述第一阻挡层的深度和厚度与红光像素单元、绿光像素单元、以及蓝光像素单元内形成的电子的深度相匹配,红光像素单元内的电子不会扩散至绿光像素单元和蓝光像素单元内;
向所述蓝光像素单元内的外延层内注入第二离子,在所述第一阻挡层上形成第二阻挡层,所述第二阻挡层的下表面与所述第一阻挡层的上表面贴合,所述第二阻挡层的深度和厚度与绿光像素单元、以及蓝光像素单元内形成的电子的深度相匹配,绿光像素单元内的电子不会扩散至蓝光像素单元内。
12.如权利要求11所述的半导体器件的形成方法,其特征在于,所述第一离子和第二离子为P型离子。
13.如权利要求11所述的半导体器件的形成方法,其特征在于,形成所述第一阻挡层的方法包括,向所述外延层内注入能量为900Kev~1100Kev,剂量为5.0×1011~5.0×1013cm-3的第一离子。
14.如权利要求11所述的半导体器件的形成方法,其特征在于,形成所述第二阻挡层的方法包括,向所述外延层内注入能量为400Kev~600Kev,剂量为5.0×1011~5.0×1013cm-3的第二离子。
15.如权利要求11所述的半导体器件的形成方法,其特征在于,还包括:在向所述外延层内注入所述第二离子后,在800~1200℃下进行退火工艺。
16.如权利要求11所述的半导体器件的形成方法,其特征在于,还包括:
向所述外延层内注入第三离子,在所述红光像素单元内的外延内形成第一电子吸收层,在所述绿光像素单元内的外延层内形成第二电子吸收层,在所述蓝光像素单元内的外延层内形成第三电子吸收层;
所述第三离子的注入工艺的能量为100~200Kev,注入剂量为1.0×1011~1.0×1013cm-3
17.如权利要求16所述的半导体器件的形成方法,其特征在于,所述第三离子为N型离子。
CN201310424885.3A 2013-09-17 2013-09-17 一种半导体器件及其形成方法 Active CN104465677B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310424885.3A CN104465677B (zh) 2013-09-17 2013-09-17 一种半导体器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310424885.3A CN104465677B (zh) 2013-09-17 2013-09-17 一种半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN104465677A CN104465677A (zh) 2015-03-25
CN104465677B true CN104465677B (zh) 2017-12-01

Family

ID=52911467

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310424885.3A Active CN104465677B (zh) 2013-09-17 2013-09-17 一种半导体器件及其形成方法

Country Status (1)

Country Link
CN (1) CN104465677B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108336103B (zh) * 2018-02-27 2020-12-18 德淮半导体有限公司 图像传感器及其形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100821469B1 (ko) * 2006-10-13 2008-04-11 매그나칩 반도체 유한회사 개선된 컬러 크로스토크를 갖는 소형 cmos 이미지 센서및 그 제조 방법
CN101304035B (zh) * 2007-05-08 2010-06-09 中芯国际集成电路制造(上海)有限公司 图像传感器及其形成方法
KR20090071067A (ko) * 2007-12-27 2009-07-01 주식회사 동부하이텍 이미지 센서 및 그 제조방법
US7910961B2 (en) * 2008-10-08 2011-03-22 Omnivision Technologies, Inc. Image sensor with low crosstalk and high red sensitivity

Also Published As

Publication number Publication date
CN104465677A (zh) 2015-03-25

Similar Documents

Publication Publication Date Title
JP6862298B6 (ja) 固体撮像装置及び電子機器
JP4020309B2 (ja) Cmosイメージセンサ及びその製造方法
CN104508821B (zh) 固态成像装置、制造固态成像装置的方法和电子设备
CN104810377B (zh) 一种高集成度的单光子雪崩二极管探测器阵列单元
CN110416335A (zh) 硅基近红外单光子雪崩二极管探测器及其制作方法
CN104377216B (zh) 影像感测器与影像感测器的制造方法
US20080251822A1 (en) Amplification-type solid-state image sensing device
US11769779B2 (en) Method for passivating full front-side deep trench isolation structure
JP2011040454A (ja) 固体撮像装置、固体撮像装置の製造方法および電子機器
JPS59198756A (ja) 固体撮像素子およびその製造方法
CN104659040A (zh) 一种全隔离背照式图像传感器及其制造方法
CN102054771A (zh) Cmos图像传感器的制作方法
TWI476911B (zh) 半導體裝置及其製造方法
CN204946902U (zh) 互补金属氧化物半导体图像传感器
CN104934450B (zh) 图像传感器及其制作方法
CN104465677B (zh) 一种半导体器件及其形成方法
CN109638025A (zh) Cmos图像传感器及其制备方法
US8120078B2 (en) Photodiode structure
CN104269419B (zh) 图像传感器及其形成方法
CN100546053C (zh) Cmos图像传感器中的光电二极管的制造方法
JP2008300537A (ja) 固体撮像装置
JP7199013B2 (ja) 光検出器
CN202564374U (zh) 图像传感器
JP2012069641A (ja) 固体撮像装置及びその製造方法
KR20100050331A (ko) 이미지 센서 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant