JPS59198756A - 固体撮像素子およびその製造方法 - Google Patents
固体撮像素子およびその製造方法Info
- Publication number
- JPS59198756A JPS59198756A JP58072840A JP7284083A JPS59198756A JP S59198756 A JPS59198756 A JP S59198756A JP 58072840 A JP58072840 A JP 58072840A JP 7284083 A JP7284083 A JP 7284083A JP S59198756 A JPS59198756 A JP S59198756A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- side wall
- insulating film
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000002955 isolation Methods 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000003384 imaging method Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 14
- 150000004767 nitrides Chemical class 0.000 abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 5
- 230000006798 recombination Effects 0.000 abstract description 4
- 238000005215 recombination Methods 0.000 abstract description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 2
- 239000011574 phosphorus Substances 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 1
- 229920005591 polysilicon Polymers 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 230000035945 sensitivity Effects 0.000 description 6
- 239000000969 carrier Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000006880 cross-coupling reaction Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は半導体基板、にＰＮ接合からなるホトダイオー
ド部とこれに連なるＭＯＳ ）ランジスタとを設けてな
る固体撮像素子およびその製造方法に関するものである
。
ド部とこれに連なるＭＯＳ ）ランジスタとを設けてな
る固体撮像素子およびその製造方法に関するものである
。
第１図に従来用いられているこの種の固体撮像素子を示
す。まず、ＭＯＳ ）ランジスタ（ＭＯＳ ＴＲ８，＞
からなる水平垂直スイッチをオン・オフするととにより
、パルス状にホトダイオード（ＰＤ）部にビデオ電圧ｖ
Ｖを印加し、ＮＰ＋逆方向接合の空乏層容量にＱ ｓ
” ＣＶ ｖで表わされる電荷を蓄積させる。
す。まず、ＭＯＳ ）ランジスタ（ＭＯＳ ＴＲ８，＞
からなる水平垂直スイッチをオン・オフするととにより
、パルス状にホトダイオード（ＰＤ）部にビデオ電圧ｖ
Ｖを印加し、ＮＰ＋逆方向接合の空乏層容量にＱ ｓ
” ＣＶ ｖで表わされる電荷を蓄積させる。
ここでＣはホトダイオード（ＰＤ）の容量値である。
次に、光照射によって空乏層近傍に電子−正孔対が発生
すると、第２図に示すようにホトダイオード（ＰＤ）の
両端を等制約に電流ｉｐが流れて空乏層容量の蓄積電荷
の放電が生じ、ＮＰ＋逆方向接合容量は時間とともに電
荷を失っていくがいったんオン・オフした後に、再びオ
ン・オフするまでに１フレ一ム期間（１／３０ ｓｅｃ
）かかるため、この間にＱｐ −ｔ ｐ／３０の電荷
が放電される。したがって、次のスイフチのオン・オフ
によって再びＱ、まで充電するには、Ｑ、だけの電荷を
補充すればよいが、放？Ｊｌ を流値３ｐは光量に比例
するから、結局この時の充電電流は光量に比例する信号
として利用できることとなる。
すると、第２図に示すようにホトダイオード（ＰＤ）の
両端を等制約に電流ｉｐが流れて空乏層容量の蓄積電荷
の放電が生じ、ＮＰ＋逆方向接合容量は時間とともに電
荷を失っていくがいったんオン・オフした後に、再びオ
ン・オフするまでに１フレ一ム期間（１／３０ ｓｅｃ
）かかるため、この間にＱｐ −ｔ ｐ／３０の電荷
が放電される。したがって、次のスイフチのオン・オフ
によって再びＱ、まで充電するには、Ｑ、だけの電荷を
補充すればよいが、放？Ｊｌ を流値３ｐは光量に比例
するから、結局この時の充電電流は光量に比例する信号
として利用できることとなる。
このような固体撮像素子において、性能の向上をはかる
ためには、次の２つの問題が解決されなければならない
。その１つは、強い光が照射された場合、これによって
生じた大きな光電流が１フレ一ム期間内に電荷Ｑ３を放
電し尽し、余分になった光電流が基板内を拡散して生じ
るブルーミング現象である。これを防ぐためには、例え
ば不純物プロファイルを工夫して余剰光電流がザブスト
レイトに吸収され易いような電界を与えて余剰光電流を
基板外に収出してしまうことの他に、Ｑｓを大きくする
ことが有効であることは言うまでもない。そのために、
ホトダイオードを一形成するＮＰ接合を上述したような
ＮＰ＋接合とすることによって接合の空乏層幅を狭くし
、ホトダイオードの容量Ｃを大きくする方策がとられて
いるか未だ十分とは言い難い。
ためには、次の２つの問題が解決されなければならない
。その１つは、強い光が照射された場合、これによって
生じた大きな光電流が１フレ一ム期間内に電荷Ｑ３を放
電し尽し、余分になった光電流が基板内を拡散して生じ
るブルーミング現象である。これを防ぐためには、例え
ば不純物プロファイルを工夫して余剰光電流がザブスト
レイトに吸収され易いような電界を与えて余剰光電流を
基板外に収出してしまうことの他に、Ｑｓを大きくする
ことが有効であることは言うまでもない。そのために、
ホトダイオードを一形成するＮＰ接合を上述したような
ＮＰ＋接合とすることによって接合の空乏層幅を狭くし
、ホトダイオードの容量Ｃを大きくする方策がとられて
いるか未だ十分とは言い難い。
一方、もう１つの問題は照射光の放電電流ｉｐへの変換
効率、すなわち感度を上げることである。
効率、すなわち感度を上げることである。
照射光はＮ形Ｓｉからなる８層３とその表面上のＳｉＯ
からなる絶縁膜２との界面からの反射による損失、光の
Ｓｉ中への到達距離とＮＰ＋接合の位置とのずれおよび
表面再結合による損失等により、必ずしも１００チがｉ
ｐに変換されるわけではない。
からなる絶縁膜２との界面からの反射による損失、光の
Ｓｉ中への到達距離とＮＰ＋接合の位置とのずれおよび
表面再結合による損失等により、必ずしも１００チがｉ
ｐに変換されるわけではない。
ここで光の８１ 中への到達距離はその波長によって大
きく変わり、緑色より短波長の光に対しては〜１，０μ
ｍ、赤色より長波長の赤外線に対しては〜２．０μｍ程
度である。そこで従来構造ではＮＰ＋接合面をちょうど
緑色等の短波長光がようやく到達し得る程度の距離に配
置し、これらの波長光のｉｐ変換効率が高くなるように
しである。すなわち、緑色より短波長の光が８層３の内
部で吸収され、発生した電子−正孔対が有効に空乏層容
量Ｃの重荷を放電させ得るようになっている。しかしな
がら、実際には８層３が絶縁膜２と接する５ｔ−８１０
２界面には第３図に示すように電子または正孔を捕獲す
る表面準位Ｅｉｊが多数存在し、特に短波長光 ′に対
しては、それによって発生したキャリアの表面再結合に
よる損失が太きいために、照射光のｉｐへの変換効率は
必ずしも大きくはならない。なお第３図は、ビデオ電圧
印加後のエネルギー帯図で、Ｅ刊ＩＥＦＰは、それぞれ
８層３、Ｐ＋層４でのフェルミ準位を示す。また、■ｅ
はビデオ電圧ＶＶの極性を表している。
きく変わり、緑色より短波長の光に対しては〜１，０μ
ｍ、赤色より長波長の赤外線に対しては〜２．０μｍ程
度である。そこで従来構造ではＮＰ＋接合面をちょうど
緑色等の短波長光がようやく到達し得る程度の距離に配
置し、これらの波長光のｉｐ変換効率が高くなるように
しである。すなわち、緑色より短波長の光が８層３の内
部で吸収され、発生した電子−正孔対が有効に空乏層容
量Ｃの重荷を放電させ得るようになっている。しかしな
がら、実際には８層３が絶縁膜２と接する５ｔ−８１０
２界面には第３図に示すように電子または正孔を捕獲す
る表面準位Ｅｉｊが多数存在し、特に短波長光 ′に対
しては、それによって発生したキャリアの表面再結合に
よる損失が太きいために、照射光のｉｐへの変換効率は
必ずしも大きくはならない。なお第３図は、ビデオ電圧
印加後のエネルギー帯図で、Ｅ刊ＩＥＦＰは、それぞれ
８層３、Ｐ＋層４でのフェルミ準位を示す。また、■ｅ
はビデオ電圧ＶＶの極性を表している。
本発明はこのような事情に鑑みて々されたもので、その
目的は、空乏層容量を増大させるとともに短波長光によ
って発生したキャリアの表面準位による再結合を低減さ
せることが可能な固体撮像素子およびその製造方法を提
供することにある１゜〔発明の概要〕 このような目的を達成するために、本発明は、ホトダイ
オード部を、本来のＰＮ接合を形成する基板と反対導電
形の半導体層を互いに同電位でかつ当該半導体層と反対
導電形を有する高不純物濃度の上下２）＠の半導体層で
挾んだ３層構造としたものである。またこのような構造
を実現するために第１導電形の高不純物濃度の半導体層
を形成した後、異方性エンチングを利用して加工したマ
スク層により素子間分離絶縁膜側面に側壁を設けたうえ
で不純物を導入して第２４電形の半纏体層を形成し、さ
らに上記側壁を除去して再び異方性エツチングを利用し
てゲート層側面にマスク層からなる側壁を形成し、不純
物を導入して第１導電形の高不純物濃度の半導体層を重
ねて形成するものである。以下、実施例を用いて本発明
の詳細な説明する。
目的は、空乏層容量を増大させるとともに短波長光によ
って発生したキャリアの表面準位による再結合を低減さ
せることが可能な固体撮像素子およびその製造方法を提
供することにある１゜〔発明の概要〕 このような目的を達成するために、本発明は、ホトダイ
オード部を、本来のＰＮ接合を形成する基板と反対導電
形の半導体層を互いに同電位でかつ当該半導体層と反対
導電形を有する高不純物濃度の上下２）＠の半導体層で
挾んだ３層構造としたものである。またこのような構造
を実現するために第１導電形の高不純物濃度の半導体層
を形成した後、異方性エンチングを利用して加工したマ
スク層により素子間分離絶縁膜側面に側壁を設けたうえ
で不純物を導入して第２４電形の半纏体層を形成し、さ
らに上記側壁を除去して再び異方性エツチングを利用し
てゲート層側面にマスク層からなる側壁を形成し、不純
物を導入して第１導電形の高不純物濃度の半導体層を重
ねて形成するものである。以下、実施例を用いて本発明
の詳細な説明する。
第４図は本発明の一実施例を示す固体撮像素子の断面図
である。同図を第１図と対比して見れば明らかなように
、本実施例では、従来のＮＰ＋接合を形成していた８層
３の上にＰ＋＋層５が付加された構成を有している。こ
こでｐ＋＋はビよりも不純物濃度が高いことを示すが、
とのＰ＋＋層５は、下層のＰ＋層４と同電位となるよう
にＬＯＣＯ８酸化膜からなる素子間分離絶縁膜６の側面
で接続するとともに、絶縁膜２に覆われたポリシリコン
層ＴからなるＭＯＳ）ランジスタのゲート層から微小距
離ｄ】をおいて配置されている。８はＰウェル層、９は
Ｎサブストレ一ト層、１０はＭＯＳ）ランジスタのドレ
インＮ層、１１はＡｔ配線である。
である。同図を第１図と対比して見れば明らかなように
、本実施例では、従来のＮＰ＋接合を形成していた８層
３の上にＰ＋＋層５が付加された構成を有している。こ
こでｐ＋＋はビよりも不純物濃度が高いことを示すが、
とのＰ＋＋層５は、下層のＰ＋層４と同電位となるよう
にＬＯＣＯ８酸化膜からなる素子間分離絶縁膜６の側面
で接続するとともに、絶縁膜２に覆われたポリシリコン
層ＴからなるＭＯＳ）ランジスタのゲート層から微小距
離ｄ】をおいて配置されている。８はＰウェル層、９は
Ｎサブストレ一ト層、１０はＭＯＳ）ランジスタのドレ
インＮ層、１１はＡｔ配線である。
上記構成において、ＮＰ＋接合ダイオード構造がＰ＋＋
ＮＰ＋の３層構造となっておシ、Ｐ＋＋層５はＰ＋Ｊ脅
４と同電位であり、また８層３に比較して十分に薄くし
であるために、８層３にビデオ電圧を印加した場合、第
５図（ａ）に示すようなバンド構造が形成される。すな
わち、Ｐ＋＋Ｎ接合のつくる空間電荷層のポテンシャル
の深さはＰ＋層と同じで、その形状は５１０２からなる
絶縁膜２の壁に接近するように形成される。一方、ＮＰ
＋接合ではその空乏層は比較的幅が広いが、両者とも８
層３の中央においてポテンシャルの谷をつくるような構
成となる。この結果、第６図の回路に示すように、Ｐ＋
Ｎ接合の空乏層容量Ｃ７とＰ＋＋Ｎ接合ノ空乏層答ｔＣ
２とが並列に入ったことと等価になるため、全容量Ｃは
両者の和に等しくなる。
ＮＰ＋の３層構造となっておシ、Ｐ＋＋層５はＰ＋Ｊ脅
４と同電位であり、また８層３に比較して十分に薄くし
であるために、８層３にビデオ電圧を印加した場合、第
５図（ａ）に示すようなバンド構造が形成される。すな
わち、Ｐ＋＋Ｎ接合のつくる空間電荷層のポテンシャル
の深さはＰ＋層と同じで、その形状は５１０２からなる
絶縁膜２の壁に接近するように形成される。一方、ＮＰ
＋接合ではその空乏層は比較的幅が広いが、両者とも８
層３の中央においてポテンシャルの谷をつくるような構
成となる。この結果、第６図の回路に示すように、Ｐ＋
Ｎ接合の空乏層容量Ｃ７とＰ＋＋Ｎ接合ノ空乏層答ｔＣ
２とが並列に入ったことと等価になるため、全容量Ｃは
両者の和に等しくなる。
また、上記構成において、比較的短波長の光が照射され
た場合、第５図（ｂ）に示すようにＰ″−＋Ｎ接合の空
乏層近傍で電子ｅと正孔りの対がつくられるが、そのう
ちの少数キャリアの電子ｅは、たとえ５ｉ０２−８ｔ界
面に表面準位が存在したとしても、８層３の中央部の強
いポテンシャル谷に引かれて落ちて行く。一方、正孔り
は５ｊ０２−Ｓｉ界面に向かうが、再結合すべき相手の
電子ｅがＮ）８３のポテンシャル谷に落込んでしまうた
めに再結合できない。この結果正孔りは、そのほとんど
１００％がＰ＋＋層５のアクセプタ負イオンＮＡ−の中
和に消費されるとともに、８層３の中央部に落込んだ電
子ｅも８層３のドナー正イオンＮＤ＋を１００％近く中
和することとなる。比較的長波長の光が照射された場合
ニハ、ＮＰ＋接合の空乏層で電子−正孔対がつくられ、
電子ｅは８層３のポテンシャル谷に引がれ、正孔りはＰ
＋層４のポテンシャルの山を昇り、それぞれドナー正イ
オンＮｌ）＋、アクセプタ負イオンＮＡ−を中和する。
た場合、第５図（ｂ）に示すようにＰ″−＋Ｎ接合の空
乏層近傍で電子ｅと正孔りの対がつくられるが、そのう
ちの少数キャリアの電子ｅは、たとえ５ｉ０２−８ｔ界
面に表面準位が存在したとしても、８層３の中央部の強
いポテンシャル谷に引かれて落ちて行く。一方、正孔り
は５ｊ０２−Ｓｉ界面に向かうが、再結合すべき相手の
電子ｅがＮ）８３のポテンシャル谷に落込んでしまうた
めに再結合できない。この結果正孔りは、そのほとんど
１００％がＰ＋＋層５のアクセプタ負イオンＮＡ−の中
和に消費されるとともに、８層３の中央部に落込んだ電
子ｅも８層３のドナー正イオンＮＤ＋を１００％近く中
和することとなる。比較的長波長の光が照射された場合
ニハ、ＮＰ＋接合の空乏層で電子−正孔対がつくられ、
電子ｅは８層３のポテンシャル谷に引がれ、正孔りはＰ
＋層４のポテンシャルの山を昇り、それぞれドナー正イ
オンＮｌ）＋、アクセプタ負イオンＮＡ−を中和する。
これは従来のＮＰ＋接合の場合と同様であり、Ｐ＋＋Ｎ
Ｐ＋３層構造をとったことにより長波長光に対する感度
は影響を受けない。
Ｐ＋３層構造をとったことにより長波長光に対する感度
は影響を受けない。
次に、このような構造を形成する一方法を第７図を用い
て説明する。
て説明する。
まず、Ｎサブストレート層９からなるウェハーを用意し
、ＰＬ７エル層８を形成した後、埋込層のＰ＋層４を形
成する。次いでＬＯＣＯ８酸化を行なって素子間分離絶
縁膜６を形成し、全面にポリシリコン層を被覆した後エ
ンチングを行なってゲート酸化膜２１を介してゲート層
としてのポリシリコン層７を形成するまでの工程は従来
と同様である。
、ＰＬ７エル層８を形成した後、埋込層のＰ＋層４を形
成する。次いでＬＯＣＯ８酸化を行なって素子間分離絶
縁膜６を形成し、全面にポリシリコン層を被覆した後エ
ンチングを行なってゲート酸化膜２１を介してゲート層
としてのポリシリコン層７を形成するまでの工程は従来
と同様である。
次に、表面を酸化して５ｏｏＸ以下程度の薄い酸化膜（
ＳｉＯ’２） ２２を形成するが、これは次の窒化膜（
Ｓｉ＝Ｎ４）のＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅ
ｔｃｈｉｎｇ）のストツパとするためである（第７図（
＝））。
ＳｉＯ’２） ２２を形成するが、これは次の窒化膜（
Ｓｉ＝Ｎ４）のＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅ
ｔｃｈｉｎｇ）のストツパとするためである（第７図（
＝））。
次に、全面に窒化膜を０４〜０．５μｍの厚さに被覆し
た後、異方性エンチングのＲＩＥを施し、素子間分離絶
縁膜６および酸化膜２２で覆われたポリシリコン層７の
側面に窒化膜からなる側壁２３を形成する。（第７図（
ｂ））。この場合、側壁２３の基板を覆う部分の寸法ｄ
２ははじめの窒化膜の厚さに等しいから、この厚さによ
って容易に制御できる。
た後、異方性エンチングのＲＩＥを施し、素子間分離絶
縁膜６および酸化膜２２で覆われたポリシリコン層７の
側面に窒化膜からなる側壁２３を形成する。（第７図（
ｂ））。この場合、側壁２３の基板を覆う部分の寸法ｄ
２ははじめの窒化膜の厚さに等しいから、この厚さによ
って容易に制御できる。
次に、ホトレジストパターン膜２４を用いてエンチング
を行ない１．ホトダイオード（ＰＤ）部周辺の素子間分
離絶縁膜６の側面部のみを残してＭＯＳトランジスタの
ソース・ドレイン（ＳＤ）Ｎの側壁２３を除去した後、
上記ホトレジストパターン膜２４を除去する。次いで、
これら側壁２３を設けた素子間分離絶縁膜６をマスクと
して、酸化膜２２を通してＡ８のイオンプランテーショ
ンを行い、８層３およびドレインＮ層１０を形成する（
第７図（Ｃ） 、 （ｄ） ）。
を行ない１．ホトダイオード（ＰＤ）部周辺の素子間分
離絶縁膜６の側面部のみを残してＭＯＳトランジスタの
ソース・ドレイン（ＳＤ）Ｎの側壁２３を除去した後、
上記ホトレジストパターン膜２４を除去する。次いで、
これら側壁２３を設けた素子間分離絶縁膜６をマスクと
して、酸化膜２２を通してＡ８のイオンプランテーショ
ンを行い、８層３およびドレインＮ層１０を形成する（
第７図（Ｃ） 、 （ｄ） ）。
さらに、リン処理を行なった後、酸化によりポリシリコ
ン層Ｔおよび８層３ならびにドレインＮ層１０の表面に
酸化膜２５を形成する。この場合の酸化膜２５の膜厚は
、次の窒化膜のＲＩＥ工程におけるストツパとして有効
に働くように、！汽その次のボロン拡散工程においてボ
ロンが当該酸化膜２５で覆われた部分に拡散しないよう
に比較的厚いものとする。その後、再び窒化膜を０．４
〜０．５μｍの厚さに被覆し、ＲＩＥを行なって側壁２
３および酸化膜２５で覆われたポリシリコン層γの側面
に側壁２６を形成する（第７図（ｅ））。この場合も、
側壁１６の基板表面を覆う部分の寸法ｄｉははじめの窒
化膜の厚さによって制御できる。本実施例では、これを
０．４〜０．５μｍとする。いずれの場合にも、窒化膜
は、ＬＰＣＶＤ法（Ｌｏｗ ＰｒｅｓｓｕｒｅＣｈｅｍ
ｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）あるい
はＰｌａｓｍａＥｎｈａｎｃｅｄ ＣＶＤ ％ または
両者の併用等によシ形成するものとする。
ン層Ｔおよび８層３ならびにドレインＮ層１０の表面に
酸化膜２５を形成する。この場合の酸化膜２５の膜厚は
、次の窒化膜のＲＩＥ工程におけるストツパとして有効
に働くように、！汽その次のボロン拡散工程においてボ
ロンが当該酸化膜２５で覆われた部分に拡散しないよう
に比較的厚いものとする。その後、再び窒化膜を０．４
〜０．５μｍの厚さに被覆し、ＲＩＥを行なって側壁２
３および酸化膜２５で覆われたポリシリコン層γの側面
に側壁２６を形成する（第７図（ｅ））。この場合も、
側壁１６の基板表面を覆う部分の寸法ｄｉははじめの窒
化膜の厚さによって制御できる。本実施例では、これを
０．４〜０．５μｍとする。いずれの場合にも、窒化膜
は、ＬＰＣＶＤ法（Ｌｏｗ ＰｒｅｓｓｕｒｅＣｈｅｍ
ｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）あるい
はＰｌａｓｍａＥｎｈａｎｃｅｄ ＣＶＤ ％ または
両者の併用等によシ形成するものとする。
次いで、ホトレジストパターン膜２７（第７図（ｆ））
を用いて、リン酸処理によって、ポリシリコン層７の側
面部２６のみを残してホトダイオード（ＰＤ）部周辺の
素子間分離絶縁ｊ摸６の側面部の側壁２６および２３を
エツチング除去した後、ホトダイオード（ＰＤ）部の酸
化膜２５をエンチングし、最後にホトレジストパターン
膜２７を除去スル。
を用いて、リン酸処理によって、ポリシリコン層７の側
面部２６のみを残してホトダイオード（ＰＤ）部周辺の
素子間分離絶縁ｊ摸６の側面部の側壁２６および２３を
エツチング除去した後、ホトダイオード（ＰＤ）部の酸
化膜２５をエンチングし、最後にホトレジストパターン
膜２７を除去スル。
次に、この側壁２６を設けたポリシリコン層Ｉからなる
ゲート層および素子間分離絶縁膜６ならびに酸化膜２５
をマスクとしてボロンを拡散すれば、ホトダイオード部
ＰＤの表面部に、ゲートノ鍔がらｄｉの距離をおいてＰ
＋＋層５が形成できる（第７図０））。この距離ｄｉ
も、Ｐ＋＋層５とＰ＋層４との連結部の幅ｄ２ も、Ｒ
，Ｉ Ｅにより形成した側壁をマスクとしての拡散とい
うセルファラインの手法の利用により十分に狭く形成で
きる。
ゲート層および素子間分離絶縁膜６ならびに酸化膜２５
をマスクとしてボロンを拡散すれば、ホトダイオード部
ＰＤの表面部に、ゲートノ鍔がらｄｉの距離をおいてＰ
＋＋層５が形成できる（第７図０））。この距離ｄｉ
も、Ｐ＋＋層５とＰ＋層４との連結部の幅ｄ２ も、Ｒ
，Ｉ Ｅにより形成した側壁をマスクとしての拡散とい
うセルファラインの手法の利用により十分に狭く形成で
きる。
その後、通常の方法に従って、側壁２６を除去し、Ｓ
ｉＯ２膜を被覆して絶縁膜２を形成し、Ａｔ配線を行う
ことによシ、第６図に示したと同様の構造が得られる。
ｉＯ２膜を被覆して絶縁膜２を形成し、Ａｔ配線を行う
ことによシ、第６図に示したと同様の構造が得られる。
ところで、このような固体撮像素子においては、第８図
に示すようにＡｔ配線１１がゲートとしてのポリシリコ
ン層７に直交するように配線しである。このＡｔ配線は
、ホトダイオード（ＰＤ）部のほぼ中央部を走っている
が、仮にその直下にＮ＋Ｐ接合が存在したとすると、Ａ
ｔ配線１１ と接合容量とのカンプリングが生じ、信
号に雑音が混入する。そのため、通常、同図（＆）およ
び（ｂ）のＢ−Ｂ断面図に示したようにＡｔ配線１１の
走っている１層３′とＰ層のＮ”Ｐ接合を取去９、Ａｔ
とのクロスカップリングが生じないようにしているが、
それだけホトダイオード面積が低下して感度が落ちるこ
とになる。なお、同図において３１はＰＳＧからナルバ
ンシベーション膜でアル。
に示すようにＡｔ配線１１がゲートとしてのポリシリコ
ン層７に直交するように配線しである。このＡｔ配線は
、ホトダイオード（ＰＤ）部のほぼ中央部を走っている
が、仮にその直下にＮ＋Ｐ接合が存在したとすると、Ａ
ｔ配線１１ と接合容量とのカンプリングが生じ、信
号に雑音が混入する。そのため、通常、同図（＆）およ
び（ｂ）のＢ−Ｂ断面図に示したようにＡｔ配線１１の
走っている１層３′とＰ層のＮ”Ｐ接合を取去９、Ａｔ
とのクロスカップリングが生じないようにしているが、
それだけホトダイオード面積が低下して感度が落ちるこ
とになる。なお、同図において３１はＰＳＧからナルバ
ンシベーション膜でアル。
本発明によるＰ”ＮＰ” ３層構造を用いると、このよ
うな場合にもクロスカップリングを生ずることなく、さ
らに感度損失を最小限に抑える構造を容易に得ることが
可能である。
うな場合にもクロスカップリングを生ずることなく、さ
らに感度損失を最小限に抑える構造を容易に得ることが
可能である。
第９図にこのような例を示す。同図（、）は平面図を示
し、同図（ｂ） 、 （ｅ） 、 （ｄ）はそれぞれＢ
−Ｂ断面図、Ｃ−Ｃ断面図、Ｄ−Ｄ断面図を示すが、図
から明らかなように、本実施例ではＡ７配線１１の走る
部分にグループ（ｇｒｏｏｖｅ ）状の細い溝３２を設
け、この溝３２にもＰ＋＋Ｎ＋Ｐ＋構造を形成している
。さらにこの溝３２をＳ Ｌｏ２もしくは５ｉｓＮ４な
どからなる絶縁物３３で埋め、その上にＰｓＧからなる
バンシベーション膜３１をカバーした上でＡＡ 配線１
１を設けである。この場合、Ｎ＋層３′は、溝３２のほ
ぼ中央部で距離ｄ８だけ分離させ、Ｐ＋＋）Ｗ ５はこ
の部分を通じてＰ＋層４と接続し両者を等電位にした構
造を有する。
し、同図（ｂ） 、 （ｅ） 、 （ｄ）はそれぞれＢ
−Ｂ断面図、Ｃ−Ｃ断面図、Ｄ−Ｄ断面図を示すが、図
から明らかなように、本実施例ではＡ７配線１１の走る
部分にグループ（ｇｒｏｏｖｅ ）状の細い溝３２を設
け、この溝３２にもＰ＋＋Ｎ＋Ｐ＋構造を形成している
。さらにこの溝３２をＳ Ｌｏ２もしくは５ｉｓＮ４な
どからなる絶縁物３３で埋め、その上にＰｓＧからなる
バンシベーション膜３１をカバーした上でＡＡ 配線１
１を設けである。この場合、Ｎ＋層３′は、溝３２のほ
ぼ中央部で距離ｄ８だけ分離させ、Ｐ＋＋）Ｗ ５はこ
の部分を通じてＰ＋層４と接続し両者を等電位にした構
造を有する。
このような構成において、Ａｔ配線１１と溝３２との間
隔ｄ４および溝３２の深さｄ５を適当に選択スルことに
より、配線接合間のカンプリングを無視し得る程度に十
分に小さくすることが可能である。また、この場合バン
シベーション膜３１を通してＡｔ配線の両側から溝３２
０部分に入射する光に対しても、これを受光するだめの
接合構造が溝３２の部分にも設けであるため、第８図に
示した従来のもののような感度の低下を防ぐことができ
る。なお３４はコンタクト部、１σはドレイン？層であ
る。
隔ｄ４および溝３２の深さｄ５を適当に選択スルことに
より、配線接合間のカンプリングを無視し得る程度に十
分に小さくすることが可能である。また、この場合バン
シベーション膜３１を通してＡｔ配線の両側から溝３２
０部分に入射する光に対しても、これを受光するだめの
接合構造が溝３２の部分にも設けであるため、第８図に
示した従来のもののような感度の低下を防ぐことができ
る。なお３４はコンタクト部、１σはドレイン？層であ
る。
以上説明したように、本発明によれば、ホトダイオード
部を、本来のＰＮ接合を形成する基板と反対導電形の半
導体層を互いに同電位でかつ当該半導体層と反対導電形
を有する高不純物濃度の上下２層の半導体層で挾んだ３
層構造としたことによシ、接合の空乏層容量を増大させ
蓄積電荷量を増大させるとともに、短波長光により生じ
たキャリアの表面準位による再結合を低減させ、照射光
の放電電流ＩＰへの変換効率を向上させることができる
ため、プルーミング防止および感度の向上に有効である
。また、本発明の製造方法によれば、第１導電形の高不
純物濃度の半導体層を形成した後、異方性エツチングを
利用して加工することにより素子間分離絶縁膜側面に側
壁を設け、それをマスク層として不純物を導入して第２
導電形の半導体層を形成し、さらに上記側壁を除去後再
び異方性エンチングを利用してゲート層側面にマスク層
から々る側壁を形成し、不純物を導入して第１導電形の
高不純物濃度の半導体ＪＷｊを重ねて形成することによ
り、素子間分離絶縁膜側面で連結した反対導電形を有す
る高不純濃度の半導体層を、本来基板とＰＮ接合を形成
する半導体層の上下に設けた上述したような３層構造の
ホトダイオード部を有する固体撮像素子を精度良く製造
することができる。
部を、本来のＰＮ接合を形成する基板と反対導電形の半
導体層を互いに同電位でかつ当該半導体層と反対導電形
を有する高不純物濃度の上下２層の半導体層で挾んだ３
層構造としたことによシ、接合の空乏層容量を増大させ
蓄積電荷量を増大させるとともに、短波長光により生じ
たキャリアの表面準位による再結合を低減させ、照射光
の放電電流ＩＰへの変換効率を向上させることができる
ため、プルーミング防止および感度の向上に有効である
。また、本発明の製造方法によれば、第１導電形の高不
純物濃度の半導体層を形成した後、異方性エツチングを
利用して加工することにより素子間分離絶縁膜側面に側
壁を設け、それをマスク層として不純物を導入して第２
導電形の半導体層を形成し、さらに上記側壁を除去後再
び異方性エンチングを利用してゲート層側面にマスク層
から々る側壁を形成し、不純物を導入して第１導電形の
高不純物濃度の半導体ＪＷｊを重ねて形成することによ
り、素子間分離絶縁膜側面で連結した反対導電形を有す
る高不純濃度の半導体層を、本来基板とＰＮ接合を形成
する半導体層の上下に設けた上述したような３層構造の
ホトダイオード部を有する固体撮像素子を精度良く製造
することができる。
第１図は従来の固体撮像素子の構成例を示す断面図、第
２図は光照射による放電時の等価回路図、第３図はビデ
オ逆バイアス電圧印加時のエネルギーバンド構造図、第
４図は本発す」の−実施例を示す固体撮像素子の断面図
、第５図（ａ）はビデオ逆方向バイアス印加時のバンド
構造図、同図（ｂ）は光照射時のキャリアの動きを説明
するための図、第６図は容量等価回路図、第７図（ａ）
・−〇）は製造方法の一例を示す図、第８図（ａ） 、
（ｂ）は他の従来例を示す平面図および断面図、第９
図０および（ｂ）〜（ｄ）は本発明の他の実施例を示す
平面図および断面図である。 １・・・・シリコン基板、２・・・・絶縁膜、３・・・
・ＰＮ接合を形成するＮ層、４・・・・Ｐ層、５・・・
・Ｐ 層、６・・・・素子間分離絶縁膜、７・・・・ゲ
ート層を形成するポリシリコン層、８・・・・Ｐウェル
層、９・・・・Ｎサブストレート層、１０・・・・ドレ
インＮ層、２１・・・・ゲート酸化膜、２３．２６・・
・・マスク層の側壁。 代理人 弁理士 高 橋 明 夫 第７図 第７図
２図は光照射による放電時の等価回路図、第３図はビデ
オ逆バイアス電圧印加時のエネルギーバンド構造図、第
４図は本発す」の−実施例を示す固体撮像素子の断面図
、第５図（ａ）はビデオ逆方向バイアス印加時のバンド
構造図、同図（ｂ）は光照射時のキャリアの動きを説明
するための図、第６図は容量等価回路図、第７図（ａ）
・−〇）は製造方法の一例を示す図、第８図（ａ） 、
（ｂ）は他の従来例を示す平面図および断面図、第９
図０および（ｂ）〜（ｄ）は本発明の他の実施例を示す
平面図および断面図である。 １・・・・シリコン基板、２・・・・絶縁膜、３・・・
・ＰＮ接合を形成するＮ層、４・・・・Ｐ層、５・・・
・Ｐ 層、６・・・・素子間分離絶縁膜、７・・・・ゲ
ート層を形成するポリシリコン層、８・・・・Ｐウェル
層、９・・・・Ｎサブストレート層、１０・・・・ドレ
インＮ層、２１・・・・ゲート酸化膜、２３．２６・・
・・マスク層の側壁。 代理人 弁理士 高 橋 明 夫 第７図 第７図
Claims (1)
- 【特許請求の範囲】 １、半導体基板に反対導電形の半導体層を設けてＰＮ接
合を形成してなるホトダイオード部と、これに連なるＭ
ＯＳトランジスタとからなる固体撮像素子において、上
記半導体層の上下に互いに同電位でかつ上記半導体層と
反対導電形を有する高不純物濃度の半導体層を設けたこ
とを特徴とする固体撮像素子。 ２、半導体基板に素子間分離絶縁膜および絶縁膜で覆わ
れたＭＯＳ ）ランジスタのゲート層ならびにこれら素
子間分離絶縁膜およびゲート層で囲まれた領域に位置す
る第１導電形を有する高不純物濃度の半導体層を形成す
る工程と、この半導体基板の全面にマスク層を被覆した
後、当該マスク層に異方性エツチングを施して素子間分
離絶縁膜の側面を覆う側壁を形成する工程と、この側壁
を設けた素子間分離絶縁膜および上記ゲート層をマスク
として不純物を導入し上記第１導電形を有する半導体層
上に第２導電形を有する半導体層を形成する工程と、上
記側壁を除去した後半導体基板の全面にマスク層を被覆
する工程と、このマスク層に異方性エツチングを施して
上記ゲート層の側面を覆う側壁を形成する工程と、この
側壁を設けたゲート層および上記側壁を除去した素子間
分離絶縁膜をマスクとして不純物を導入し上記第２導電
形を有する半導体層上に第１導電形を有する高不純物濃
度の半導体層を形成する工程とを含むことを特徴とする
固体撮像素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58072840A JPS59198756A (ja) | 1983-04-27 | 1983-04-27 | 固体撮像素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58072840A JPS59198756A (ja) | 1983-04-27 | 1983-04-27 | 固体撮像素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59198756A true JPS59198756A (ja) | 1984-11-10 |
Family
ID=13500992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58072840A Pending JPS59198756A (ja) | 1983-04-27 | 1983-04-27 | 固体撮像素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59198756A (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63255962A (ja) * | 1987-04-13 | 1988-10-24 | Nec Corp | 固体撮像素子の製造方法 |
| US5360987A (en) * | 1993-11-17 | 1994-11-01 | At&T Bell Laboratories | Semiconductor photodiode device with isolation region |
| EP0948056A2 (en) | 1998-03-19 | 1999-10-06 | Canon Kabushiki Kaisha | Solid state image pickup device and manufacturing method therefor |
| JPH11274462A (ja) * | 1998-03-23 | 1999-10-08 | Sony Corp | 固体撮像装置 |
| US6166405A (en) * | 1998-04-23 | 2000-12-26 | Matsushita Electronics Corporation | Solid-state imaging device |
| JP2001044405A (ja) * | 1999-06-28 | 2001-02-16 | Hyundai Electronics Ind Co Ltd | イメージセンサ及びその製造方法 |
| US6228750B1 (en) | 1994-12-30 | 2001-05-08 | Lucent Technologies | Method of doping a semiconductor surface |
| EP1102322A2 (en) * | 1999-11-15 | 2001-05-23 | Omnivision Technologies Inc. | Floating region photodiode for a CMOS image sensor |
| JP2002110957A (ja) * | 2000-08-18 | 2002-04-12 | Hynix Semiconductor Inc | Ｃｍｏｓイメージセンサ及びその製造方法 |
| FR2820883A1 (fr) * | 2001-02-12 | 2002-08-16 | St Microelectronics Sa | Photodiode a grande capacite |
| FR2824665A1 (fr) * | 2001-05-09 | 2002-11-15 | St Microelectronics Sa | Photodetecteur de type cmos |
| KR100377598B1 (ko) * | 2000-01-07 | 2003-03-29 | 이노텍 가부시기가이샤 | 고체 촬상 장치 및 그 구동 방법 |
| US6781169B2 (en) | 2001-02-12 | 2004-08-24 | Stmicroelectronics S.A. | Photodetector with three transistors |
| WO2004086507A1 (en) * | 2003-03-28 | 2004-10-07 | Micron Technology, Inc. | Double pinned photodiode for cmos aps and method of formation |
| JP2005039219A (ja) * | 2004-06-04 | 2005-02-10 | Canon Inc | 固体撮像装置 |
| US6960799B2 (en) | 1998-07-28 | 2005-11-01 | Stmicroelectronics A.A. | Image sensor with a photodiode array |
| US7227206B2 (en) | 2003-05-15 | 2007-06-05 | Canon Kabushiki Kaisha | Solid-state image sensor, production method for solid-state image sensor, and camera using solid-state image sensor |
| JP2008252123A (ja) * | 2008-06-18 | 2008-10-16 | Canon Inc | 固体撮像装置 |
| JP2009522821A (ja) * | 2006-01-05 | 2009-06-11 | アウロラ、アルット | 可視光を検出するために最適化された半導体放射線検出器 |
| JP2015188049A (ja) * | 2014-03-14 | 2015-10-29 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
-
1983
- 1983-04-27 JP JP58072840A patent/JPS59198756A/ja active Pending
Cited By (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63255962A (ja) * | 1987-04-13 | 1988-10-24 | Nec Corp | 固体撮像素子の製造方法 |
| US5360987A (en) * | 1993-11-17 | 1994-11-01 | At&T Bell Laboratories | Semiconductor photodiode device with isolation region |
| US6228750B1 (en) | 1994-12-30 | 2001-05-08 | Lucent Technologies | Method of doping a semiconductor surface |
| US7705373B2 (en) | 1998-03-19 | 2010-04-27 | Canon Kabushiki Kaisha | Solid state image pickup device and manufacturing method therefor |
| JPH11274454A (ja) * | 1998-03-19 | 1999-10-08 | Canon Inc | 固体撮像装置及びその形成方法 |
| US6661459B1 (en) | 1998-03-19 | 2003-12-09 | Canon Kabushiki Kaisha | Solid state image pickup device with LDD structure and reset transistor |
| US7274394B2 (en) | 1998-03-19 | 2007-09-25 | Canon Kabushiki Kaisha | Solid state image pickup device and manufacturing method therefor |
| EP0948056A2 (en) | 1998-03-19 | 1999-10-06 | Canon Kabushiki Kaisha | Solid state image pickup device and manufacturing method therefor |
| US9257479B2 (en) | 1998-03-19 | 2016-02-09 | Canon Kabushiki Kaisha | Solid state image pickup device and manufacturing method therefor |
| US8395193B2 (en) | 1998-03-19 | 2013-03-12 | Canon Kabushiki Kaisha | Solid state image pickup device and manufacturing method therefor |
| US8138528B2 (en) | 1998-03-19 | 2012-03-20 | Canon Kabushiki Kaisha | Solid state image pickup device and manufacturing method therefor |
| JPH11274462A (ja) * | 1998-03-23 | 1999-10-08 | Sony Corp | 固体撮像装置 |
| US6166405A (en) * | 1998-04-23 | 2000-12-26 | Matsushita Electronics Corporation | Solid-state imaging device |
| US6960799B2 (en) | 1998-07-28 | 2005-11-01 | Stmicroelectronics A.A. | Image sensor with a photodiode array |
| NL1015546C2 (nl) * | 1999-06-28 | 2005-04-22 | Hynix Semiconductor Inc | CMOS beeldsensor en werkwijze voor het vervaardigen daarvan. |
| JP2001044405A (ja) * | 1999-06-28 | 2001-02-16 | Hyundai Electronics Ind Co Ltd | イメージセンサ及びその製造方法 |
| EP1102322A2 (en) * | 1999-11-15 | 2001-05-23 | Omnivision Technologies Inc. | Floating region photodiode for a CMOS image sensor |
| EP1102322B1 (en) * | 1999-11-15 | 2006-10-11 | OmniVision Technologies, Inc. | Floating region photodiode for a CMOS image sensor |
| KR100377598B1 (ko) * | 2000-01-07 | 2003-03-29 | 이노텍 가부시기가이샤 | 고체 촬상 장치 및 그 구동 방법 |
| JP2002110957A (ja) * | 2000-08-18 | 2002-04-12 | Hynix Semiconductor Inc | Ｃｍｏｓイメージセンサ及びその製造方法 |
| US6781169B2 (en) | 2001-02-12 | 2004-08-24 | Stmicroelectronics S.A. | Photodetector with three transistors |
| FR2820883A1 (fr) * | 2001-02-12 | 2002-08-16 | St Microelectronics Sa | Photodiode a grande capacite |
| US6677656B2 (en) | 2001-02-12 | 2004-01-13 | Stmicroelectronics S.A. | High-capacitance photodiode |
| US6984817B2 (en) | 2001-05-09 | 2006-01-10 | Stmicroelectronic S.A. | CMOS-type photodetector for improved charge transfer from the photodetector to a MOS transistor |
| FR2824665A1 (fr) * | 2001-05-09 | 2002-11-15 | St Microelectronics Sa | Photodetecteur de type cmos |
| WO2004086507A1 (en) * | 2003-03-28 | 2004-10-07 | Micron Technology, Inc. | Double pinned photodiode for cmos aps and method of formation |
| CN100444397C (zh) * | 2003-03-28 | 2008-12-17 | 微米技术有限公司 | 用于cmos aps的双钉扎光电二极管及形成方法 |
| US7495273B2 (en) | 2003-03-28 | 2009-02-24 | Aptina Imaging Corporation | Double pinned photodiode for CMOS APS and method of formation |
| US7510900B2 (en) | 2003-03-28 | 2009-03-31 | Aptina Imaging Corporation | Methods of forming a double pinned photodiode |
| US7829368B2 (en) | 2003-03-28 | 2010-11-09 | Aptina Imaging Corporation | Methods of forming double pinned photodiodes |
| US6921934B2 (en) | 2003-03-28 | 2005-07-26 | Micron Technology, Inc. | Double pinned photodiode for CMOS APS and method of formation |
| US7227206B2 (en) | 2003-05-15 | 2007-06-05 | Canon Kabushiki Kaisha | Solid-state image sensor, production method for solid-state image sensor, and camera using solid-state image sensor |
| JP2005039219A (ja) * | 2004-06-04 | 2005-02-10 | Canon Inc | 固体撮像装置 |
| JP2009522821A (ja) * | 2006-01-05 | 2009-06-11 | アウロラ、アルット | 可視光を検出するために最適化された半導体放射線検出器 |
| US8288837B2 (en) | 2006-01-05 | 2012-10-16 | Artto Aurola | Semiconductor radiation detector optimized for detecting visible light |
| JP2008252123A (ja) * | 2008-06-18 | 2008-10-16 | Canon Inc | 固体撮像装置 |
| JP2015188049A (ja) * | 2014-03-14 | 2015-10-29 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59198756A (ja) | 固体撮像素子およびその製造方法 | |
| TWI758586B (zh) | 互補金屬氧化物半導體影像感測器及其形成方法 | |
| KR102674895B1 (ko) | 이미지 센서 및 이의 제조 방법 | |
| US7492027B2 (en) | Reduced crosstalk sensor and method of formation | |
| US7595213B2 (en) | Semiconductor devices, CMOS image sensors, and methods of manufacturing same | |
| KR100562667B1 (ko) | 이미지센서 및 그 제조방법 | |
| JPH04355964A (ja) | 固体撮像装置及びその製造方法 | |
| TWI381481B (zh) | 半導體裝置及其製造方法 | |
| KR100696995B1 (ko) | 고체 촬상 장치 | |
| JP2022169429A (ja) | イメージセンサ及びその形成方法 | |
| US5106765A (en) | Process for making a bimos | |
| US8445983B2 (en) | Semiconductor device for performing photoelectric conversion | |
| KR101009091B1 (ko) | 누화현상을 감소시킨 시모스 이미지센서 및 그 제조방법 | |
| TWI717795B (zh) | 影像感測器及其形成方法 | |
| JP5450633B2 (ja) | 固体撮像装置およびその製造方法 | |
| JP2008182076A (ja) | 固体撮像装置及びその製造方法 | |
| CN110137196B (zh) | 图像传感器及其形成方法 | |
| JP4768889B1 (ja) | 画像撮像デバイス及びその製造方法 | |
| JP2008300537A (ja) | 固体撮像装置 | |
| CN112563299B (zh) | Cmos图像传感器及其制备方法 | |
| US20040043530A1 (en) | Methods of making shallow trench-type pixels for CMOS image sensors | |
| JP2748493B2 (ja) | 固体撮像素子 | |
| KR20040059759A (ko) | 새로운 형태의 소자분리막을 구비한 시모스 이미지센서 및그 제조방법 | |
| US8946796B2 (en) | Image sensor | |
| JP2017143159A (ja) | 撮像装置、及びその製造方法 |