JP5450633B2 - 固体撮像装置およびその製造方法 - Google Patents
固体撮像装置およびその製造方法 Download PDFInfo
- Publication number
- JP5450633B2 JP5450633B2 JP2011530669A JP2011530669A JP5450633B2 JP 5450633 B2 JP5450633 B2 JP 5450633B2 JP 2011530669 A JP2011530669 A JP 2011530669A JP 2011530669 A JP2011530669 A JP 2011530669A JP 5450633 B2 JP5450633 B2 JP 5450633B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- region
- semiconductor
- pixels
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 144
- 238000002955 isolation Methods 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 19
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 18
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 11
- 238000000926 separation method Methods 0.000 claims description 10
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 229910017604 nitric acid Inorganic materials 0.000 claims description 8
- 239000011259 mixed solution Substances 0.000 claims description 6
- 239000011159 matrix material Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 claims 2
- 239000010409 thin film Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 229910052710 silicon Inorganic materials 0.000 description 19
- 239000010703 silicon Substances 0.000 description 19
- 239000000463 material Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000000203 mixture Substances 0.000 description 8
- 239000000243 solution Substances 0.000 description 8
- 230000007423 decrease Effects 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 238000002156 mixing Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 230000035945 sensitivity Effects 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14621—Colour filter arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
本発明は、裏面照射型の固体撮像装置およびその製造方法に関する。
従来のＣＭＯＳイメージセンサにおいては、半導体基板の光入射側である第１面に画素となる複数の光電変換部であるフォトダイオードがアレイ上に形成され、またこのフォトダイオードにて変換された電荷を読み出すためのトランジスタ、配線層等もフォトダイオードの上部である同じ第１面上に形成される。よって、フォトダイオードの光入射面に対する開口サイズは、配線層、トランジスタの存在によって制約され１００％の開口を得ることが不可能なため、入射光の利用効率に問題があった。
そこで、近年、開口率を大幅に増大させる技術として、配線層とは逆側の第２面から光を入射する裏面照射型構造を、ＣＭＯＳイメージセンサにも適用する技術が提案されている（例えば、特許文献１参照）。裏面照射型構造は、半導体基板の第１面に配線層、読み出しのためのトランジスタ等が形成され、光照射面となる第２面に信号となる光を光電変換するフォトダイオードアレイが形成されている。光照射面には入射光を複数の波長域、例えばＲ（赤色）、Ｇ（緑色）、Ｂ（青色）に分離するカラーフィルタ等を形成し、更にその上部には、光を集光するためのマイクロレンズが形成される。
しかしながら、従来の裏面照射構造においては、光電変換された電荷が隣接画素へ移動することによって起こる電気的混色を防止することと、光利用効率を高くすることの両立が難しいという問題があった。電気的混色を防ぐために、イオン注入によるｐｎ接合を利用したポテンシャルによる分離等の技術が用いられる。しかし、特に画素ピッチが２μｍより微細であるような画素アレイにおいて、ポテンシャルによる画素分離の程度を強くするために高濃度の不純物をイオン注入すると、画素分離領域の幅が広がり、特に短波長において感度が低下するという問題があった。
そこで、例えば特許文献２に示されるように、微細化ＬＳＩにおける素子分離構造として良く用いられるトレンチ構造に酸化膜を埋め込んだトレンチ分離構造を画素分離領域にも適用することで、電気的混色を防ぐという構造の提案もされている。しかし、このトレンチ分離構造を固体撮像素子の画素分離に適用した場合には、トレンチ分離構造の側壁に存在するＳｉと、ＳｉＯ２との界面準位からの発生電流が雑音成分を増加させてしまうという問題がある。
また、トレンチ分離構造は配線側から形成されるため、配線側にて開口の広いテーパー構造となる。このため、トレンチ分離構造を裏面照射型の個体撮像素子に用いると、光入射面にてトレンチ開口の狭いテーパー構造となり、入射光がフォトダイオードを透過し、トレンチ部へ透過する光学的混色が問題となり易い構造となる。
本発明は、上記事情を考慮してなされたものであって、感度の減少を抑制するとともに混色を防止することのできる固体撮像装置およびその製造方法を提供することを目的とする。
本発明の第１の態様による固体撮像装置は、第１導電型の第１半導体層と、前記第１半導体層の第１面にマトリクス状に配列された複数の画素であって、各画素は前記前記第１半導体層の第１面に設けられた第１導電型と異なる第２導電型の第１半導体領域と、前記第１半導体領域の表面に設けられる第１導電型の第２半導体領域とにより構成されるｐｎ接合を有し、前記第１半導体層の前記第１面と反対側の第２面から入射する光を信号電荷に変換して蓄積する光電変換素子を含む複数の画素と、複数の画素間に設けられて複数の前記画素を互いに分離する画素分離領域であって、前記第１面と垂直な第１方向において前記第１半導体層側から前記第２半導体領域側に向かうにつれて前記第１方向に垂直な断面積が小さくなるテーパー形状を有しており、前記光電変換素子に接する面を覆う第１導電型の第２半導体層と、前記第２半導体層を覆い前記第２半導体層よりも屈折率が低い絶縁膜とを有する画素分離領域と、各画素の前記第２半導体領域に設けられ、前記画素からの信号電荷を読み出すトランジスタと、複数の前記画素、前記画素分離領域、および前記トランジスタを覆う絶縁層と、前記絶縁層内に設けられ複数の前記画素を駆動する配線層と、前記絶縁層の複数の前記画素と反対側の面に接合された支持基板と、を備えている。
また、本発明の第２の態様による固体撮像装置の製造方法は、第１導電型の第１半導体層の第１面上に前記第１導電型と異なる第２導電型の第２半導体層を形成する工程と、前記第２半導体層に第２導電型の第１半導体領域および第１導電型の第３半導体層を形成する工程と、前記第１半導体領域の表面に第１導電型の第２半導体領域を設けることによって前記第１半導体領域と前記第２半導体領域との間にｐｎ接合を設け、前記第１半導体層の前記第１面と反対側の第２面から入射する光を信号電荷に変換して蓄積する光電変換素子を含む複数の画素と前記画素からの信号電荷を読み出すトランジスタとを形成する工程と、前記画素および前記トランジスタを覆う絶縁層を形成する工程と、前記絶縁層内に配線層を形成する工程と、前記絶縁層の前記画素と反対側の面に支持基板を貼り付ける工程と、前記第１半導体層および前記第３半導体層を、前記第１半導体層の前記第２面側から、フッ酸、硝酸、酢酸の混合溶液を用いて選択的にエッチングし、前記第１半導体層を薄膜化するとともに、前記第３半導体層に前記第１面と垂直で前記第１半導体層側から前記第２半導体領域側に向かう向きにおいて断面積が小さくなるテーパー形状を有する凹部を形成する工程と、前記凹部に、前記第３半導体層よりも屈折率の低い絶縁膜を埋め込む工程と、を備えている。
本発明によれば、感度の減少を抑制することができるとともに混色を防止することができる。
以下、図面を参照して本発明の実施形態を説明する。
（第１実施形態）
本発明の第１実施形態による固体撮像装置を図１に示す。本実施形態の固体撮像装置は、ｐ＋型の半導層（半導体基板）２の第１の面に設けられマトリクス状に配列された複数の画素を有し、各画素はフォトダイオード（光電変換素子）４を有している。フォトダイオード４は、ｐ＋型の半導層２の第１の面に設けられたｎ型の半導体領域６と、この半導体領域６の半導体層２とは反対側の表面に設けられたｐ型の半導体領域８とを有し、画素分離領域１０によって互いに分離されている。画素分離領域１０は、ｐ＋型の半導体層１２と、シリコンの屈折率よりも低い屈折率を有する低屈折率材料膜１４とを備えているとともに、半導体層２から半導体領域６に向かうにつれて断面積が小さくなるテーパーの形状を有している。そして、半導体層１２は半導体領域６に接するテーパーの側面と、底面とを覆うように設けられ、低屈折率材料膜１４は半導体層１２を覆うように設けられている。なお、半導体層１２は、半導体領域６に接するテーパーの側面にのみ設けられていてもよい。また、低屈折率材料としては、例えば、酸化シリコン、または一般的なＬｏｗ−ｋ（低誘電率材料（例えば、ポーラスシリカ、高分子材料等）を用いることができる。
本発明の第１実施形態による固体撮像装置を図１に示す。本実施形態の固体撮像装置は、ｐ＋型の半導層（半導体基板）２の第１の面に設けられマトリクス状に配列された複数の画素を有し、各画素はフォトダイオード（光電変換素子）４を有している。フォトダイオード４は、ｐ＋型の半導層２の第１の面に設けられたｎ型の半導体領域６と、この半導体領域６の半導体層２とは反対側の表面に設けられたｐ型の半導体領域８とを有し、画素分離領域１０によって互いに分離されている。画素分離領域１０は、ｐ＋型の半導体層１２と、シリコンの屈折率よりも低い屈折率を有する低屈折率材料膜１４とを備えているとともに、半導体層２から半導体領域６に向かうにつれて断面積が小さくなるテーパーの形状を有している。そして、半導体層１２は半導体領域６に接するテーパーの側面と、底面とを覆うように設けられ、低屈折率材料膜１４は半導体層１２を覆うように設けられている。なお、半導体層１２は、半導体領域６に接するテーパーの側面にのみ設けられていてもよい。また、低屈折率材料としては、例えば、酸化シリコン、または一般的なＬｏｗ−ｋ（低誘電率材料（例えば、ポーラスシリカ、高分子材料等）を用いることができる。
ｐ型の半導体領域８には、フォトダイオード４を構成するｎ型の半導体領域６に蓄積される信号電荷を転送する（読み出す）転送トランジスタ１６と、トランジスタを含む読み出し回路１８とが設けられている。転送トランジスタ１６のソースおよびドレインとなる不純物層の一方をｎ型の半導体領域８が兼用している。フォトダイオード４、転送トランジスタ１６、および読み出し回路１８が１画素を形成する。なお、読み出し回路１８は隣接した２画素または４画素で共有するようにしてもよい。また、フォトダイオード４を構成するｐ型の半導体領域８の電位を制御するための電位制御線（図示せず）が設けられている。この電位制御線は全ての画素に対して共通の配線とすることで、全ての画素の電位を均一かつ正確に制御することができる。全ての画素の電位を均一かつ正確に制御することは、極めて重要な意味がある。例えば、画素にハイライト光が入射する高輝度被写体撮像の場合に発生する過剰電子および過剰正孔に起因する悪影響を排除するために、画素の電位の制御が重要となる。
更に、画素の半導体層２とは反対側に、絶縁膜２２を介して配線層２０が設けられている。そして、配線層２０および絶縁膜２２に支持基板２４が接合されている。
また、半導体層２の第１の面と反対側の第２面と、画素分離領域１０とを覆うように反射防止膜３０が設けられ、この反射防止膜３０上には、画素に対応して、例えばＲ（赤）、Ｇ（緑）、Ｂ（青）のカラーフィルタ層３２が設けられている。カラーフィルタ層３２上には、各画素に対応してマイクロレンズ３４が設けられている。したがって、入射光は、マイクロレンズ３４、カラーフィルタ３２、反射防止膜３０を介して、画素に入射する。すなわち、配線層２０が形成されていない半導体層２の第２の面側から入射する、裏面照射構造となる。なお、各画素を構成するｎ型の半導体領域６は、照射面側がｐ＋型の半導体層２で覆われている。これは、フォトダイオードが形成する空乏層を、シリコンと、シリコン酸化膜との界面から分離し、これにより低暗電流化するためである。なお、上記シリコン酸化膜は、図１に示していないが、半導体層２と反射防止膜３０との間に設けられる。
このように構成された本実施形態の固体撮像装置においては、画素分離領域１０は光照射面側が光が照射されない面に比べて広い断面積を持つことにより、フォトダイオードを構成するｎ型の半導体領域６は光入射面が狭く、配線側で広いテーパーの形状を持つ構造となる。このため、画素アレイに対して斜めに入射する光線がフォトダイオードに入射した際、フォトダイオードと画素分離領域の端面にて反射が起こりやすくなる。これにより、フォトダイオードを透過してしまう斜めの入射光が画素分離領域に入ることを可及的に抑制することが可能となり、光学的混色（クロストーク）が生じるのを防止することができる。
次に、フォトダイオード４への斜め入射光が画素分離領域１０に到達しても、その光は反射し、隣接画素に侵入しない理由について説明する。画素分離領域１０を構成する低屈折材料膜１４が、シリコンの屈折率ｎ１（＝３．９）よりも低い屈折率ｎ２（＜ｎ１）を有している。このため、θｃ＝ａｒｃｓｉｎ（ｎ２／ｎ１）で定義される臨界角θｃより浅い角度で入射した光が全反射することになり、光学的クロストークが大幅に抑制される。また、画素分離領域１０は、光が照射されない面側に比べて光照射面側が広い断面積を持つテーパー形状であるので、上記入射光が画素分離領域１０に侵入する角度が浅くなり、光学的クロストーク抑制の範囲を更に拡大することができる。以上の説明からわかるように、画素分離領域１０は、光照射面側が広い断面積を持つテーパー形状でなくとも、低屈折材料膜１４を有していれば、光学的クロストークを抑制することができる。
また、本実施形態においては、画素分離領域１０は、フォトダイオードを構成するｎ型の半導体領域６と接する面にｐ＋型の半導体層１２が設けられているため、シリコンと、酸化シリコンとの界面準位からの暗電流を抑制することが可能となり、感度の低下を防止することができる。
（第２実施形態）
次に、本発明の第２実施形態による固体撮像装置の製造方法を図２（ａ）乃至図８（ｂ）を参照して説明する。本実施形態の製造方法は、図１に示す第１実施形態の固体撮像装置の製造方法である。なお、図２（ａ）乃至図２（ｃ）に示す工程においては、下側がプロセスの形成面となる
まず、図２（ａ）に示すように、第１導電型（ｐ＋型）のシリコン基板２の第１の面上に、フォトダイオード形成のためにエピタキシャル成長させた第２導電型（ｎ型）の半導体層６を形成した半導体基板を用意する。なお、ｎ型の半導体層６はｐ＋型のシリコン基板２にイオン注入により形成しても良い。また、ｎ型の半導体層６は３μｍ〜５μｍの厚さであることが好ましい。
次に、本発明の第２実施形態による固体撮像装置の製造方法を図２（ａ）乃至図８（ｂ）を参照して説明する。本実施形態の製造方法は、図１に示す第１実施形態の固体撮像装置の製造方法である。なお、図２（ａ）乃至図２（ｃ）に示す工程においては、下側がプロセスの形成面となる
まず、図２（ａ）に示すように、第１導電型（ｐ＋型）のシリコン基板２の第１の面上に、フォトダイオード形成のためにエピタキシャル成長させた第２導電型（ｎ型）の半導体層６を形成した半導体基板を用意する。なお、ｎ型の半導体層６はｐ＋型のシリコン基板２にイオン注入により形成しても良い。また、ｎ型の半導体層６は３μｍ〜５μｍの厚さであることが好ましい。
次に、図２（ｂ）に示すように、ｎ型の半導体層６上に、例えば、酸化シリコンまたは窒化シリコンからなるハードマスク５０を形成し、このハードマスクを用いてｐ型の不純物をｎ型の半導体層６にイオン注入することによって画素分離領域を構成するｐ＋型の半導体層１２を形成する。このｐ＋型の半導体層１２は、ｐ＋型のシリコン基板２に達するように形成する。一般にイオン注入は、イオン注入の深さが深いほど注入方向（半導体層６の上面に略垂直な方向）と略直交する横方向に不純物が広がる特性を有しているため、図２（ｂ）に示すように、イオン注入側の面積が狭く、ｐ＋型のシリコン基板２側の面積が広い逆テーパー形状のｐ＋型の半導体層１２が形成される。このｐ＋型の半導体層１２によって、ｎ型の半導体層６は、画素毎にｎ型の半導体領域６に分離される。その後、ハードマスク５０を除去する。
次に、図２（ｃ）に示すように、周知の技術を用いて、ｎ型の半導体領域６上にｐ型の半導体領域８を形成する。ｎ型の半導体領域６とｐ型の半導体領域８とによってフォトダイオード４が構成される。続いて、周知の技術を用いて、ｐ型の半導体領域８に、転送トランジスタ１６と、トランジスタを有する読み出し回路１８とを形成する。続いて、これらの転送トランジスタ１６および読み出し回路１８を絶縁膜２２で覆い、この絶縁膜２２上に上記トランジスタを駆動する金属の配線層２０を形成する。この配線層２０を覆うように絶縁膜２２を形成した後、配線上の絶縁膜２２を平坦化する。このときの状態を図２（ｃ）に示す。
次に、図３（ａ）に示すように、絶縁膜２２の平坦化された面に、例えばガラス基板からなる支持基板２４を接合する。
次に、図３（ｂ）に示すように、光入射面となるシリコン基板２の第２の面（ｎ型の半導体層６が形成された面（第１の面）と反対側の面）をグラインディング、またはＣＭＰ、またはウェットエッチング、またはそれらの併用することにより数１０μｍの厚さとなるように薄層化する。続いて、イオン注入によって形成されたｐ型の半導体層においてエッチングがストップする組成のエッチング液を用いてウェットエッチングを行う。このエッチング液はフッ酸、硝酸、および酢酸の混合溶液であり、その組成は、濃度が４９重量％（ＨＦ含有））のフッ酸、濃度が７０重量％の硝酸を用い、それぞれの体積比率が１：３：８から３：３：８である溶液を用いる。この溶液を用いたウェットエッチングでは、図４に示すように抵抗率または不純物濃度によってエッチングレートが急激に変化する。なお、このエッチング液については、H.Muraoka_Semicon.Silicon_1973,Controlled preferential etching technology、またはY.Sumitomo_Electrochem. Soc. Extent. Abstr. 1972[Application of selective epitaxy and preferential etching of silicon to semiconductor devicesに記載されている。また、そのレート変化点はエッチング溶液組成によって変化するため、エッチング後に残存させたいフォトダイオード端面の不純物濃度を、溶液濃度によって制御することができる。
このウェットエッチングにより、図５に示すように、ｐ＋型のシリコン基板２はあるレートにてエッチングされ、シリコン基板２の第２面から第１面へと不純物濃度が減少していくｐ＋型のシリコン基板のある膜厚点にて、エッチングレートがほぼ０になりエッチングがストップする。このとき、シリコン基板２がエッチングストップするｐ型の不純物濃度は、１×１０１７ｃｍ−３〜１×１０１９ｃｍ−３である。したがって、図２（ａ）に示す元のｐ＋型の半導体層（半導体基板）２は、ｎ型の半導体層６が形成される面（第１面）の近傍では、ｐ型の不純物濃度が１×１０１７ｃｍ−３〜１×１０１９ｃｍ−３の範囲にあって、それ以外の領域におけるｐ型の不純物濃度は上記範囲よりも高いことが望ましい。一方、画素分離領域１０を構成するｐ＋型の半導体層１２は、第１面側に近くになるに連れて不純物濃度が高くなるので、更にエッチングが進み、図３（ｃ）に示すように、凹み５２が形成される。
なお、凹み５２は、図６（ａ）に示すように、ｐ＋型の半導体層１２を、フォトダイオード４を構成するｐ型の半導体領域８よりも浅い領域までエッチングして形成しても良いし、図６（ｂ）に示すように、ｐ＋型の半導体層１２を、フォトダイオード４を構成するｐ型の半導体領域８と同じ厚さとなるまでエッチングして形成しても良い。図６（ａ）に示すように、凹部５２がフォトダイオード４を構成するｐ型の半導体領域８よりも浅い領域に形成されていても、特に、フォトダイオード４の浅い領域（シリコン基板２の近辺の領域）で発生する光学的クロストークを抑制することができる。また、図６（ｂ）に示すように、フォトダイオード４を構成するｐ型の半導体領域８と同じ厚さとなるまでエッチングした方が、フォトダイオード４の深い領域で混色する特に波長の長い成分（赤色など）も効果的にクロストークを抑制することができる。このエッチング深さは、画素分離領域１０を構成するｐ＋型の半導体層１２の不純物濃度を、図４にて規定される不純物濃度と、フッ酸、硝酸、酢酸の混合溶液の組成の組み合わせによって決まるエッチング可能濃度に規定することで、所望の深さとすることができる。
次に、図７（ａ）に示すように、凹み５２に、シリコンよりも屈折率の低い材料からなる絶縁膜（低屈折材料膜）、例えば、シリコン酸化膜やシリコン窒化膜を埋め込み、光入射面側（第２面側）を平坦化する。この加工を行った第２面側を光照射面として用いるため、表面処理を行い、その上部を透明平坦化膜（図示せず）で平坦化した後、反射防止膜３０を形成する（図７（ｂ））。続いて、図８（ａ）に示すように、反射防止膜３０上に、各画素に対応したカラーフィルタ３２を形成し、その上部に必要があればマイクロレンズ３４を形成する（図８（ｂ））。
以上説明したように、溶液組成比率が所定の範囲のフッ酸、硝酸、酢酸の混合溶液を用いることで、ｐ＋型のシリコン層２の厚さを制御することができる。このｐ＋型のシリコン層２は光入射面側となる。光入射面側のｐ＋型のシリコン層は、埋め込みフォトダイオード構造にとって必要な層であり、暗電流特性の改善、および感度の増加に寄与する。また、本実施形態の製造方法を用いれば、特定の不純物濃度のｐ＋型の半導体層の領域でエッチングをストップさせることができるため、フォトダイオード４の光入射面と、フォトダイオードとなるｎ型半導体層６と画素分離領域１０との界面とにおいて、一定の幅のｐ＋型の半導体層２、１２を残留させることが可能となり、ｐ＋型の半導体層の幅のばらつきによる青感度ばらつきを低下させることができる。
２ 半導体基板（ｐ＋型の半導体層）
４ フォトダイオード
６ ｎ型の半導体領域（ｎ型の半導体層）
８ ｐ型の半導体領域
１０ 画素分離領域
１２ ｐ＋型の半導体層
１４ 低屈折率材料膜（絶縁膜）
１６ 転送トランジスタ
１８ 読み出し回路
２０ 配線層
２２ 絶縁層
２４ 支持基板
３０ 反射防止膜
３２ カラーフィルタ
３４ マイクロレンズ
４ フォトダイオード
６ ｎ型の半導体領域（ｎ型の半導体層）
８ ｐ型の半導体領域
１０ 画素分離領域
１２ ｐ＋型の半導体層
１４ 低屈折率材料膜（絶縁膜）
１６ 転送トランジスタ
１８ 読み出し回路
２０ 配線層
２２ 絶縁層
２４ 支持基板
３０ 反射防止膜
３２ カラーフィルタ
３４ マイクロレンズ
Claims (8)
- 第１導電型の第１半導体層と、
前記第１半導体層の第１面にマトリクス状に配列された複数の画素であって、各画素は前記前記第１半導体層の第１面に設けられた第１導電型と異なる第２導電型の第１半導体領域と、前記第１半導体領域の表面に設けられる第１導電型の第２半導体領域とにより構成されるｐｎ接合を有し、前記第１半導体層の前記第１面と反対側の第２面から入射する光を信号電荷に変換して蓄積する光電変換素子を含む複数の画素と、
複数の画素間に設けられて複数の前記画素を互いに分離する画素分離領域であって、前記第１面と垂直な第１方向において前記第１半導体層側から前記第２半導体領域側に向かうにつれて前記第１方向に垂直な断面積が小さくなるテーパー形状を有しており、前記光電変換素子に接する面を覆う第１導電型の第２半導体層と、前記第２半導体層を覆い前記第２半導体層よりも屈折率が低い絶縁膜とを有する画素分離領域と、
各画素の前記第２半導体領域に設けられ、前記画素からの信号電荷を読み出すトランジスタと、
複数の前記画素、前記画素分離領域、および前記トランジスタを覆う絶縁層と、
前記絶縁層内に設けられ複数の前記画素を駆動する配線層と、
前記絶縁層の複数の前記画素と反対側の面に接合された支持基板と、
を備えている固体撮像装置。 - 前記画素分離領域の前記第２半導体層の前記第１方向に沿った最も薄い厚さが、前記第２半導体領域の前記第１方向に沿った厚さよりも小さい請求項１記載の固体撮像装置。
- 前記画素分離領域の前記第２半導体層の前記第１方向に沿った最も薄い厚さが、前記第２半導体領域の前記第１方向に沿った厚さよりも大きい請求項１記載の固体撮像装置。
- 前記第１半導体層は、第１導電型の不純物濃度が１×１０１７ｃｍ−３〜１×１０１９ｃｍ−３の範囲にある請求項１乃至３のいずれか１項に記載の固体撮像装置。
- 第１導電型の第１半導体層の第１面上に前記第１導電型と異なる第２導電型の第２半導体層を形成する工程と、
前記第２半導体層に第２導電型の第１半導体領域および第１導電型の第３半導体層を形成する工程と、
前記第１半導体領域の表面に第１導電型の第２半導体領域を設けることによって前記第１半導体領域と前記第２半導体領域との間にｐｎ接合を設け、前記第１半導体層の前記第１面と反対側の第２面から入射する光を信号電荷に変換して蓄積する光電変換素子を含む複数の画素と前記画素からの信号電荷を読み出すトランジスタとを形成する工程と、
前記画素および前記トランジスタを覆う絶縁層を形成する工程と、
前記絶縁層内に配線層を形成する工程と、
前記絶縁層の前記画素と反対側の面に支持基板を貼り付ける工程と、
前記第１半導体層および前記第３半導体層を、前記第１半導体層の前記第２面側から、フッ酸、硝酸、酢酸の混合溶液を用いて選択的にエッチングし、前記第１半導体層を薄膜化するとともに、前記第３半導体層に前記第１面と垂直で前記第１半導体層側から前記第２半導体領域側に向かう向きにおいて断面積が小さくなるテーパー形状を有する凹部を形成する工程と、
前記凹部に、前記第３半導体層よりも屈折率の低い絶縁膜を埋め込む工程と、
を備えている固体撮像装置の製造方法。 - 前記第３半導体層は、前記第２半導体層に第１導電型の不純物をイオン注入することにより形成される請求項５記載の固体撮像装置の製造方法。
- 前記混合溶液は、前記フッ酸は濃度が４９重量％でかつ前記硝酸は濃度が７０重量％であり、フッ酸、硝酸、酢酸の体積比率が、１：３：８から２：３：８の範囲にある請求項５または６に記載の固体撮像装置の製造方法。
- 前記第１半導体層は、第１導電型の不純物の濃度が１×１０１７ｃｍ−３〜１×１０１９ｃｍ−３の範囲にある請求項５乃至７のいずれか１項に記載の固体撮像装置の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2009/065757 WO2011030413A1 (ja) | 2009-09-09 | 2009-09-09 | 固体撮像装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2011030413A1 JPWO2011030413A1 (ja) | 2013-02-04 |
| JP5450633B2 true JP5450633B2 (ja) | 2014-03-26 |
Family
ID=43732101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011530669A Expired - Fee Related JP5450633B2 (ja) | 2009-09-09 | 2009-09-09 | 固体撮像装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8716822B2 (ja) |
| JP (1) | JP5450633B2 (ja) |
| WO (1) | WO2011030413A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170049336A (ko) * | 2015-10-27 | 2017-05-10 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 후방-측 딥 트렌치 격리를 위한 추가 도핑 영역 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2984607A1 (fr) * | 2011-12-16 | 2013-06-21 | St Microelectronics Crolles 2 | Capteur d'image a photodiode durcie |
| JP6060851B2 (ja) * | 2013-08-09 | 2017-01-18 | ソニー株式会社 | 固体撮像装置の製造方法 |
| US9847363B2 (en) * | 2015-10-20 | 2017-12-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with a radiation sensing region and method for forming the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0714996A (ja) * | 1993-06-18 | 1995-01-17 | Mitsubishi Electric Corp | 赤外線検出器とその製造方法 |
| JP2005191262A (ja) * | 2003-12-25 | 2005-07-14 | Sony Corp | 固体撮像素子 |
| JP2006093319A (ja) * | 2004-09-22 | 2006-04-06 | Sony Corp | Ｃｍｏｓ固体撮像素子とその製造方法、並びにｃｍｏｓ固体撮像素子の駆動方法 |
| JP2006128392A (ja) * | 2004-10-28 | 2006-05-18 | Sony Corp | 固体撮像素子とその製造方法、並びに半導体装置とその製造方法 |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4694185A (en) * | 1986-04-18 | 1987-09-15 | Eastman Kodak Company | Light sensing devices with lenticular pixels |
| US5244817A (en) | 1992-08-03 | 1993-09-14 | Eastman Kodak Company | Method of making backside illuminated image sensors |
| JP2002107224A (ja) * | 2000-09-29 | 2002-04-10 | Toshiba Corp | 赤外線センサ及びその製造方法 |
| JP3589997B2 (ja) * | 2001-03-30 | 2004-11-17 | 株式会社東芝 | 赤外線センサおよびその製造方法 |
| JP2003168794A (ja) * | 2001-11-30 | 2003-06-13 | Canon Inc | 放射線検出素子、放射線撮像装置、放射線検出方法、及び放射線撮像方法 |
| US7230247B2 (en) * | 2002-03-08 | 2007-06-12 | Hamamatsu Photonics K.K. | Detector |
| FR2838561B1 (fr) * | 2002-04-12 | 2004-09-17 | Commissariat Energie Atomique | Matrice de photodectecteurs, a pixels isoles par des murs, hybridee sur un circuit de lecture |
| US7420231B2 (en) * | 2002-09-20 | 2008-09-02 | Sony Corporation | Solid state imaging pick-up device and method of manufacturing the same |
| JP2004226872A (ja) * | 2003-01-27 | 2004-08-12 | Sanyo Electric Co Ltd | カメラモジュール及びその製造方法 |
| JP4046067B2 (ja) * | 2003-11-04 | 2008-02-13 | ソニー株式会社 | 固体撮像素子の製造方法 |
| KR100561004B1 (ko) * | 2003-12-30 | 2006-03-16 | 동부아남반도체 주식회사 | 씨모스 이미지 센서 및 그 제조 방법 |
| JP4124190B2 (ja) | 2004-09-21 | 2008-07-23 | ソニー株式会社 | Ｘ−ｙアドレス型固体撮像素子 |
| JP4379295B2 (ja) * | 2004-10-26 | 2009-12-09 | ソニー株式会社 | 半導体イメージセンサー・モジュール及びその製造方法 |
| US8049293B2 (en) * | 2005-03-07 | 2011-11-01 | Sony Corporation | Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device |
| US20070052050A1 (en) * | 2005-09-07 | 2007-03-08 | Bart Dierickx | Backside thinned image sensor with integrated lens stack |
| US7586139B2 (en) * | 2006-02-17 | 2009-09-08 | International Business Machines Corporation | Photo-sensor and pixel array with backside illumination and method of forming the photo-sensor |
| JP4212605B2 (ja) * | 2006-05-12 | 2009-01-21 | シャープ株式会社 | 撮像素子および撮像素子の製造方法 |
| US7682930B2 (en) * | 2006-06-09 | 2010-03-23 | Aptina Imaging Corporation | Method of forming elevated photosensor and resulting structure |
| US7781715B2 (en) * | 2006-09-20 | 2010-08-24 | Fujifilm Corporation | Backside illuminated imaging device, semiconductor substrate, imaging apparatus and method for manufacturing backside illuminated imaging device |
| US8049256B2 (en) * | 2006-10-05 | 2011-11-01 | Omnivision Technologies, Inc. | Active pixel sensor having a sensor wafer connected to a support circuit wafer |
| JP2008172580A (ja) * | 2007-01-12 | 2008-07-24 | Toshiba Corp | 固体撮像素子及び固体撮像装置 |
| US20080211050A1 (en) * | 2007-03-01 | 2008-09-04 | Hiok Nam Tay | Image sensor with inter-pixel isolation |
| US7879638B2 (en) * | 2007-03-02 | 2011-02-01 | Aptina Imaging Corporation | Backside illuminated imager and method of fabricating the same |
| JP5104036B2 (ja) * | 2007-05-24 | 2012-12-19 | ソニー株式会社 | 固体撮像素子とその製造方法及び撮像装置 |
| JP5269454B2 (ja) | 2008-03-25 | 2013-08-21 | 株式会社東芝 | 固体撮像素子 |
| US7859033B2 (en) * | 2008-07-09 | 2010-12-28 | Eastman Kodak Company | Wafer level processing for backside illuminated sensors |
| US20100013039A1 (en) * | 2008-07-21 | 2010-01-21 | Omnivision Technologies, Inc. | Backside-illuminated imaging sensor including backside passivation |
| US7902618B2 (en) * | 2008-11-17 | 2011-03-08 | Omni Vision Technologies, Inc. | Backside illuminated imaging sensor with improved angular response |
| US20100330728A1 (en) * | 2009-06-26 | 2010-12-30 | Mccarten John P | Method of aligning elements in a back-illuminated image sensor |
-
2009
- 2009-09-09 JP JP2011530669A patent/JP5450633B2/ja not_active Expired - Fee Related
- 2009-09-09 WO PCT/JP2009/065757 patent/WO2011030413A1/ja active Application Filing
-
2012
- 2012-02-01 US US13/363,801 patent/US8716822B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0714996A (ja) * | 1993-06-18 | 1995-01-17 | Mitsubishi Electric Corp | 赤外線検出器とその製造方法 |
| JP2005191262A (ja) * | 2003-12-25 | 2005-07-14 | Sony Corp | 固体撮像素子 |
| JP2006093319A (ja) * | 2004-09-22 | 2006-04-06 | Sony Corp | Ｃｍｏｓ固体撮像素子とその製造方法、並びにｃｍｏｓ固体撮像素子の駆動方法 |
| JP2006128392A (ja) * | 2004-10-28 | 2006-05-18 | Sony Corp | 固体撮像素子とその製造方法、並びに半導体装置とその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170049336A (ko) * | 2015-10-27 | 2017-05-10 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 후방-측 딥 트렌치 격리를 위한 추가 도핑 영역 |
| KR101864481B1 (ko) * | 2015-10-27 | 2018-06-04 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 이미지 센서 및 이미지 센서의 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8716822B2 (en) | 2014-05-06 |
| US20120133011A1 (en) | 2012-05-31 |
| JPWO2011030413A1 (ja) | 2013-02-04 |
| WO2011030413A1 (ja) | 2011-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102192867B1 (ko) | 핀형 포토다이오드 이미지 센서에 대한 후방 측 깊은 트렌치 격리(bdti) 구조물 | |
| KR101864481B1 (ko) | 이미지 센서 및 이미지 센서의 형성 방법 | |
| US8835981B2 (en) | Solid-state image sensor | |
| US7985614B2 (en) | Solid-state imaging device and method for manufacturing the same | |
| KR101594927B1 (ko) | 후면-조명된 ｃｍｏｓ 이미지 센서들 | |
| US7256469B2 (en) | Solid-state image pickup device | |
| EP1759413A1 (en) | Method of manufacturing an image sensor and image sensor | |
| TW201806137A (zh) | 影像感測器及其製作方法 | |
| US8614113B2 (en) | Image sensor and method of fabricating the same | |
| TWI381481B (zh) | 半導體裝置及其製造方法 | |
| JP5428479B2 (ja) | 固体撮像装置の製造方法、固体撮像装置、および電子機器 | |
| US20100148230A1 (en) | Trench isolation regions in image sensors | |
| JP2022169429A (ja) | イメージセンサ及びその形成方法 | |
| US20050253214A1 (en) | Solid-state imaging device | |
| JP5450633B2 (ja) | 固体撮像装置およびその製造方法 | |
| WO2017028546A1 (zh) | 具有三维晶体管结构的背照式图像传感器及其形成方法 | |
| US20070200189A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP4768889B1 (ja) | 画像撮像デバイス及びその製造方法 | |
| CN107507773B (zh) | 优化cmos图像传感器晶体管结构的方法 | |
| KR100855960B1 (ko) | 기판 스트레스를 억제할 수 있는 ｃｍｏｓ 이미지 소자 및그 제조방법 | |
| CN112563299B (zh) | Cmos图像传感器及其制备方法 | |
| KR20100045239A (ko) | 굴절률이 다른 혼색 방지 절연막 구조를 갖는 이미지 센서및 그 제조 방법 | |
| KR101038789B1 (ko) | 이미지센서 및 그 제조방법 | |
| US20220377266A1 (en) | Solid-state imaging device and method of manufacturing solid-state imaging device | |
| KR101024774B1 (ko) | 이미지센서의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130322 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130920 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131016 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131225 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5450633 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |