KR20170049336A - 후방-측 딥 트렌치 격리를 위한 추가 도핑 영역 - Google Patents

후방-측 딥 트렌치 격리를 위한 추가 도핑 영역 Download PDF

Info

Publication number
KR20170049336A
KR20170049336A KR1020160008896A KR20160008896A KR20170049336A KR 20170049336 A KR20170049336 A KR 20170049336A KR 1020160008896 A KR1020160008896 A KR 1020160008896A KR 20160008896 A KR20160008896 A KR 20160008896A KR 20170049336 A KR20170049336 A KR 20170049336A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
image sensor
region
bdti
disposed
Prior art date
Application number
KR1020160008896A
Other languages
English (en)
Other versions
KR101864481B1 (ko
Inventor
춘-유안 첸
칭-춘 왕
둔-니안 야웅
시아오-후이 쳉
지-지 제
시-판 팅
즈-주이 왕
옌-팅 치앙
유-젠 왕
유이치로 야마시타
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20170049336A publication Critical patent/KR20170049336A/ko
Application granted granted Critical
Publication of KR101864481B1 publication Critical patent/KR101864481B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 개시물은 딥 트렌치 격리 구조체와 이미지 센싱 엘리먼트 사이에 배치되는, 도핑 영역을 가지는 CMOS 이미지 센서, 및 그 관련된 형성 방법에 관한 것이다. 일부 실시예에서, CMOS 이미지 센서는 반도체 기판 내에 배치되는 픽셀 영역을 가진다. 픽셀 영역은 방사선을 전기 신호로 변환하도록 구성되는 이미지 센싱 엘리먼트를 가진다. 복수의 후방-측 딥 트렌치 격리(BDTI) 구조체는 픽셀 영역의 대향하는 측 상의 반도체 기판 내로 연장된다. 도핑 영역은 BDTI 구조체 사이에서 측방으로 배치되고 반도체 기판의 BDTI 구조체 및 후방 측으로부터 이미지 센싱 엘리먼트를 분리시킨다. 이미지 센싱 엘리먼트를 BDTI 구조체로부터 분리시킴으로써 이미지 센싱 엘리먼트가 BDTI 구조체의 에지 근처의 계면 결함과 상호작용하는 것이 방지되고, 따라서 암 전류 및 백색 픽셀 수를 감소시킨다.

Description

후방-측 딥 트렌치 격리를 위한 추가 도핑 영역{EXTRA DOPED REGION FOR BACK-SIDE DEEP TRENCH ISOLATION}
디지털 카메라(digital camera) 및 광학 이미징 디바이스(optical imaging device)는 이미지 센서를 사용한다. 이미지 센서는 광학 이미지를 디지털 이미지로서 표현될 수 있는 디지털 데이터(digital data)로 변환한다. 이미지 센서는 전형적으로 광학 이미지의 전기 신호로의 변환을 위한 단위 디바이스인 픽셀 센서(pixel sensor)의 어레이(array)를 포함한다. 픽셀 센서는 종종 전하-커플링 디바이스(charge-coupled device: CCD) 또는 상보적 금속 산화물 반도체(complementary metal oxide semiconductor: CMOS) 디바이스로서 나타난다. 그러나, CMOS 픽셀 센서는 최근에 더 많은 주목을 받아왔다. CCD 픽셀 센서에 비해, CMOS 픽셀 센서는 더 낮은 파워 소모, 더 작은 크기 및 더 빠른 데이터 프로세싱을 제공한다. 또한, CMOS 픽셀 센서는 데이터의 직접 디지털 출력을 제공하고, 일반적으로 CCD 픽셀 센서에 비교하여 더 낮은 제조 비용을 가진다.
본 개시물의 양상은 첨부 도면과 함께 숙독될 때 다음의 상세한 설명으로부터 더 잘 이해된다. 산업분야의 표준 실시에 따라, 다양한 피처(feature)는 실척으로 그려지지 않음이 주목된다. 실제로, 다양한 피처의 치수는 논의의 명확성을 위해 임의선택적으로 증가하거나 감소할 수 있다.
도 1은 도핑 영역에 의해 딥 트렌치 격리(deep trench isolation: DTI)로부터 분리되는 광 센싱 엘리먼트(light sensing element)를 가지는 CMOS(complementary metal-oxide-semiconductor) 이미지 센서의 일부 실시예의 단면도를 도시한다.
도 2는 도핑 영역에 의해 후방 측 딥 트렌치 격리(back-side deep trench isolation: BDTI) 구조체로부터 분리되는 포토다이오드를 포함하는 집적 칩의 일부 실시예의 단면도를 도시한다.
도 3은 p-타입 도핑 영역에 의해 BDTI 구조체로부터 분리되는 포토다이오드를 포함하는 BSI-CMOS 이미지 센서의 일부 추가적인 실시예의 단면도를 도시한다.
도 4-11은 포토다이오드와 BDTI 구조체를 분리하는 도핑 영역을 가지는 CMOS-BSI 이미지 센서를 형성하는 방법을 도시하는 단면도의 일부 실시예를 도시한다.
도 12는 BDTI 구조체로부터 이미지 센싱 엘리먼트를 분리하는 도핑 영역을 가지는 CMOS-BSI 이미지 센서를 형성하는 방법의 일부 실시예의 흐름도를 도시한다.
다음의 개시물은 본 발명의 서로 다른 피처를 구현하기 위한 많은 서로 다른 실시예 또는 예를 제공한다. 본 개시물을 간략화하기 위해 컴포넌트(components) 및 배치의 특정 예가 이하에 설명된다. 이들은 물론, 단지 예이고 제한하려는 것이 아니다. 예를 들어, 후속하는 설명에서 제2 피처 위의 또는 제2 피처 상의 제1 피처의 형성은 제1 및 제2 피처가 직접 접촉하여 형성되는 실시예를 포함할 수 있으며, 또한 제1 및 제2 피처가 직접 접촉하지 않을 수 있도록, 제1 및 제2 피처 사이에 추가적인 피처가 형성될 수 있는 실시예를 포함할 수 있다. 추가로, 본 개시물은 다양한 예에서 참조 부호 및/또는 문자를 반복할 수 있다. 이러한 반복은 간략성 및 명확성의 목적을 위한 것이고 그 자체로 논의된 다양한 실시예 및/또는 구성 사이의 관계를 서술하는 것은 아니다.
또한, "밑에(beneath)", "아래(below)", "하부(lower)", "위에(above)", "상부(upper)" 등과 같은 공간적으로 관련한 용어는 도면에 도시된 바와 같이 다른 엘리먼트 또는 피처에 대한 일 엘리먼트 또는 피처의 관계를 설명하기 위해 설명의 편의상 본원에서 사용될 수 있다. 공간적으로 관련된 용어는 도면에 도시되는 배향(orientation)에 더하여 사용 또는 동작시에 디바이스의 서로 다른 배향을 망라하도록 의도된다. 장치는 달리 (90도로 회전되거나 다른 배향으로) 배향될 수 있고 본원에서 사용되는 공간적으로 관련된 기술어(descriptors)는 유사하게 그에 따라 해석될 수 있다.
많은 휴대용 전자 디바이스(portable electronic device)(예를 들어, 카메라, 셀룰러 전화(cellular telephone), 컴퓨터 등)는 이미지를 캡처하기 위한 이미지 센서를 포함한다. 그와 같은 이미지 센서의 일 예는 능동 픽셀 센서(active pixel sensor: APS)의 어레이를 포함하는 CMOS 이미지 센서(CMOS image sensor: CIS)이다. 딥 트렌치 격리(DTI) 구조체는 종종 이웃하는 픽셀을 격리시키기 위해 CIS의 인접 픽셀 사이에 배치된다. 이후에 절연 재료로 충전되는 반도체 기판 내의 딥 트렌치를 형성하기 위해 이들 DTI 구조체는 에칭 프로세스를 이용함으로써 형성된다. 일부 애플리케이션에서, 딥 트렌치를 에칭하기 전에 반도체 기판의 상부 표면 위에 기능 층(functional layer)이 배치된다. 기능 층은 반도체 디바이스의 성능을 강화할 수 있을 뿐 아니라, 기판에 대한 하나 이상의 잠재적 오염물질을 포함한다.
일부 경우에, 딥 트렌치를 형성하기 위해 이용되는 에칭 프로세스는 이들 오염물질을 기능 층으로부터 해리시키고, 해리된 오염물질은 딥 트렌치가 형성됨에 따라 딥 트렌치의 측벽을 통해 반도체 기판 내로 확산한다. 이들 오염물질은 DTI 구조체의 에지 근처에 계면 결함(interface defect)을 도입함으로써 성능 CIS를 저하시킬 수 있다. 계면 결함은 암 전류(dark current) 및/또는 백색 픽셀 수(white pixel number)의 증가를 유도할 수 있다. 암 전류의 증가는 광이 이미지 센서 상에 충돌하지 않을 때도 전하가 누적되게 함으로써, 디지털 이미징 디바이스의 이미지 품질을 저하시킬 수 있는 주된 잡음의 소스가 된다.
본 개시물은 암 전류 및 백색 픽셀 수를 감소시키도록 구성되는, 딥 트렌치 격리 구조체(deep trench isolation structure)와 이미지 센싱 엘리먼트 사이에 배치되는 도핑 영역을 포함하는 CMOS 이미지 센서 및 그와 관련된 형성 방법에 관한 것이다. 일부 실시예에서, CMOS 이미지 센서는 반도체 기판 내에 배치되는 픽셀 영역을 가진다. 픽셀 영역은 방사선을 전기 신호로 변환하도록 구성되는 이미지 센싱 엘리먼트를 가진다. 복수의 후방-측 딥 트렌치 격리(back-side deep trench isolation: BDTI) 구조체는 픽셀 영역의 대향 측 상의 반도체 기판 내로 연장된다. 도핑 영역은 BDTI 구조체 사이에서 측방으로 배치되고 BDTI 구조체 및 반도체 기판의 후방-측으로부터 이미지 센싱 엘리먼트를 분리시킨다. BDTI 구조체로부터 이미지 센싱 엘리먼트를 분리함으로써 이미지 센싱 엘리먼트가 BDTI 구조체의 에지 근처의 계면 결함과 상호작용하는 것이 방지되고, 그로 인해 어떠한 불리한 부작용도 없이 암 전류를 효율적으로 감소시키고 백색 픽셀 수 성능을 개선시킨다.
도 1은 도핑 영역에 의한 딥 트렌치 격리(DTI) 구조체로부터 분리되는 광 센싱 엘리먼트를 가지는 CMOS(상보적 금속-산화물-반도체) 이미지 센서(100)의 일부 실시예의 단면도이다.
CMOS 이미지 센서(100)는 복수의 픽셀 영역(103a-103c)을 가지는 반도체 기판(102)을 포함한다. 복수의 픽셀 영역(103a-103c)은 각각 입사 방사선(120)(예를 들어, 광자(photon))을 전기 신호로 변환하도록 구성되는 이미지 센싱 엘리먼트(104)를 포함한다. 일부 실시예에서, 이미지 센싱 엘리먼트(104)는 포토다이오드를 포함할 수 있다. 그와 같은 실시예에서, 포토다이오드는 제1 도핑 타입(예를 들어, n-타입 도핑(n-type doping))을 가지는 반도체 기판(102) 내의 제1 영역 및 제1 도핑 타입과 다른 제2 도핑 타입(예를 들어, p-타입 도핑)을 가지는 반도체 기판(102) 내의 인접한 제2 영역을 포함할 수 있다. 일부 실시예에서, 복수의 픽셀 영역(103a-103c)은 행 및/또는 열을 포함하는 어레이(array)에서 반도체 기판(102) 내에 배치될 수 있다.
픽셀 영역(103a-103c)은 반도체 기판(102) 내로 연장되고 하나 이상의 유전체 재료(112-114)를 포함하는 딥 트렌치 격리(DTI) 구조체(111)에 의해 근처의 픽셀 영역(103a-103c)으로부터 격리된다. 일부 실시예에서, 하나 이상의 유전체 재료(112-114)는 예를 들어, 패시베이션 층(112) 및 유전체 충전 층(dielectric fill layer)(114)(예를 들어, 산화물)을 포함할 수 있다. 일부 실시예에서, DTI 구조체(111)는 반도체 기판(102)의 후방-측으로부터 반도체 기판(102) 내의 위치로 수직으로 연장되는 후방-측 딥 트렌치 격리(BDTI) 구조체를 포함할 수 있다. 반도체 기판(102)의 후방-측은 ILD 층(106) 내에 배치되는 복수의 금속 상호연결 층(108)을 포함하는 BEOL(back-end-of-the-line) 금속화 스택을 대향한다.
복수의 컬러 필터(116)는 반도체 기판(102)의 후방-측 위에 배치된다. 복수의 컬러 필터(116)는 각각 입사 방사선(120)의 특정 파장을 전송하도록 구성된다. 예를 들어, 제1 컬러 필터(예를 들어, 적색 컬러 필터)는 제1 범위 내의 파장을 가지는 광을 투과시킬 수 있는 한편, 제2 컬러 필터는 제1 범위와 다른 제2 범위 내의 파장을 가지는 광을 투과시킬 수 있다. 복수의 마이크로-렌즈(micro-lense)(118)는 복수의 컬러 필터(116)에 걸쳐 배치된다. 각각의 마이크로-렌즈(118)는 컬러 필터(116)와 측방으로 정렬되고 픽셀 영역(103a-103c)을 오버라잉한다. 마이크로-렌즈(118)는 픽셀 영역(103a-103c)을 향해 입사 방사선(120)(예를 들어, 광)을 포커싱하도록 구성된다.
픽셀 영역(103a-103c)과 복수의 컬러 필터(116) 사이에 있는 위치에 대향하는 픽셀 영역(103a-103c)의 표면을 따라 도핑 영역(110)이 배치된다. 도핑 영역(110)은 DTI 구조체(111)로부터 픽셀 영역(103a-103c) 내의 이미지 센싱 엘리먼트(104)를 분리한다. 도핑 영역(110)은 픽셀 영역(103a-103c)보다 더 큰 도펀트 농도를 가진다. 일부 실시예에서, 도핑 영역(110)은 p-타입 영역을 포함할 수 있는 한편, 다른 실시예에서 도핑 영역(110)은 n-타입 영역을 포함할 수 있다. 도핑 영역(110)의 더 큰 도핑 농도는 DTI 구조체(111)의 에지를 따라 위치되는 계면 결함으로부터 이미지 센싱 엘리먼트(104)를 분리하는 영역을 형성함으로써, CMOS 이미지 센서(100)의 암 전류 및/또는 백색 픽셀 수를 감소시킨다.
도 2는 도핑 영역에 의해 후방-측 딥 트렌치 격리(BDTI)로부터 분리되는 포토다이오드(202)를 포함하는 집적 칩(200)의 일부 실시예의 단면도를 도시한다.
포토다이오드(202)는 반도체 기판(102) 내에 배치되는 제1 영역(202a) 및 하부의 제2 영역(202b)을 포함한다. 제1 영역(202a)은 제1 도핑 타입을 가지고 제2 영역(202b)은 제1 도핑 타입과 다른 제2 도핑 타입을 가진다. 일부 실시예에서, 제1 영역(202a)은 n-타입 영역을 포함하고 제2 영역(202b)은 p-타입 영역을 포함한다.
복수의 BDTI 구조체(204a-204b)는 반도체 기판(102)의 후방-측(102b) 내에 배치되고 포토다이오드(202)로부터 측방으로 분리되는 포지션(positin)에 반도체 기판(102)의 후방-측(102b)으로부터 연장된다. 복수의 BDTI 구조체는 반도체 기판(102)에서의 트렌치 내에 배치되는 하나 이상의 유전체 재료(112-114)를 포함한다. 다양한 실시예에서, 복수의 BDTI 구조체(204a-204b)는 반도체 기판(102) 내에 대략 0.5 미크론(micron) 이상의 깊이 dBDTI까지 연장될 수 있다.
도핑 영역(110)은 반도체 기판(102)의 포토다이오드(202)와 후방-측(102b) 사이에 수직으로 배치된다. 도핑 영역(110)은 포토다이오드(202)의 제1 영역(202a)과 반대의 도핑 타입을 가지고 따라서 도핑 영역(110)은 복수의 BDTI 구조체(204a-204b)로부터 포토다이오드(202)를 분리시킨다. 예를 들어, 일부 실시예에서, 제1 영역(202a)은 n-타입 도핑을 포함할 수 있는 한편, 도핑 영역(110)은 p-타입 영역을 포함할 수 있다. 다른 실시예에서, 제1 영역(202a)은 p-타입 도핑을 포함할 수 있는 한편, 도핑 영역(110)은 n-타입 영역을 포함할 수 있다.
포토다이오드(202)는 도핑 영역(110)에 인접하는 포지션까지 수직으로 연장될 수 있다. 일부 실시예에서, 도핑 영역(110)은 포토다이오드(202)의 측벽을 따라 배치될 수 있고, 따라서 도핑 영역(110)은 복수의 BDTI 구조체(204a-204b)로부터 포토다이오드(202)의 제1 영역(202a)을 측방으로 분리시키고 반도체 기판(102)의 후방-측(102b)을 오버라잉하는 하나 이상의 유전체 재료(112-114)로부터 제1 영역(202a)을 수직으로 분리시킨다. 도핑 영역(110)은 복수의 BDTI 구조체(204a-204b)의 측벽 사이에서 측방으로 연장된다. 예를 들어, 도핑 영역(110)은 제1 BDTI 구조체(204a)의 측벽으로부터 제2 BDTI 구조체(204b)의 측벽까지 측방으로 연장된다.
일부 실시예에서, 도핑 영역(110)은 대략 5e15 도펀트/㎤ 이상인 도핑 농도를 가질 수 있다. 일부 추가적인 실시예에서, 도핑 영역(110)은 대략 1e17 도펀트/㎤ 이상인 도핑 농도를 가질 수 있다. 도핑 영역(110)은 복수의 BDTI 구조체(204a-204b)의 깊이 dBDTI보다 작은 깊이 dp를 가지고, 따라서 복수의 BDTI 구조체(204a-204b)는 도핑 영역(110)을 통해 수직으로 연장된다. 예를 들어, 다양한 실시예에서, 도핑 영역(110)은 반도체 기판(102) 내로 대략 0.1 미크론 이상의 깊이 dp까지 연장될 수 있다.
도 3은 p-타입 도핑 영역에 의해 후방-측 딥 트렌치 격리(BDTI) 구조체로부터 분리되는 포토다이오드를 포함하는 후방-측 조명 CMOS(BSI-CMOS) 이미지 센서(300)의 일부 추가적인 실시예의 단면도를 도시한다.
BSI-CMOS 이미지 센서(300)는 반도체 기판(102) 내에 배치되는 픽셀 영역(301)을 포함한다. 일부 실시예에서, 픽셀 영역(301)은 픽셀 영역(301)의 대향하는 측 상의 반도체 기판(102) 내에 배치되는 하나 이상의 격리 구조체(306)에 의한 인접한 픽셀 영역(예를 들어, 얕은 트렌치 격리 영역)으로부터 격리될 수 있다. 하나 이상의 격리 구조체(306)는 반도체 기판(102)의 전방-측(102f)에서 트렌치 내에 배치되는 절연 재료를 포함할 수 있다.
픽셀 영역(301)은 제1 도핑 타입(예를 들어, n-타입 도핑)을 가지는 제1 영역(302a) 및 제1 도핑 타입과 다른 제2 도핑 타입(예를 들어, p-타입 도핑)을 가지는 제2 영역(302b)을 포함한다. 제1 영역(302a)은 제2 영역(302b)으로부터 p-타입 영역(303)까지 수직으로 연장된다. 일부 실시예에서, p-타입 영역(303)은 대략 5e15 원자/cm3 이상의 도핑 농도를 가질 수 있다. 일부 실시예에서, p-타입 영역(303)은 반도체 기판(102)의 후방-측(102b)을 따라 배치될 수 있다.
전달 트랜지스터(309)는 반도체 기판(102)의 전방-측(102f) 위에 배치된다. 전달 트랜지스터(309)는 반도체 기판(102)의 전방-측 위에 배치되는 게이트 유전체 층(308) 및 게이트 유전체 층(308) 상에 배치되는 게이트 전극(310)을 포함한다. 일부 실시예에서, 측벽 스페이서(312)는 게이트 전극(310)의 대향 측 상에 배치된다. 전달 트랜지스터(309)는 포토다이오드(302)와 플로팅 확산 웰(floating diffusion well)(304) 사이에서 측방으로 배치된다.
ILD 층(106)은 반도체 기판(102)의 전방-측(102f)을 따라 배치된다. ILD 층(106)은 하나 이상의 ILD 재료를 포함한다. 다양한 실시예에서, ILD 층(106)은 로우-k(low-k) 유전체 층(즉, 약 3.9 미만의 유전 상수를 가지는 유전체), 울트라(ultra) 로우-k 유전체 층, 또는 산화물(예를 들어, 실리콘 산화물) 중 하나 이상을 포함할 수 있다. 전도성 접촉부(314)는 ILD 층(106) 내에 배치된다. 전도성 접촉부(314)는 게이트 전극(310) 및 플로팅 확산 웰(304)로부터 하나 이상의 금속 와이어 층(metal wire layer)(도시되지 않음)으로 연장된다. 다양한 실시예에서, 전도성 접촉부(314)는 예를 들어, 구리 또는 텅스텐(tungsten)과 같은 전도성 금속을 포함할 수 있다.
후방-측 딥 트렌치 격리(BDTI) 구조체(315)는 픽셀 영역(301)의 에지를 따라 반도체 기판(102)의 후방-측(102b) 내에 배치된다. 복수의 BDTI 구조체(315)는 반도체 기판(102)의 후방-측(102b) 내로 연장되는 트렌치의 측벽 상에 배치되는 패시베이션 층(316)을 포함할 수 있다. 하이-k 유전체 층(318)은 트렌치의 나머지를 충전하는 유전체 충전 층(114)으로부터 패시베이션 층(316)을 수직으로 그리고 측방으로 분리시킨다. 일부 실시예에서, 패시베이션 층(316) 및 하이-k 유전체 층(318)은 제1 트렌치와 제2 트렌치 사이에 반도체 기판(102)의 후방-측(102b) 위로 연장될 수 있다. 일부 실시예에서, 패시베이션 층(316)은 예를 들어, 바닥 레지스트 반사-방지 코팅(bottom resist anti-reflective coating: BARC)과 같은 반사-방지 코팅(anti-reflective coating: ARC)을 포함할 수 있다. 다른 실시예에서, 패시베이션 층(315)은 유기 폴리머(organic polymer) 또는 금속 산화물을 포함할 수 있다. 일부 실시예에서, 하이-k 유전체 층(318)은 예를 들어, 하프늄 산화물(hafnium oxide: HfO), 하프늄 실리콘 산화물(hafnium silicon oxide: HfSiO), 하프늄 알루미늄 산화물(hafnium aluminum oxide: HfAlO), 또는 하프늄 탄탈륨 산화물(hafnium tantalum oxide: HfTaO)을 포함할 수 있다.
유전체 재료(320)의 층은 반도체 기판(102)의 후방-측(102b)으로부터 복수의 컬러 필터(116)를 수직으로 분리시킨다. 일부 실시예에서, 복수의 컬러 필터(116)는 유전체 재료(320) 층 상에 배치되는 그리드 구조체(322) 내에 배치될 수 있다. 일부 실시예에서, 그리드 구조체(322)는 유전체 재료에 의해 둘러싸이는 금속 프레임워크(framework)를 가지는 적층 그리드(stacked grid)를 포함할 수 있다. 일부 실시예에서, 유전체 재료(320)의 층 및 적층 그리드는 동일한 유전체 재료(예를 들어, 실리콘-이산화물(silicon-dioxide: SiO2))를 가질 수 있다.
복수의 마이크로-렌즈(micro-lense)(118)는 복수의 컬러 필터(116) 위에 배치된다. 일부 실시예에서, 복수의 마이크로-렌즈(118)는 복수의 컬러 필터(116)에 인접하는 실질적으로 평탄한 바닥 표면 및 만곡된 상부 표면을 가진다. 만곡된 상부 표면은 하부의 픽셀 영역(301)을 향해 입사 방사선을 포커싱하도록 구성된다.
BSI-CMOS 이미지 센서(300)의 동작 동안, 입사 방사선은 마이크로-렌즈(118)에 의해 하부 픽셀 영역(301)으로 포커싱된다. 충분한 에너지의 입사 방사선이 포토다이오드(302)에 충돌할 때, 광전류(photocurrent)를 생산하는 전자-홀 쌍(electron-hole pair)을 발생시킨다. 전달 트랜지스터(309)는 포토다이오드(302)로부터 플로팅 확산 웰(304)로의 전하 전달을 제어한다. 플로팅 확산 웰(304) 내에서 전하 레벨이 충분히 높다면, 소스 팔로워 트랜지스터(source follower transistor: 324)가 활성화되고 어드레싱을 위해 사용되는 행 선택 트랜지스터(326)의 동작에 따라 전하가 선택적으로 출력된다. 리셋 트렌지스터(reset transistor)(328)는 노출 기간 사이에 포토다이오드(302)를 리셋하도록 구성된다.
도 4-11은 후방-측 딥 트렌치 격리(BDTI) 구조체로부터 포토다이오드를 분리시키는 도핑 영역을 가지는 CMOS-BSI 이미지 센서를 형성하는 방법을 도시하는 단면도(400-1100)의 일부 실시예를 도시한다.
도 4의 단면도(400)에 도시된 바와 같이, 도핑 영역(406)을 형성하기 위해 반도체 기판(402) 내로 도펀트 종(404)이 주입된다. 다양한 실시예에서, 반도체 기판(402)은 반도체 웨이퍼 또는 웨이퍼 상의 하나 이상의 다이와 같은 임의의 타입의 반도체 몸체(예를 들어, 실리콘/CMOS 벌크, SiGe, SOI 등)뿐 아니라, 임의의 다른 타입의 반도체 및/또는 그 위에 형성되고 및/또는 그렇지 않다면 그와 관련되는 에피택셜 층(epitaxial layer)을 포함할 수 있다. 일부 실시예에서, 도펀트 종(404)은 반도체 기판(402)의 전방-측(402f) 내로 주입되는 p-타입 도펀트(예를 들어, 붕소)를 포함할 수 있다. 다른 실시예에서, 도펀트 종(404)은 n-타입 도펀트(예를 들어, 인(phosphorous))를 포함할 수 있다. 일부 실시예에서, 도펀트 종(404)은 반도체 기판(402)의 후방-측(402b) 내로 주입될 수 있다. 일부 실시예에서, 도펀트 종(404)은 블랭킷 주입(blanket implantation)(즉, 비마스킹 주입(unmasked implantation))으로서 주입될 수 있다. 다른 실시예에서, 도펀트 종(404)은 선택적 주입(즉, 마스킹 주입)으로서 주입될 수 있다.
도 5의 단면도(500)에 도시된 바와 같이, 전달 트랜지스터(309)가 반도체 기판(402)의 전방-측(402f) 위에 형성된다. 전달 트랜지스터(309)는 반도체 기판(402) 위에 게이트 유전체 막 및 게이트 전극 막을 증착함으로써 형성될 수 있다. 게이트 유전체 층(308) 및 게이트 전극(310)을 형성하기 위해 게이트 유전체 막 및 게이트 전극 막이 후속적으로 패터닝된다. 측벽 스페이서(sidewall spacer)(312)는 게이트 전극(310)의 외부 측벽 상에 형성될 수 있다. 일부 실시예에서, 측벽 스페이서(312)는 질화물을 반도체 기판(402)의 전방-측(402f) 상에 증착하고 측벽 스페이서(312)를 형성하기 위해 질화물을 선택적으로 에칭함으로써 형성될 수 있다.
전달 트랜지스터(309)의 제1 측을 따라 포토다이오드(302)를 그리고 반대편의, 전달 트랜지스터(309)의 제2 측을 따라 플로팅 확산 웰(304)을 형성하기 위해 반도체 기판(402)의 전방-측(402f) 내에서 주입 프로세스가 수행된다. 제1 도핑 타입(예를 들어, n-타입)을 가지는 제1 영역(302a)을 형성하기 위해 제1 주입 프로세스로, 그리고 제1 도핑 타입과 다른 제2 도핑 타입(예를 들어, p-타입)을 가지는 인접한 제2 영역(302b)을 형성하기 위해 제2 주입 프로세스로 반도체 기판(102)을 선택적으로 주입함으로써 포토다이오드(302)가 형성될 수 있다. 일부 실시예에서, 제1 영역(302a)은 도핑 영역(406)에 수직으로 인접할 수 있다. 일부 실시예에서, 반도체 기판(402)은 포토레지스트(photoresist)를 포함하는 패턴화 마스킹 층(도시되지 않음)에 따라 선택적으로 주입될 수 있다.
일부 실시예에서, 픽셀 영역(301)의 대향 측 상의 반도체 기판(402)의 전방-측(402f) 내에 하나 이상의 격리 구조체(306)(예를 들어, 얕은 트렌치 격리 영역)가 형성될 수 있다. 얕은-트렌치를 형성하기 위해 반도체 기판(402)의 전방-측(402f)을 선택적으로 에칭하고 얕은-트렌치 내에 산화물을 후속적으로 형성함으로써 하나 이상의 격리 구조체(306)가 형성될 수 있다. 일부 실시예에서, 전달 트랜지스터(309), 포토다이오드(302) 및/또는 플로팅 확산 웰(304)의 형성 이전에 하나 이상의 격리 구조체(306)가 형성될 수 있다.
도 6의 단면도(600)에 도시된 바와 같이, ILD 층(106) 내에 배치되는 복수의 금속 상호연결 층(108)을 포함하는 BEOL 금속화 스택이 반도체 기판(402)의 전방-측(402f) 위에 형성된다. 일부 실시예에서, 반도체 기판(402)의 전방-측(402f) 위에 하나 이상의 ILD 재료 층을 포함하는 ILD 층(106)을 형성함으로써 BEOL 금속화 스택이 형성될 수 있다. 비아 홀(via hole) 및/또는 금속 트렌치를 형성하기 위해 ILD 층(106)이 후속적으로 에칭된다. 복수의 금속 상호연결 층(108)을 형성하기 위해 비아 홀 및/또는 금속 트렌치가 전도성 재료로 충전된다. 일부 실시예에서, ILD 층(106)은 물리적 기상 증착 기술(예를 들어, PVD, CVD 등)에 의해 증착될 수 있다. 복수의 금속 상호연결 층(108)은 증착 프로세스 및/또는 도금 프로세스(예를 들어, 전기도금, 무전해 도금(electro-less plating) 등)를 이용하여 형성될 수 있다. 다양한 실시예에서, 복수의 금속 상호연결 층(108)은 예를 들어, 텅스텐, 구리 또는 알루미늄 구리를 포함할 수 있다.
도 7의 단면도(700)에 도시된 바와 같이, ILD 층(106)은 핸들 기판(handle substrate)(702)에 본딩된다. 일부 실시예에서, 본딩 프로세스는 ILD 층(106)과 핸들 기판(702) 사이에 배치되는 중간 본딩 산화물 층(도시되지 않음)을 사용할 수 있다. 일부 실시예에서, 본딩 프로세스는 융합 본딩 프로세스를 포함할 수 있다. 일부 실시예에서, 핸들 기판(702)은 실리콘 웨이퍼를 포함할 수 있다.
도 8의 단면도(800)에 도시된 바와 같이, 반도체 기판(102)의 두께가 감소한다. 방사선이 반도체 기판(102)의 후방-측(102b)을 통과하여 포토다이오드(302)로 이르게 하기 위해 반도체 기판(102)을 얇게 함으로써 기판의 두께를 제1 두께(t1)로부터 제2 두께(t2)까지 감소시킨다. 일부 실시예에서, 반도체 기판(102)은 반도체 기판의 후방-측(402b)을 에칭함으로써 얇아질 수 있다. 다른 실시예에서, 반도체 기판(102)은 반도체 기판의 후방-측(402b)을 기계적 그라인딩(mechanical grinding)함으로써 얇아질 수 있다.
도 9의 단면도에 도시된 바와 같이, 반도체 기판(102)은 반도체 기판(102)의 후방-측(102b) 내에 딥 트렌치(902a-902b)를 형성하기 위해 선택적으로 에칭된다. 일부 실시예에서, 반도체 기판(102)은 반도체 기판(102)의 후방-측(102b) 상에 마스킹 층(904)을 형성함으로써 에칭될 수 있다. 반도체 기판(102)은 그 후에 마스킹 층(904)에 의해 커버되지 않는 영역에서의 에천트(etchant)(906)에 노출된다. 에천트(906)는 반도체 기판(102)으로 연장되는 딥 트렌치(902a-902b)를 형성하기 위해 반도체 기판(102)을 에칭한다. 딥 트렌치(902a-902b)는 도핑 영역(110)을 통해 포토다이오드(302)로부터 도핑 영역(110)에 의해 측방으로 분리되는 반도체 기판(102) 내의 포지션으로 연장된다.
다양한 실시예에서, 마스킹 층(904)은 포토리소그래피 프로세스(photolithography process)를 이용하여 패터닝된 포토레지스트 또는 질화물(예를 들어, SiN)을 포함할 수 있다. 다양한 실시예에서, 에천트(906)는 플루오르 종(fluorine species)(예를 들어, CF4, CHF3, C4F8 등)을 포함하는 에칭 화학물을 가지는 건식 에천트 또는 습식 에천트(예를 들어, 플루오르화 수소산(hydroflouric acid: HF) 또는 테트라메틸암모늄 하이드록사이드(Tetramethylammonium hydroxide: TMAH))를 포함할 수 있다.
도 10의 단면도(1000)에 도시된 바와 같이, 딥 트렌치(902a-902b)는 유전체 재료로 충전된다. 일부 실시예에서, 패시베이션 층(316)이 딥 트렌치(902a-902b) 내에 형성되고 하이-k 유전체 층(318)이 패시베이션 층(316) 상에 딥 트렌치(902a-902b) 내에 형성된다. 패시베이션 층(316) 및 하이-k 유전체 층(318)은 딥 트렌치(902a-902b)의 측벽 및 바닥 표면을 라이닝(line)한다. 일부 실시예에서, 패시베이션 층(316) 및 하이-k 유전체 층(318)은 제1 딥 트렌치(902a)와 제2 딥 트렌치(902b) 사이의 반도체 기판(102)의 후방-측(102b) 위로 연장될 수 있다. 딥 트렌치(902a-902b)의 나머지를 충전하기 위해 유전체 충전 층(114)이 형성된다. 일부 실시예에서, 하이-k 유전체 층(318) 및 유전체 충전 층(114)의 상부 표면을 따라 연장되는 평탄한 표면을 형성하기 위해 유전체 충전 층(114)을 형성한 후에 평탄화 프로세스가 수행된다. 일부 실시예에서, 패시베이션 층(316), 하이-k 유전체 층(318) 및 유전체 충전 층(114)은 물리적 기상 증착 기술을 이용하여 증착될 수 있다.
도 11의 단면도(1100)에 도시된 바와 같이, 복수의 컬러 필터(116)가 반도체 기판(102)의 후방-측(102b) 위에 형성된다. 일부 실시예에서, 컬러 필터 층을 형성하고 컬러 필터 층을 패터닝함으로써 복수의 컬러 필터(116)가 형성될 수 있다. 컬러 필터 층은 특정 범위 밖의 파장의 광을 차단하면서, 파장의 특정 범위를 가지는 방사선(예를 들어, 광)의 투과를 허용하는 재료로 형성된다. 또한, 일부 실시예에서, 컬러 필터 층은 형성 후에 평탄화된다.
복수의 컬러 필터(116) 위에 복수의 마이크로-렌즈(118)가 형성된다. 일부 실시예에서, (예를 들어, 스핀-온(spin-on) 방법 또는 증착 프로세스에 의해) 복수의 컬러 필터(116) 위에 마이크로-렌즈 재료를 증착함으로써 복수의 마이크로-렌즈(118)가 형성될 수 있다. 만곡된 상부 표면을 가지는 마이크로-렌즈 템플릿(도시되지 않음)이 마이크로-렌즈 재료 위에 패터닝된다. 일부 실시예에서, 마이크로-렌즈 템플릿은 둥근 형상을 형성하기 위해 분배하는 노출 광 투여량(dose)(예를 들어, 음의 포토레지스트에 대해 만곡부의 바닥에서 더 많은 광이 노출되고 만곡부의 최상부에서 더 적은 광이 노출됨)을 사용하여 노출되고, 현상되고 베이킹되는 포토레지스트 재료를 포함할 수 있다. 복수의 마이크로-렌즈(118)는 그 후에 마이크로-렌즈 템플릿에 따라 마이크로-렌즈 재료를 선택적으로 에칭함으로써 형성된다.
도 12는 p-타입 영역에 의해 후방-측 딥 트렌치 격리(BDTI) 영역으로부터 분리되는 광 센싱 엘리먼트를 가지는 CMOS-BSI 이미지 센서를 형성하는 방법(1200)의 일부 추가적인 실시예의 흐름도를 도시한다.
개시된 방법(1200)은 본원에서 일련의 동작 또는 이벤트로서 도시되고 설명되는 한편, 그와 같은 동작 또는 이벤트의 도시된 순서는 제한의 의미로 해석되어서는 안되는 것이 이해될 것이다. 예를 들어, 일부 동작은 서로 다른 순서로 및/또는 본원에 도시되고 및/또는 설명된 것 외에 다른 동작 또는 이벤트와 동시에 발생할 수 있다. 추가로, 본원 설명의 하나 이상의 양상 또는 실시예를 구현하기 위해 모든 도시된 동작이 필요하지는 않을 수 있다. 또한, 본원에 도시된 하나 이상의 동작은 하나 이상의 별개의 동작 및/또는 국면(phases)에서 실행될 수 있다.
1202에서, 도핑 영역을 형성하기 위해 반도체 기판 내로 도펀트 종이 주입된다. 일부 실시예에서, 반도체 기판의 전방-측 내로의 주입이 수행된다. 대안적인 실시예에서, 반도체 기판의 후방-측 내로의 주입이 수행될 수 있다. 일부 실시예에서, 도펀트 종은 p-타입 도펀트를 포함할 수 있다. 도 4는 동작(1202)에 대응하는 일부 실시예에 대응하는 단면도를 도시한다.
1204에서, 이미지 센싱 엘리먼트가 반도체 기판의 전방-측 내에 형성된다. 일부 실시예에서, 이미지 센싱 엘리먼트는 반도체 기판의 전방-측 내로 도펀트 종을 주입함으로써 형성되는 포토다이오드를 포함할 수 있다. 도 5는 동작(1204)에 대응하는 일부 실시예에 대응하는 단면도를 도시한다.
1206에서, 반도체 기판의 전방-측을 따라 전달 트랜지스터가 형성된다. 도 5는 동작(1206)에 대응하는 일부 실시예에 대응하는 단면도를 도시한다.
1208에서, 반도체 기판의 전방-측 내에 플로팅 확산 웰이 형성된다. 도 5는 동작(1208)에 대응하는 일부 실시예에 대응하는 단면도를 도시한다.
1210에서, 반도체 기판의 전방-측 상의 전달 트랜지스터 위에 BEOL 금속화 스택이 형성된다. 도 6은 동작(1210)에 대응하는 일부 실시예에 대응하는 단면도를 도시한다.
1212에서, BEOL 금속화 스택은 핸들 기판에 본딩된다. 도 7은 동작(1212)에 대응하는 일부 실시예에 대응하는 단면도를 도시한다.
1214에서, 반도체 기판의 후방-측으로부터 재료를 제거함으로써 반도체 기판이 얇아진다. 도 8은 동작(1214)에 대응하는 일부 실시예에 대응하는 단면도를 도시한다.
1216에서, 반도체 기판 내로 연장되는 딥 트렌치를 형성하기 위해 반도체 기판의 후방-측이 선택적으로 에칭된다. 도 9는 동작(1216)에 대응하는 일부 실시예에 대응하는 단면도를 도시한다.
1218에서, 도핑 영역에 의해 이미지 센싱 엘리먼트로부터 분리되는 후방-측 딥 트렌치 격리(BDTI) 구조체를 형성하기 위해 딥 트렌치는 하나 이상의 유전체 재료로 충전된다. 도 10은 동작(1218)에 대응하는 일부 실시예에 대응하는 단면도를 도시한다.
1220에서, 반도체 기판의 후방-측 위에 컬러 필터 및 마이크로-렌즈가 형성된다. 도 11은 동작(1220)에 대응하는 일부 실시예에 대응하는 단면도를 도시한다.
따라서, 본 개시물은 암 전류 및 백색 픽셀 수를 감소시키도록 구성되는, 딥 트렌치 격리 구조체와 이미지 센싱 엘리먼트 사이에 배치되는 도핑 영역을 포함하는 CMOS 이미지 센서 및 그와 관련된 형성 방법에 관한 것이다.
일부 실시예에서, 본 개시물은 CMOS 이미지 센서에 관한 것이다. 이미지 센서는 반도체 기판 내에 배치되고 방사선을 전기 신호로 변환하도록 구성되는 이미지 센싱 엘리먼트를 포함하는 픽셀 영역을 포함한다. 이미지 센서는 또한 반도체 기판의 후방-측으로부터 픽셀 영역의 대향 측 상에 위치되는 반도체 기판 내의 포지션으로 연장되는 복수의 후방-측 딥 트렌치 격리(BDTI) 구조체를 포함한다. 이미지 센서는 또한 복수의 BDTI 구조체 사이에서 측방으로 배치되고 복수의 BDTI 구조체로부터 이미지 센싱 엘리먼트를 분리시키도록 구성되는 도핑 영역을 포함한다.
일부 실시예에서, 본 개시물은 CMOS 이미지 센서에 관한 것이다. 이미지 센서는 반도체 기판 내에 배치되는 포토다이오드, 및 반도체 기판의 후방-측으로부터 포토다이오드의 대향 측 상의 반도체 기판 내의 포지션으로 연장되는 복수의 후방-측 딥 트렌치 격리(BDTI) 구조체를 포함한다. 이미지 센서는 또한 반도체 기판의 후방-측을 따라 배치되고 복수의 BDTI 구조체로부터 포토다이오드를 분리시키도록 구성되는 도핑 영역을 포함한다. 이미지 센서는 또한 반도체 기판의 전방-측 상에 배치되고 하나 이상의 인터-레벨(inter-level) 유전체 층 내에 배치되는 복수의 금속 상호연결 층(metal interconnect layer)을 포함하는 BEOL(back-end-of-the-line: BEOL) 금속화 스택(metallization stack)을 포함한다.
또 다른 실시예에서, 본 개시물은 이미지 센서를 형성하는 방법에 관한 것이다. 방법은 도핑 영역을 형성하기 위해 도펀트 종을 반도체 기판 내에 주입하는 단계, 및 반도체 기판의 전방-측 내에 이미지 센싱 엘리먼트를 형성하는 단계를 포함한다. 방법은 또한 반도체 기판의 후방-측 내로 연장되는 복수의 딥 트렌치를 형성하기 위해 반도체 기판을 에칭하는 단계를 포함하고, 반도체 기판의 후방-측은 반도체 기판의 전방-측과 대향한다. 방법은 또한 도핑 영역에 의해 이미지 센싱 엘리먼트로부터 분리되는 후방-측 딥 트렌치 격리(BDTI) 구조체를 형성하기 위해 하나 이상의 유전체 재료로 복수의 딥 트렌치를 충전하는 단계를 포함한다.
전술한 바는 당업자가 본 개시물의 양상을 더 잘 이해할 수 있도록 여러 실시예의 피처를 개략한다. 당업자는 본원에 도입되는 실시예의 동일한 목적을 실행하고 및/또는 동일한 장점을 달성하기 위한 다른 프로세스 및 구조체를 설계하거나 수정하기 위한 기반으로서 본 개시물을 용이하게 이용할 수 있음을 인식해야 한다. 당업자는 또한 그와 같은 동등한 구성이 본 개시물의 정신 및 범위로부터 이탈하지 않는 것이고, 본 개시물의 정신 및 범위를 이탈하지 않고서 본원에 다양한 변경, 치환 및 개조를 수행할 수 있음을 깨달아야 한다.

Claims (10)

  1. CMOS 이미지 센서에 있어서,
    반도체 기판 내에 배치되고, 방사선을 전기 신호로 변환하도록 구성되는 이미지 센싱 엘리먼트를 포함하는, 픽셀 영역;
    상기 반도체 기판의 후방-측(back-side)으로부터 상기 픽셀 영역의 대향 측 상에 위치되는 상기 반도체 기판 내의 포지션까지 연장되는 복수의 후방-측 딥 트렌치 격리(back-side deep trench isolation: BDTI) 구조체; 및
    상기 복수의 BDTI 구조체 사이에서 측방으로 배치되고, 상기 복수의 BDTI 구조체로부터 상기 이미지 센싱 엘리먼트를 분리시키도록 구성되는, 도핑 영역
    을 포함하는,
    CMOS 이미지 센서.
  2. 제1항에 있어서,
    상기 이미지 센싱 엘리먼트는 제1 도핑 타입을 가지는 제1 영역 및 상기 제1 도핑 타입과 다른 제2 도핑 타입을 가지는 제2 영역을 가지는 포토다이오드를 포함하고,
    상기 제1 영역의 상기 대향 측은 상기 제2 영역 및 상기 도핑 영역과 접촉하는 것인,
    CMOS 이미지 센서.
  3. 제2항에 있어서,
    상기 도핑 영역은 상기 포토다이오드의 상기 제1 영역과 수직으로 접하는 p-타입 영역을 포함하는 것인,
    CMOS 이미지 센서.
  4. 제1항에 있어서,
    상기 반도체 기판의 전방-측(front-side) 상에 배치되고, 하나 이상의 인터-레벨(inter-level) 유전체 층 내에 배치되는 복수의 금속 상호연결 층을 포함하는, BEOL(back-end-of-the-line) 금속화 스택(metallization stack)을 더 포함하고,
    상기 반도체 기판의 전방-측은 상기 반도체 기판의 후방-측과 대향하는 것인,
    CMOS 이미지 센서.
  5. 제1항에 있어서,
    상기 복수의 BDTI 구조체는 상기 도핑 영역을 통해 상기 반도체 기판의 상기 후방-측으로부터 상기 이미지 센싱 엘리먼트로부터 측방으로 분리되는 포지션까지 수직으로 연장되는 것인,
    CMOS 이미지 센서.
  6. 제1항에 있어서,
    상기 복수의 BDTI 구조체는,
    상기 반도체 기판의 상기 후방-측 내의 트렌치를 라이닝(lining)하는 패시베이션 층; 및
    상기 트렌치 내에 배치되고, 하이-k(high-k) 유전체 층에 의해 상기 패시베이션 층으로부터 수직 및 측방으로 분리되는, 산화물 층
    을 포함하는 것인,
    CMOS 이미지 센서.
  7. 제6항에 있어서,
    상기 패시베이션 층은 상기 복수의 BDTI 구조체 중 인접한 구조체 사이의 상기 반도체 기판의 상기 후방-측 위에서 측방으로 연장되는 것인,
    CMOS 이미지 센서.
  8. 제7항에 있어서,
    상기 도핑 영역은 상기 반도체 기판의 상기 후방-측 위에서 측방으로 연장되는 상기 패시베이션 층의 섹션에 접하는 것인,
    CMOS 이미지 센서.
  9. CMOS 이미지 센서에 있어서,
    반도체 기판 내에 배치되는 포토다이오드;
    상기 반도체 기판의 후방-측으로부터 상기 포토다이오드의 대향하는 측 상의 상기 반도체 기판 내의 포지션까지 연장되는 복수의 후방-측 딥 트렌치 격리(back-side deep trench isolation: BDTI) 구조체;
    상기 반도체 기판의 상기 후방-측을 따라 배치되고, 상기 복수의 BDTI 구조체로부터 상기 포토다이오드를 분리시키도록 구성되는, 도핑 영역; 및
    상기 반도체 기판의 전방-측 상에 배치되고, 인터-레벨(inter-level) 유전체 층 내에 배치되는 복수의 금속 상호연결 층(metal interconnect layer)을 포함하는, BEOL(back-end-of-the-line) 금속화 스택(metallization stack)
    을 포함하는,
    CMOS 이미지 센서.
  10. 이미지 센서를 형성하는 방법에 있어서,
    도핑 영역을 형성하기 위해 도펀트 종(dopant species)을 반도체 기판 내에 주입하는(implanting) 단계;
    상기 반도체 기판의 전방-측(front-side) 내에 이미지 센싱 엘리먼트를 형성하는 단계;
    상기 반도체 기판의 상기 전방-측과 대향하는 상기 반도체 기판의 후방-측(back-side) 내로 연장되는 복수의 딥 트렌치(deep trench)를 형성하기 위해, 상기 반도체 기판을 에칭하는 단계; 및
    상기 도핑 영역에 의해 상기 이미지 센싱 엘리먼트로부터 분리되는 후방-측 딥 트렌치 격리(back-side deep trench isolation: BDTI) 구조체를 형성하기 위해 하나 이상의 유전체 재료로 상기 복수의 딥 트렌치를 충전하는 단계
    를 포함하는,
    이미지 센서를 형성하는 방법.
KR1020160008896A 2015-10-27 2016-01-25 이미지 센서 및 이미지 센서의 형성 방법 KR101864481B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/923,635 US9954022B2 (en) 2015-10-27 2015-10-27 Extra doped region for back-side deep trench isolation
US14/923,635 2015-10-27

Publications (2)

Publication Number Publication Date
KR20170049336A true KR20170049336A (ko) 2017-05-10
KR101864481B1 KR101864481B1 (ko) 2018-06-04

Family

ID=58490222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160008896A KR101864481B1 (ko) 2015-10-27 2016-01-25 이미지 센서 및 이미지 센서의 형성 방법

Country Status (5)

Country Link
US (6) US9954022B2 (ko)
KR (1) KR101864481B1 (ko)
CN (1) CN106611765B (ko)
DE (1) DE102016100013B4 (ko)
TW (1) TWI591810B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190037186A (ko) * 2017-09-28 2019-04-05 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 핀형 포토다이오드 이미지 센서에 대한 후방 측 깊은 트렌치 격리(bdti) 구조물
KR20190058347A (ko) * 2017-11-21 2019-05-29 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 감광 영역에 도핑층을 가지는 이미지 센서 소자 구조체
KR20190062241A (ko) * 2017-11-27 2019-06-05 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Cmos 이미지 센서용 다중 딥 트렌치 격리(mdti) 구조체
KR20210092645A (ko) * 2020-01-15 2021-07-26 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 딥 트렌치 격리 구조체 및 그 제조 방법

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4759590B2 (ja) * 2008-05-09 2011-08-31 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
US9954022B2 (en) 2015-10-27 2018-04-24 Taiwan Semiconductor Manufacturing Co., Ltd. Extra doped region for back-side deep trench isolation
WO2018085250A1 (en) * 2016-11-03 2018-05-11 Bae Systems Information And Electronic Systems Integration Inc. Backside illuminated global shutter cmos image sensor
US10204950B1 (en) * 2017-09-29 2019-02-12 Taiwan Semiconductor Manufacturing Company Ltd. SPAD image sensor and associated fabricating method
KR102411698B1 (ko) 2017-11-13 2022-06-22 삼성전자주식회사 이미지 센서 및 이의 형성 방법
CN108231814A (zh) * 2018-01-31 2018-06-29 德淮半导体有限公司 图像传感器及其形成方法
JP7250427B2 (ja) * 2018-02-09 2023-04-03 キヤノン株式会社 光電変換装置、撮像システム、および移動体
KR102531355B1 (ko) * 2018-03-20 2023-05-10 삼성전자주식회사 이미지 센서
US10797091B2 (en) 2018-05-31 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor imaging device having improved dark current performance
DE102018122798B4 (de) * 2018-05-31 2021-02-11 Taiwan Semiconductor Manufacturing Co. Ltd. Halbleiter-Bildgebungsvorrichtung mit verbesserter Dunkelstromleistungsfähigkeit
KR102554417B1 (ko) 2018-06-18 2023-07-11 삼성전자주식회사 이미지 센서
KR102309358B1 (ko) * 2018-08-15 2021-10-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 복합 bsi 구조물 및 그 제조 방법
US11211419B2 (en) 2018-08-15 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Composite bsi structure and method of manufacturing the same
US10658410B2 (en) * 2018-08-27 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor having improved full well capacity and related method of formation
US10867891B2 (en) * 2018-10-24 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Ion through-substrate via
US11031434B2 (en) * 2018-10-31 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Self aligned grids in BSI image sensor
TWI696842B (zh) * 2018-11-16 2020-06-21 精準基因生物科技股份有限公司 飛時測距感測器以及飛時測距方法
KR102636443B1 (ko) * 2018-12-12 2024-02-15 에스케이하이닉스 주식회사 노이즈 차단 구조를 포함하는 이미지 센싱 장치
US11201124B2 (en) * 2019-07-29 2021-12-14 Omnivision Technologies, Inc. Semiconductor devices, semiconductor wafers, and methods of manufacturing the same
TWI707465B (zh) 2019-10-09 2020-10-11 晶相光電股份有限公司 影像感測裝置及其形成方法
US11721774B2 (en) * 2020-02-27 2023-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Full well capacity for image sensor
TWI725765B (zh) * 2020-03-10 2021-04-21 力晶積成電子製造股份有限公司 具有表面微柱體結構的固態影像感測器暨其製作方法
JP2021163899A (ja) * 2020-04-01 2021-10-11 キヤノン株式会社 光電変換装置及びその製造方法
TWI818256B (zh) * 2020-05-28 2023-10-11 台灣積體電路製造股份有限公司 影像感測器的透明折射結構及其形成方法
US11515355B2 (en) 2020-06-15 2022-11-29 Taiwan Semiconductor Manufacturing Company, Limited Image sensor device and methods of forming the same
CN112002717B (zh) * 2020-07-31 2023-10-27 奥比中光科技集团股份有限公司 一种图像传感器像素阵列结构及制作方法
CN111785748A (zh) * 2020-08-10 2020-10-16 联合微电子中心有限责任公司 降低背照式图像传感器暗电流的方法及结构
US11574950B2 (en) * 2020-11-23 2023-02-07 Applied Materials, Inc. Method for fabrication of NIR CMOS image sensor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070096176A1 (en) * 2004-01-12 2007-05-03 Chandra Mouli Pixel and imager device having high-k dielectrics in isolation structures
JP2012023207A (ja) * 2010-07-14 2012-02-02 Toshiba Corp 裏面照射型固体撮像装置
JP5450633B2 (ja) * 2009-09-09 2014-03-26 株式会社東芝 固体撮像装置およびその製造方法
KR20150101681A (ko) * 2014-02-27 2015-09-04 삼성전자주식회사 이미지 센서 및 이의 제조 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1665031A (zh) * 2004-03-05 2005-09-07 联华电子股份有限公司 影像传感器组件及其制造方法
US8035142B2 (en) * 2004-07-08 2011-10-11 Micron Technology, Inc. Deuterated structures for image sensors and methods for forming the same
US7262400B2 (en) 2005-12-02 2007-08-28 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device having an active layer overlying a substrate and an isolating region in the active layer
KR20100025107A (ko) * 2008-08-27 2010-03-09 크로스텍 캐피탈, 엘엘씨 에어갭을 구비한 샐로우 트렌치 소자분리구조, 이를 이용한시모스 이미지 센서 및 그 제조방법
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
JP5172819B2 (ja) * 2009-12-28 2013-03-27 株式会社東芝 固体撮像装置
US8587081B2 (en) * 2010-04-28 2013-11-19 Calvin Yi-Ping Chao Back side illuminated image sensor with back side pixel substrate bias
US8390089B2 (en) 2010-07-27 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor with deep trench isolation structure
JP5708025B2 (ja) * 2011-02-24 2015-04-30 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
KR101931658B1 (ko) 2012-02-27 2018-12-21 삼성전자주식회사 이미지 센서의 단위 픽셀 및 이를 포함하는 이미지 센서
US8575009B2 (en) 2012-03-08 2013-11-05 International Business Machines Corporation Two-step hydrogen annealing process for creating uniform non-planar semiconductor devices at aggressive pitch
US9659981B2 (en) 2012-04-25 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Backside illuminated image sensor with negatively charged layer
KR101968197B1 (ko) 2012-05-18 2019-04-12 삼성전자주식회사 이미지 센서 및 이의 형성 방법
US8686527B2 (en) 2012-06-22 2014-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Porous Si as CMOS image sensor ARC layer
JP2014022448A (ja) 2012-07-13 2014-02-03 Toshiba Corp 固体撮像装置
US9368543B2 (en) 2014-01-15 2016-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device
US9281338B2 (en) * 2014-04-25 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor image sensor device having back side illuminated image sensors with embedded color filters
US9954022B2 (en) * 2015-10-27 2018-04-24 Taiwan Semiconductor Manufacturing Co., Ltd. Extra doped region for back-side deep trench isolation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070096176A1 (en) * 2004-01-12 2007-05-03 Chandra Mouli Pixel and imager device having high-k dielectrics in isolation structures
JP5450633B2 (ja) * 2009-09-09 2014-03-26 株式会社東芝 固体撮像装置およびその製造方法
JP2012023207A (ja) * 2010-07-14 2012-02-02 Toshiba Corp 裏面照射型固体撮像装置
KR20150101681A (ko) * 2014-02-27 2015-09-04 삼성전자주식회사 이미지 센서 및 이의 제조 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190037186A (ko) * 2017-09-28 2019-04-05 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 핀형 포토다이오드 이미지 센서에 대한 후방 측 깊은 트렌치 격리(bdti) 구조물
KR20190058347A (ko) * 2017-11-21 2019-05-29 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 감광 영역에 도핑층을 가지는 이미지 센서 소자 구조체
US10777590B2 (en) 2017-11-21 2020-09-15 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming image sensor device structure with doping layer in light-sensing region
KR20190062241A (ko) * 2017-11-27 2019-06-05 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Cmos 이미지 센서용 다중 딥 트렌치 격리(mdti) 구조체
KR20210092645A (ko) * 2020-01-15 2021-07-26 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 딥 트렌치 격리 구조체 및 그 제조 방법
US11450574B2 (en) 2020-01-15 2022-09-20 Taiwan Semiconductor Manufacturing Company Limited Deep trench isolation structure and method of making the same

Also Published As

Publication number Publication date
DE102016100013B4 (de) 2019-07-04
US9954022B2 (en) 2018-04-24
US20200066770A1 (en) 2020-02-27
TW201715713A (zh) 2017-05-01
US10276618B2 (en) 2019-04-30
US20220059583A1 (en) 2022-02-24
US20170117309A1 (en) 2017-04-27
CN106611765A (zh) 2017-05-03
US11728366B2 (en) 2023-08-15
US20190214414A1 (en) 2019-07-11
US20230335572A1 (en) 2023-10-19
DE102016100013A1 (de) 2017-04-27
KR101864481B1 (ko) 2018-06-04
US20180204862A1 (en) 2018-07-19
TWI591810B (zh) 2017-07-11
CN106611765B (zh) 2020-05-15
US10510789B2 (en) 2019-12-17
US11227889B2 (en) 2022-01-18

Similar Documents

Publication Publication Date Title
KR101864481B1 (ko) 이미지 센서 및 이미지 센서의 형성 방법
US10861894B2 (en) Multiple deep trench isolation (MDTI) structure for CMOS image sensor
US10304886B2 (en) Back-side deep trench isolation (BDTI) structure for pinned photodiode image sensor
US11996431B2 (en) Pixel device on deep trench isolation (DTI) structure for image sensor
KR102175614B1 (ko) 톱니 모양의 포토다이오드 구조물을 갖는 cmos 이미지 센서
CN106611766B (zh) 背照式图像传感器及其形成方法
KR102272115B1 (ko) 개선된 암 전류 성능을 갖는 반도체 이미징 디바이스
KR101973838B1 (ko) 반도체 소자 및 그 형성 방법
TW201347163A (zh) 影像感測器裝置及其形成方法
US20230197762A1 (en) Complementary metal-oxide-semiconductor image sensor and method of making
US20230261021A1 (en) Image sensor having a gate dielectric structure for improved device scaling
US10170515B2 (en) Implantation process for semiconductor device
KR20100045239A (ko) 굴절률이 다른 혼색 방지 절연막 구조를 갖는 이미지 센서및 그 제조 방법
KR20220151103A (ko) 크로스 토크 감소를 위한 딥 트렌치 격리부

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant