TW201347163A - 影像感測器裝置及其形成方法 - Google Patents

影像感測器裝置及其形成方法 Download PDF

Info

Publication number
TW201347163A
TW201347163A TW102115372A TW102115372A TW201347163A TW 201347163 A TW201347163 A TW 201347163A TW 102115372 A TW102115372 A TW 102115372A TW 102115372 A TW102115372 A TW 102115372A TW 201347163 A TW201347163 A TW 201347163A
Authority
TW
Taiwan
Prior art keywords
region
gate stack
substrate
image sensor
stack structure
Prior art date
Application number
TW102115372A
Other languages
English (en)
Other versions
TWI553842B (zh
Inventor
Szu-Ying Chen
Min-Feng Kao
Jen-Cheng Liu
Feng-Chi Hung
Dun-Nian Yaung
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW201347163A publication Critical patent/TW201347163A/zh
Application granted granted Critical
Publication of TWI553842B publication Critical patent/TWI553842B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本發明揭露包含一隔離井區的影像感測器裝置的形成方法，此隔離井區形成於一基底的一畫素區中，此隔離井區具有一第一導電形態。一閘極堆疊結構形成於此基底上的此隔離井區上方，一罩幕層形成於此隔離井區上方並覆蓋至少大部分的此閘極堆疊結構。以此閘極堆疊結構與此罩幕層為罩幕，將複數個摻雜物植入此畫素區內，以形成一摻雜隔離結構，此摻雜隔離結構具有第一導電形態。一源極區與一汲極區一源極區與一汲極區形成在此基底中且在此閘極堆疊結構的相反側此此源極區與此汲極區具有一第二導電形態，第二導電形態與第一導電形態相反。

Description

影像感測器裝置及其形成方法
本發明主要是關於一種半導體裝置及其形成方法，特別是關於一種影像感測器裝置及其形成方法。
一影像感測器是一數位影像系統例如一數位相機或數位攝影機的構件之一。一影像感測器裝置包含一畫素陣列(或柵格)，用以偵測光線並記錄所偵測的光線的強度(亮度)。上述畫素陣列是藉由累積電荷而對光線作出反應，例如光線愈多、電荷則愈多。然後，將累積的電荷用來(例如藉由其他電路系統)提供一色彩與亮度，用於適當的用途例如一數位相機。影像感測器裝置的一種形式是一背面受光式(backside illuminated；BSI)影像感測器裝置。背面受光式影像感測器裝置是用來感測投射至一基底(其支持上述背面受光影像感測器裝置的影像感測電路系統)的背面的一組光線。上述畫素柵格則位於上述基底的一前面，且上述基底是夠薄而足以使投射至上述基底的背面的光線得以到達上述畫素柵格。與前面受光式(front-side illuminated；FSI)影像感測器裝置相比，背面受光式影像感測器裝置具有較少的破壞性干涉。
積體電路的技術正持續進步。這些進步通常包含縮減裝置尺寸以降低製造成本、提升裝置集積度、提升速度及 提供更好的功能。在縮減尺寸而實現上述優點的同時，也直接對影像感測器裝置作出改善。
由於裝置的尺寸縮減，持續對影像感測器裝置作改善以進一步改善影像感測器裝置的影像品質。雖然現有的影像感測器裝置及其製造方法已普遍地符合其被賦予的目標，但隨著裝置尺寸的持續縮減，這些影像感測器裝置已不能滿足各方面的需求。
有鑑於此，本發明的一實施例是提供一種影像感測器裝置的形成方法，包含：在一基底的一畫素區中形成一隔離井區，上述隔離井區具有一第一導電形態；在上述基底上的上述隔離井區上方，形成一閘極堆疊結構；在上述隔離井區上方形成一罩幕層，並覆蓋至少大部分的上述閘極堆疊結構；以上述閘極堆疊結構與上述罩幕層為罩幕，對上述畫素區的一部分作離子佈植，以形成一摻雜隔離結構，其中上述摻雜隔離結構具有上述第一導電形態；以及在上述基底中且在上述閘極堆疊結構的相反側，形成一源極區與一汲極區，其中上述源極區與上述汲極區具有一第二導電形態，上述第二導電形態與上述第一導電形態相反。
在上述之影像感測器裝置的形成方法中，上述離子佈植步驟較好為以與上述基底的一前表面成75-90度的傾斜角而進行。
在上述之影像感測器裝置的形成方法中，較好為：上述摻雜隔離結構從上述閘極堆疊結構的一邊緣在上述閘 極堆疊結構的下方延伸的長度為長度L。
在上述之影像感測器裝置的形成方法中，較好為：上述長度L小於0.1μm。
在上述之影像感測器裝置的形成方法中，較好為：上述罩幕層覆蓋整個上述閘極堆疊結構。
在上述之影像感測器裝置的形成方法中，較好為：上述隔離井區是在上述基底的一前表面下方而與上述前表面相隔一距離W1，其中上述摻雜隔離結構是在上述基底內具有一深度D1，上述距離W1實質上等於上述深度D1。
在上述之影像感測器裝置的形成方法中，較好為：上述源極區與上述汲極區是被上述摻雜隔離結構圍繞。
在上述之影像感測器裝置的形成方法中，較好為：上述源極區與上述汲極區是被侷限在被上述罩幕層覆蓋的區域。
在上述之影像感測器裝置的形成方法中，較好為更包含：在被上述摻雜隔離結構圍繞的上述畫素區形成至少一光偵測器(photodetector)。
本發明的另一實施例是提供一種影像感測器裝置的形成方法，包含：在一基底中，提供具有一前表面的一畫素區，其中上述前表面是由一第一軸與一第二軸劃定，上述第二軸垂直於上述第一軸；在上述畫素區中的上述前表面上，沿著上述第一軸形成一閘極堆疊結構，上述閘極堆疊結構具有沿著上述第一軸的一第一長度X1與沿著上述第二軸的一第二長度Y1；在大部分的上述閘極堆疊結構及上述前表面的一部分的上 方，形成一罩幕層，以劃定一主動區；以及以一傾斜角將複數個摻雜物植入上述基底，以在上述畫素區形成一摻雜隔離結構，其中上述摻雜隔離結構圍繞上述主動區。
在上述之影像感測器裝置的形成方法中，較好為：上述主動區具有沿著上述第一軸的一長度X2，上述長度X2不大於上述第一長度X1。
在上述之影像感測器裝置的形成方法中，較好為：上述傾斜角在75度至90度的範圍內。
在上述之影像感測器裝置的形成方法中，較好為：上述摻雜隔離結構從上述閘極堆疊結構的一邊緣在上述閘極堆疊結構的下方延伸的長度為長度L。
在上述之影像感測器裝置的形成方法中，較好為：上述長度L小於0.1μm。
在上述之影像感測器裝置的形成方法中，較好為在植入複數個摻雜物的步驟之後，更包含：在上述主動區中且在上述閘極堆疊結構的相反側，形成一源極區與一汲極區。
在上述之影像感測器裝置的形成方法中，較好為更包含：在被上述摻雜隔離結構圍繞的上述基底中形成至少一光感測區，其中上述至少一光感測區的導電形態與上述摻雜隔離結構的導電形態相反。
本發明的又另一實施例是提供一種影像感測器裝置，包含：一基底，具有一第一表面；一隔離井區，置於上述基底內，並在上述第一表面下方而與上述第一表面相隔一距離W1；一閘極堆疊結構，置於上述隔離井區上方且在上述基底的 上述第一表面上，上述閘極堆疊結構具有一邊緣；以及一摻雜隔離結構，置於上述基底內且圍繞一主動區；其中：上述閘極堆疊結構是置於上述主動區上；以及上述摻雜隔離結構具有一頂角部並從上述閘極堆疊結構的上述邊緣在上述閘極堆疊結構的下方延伸的長度為長度L，上述頂角部對準於上述閘極堆疊結構的上述邊緣。
在上述之影像感測器裝置中，較好為：上述摻雜隔離結構在上述閘極堆疊結構的上述邊緣附近具有一凸面部。
在上述之影像感測器裝置中，較好為：上述長度L小於0.1μm。
在上述之影像感測器裝置中，較好為：上述隔離井區基底與上述摻雜隔離結構具有相同的導電形態。
100‧‧‧影像感測器裝置
101‧‧‧畫素區
102‧‧‧周邊區
104‧‧‧基底
104A‧‧‧前表面
104B‧‧‧背表面
106‧‧‧光偵測器
106A‧‧‧感光區
106B‧‧‧固定層
108‧‧‧摻雜隔離結構
108C‧‧‧頂角部
109‧‧‧隔離井區
110‧‧‧轉換電晶體
112‧‧‧重設電晶體
114‧‧‧源極追隨電晶體
114E‧‧‧邊緣
114G‧‧‧閘極堆疊結構
116‧‧‧選擇電晶體
118A‧‧‧摻雜區
118B‧‧‧摻雜區
118C‧‧‧邊緣
120‧‧‧浮置擴散區(摻雜區)
122‧‧‧p型金屬-氧化物-半導體電晶體
122A‧‧‧閘極堆疊結構
122B‧‧‧源/汲極區
122C‧‧‧n型井區
124‧‧‧n型金屬-氧化物-半導體電晶體
124A‧‧‧閘極堆疊結構
124B‧‧‧源/汲極區
124C‧‧‧p型井區
126‧‧‧介電隔離結構
128‧‧‧多層內連線
130‧‧‧導電構件
132‧‧‧導電構件
134‧‧‧層間介電層
136‧‧‧載體基板
138‧‧‧摻雜層
140‧‧‧抗反射層
142‧‧‧彩色濾光器
144‧‧‧透鏡
146‧‧‧入射線
200‧‧‧部分
202‧‧‧罩幕層
203‧‧‧主動區
204‧‧‧摻雜物
300‧‧‧方法
301‧‧‧步驟
302‧‧‧步驟
303‧‧‧步驟
304‧‧‧步驟
305‧‧‧步驟
第1圖是一俯視圖，顯示本發明各種實施例之影像感測器裝置。
第2A圖是一放大的俯視圖，顯示第1圖的影像感測器裝置中的一畫素區。
第2B圖是一放大的俯視圖，顯示第2A圖的影像感測器裝置中的畫素區的一部分。
第2C圖是一剖面圖，顯示沿著第2A圖的B-B'線的畫素區的剖面以及本發明的一或多個實施例之影像感測器裝置的一周邊區。
第3圖是一流程圖，顯示本發明的一或多個實施例之影像 感測器裝置的形成方法。
第4A圖是一俯視圖，顯示第2A圖中的影像感測器裝置的畫素區的一部分在第3圖所示各種實施例之影像感測器裝置的形成方法中某一步驟的情況。
第4B圖是一剖面圖，顯示第2A圖中的影像感測器裝置的畫素區的一部分在第3圖所示各種實施例之影像感測器裝置的形成方法中某一步驟的情況。
第5圖是一俯視圖，顯示第2A圖中的影像感測器裝置的畫素區的一部分在第3圖所示各種實施例之影像感測器裝置的形成方法中某一步驟的情況。
第6A圖是一俯視圖，顯示第2A圖中的影像感測器裝置的畫素區的一部分在第3圖所示各種實施例之影像感測器裝置的形成方法中某一步驟的情況。
第6B圖是一剖面圖，顯示第2A圖中的影像感測器裝置的畫素區的一部分在第3圖所示各種實施例之影像感測器裝置的形成方法中某一步驟的情況。
第6C圖是一剖面圖，顯示第2A圖中的影像感測器裝置的畫素區的一部分在第3圖所示各種實施例之影像感測器裝置的形成方法中某一步驟的情況。
第7A圖是一俯視圖，顯示第2A圖中的影像感測器裝置的畫素區的一部分在第3圖所示各種實施例之影像感測器裝置的形成方法中某一步驟的情況。
第7B圖是一剖面圖，顯示第2A圖中的影像感測器裝置的畫素區的一部分在第3圖所示各種實施例之影像感測器裝置的 形成方法中某一步驟的情況。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：第1圖是一俯視圖，顯示本發明各種實施例之一影像感測器裝置100。在圖式中的實施例中，影像感測器裝置100是一背面受光式(backside illuminated；BSI)影像感測器裝置。影像感測器裝置100具有複數個畫素區101構成的陣列，每個畫素區101是一行一行(例如C1至Cx)、一列一列(例如R1至Ry)地排列。「畫素區」這個名詞指的是一個單位元件，其包含的構件(例如一光偵測器(photodetectors)及各種電路系統)可具有各種半導體裝置來將電磁輻射轉換為電性訊號。在畫素區101中的光偵測器可包含光二極體(photodiode)、互補式金屬-氧化物-半導體(complimentary metal-oxide-semiconductor；CMOS)影像感測器、電荷耦合裝置(charge coupled device；CCD)感測器、主動式感測器、被動式感測器、及/或其他感測器。可將畫素區101設計為具有各種感測器形態，例如一組畫素區101可以是互補式金屬-氧化物-半導體影像感測器、另一組畫素區101則可以是被動式感測器。在圖式中的實施例中，每個畫素區101可具有一光偵測器例如光閘極式(photogate-type)的光偵測器，以記錄光線(輻射)的強度或亮度。每個畫素區101亦可包含各種半導體裝置例如各種電晶體，包含：一轉換電晶體(transfer transistor)、一重設電晶體(reset transistor)、一源 極追隨電晶體(source-follower transistor)、一選擇電晶體(select transistor)、其他適用的電晶體、或上述之組合。附加的電路系統、輸入元件及/或輸出元件可位於影像感測器裝置100的一周邊區域。在上述周邊區中的這些電路系統、輸入元件及/或輸出元件是耦接於畫素區101以對畫素區101提供操作環境並支援外界與畫素區101的通訊。為了簡潔，在本說明書中是敘述具有單一畫素區的一影像感測器裝置，但一般而言，可由一個陣列的這樣的畫素區來形成第1圖所示的影像感測器裝置100。
第2A圖是一基底(未繪示於第2A圖)上的影像感測器裝置100中的一畫素區101的放大俯視圖。畫素區101是一個單位元件，其包含至少一光偵測器106及各種電路系統來將電磁輻射轉換為電性訊號。在圖式中的實施例中，光偵測器106具有一光二極體，以記錄光線(輻射)的強度或亮度。畫素區101可包含各種電晶體，包含：一轉換電晶體110、一重設電晶體112、一源極追隨電晶體114、一選擇電晶體116、其他適用的電晶體、或上述之組合。畫素區101亦可包含在基底中的各種摻雜區，例如摻雜區118A、118B與120。摻雜區118A與118B是用來作為前述電晶體的源/汲極。摻雜區120亦可被稱為一浮置擴散區120。浮置擴散區120是位於轉換電晶體110的一閘極堆疊結構與重設電晶體112的一閘極堆疊結構之間，並作為轉換電晶體110與重設電晶體112的源/汲極區中的一個。一導電構件132重疊於源極追隨電晶體114的一閘及堆疊結構的一部分，並連接於浮置擴散區120。影像感測器裝置100亦包含形成於基底 中的各種隔離結構(例如第2A圖中的摻雜隔離結構108與第2C圖中的介電隔離結構126)，以隔離上述基底的各種區域，避免各種區域間的漏電流。在圖式中的實施例中，摻雜隔離結構108是形成於畫素區101中以隔離光偵測器106、轉換電晶體110、重設電晶體112、源極追隨電晶體114與選擇電晶體116。第2B圖是畫素區101的一部分200的一放大俯視圖。源極追隨電晶體114的一對應的閘極堆疊結構是形成於畫素區101上。作為源/汲極區的摻雜區118B是置於鄰接源極追隨電晶體114的閘極堆疊結構之處。摻雜隔離結構108是圍繞摻雜區118B與源極追隨電晶體114的閘極堆疊結構。
第2C圖是一剖面圖，顯示沿著第2A圖的B-B'線的畫素區101的剖面以及影像感測器裝置100的一周邊區102。影像感測器裝置100具有一基底104，基底104具有一前表面104A與一背表面104B。在圖式中的實施例中，基底104是包含矽的半導體基底。基底104尚可包含其他元素半導體、化合物半導體或上述之組合，來取代矽或與矽一起包含於基底104中，其中上述其他元素半導體例如為鍺及/或鑽石，上述化合物半導體包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦，上述合金半導體包含矽鍺(SiGe)、磷化砷化鎵(GaAsP)、砷化鋁銦(AlInAs)、砷化鋁鎵(AlGaAs)、砷化鎵銦(GaInAs)、磷化鎵銦(GaInP)及/或磷化砷化鎵銦(GaInAsP)。基底104可以是絕緣層上覆半導體(semiconductor on insulator；SOI)的結構。基底104可具有各種摻雜結構，視設計需求(例如p型基底或n型基底)。在某些實施例中，上述p型指的是使電洞成為一半導體 材料中主要的電荷載子，而上述n型指的是使電子成為一半導體材料中主要的電荷載子。在圖式中的實施例中，基底104是一p型基底。摻雜在基底104中的p型摻雜物包含硼、鎵、銦、其他適合的p型摻雜物或上述之組合。
畫素區101包含至少一光偵測器106，例如為一光二極體，其具有一感光區106A與一固定層(pinned layer)106B。感光區106A是具有形成於基底104(具體而言，沿著基底104的前表面104A)中的第一導電形態的摻雜物之摻雜區。在圖式中的實施例中，感光區106A是一n型摻雜區。固定層106B是在基底104的前表面104A重疊於感光區106A的一摻雜層。固定層106B所具有的摻雜物的導電形態與感光區106A的摻雜物的導電形態相反。在圖式中的實施例中，固定層106B是一p型離子佈植層。畫素區101還包含各種電晶體，例如轉換電晶體110(如第2A圖所示)、重設電晶體112(如第2A圖所示)、源極追隨電晶體114(如第2A圖所示)及選擇電晶體116(如第2A圖所示)。每個電晶體具有置於基底104的前表面104A上方的對應的閘極堆疊結構。在圖式中的實施例中，源極追隨電晶體114的閘極堆疊結構是在一隔離井區109上。隔離井區109的一上表面是與前表面104A相距一距離W1，距離W1是在1000 Å至3000 Å的範圍內。隔離井區109的一下表面則進一步在基底104內向著背表面104B延伸。隔離井區109具有第二導電形態，而與感光區106A的第一導電形態相反。在圖式中的實施例中，隔離井區109是一p型摻雜區，用於隔離井區109的摻雜劑量為1×1011至3×1011原子/cm3。隔離井區109是圍繞光偵測器106的感光區 106A。每個電晶體的閘極堆疊結構是具有一閘介電層與一閘極層。上述閘介電層具有一介電材料，例如氧化矽、一高介電常數(高k值)介電材料、其他介電材料或上述之組合。高介電常數介電材料的例子包含HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、氧化鋯、氧化鋁、二氧化鉿-三氧化二鋁(HfO2-Al2O3)混合物或上述之組合。上述閘極層包含複晶矽及/或一金屬，上述金屬包含Al、Cu、Ti、Ta、W、Mo、TaN、NiSi、CoSi、TiN、WN、TiAl、TiAlN、TaCN、TaC、TaSiN或上述之組合。
周邊區102可包含耦合於畫素區101的讀出電路(readout circuitry)及/或控制電路(control circuitry)，以對畫素區101提供一操作環境。在圖式中的實施例中，是顯示一p型金屬-氧化物-半導體電晶體122與一n型金屬-氧化物-半導體電晶體124。p型金屬-氧化物-半導體電晶體122具有一閘極堆疊結構122A與源/汲極區122B，源/汲極區122B是具有p型導電形態並形成於一n型井區122C中。n型金屬-氧化物-半導體電晶體124具有一閘極堆疊結構124A與源/汲極區124B，源/汲極區124B是具有n型導電形態並形成於一p型井區124C中。
影像感測器裝置100更包含複數個摻雜隔離結構108與複數個介電隔離結構126，摻雜隔離結構108是形成於畫素區101的基底104中，介電隔離結構126是形成於周邊區102的基底104中。摻雜隔離結構108與介電隔離結構126是隔離基底104的各種區域，以避免在各種區域間發生漏電流。在圖式中的實施例中，摻雜隔離結構108與介電隔離結構126是隔離p型金屬-氧化物-半導體電晶體122與n型金屬-氧化物-半導體電晶 體124、光偵測器106、轉換電晶體110(如第2A圖所示)、重設電晶體112(如第2A圖所示)、源極追隨電晶體114(如第2A圖所示)及選擇電晶體116(如第2A圖所示)。
每個摻雜隔離結構108具有一深度D1，從前表面104A延伸而進入基底104，深度D1的範圍是1000 Å-3000 Å。摻雜隔離結構108與隔離井區109一樣，具有第二導電形態。摻雜隔離結構108的深度D1實質上等於隔離井區109到基底104的前表面104A的距離W1。
摻雜隔離結構108與隔離井區109圍繞光偵測器106的感光區106A，以避免光偵測器106與其他區域之間的水平漏電流路徑。在圖式中的實施例中，摻雜隔離結構108是一p型摻雜區域。摻雜隔離結構108的p型摻雜物包含硼(B)、BF2、鎵、銦、其他適當的p型摻雜物或上述之組合，摻雜物的摻雜劑量是2×1012至8×1012原子/cm3。當隔離井區109是一n型摻雜區而取代前述的p型摻雜區，摻雜隔離結構108亦是一n型摻雜區。摻雜隔離結構108的n型摻雜物包含磷、砷、其他適當的n型摻雜物或上述之組合。
介電隔離結構126包含氧化矽、氮化矽、氧氮化矽、其他絕緣材料或上述之組合。每個介電隔離結構126具有一深度D2，從前表面104A延伸而進入基底104，深度D2的範圍是2000 Å-3000 Å。介電隔離結構126的形成可包含一微影製程、一蝕刻製程以蝕刻出從前表面104A到基底104內之一溝槽以及一沉積製程以以介電材料填充上述溝槽(例如藉由一化學氣相沉積(chemical vapor deposition；CVD))製程。
影像感測器裝置100更包含一多層內連線(multilayer interconnect；MLI)128，多層內連線128是置於基底104的前表面104A的上方，包含在光偵測器106的上方。多層內連線128是耦接於影像感測器裝置100的各種構件，例如光偵測器106，而可操作影像感測器裝置100的各種構件，以適當地對照射而來的光線(影像傳播)作出反應。多層內連線128包含各種導電構件130與132，其可以是垂直內連線130例如接點或介層結構130、以及水平內連線132例如金屬線132。各種導電構件130與132包含導電材料例如鋁、鋁/矽/銅合金、鈦、氮化鈦、鎢、複晶矽、金屬矽化物或上述之組合。
多層內連線128的各種導電構件130與132是介於一層間介電層(interlayer dielectric；ILD)134中。層間介電層134可包含二氧化矽、氮化矽、氧氮化矽、以四乙氧基矽烷(tetraethoxysilane；TEOS)為前驅物的氧化物、磷矽玻璃(phosphosilicate glass；PSG)、硼磷矽玻璃(boronphosphatesilicate glass；BPSG)、摻氟的二氧化矽(fluorinated silicate glass；FSG)、黑鑽石®(BLACK DIAMOND®)(美國加州的Santa Clara的應用材料)、氟化非晶碳(amorphous fluorinated carbon)、低介電常數介電材料、聚醯亞胺(polyimide)或上述之組合。層間介電層134是具有一多層結構。
一載體基板136是置於基底104的前表面104A的上方。在圖式中的實施例中，載體基板136是與多層內連線128接合。載體基板136具有矽或玻璃。載體基板136可對形成在基底 104的前表面104A上的各種結構(例如光偵測器106)提供保護，並亦對基底104的背表面104B進行製程時提供機械強度及支持。
影像感測器裝置100更包含一摻雜層138，摻雜層138是置於基底104的背表面104B。摻雜層138是藉由一離子佈植製程、擴散製程、退火製程或上述之組合而形成。在圖式中的實施例中，摻雜層138包含p型(第二導電形態)摻雜物，例如硼、鎵、銦或上述之組合。摻雜層138具有的摻雜深度d是從基底104的背表面104B延伸進入基底104。可選擇摻雜層138的摻雜深度、摻雜濃度、摻雜分布形狀或上述之組合，藉由增加量子效率(quantum efficiency)、減少無光電流(dark current)或減少亮白點畫素(white pixel)缺陷來使影像品質最佳化。
影像感測器裝置100可更包含一抗反射層140、一彩色濾光器142與一透鏡144，抗反射層140、彩色濾光器142與透鏡144是置於基底104的背表面104B上方。抗反射層140包含一介電材料，例如氮化矽或氧氮化矽。
彩色濾光器142是置於抗反射層140的上方，並與光偵測器106的感光區106A對準。彩色濾光器142是被用來濾除可見光中不需要的波長。例如，彩色濾光器142可濾除紅色波長、綠色波長或藍色波長以外之向光偵測器106照射的可見光。在一例子中，彩色濾光器142包含一染料系(或色素系)的聚合物，以供濾除一特定的頻帶(例如光線的一特定波長)。
透鏡144是置於彩色濾光器142的上方，且亦對準於光偵測器106的感光區106A。透鏡144可以與光偵測器106、 彩色濾光器142有各種位置上的排列方式，而使透鏡144將入射線146聚焦在光偵測器106的感光區106A。此外，彩色濾光器142與透鏡144的位置亦可互換而取代上述結構，而使透鏡144位於抗反射層140與彩色濾光器142之間。
在一或多個實施例之影像感測器裝置100的操作中，影像感測器裝置100是用來接收傳播至基底104的背表面104B的一入射線146，透鏡144將入射線146導引至彩色濾光器142。然後，入射線146從彩色濾光器142經由抗反射層140而到達基底104與對應的光偵測器106，具體而言是對應的感光區106A。當光偵測器106曝露於入射線146時，光偵測器106會藉由累積電荷而對入射線146作出反應。請再一次參考第2A圖，當打開轉換電晶體110的閘極時，將電荷從光偵測器106轉移至浮置擴散區120。經由導電構件132(如第2A圖所示)的連接，源極追隨電晶體114可將電荷從浮置擴散區120轉換成電壓訊號。選擇電晶體116可允許藉由讀取的電子學原理，來讀取畫素陣列的單一的一列。重設電晶體112是作為一切換器，來重設浮置擴散區120。當打開重設電晶體112時，可有效地使浮置擴散區120連接至一電源供應器，而清除所有累積的電荷。
第3圖是一流程圖，顯示本發明的一或多個實施例之影像感測器裝置的形成方法300。在方法300的步驟301，一基底具有一畫素區，一隔離井區是形成於上述畫素區中，上述隔離井區具有一第一導電形態。在圖式中的實施例中，上述第一導電形態是一p型極性。另外，上述第一導電形態亦可以是一n型極性而取代上述p型極性。在一實施例中，上述隔離井區 是與上述基底的一前表面相距有一距離W1，距離W1是在1000 Å至3000 Å的範圍內。接下來，持續進行方法300而來到步驟302，其中將一閘極堆疊結構形成於上述基底上的上述隔離井區的上方。持續進行方法300而來到步驟303，其中將一罩幕層形成於上述隔離井區的上方，並覆蓋上述閘極堆疊結構的至少大部分。持續進行方法300而來到步驟304，其中將複數個摻雜物植入未被上述罩幕層覆蓋的畫素區內，以形成環繞上述閘極堆疊結構的摻雜隔離結構。上述複數個摻雜物具有第一導電形態。在圖式中的實施例中，上述第一導電形態是p型極性。另外，上述第一導電形態亦可以是一n型極性而取代上述p型極性。持續進行方法300而來到步驟305，其中將源/汲極區形成在上述基底中，且形成在上述閘極堆疊結構的相反側。上述源/汲極區具有與上述第一導電形態相反的一第二導電形態。在圖式中的實施例中，上述第二導電形態是n型極性。另外，上述第二導電形態亦可以是一p型極性而取代上述n型極性。另外，請瞭解還可在方法300前、方法300當中及方法300之後加上其他步驟。
第4A至7B圖是一系列之俯視圖與剖面圖，顯示影像感測器裝置100的畫素區101的一部分200在第3圖所示各種實施例之影像感測器裝置的形成方法中各步驟的情況。為了方便理解本案發明的概念，各個圖式均作了若干程度的簡化。
請再一次參考第3圖，從步驟301開始進行方法300，持續到步驟302。
第4A圖是一俯視圖，顯示在施行步驟301與302之 後的畫素區101的一部分200；第4B圖是一剖面圖，顯示沿著第4A圖的線段A-A'之部分200的剖面。一基底104具有一前表面104A與一背表面104B。前表面104A是由一第一軸(沿著線段B-B')與垂直於上述第一軸的一第二軸(沿著線段A-A')定義。基底104是一半導體基底，其包含矽。在圖式中的實施例中，基底104是一p型矽基底。摻雜於基底104的p型摻雜物包含硼、鎵、銦、其他適當的p型摻雜物或上述之組合。基底104亦可包含如前文所述的其他適當材料，取代矽基底。
具有一第一導電形態的一隔離井區109是形成於畫素區101內。隔離井區109是在基底104的前表面104A的下方，並與其相距有一距離W1，距離W1是在1000 Å至3000 Å的範圍內。隔離井區109的一下表面則進一步在基底104內向著背表面104B延伸。隔離井區109是藉由微影蝕刻的圖形化及離子佈植製程而形成。在圖式中的實施例中，隔離井區109是一p型摻雜區。隔離井區109的p型摻雜物包含硼、鎵、銦或上述之組合。上述摻雜物的摻雜劑量為1×1011至3×1011原子/cm3。此外，隔離井區109亦可以是一n型摻雜區而取代前述p型摻雜區，此n型摻雜區包含的n型摻雜物例如為磷、砷、其他適當的n型摻雜物或上述之組合。
接下來，在隔離井區109的上方且在基底104的前表面104A上，形成一閘極堆疊結構。在圖式中的實施例中，為了繪示上的方便，是顯示源極追隨電晶體114的閘極堆疊結構。在此處，源極追隨電晶體114的閘極堆疊結構是被標示為閘極堆疊結構114G。閘極堆疊結構114G具有沿著上述第一軸 (沿著線段B-B')的一長度X1與沿著上述第二軸(沿著線段A-A')的一長度Y1。閘極堆疊結構114G是形成於隔離井區109的範圍內。閘極堆疊結構114G的長度Y1是被定義為源極追隨電晶體114的一通道區長度。閘極堆疊結構114G是藉由一適當的製程形成，包含沉積、微影的圖形化以及蝕刻製程。閘極堆疊結構114G是具有一閘介電層與一閘極層。上述閘介電層具有一介電材料，例如氧化矽、一高介電常數(高k值)介電材料、其他介電材料或上述之組合。高介電常數介電材料的例子包含HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、氧化鋯、氧化鋁、二氧化鉿-三氧化二鋁(HfO2-Al2O3)混合物或上述之組合。上述閘極層包含複晶矽及/或一金屬，上述金屬包含Al、Cu、Ti、Ta、W、Mo、TaN、NiSi、CoSi、TiN、WN、TiAl、TiAlN、TaCN、TaC、TaSiN或上述之組合。
請再一次參考第3圖，繼續進行方法300，而至步驟303，將一罩幕層形成於上述隔離井層的上方，並覆蓋上述閘極堆疊結構的至少大部分區域。
第5圖是一俯視圖，顯示在施行步驟303之後的畫素區101的部分200。一罩幕層202(以虛線顯示)是形成於隔離井區109的上方，並覆蓋閘極堆疊結構104G的至少大部分區域。罩幕層202是用來劃定源極追隨電晶體114的一主動區203。在後續的製程中，可將源極追隨電晶體114的源/汲極區(顯示在第7A圖的源/汲極區118B)形成在主動區203的範圍內。被主動區203覆蓋的主動區203具有沿著上述第一軸(沿著線段B-B')的一長度X2與沿著上述第二軸(沿著線段A-A')的一長度 Y2。主動區203的長度X2是被定義為源極追隨電晶體114的一通道區寬度。主動區203的長度X2是不會比閘極堆疊結構114G之沿著上述第一軸(沿著線段B-B')的一長度X1還長。後續形成的源/汲極區(顯示在第7A圖的源/汲極區118B)是被侷限於主動區203的範圍內。在一實施例中，整個閘極堆疊結構114G是被罩幕層202所覆蓋，而罩幕層202的邊緣是實質上沿著上述第一軸(沿著線段B-B')與閘極堆疊結構114G的邊緣對準。在其他實施例中，如第5圖所示，沿著上述第一軸(沿著線段B-B')之閘極堆疊結構114G的少部分未被罩幕層202覆蓋。罩幕層202是藉由微影的圖形化製程所形成，以劃定出隔離井區109與閘極堆疊結構114G上方的一結構。上述微影的圖形化製程包含光阻塗佈、軟烤(soft baking)、罩幕對準、曝光、曝光後烘烤、光阻的顯影、清洗、烘乾(例如硬烤(hard baking))或上述之組合。
請再一次參考第3圖，持續進行方法300而來到步驟304。將複數個摻雜物植入未被上述罩幕層覆蓋的上述畫素區內，以形成環繞上述閘極堆疊結構的摻雜隔離結構。上述複數個摻雜物具有第一導電形態，與上述隔離井區一樣。在圖式中的實施例中，上述第一導電形態是p型極性。另外，上述第一導電形態亦可以是一n型極性而取代上述p型極性。
第6A圖是一俯視圖，顯示在施行步驟304之後的畫素區101的部分200；第6B圖是一剖面圖，顯示沿著第6A圖的線段A-A'之部分200的剖面；第6C圖是一剖面圖，顯示沿著第6A圖的線段B-B'之部分200的剖面。請參考第6B與6C圖，將複數個摻雜物204植入未被罩幕層202覆蓋的畫素區101的部分 200中，以形成摻雜隔離結構108。上述複數個摻雜物204是與隔離井區109一樣具有上述第一導電形態。摻雜隔離結構108是形成來圍繞被罩幕層202覆蓋之源極追隨電晶體114的主動區203。在圖式中的實施例中，摻雜隔離結構108是一p型摻雜區域。摻雜隔離結構108的p型摻雜物包含硼(B)、BF2、鎵、銦、其他適當的p型摻雜物或上述之組合，摻雜物的摻雜劑量是2×1012至8×1012原子/cm3。上述離子佈植是以一傾斜角進行，上述傾斜角是在平行於前表面104A的平面與離子佈植的入射離子束之間，為75度-90度。每個摻雜隔離結構108具有一深度D1，其從前表面104A延伸進入基底104，深度D1是在1000 Å至3000 Å的範圍內。摻雜隔離結構108的深度D1是實質上等於隔離井區109到基底104的前表面104A的距離W1。摻雜隔離結構108與隔離井區109是圍繞源極追隨電晶體114的主動區203，並亦圍繞光偵測器106(如第2A與2C圖所示)的感光區106A，而可以消除在源極追隨電晶體114與光偵測器106之間可能存在的水平漏電流的路徑。當深度D1小於1000 Å，摻雜隔離結構108可能無法電性隔離各個不同區域，而可能會降低影像感測器裝置100的裝置性能。當深度D1大於3000 Å，罩幕層202則無法有效地保護其下方的閘極堆疊結構114G，而在進行高能量離子佈植以達成深度D1的摻雜隔離結構108的過程中，閘極堆疊結構114G可能會受到來自此高能量離子佈植製程的傷害。
由於是以上述傾斜角來進行離子佈植，如第6C圖所示，摻雜隔離結構108可能會延伸到閘極堆疊結構114G的下方，沿著上述第一軸(沿著線段B-B')延伸了一長度L，而形成閘 極堆疊結構114G的一邊緣114E。閘極堆疊結構114G是在摻雜隔離結構108的具有長度L的一部分的上方，此長度L小於0.1μm。摻雜隔離結構108的輪廓是具有一凸面部分，此凸面部分是從邊緣114E開始，沿著上述第一軸(沿著線段B-B')。同樣地，上述輪廓的一頂角部108C是對準於閘極堆疊結構114G的邊緣114E。當上述頂角大於90度，閘極堆疊結構114G則不會位於摻雜隔離結構108的一部分上。如此一來，閘極堆疊結構114G的邊緣部分可能未充分受到隔離，而可能無法良好地控制影像感測器裝置100的裝置性能。在某些情況中，會有沿著閘極堆疊結構114G的邊緣114E(沿著第二軸的線段A-A')的一漏電流路徑，可能在操作影像感測器裝置100的過程中，造成後續形成的源/汲極區之間的短路。當上述傾斜角小於75度時，摻雜隔離結構108可能會在閘極堆疊結構114G的下方延伸過長的長度，使通道區寬度X2縮短，而會影響到裝置效能。在某些實施例中，摻雜隔離結構108是一n型摻雜區，其包含的n型摻雜物例如為磷、砷、其他適當的n型摻雜物或上述之組合。
請再一次參考第3圖，持續進行方法300而來到步驟305，其中將源/汲極區形成在上述基底中，且形成在上述閘極堆疊結構的相反側。上述源/汲極區具有與上述第一導電形態相反的一第二導電形態。在圖式中的實施例中，上述第二導電形態是n型極性。另外，上述第二導電形態亦可以是一p型極性而取代上述n型極性。
第7A圖是一俯視圖，顯示在施行步驟305之後的畫素區101的部分200；第7B圖是一剖面圖，顯示沿著第7A圖的 線段A-A'之部分200的剖面。源/汲極區118B是形成在基底104上的隔離井區109的上方的閘極堆疊結構114G的相反側。源/汲極區118B具有沿著上述第一軸(沿著線段B-B')的長度X2。源/汲極區118B的長度X2是被定義為源極追隨電晶體114的通道區寬度。如前文所述，罩幕層202劃定出主動區203，並使源/汲極區118B侷限於主動區203中。沿著上述第一軸(沿著線段B-B')，主動區203的長度X2不大於閘極堆疊結構114G的長度X1。如第7A圖所示，源/汲極區118B的邊緣118C並未沿著上述第一軸(沿著線段B-B')突出於閘極堆疊結構114G的邊緣114E的上方。藉由此一結構，在操作影像感測器裝置100的過程中，漏電流路徑不會從汲極區沿著閘極堆疊結構114G的邊緣114E而到源極區。此結構避免影像感測器裝置100發生短路，因此源/汲極區118B之間的電流就被侷限在沿著上述第二軸(沿著線段A-A')之上述閘極寬度(通道區寬度)X2的範圍內。因此，可以精確地控制影像感測器裝置100的裝置性能。
源/汲極區118B具有與摻雜隔離結構108及隔離井區109之上述第一導電形態相反的一第二導電形態。第2A圖的浮置擴散區120亦具有上述第二導電形態，而作為用於轉換電晶體110與重設電晶體112的源/汲極區之一。在圖式中的實施例中，源極追隨電晶體114是一n型金屬-氧化物-半導體電晶體，源/汲極區118B是n摻雜區。源/汲極區118B的n型摻雜物包含磷、砷、其他適當的n型摻雜物或上述之組合。此外，源極追隨電晶體114亦可以是一p型金屬-氧化物-半導體電晶體，取代上述n型金屬-氧化物-半導體電晶體。源/汲極區118B的p型摻雜 物包含硼(B)、BF2、鎵、銦、其他適當的p型摻雜物或上述之組合。
另外，請瞭解還可在方法300前、方法300當中及方法300之後加上其他步驟。例如，如第3C圖所示，影像感測器裝置100更包含一光偵測器106，例如為一光二極體，其具有一感光區106A與一固定層106B。感光區106A是具有形成於基底104(具體而言，沿著基底104的前表面104A)中的上述第二導電形態的摻雜物之摻雜區。感光區106A的上述第二導電形態是與摻雜隔離結構108及隔離井區109的上述第一導電形態相反。在圖式中的實施例中，感光區106A是一n型摻雜區。固定層106B是一摻雜層，其在基底104的前表面104A與感光區106A重疊。固定層106B所具有的導電形態與感光區106A的導電形態相反。在圖式中的實施例中，固定層106B是一p型摻雜層。光偵測器106是被摻雜隔離結構108及隔離井區109圍繞。
影像感測器裝置100更包含一多層內連線128，多層內連線128是置於基底104的前表面104A的上方。多層內連線128包含各種導電構件130與132，其可以是垂直內連線130例如接點或介層結構130、以及水平內連線132例如金屬線132。各種導電構件130與132可藉由適當的製程來形成，包含沉積、微影的圖形化以及蝕刻製程，來形成垂直內連線以及水平內連線。
多層內連線128的各種導電構件130與132是被置於一層間介電層134中。層間介電層134可包含二氧化矽、氮化矽、氧氮化矽、以四乙氧基矽烷為前驅物的氧化物、磷矽玻璃、 硼磷矽玻璃、摻氟的二氧化矽、摻碳的氧化矽、低介電常數介電材料或上述之組合。層間介電層134是具有一多層結構。層間介電層134的形成可藉由適當的製程，包含旋轉塗佈法(spin-on coating)、化學氣相沉積或電漿增益化學氣相沉積(plasma enhanced chemical vapor deposition；PECVD)。在一例子中，可在包含一鑲嵌製程的一整合的製程中，形成多層內連線128與層間介電層134。
在某些實施例中，在形成多層內連線128之後，還更包含更多的製程步驟。如第2C圖所示，一載體基板136是與多層內連線128接合。載體基板136可對基底104的背表面104B進行製程時提供機械強度及支持。然後，對基底104的背表面104B進行一平坦化製程例如一化學機械研磨(chemical mechanical polishing；CMP)製程，以裁減基底104的厚度。藉由一離子佈植製程、擴散製程、退火製程或上述之組合，而經由背表面104B形成一摻雜層138。然後，將一抗反射層140、一彩色濾光器142與一透鏡144置於基底104的背表面104B上方。彩色濾光器142與透鏡144是與光偵測器106的感光區106A對準。
在以上圖式中的實施例中，影像感測器裝置100是包含一p型摻雜的基底104。用於各種結構的摻雜構件例如前述的感光區106A、摻雜隔離結構108、隔離井區109與浮置摻雜區120，應與具有一p型摻雜基底的影像感測器裝置100的形成一致。此外，影像感測器裝置100亦可包含一n型摻雜的基底104或基底104中的n型材料，取代前述p型摻雜的基底101。用於各 種結構的摻雜構件，應與具有一n型摻雜基底的影像感測器裝置100的形成一致。
本發明的各種實施例可用來改善一影像感測器裝置的性能。例如，摻雜隔離結構108是藉由離子佈植製程，形成於畫素區101中。傳統的形成方法在畫素區中形成淺溝槽隔離結構(shallow trench isolation；STI)的過程中，會造成蝕刻損傷(etching damages)，而藉由本案發明則可消除此一缺點。藉由沒有蝕刻損傷，本案發明可以減少影像感測器裝置的無光電流或減少影像感測器裝置的亮白點畫素缺陷。在其他例子中，是在用以形成摻雜隔離結構108的離子佈植製程之前，形成閘極堆疊結構114G。閘極堆疊結構114G提供具有一銳邊的結構性特徵，以在罩幕層202的形成中，提供較佳的微影對準。罩幕層202的對準，提供閘極堆疊結構114G與稍後形成的摻雜隔離結構108之間的覆蓋情況的精確控制。用於形成摻雜隔離結構108的離子佈植，是具有一傾斜角的方式進行。摻雜隔離結構108可能會延伸到閘極堆疊結構114G的下方，沿著上述第一軸(沿著線段B-B')延伸了一長度L，而形成閘極堆疊結構114G的一邊緣114E，可以消除在源極追隨電晶體114與光偵測器106之間可能存在的水平漏電流的路徑，避免源/汲極區118B之間的短路。
本發明的一實施例是提供一種影像感測器裝置的形成方法，包含：在一基底的一畫素區中形成一隔離井區，上述隔離井區具有一第一導電形態；在上述基底上的上述隔離井區上方，形成一閘極堆疊結構；在上述隔離井區上方形成一罩 幕層，並覆蓋至少大部分的上述閘極堆疊結構；以上述閘極堆疊結構與上述罩幕層為罩幕，對上述畫素區的一部分作離子佈植，以形成一摻雜隔離結構，其中上述摻雜隔離結構具有上述第一導電形態；以及在上述基底中且在上述閘極堆疊結構的相反側，形成一源極區與一汲極區，其中上述源極區與上述汲極區具有一第二導電形態，上述第二導電形態與上述第一導電形態相反。
本發明的另一實施例是提供一種影像感測器裝置的形成方法，包含：在一基底中，提供具有一前表面的一畫素區，其中上述前表面是由一第一軸與一第二軸劃定，上述第二軸垂直於上述第一軸；在上述畫素區中的上述前表面上，沿著上述第一軸形成一閘極堆疊結構，上述閘極堆疊結構具有沿著上述第一軸的一第一長度X1與沿著上述第二軸的一第二長度Y1；在大部分的上述閘極堆疊結構及上述前表面的一部分的上方，形成一罩幕層，以劃定一主動區；以及以一傾斜角將複數個摻雜物植入上述基底，以在上述畫素區形成一摻雜隔離結構，其中上述摻雜隔離結構圍繞上述主動區。
本發明的又另一實施例是提供一種影像感測器裝置，包含：一基底，具有一第一表面；一隔離井區，置於上述基底內，並在上述第一表面下方而與上述第一表面相隔一距離W1；一閘極堆疊結構，置於上述隔離井區上方且在上述基底的上述第一表面上，上述閘極堆疊結構具有一邊緣；以及一摻雜隔離結構，置於上述基底內且圍繞一主動區；其中：上述閘極堆疊結構是置於上述主動區上；以及上述摻雜隔離結構具有一 頂角部並從上述閘極堆疊結構的上述邊緣在上述閘極堆疊結構的下方延伸的長度為長度L，上述頂角部對準於上述閘極堆疊結構的上述邊緣。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧影像感測器裝置
101‧‧‧畫素區
106‧‧‧光偵測器
108‧‧‧摻雜隔離結構
110‧‧‧轉換電晶體
112‧‧‧重設電晶體
114‧‧‧源極追隨電晶體
116‧‧‧選擇電晶體
118A‧‧‧摻雜區
118B‧‧‧摻雜區
120‧‧‧浮置擴散區(摻雜區)
132‧‧‧導電構件
200‧‧‧部分

Claims (10)

  1. 一種影像感測器裝置的形成方法，包含：在一基底的一畫素區中形成一隔離井區，該隔離井區具有一第一導電形態；在該基底上的該隔離井區上方，形成一閘極堆疊結構；在該隔離井區上方形成一罩幕層，並覆蓋至少大部分的該閘極堆疊結構；以該閘極堆疊結構與該罩幕層為罩幕，對該畫素區的一部分作離子佈植，以形成一摻雜隔離結構，其中該摻雜隔離結構具有該第一導電形態；以及在該基底中且在該閘極堆疊結構的相反側，形成一源極區與一汲極區，其中該源極區與該汲極區具有一第二導電形態，該第二導電形態與該第一導電形態相反。
  2. 如申請專利範圍第1項所述之影像感測器裝置的形成方法，其中：該離子佈植步驟，是以與該基底的一前表面成75-90度的傾斜角而進行；該摻雜隔離結構從該閘極堆疊結構的一邊緣在該閘極堆疊結構的下方延伸的長度為長度L，該長度L小於0.1μm；該罩幕層覆蓋整個該閘極堆疊結構；該隔離井區是在該基底的一前表面下方而與該前表面相隔一距離W1，其中該摻雜隔離結構是在該基底內具有一深度D1，該距離W1實質上等於該深度D1；以及該源極區與該汲極區是被該摻雜隔離結構圍繞且被侷限在 被該罩幕層覆蓋的區域。
  3. 如申請專利範圍第1項所述之影像感測器裝置的形成方法，更包含：在被該摻雜隔離結構圍繞的該畫素區形成至少一光偵測器(photodetector)。
  4. 一種影像感測器裝置的形成方法，包含：在一基底中，提供具有一前表面的一畫素區，其中該前表面是由一第一軸與一第二軸劃定，該第二軸垂直於該第一軸；在該畫素區中的該前表面上，沿著該第一軸形成一閘極堆疊結構，該閘極堆疊結構具有沿著該第一軸的一第一長度X1與沿著該第二軸的一第二長度Y1；在大部分的該閘極堆疊結構及該前表面的一部分的上方，形成一罩幕層，以劃定一主動區；以及以一傾斜角將複數個摻雜物植入該基底，以在該畫素區形成一摻雜隔離結構，其中該摻雜隔離結構圍繞該主動區。
  5. 如申請專利範圍第4項所述之影像感測器裝置的形成方法，其中：該主動區具有沿著該第一軸的一長度X2，該長度X2不大於該第一長度X1；該傾斜角在75度至90度的範圍內；該摻雜隔離結構從該閘極堆疊結構的一邊緣在該閘極堆疊結構的下方延伸的長度為長度L，該長度L小於0.1μm。
  6. 如申請專利範圍第4項所述之影像感測器裝置的形成方 法，在植入複數個摻雜物的步驟之後，更包含：在該主動區中且在該閘極堆疊結構的相反側，形成一源極區與一汲極區；以及在被該摻雜隔離結構圍繞的該基底中形成至少一光感測區，其中該至少一光感測區的導電形態與該摻雜隔離結構的導電形態相反。
  7. 一種影像感測器裝置，包含：一基底，具有一第一表面；一隔離井區，置於該基底內，並在該第一表面下方而與該第一表面相隔一距離W1；一閘極堆疊結構，置於該隔離井區上方且在該基底的該第一表面上，該閘極堆疊結構具有一邊緣；以及一摻雜隔離結構，置於該基底內且圍繞一主動區；其中：該閘極堆疊結構是置於該主動區上；以及該摻雜隔離結構具有一頂角部並從該閘極堆疊結構的該邊緣在該閘極堆疊結構的下方延伸的長度為長度L，該頂角部對準於該閘極堆疊結構的該邊緣。
  8. 如申請專利範圍第7項所述之影像感測器裝置，其中該摻雜隔離結構在該閘極堆疊結構的該邊緣附近具有一凸面部。
  9. 如申請專利範圍第7項所述之影像感測器裝置，其中該長度小於0.1μm。
  10. 如申請專利範圍第7項所述之影像感測器裝置，其中該隔離井區基底與該摻雜隔離結構具有相同的導電形態。
TW102115372A 2012-05-04 2013-04-30 影像感測器裝置及其形成方法 TWI553842B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261642883P 2012-05-04 2012-05-04
US13/595,494 US8883544B2 (en) 2012-05-04 2012-08-27 Method of forming an image device

Publications (2)

Publication Number Publication Date
TW201347163A true TW201347163A (zh) 2013-11-16
TWI553842B TWI553842B (zh) 2016-10-11

Family

ID=49511881

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102115372A TWI553842B (zh) 2012-05-04 2013-04-30 影像感測器裝置及其形成方法

Country Status (4)

Country Link
US (6) US8883544B2 (zh)
JP (1) JP5744102B2 (zh)
KR (1) KR101434085B1 (zh)
TW (1) TWI553842B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI556419B (zh) * 2014-01-02 2016-11-01 晶相光電股份有限公司 影像感測裝置及其製造方法
TWI727650B (zh) * 2019-02-15 2021-05-11 台灣積體電路製造股份有限公司 影像感測器及形成影像感測器的方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013084785A (ja) * 2011-10-11 2013-05-09 Sony Corp 固体撮像装置、撮像装置
US8883544B2 (en) * 2012-05-04 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an image device
WO2014002361A1 (ja) * 2012-06-26 2014-01-03 パナソニック株式会社 固体撮像装置及びその製造方法
JP2014199898A (ja) * 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器
KR102274182B1 (ko) 2014-08-01 2021-07-06 삼성전자주식회사 반도체 장치와 이를 위한 제조 방법
TWI549267B (zh) * 2015-03-26 2016-09-11 友達光電股份有限公司 主動元件陣列基板
US9515116B1 (en) * 2015-05-22 2016-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical transfer gate structure for a back-side illumination (BSI) complementary metal-oxide-semiconductor (CMOS) image sensor using global shutter capture
US9875989B2 (en) * 2016-01-12 2018-01-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure
JP7121468B2 (ja) * 2017-02-24 2022-08-18 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の製造方法、および電子機器
KR102406820B1 (ko) * 2019-12-24 2022-06-10 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 감광 픽셀, 이미지 센서, 및 그 제조 방법
US11721774B2 (en) * 2020-02-27 2023-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Full well capacity for image sensor
CN117577658B (zh) * 2024-01-15 2024-04-30 合肥晶合集成电路股份有限公司 半导体结构的制作方法及其结构

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4406964B2 (ja) 1999-08-05 2010-02-03 ソニー株式会社 固体撮像素子及びその製造方法
JP3702854B2 (ja) 2002-03-06 2005-10-05 ソニー株式会社 固体撮像素子
US8120077B2 (en) * 2004-12-16 2012-02-21 Panasonic Corporation Solid-state imaging device comprising doped channel stop at isolation regions to suppress noise
JP4718875B2 (ja) 2005-03-31 2011-07-06 株式会社東芝 固体撮像素子
JP2006294871A (ja) * 2005-04-11 2006-10-26 Matsushita Electric Ind Co Ltd 固体撮像装置
JP4854216B2 (ja) 2005-04-28 2012-01-18 キヤノン株式会社 撮像装置および撮像システム
US7432121B2 (en) * 2005-05-24 2008-10-07 Micron Technology, Inc. Isolation process and structure for CMOS imagers
JP5320659B2 (ja) * 2005-12-05 2013-10-23 ソニー株式会社 固体撮像装置
KR100827447B1 (ko) * 2007-01-24 2008-05-06 삼성전자주식회사 이미지 센서와 그 제조 방법 및 이미지 센싱 방법
US8072015B2 (en) * 2007-06-04 2011-12-06 Sony Corporation Solid-state imaging device and manufacturing method thereof
US8558307B2 (en) * 2007-12-18 2013-10-15 Sanyo Semiconductor Co., Ltd. Semiconductor device with diffused MOS transistor and manufacturing method of the same
US7741666B2 (en) * 2008-02-08 2010-06-22 Omnivision Technologies, Inc. Backside illuminated imaging sensor with backside P+ doped layer
JP2010003928A (ja) * 2008-06-20 2010-01-07 Toshiba Corp 固体撮像装置及びその製造方法
US8253200B2 (en) * 2008-11-19 2012-08-28 Omnivision Technologies, Inc. Lightly-doped drains (LDD) of image sensor transistors using selective epitaxy
US7902600B2 (en) * 2008-12-11 2011-03-08 United Microelectronics Corp. Metal oxide semiconductor device
US7923279B2 (en) * 2009-01-21 2011-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for reducing cross-talk in image sensor devices
JP2010206174A (ja) * 2009-02-06 2010-09-16 Canon Inc 光電変換装置およびその製造方法ならびにカメラ
JP5564874B2 (ja) * 2009-09-25 2014-08-06 ソニー株式会社 固体撮像装置、及び電子機器
JP2011114302A (ja) 2009-11-30 2011-06-09 Sony Corp 半導体素子の製造方法及び半導体素子、並びに固体撮像素子及び固体撮像装置
JP5564918B2 (ja) * 2009-12-03 2014-08-06 ソニー株式会社 撮像素子およびカメラシステム
US8361872B2 (en) * 2010-09-07 2013-01-29 International Business Machines Corporation High performance low power bulk FET device and method of manufacture
US8466530B2 (en) * 2011-06-30 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Co-implant for backside illumination sensor
US8829615B2 (en) * 2011-09-02 2014-09-09 Macronix International Co., Ltd. MOS device and method of manufacturing the same
US8804021B2 (en) * 2011-11-03 2014-08-12 Omnivision Technologies, Inc. Method, apparatus and system for providing improved full well capacity in an image sensor pixel
US8883544B2 (en) * 2012-05-04 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an image device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI556419B (zh) * 2014-01-02 2016-11-01 晶相光電股份有限公司 影像感測裝置及其製造方法
TWI727650B (zh) * 2019-02-15 2021-05-11 台灣積體電路製造股份有限公司 影像感測器及形成影像感測器的方法

Also Published As

Publication number Publication date
US9406715B2 (en) 2016-08-02
US11502121B2 (en) 2022-11-15
US20220375971A1 (en) 2022-11-24
JP5744102B2 (ja) 2015-07-01
JP2013236075A (ja) 2013-11-21
US10734428B2 (en) 2020-08-04
KR101434085B1 (ko) 2014-08-25
US20200321373A1 (en) 2020-10-08
US20190115376A1 (en) 2019-04-18
US20150060963A1 (en) 2015-03-05
US8883544B2 (en) 2014-11-11
KR20130124181A (ko) 2013-11-13
US20130292750A1 (en) 2013-11-07
TWI553842B (zh) 2016-10-11
US10163951B2 (en) 2018-12-25
US20160276382A1 (en) 2016-09-22

Similar Documents

Publication Publication Date Title
TWI553842B (zh) 影像感測器裝置及其形成方法
US10269848B2 (en) Image sensor having enhanced backside illumination quantum efficiency
US10886320B2 (en) Mechanisms for forming image-sensor device with epitaxial isolation feature
KR101315607B1 (ko) 후면 조사 이미지 센서에 있어서 전하 전송을 향상시키기 위한 투명 전도성 필름
US9142709B2 (en) Process for enhancing image quality of backside illuminated image sensor
US9437650B2 (en) Image device and methods of forming the same
KR101543504B1 (ko) 음으로 대전된 층을 갖는 배면측 조명 영상 센서
TWI523207B (zh) 影像感測裝置之製造方法
KR20170049336A (ko) 후방-측 딥 트렌치 격리를 위한 추가 도핑 영역
KR101412883B1 (ko) 이미지 디바이스 및 그 형성방법
US20130082342A1 (en) Polishing process for enhancing image quality of backside illuminated image sensor
CN103383947B (zh) 图像装置及其形成方法