KR101973838B1 - 반도체 소자 및 그 형성 방법 - Google Patents

반도체 소자 및 그 형성 방법 Download PDF

Info

Publication number
KR101973838B1
KR101973838B1 KR1020160134959A KR20160134959A KR101973838B1 KR 101973838 B1 KR101973838 B1 KR 101973838B1 KR 1020160134959 A KR1020160134959 A KR 1020160134959A KR 20160134959 A KR20160134959 A KR 20160134959A KR 101973838 B1 KR101973838 B1 KR 101973838B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
radiation
backside
passivation layer
trench
Prior art date
Application number
KR1020160134959A
Other languages
English (en)
Other versions
KR20170046086A (ko
Inventor
쭝-한 짜이
윤-웨이 쳉
구오-쳉 리
춘-하오 초우
융-룽 수
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20170046086A publication Critical patent/KR20170046086A/ko
Application granted granted Critical
Publication of KR101973838B1 publication Critical patent/KR101973838B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)

Abstract

반도체 소자가, 반도체 기판, 복사 감지 영역, 적어도 하나의 절연 구조물, 및 도핑된 패시베이션 층을 포함한다. 복사 감지 영역은 반도체 기판 내에 존재한다. 절연 구조물은, 반도체 기판 내에 그리고 복사 감지 영역에 인접하게 존재한다. 도핑된 패시베이션 층은, 실질적으로 형상적으로 순응하는 방식으로 절연 구조물을 적어도 부분적으로 둘러싼다.

Description

반도체 소자 및 그 형성 방법{SEMICONDUCTOR DEVICE AND METHOD FOR FORMING THE SAME}
우선권 주장 및 상호 참조
본 출원은, 본 명세서에 참조로 통합되는, 2015년 10월 20일 출원된, 미국 가출원번호 제62/243,904호에 대한 우선권을 주장한다.
이미지 센서는, 이미지를 구성하는 정보를 검출하고 전달하는 센서이다.
상보성 금속 산화물 반도체(CMOS) 이미지 센서들(CIS)이, 디지털 스틸 카메라 또는 휴대폰 카메라 용도와 같은 다양한 용도에 사용된다. 이러한 디바이스들은, 기판을 향해 투사되는 복사를 흡수할 수 있으며 그리고 감지된 복사를 전기적 신호들로 변환할 수 있는 광 다이오드들 및 트랜지스터들을 포함하는, 기판 내의 픽셀들의 어레이를 활용한다.
본 발명은, 반도체 소자로서, 반도체 기판; 상기 반도체 기판 내에 존재하는 복사 감지 영역(radiation-sensing region); 상기 반도체 기판 내에 그리고 상기 복사 감지 영역에 인접하게 존재하는 적어도 하나의 절연 구조물; 및 형상적으로 순응(conformal)하는 방식으로 상기 절연 구조물을 적어도 부분적으로 둘러싸는 도핑된 패시베이션 층을 포함하는 것인, 반도체 소자를 제공한다.
본 개시의 양태들은 첨부되는 도면들과 함께 읽을 때 뒤따르는 상세한 설명으로부터 최상으로 이해된다. 본 산업의 표준 관행에 따라, 다양한 특징부들이 축적대로 도시되지 않는다는 것을 알아야 한다. 실제로, 다양한 특징부들의 치수들은 논의의 명료함을 위해 임의로 증가하게 되거나 감소하게 될 수 있다.
도 1은 본 개시의 일부 실시예에 따른 반도체 소자를 형성하는 방법의 흐름도이다.
도 2a 내지 도 2f는, 본 개시의 일부 실시예에 따른 형성 방법의 복수의 중간 단계에서의 반도체 소자의 단면도들이다.
도 3은 본 개시의 일부 실시예에 따른 반도체 소자의 단면도이다.
뒤따르는 개시는, 제공되는 대상의 상이한 특징들을 구현하기 위한, 많은 상이한 실시예들 또는 예들을 제공한다. 구성요소들 및 배열들에 대한 구체적인 예들이 본 개시를 단순화하기 위해 이하에 설명된다. 물론, 이들은 단지 예들이며 제한할 의도가 아니다. 예를 들어, 뒤따르는 설명에서 제2 특징부 위의 또는 상의 제1 특징부의 형성은, 제1 특징부 및 제2 특징부가 직접적인 접촉 상태로 형성되는 실시예들을 포함할 수 있으며, 그리고 또한 부가적인 특징부들이, 제1 특징부 및 제2 특징부가 직접적인 접촉 상태에 놓이지 않도록, 제1 특징부 및 제2 특징부 사이에 형성될 수도 있는 실시예들을 포함할 수 있다. 부가적으로, 본 개시는 다양한 예들에서 참조 번호들 및/또는 참조 문자들을 반복할 수 있을 것이다. 이러한 반복은, 단순함 및 명료함의 목적을 위한 것이며, 그리고 논의되는 다양한 실시예들 및/또는 구성들 사이의 관련성을 그 자체로 기술하는 것은 아니다.
또한, "밑에", "아래에", "아래쪽", "위에", "위쪽" 및 이와 유사한 것과 같은, 공간적으로 상대적인 용어들은, 본 명세서에서, 도면에 예시된 바와 같이 다른 요소(들) 또는 특징부(들)에 대한 하나의 요소 또는 특징부의 관련성을 설명하기 위한, 설명의 용이함을 위해 사용될 수 있을 것이다. 공간적으로 상대적인 용어들은, 도면에 도시된 방향성에 부가하여, 사용 또는 동작 중인 디바이스의 상이한 방향성을 포괄하도록 의도된다. 장치는 다르게 지향하게 될 수 있으며(90°회전하게 되거나 다른 방향으로) 그리고 본 명세서에서 사용되는 공간적으로 상대적인 기술어들은 마찬가지로 그에 따라 해석될 것이다.
도 1은 본 개시의 일부 실시예에 따른 반도체 소자를 형성하는 방법(100)의 흐름도이다. 도 2a 내지 도 2f는, 본 개시의 일부 실시예에 따른 형성 방법의 복수의 중간 단계에서의 반도체 소자(200)의 단면도들이다. 부가적인 단계들이, 방법 이전에, 도중에 그리고 이후에 구현될 수 있으며, 그리고 설명되는 단계들 중 일부는, 방법의 다른 실시예들을 위해 교체되거나 제거될 수 있다는 것이 이해된다. 반도체 소자(200) 및 그 제조 방법(100)은, 여러 도면을 참조하여 총체적으로 설명된다.
도 1 및 도 2a를 참조하면, 방법(100)은, 반도체 기판(210)의 전면(212) 내부에 복사 감지 영역(220)을 형성하는, 블록(102)과 더불어 시작한다. 반도체 기판(210)은 전면(212) 및 후면(214)을 구비한다. 전면(212)은 또한 전방 표면으로서 언급될 수 있으며, 그리고 후면(214)은 또한 후방 표면으로서 언급될 수 있을 것이다. 본 개시의 일부 실시예에서, 완성된 반도체 소자는, 이미지 센서 디바이스와 같은 광감지 디바이스일 수 있을 것이다. 완성된 반도체 소자에 대해, 반도체 기판(210)의 후면(214)은, 입사 광을 받아들이도록 설계된다. 따라서, 완성된 반도체 소자는, 후면 조사(backside illuminated: BSI) 상보성 금속 산화물 반도체 이미지 센서(CIS)와 같은, 후면 조사 이미지 센서로서 지칭될 수 있을 것이다.
반도체 기판(210)은, 실리콘과 같은, 반도체 재료로 이루어진다. 일부 실시예에서, 반도체 기판(210)은, 붕소와 같은 P-형 도펀트로 도핑되는 실리콘 기판일 수 있으며, 이 경우 반도체 기판(210)은 P-형 기판이다. 대안적으로, 반도체 기판(210)은 다른 적당한 반도체 재료일 수 있을 것이다. 예를 들어, 반도체 기판(210)은, 인과 같은 N-형 도펀트로 도핑되는 실리콘 기판일 수 있으며, 이 경우 반도체 기판(210)은 N-형 기판이다. 반도체 기판(210)은, 게르마늄 및 다이아몬드와 같은 다른 단원소 반도체를 포함할 수 있을 것이다. 반도체 기판(210)은 선택적으로, 화합물 반도체 및/또는 혼정 반도체를 포함할 수 있을 것이다. 나아가, 반도체 기판(210)은 에피텍셜 층(에피 층)을 포함할 수 있고, 성능 향상을 위해 변형될 수 있으며, 그리고 실리콘-온-절연체(silicon-on-insulator: SOI) 구조물을 포함할 수 있을 것이다.
복사 감지 영역(220)은, 반도체 기판(210) 상에서의 확산 또는 이온 주입과 같은 방법에 의해, 반도체 기판(210) 내에 형성되는 제1 도펀트를 구비하는 도핑된 구역들일 수 있을 것이다. 확실히 말하자면, 반도체 기판(210)은, 복사 감지 영역(220)을 형성하기 위해 전면(212)으로부터 제1 도펀트들에 의해 주입된다. 일부 실시예에서, 복사 감지 영역(220)은, 전면(212)을 통해 반도체 기판(210) 상에 복수의 이온 주입 공정을 실행함으로써 형성될 수 있을 것이다. 복사 감지 영역(220)은, 다양한 도펀트, 주입 적용량, 및 주입 에너지를 사용하는, 복수의 주입 공정에 의해 형성된다. 주입 공정들은 또한, 상이한 패턴들 및 개구 크기들을 구비하는, 상이한 마스크들을 사용할 수 있을 것이다. 예를 들어, N+ 주입, 어레이-N-웰 주입, 및 딥-어레이-N-웰 주입(deep-array-N-well implants)이 실행될 수 있을 것이다.
여기서, 이온 주입 공정은, 반도체 기판(210)에, 반도체 기판(210)과 반대의 도핑 극성을 갖는 제1 도펀트를 주입한다. 예를 들어, 반도체 기판(210)이 P-형 기판인 일부 실시예에서, 복사 감지 영역(220)은 N-형 도펀트들로 도핑된다. 반도체 기판(210)이 N-형 기판인 일부 실시예에서, 복사 감지 영역(220)은 P-형 도펀트들로 도핑된다.
도 2a에서, 복사 감지 영역(220)은, 반도체 기판(210)의 전면(212)에 인접하게 또는 가깝게 형성된다. 대안적인 실시예에서, 설계 요구 및 제조 요건에 의존하여, 복사 감지 영역(220)은, 전면(212)으로부터 더 멀게 형성될 수 있을 것이다. 복사 감지 영역(220)의 위치 또는 장소는, 복사 감지 영역(220)을 형성하기 위해 사용되는 주입 공정의 주입 에너지 레벨을 조정함에 의해 조절될 수 있을 것이다. 일부 실시예에서, 더 높은 주입 에너지 레벨이 더 깊은 주입을 야기하며, 이는, 복사 감지 영역(220)이 전면(212)으로부터 더 멀게 형성된다는 것을 의미한다. 유사하게 더 작은 주입 에너지 레벨이, 복사 감지 영역(220)이 전면(212)에 더 가깝게 형성되도록 야기한다.
도 2b는, 상호연결 구조물(230) 및 버퍼 층(240)의 형성을 도시한다. 일부 실시예에서, 상호연결 구조물(230)은, 반도체 기판(210)의 전면(212) 위에 형성된다. 상호연결 구조물(230)은, 복사 감지 영역(220)의 다양한 도핑된 특징부, 회로, 및 입력부/출력부에 결합되는, 다수의 패턴화된 유전체 층 및 도전 층을 포함한다. 상호연결 구조물(230)은, 층간 유전체(ILD) 및 복층 상호연결(MLI) 구조물을 포함한다. 복층 상호연결 구조물은, 컨택부들, 비아들 및 금속 라인들을 포함한다. 예시의 목적으로, 다수의 도전 라인(232) 및 비아/컨택부(234)가 도 2에 도시된다. 도전 라인들(232) 및 비아들/컨택부들(234)은 예시적인 것으로 이해된다. 도전 라인들(232) 및 비아들/컨택부들(234)의 실제 위치 설정 및 구성은, 설계 요구 및 제조 관계에 의존하여, 변할 수 있을 것이다.
일부 실시예에서, 복층 상호연결 구조물은, 알루미늄 상호연결부로서 지칭되는, 알루미늄, 알루미늄/실리콘/구리 합금, 티타늄, 티타늄 질화물, 텅스텐, 폴리실리콘, 금속 규화물, 또는 이들의 조합과 같은, 도전성 재료들을 포함할 수 있을 것이다. 알루미늄 상호연결부를 형성하기 위한 다른 제조 기법은, 수직 연결(비아 및 컨택부) 및 수평 연결(도전 라인)을 위한 도전성 재료들을 패턴화하기 위한, 포토리소그래피 공정 및 에칭을 포함할 수 있을 것이다. 대안적으로, 구리 복층 상호연결부들이 금속 패턴들을 형성하기 위해 사용될 수 있을 것이다. 구리 복층 상호연결부들은, 구리, 구리 합금, 티타늄, 티타늄 질화물, 탄탈륨, 탄탈륨 질화물, 텅스텐, 폴리실리콘, 금속 규화물, 또는 이들의 조합을, 포함할 수 있을 것이다. 구리 복층 상호연결부들은, 화학적 기상 증착(CVD), 스퍼터링, 도금, 또는 다른 적당한 공정을 포함하는 기법에 의해 형성될 수 있을 것이다.
버퍼 층(240)은 상호연결 구조물(230) 상에 형성된다. 본 개시의 일부 실시예에서, 버퍼 층(240)은, 실리콘 산화물과 같은, 유전체 재료를 포함한다. 대안적으로, 버퍼 층(240)은 선택적으로 실리콘 질화물을 포함할 수 있을 것이다. 버퍼 층(240)은, CVD, 물리적 기상 증착(PVD), 또는 다른 적당한 기법에 의해 형성된다. 버퍼 층(240)은, 화학적-기계적-폴리싱(chemical-mechanical-polishing: CMP) 공정에 의해 부드러운 표면을 형성하도록 평탄화된다.
본 개시의 일부 실시예에서, 캐리어 기판(250)이 이어서 버퍼 층(240)과 접합되어, 반도체 기판(210)의 후면(214)의 처리가 실행될 수 있도록 한다. 캐리어 기판(250)은, 분자력에 의해 버퍼 층(240)에 접합된다. 캐리어 기판(250)은 반도체 기판(210)과 유사하며 그리고 실리콘 재료를 포함할 수 있을 것이다. 대안적으로, 캐리어 기판(250)은 선택적으로 유리 기판을 포함할 수 있을 것이다. 캐리어 기판(250)은, 반도체 기판(210)의 전면(212) 상에 형성되는 다양한 특징부들에 대한 보호를 제공한다. 캐리어 기판(250)은 또한, 이하에 논의될, 반도체 기판(210)의 후면(214)을 처리하기 위한 기계적 강도 및 지지를 제공한다. 어닐링 공정이 선택적으로, 접합 강도를 향상시키기 위해 실행될 수 있을 것이다. 버퍼 층(240)은, 반도체 기판(210) 상의 상호연결 구조물(230)과 캐리어 기판(250) 사이의 전기적 절연을 제공한다.
그 후, 박판화 공정(또한 박막 공정으로도 지칭됨)이 선택적으로, 복사 감지 영역(220)과 얇아진 반도체 기판(210)의 후면(214) 사이의 거리가 감소하게 되도록, 후면(214)으로부터 반도체 기판(210)을 얇게 하기 위해 실행될 수 있을 것이다. 일부 실시예에서, 박판화 공정은, CMP 공정을 포함한다. 박판화 공정은 또한, 다이아몬드 세척 공정, 연마 공정, 또는 다른 적당한 기법을 포함할 수 있을 것이다. 일부 실시예에서, 박판화 공정은, 복사 감지 영역(220)에 도달할 때까지 실행된다. 대안적으로, 일부 실시예에서, 강화된 얇은 반도체 기판(210)이, 채택될 수 있고, 상호연결 구조물(230)의 형성 또는 버퍼 층(240)의 성막과 같은, 앞선 공정을 위한 기계적 강도 및 지지를 제공할 수 있으며, 그리고 이 경우, 박판화 공정은 생략될 수 있을 것이다.
도 2c는 반도체 기판(210)의 후면(214) 위에서의 패턴화된 하드 마스크 층(260)의 형성을 도시한다. 패턴화된 하드 마스크 층(260)은, 화학적 기상 증착(CVD) 공정, 물리적 기상 증착(PVD) 공정, 또는 원자 층 증착(ALD) 공정과 같은, 성막 공정을 이용하여 후면(214) 위에 하드 마스크 재료를 우선 형성함에 의해, 형성될 수 있을 것이다. 하드 마스크 재료는 이어서, 포토레지스트 재료(미도시) 그리고 다양한 노광, 현상, 굽기, 스트립핑, 및 에칭 공정들을 포함할 수 있는, 포토리소그래피 공정에서 패턴화된다. 결과적으로, 그 내부에 개구들(262)을 구비하는 패턴화된 하드 마스크 층(260)이 형성된다.
도 1 및 도 2c에 대해 참조한다. 방법(100)은, 반도체 기판(210)의 후면(214) 내에 적어도 하나의 트렌치(270)를 형성하는, 블록(104)으로 이어진다. 패턴화된 하드 마스크 층(260)의 개구들(262)은, 예를 들어 건식 에칭 공정을 사용함에 의해, 트렌치들(270)을 형성하기 위해 반도체 기판(210) 내로 추가로 에칭된다. 여기에서, 패턴화된 하드 마스크 층(260)은, 에칭 공정 도중에 보호 마스크로서 역할을 한다. 본 개시의 일부 실시예에서, 트렌치들(270)은, 후면(214)으로부터 복사 감지 영역(220)을 향해 연장되며 그리고, 복사 감지 영역(220)이 복수의 구역으로 분할되도록, 복사 감지 영역(220) 내로 연장된다.
도 2c에서, 반도체 기판(210)의 후면(214)에 인접한 트렌치(270)의 단면적은, 반도체 기판(210)의 전면(212)에 인접한 트렌치(270)의 단면적보다 더 크다. 트렌치들(270)은, 도면에서 경사진 측벽들(272) 및 바닥 에지(274)를 구비하는 사다리꼴 형상을 갖지만, 본 개시의 다양한 실시예들은 이에 관해 국한되지 않는다. 대안적인 실시예에서, 트렌치들(270)은, 대략 직사각형 형상, 삼각형 형상, 또는 다른 적당한 형상을 구비할 수 있을 것이다. 일부 실시예에서, 트렌치들(270)의 단면은, 후면(214)으로부터 복사 감지 영역(220)을 향해 좁아진다. 여기에서, 트렌치들(270) 중 적어도 하나는, 대략 0.25 마이크로미터 내지 대략 4 마이크로미터 범위 이내인 깊이를 갖는다.
도 1 및 도 2d에 대해 참조한다. 트렌치들(270)의 형성 이후에, 패턴화된 하드 마스크 층(260)이 제거된다. 도 2d에 도시된 바와 같이, 반도체 기판(210)의 후면(214) 및 트렌치(270)의 측벽(272) 및 바닥 에지(274)는, 덮여 있지 않다. 말하자면, 본 개시의 일부 실시예에서, 반도체 기판(210)의 후면이 노출되며, 이는 다음 주입 단계를 위해 준비된다.
도 1 및 도 2e에 대해 참조한다. 방법(100)은, 패시베이션 층(280)을 형성하기 위해, 후면(214)으로부터 반도체 기판(210) 내로 제2 도펀트들을 주입하는, 단계(106)로 이어진다. 본 개시의 일부 실시예에서, 주입 공정은 마스크 없이 실행되며, 그리고 제2 도펀트들은 전체 반도체 기판(210)의 후면(214) 내로 주입된다.
확실히 말하자면, 제2 도펀트들 중 일부는, 패시베이션 층(280)의 제1 부분들(282)을 형성하기 위해 트렌치들(270)의 경사진 측벽(272) 및 바닥 에지(274)를 통해 주입되며, 이때 패시베이션 층(280)의 제1 부분들(282)은, 트렌치들(270)에 형상적으로 순응한다. 제2 도펀트들 중 나머지는, 패시베이션 층(280)의 제2 부분들(284)을 형성하기 위해 반도체 기판(210)의 후면(214)을 통해 주입되며, 이때 패시베이션 층(280)의 제2 부분들(284)은, 반도체 기판(210)의 후면이 그런 것처럼, 평면형 윤곽을 구비할 수 있을 것이다. 패시베이션 층(280)의 제1 부분(282) 및 제2 부분(284)은, 동시에 그리고 연속적으로 형성된다.
본 개시의 일부 실시예에서, 경사진 측벽들(272)을 구비하는 트렌치들(270)은, 주입 공정이 반도체 기판(210)의 후면에 수직인 방향으로 실행될 때, 제2 도펀트들을 잘 받아들일 수 있을 것이다. 일부 실시예에서, 주입 공정은, 트렌치들(270)의 측벽들(272) 양자 모두가 제2 도펀트들을 잘 받아들이도록 하기 위해 대응하여 경사지게 되는 가운데, 경사각을 동반하여 실행될 수 있을 것이다. 그러나, 본 개시의 다양한 실시예들은 이에 관해 국한되지 않고, 플라즈마-침투(plasma-immersion) 이온 주입을 수반하는 플라즈마 확산 공정이 또한 채택될 수 있으며, 그리고 패시베이션 층(280)은, 트렌치들이 직사각형 형상을 구비할 때, 트렌치들(미도시)의 수직 측벽들 상에 형성될 수 있을 것이다.
패시베이션 층(280)을 형성하기 위한 주입이 후면(214)으로부터 실행되기 때문에, 전면 주입 공정에서 발생하는 반도체 기판(210) 내의 복사 감지 영역(220)에 대한 주입 손상이, 제거될 수 있을 것이다. 여기서, 패시베이션 층(280)의 도핑 극성은, 복사 감지 영역(220)의 도핑 극성과 반대이다. 말하자면, 패시베이션 층(280)의 제2 도펀트들은, 복사 감지 영역(220)의 제1 도펀트의 도핑 극성과 반대 타입의 것이다.
여기서, 패시베이션 층(280)의 위치 또는 장소는, 주입 공정의 주입 에너지 레벨을 조정함에 의해 조절될 수 있을 것이다. 예를 들어, 더 작은 주입 에너지 레벨은, 패시베이션 층(280)이, 트렌치들(270)의 경사진 측벽(272)과 바닥 에지(274) 그리고 반도체 기판(210)의 후면(214)에 더 가깝게 놓이도록 야기한다. 공정을 통해, 패시베이션 층(280)은, 트렌치들(270)의 경사진 측벽(272)과 바닥 에지(274) 그리고 반도체 기판(210)의 후면(214)에 연결될 수 있을 것이다. 대안적으로, 더 높은 주입 에너지 레벨은, 더 깊은 주입을 야기하며, 이는, 패시베이션 층(280)이 트렌치들(270)의 경사진 측벽(272)과 바닥 에지(274) 그리고 반도체 기판(210)의 후면(214)으로부터 더 멀게 형성된다는 것을 의미한다. 공정을 통해, 패시베이션 층(280)은, 트렌치들(270)의 경사진 측벽(272)과 바닥 에지(274) 그리고 반도체 기판(210)의 후면(214)으로부터 분리될 수 있을 것이다.
본 개시의 일부 실시예에서, 주입은, 대략 10 나노미터 내지 대략 2.5 마이크로미터의 범위 이내의 도펀트 깊이, 그리고 대략 1E11 이온들/cm2 내지 대략 1E13 이온들/cm2 의 범위 이내의 적용량 범위를 달성할 수 있을 것이다. 주입의 결과로서, 패시베이션 층(280)은, 트렌치들(270) 및 반도체 기판(210)의 후면(214) 주변에 형성된다.
트렌치들(270)을 형성하기 위해 사용되는 (에칭 공정들과 같은) 공정들은, (측벽들(272)과 같은) 트렌치들(270)의 표면 상에 (불포화 결합들(dangling bonds)과 같은) 결함들을 야기할 수 있을 것이다. 이러한 결함들은, 물리적 결함들 또는 전기적 결함들일 수 있으며 그리고 전자들과 같은 캐리어들을 포집할 수 있을 것이다. 포집된 캐리어들은 누설 전류를 생성할 수 있을 것이다. 누설 전류는, 광감지 디바이스들과 같은, 반도체 소자들에 대해 문제가 된다. 충분한 양의 누설 전류를 동반한다면, 심지어 반도체 소자가 광학적으로 어두운 환경에 놓일 때에도, (이러한 제작 단계에서 아직 형성되지 않은) 복사-검출 구역들이, "광"을 잘못 검출할 수 있을 것이다. 대안적으로 진술하면, 반도체 소자는, (실제로 광이 없기 때문에) 하지 말아야 할 때, 결국 광 "감지"를 행할 수 있을 것이다. 이러한 상황에서, 누설 전류는 "암전류"로 지칭될 수 있을 것이다. 암전류는, 전기적 혼선으로부터 형성되며 그리고 반도체 소자의 성능에 관한 저하를 가져온다. 따라서, 암전류들은 바람직하지 않다.
여기서, 패시베이션 층(280)은, 트렌치들(270)의 표면 상의 이러한 결함들을 실질적으로 밀봉한다. 밀봉된 결함들은, 자유롭게 이동할 수 없으며, 그리고 그에 따라 누설 전류를 야기하기에 훨씬 쉽지 않을 것이다. 그에 따라, 패시베이션 층(280)은, 암전류를 제거하도록 지원하며 그리고 그에 따라 전기적 혼선을 감소시킨다.
지금부터 도 2f를 참조하면, 트렌치들(270)은, 개별적으로, 트렌치 절연 특징부들(290)을 형성하기 위해 유전체 재료로 채워진다. 트렌치 절연 특징부들(290)은, 후면(214)으로부터 트렌치들(270) 내로 (산화물 재료 또는 질화물 재료와 같은) 유전체 재료를 성막함에 의해, 그리고 그 후 화학적-기계적 폴리싱(CMP) 공정으로 트렌치들(270) 외부의 유전체 재료의 부분들을 제거함에 의해, 형성된다. 일부 실시예에서, 트렌치 절연 특징부들(290)은, Al2O3, ZrO2, 바륨 스트론튬 티탄산염(BST), 납 지르콘산염 티탄산염(PZT), ZrSiO2, HfSiO2, HfSiON, TaO2, 또는 이와 유사한 것과 같은, 고-k 유전체 재료로 이루어질 수 있을 것이다.
여기에서, 트렌치 절연 특징부들(290)은, 복사 감지 영역(220) 내에서 복수의 복사 감지 구역(222)을 한정한다. 복사 감지 구역들(222)은, 반도체 기판(210)의 후면(214)을 통해 복사 감지 구역들(222)을 향해 투사되는 복사 파동들을 감지하거나 검출하도록 동작할 수 있다. 복사 감지 구역들(222)은, 상이한 색상의 광들에 대응할 수 있는, 특정 파장을 갖는 복사를 감지하거나 검출할 수 있을 것이다. 일부 실시예에서, 복사 감지 구역들(222)은 광 다이오드를 포함한다. 다른 실시예에서, 복사 감지 구역들(222)은, 다른 타입의 광 다이오드, 포토게이트, 리셋 트랜지스터, 소스 추종 트랜지스터(source follower transistor), 또는 전달 트랜지스터를 포함할 수 있을 것이다. 간결함을 위해, 복사 감지 구역들(222)의 구조적 세부 사항은 예시되지 않는다.
본 개시의 일부 실시예에서, 반도체 소자(200)가 획득된다. 반도체 소자(200)는, 반도체 기판(210), 복사 감지 영역(220), 트렌치들(270), 패시베이션 층(280), 및 트렌치 절연 특징부들(290)을 포함한다. 복사 감지 영역(220)은, 전면(212)에 인접하게 형성된다. 트렌치들(270)은, 경사진 측벽들(272) 및 바닥 에지(274)를 구비하며, 이때 트렌치들(270)은, 후면(214)으로부터 복사 감지 영역(220)을 향해 연장된다. 패시베이션 층(280)은, 반도체 기판(210)의 후면(214) 및 트렌치(270)의 경사진 측벽들(272) 및 바닥 에지(274)에 인접하게 형성되며, 이때 패시베이션 층(280)은 트렌치(270)에 형상적으로 순응한다. 트렌치 절연 특징부들(290)은 트렌치들(270) 내에 형성된다. 트렌치 절연 특징부들(290)은, 복사 감지 영역(220)의 복수의 복사 감지 구역(222)을 한정한다. 패시베이션 층(280)은, 트렌치 절연 특징부들(290)과 연결될 수 있을 것이다.
본 개시의 제시된 실시예에서, 트렌치 절연 특징부들(290)이 패시베이션 층(280)의 형성 이후에 형성되기 때문에, 복사 감지 영역(220)의 복사 감지 구역들(222) 중 하나와 트렌치 절연 특징부들(290) 사이의 거리가 감소하게 된다. 감소된 거리로 인해, 반도체 소자(200) 내의 복사 감지 구역들(222)은 큰 크기를 구비하며, 그리고 그에 따라 전체 웰 용량(full well capacity: FWC)을 향상시킬 수 있다.
일부 실시예에서, 반도체 소자(200)는, 상호연결 구조물(230), 버퍼 층(240), 및 캐리어 기판(250)을 더 포함한다. 상호연결 구조물(230)은, 반도체 기판(210)의 전면(212) 상에 형성된다. 버퍼 층(240)은 상호연결 구조물(230) 상에 형성된다. 캐리어 기판(250)은, 버퍼 층(240)과 접합된다. 기능 및 상세한 구성이 앞서 예시되었으며, 그리고 그에 따라 여기에서 반복되지 않는다.
도 3은 본 개시의 일부 실시예에 따른 반도체 소자(200)의 단면도이다. 본 실시예는, 도 2f의 실시예와 유사하지만, 본 실시예와 도 2f의 실시예 사이의 차이들 중 적어도 하나는, 후면 깊은 트렌치 절연(back deep trench isolation: BDTI) 구조물이 본 실시예에 채택된다는 것이다. 도면에 도시된 바와 같이, 트렌치 절연 특징부들(290) 중 적어도 하나는, 후면(214)으로부터 복사 감지 영역(220)을 향해 연장되며 그리고, 복사 감지 영역(220)이 복수의 복사 감지 구역(222)으로 분할되도록, 복사 감지 영역(220)을 관통한다.
본 실시예의 반도체 소자(200)의 제조 공정은, 도 2f의 실시예의 제조 공정과 실질적으로 동일하며, 그리고 차이점은, (도 2c를 참조하면) 트렌치들(270)이, 복사 감지 영역(220)을 관통하도록, 앞선 실시예의 트렌치들보다 더 깊게 형성된다는 것이다. 연속적으로 형성되는 패시베이션 층(280) 및 트렌치 절연 특징부들(290)은, 트렌치 절연 특징부들(290)이 복사 감지 구역들(222)을 한정하도록, 더 깊은 트렌치들(270)에 형상적으로 순응하는 형상들을 구비한다. 본 개시의 일부 실시예를 구현함에 있어서, 트렌치(270)의 바닥 에지(274) 상에 형성되는 패시베이션 층(280)은, 반도체 기판(210) 및 복사 감지 영역(220)이 단면도에서 복수의 분리된 조각들로 분할되도록, 전면(212)에 도달할 수 있을 것이다. 일부 다른 실시예에서, 트렌치들(270)은 전면(212)까지 연장되고 도달할 수 있으며, 패시베이션 층(280)은, 트렌치(270)의 측벽들(272) 상에 형성되지만 바닥 에지(274)에는 형성되지 않을 수 있을 것이다.
본 실시예의 다른 세부 사항은, 도 2f의 실시예와 실질적으로 동일하며, 그리고 그에 따라 여기에서 반복되지 않는다.
본 개시의 실시예에서, 패시베이션 층은, 트렌치 절연 특징부들의 측벽 및 바닥 에지 그리고 기판의 후면 상에 형성된다. 공정을 통해, 패시베이션 층을 형성하기 위한 별도의 마스크가 요구되지 않는다. 패시베이션 층을 형성하기 위한 주입이 후면으로부터 실행되기 때문에, 기판에 대한 주입 손상이 제거될 수 있을 것이다. 부가적으로, 복사 감지 구역들은, 전체 웰 용량을 유지하기 위한 큰 크기를 구비한다. 깊은 트렌치 절연 특징부들을 구비하는 반도체 소자는 또한, 본 실시예의 방법에 의해 제조될 수 있을 것이다.
본 개시의 일부 실시예에 따르면, 반도체 소자는, 반도체 기판, 복사 감지 영역, 적어도 하나의 절연 구조물, 및 도핑된 패시베이션 층을 포함한다. 복사 감지 영역은 반도체 기판 내에 존재한다. 절연 구조물은, 반도체 기판 내에 그리고 복사 감지 영역에 인접하게 존재한다. 도핑된 패시베이션 층은, 실질적으로 형상적으로 순응하는 방식으로 절연 구조물을 적어도 부분적으로 둘러싼다.
본 개시의 일부 실시예에 따르면, 반도체 소자는, 반도체 기판, 복사 감지 영역, 적어도 하나의 유전체 재료, 및 도핑된 패시베이션 층을 포함한다. 반도체 기판은, 그 내부에 적어도 하나의 트렌치를 구비한다. 복사 감지 영역은 반도체 기판 내에 존재한다. 유전체 재료는 반도체 기판의 트렌치 내에 존재한다. 도핑된 패시베이션 층은, 적어도 트렌치 내에 그리고 트렌치의 적어도 하나의 측벽과 적어도 실질적으로 형상적으로 순응하도록 존재한다.
본 개시의 일부 실시예에 따르면, 반도체 소자를 형성하는 방법이, 반도체 기판 내에 적어도 하나의 복사 감지 영역을 형성하는 단계; 반도체 기판 후면에 그리고 복사 감지 영역에 인접하게 적어도 하나의 트렌치를 형성하는 단계; 및 트렌치를 형성한 이후에 반도체 기판의 후면으로부터 반도체 기판 내로 제1 도펀트를 주입하는 단계를 포함한다.
이상의 설명은 여러 실시예들에 대한 특징들을 개략적으로 개시하여 당업자가 본 개시의 양태들을 더욱 잘 이해하도록 한다. 당업자는, 그들이 본 명세서에서 소개되는 실시예들과 동일한 목적을 수행하고 및/또는 동일한 장점들을 달성하기 위해 다른 프로세스들 및 구조들을 설계하거나 수정하기 위한 기초로서 본 개시를 쉽게 사용할 수 있다는 것을 인식해야 할 것이다. 당업자는 또한, 그러한 균등한 구성들이 본 개시의 사상 및 범위로부터 벗어남이 없다는 것 및, 그들이 본 개시의 사상 및 범위로부터 벗어남 없이 본 명세서에 다양한 변화, 치환 및 변경을 이룰 수 있다는 것을 인식해야 할 것이다.

Claims (10)

  1. 반도체 소자로서,
    반도체 기판;
    상기 반도체 기판 내에 존재하는 복사 감지(radiation-sensing) 영역;
    상기 반도체 기판 내에 그리고 상기 복사 감지 영역에 인접하게 존재하는 적어도 하나의 격리(isolation) 구조물; 및
    형상적으로 순응(conformal)하는 방식으로 상기 격리 구조물을 적어도 부분적으로 둘러싸는 도핑된 패시베이션 층
    을 포함하고,
    상기 반도체 기판은 전면 및 후면을 구비하고, 상기 복사 감지 영역은 상기 반도체 기판의 후면을 통해 상기 반도체 기판에 진입하는 복사 파동을 검출하도록 동작할 수 있으며, 상기 격리 구조물은 상기 반도체 기판의 후면으로부터 상기 반도체 기판의 전면까지 연장되는 것인, 반도체 소자.
  2. 제 1항에 있어서,
    상기 격리 구조물은 트렌치 격리 구조물을 포함하는 것인, 반도체 소자.
  3. 제 1항에 있어서,
    상기 도핑된 패시베이션 층은 추가로 적어도 부분적으로 상기 반도체 기판의 후면에 존재하는 것인, 반도체 소자.
  4. 제 3항에 있어서,
    상기 도핑된 패시베이션 층은 추가로 상기 반도체 기판의 후면에 형상적으로 순응(conformal)하는 것인, 반도체 소자.
  5. 제 1항에 있어서,
    상기 복사 감지 영역은 제1 타입 도펀트를 포함하고, 상기 도핑된 패시베이션 층은 제2 타입 도펀트를 구비하며, 그리고 상기 제2 타입 도펀트는, 상기 제1 타입 도펀트의 타입과 반대의 타입인 것인, 반도체 소자.
  6. 제 1항에 있어서,
    상기 반도체 기판의 후면에 인접한 상기 격리 구조물의 단면적은, 상기 반도체 기판의 전면에 인접한 상기 격리 구조물의 단면적보다 더 큰 것인, 반도체 소자.
  7. 반도체 소자로서,
    자체에 적어도 하나의 트렌치를 구비하는 반도체 기판;
    상기 반도체 기판 내에 존재하는 복사 감지 영역;
    상기 반도체 기판의 상기 트렌치 내에 존재하는 적어도 하나의 유전체 재료;
    적어도 상기 트렌치 내에 그리고 상기 트렌치의 적어도 하나의 측벽과 형상적으로 순응하도록 존재하는 도핑된 패시베이션 층; 및
    상기 반도체 기판의 전면 상에 존재하는 상호연결 구조물
    을 포함하고,
    상기 트렌치는 상기 반도체 기판의 후면으로부터 연장되며,
    상기 도핑된 패시베이션 층 또는 상기 트렌치는 상기 반도체 기판의 전면에 이르는(reach) 것인, 반도체 소자.
  8. 제 7항에 있어서,
    상기 도핑된 패시베이션 층은 또한 상기 반도체 기판의 후면에 적어도 부분적으로 존재하는 것인, 반도체 소자.
  9. 제 8항에 있어서,
    상기 도핑된 패시베이션 층은 또한 상기 반도체 기판의 후면에 순응하는 것인, 반도체 소자.
  10. 반도체 소자를 형성하는 방법으로서,
    반도체 기판 내에 적어도 하나의 복사 감지 영역을 형성하는 단계;
    상기 반도체 기판의 후면에 그리고 상기 복사 감지 영역에 인접하게 적어도 하나의 트렌치를 형성하는 단계;
    상기 트렌치의 형성 이후에, 상기 반도체 기판의 후면으로부터 상기 반도체 기판 내로 제1 도펀트를 주입하는 단계; 및
    상기 기판의 전면 상에 상호접속 구조물을 형성하는 단계 - 상기 적어도 하나의 트렌치의 적어도 일부분은 상기 기판의 전면에 적어도 부분적으로 인접함 -
    를 포함하는 것인, 반도체 소자 형성 방법.
KR1020160134959A 2015-10-20 2016-10-18 반도체 소자 및 그 형성 방법 KR101973838B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562243904P 2015-10-20 2015-10-20
US62/243,904 2015-10-20
US15/171,959 US9847363B2 (en) 2015-10-20 2016-06-02 Semiconductor device with a radiation sensing region and method for forming the same
US15/171,959 2016-06-02

Publications (2)

Publication Number Publication Date
KR20170046086A KR20170046086A (ko) 2017-04-28
KR101973838B1 true KR101973838B1 (ko) 2019-04-29

Family

ID=58524381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160134959A KR101973838B1 (ko) 2015-10-20 2016-10-18 반도체 소자 및 그 형성 방법

Country Status (4)

Country Link
US (5) US9847363B2 (ko)
KR (1) KR101973838B1 (ko)
CN (1) CN106972037B (ko)
TW (1) TWI644418B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9847363B2 (en) 2015-10-20 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with a radiation sensing region and method for forming the same
US10304886B2 (en) * 2017-09-28 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Back-side deep trench isolation (BDTI) structure for pinned photodiode image sensor
CN107799542B (zh) * 2017-10-24 2019-02-15 武汉新芯集成电路制造有限公司 一种cmos图像传感器的深沟槽隔离方法
US11239238B2 (en) 2019-10-29 2022-02-01 Intel Corporation Thin film transistor based memory cells on both sides of a layer of logic devices
US11521997B2 (en) 2020-04-16 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-protrusion transfer gate structure
US11869761B2 (en) * 2020-04-24 2024-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Back-side deep trench isolation structure for image sensor
US11817442B2 (en) 2020-12-08 2023-11-14 Intel Corporation Hybrid manufacturing for integrated circuit devices and assemblies
US11756886B2 (en) * 2020-12-08 2023-09-12 Intel Corporation Hybrid manufacturing of microeletronic assemblies with first and second integrated circuit structures
US11670662B2 (en) * 2020-12-23 2023-06-06 Omnivision Technologies, Inc. Semiconductor substrate with passivated full deep-trench isolation and associated methods of manufacture

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013251539A (ja) * 2012-05-30 2013-12-12 Samsung Electronics Co Ltd シリコン貫通ビアの構造物およびその形成方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076287A (ja) * 2000-08-28 2002-03-15 Nec Kansai Ltd 半導体装置およびその製造方法
US6828211B2 (en) * 2002-10-01 2004-12-07 Taiwan Semiconductor Manufacturing Co., Ltd. Shallow trench filled with two or more dielectrics for isolation and coupling or for stress control
US7148525B2 (en) * 2004-01-12 2006-12-12 Micron Technology, Inc. Using high-k dielectrics in isolation structures method, pixel and imager device
US7154136B2 (en) * 2004-02-20 2006-12-26 Micron Technology, Inc. Isolation structures for preventing photons and carriers from reaching active areas and methods of formation
KR100760142B1 (ko) * 2005-07-27 2007-09-18 매그나칩 반도체 유한회사 고해상도 ｃｍｏｓ 이미지 센서를 위한 스택형 픽셀
KR100721661B1 (ko) * 2005-08-26 2007-05-23 매그나칩 반도체 유한회사 이미지 센서 및 그 제조 방법
US7521278B2 (en) 2006-10-17 2009-04-21 Eastman Kodak Company Isolation method for low dark current imager
US8440495B2 (en) * 2007-03-06 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing crosstalk in image sensors using implant technology
KR20090008004A (ko) * 2007-07-16 2009-01-21 삼성전자주식회사 Ｓｔｉ 구조를 가지는 반도체 소자 및 그 제조 방법
US8357984B2 (en) * 2008-02-08 2013-01-22 Omnivision Technologies, Inc. Image sensor with low electrical cross-talk
EP2144303B1 (en) * 2008-07-10 2013-02-06 STMicroelectronics (Research & Development) Limited Improvements in Single Photon Avalanche Diodes
US8815634B2 (en) * 2008-10-31 2014-08-26 Varian Semiconductor Equipment Associates, Inc. Dark currents and reducing defects in image sensors and photovoltaic junctions
US20100140668A1 (en) * 2008-12-08 2010-06-10 Stevens Eric G Shallow trench isolation regions in image sensors
JP2010225818A (ja) 2009-03-23 2010-10-07 Toshiba Corp 固体撮像装置及びその製造方法
WO2011030413A1 (ja) * 2009-09-09 2011-03-17 株式会社 東芝 固体撮像装置およびその製造方法
US8389377B2 (en) * 2010-04-02 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Sensor element isolation in a backside illuminated image sensor
US8390089B2 (en) * 2010-07-27 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor with deep trench isolation structure
US8378398B2 (en) * 2010-09-30 2013-02-19 Omnivision Technologies, Inc. Photodetector isolation in image sensors
US20120292735A1 (en) * 2011-05-20 2012-11-22 GLOBALFOUNDRIES Singapore Pte.Ltd. Corner transistor suppression
US8853811B2 (en) * 2011-11-07 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor trench isolation with conformal doping
US8716823B2 (en) * 2011-11-08 2014-05-06 Aptina Imaging Corporation Backside image sensor pixel with silicon microlenses and metal reflector
US9659981B2 (en) * 2012-04-25 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Backside illuminated image sensor with negatively charged layer
US8828779B2 (en) * 2012-11-01 2014-09-09 United Microelectronics Corp. Backside illumination (BSI) CMOS image sensor process
EP2816601B1 (en) * 2013-06-20 2017-03-01 IMEC vzw Improvements in or relating to pinned photodiodes for use in image sensors
US9136298B2 (en) * 2013-09-03 2015-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming image-sensor device with deep-trench isolation structure
JP6465545B2 (ja) * 2013-09-27 2019-02-06 ソニー株式会社 撮像素子およびその製造方法ならびに電子機器
KR102209097B1 (ko) * 2014-02-27 2021-01-28 삼성전자주식회사 이미지 센서 및 이의 제조 방법
US9825073B2 (en) * 2014-05-23 2017-11-21 Omnivision Technologies, Inc. Enhanced back side illuminated near infrared image sensor
KR102399338B1 (ko) * 2014-09-12 2022-05-19 삼성전자주식회사 이미지 센서의 제조 방법
US20160225812A1 (en) * 2015-02-03 2016-08-04 Microsoft Technology Licensing, Llc Cmos depth image sensor with integrated shallow trench isolation structures
US9847363B2 (en) * 2015-10-20 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with a radiation sensing region and method for forming the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013251539A (ja) * 2012-05-30 2013-12-12 Samsung Electronics Co Ltd シリコン貫通ビアの構造物およびその形成方法

Also Published As

Publication number Publication date
US11728365B2 (en) 2023-08-15
TWI644418B (zh) 2018-12-11
TW201715719A (zh) 2017-05-01
CN106972037B (zh) 2020-09-18
KR20170046086A (ko) 2017-04-28
US20170110494A1 (en) 2017-04-20
US20200020725A1 (en) 2020-01-16
US20180122843A1 (en) 2018-05-03
US20200105805A1 (en) 2020-04-02
US10818719B2 (en) 2020-10-27
US9847363B2 (en) 2017-12-19
US20210151479A1 (en) 2021-05-20
US10950645B2 (en) 2021-03-16
CN106972037A (zh) 2017-07-21
US10475839B2 (en) 2019-11-12

Similar Documents

Publication Publication Date Title
KR101973838B1 (ko) 반도체 소자 및 그 형성 방법
US11728366B2 (en) Extra doped region for back-side deep trench isolation
CN109585466B (zh) 互补式金属－氧化物－半导体影像传感器及影像传感器的形成方法
US8390089B2 (en) Image sensor with deep trench isolation structure
KR20190062241A (ko) Cmos 이미지 센서용 다중 딥 트렌치 격리(mdti) 구조체
JP6440663B2 (ja) グローバルシャッタースキームを有する背面照射（ｂｓｉ）イメージセンサー
KR101849494B1 (ko) 에피텍셜 격리 특징부를 갖는 이미지 센서 디바이스 및 이의 형성 방법
KR101434085B1 (ko) 이미지 디바이스 및 그 형성 방법
US7923279B2 (en) Method and structure for reducing cross-talk in image sensor devices
US9935147B2 (en) Deep trench isolation structure in image sensor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant