KR101849494B1 - 에피텍셜 격리 특징부를 갖는 이미지 센서 디바이스 및 이의 형성 방법 - Google Patents

에피텍셜 격리 특징부를 갖는 이미지 센서 디바이스 및 이의 형성 방법 Download PDF

Info

Publication number
KR101849494B1
KR101849494B1 KR1020170069726A KR20170069726A KR101849494B1 KR 101849494 B1 KR101849494 B1 KR 101849494B1 KR 1020170069726 A KR1020170069726 A KR 1020170069726A KR 20170069726 A KR20170069726 A KR 20170069726A KR 101849494 B1 KR101849494 B1 KR 101849494B1
Authority
KR
South Korea
Prior art keywords
region
substrate
pixel
epitaxial
doping
Prior art date
Application number
KR1020170069726A
Other languages
English (en)
Other versions
KR20170069180A (ko
Inventor
웬 아이 수
펭 치 헝
천 치에 추앙
둔 니안 야웅
젠 쳉 리우
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20170069180A publication Critical patent/KR20170069180A/ko
Application granted granted Critical
Publication of KR101849494B1 publication Critical patent/KR101849494B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1463Pixel isolation structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1464Back illuminated imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

이미지 센서 디바이스를 형성하기 위한 메커니즘의 실시예가 제공된다. 이미지 센서 디바이스는 전면 표면 및 후면 표면을 갖는 기판을 포함한다. 이미지 센서 디바이스는 또한 기판에 형성된 복사선 감지 영역을 포함한다. 복사선 감지 영역은 후면 표면을 통해 기판으로 들어오는 입사 복사선을 검출하도록 작용 가능하다. 복사선 감지 영역은, 기판에 형성되며 복사선 감지 영역에 인접한 에피텍셜 격리 특징부를 더 포함한다. 복사선 감지 영역과 에피텍셜 격리 특징부는 상이한 도핑 극성을 갖는다.

Description

에피텍셜 격리 특징부를 갖는 이미지 센서 디바이스 및 이의 형성 방법{IMAGE-SENSOR DEVICE WITH EPITAXIAL ISOLATION FEATURE AND METHOD FOR FORMING THE SAME}
본 발명은 이미지 센서 디바이스 및 이의 형성 방법에 관한 것이다.
이미지 센서 디바이스는 디지털 스틸 또는 비디오 카메라와 같은 디지털 이미징 시스템의 빌딩 블록 중의 하나이다. 이미지 센서 디바이스는 광을 검출하고 검출된 광의 강도(밝기)를 기록하기 위한 픽셀 어레이(또는 그리드)를 포함한다. 픽셀 어레이는 전하를 축적함으로써 광에 응답하며, 예를 들어 광이 많을수록 전하는 높아진다. 그러면 축적된 전하는 (예를 들어, 다른 회로에 의해) 디지털 카메라와 같은 적합한 애플리케이션에 사용하기 위해 컬러 및 밝기 신호를 제공하는데 사용된다. 한 유형의 이미지 센서는 배면 조명(BSI; backside illuminated) 이미지 센서 디바이스이다. BSI 이미지 센서 디바이스는 기판(BSI 이미지 센서 디바이스의 이미지 센서 회로를 지지함)의 배면 표면을 향해 투사되는 광의 볼륨을 감지하는데 사용된다. 픽셀 그리드는 기판의 전면(front side)에 위치되고, 기판은 기판의 배면을 향해 투사되는 광이 픽셀 그리드에 도달할 수 있도록 충분히 얇다. BSI 이미지 센서 디바이스는 전면 조명(FSI; front-side illuminated) 이미지 센서 디바이스에 비교하여 감소된 파괴 간섭을 제공한다.
집적 회로(IC; integrated circuit) 기술은 끊임없이 개선되고 있다. 이러한 개선은 더 낮은 제조 비용, 더 높은 디바이스 집적 밀도, 더 높은 속도 및 더 나은 성능을 달성하도록 디바이스 기하치수를 스케일링 다운(scaling down)하는 것을 수반한다. 기하학적 크기를 감소시키는 것으로부터 실현되는 이점과 함께, IC 디바이스에 직접 개선이 이루어지고 있다. 하나의 이러한 IC 디바이스는 이미지 센서 디바이스이다.
디바이스 스케일링으로 인해, BSI 이미지 센서 디바이스의 품질을 더욱 개선하도록 BSI 기술에 대한 개선이 계속해서 행해지고 있다. 기존의 BSI 이미지 센서 디바이스 및 BSI 이미지 센서 디바이스의 제조 방법은 일반적으로 그의 의도한 목적에는 충분하였지만, 디바이스 스케일링 다운이 계속됨에 따라, 모든 점에서 완전히 만족스럽지는 못하였다.
이미지 센서 디바이스를 형성하기 위한 메커니즘의 실시예가 제공된다. 이미지 센서 디바이스는 전면 표면 및 후면 표면을 갖는 기판을 포함한다. 이미지 센서 디바이스는 또한 기판에 형성된 복사선 감지 영역을 포함한다. 복사선 감지 영역은 후면 표면을 통해 기판으로 들어오는 입사 복사선을 검출하도록 작용 가능하다. 복사선 감지 영역은, 기판에 형성되며 복사선 감지 영역에 인접한 에피텍셜 격리 특징부를 더 포함한다. 복사선 감지 영역과 에피텍셜 격리 특징부는 상이한 도핑 극성을 갖는다.
본 개시 및 이의 이점의 보다 완전한 이해를 위해, 이제 첨부 도면과 함께 취한 다음의 설명을 참조한다.
도 1은 일부 실시예에 따른 이미지 센서 디바이스의 픽셀 영역의 확대된 상부 평면도를 도시한다.
도 2는 일부 실시예에 따른 이미지 센서 디바이스의 도 1에 도시된 픽셀 영역 및 주변 영역의 단면도를 도시한다.
도 3은 일부 실시예에 따른 이미지 센서 디바이스의 픽셀 영역의 확대된 상부 평면도를 도시한다.
도 4는 일부 실시예에 따라 이미지 센서 디바이스를 제조하기 위한 방법을 예시한 흐름도를 도시한다.
도 5 내지 도 9는 일부 실시예에 따른 제조 프로세스의 다양한 단계에서 이미지 센서 디바이스의 도 3에 도시된 픽셀 영역 및 주변 영역의 단면도들이다.
다음의 개시는 본 개시의 상이한 특징들을 구현하기 위한 많은 상이한 실시예 또는 예를 제공하는 것임을 이해해야 할 것이다. 컴포넌트 및 구성의 구체적 예가 본 개시를 단순화하도록 아래에 기재된다. 이들은 물론 단지 예일 뿐이고 한정하고자 하는 것이 아니다. 또한, 이어지는 다음 기재에서 제2 프로세스 전에 제1 프로세스를 수행하는 것은, 제2 프로세스가 제1 프로세스 직후에 수행되는 실시예를 포함할 수 있고, 또한 제1 프로세스와 제2 프로세스 사이에 추가의 프로세스가 수행될 수 있는 실시예도 포함할 수 있다. 다양한 특징부들은 단순하고 명확하게 하기 위한 목적으로 상이한 스케일로 임의로 도시되어질 수 있다. 또한, 이어지는 다음 기재에서 제2 특징부 상에 또는 위에 제1 특징부를 형성하는 것은, 제1 및 제2 특징부가 직접 접촉하여 형성되는 실시예를 포함할 수 있고, 또한 제1 특징부와 제2 특징부가 직접 접촉하지 않도록 제1 특징부와 제2 특징부 사이에 추가의 특징부가 형성될 수 있는 실시예도 포함할 수 있다. 또한, 다양한 도면 및 실시예에서 유사한 구성요소들은 동일하거나 유사한 참조 번호에 의해 식별된다.
도 1은 일부 실시예에 따른 이미지 센서 디바이스(100)의 픽셀 영역(101)의 확대된 상부 평면도를 도시한다. 이미지 센서 디바이스(100)는 도 1에 도시된 픽셀들의 어레이를 포함한다. 각각의 픽셀 영역(101)은 열과 행으로 배열된다. 픽셀 영역(101)은 하나의 광검출기(photodetector)(106) 및 전자기 복사선을 전기 신호로 변환하기 위한 다양한 회로를 포함하는 단위 셀을 지칭한다. 일부 실시예에서, 광검출기(106)는 복사선(광)의 강도 또는 밝기를 기록하기 위한 포토다이오드를 포함한다. 픽셀 영역(101)은 트랜스퍼 트랜지스터(110), 리셋 트랜지스터(112), 소스-팔로워 트랜지스터(114), 선택 트랜지스터(116), 기타 적합한 트랜지스터, 또는 이들의 조합을 포함하는 다양한 트랜지스터를 포함할 수 있다. 픽셀 영역(101)은 또한 기판 내의 다양한 도핑 영역, 예를 들어 도핑 영역(118A, 118B, 및 120)을 포함할 수 있다. 도핑 영역(118A, 118B, 및 120)은 앞서 언급한 트랜지스터의 소스/드레인 영역으로서 구성된다. 도핑 영역(120)은 또한 트랜스퍼 트랜지스터(110)와 리셋 트랜지스터(112) 사이에 있는 플로팅 확산 영역(floating diffusion region)으로 지칭된다. 전도성 특징부(132)는 소스-팔로워 트랜지스터(114)의 게이트 스택의 일부와 중첩하고 플로팅 확산 영역에 접속한다. 이미지 센서 디바이스(100)는 또한 기판의 다양한 영역들을 격리하도록 기판에 형성된 다양한 격리 특징부(isolation feature)들을 포함한다. 일부 실시예에서, 유전체 격리 특징부(108)는 광검출기(106), 트랜스퍼 트랜지스터(110), 리셋 트랜지스터(112), 소스-팔로워 트랜지스터(114) 및 선택 트랜지스터(116)를 격리하도록 픽셀 영역에 형성된다. 주변 영역 내의 추가의 회로, 입력 및/또는 출력이 픽셀 어레이에 연결되어 픽셀 영역(101)에 대한 동작 환경을 제공하고 픽셀 영역(101)과의 외부 통신을 지원할 수 있다. 예를 들어, 픽셀 어레이는 주변 영역 내의 리드아웃 회로 및/또는 제어 회로와 연결될 수 있다.
도 2는 일부 실시예에 따라 이미지 센서 디바이스(100)의 도 1에서의 라인 A-A에 따른 픽셀 영역(101) 및 주변 영역(102)의 단면도를 도시한다. 이미지 센서 디바이스(100)는 전면 표면(104A) 및 후면 표면(104B)을 갖는 기판(104)을 포함한다. 일부 실시예에서, 기판(104)은 실리콘을 포함하는 실리콘 기판이다. 대안으로서 또는 추가적으로, 기판(104)은 게르마늄 및/또는 다이아몬드와 같은 다른 원소 반도체, 실리콘 카바이드, 갈륨 비소, 갈륨 인화물, 인듐 비소화물 및/또는 인듐 안티몬화물을 포함한 화합물 반도체, SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP, 및/또는 GaInAsP를 포함한 합금 반도체, 또는 이들의 조합을 포함한다. 기판(104)은 p 타입 또는 n 타입 도펀트로 도핑될 수 있다. P 타입 도펀트는 붕소, BF2, 갈륨, 인듐, 기타 적합한 p 타입 도펀트, 또는 이들의 조합을 포함한다. N 타입 도펀트는 인, 비소, 기타 적합한 n 타입 도펀트, 또는 이들의 조합을 포함한다. 도시된 실시예에서, 기판(104)은 p 타입 기판이다. 기판(104)은 약 1E15/cm3 내지 약 5E16/cm3 범위의 도핑 농도를 가질 수 있다. 기판(104)은 다양한 단계 및 기술에서 인시추(in-situ) 도핑, 이온 주입 또는 확산과 같은 프로세스를 사용하여 주입될 수 있다.
픽셀 영역(101)은 포토다이오드와 같은 하나 이상의 광검출기(106)를 포함한다. 도 2에 도시된 바와 같이, 광검출기(106)는 복사선 감지 영역(106A) 및 고정 층(pinned layer)(106B)을 포함한다. 복사선 감지 영역(106A)은 기판(104)의 전면 표면(104A)을 따라 기판(104)의 도핑 극성과 상이한 도핑 극성을 갖는 도핑 영역이다. 도시된 실시예에서, 복사선 감지 영역(106A)은 n 타입 도핑 영역이다. 고정 층(106B)은 기판(104)의 전면 표면(104A)에서 복사선 감지 영역(106A)과 중첩하여 배치된 도핑 영역 층이다. 도시된 실시예에서, 고정 층(106B)은 p 타입 도핑 층이다.
픽셀 영역(101)은 트랜스퍼 트랜지스터(110), 리셋 트랜지스터(112), 소스-팔로워 트랜지스터(114)(도 1에 도시됨) 및 선택 트랜지스터(116)(도 1에 도시됨)와 같은 다양한 트랜지스터를 더 포함한다. 각각의 트랜지스터는 기판(104)의 전면 표면(104A) 위에 배치된 대응하는 게이트 스택을 갖는다. 트랜스퍼 트랜지스터(110)의 게이트 스택은 복사선 감지 영역(106A)의 일부 위에 있다. 픽셀 영역(101)은 또한 기판(104)의 다양한 도핑 영역을 포함한다. 도핑 영역은 소스/드레인 영역과 같은 앞서 언급한 트랜지스터의 게이트 스택에 대응한다. 예를 들어, 도핑 영역(120 및 118A)은 리셋 트랜지스터(112)의 소스/드레인 영역이다. 일부 실시예에서, 도핑 영역(118A 및 120)은 기판(104)의 도핑 극성과 상이한 도핑 극성으로 고농도 도핑된 영역이다. 도시된 실시예에서, 도핑 영역(118A 및 120)은 n 타입 영역이다.
각각의 트랜지스터의 게이트 스택은 게이트 유전체 층 및 게이트 전극 층을 포함한다. 게이트 유전체 층은 실리콘 산화물, 하이 k(high-k) 재료, 기타 유전체 재료, 또는 이들의 조합과 같은 유전체 재료를 포함할 수 있다. 하이 k 유전체 재료는 HfO2, HfSiO, HfTaO, HfTiO, HfZrO, 지르코늄 산화물, 알루미늄 산화물, 하프늄 산화물, 하프늄 이산화물-알루미나(HfO2-Al2O3) 합금 또는 이들의 조합을 포함할 수 있다. 게이트 전극 층은 폴리실리콘 및/또는 Al, Cu, Ti, Ta, W, Mo, TaN, NiSi, CoSi, TiN, WN, TiAl, TiAlN, TaCN, TaC, TaSiN 또는 이들의 조합을 포함한 금속을 포함할 수 있다.
주변 영역(102)은 픽셀 영역(101)에 대한 동작 환경을 제공하도록 픽셀 영역(101)에 연결된 리드아웃 및/또는 제어 회로를 포함할 수 있다. 도시된 실시예에서, PMOS 트랜지스터(122) 및 NMOS 트랜지스터(124)가 도시되어 있다. PMOS 트랜지스터(122)는 n 타입 웰(122C)에 형성된 p 타입 도핑 극성을 갖는 게이트 스택(122A) 및 소스/드레인 영역(122B)을 포함한다. NMOS 트랜지스터(124)는 p 타입 웰(124C)에 형성된 n 타입 도핑 극성을 갖는 게이트 스택(124A) 및 소스/드레인 영역(124B)을 포함한다.
이미지 센서 디바이스(100)는 픽셀 영역(101) 및 주변 영역(102) 내의 다양한 격리 특징부들을 더 포함한다. 예를 들어, 이미지 센서 디바이스(100)는 픽셀 영역(101)의 기판(104)에 형성된 다수의 유전체 격리 특징부(108) 및 다수의 도핑 격리 특징부(128)를 포함할 수 있다. 유전체 격리 특징부(108)는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 기타 절연 재료, 또는 이들의 조합을 포함한다. 각각의 유전체 격리 특징부(108)는 약 500 Å 내지 약 3000 Å 범위의 깊이 D1을 갖는다. 유전체 격리 특징부(108)의 형성은, 기판(104)의 전면 표면(104A)으로부터 트렌치를 에칭하기 위한 에칭 프로세스 및 트렌치를 유전체 재료로 채우기 위한 성막 프로세스를 포함할 수 있다. 일부 실시예에서, 유전체 격리 특징부(108)는 도핑된 라이너 층(126)에 의해 둘러싸일 수 있다. 도핑된 라이너 층(126)은 복사선 감지 영역(106A)의 도핑 극성과 상이한 도핑 극성을 가질 수 있다. 도핑된 라이너 층(126)은 어닐링 후에 유전체 격리 특징부(108)의 표면 결함을 개선할 수 있다.
일부 실시예에서, 도핑된 격리 영역(128)은 전면 표면(104A)으로부터 기판(104) 안으로 연장한다. 도핑 격리 특징부(128)는 격리 웰(isolation well)로서 작용하기 위해 복사선 감지 영역(106A)과 상이한 도핑 극성을 갖는다. 도시된 실시예에서, 도핑 격리 특징부(128)는 p 타입 도핑된 영역이다. 유전체 격리 특징부(108) 및 도핑 격리 특징부(128)는 광검출기(106)와 기타 영역 사이의 수평 누설 경로를 막도록 광검출기(106)의 복사선 감지 영역(106A)을 둘러싼다.
이미지 센서 디바이스(100)는 주변 영역(102)에 형성된 다수의 유전체 격리 특징부(130)를 더 포함한다. 각각의 유전체 격리 특징부(130)는 전면 표면(104A)으로부터 기판(104) 안으로 연장한다. 유전체 격리 특징부(130)는 주변 영역(102) 내의 PMOS 트랜지스터(122)와 NMOS 트랜지스터(124)를 격리할 수 있다. 유전체 격리 특징부(130)는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 기타 절연 재료, 또는 이들의 조합을 포함할 수 있다.
일부 실시예에서, 이미지 센서 디바이스(100)는 기판(104)의 후면 표면(104B) 가까이 형성된 도핑 층(132) 및 도핑 층(134)을 포함한다. 도핑 층(132)은 도핑 격리 특징부들(128) 사이에 후면 표면(104B) 가까이 형성된다. 도핑 층(134)은 복사선 감지 영역(106A)과 동일한 도핑 극선을 갖고, 통상적으로 복사선 감지 영역(106A)으로 연장한다. 도시된 실시예에서, 도핑 층(132)은 n 타입 층이다. 도핑 층(132)은 복사선 감지 영역(106A)의 도핑 농도보다 작은 도핑 농도를 가질 수 있다. 도핑 층(132)은 전자-정공 쌍을 분리하여 전자를 복사선 감지 영역(106A)으로 구동시키도록 도울 전기장을 생성할 수 있다. 일부 실시예에서, 도핑 층(134)은 광검출기(106)를 격리하도록 복사선 감지 영역(106A)과 상이한 도핑 극성을 갖는다. 일부 실시예에서, 도핑 층(134)은 기판(104)의 후면 표면(104B)으로부터 하나 이상의 주입 프로세스에 의해 형성된다.
이미지 센서 디바이스(100)는, 광검출기(106) 위를 포함하는, 기판(104)의 전면 표면(104A) 위의 다층 상호접속부(MLI; multilayer interconnect)(136)를 더 포함한다. MLI(136)는, 이미지 센서 디바이스(100)의 다양한 컴포넌트들이 조명된 광에 적절하게 응답하게끔(복사선 이미징) 동작 가능하도록 이미지 센서 디바이스(100)의 다양한 컴포넌트들, 예를 들어 광검출기(106)에 연결된다. MLI(136)는 다양한 전도성 특징부(138 및 140)를 포함한다. 전도성 특징부(138)는 컨택 및/또는 비아와 같은 수직 상호접속부(138)일 수 있고, 전도성 특징부(140)는 라인과 같은 수평 상호접속부일 수 있다. 다양한 전도성 특징부(138 및 140)는 알루미늄, 알루미늄/실리콘/구리 합금, 티타늄, 티타늄 질화물, 텅스텐, 폴리실리콘, 금속 실리사이드, 또는 이들의 조합과 같은 전도성 재료를 포함한다.
MLI(136)의 다양한 전도성 특징부(138 및 140)가 유전체 층(142) 내에 개재된다. ILD 층(142)은 실리콘 이산화물, 실리콘 질화물, 실리콘 산질화물, TEOS 산화물, PSG(phosphosilicate glass), BPSG(borophosphosilicate glass nitride), FSG(fluorinated silica glass), 탄소 도핑된 실리콘 산화물, 블랙 다이아몬드®(캘리포니아 산타클라라의 Applied materials), 비정질 플루오르화 탄소, 로우 k 유전체 재료, 폴리이미드, 또는 이들의 조합을 포함할 수 있다. ILD 층(142)은 다층 구조를 가질 수 있다.
이미지 센서 디바이스(100)는 기판(104)의 전면 표면(104A) 위에 배치된 캐리어 웨이퍼(144)를 더 포함할 수 있다. 일부 실시예에서, 캐리어 웨이퍼(144)는 MLI(136)에 본딩된다. 캐리어 웨이퍼(144)는 실리콘 또는 유리를 포함한다. 캐리어 웨이퍼(144)는 기판(104)의 전면 표면(104A) 상에 형성된 (광검출기와 같은)다양한 특징부들에 대한 보호를 제공할 수 있고, 또한 기판(104)의 후면 표면(104B)의 처리에 대한 기계적 강도 및 지지를 제공할 수 있다.
이미지 센서 디바이스(100)는 기판(104)의 후면 표면(104) 위에 배치된 반사방지 층(146), 컬러 필터(148) 및 렌즈(150)를 더 포함할 수 있다. 반사방지 층(146)은 실리콘 질화물 또는 실리콘 산질화물과 같은 유전체 재료를 포함한다.
컬러 필터(148)는 반사방지 층(146) 위에 배치되고, 광검출기(106)의 복사선 감지 영역(106A)과 정렬된다. 컬러 필터(148)는 미리 결정된 파장의 광을 필터 통과시키도록 설계된다. 예를 들어, 컬러 필터(148)는 적색 파장, 녹색 파장 또는 청색 파장의 가시광을 광검출기(106)로 필터 통과시킬 수 있다. 예에서, 컬러 필터(148)는 특정 주파수 대역(예를 들어, 원하는 파장의 광)을 필터링하여 걸러내기 위한 염료 기반(또는 안료 기반) 폴리머를 포함한다.
렌즈(150)는 컬러 필터(148) 위에 배치되고, 또한 광검출기(106)의 복사선 감지 영역(106A)과 정렬된다. 렌즈(150)가 광검출기(106)의 복사선 감지 영역(106A)에 입사 복사선(152)을 포커싱하도록, 렌즈(150)는 광검출기(106) 및 컬러 필터(148)와 다양한 위치 배열로 이루어질 수 있다. 대안으로서, 렌즈(150)가 반사방지 층(146)과 컬러 필터(148) 사이에 배치되도록, 컬러 필터(148) 및 렌즈(150)의 위치가 뒤바뀔 수 있다.
하나 이상의 실시예에 따른 동작에서, 이미지 센서 디바이스(100)는 기판(104)의 후면 표면(104B)을 향해 진행하는 입사 복사선(152)을 수용하도록 설계된다. 렌즈(150)는 입사 복사선(152)을 컬러 필터(148)로 지향시킨다. 그 다음, 입사 복사선(152)은 컬러 필터(148)로부터 반사방지 층(146)을 통해 기판(152) 그리고 대응하는 광검출기(106), 구체적으로 복사선 감지 영역(106A)으로 통과한다. 입사 복사선(146)에 노출되면, 광검출기(106)는 전하를 축적함으로써 입사 복사선(152)에 응답한다. 트랜스퍼 트랜지스터(110)의 게이트가 턴온(turn on)될 때, 전하는 광검출기(106)로부터 플로팅 확산 영역(120)으로 이동된다. 전도성 특징부(132)(도 1에 도시됨)의 접속을 통해, 소스-팔로워 트랜지스터(114)는 플로팅 확산 영역(120)으로부터의 전하를 전압 신호로 전환할 수 있다. 선택 트랜지스터(116)는 픽셀 어레이의 하나의 행이 리드아웃 전자기기에 의해 판독되게 할 수 있다. 리셋 트랜지스터(112)는 플로팅 확산 영역(120)을 리셋하기 위한 스위치로서 작용한다. 리셋 트랜지스터(112)가 턴온되면, 플로팅 확산 영역(120)은 전원 공급장치에 효과적으로 접속되며, 모든 통합된 전하를 소거한다(clear). 도시된 실시예에서, 픽셀 영역(101) 내의 트랜지스터들 각각은 바이어스 전압이 인가되지 않을 경우 오프(off) 유지되고, 양(positive)의 바이어스 전압을 인가함으로써 턴온될 수 있다.
도 2에 도시된 바와 같이, 광검출기(106)는 도핑된 라이너 층(126), 도핑 격리 영역(128) 및 도핑 층(132)과 같은 다양한 도핑 영역에 의해 둘러싸인다. 도핑 층(126 및 132) 및 도핑 격리 영역(132)은 수평 전류 누설을 방지하고 광검출기(106)의 성능을 향상시킬 수 있다. 그러나, 도핑 층(126 및 132) 및 도핑 격리 영역(128)의 형성은 그 안에 도펀트를 주입하기 위해 높은 주입 에너지를 요구할 수 있다. 이러한 높은 주입 에너지는 이미지 센서 디바이스(100)에 손상을 일으킬 수 있으며, 이는 암전류 및 화이트 픽셀 문제를 악화시킬 수 있다. 또한, 도핑 층(126 및 132) 및 도핑 격리 영역(128)은 주입된 도펀트를 활성화하도록 하나 이상의 어닐링 프로세스를 요구할 수 있다. 어닐링 프로세스 각각의 높은 온도는 기판(104) 내의 도핑 영역 및 다른 도핑 영역의 확산을 더 야기할 수 있다. 다른 도핑 영역의 추가의 확산은 이미지 센서 디바이스(100)의 성능 및 신뢰성에 불리할 수 있다.
도 3은 일부 실시예에 따라 이미지 센서 디바이스(300)(도 5 내지 도 9에 예시됨)의 픽셀 영역(301)의 확대된 상부 평면도를 도시한다. 이미지 센서 디바이스(300)는 도 3에 도시된 바와 같이 픽셀 어레이를 포함한다. 각각의 픽셀 영역(301)은 열과 행으로 배열된다. 일부 실시예에서, 상부 평면도로부터, 이미지 센서 디바이스(300) 내의 각각의 특징부의 접속 및 배열은 도 1에 도시된 대응하는 특징부와 동일하거나 유사하다. 따라서, 이미지 센서 디바이스(300) 내의 각각의 특징부의 접속 및 배열은 여기에서 반복으로 설명되지 않는다.
도 4는 본 개시의 일부 실시예에 따라 이미지 센서 디바이스(300)를 형성하는 방법(200)의 흐름도이다. 방법(200)은 픽셀 영역 및 주변 영역을 갖는 기판이 제공되는 동작 201로 시작한다. 그 후에, 방법(200)은 픽셀 영역에서 다수의 제1 트렌치가 에칭되는 동작 202로 이어진다. 방법(200)은 다수의 에피텍셜 격리 특징부가 제1 트렌치에 형성되는 동작 203으로 이어진다. 이어서, 방법(200)은 다수의 제2 트렌치가 주변 영역에 형성되는 동작 204로 이어진다. 그 후에, 방법(200)은 다수의 유전체 격리 특징부가 제2 트렌치에 형성되는 동작 205로 이어진다.
도 5 내지 도 9는 일부 실시예에 따른 다양한 제조 프로세스 단계에서 이미지 센서 디바이스(300)의 도 3의 라인 A-A를 따른 픽셀 영역(301) 및 주변 영역(302)의 단면도이다. 일부 실시예에서, 이미지 센서 디바이스(300)는 방법(200)에 따라 제조된다. 다양한 도면들은 본 개시의 개념의 보다 나은 이해를 위해 단순화되었다.
방법(200)은 동작 201로부터 진행하며 동작 202로 이어진다. 도 5는 일부 실시예에 따라 동작 201 및 202를 수행한 후의 이미지 센서 디바이스(300)의 단면도이다. 기판(304)이 제공된다. 기판(304)은 전면 표면(304A) 및 후면 표면(304B)을 갖는다. 기판(304)은 도 2에 도시된 기판(104)과 유사하지만, 기판(104)의 도핑 극성과는 상이한 도핑 극성을 갖는다. 예를 들어, 기판(304)은 n 타입 또는 p 타입인 제1 도핑 극성을 갖는다. 기판(104)이 p 타입 기판일 때 기판(304)은 n 타입이며, 또는 그 반대이다. 도시된 실시예에서, 기판(304)은 n 타입 기판이다. 일부 실시예에서, 기판(304)은 약 1E15/cm3 내지 약 1E16/cm3 범위의 도핑 농도를 가질 수 있다.
일부 실시예에서, 하드 마스크 층(362)이 기판(304)의 전면 표면(304A) 위에 형성된다. 하드 마스크 층(362)은 다층 구조를 가질 수 있다. 일부 실시예에서, 하드 마스크 층(362)은 패드 층(도시되지 않음), 패드 층 위의 유전체 층(도시되지 않음), 및 유전체 층 위의 이미징 개선 층(imaging enhancement layer)(도시되지 않음)을 포함한다. 산화물 층과 같은 패드 층은 기판(304)과 위의 유전체 층 사이의 스트레스 버퍼 층으로서 작용한다. 유전체 층은 실리콘 질화물 또는 실리콘 산질화물과 같은 질소 함유 재료를 포함할 수 있다. 대안으로서, 유전체 층은 비정질 탄소 재료, 실리콘 카바이드 또는 TEOS(tetraetylorthosilicate)를 포함한다. 이미징 개선 층은 유기 층 또는 폴리머 층 또는 SRO(silicon-rich oxide)를 포함할 수 있다. 이미징 개선 층은 위의 포토레지스트 층으로부터 전사될 이미지의 정확도를 개선할 수 있다. 하드 마스크 층(362)은 화학적 기상 증착(CVD; chemical vapor deposition) 또는 플라즈마 강화 화학적 기상 증착(PECVD; plasma enhanced chemical vapor deposition)과 같은 프로세스를 통해 형성될 수 있다. 그 다음, 하드 마스크 층(362)은, 픽셀 영역(301)에 다수의 홀(362A)을 형성하여 기판(304)의 전면 표면(304A)의 일부를 노출시키도록, 적합한 포토리소그래피 및 에칭 프로세스를 통해 패터닝된다.
픽셀 영역(301)에 다수의 제1 트렌치(364)를 형성하도록 기판(304)의 노출된 부분은 홀(362A)을 통해 적합한 에칭 프로세스에 의해 제거된다. 에칭 프로세스는 반응성 이온 에칭(REI; reactive ion etching) 또는 기타 건식 에칭 프로세스일 수 있다. 제1 트렌치(364) 각각의 깊이 D2는 약 2000 Å 내지 약 5000 Å 범위일 수 있다.
방법(200)은 제1 트렌치에 에피텍셜 격리 특징부가 형성되는 동작 203으로 이어진다. 도 6은 일부 실시예에 따라 동작 203을 수행한 후의 이미지 센서 디바이스(300)의 단면도이다. 다수의 에피텍셜 격리 특징부(308)가 제1 트렌치(362)에 형성된다. 각각의 에피텍셜 격리 특징부(308)는 깊이 D2를 가질 수 있다. 일부 실시예에서, 에피텍시 프로세스는 에피텍시 재료를 성막하도록 수행된다. 에피텍셜 재료는 반도체 재료를 에피텍셜 성장시킴으로써 형성된다. 반도체 재료는 게르마늄(Ge) 또는 실리콘(Si)과 같은 단일 원소, 또는 갈륨 비소화물(GaAs), 알루미늄 갈륨 비소화물(AlGaAs)과 같은 화합물 반도체 재료, 또는 실리콘 게르마늄(SiGe), 갈륨 비소 인화물(GaAsP)과 같은 반도체 합금을 포함할 수 있다. 에피텍셜 성장 프로세스는 선택적 에피텍시 성장(SEG; selective epitaxy growth), 순환 증착 및 에칭(CDE; cyclic deposition and etching), 화학적 기상 증착(CVD) 기술(예를 들어, 기상 에피텍시(VPE; vapor-phase epitaxy) 및/또는 초고진공 CVD(UHV-CVD; ultra-high vacuum CVD)), 분자 빔 에피텍시(MBE; molecular beam epitaxy), 기타 적합한 에피텍시 프로세스, 또는 이들의 조합을 포함할 수 있다.
각각의 에피텍셜 격리 특징부(308)는 제1 도핑 극성과 상이한 제2 도핑 극성을 갖는다. 도시된 실시예에서, 에피텍셜 격리 특징부(308)는 p 타입 에피텍셜 격리 특징부이다. 일부 실시예에서, 에피텍셜 격리 특징부(308)의 도핑 농도는 약 1E17/cm3 내지 약 1E18/cm3 범위이다. 에피텍셜 격리 특징부(308)는 재료가 성장될 때에 인시추 도핑을 통해 도핑될 수 있으며, 그리하여 또 다른 주입 프로세스 및 주입된 도펀트를 활성화할 어닐링 프로세스를 더 수행할 필요가 없다. 일부 실시예에서, 각각의 에피텍셜 격리 특징부(308)는 구배(gradient) 도핑 농도를 갖는다. 예를 들어, 에피텍셜 격리 특징부(308)의 도핑 농도는 기판(304)의 전면 표면(304A)을 향해 증가한다. 이러한 구배 도핑 농도는 전면 표면(304A) 가까이 형성된 트랜지스터(도 3에 도시됨)의 고농도 도핑된 영역들을 효과적으로 격리할 수 있다.
에피텍시 재료가 제1 트렌치(362)를 과하게 채울(overfill) 수 있다. 하드 마스크 층(362)의 상부 표면을 노출시키도록 에피텍시 재료의 두께를 감소시키기 위해 화학 기계적 연마(CMP; chemical mechanical polishing) 프로세스 및/또는 에칭 프로세스와 같은 평탄화 프로세스가 에피텍시 재료에 적용된다. 일부 실시예에서, 하드 마스크 층(362)은 평탄화 프로세스 후에 제거된다. 에피텍셜 격리 특징부(308)는 기판(304)의 전면 표면(304A)과 실질적으로 평면이 될 때까지 더 평탄화된다.
방법(200)은 다수의 제2 트렌치가 주변 영역(302)의 기판(304) 안으로 에칭되는 동작 204로 이어진다. 도 7은 일부 실시예에 따라 동작 204를 수행한 후의 이미지 센서 디바이스(300)의 단면도를 도시한다. 하드마스크 층(366)이 기판(304)의 전면 표면(304A) 위에 형성된다. 하드 마스크 층(366)은 하드 마스크 층(362)과 유사한 재료 및 다층 구조를 포함할 수 있다. 그 후에, 하드 마스크 층(366)은 다수의 홀(366A)을 형성하도록 적합한 포토리소그래피 및 에칭 프로세스를 통해 패터닝된다. 홀(366A)은 주변 영역(302)에서 기판(304)의 전면 표면(304A)의 일부를 노출시킨다.
주변 영역(302)에 다수의 제2 트렌치(368)를 형성하도록 기판(304)의 노출된 부분은 홀(366A)을 통해 적합한 에칭 프로세스에 의해 제거된다. 에칭 프로세스는 반응성 이온 에칭(RIE) 또는 기타 건식 에칭 기술을 포함할 수 있다. 각각의 제2 트렌치는 전면 표면(304A)으로부터 기판(304) 안으로 연장하는 깊이 D3을 갖는다. 깊이 D3은 깊이 D1과 실질적으로 동일할 수 있다.
방법(200)은 다수의 유전체 격리 특징부가 제2 트렌치에 형성되는 동작 205로 이어진다. 도 8은 동작 205를 수행한 후의 이미지 센서 디바이스(300)의 단면도를 도시한다. 도 8에 도시된 바와 같이, 다수의 유전체 격리 특징부(330, 예컨대 논리 격리 특징부)가 제2 트렌치(368)에 형성된다. 일부 실시예에서, 적합한 성막 프로세스에 의해 유전체 재료가 제2 트렌치(368) 안으로 성막된다. 성막 프로세스는 화학적 기상 증착(CVD), 물리적 기상 증착(PVD), 플라즈마 강화 화학적 기상 증착(PECVD) 또는 기타 적합한 성막 방법을 포함할 수 있다. 유전체 재료는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 기타 절연 재료 또는 이들의 조합을 포함할 수 있다.
유전체 재료는 제2 트렌치(368)를 과하게 채울 수 있다. 하드 마스크 층(366)의 상부 표면을 노출시키도록 유전체 재료에 화학 기계적 연마(CMP) 프로세스 및/또는 에칭 프로세스와 같은 평탄화 프로세스가 적용된다. 일부 실시예에서, 하드 마스크 층(366)은 평탄화 프로세스 후에 제거된다. 유전체 격리 특징부(330)는 기판(304)의 전면 표면(304A)과 실질적으로 평면이 될 때까지 더 평탄화된다.
방법(200)의 동작 205 전에, 동작 205 중에, 그리고 동작 205 후에 추가의 동작들이 제공될 수 있다는 것을 이해하여야 한다. 도 9는 동작 205 후의 이미지 센서 디바이스(300)의 단면도이다. 광검출기(106)가 픽셀 영역(301)에 형성된다. 광검출기(106)는 복사선 감지 영역(106A) 및 고정 층(106B)을 포함한다. 복사선 감지 영역(106A)은 에피텍셜 격리 특징부(308)에 의해 둘러싸인다. 에피텍셜 격리 특징부의 깊이는 복사선 감지 영역(106A)의 깊이보다 더 크다. 일부 실시예에서, 복사선 감지 영역(106A)은 또한 제1 도핑 극성과 같은 도핑 극성을 가지며, 이는 기판(304)과 동일하고 에피텍셜 격리 특징부(308)와 상이한 것이다. 따라서, 에피텍셜 격리 특징부(308)는 측방 전류 누설을 막도록 복사선 감지 영역(106A)과 P-N 접합을 형성할 수 있다. 도시된 실시예에서, 복사선 감지 영역(106A)은 기판(304)의 전면 표면(304A)을 따라 n 타입 종으로 도핑된다. 고정 층(106B)은 기판(304)의 전면 표면(304A)에서 복사선 감지 영역(106A)과 중첩하여 p 타입 종으로 도핑된다. 일부 실시예에서, 복사선 감지 영역(106A)은 기판(304)의 도핑 농도보다 더 큰 도핑 농도를 갖는다. 예를 들어, 복사선 감지 영역(106A)은 약 1E15/cm3 내지 약 1E16/cm3 범위의 도핑 농도를 가질 수 있다.
도 9에 도시된 바와 같이, 에피텍셜 격리 특징부(308)를 형성함으로써, 유전체 특징부(108)(도 2에 도시됨), 도핑된 라이너 층(126)(도 2에 도시됨), 및 도핑 격리 특징부(128)(도 2에 도시됨)를 형성할 필요가 없다. 추가적으로, 또한 도핑 층(132)(도 2에 도시됨)을 형성할 필요도 없다. 기판(304)은 복사선 감지 영역(106A)과 동일한 도핑 극성(예를 들어, 제1 도핑 극성)을 가지므로 도핑 층(132)과 동일한 기능을 제공할 수 있다. 따라서, 이미지 센서 디바이스(300)의 제조 프로세스에서 높은 주입 에너지 및 다수의 어닐링 프로세스가 제거될 수 있다.
플로팅 확산 영역(120) 및 도핑 영역(118A 및 118B)(도 3에 도시됨)이 픽셀 영역(301)에 형성된다. 플로팅 확산 영역(120) 및 도핑 영역(118A 및 118B)은 제1 도핑 극성의 고농도 도핑된 영역일 수 있다. 예를 들어, 플로팅 확산 영역(120) 및 도핑 영역(118A 및 118B)은 약 1E15/cm3 내지 약 8E15/cm3 범위의 도핑 농도를 가질 수 있다. 도시된 실시예에서, 플로팅 확산 영역(120) 및 도핑 영역(118A 및 118B)은 n 타입 도핑 영역이다.
주변 영역(102)에서, n 타입 웰(122C) 및 웰(124C)이 주입에 의해 기판(104)에 형성된다. 소스/드레인 영역(122B) 및 소스/드레인 영역(124B)은 주입에 의해 대응하는 n 타입 웰(122C) 및 p 웰(124)에 형성된다.
게이트 스택이 기판(304)의 전면 표면(304A) 상에 그리고 픽셀 영역(301) 및 주변 영역(302)에 형성된다. 각각의 게이트 스택은 게이트 유전체 층 및 게이트 전극 층을 포함한다. 게이트 스택 및 도핑 영역(120, 118A 및 118B)(도 3에 도시됨)은 픽셀 영역(102)에서 트랜스퍼 트랜지스터(310), 리셋 트랜지스터(312), 소스-팔로워 트랜지스터(314)(도 3에 도시됨) 및 선택 트랜지스터(316)(도 3에 도시됨)를 구성한다. 상기 기재된 바와 같이, 일부 실시예에서, 각각의 기판(304) 및 도핑 영역(120, 118A 및 118B)은 제1 도핑 극성을 갖는다. 따라서, 픽셀 영역(301) 내의 트랜지스터(310, 312, 314 및 316) 각각의 채널 부분은 낮은 도핑 농도로 도핑 영역(120, 118A 및 118B)과 동일한 도핑 극성을 갖는다. 일부 실시예에서, 각각의 트랜지스터(310, 312, 314 및 316)는 음(negative)의 바이어스 전압을 인가함으로써 오프 유지되며, 음의 바이어스 전압을 인가하는 것을 멈추거나 양의 바이어스 전압을 인가함으로써 턴온된다. 예를 들어, 음의 바이어스 전압은 약 3.3 내지 약 -3.3 V 범위이다.
n 타입 웰(122C) 및 p 웰(124C)에 대응하는 게이트 스택(122A 및 124A)이 주변 영역(102)에 형성된다. n 타입 웰(122C)의 게이트 스택(122A) 및 소스/드레인 영역(122B)은 PMOS 트랜지스터를 구성한다. 마찬가지로, p 타입 웰(124C)의 게이트 스택(124A) 및 소스/드레인 영역(124B)은 NMOS 트랜지스터를 구성한다. 픽셀 영역(310) 및 주변 영역(304) 내의 게이트 스택은 성막, 리소그래피 패터닝 및 에칭 프로세스를 포함한 적합한 프로세스에 의해 형성된다.
이미지 센서 디바이스(300)는 기판(304)의 전면 표면(304A) 위에 배치된 다층 상호접속부(MLI)(136)를 더 포함한다. MLI(136)는 광검출기(106)와 같은 이미지 센서 디바이스(300)의 다양한 컴포넌트들에 연결되며, 그리하여 이미지 센서 디바이스(100)의 다양한 컴포넌트들은 조명된 광에 적절하게 응답하도록(복사선 이미징) 동작 가능하다. MLI(136)는 다양한 전도성 특징부(138 및 140)를 포함하며, 이는 컨택 및/또는 비아와 같은 수직 상호접속부 및 라인과 같은 수평 상호접속부일 수 있다. 전도성 특징부(138 및 140)는 수직 및 수평 상호접속부를 형성하도록 성막, 리소그래피 패터닝 및 에칭 프로세스를 포함한 적합한 프로세스에 의해 형성된다.
MLI(136)의 다양한 전도성 특징부(138 및 140)는 층간 유전체(ILD; interlayer dielectric) 층(142)에 배치된다. ILD 층(142)은 실리콘 이산화물, 실리콘 질화물, 실리콘 산질화물, TEOS 산화물, PSG(phosphosilicate glass), BPSG(borophosphosilicate glass), FSG(fluorinated silica glass), 탄소 도핑된 실리콘 산화물, 로우 k 유전체 재료, 또는 이들의 조합을 포함할 수 있다. ILD 층(142)은 다층 구조를 가질 수 있다. ILD 층(142)은 스핀온 코팅, 화학적 기상 증착(CVD) 또는 플라즈마 강화 화학적 기상 증착(PECVD)을 포함하는 적합한 프로세스에 의해 형성될 수 있다. 하나의 예에서, MLI(136) 및 ILD 층(142)은 다마신 프로세스를 포함한 통합된 프로세스로 형성될 수 있다. 일부 실시예에서, MLI(136) 형성 후에 부가의 프로세스 단계들이 포함될 수 있다. 도 9에 예시된 바와 같이, 캐리어 웨이퍼(144)가 MLI(136)에 본딩된다. 캐리어 웨이퍼(146)는 기판(304)의 후면 표면(304B)을 처리하기 위한 기계적 강도 및 지지를 제공한다. 기판(304)의 두께를 감소시키도록 화학 기계적 연마(CMP) 프로세스와 같은 평탄화 프로세스가 기판(304)의 후면 표면(304B)에 적용된다. 도핑 층(134)은 후면 표면(304B)을 통해 주입 프로세스, 확산 프로세스, 어닐링 프로세스 또는 이들의 조합에 의해 형성된다. 일부 실시예에서, 기판(304)의 후면 표면(304b) 위에 배치된 반사방지 층(146), 컬러 필터(148) 및 렌즈(150)도 또한 형성된다. 컬러 필터(348) 및 렌즈(350)는 광검출기(106)의 복사선 감지 영역(106A)과 정렬된다.
예시된 실시예에서 (104, 304와 같은)기판 및 (영역 106A, 106B, 126, 118A, 118B, 120, 122B, 122C, 124B, 124C, 126, 128, 132, 134, 308 등과 같은)도핑 영역의 불순물 타입이 명시되어 있지만, 본 실시예의 교시는 기판 및 이들 도핑 영역의 도핑 극성이 반대인 디바이스의 형성에 용이하게 적용 가능하다. 또한, 동작 201 내지 205의 순서는 적절하게 재배열될 수 있다. 예를 들어, 동작 204 및 205는 동작 202 및 203 전에 수행될 수 있다.
이미지 센서 디바이스를 형성하기 위한 메커니즘의 실시예가 상기에 기재되어 있다. 에피텍셜 격리 특징부를 포함한 이미지 센서 디바이스는 수평 전류 누설을 막도록 형성된다. 에피텍셜 격리 특징부가 어닐링 프로세스 없이 형성될 수 있다. 또한, 이미지 센서 디바이스는 복사선 감지 영역과 동일한 도핑 극성으로 도핑되는 기판을 포함한다. 기판 자체는, 전자-정공 쌍을 분리하여 전자를 복사선 감지 영역으로 구동시키도록 도울 전기장을 생성하는 기능을 제공할 수 있다. 기판의 후면 표면 가까이에 또 다른 도핑 층을 형성할 필요가 없다. 따라서, 이미지 센서 디바이스의 제조 프로세스에서 높은 에너지 주입 및 다수의 어닐링 프로세스를 피할 수 있다. 이미지 센서 디바이스의 성능 및 신뢰성이 향상될 수 있다.
일부 실시예에 따르면, 이미지 센서 디바이스가 제공된다. 이미지 센서 디바이스는 전면 표면 및 후면 표면을 갖는 기판을 포함한다. 이미지 센서 디바이스는 또한 복사선 감지 영역을 포함하고, 복사선 감지 영역은 후면 표면을 통해 기판으로 들어오는 입사 복사선을 검출하도록 작용 가능하다. 이미지 센서 디바이스는, 기판에 형성되며 복사선 감지 영역에 인접한 도핑 격리 영역을 더 포함한다. 또한, 이미지 센서 디바이스는 도핑 격리 영역에 형성된 딥트렌치(deep-trench) 격리 구조물을 포함한다. 딥트렌치 격리 구조물은 후면 표면으로부터 연장한 트렌치 및 트렌치를 덮는 음으로 대전된 막을 포함한다.
일부 실시예에 따르면, 이미지 센서 디바이스가 제공된다. 이미지 센서 디바이스는 전면 표면 및 후면 표면을 갖는 기판을 포함한다. 이미지 센서 디바이스는 또한 기판에 형성된 복사선 감지 영역을 포함한다. 복사선 감지 영역은 후면 표면을 통해 기판으로 들어오는 입사 복사선을 검출하도록 작용 가능하다. 복사선 감지 영역은, 기판에 형성되며 복사선 감지 영역에 인접한 에피텍셜 격리 특징부를 더 포함한다. 복사선 감지 영역 및 에피텍셜 격리 특징부는 상이한 도핑 극성을 갖는다.
일부 실시예에 따르면, 이미지 센서 디바이스가 제공된다. 이미지 센서 디바이스는 전면 표면 및 후면 표면을 갖는 기판을 포함하고, 기판은 제1 도핑 극성을 갖는다. 이미지 센서 디바이스는 또한 기판에 형성된 복사선 감지 영역을 포함한다. 복사선 감지 영역은 후면 표면을 통해 기판으로 들어오는 입사 복사선을 검출하도록 작용 가능하다. 복사선 감지 영역은 기판의 도핑 농도보다 더 높은 도핑 농도 및 제1 도핑 극성을 갖는다. 이미지 센서 디바이스는 복사선 감지 영역에 인접하게 기판에 형성된 고농도 도핑된 영역을 더 포함한다. 고농도 도핑된 영역은 제1 극성을 갖고 기판의 도핑 농도보다 더 높은 도핑 농도를 갖는다. 고농도 도핑된 영역과 복사선 감지 영역은 그 사이에 제1 극성의 채널 영역을 정의한다.
일부 실시예에 따르면, 이미지 센서 디바이스가 제공된다. 방법은 전면 표면 및 후면 표면을 갖는 기판을 제공하는 것을 포함한다. 방법은 또한 기판에 제1 도핑 극성의 복사선 감지 영역을 형성하는 것을 포함한다. 방법은 기판에 그리고 복사선 감지 영역에 인접하게 에피텍셜 격리 구조물을 형성하는 것을 더 포함한다. 에피텍셜 격리 구조물은 제1 도핑 극성과 상이한 제2 도핑 극성을 갖는다.
본 개시의 실시예 및 이의 이점이 상세하게 기재되었지만, 첨부된 청구항에 의해 정의되는 본 개시의 사상 및 범위에서 벗어나지 않고서 이에 다양한 변경, 치환 및 대안이 행해질 수 있다는 것을 이해하여야 한다. 예를 들어, 당해 기술 분야에서의 숙련자라면, 본 개시의 범위 내에 유지되면서 여기에 기재된 많은 특징, 기능, 프로세스 및 재료가 달라질 수 있다는 것을 용이하게 이해할 수 있을 것이다. 더욱이, 본 출원의 범위는 본 명세서에 기재된 프로세스, 기계, 제조, 물질 조성물, 수단, 방법 및 동작의 특정 실시예에 한정되고자 하는 것이 아니다. 당해 기술 분야에서의 통상의 지식을 가진 자라면, 여기에 기재된 대응하는 실시예와 실질적으로 동일한 기능을 수행하고 실질적으로 동일한 기능을 달성하는, 현재 존재하거나 나중에 개발될, 프로세스, 기계, 제조, 물질 조성물, 수단, 방법 또는 동작이 본 개시에 따라 이용될 수 있다는 것을 용이하게 알 수 있을 것이다. 따라서 첨부된 청구항은 이러한 프로세스, 기계, 제조, 물질 조성물, 수단, 방법 또는 동작을 본 발명의 범위 내에 포함하도록 의도된다.

Claims (9)

  1. 이미지 센서 디바이스에 있어서,
    전면(front) 표면 및 후면(back) 표면을 갖는 기판으로서, 상기 기판은 픽셀 영역 및 논리 영역을 포함하는, 상기 기판;
    상기 논리 영역에 배치되고 논리 격리 특징부에 의해 둘러싸이는 논리 트랜지스터로서, 상기 논리 격리 특징부는 상기 기판의 상기 전면 표면으로부터 측정된 제1 깊이를 갖는, 상기 논리 트랜지스터;
    상기 기판의 상기 픽셀 영역에 형성된 복사선 감지(radiation-sensing) 영역으로서, 상기 후면 표면을 통해 상기 기판으로 들어가는 입사 복사선을 검출하도록 작용 가능한, 상기 복사선 감지 영역;
    상기 기판의 상기 픽셀 영역에 배치되며 상기 복사선 감지 영역을 둘러싸는 에피텍셜 픽셀 격리 특징부로서, 상기 에피텍셜 픽셀 격리 특징부는 상기 기판의 상기 전면 표면으로부터 측정된 상기 제1 깊이보다 큰 제2 깊이를 갖고, 상기 복사선 감지 영역과 상기 에피텍셜 픽셀 격리 특징부는 상이한 도핑 극성을 가지고, 상기 에피텍셜 픽셀 격리 특징부는 상기 논리 격리 특징부와 상이한 재료로 만들어지는 것인, 상기 에피텍셜 픽셀 격리 특징부; 및
    상기 복사선 감지 영역과 동일한 도핑 극성 및 상기 복사선 감지 영역보다 낮은 도핑 농도를 갖는 도핑 영역으로서, 상기 도핑 영역은 상기 복사선 감지 영역의 바닥부와 상기 기판의 후면 사이에 위치하고, 상기 에피텍셜 픽셀 격리 특징부는 상기 도핑 영역과 직접 접촉하는, 상기 도핑 영역을 포함하고,
    상기 도핑 영역은 상기 픽셀 영역 및 상기 논리 영역 아래에서 연속적으로 연장하고, 상기 에피텍셜 픽셀 격리 특징부는 상기 픽셀 영역을 둘러싸며 상기 도핑 영역과 직접 접촉하고, 상기 논리 격리 특징부는 상기 도핑 영역으로부터 이격되어 있는 것인 이미지 센서 디바이스.
  2. 청구항 1에 있어서, 상기 에피텍셜 픽셀 격리 특징부와 상기 복사선 감지 영역은 P-N 접합을 형성하는 것인 이미지 센서 디바이스.
  3. 청구항 1에 있어서, 상기 에피텍셜 픽셀 격리 특징부는 Ge, Si, GaAs, AlGaAs, SiGe, GaAsP 또는 이들의 조합을 포함하는 것인 이미지 센서 디바이스.
  4. 청구항 1에 있어서, 상기 에피텍셜 픽셀 격리 특징부는 1E17/cm3 내지 1E18/cm3 범위의 도핑 농도를 갖는 것인 이미지 센서 디바이스.
  5. 청구항 1에 있어서, 상기 에피텍셜 픽셀 격리 특징부는 구배(gradient) 도핑 농도를 갖는 것인 이미지 센서 디바이스.
  6. 청구항 1에 있어서, 상기 기판과 상기 복사선 감지 영역은 동일한 도핑 극성을 갖는 것인 이미지 센서 디바이스.
  7. 이미지 센서 디바이스에 있어서,
    전면 표면 및 후면 표면을 가지고, 제1 도핑 극성을 가지며, 픽셀 영역 및 주변 영역을 포함하는, 기판;
    상기 기판의 상기 주변 영역에 배치되고 상기 주변 영역의 하나 이상의 논리 트랜지스터를 둘러싸는 논리 격리 특징부로서, 상기 논리 격리 특징부는 상기 기판의 상기 전면 표면으로부터 측정된 제1 깊이를 갖는 것인, 상기 논리 격리 특징부;
    상기 기판의 상기 픽셀 영역에 형성된 복사선 감지 영역으로서, 상기 후면 표면을 통해 상기 기판으로 들어가는 입사 복사선을 검출하도록 작용 가능하며, 상기 제1 도핑 극성 및 상기 기판의 도핑 농도보다 더 높은 도핑 농도를 갖는, 상기 복사선 감지 영역;
    상기 기판의 상기 픽셀 영역에 형성되며 상기 복사선 감지 영역에 인접한 고농도 도핑 영역으로서, 상기 고농도 도핑 영역은 상기 제1 도핑 극성 및 상기 기판의 도핑 농도보다 더 높은 도핑 농도를 갖고, 상기 고농도 도핑 영역과 상기 복사선 감지 영역은 그 사이에 상기 제1 극성의 채널 영역을 정의하는, 상기 고농도 도핑 영역; 및
    상기 기판에 형성되며 상기 복사선 감지 영역에 인접한 에피텍셜 픽셀 격리 특징부로서, 상기 에피텍셜 픽셀 격리 특징부는 상기 제1 깊이보다 더 큰 제2 깊이를 갖고, 상기 복사선 감지 영역과 상기 에피텍셜 픽셀 격리 특징부는 상이한 도핑 극성을 가지며, 상기 에피텍셜 픽셀 격리 특징부는 상기 논리 격리 특징부와 상이한 재료로 만들어지는 것인, 상기 에피텍셜 픽셀 격리 특징부; 및
    상기 복사선 감지 영역과 동일한 도핑 극성 및 상기 복사선 감지 영역보다 낮은 도핑 농도를 갖는 도핑 영역으로서, 상기 도핑 영역은 상기 복사선 감지 영역의 바닥부와 상기 기판의 후면 사이에 위치하고, 상기 에피텍셜 픽셀 격리 특징부는 상기 도핑 영역과 직접 접촉하고, 상기 논리 격리 특징부는 상기 도핑 영역으로부터 이격되어 있는 것인, 상기 도핑 영역을 포함하는 이미지 센서 디바이스.
  8. 청구항 7에 있어서, 상기 채널 영역을 엎는 게이트 유전체 및 게이트 전극을 더 포함하는 이미지 센서 디바이스.
  9. 이미지 센서 디바이스를 형성하는 방법에 있어서,
    전면 표면 및 후면 표면을 갖는 기판으로서, 상기 기판은 픽셀 영역 및 주변 영역을 포함하는, 상기 기판을 제공하는 단계;
    제1 깊이를 갖는 픽셀 격리 트렌치를 형성하기 위해 상기 픽셀 영역을 둘러싸는 상기 기판의 일부를 제거하는 단계;
    상기 픽셀 격리 트렌치를 채우기 위해 에피텍셜 재료를 성장시킴으로써, 상기 픽셀 영역을 둘러싸고 상기 제1 깊이를 갖는 에피텍셜 픽셀 격리 구조물을 형성하는 단계;
    상기 에피텍셜 재료가 성장되고 난 이후, 상기 제1 깊이보다 작은 제2 깊이를 갖는 주변 격리 트렌치를 형성하기 위해 상기 주변 영역을 둘러싸는 상기 기판의 일부를 제거하는 단계;
    상기 주변 격리 트렌치를 채우기 위해 유전체 물질을 제공함으로써, 상기 주변 영역을 둘러싸고 상기 제2 깊이를 갖는 주변 격리 구조물을 형성하는 단계;
    상기 기판의 상기 픽셀 영역에 제1 도핑 극성의 복사선 감지 영역을 형성하는 단계로서, 상기 복사선 감지 영역은 상기 에피텍셜 픽셀 격리 구조물의 내측 둘레(inner perimeter)에 의해 둘러싸이는, 상기 복사선 감지 영역 형성 단계;
    상기 기판의 상기 픽셀 영역에 그리고 상기 복사선 감지 영역에 인접하게 상기 에피텍셜 픽셀 격리 구조물을 형성하는 단계로서, 상기 에피텍셜 픽셀 격리 구조물은 상기 제1 도핑 극성과 상이한 제2 도핑 극성을 갖는, 상기 에피텍셜 픽셀 격리 구조물을 형성하는 단계; 및
    상기 복사선 감지 영역과 동일한 도핑 극성 및 상기 복사선 감지 영역보다 낮은 도핑 농도를 갖는 도핑 영역을 형성하는 단계로서, 상기 도핑 영역은 상기 복사선 감지 영역의 바닥부와 상기 기판의 후면 사이에 위치하고, 상기 에피텍셜 픽셀 격리 구조물은 상기 도핑 영역과 직접 접촉하는, 상기 도핑 영역을 형성하는 단계를 포함하는 이미지 센서 디바이스의 형성 방법.
KR1020170069726A 2013-11-25 2017-06-05 에피텍셜 격리 특징부를 갖는 이미지 센서 디바이스 및 이의 형성 방법 KR101849494B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/089,263 2013-11-25
US14/089,263 US9780137B2 (en) 2013-11-25 2013-11-25 Mechanisms for forming image-sensor device with epitaxial isolation feature

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020140147518A Division KR20150060515A (ko) 2013-11-25 2014-10-28 에피텍셜 격리 특징부를 갖는 이미지 센서 디바이스를 형성하기 위한 메커니즘

Publications (2)

Publication Number Publication Date
KR20170069180A KR20170069180A (ko) 2017-06-20
KR101849494B1 true KR101849494B1 (ko) 2018-04-16

Family

ID=53181946

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020140147518A KR20150060515A (ko) 2013-11-25 2014-10-28 에피텍셜 격리 특징부를 갖는 이미지 센서 디바이스를 형성하기 위한 메커니즘
KR1020170069726A KR101849494B1 (ko) 2013-11-25 2017-06-05 에피텍셜 격리 특징부를 갖는 이미지 센서 디바이스 및 이의 형성 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020140147518A KR20150060515A (ko) 2013-11-25 2014-10-28 에피텍셜 격리 특징부를 갖는 이미지 센서 디바이스를 형성하기 위한 메커니즘

Country Status (3)

Country Link
US (3) US9780137B2 (ko)
KR (2) KR20150060515A (ko)
CN (1) CN104659042B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9780137B2 (en) * 2013-11-25 2017-10-03 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming image-sensor device with epitaxial isolation feature
KR102197480B1 (ko) * 2014-09-29 2020-12-31 에스케이하이닉스 주식회사 이미지 센서 및 그 구동방법
US9515116B1 (en) * 2015-05-22 2016-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical transfer gate structure for a back-side illumination (BSI) complementary metal-oxide-semiconductor (CMOS) image sensor using global shutter capture
US10177187B2 (en) 2015-05-28 2019-01-08 Taiwan Semiconductor Manufacturing Company Ltd. Implant damage free image sensor and method of the same
US10163959B2 (en) * 2015-11-16 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor and method for manufacturing the same
US10943942B2 (en) * 2017-11-10 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device and method of forming the same
CN107887402A (zh) * 2017-12-01 2018-04-06 德淮半导体有限公司 半导体装置及其制造方法
EP3909234A4 (en) * 2019-01-10 2022-06-15 Shenzhen Xpectvision Technology Co., Ltd. IMAGE SENSOR COMPRISING RADIATION DETECTORS OF DIFFERENT ORIENTATIONS
US11721774B2 (en) * 2020-02-27 2023-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Full well capacity for image sensor
US20220059582A1 (en) * 2020-08-20 2022-02-24 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and methods for effective impurity gettering
CN112614861A (zh) * 2020-12-16 2021-04-06 上海华力微电子有限公司 图像传感器的版图结构
US11658031B2 (en) * 2021-03-04 2023-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Implantation mask formation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100654056B1 (ko) * 2005-12-29 2006-12-05 매그나칩 반도체 유한회사 이미지 센서 및 그 제조방법
US20090200590A1 (en) * 2008-02-08 2009-08-13 Omnivision Technologies Inc. Image sensor with low electrical cross-talk
JP2012015274A (ja) * 2010-06-30 2012-01-19 Canon Inc 固体撮像装置、及び固体撮像装置の製造方法。

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134090A (en) * 1982-06-18 1992-07-28 At&T Bell Laboratories Method of fabricating patterned epitaxial silicon films utilizing molecular beam epitaxy
US7372091B2 (en) * 2004-01-27 2008-05-13 Micron Technology, Inc. Selective epitaxy vertical integrated circuit components
US7642608B2 (en) * 2007-03-09 2010-01-05 Aptina Imaging Corporation Dual isolation for image sensors
US7901974B2 (en) * 2008-02-08 2011-03-08 Omnivision Technologies, Inc. Masked laser anneal during fabrication of backside illuminated image sensors
US7741666B2 (en) * 2008-02-08 2010-06-22 Omnivision Technologies, Inc. Backside illuminated imaging sensor with backside P+ doped layer
US8674469B2 (en) 2009-04-23 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure for backside illuminated image sensor
US8587081B2 (en) * 2010-04-28 2013-11-19 Calvin Yi-Ping Chao Back side illuminated image sensor with back side pixel substrate bias
KR101803719B1 (ko) 2010-10-26 2017-12-04 삼성전자 주식회사 후면 조사형 액티브 픽셀 센서 어레이 및 그 제조 방법, 이를 구비하는 후면 조사형 이미지 센서
FR2974240A1 (fr) * 2011-04-12 2012-10-19 St Microelectronics Crolles 2 Capteur eclaire par la face arriere a isolement par jonction
FR2974238A1 (fr) * 2011-04-12 2012-10-19 St Microelectronics Crolles 2 Procede de realisation d'un capteur d'images a eclairement par la face arriere
JP5930650B2 (ja) * 2011-10-07 2016-06-08 キヤノン株式会社 半導体装置の製造方法
US8709854B2 (en) * 2012-05-10 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Backside structure and methods for BSI image sensors
US9780137B2 (en) * 2013-11-25 2017-10-03 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming image-sensor device with epitaxial isolation feature

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100654056B1 (ko) * 2005-12-29 2006-12-05 매그나칩 반도체 유한회사 이미지 센서 및 그 제조방법
US20090200590A1 (en) * 2008-02-08 2009-08-13 Omnivision Technologies Inc. Image sensor with low electrical cross-talk
JP2012015274A (ja) * 2010-06-30 2012-01-19 Canon Inc 固体撮像装置、及び固体撮像装置の製造方法。

Also Published As

Publication number Publication date
US10276622B2 (en) 2019-04-30
US20180033812A1 (en) 2018-02-01
CN104659042B (zh) 2018-11-27
US9780137B2 (en) 2017-10-03
CN104659042A (zh) 2015-05-27
US20190244990A1 (en) 2019-08-08
US10886320B2 (en) 2021-01-05
KR20170069180A (ko) 2017-06-20
KR20150060515A (ko) 2015-06-03
US20150145096A1 (en) 2015-05-28

Similar Documents

Publication Publication Date Title
KR101849494B1 (ko) 에피텍셜 격리 특징부를 갖는 이미지 센서 디바이스 및 이의 형성 방법
US10868050B2 (en) Backside illuminated image sensor with negatively charged layer
US9142709B2 (en) Process for enhancing image quality of backside illuminated image sensor
US10734428B2 (en) Image sensor device
US9437650B2 (en) Image device and methods of forming the same
US8628990B1 (en) Image device and methods of forming the same
TWI548074B (zh) 影像感測元件及其形成方法
KR101412883B1 (ko) 이미지 디바이스 및 그 형성방법
US9431446B2 (en) Mechanisms for forming image sensor device
US20130082342A1 (en) Polishing process for enhancing image quality of backside illuminated image sensor

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant