CN107887402A - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN107887402A CN107887402A CN201711246957.4A CN201711246957A CN107887402A CN 107887402 A CN107887402 A CN 107887402A CN 201711246957 A CN201711246957 A CN 201711246957A CN 107887402 A CN107887402 A CN 107887402A
- Authority
- CN
- China
- Prior art keywords
- sensing area
- contact
- external zones
- hole
- sensing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 238000000034 method Methods 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 230000005855 radiation Effects 0.000 claims abstract description 57
- 239000004020 conductor Substances 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 description 24
- 239000002184 metal Substances 0.000 description 24
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 239000007769 metal material Substances 0.000 description 13
- 238000012545 processing Methods 0.000 description 12
- 238000000151 deposition Methods 0.000 description 9
- 238000003384 imaging method Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000224 chemical solution deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本公开涉及半导体装置及其制造方法。提供有一种制造半导体装置的方法，包括：提供衬底，所述衬底包括具有用于感测辐射的辐射传感结构的感测区以及不用于感测辐射的外围区；在所述衬底上形成一个或多个电介质层；以及形成感测区接触件，所述感测区接触件穿过所述一个或多个电介质层到达所述感测区，并且所述感测区接触件的至少下部由非金属导电材料构成。
Description
技术领域
本公开涉及半导体领域，具体而言，涉及半导体装置及其制造方法。
背景技术
在半导体装置中，金属污染会对制品的性能产生不良的影响。尤其是在具有辐射感测功能的半导体装置(例如图像传感器)中，辐射感测区(例如像素区)内的金属污染会造成“白像素”或者“白点”，严重影响成像质量。因此，有必要对半导体装置的结构和制造方法采取一定改进，以减少或避免辐射感测区内金属污染的发生。
发明内容
本公开的一个目的是提供一种新颖的半导体装置以及相应的制造方法。
根据本公开的第一方面，提供了一种制造半导体装置的方法，包括：提供衬底，所述衬底包括具有用于感测辐射的辐射传感结构的感测区以及不用于感测辐射的外围区；在所述衬底上形成一个或多个电介质层；以及形成感测区接触件，所述感测区接触件穿过所述一个或多个电介质层到达所述感测区，并且所述感测区接触件的至少下部由非金属导电材料构成。
根据本公开的第二方面，提供了一种半导体装置，包括：衬底，所述衬底包括具有用于感测辐射的辐射传感结构的感测区以及不用于感测辐射的外围区；一个或多个电介质层，设置在所述衬底之上；以及感测区接触件，设置为穿过所述一个或多个电介质层到达所述感测区，其中所述感测区接触件的至少下部由非金属导电材料构成。
根据本公开的第三方面，提供了一种制造半导体装置的方法，包括：提供衬底，所述衬底包括具有用于感测辐射的辐射传感结构的感测区以及不用于感测辐射的外围区；在所述衬底上形成一个或多个电介质层；以及形成感测区接触件，所述感测区接触件穿过所述一个或多个电介质层到达所述感测区；以及形成外围区接触件，所述外围区接触件穿过所述一个或多个电介质层到达所述外围区，其中，形成感测区接触件和形成外围区接触件不同时进行。
通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：
图1示出了根据本公开的示例性实施例的半导体装置的制造方法100的流程图。
图2A-2I示出了根据本公开的示例性实施例的半导体装置制造方法100的一个具体示例的各个步骤处的装置截面示意图。
图3A-3F示出了根据本公开的示例性实施例的半导体装置制造方法100的另一个具体示例的各个步骤处的装置截面示意图。
图4示出了根据本公开的示例性实施例的半导体装置的制造方法400的流程图。
注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在本说明书中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，所公开的发明并不限于附图等所公开的位置、尺寸及范围等。
具体实施方式
在现有的半导体装置的制造过程中，通常在不同的区域中同步地形成金属接触件。即，首先在半导体装置的整个衬底上方形成穿过电介质层到达衬底的接触通孔，然后在接触通孔中形成金属材质的接触件。
对于包括辐射感测区的半导体装置(例如包括像素区的图像传感器)，上述现有的形成接触件的制造过程容易在辐射感测区中引入金属污染，由此导致装置的辐射感测性能劣化。这里，术语“辐射”包括但不限于光辐射，例如，可见光、红外线、紫外线等。
本申请的发明人发现，对于包括辐射感测区的半导体装置，上述现有的形成接触件的制造过程至少会在两方面给半导体装置的辐射感测区引入金属污染。
一方面，现有的制造过程在半导体装置的衬底上应用金属材质的接触件，这使得半导体装置的辐射感测区与金属接触件直接接触。在形成金属接触件之后的制造过程中，一旦涉及需要加热处理的步骤，金属接触件中的金属就有可能扩散到辐射感测区中成为金属污染，从而使得该区域的辐射感测性能劣化。
另一方面，在现有的形成接触件的制造过程中，通常同时形成所有接触通孔。这使得半导体衬底的辐射感测区和其它区域同时暴露，并且可能同时经受部分处理步骤。在这种情况下，金属污染物容易从其它区域扩散到辐射感测区。例如，在形成了所有接触通孔之后，通常需要对半导体装置(尤其是通孔)进行湿法清洁，这时，其它区域中的包含金属的物质就会扩散到辐射感测区，从而造成金属污染。再比如，在不用于感测辐射的其它区域中，通常需要在接触通孔中形成金属硅化物，而形成金属硅化物的过程可能包括在接触通孔中沉积金属并进行热处理，这也可能给辐射感测区带来金属污染。
对此，本申请的发明人希望通过改进半导体装置的结构和制造方法来避免可能的金属污染，实现更高的装置性能。
现在将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。也就是说，本文中的半导体装置及其制造方法是以示例性的方式示出，来说明本公开中的结构和方法的不同实施例。然而，本领域的技术人员将会理解，它们仅仅说明可以用来实施的本发明的示例性方式，而不是穷尽的方式。此外，附图不必按比例绘制，一些特征可能被放大以示出具体组件的细节。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
图1示出了根据本公开的示例性实施例的半导体装置的制造方法100的流程图。
具体而言，如图1所示，半导体装置的制造方法100包括：提供衬底，该衬底包括具有用于感测辐射的辐射传感结构的感测区以及不用于感测辐射的外围区(步骤110)。
在一些实施方式中，半导体装置可以是图像传感器，包括但不限于CMOS图像传感器。在这种情况下，衬底中的感测区为图像传感器中的像素区，而外围区为图像传感器中的逻辑区。
衬底中可以形成有其它的半导体装置构件。在一些实施方式中，衬底可以包括一元半导体材料(诸如，硅或锗等)或化合物半导体材料(诸如碳化硅、硅锗、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟)或其组合。对于衬底没有特别的限制，只要其适于在其中形成用于感测辐射的辐射传感结构即可。在一些实施方式中，感测区中的辐射传感结构包括但不限于光电二极管和/或其它能够进行光电转换的结构。
半导体装置的制造方法100还包括：在衬底上形成一个或多个电介质层(步骤120)。
在一些实施方式中，电介质层可以包括能够阻止金属扩散穿过该层的材料。例如，电介质层可以包括硅氧化物、硅氮化物以及任何其它适合的电介质材料。优选地，电介质层可以包括氮化硅(SiN)层。
在一些实施方式中，可以使用沉积工艺来形成电介质层，包括但不限于使用分子束外延(MBE)、化学气相沉积(CVD)、等离子增强CVD(PECVD)、原子层沉积(ALD)、物理气相沉积(PVD)、化学溶液沉积、毯式沉积以及其它可能的沉积工艺来将电介质材料沉积在半导体装置的衬底上。也可以使用热氧化工艺来形成电介质层，包括但不限于干氧法和湿氧法。
在一些实施方式中，电介质层可以是上表面平坦的覆盖层，也可以是不完全平坦的保形层。在将电介质材料形成在半导体衬底上之后，可以使用诸如化学机械平坦化(CMP)等适合的工艺对电介质层进行平坦化处理。
半导体装置的制造方法100还包括：形成感测区接触件，该感测区接触件穿过所述一个或多个电介质层到达感测区，并且该感测区接触件的至少下部由非金属导电材料构成(步骤130)。
在一些实施方式中，感测区接触件穿过衬底上方的一个或多个电介质层到达衬底的感测区，并与感测区中的相应结构形成电连接，包括但不限于与感测区中的栅极、源极、漏极、浮动扩散区等结构形成电连接。
在一些实施方式中，构成感测区接触件的下部的非金属导电材料包括但不限于多晶硅，优选地为N+型掺杂的多晶硅。
感测区接触件的上部由适于用作接触件的导电材料构成。感测区接触件的上部可以与感测区接触件的下部材料相同或不同。例如，感测区接触件的上部可以由诸如钨、铜、铝等的金属材料构成，也可以由诸如多晶硅的非金属导电材料构成。感测区接触件的上部可以与感测区接触件的下部在同一制造步骤中形成，也可以在不同的步骤中分别形成。
本领域的技术人员均明白，上述步骤并不限制本发明的方案，而是可以根据实际应用进行任意的修改或变型。
半导体装置的制造方法100能够实现新颖的半导体装置结构，在该结构中，连接到辐射感测区的接触件的下部由非金属导电材料构成，这使得辐射感测区免于接触金属材料，从而避免了可能的金属污染，提高了装置的性能。
图2A-2I示出了根据本公开的示例性实施例的图1中所示的半导体装置制造方法100的一个具体示例的各个步骤处的装置截面示意图。
请注意，这个示例并不意图构成对本发明的限制。上面结合图1所描述的内容也可以适用于对应的特征。
在图2A中，提供有衬底202，其包括用于进行辐射感测的感测区202A和不用于进行辐射感测的外围区202B，如图2A中通过虚线示意性地划分的。在感测区202A和外围区202B之间可设置有隔离212，隔离212可以是例如浅沟槽隔离(STI)。
在感测区202A和外围区202B中，各自设置有一个例示性的CMOS晶体管。感测区202A中的CMOS晶体管可以包括设置在衬底上的栅极206A和设置在衬底的阱区204A中的源极208A和漏极210A，其中，在栅极206A和衬底之间可设置有氧化物层，在栅极206A的两侧还可设置有侧壁绝缘层。外围区202B中的CMOS晶体管结构类似，可以包括栅极206B和设置在衬底的阱区204B中的源极208B和漏极210B。请注意，此处的CMOS晶体管仅作为示例，本发明的感测区和外围区可以根据需要分别设置有任意数量、任意规模、任意结构和任意功能的半导体装置构件。
接着，如图2B所示，在衬底202上形成电介质层214，然后在电介质层214上形成电介质层216。请注意，在衬底202上形成的电介质层的数量和形状仅作为示例，在本发明的实施例中，可以根据需要形成任意数量或形状的电介质层。
在一些实施例中，电介质层214和/或电介质层216可以包括能够阻止金属扩散穿过该层的材料。例如，电介质层214和/或电介质层216可以包括硅氧化物、硅氮化物以及任何其它适合的电介质材料。优选地，电介质层214和/或电介质层216可以包括氮化硅(SiN)。
接着，如图2C所示，形成穿过电介质层214和216到达感测区202A的感测区通孔230A。在本实施例中，感测区通孔230A到达感测区并暴露感测区中的栅极、源极和漏极。本领域的技术人员均知道，在本发明中，所形成的感测区通孔可以到达并暴露的部位不限于此，而是可以包括感测区中需要通过接触件进行电连接的任意部位。
感测区通孔230A的形成可以通过光刻和刻蚀处理来完成。首先，通过光刻处理在电介质层216上形成仅暴露感测区中与通孔230A相对应的位置处的光刻胶掩模层。具体来说可以包括：在电介质层216上施加光刻胶，透过掩模板对光刻胶进行曝光，以及对光刻胶进行显影处理，从而形成光刻胶掩模层。然后，透过光刻胶掩模层对电介质层216和214进行刻蚀，从而形成感测区通孔230A。最后，去除电介质层216上的光刻胶掩模层。在一些实施方式中，衬底202上的电介质层214和216可以包括氧化物层和/或SiN层，此时形成通孔可以包括氧化物干法刻蚀和SiN层穿通(breakthrough)。
本领域的技术人员均明白，上述形成感测区通孔的处理步骤仅仅是例示性的而非限制性的，感测区通孔的形成可以根据实际应用选择任意适合的方式。
然后，如图2D所示，在感测区通孔中形成非金属导电接触件232A。
形成非金属导电接触件可以通过沉积和抛光处理来完成。首先，在电介质层216上和通孔230A中沉积非金属导电材料，包括但不限于多晶硅，优选N+掺杂的多晶硅。接着，通过CMP对所淀积的非金属导电材料进行抛光，直到暴露电介质层216的上表面，从而形成非金属导电接触件232A。
本领域的技术人员均明白，上述形成非金属导电接触件的处理步骤仅仅是可选的而并非限制性的。在本发明的实施例中，可以根据需要采用任意适合的处理步骤来形成感测区接触件。
接着，如图2E所示，通过例如回刻蚀处理，去除非金属导电接触件232A的上部，以暴露感测区通孔230A的上部。
然后，如图2F所示，形成穿过电介质层216和214到达外围区202B的外围区通孔230B。在本实施例中，这些外围区通孔230B到达外围区202B并暴露外围区202B中的栅极、源极和漏极。本领域的技术人员均知道，在本发明中，所形成的通孔可以到达并暴露的部位不限于此，而是可以包括外围区中需要通过接触件进行电连接的任意部位。
形成外围区通孔230B可以通过光刻和刻蚀来实现，也可以通过任何其它合适的处理步骤来实现。
最后，如图2G所示，在感测区通孔230A的上部和外围区通孔230B中形成接触件，以分别构成感测区接触件232A的上部和外围区接触件232B。
在感测区通孔的上部和外围区通孔中形成的接触件可以通过沉积和抛光处理来完成。首先，在电介质层216上和通孔中沉积导电材料。接着，通过CMP对所淀积的导电材料进行抛光，直到暴露电介质层216的上表面。本领域的技术人员均明白，上述形成导电接触件的处理步骤仅仅是可选的而并非限制性的，可以根据实际应用选择任意的接触件形成方式。
在一些实施方式中，在感测区通孔的上部和外围区通孔中形成的接触件可以包括金属材料，并且优选地包括金属钨(W)。
在一些实施方式中，在形成感测区接触件232A的上部和外围区接触件232B之前，可以先在通孔中形成阻挡件以实现欧姆接触。优选地，阻挡件可以包括钛(Ti)和/或氮化钛(TiN)。
在一些实施方式中，在进行了如图2D所示的在感测区通孔中形成非金属导电接触件232A的步骤之后，可以不执行如图2E所示的对非金属导电接触件232A的回刻蚀，而是如图2H所示，形成穿过电介质层216和214到达外围区202B的外围区通孔230B。之后，如图2I所示，在外围区通孔230B中形成外围区接触件232B。
在一些实施例中，外围区接触件232B可以通过沉积和抛光处理来完成，和/或可以包括金属材料，优选地包括钨。
一方面，在上述具体示例中，连接到感测区的感测区接触件的下部由非金属导电材料构成。这使得感测区被非金属导电材料保护起来，避免了由于与金属材料直接接触而可能带来的金属污染。另一方面，在上述具体示例中，在至少形成了感测区接触件的下部之后再形成外围区接触件。这样，半导体装置的感测区通孔和外围区通孔就不会同时打开，因此感测区不会暴露于外围区中的污染源或暴露于针对外围区的处理步骤，由此确保感测区免于受到来自外围区的金属污染，从而有效改善半导体装置的性能。
图3A-3F示出了根据本公开的示例性实施例的半导体装置制造方法100的另一个具体示例的各个步骤处的装置截面示意图。与图2A-2I的示例不同的是，图3A-3F的示例是在形成外围区接触件之后再形成感测区接触件。在该具体示例中，某些步骤的截面图与如图2A-2I所示的步骤的截面图相同，因此复用图2A-2I中的部分附图以及相应描述。请注意，这个示例并不意图构成对本发明的限制。
首先，提供如图2A中所示的衬底202。
接着，如图2B所示，在衬底202上形成电介质层214和电介质层216。
然后，如图3A所示，形成穿过电介质层216和214到达外围区202B的外围区通孔330B。在本实施例中，这些外围区通孔330B到达外围区并暴露外围区中的栅极、源极和漏极。本领域的技术人员均知道，在本发明中，所形成的通孔可以到达并暴露的部位不限于此，而是可以包括外围区中需要通过接触件进行电连接的任意部位。
形成外围区通孔可以通过光刻和刻蚀处理来完成。首先，可以通过光刻处理在电介质层216上形成仅暴露外围区中与外围区通孔330B相对应的位置处的光刻胶掩模层。具体来说可以包括：在电介质层216上施加光刻胶，透过掩模板对光刻胶进行曝光，以及对光刻胶进行显影处理，从而形成光刻胶掩模层。然后，可以透过光刻胶掩模层对电介质层216和214进行刻蚀，从而形成外围区通孔330B，最后再去除光刻胶掩模层。在一些实施方式中，衬底202上的电介质层214和216可以包括氧化物层和/或SiN层，此时形成通孔可以包括氧化物干法刻蚀和SiN层穿通。
本领域的技术人员均明白，上述形成外围区通孔的处理步骤仅仅是可选的而并非限制性的，可以根据实际应用选择任意的通孔形成方式。
然后，如图3B所示，在外围区通孔330B中形成外围区接触件332B。
在外围区通孔330B中形成外围区接触件332B可以通过沉积和抛光处理来完，也可以根据实际需要选择任意的接触件形成方式。在一些实施方式中，外围区接触件332B可以包括金属材料，并且优选地包括金属钨(W)。
接着，如图3C所示，形成穿过电介质层216和214到达感测区202A的感测区通孔330A。在本实施例中，感测区通孔330A到达感测区并暴露感测区中的栅极、源极和漏极。本领域的技术人员均知道，在本发明中，所形成的感测区通孔可以到达并暴露的部位不限于此，而是可以包括感测区中需要通过接触件进行电连接的任意部位。
形成感测区通孔可以采用与形成外围区通孔类似的处理，例如通过光刻和刻蚀来完成，此处不再重复描述。
然后，如图3D所示，在感测区通孔中形成非金属导电接触件332A。
形成非金属导电接触件332A可以通过沉积和抛光处理来完成。首先，在电介质层216上和通孔330A中沉积非金属导电材料，包括但不限于多晶硅，优选N+掺杂的多晶硅。接着，通过CMP对所淀积的非金属导电材料进行抛光，直到暴露电介质层216的上表面，从而形成非金属导电接触件332A。
本领域的技术人员均明白，上述形成非金属导电接触件的处理步骤仅仅是可选的而并非限制性的。在本发明的实施例中，可以根据需要采用任意适合的处理步骤来形成感测区接触件。
接着，如图3E所示，通过例如回刻蚀处理，去除非金属导电接触件332A的上部，以暴露感测区通孔330A的上部。
最后，如图3F所示，在感测区通孔330A的上部中形成感测区接触件332A的上部。
在一些实施方式中，感测区接触件332A的上部可以由金属材料构成，并且优选地包括金属钨(W)。形成感测区接触件的上部可以通过沉积和抛光处理来完成，也可以通过任意合适的接触件形成方式来完成。
在一些实施方式中，可以不执行如图3E、3F所示的步骤，得到如图3D所示的半导体装置结构。
在上述具体示例中，与图2A-2I所示的示例类似的是，连接到感测区的接触件的下部由非金属导电材料构成，从而避免了由于与金属材料直接接触而可能带来的金属污染。另一方面，与图2A-2I所示的示例不同的是，上述半导体装置的制造方法在形成外围区接触件之后再形成感测区接触件通过这种设计，在外围区接触件的制造过程中，感测区通孔还未形成，因此感测区处于封闭状态，不会暴露于外围区的污染源或暴露于针对外围区的处理步骤，由此使得感测区免于受到来自外围区的金属污染，有效提高半导体装置的性能。
根据本公开的示例性实施例，还提供一种半导体装置，可以如图2G、图2I、图3D或图3F所示。该半导体装置包括：衬底，该衬底包括具有用于感测辐射的辐射传感结构的感测区以及不用于感测辐射的外围区；一个或多个电介质层，设置在衬底之上；以及感测区接触件，设置为穿过所述一个或多个电介质层到达感测区，其中感测区接触件的至少下部由非金属导电材料构成。
图2G或图3F示出了上述半导体装置的一种可能的实现方式。如图2G或图3F所示，在该半导体装置中，感测区接触件的上部与下部的材料构成可以不同。例如，感测区接触件的上部可以包括金属材料，优选地可以包括钨(W)。
在图2G或图3F所示的半导体装置中，感测区接触件的下部由非金属导电材料构成，防止金属材料与感测区的直接接触，从而避免了可能的金属污染。而感测区接触件的上部可以根据需要灵活设置，例如可以包括金属，从而提高了感测区接触件的导电性能。
图2I或图3D示出了上述半导体装置的另一种可能的实现方式。如图2I或图3D所示，在该半导体装置中，感测区接触件的上部与下部材料相同，由非金属导电材料构成。通过这样的设计，不仅能够避免金属污染，还使得感测区接触件的上部与下部能够在制造过程中由同一步骤完成，由此简化了制造流程并提高了制造效率。
在一些实施例中，上文中关于图2G、图2I、图3D和图3F中的半导体装置的描述同样适用于此。本领域的技术人员均明白，上述描述并不限制本发明的方案，而是可以根据实际应用进行任意的变型或更改。
图4示出了根据本公开的示例性实施例的半导体装置的制造方法400的流程图。
具体而言，如图4所示，半导体装置的制造方法400包括：提供衬底，该衬底包括具有用于感测辐射的辐射传感结构的感测区以及不用于感测辐射的外围区(步骤410)。
在一些实施方式中，半导体装置可以是图像传感器，包括但不限于CMOS图像传感器。在这种情况下，衬底中的感测区为图像传感器中的像素区，而外围区为图像传感器中的逻辑区。
半导体装置的制造方法400还包括：在衬底上形成一个或多个电介质层(步骤420)。
在一些实施方式中，电介质层可以包括能够阻止金属扩散穿过该层的材料。例如，电介质层可以包括硅氧化物、硅氮化物以及任何其它适合的电介质材料。优选地，电介质层可以包括氮化硅(SiN)层。
半导体装置的制造方法400还包括：形成感测区接触件，该感测区接触件穿过所述一个或多个电介质层到达感测区；以及形成外围区接触件，该外围区接触件穿过所述一个或多个电介质层到达外围区，其中，形成感测区接触件和形成外围区接触件不同时进行(步骤430)。
在一些实施方式中，感测区接触件穿过衬底上方的一个或多个电介质层到达衬底的感测区，并与感测区中的相应结构形成电连接，包括但不限于与感测区中的栅极、源极、漏极、浮动扩散区等结构形成电连接。外围区接触件穿过衬底上方的一个或多个电介质层到达衬底的外围区，并与外围区中的相应结构形成电连接，包括但不限于与外围区中的栅极、源极、漏极等结构形成电连接。
在一些实施方式中，感测区接触件可以包括金属，优选地可以包括钨(W)。
本领域的技术人员均明白，上述步骤并不限制本发明的方案，而是可以根据实际应用进行任意的修改或变型。
在半导体装置的制造方法400中，感测区接触件和外围区接触件在不同的时间形成，这确保了半导体装置的感测区和外围区的通孔不会同时打开，避免了感测区透过两个区域内的通孔暴露于可能带来金属污染的物质中，从而能够有效地抑制在制造过程中可能引入的金属污染，提升装置的性能。
在说明书及权利要求中的词语“前”、“后”、“顶”、“底”、“之上”、“之下”等，如果存在的话，用于描述性的目的而并不一定用于描述不变的相对位置。应当理解，这样使用的词语在适当的情况下是可互换的，使得在此所描述的本公开的实施例，例如，能够在与在此所示出的或另外描述的那些取向不同的其他取向上操作。
如在此所使用的，词语“示例性的”意指“用作示例、实例或说明”，而不是作为将被精确复制的“模型”。在此示例性描述的任意实现方式并不一定要被解释为比其它实现方式优选的或有利的。而且，本公开不受在上述技术领域、背景技术、发明内容或具体实施方式中所给出的任何所表述的或所暗示的理论所限定。
还应理解，“包括/包含”一词在本文中使用时，说明存在所指出的特征、整体、步骤、操作、单元和/或组件，但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、单元和/或组件以及/或者它们的组合。
在本公开中，术语“提供”从广义上用于涵盖获得对象的所有方式，因此“提供某对象”包括但不限于“购买”、“制备/制造”、“布置/设置”、“安装/装配”、和/或“订购”对象等。
本领域的技术人员应当意识到，在上述操作之间的边界仅仅是说明性的。多个操作可以结合成单个操作，单个操作可以分布于附加的操作中，并且操作可以在时间上至少部分重叠地执行。而且，另选的实施例可以包括特定操作的多个实例，并且在其他各种实施例中可以改变操作顺序。但是，其它的修改、变化和替换同样是可能的。因此，本说明书和附图应当被看作是说明性的，而非限制性的。
虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。在此公开的各实施例可以任意组合，而不脱离本公开的精神和范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本公开的范围和精神。本公开的范围由所附权利要求来限定。
根据本公开的第一方面，提供了一种制造半导体装置的方法，所述方法包括：提供衬底，所述衬底包括具有用于感测辐射的辐射传感结构的感测区以及不用于感测辐射的外围区；在所述衬底上形成一个或多个电介质层；以及形成感测区接触件，所述感测区接触件穿过所述一个或多个电介质层到达所述感测区，并且所述感测区接触件的至少下部由非金属导电材料构成。
在一个实施例中，所述方法还包括：形成外围区接触件，所述外围区接触件穿过所述一个或多个电介质层到达所述外围区。
在一个实施例中，形成感测区接触件和外围区接触件包括：形成穿过所述一个或多个电介质层到达所述感测区的感测区通孔；在所述感测区通孔中形成非金属导电接触件；形成穿过所述一个或多个电介质层到达所述外围区的外围区通孔；以及在所述外围区通孔中形成所述外围区接触件。
在一个实施例中，至少在形成所述感测区接触件的下部之后，形成所述外围区接触件。
在一个实施例中，形成感测区接触件和外围区接触件包括：形成穿过所述一个或多个电介质层到达所述感测区的感测区通孔；在所述感测区通孔中形成非金属导电接触件；去除所述非金属导电接触件的上部，以暴露所述感测区通孔的上部；形成穿过所述一个或多个电介质层到达所述外围区的外围区通孔；以及在所述感测区通孔的上部和所述外围区通孔中形成接触件，以分别构成所述感测区接触件的上部和所述外围区接触件。
在一个实施例中，在形成所述外围区接触件之后，形成所述感测区接触件。
在一个实施例中，形成外围区接触件和感测区接触件包括：形成穿过所述一个或多个电介质层到达所述外围区的外围区通孔；在所述外围区通孔中形成外围区接触件；形成穿过所述一个或多个电介质层到达所述感测区的感测区通孔；在所述感测区通孔中形成非金属导电接触件；去除所述非金属导电接触件的上部，以暴露所述感测区通孔的上部；以及在所述感测区通孔的上部中形成感测区接触件的上部。
在一个实施例中，所述一个或多个电介质层包括能够阻止金属扩散穿过该层的材料。
在一个实施例中，所述一个或多个电介质层包括氮化硅。
在一个实施例中，所述感测区接触件的下部包括多晶硅。
在一个实施例中，所述外围区接触件包括金属。
在一个实施例中，所述感测区接触件的上部和所述外围区接触件包括金属。
根据本公开的第二方面，提供了一种半导体装置，所述半导体装置包括：衬底，所述衬底包括具有用于感测辐射的辐射传感结构的感测区以及不用于感测辐射的外围区；一个或多个电介质层，设置在所述衬底之上；以及感测区接触件，设置为穿过所述一个或多个电介质层到达所述感测区，其中所述感测区接触件的至少下部由非金属导电材料构成。
在一个实施例中，所述半导体装置还包括：外围区接触件，设置为穿过所述一个或多个电介质层到达所述外围区。
在一个实施例中，所述一个或多个电介质层包括能够阻止金属扩散穿过该层的材料。
在一个实施例中，所述一个或多个电介质层包括氮化硅。
在一个实施例中，所述感测区接触件的下部包括多晶硅。
在一个实施例中，所述感测区接触件的上部包括金属。
在一个实施例中，所述外围区接触件包括金属。
根据本公开的第三方面，提供了一种制造半导体装置的方法，所述方法包括：提供衬底，所述衬底包括具有用于感测辐射的辐射传感结构的感测区以及不用于感测辐射的外围区；在所述衬底上形成一个或多个电介质层；形成感测区接触件，所述感测区接触件穿过所述一个或多个电介质层到达所述感测区；以及形成外围区接触件，所述外围区接触件穿过所述一个或多个电介质层到达所述外围区，其中，形成感测区接触件和形成外围区接触件不同时进行。
在一个实施例中，所述一个或多个电介质层包括能够阻止金属扩散穿过该层的材料。
在一个实施例中，所述一个或多个电介质层包括氮化硅。
在一个实施例中，所述感测区接触件包括金属。
在一个实施例中，所述外围区接触件包括金属。
Claims (10)
1.一种制造半导体装置的方法，其特征在于，所述方法包括：
提供衬底，所述衬底包括具有用于感测辐射的辐射传感结构的感测区以及不用于感测辐射的外围区；
在所述衬底上形成一个或多个电介质层；以及
形成感测区接触件，所述感测区接触件穿过所述一个或多个电介质层到达所述感测区，并且所述感测区接触件的至少下部由非金属导电材料构成。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
形成外围区接触件，所述外围区接触件穿过所述一个或多个电介质层到达所述外围区。
3.根据权利要求2所述的方法，其特征在于，形成感测区接触件和外围区接触件包括：
形成穿过所述一个或多个电介质层到达所述感测区的感测区通孔；
在所述感测区通孔中形成非金属导电接触件；
形成穿过所述一个或多个电介质层到达所述外围区的外围区通孔；以及
在所述外围区通孔中形成所述外围区接触件。
4.根据权利要求2所述的方法，其特征在于，至少在形成所述感测区接触件的下部之后，形成所述外围区接触件。
5.根据权利要求4所述的方法，其特征在于，形成感测区接触件和外围区接触件包括：
形成穿过所述一个或多个电介质层到达所述感测区的感测区通孔；
在所述感测区通孔中形成非金属导电接触件；
去除所述非金属导电接触件的上部，以暴露所述感测区通孔的上部；
形成穿过所述一个或多个电介质层到达所述外围区的外围区通孔；以及
在所述感测区通孔的上部和所述外围区通孔中形成接触件，以分别构成所述感测区接触件的上部和所述外围区接触件。
6.根据权利要求2所述的方法，其特征在于，在形成所述外围区接触件之后，形成所述感测区接触件。
7.根据权利要求6所述的方法，其特征在于，形成外围区接触件和感测区接触件包括：
形成穿过所述一个或多个电介质层到达所述外围区的外围区通孔；
在所述外围区通孔中形成外围区接触件；
形成穿过所述一个或多个电介质层到达所述感测区的感测区通孔；
在所述感测区通孔中形成非金属导电接触件；
去除所述非金属导电接触件的上部，以暴露所述感测区通孔的上部；以及
在所述感测区通孔的上部中形成感测区接触件的上部。
8.根据权利要求1所述的方法，其特征在于，所述一个或多个电介质层包括能够阻止金属扩散穿过该层的材料。
9.根据权利要求1所述的方法，其特征在于，所述一个或多个电介质层包括氮化硅。
10.根据权利要求1所述的方法，其特征在于，所述感测区接触件的下部包括多晶硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711246957.4A CN107887402A (zh) | 2017-12-01 | 2017-12-01 | 半导体装置及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711246957.4A CN107887402A (zh) | 2017-12-01 | 2017-12-01 | 半导体装置及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107887402A true CN107887402A (zh) | 2018-04-06 |
Family
ID=61776460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711246957.4A Pending CN107887402A (zh) | 2017-12-01 | 2017-12-01 | 半导体装置及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107887402A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101937922A (zh) * | 2009-06-26 | 2011-01-05 | 佳能株式会社 | 制造光电转换装置的方法 |
| CN102760689A (zh) * | 2011-04-29 | 2012-10-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| US20140332868A1 (en) * | 2013-05-09 | 2014-11-13 | United Microelectronics Corp. | Semiconductor device and manufacturing method thereof |
| CN104659042A (zh) * | 2013-11-25 | 2015-05-27 | 台湾积体电路制造股份有限公司 | 形成具有外延隔离部件的图像传感器器件的结构 |
-
2017
- 2017-12-01 CN CN201711246957.4A patent/CN107887402A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101937922A (zh) * | 2009-06-26 | 2011-01-05 | 佳能株式会社 | 制造光电转换装置的方法 |
| CN102760689A (zh) * | 2011-04-29 | 2012-10-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| US20140332868A1 (en) * | 2013-05-09 | 2014-11-13 | United Microelectronics Corp. | Semiconductor device and manufacturing method thereof |
| CN104659042A (zh) * | 2013-11-25 | 2015-05-27 | 台湾积体电路制造股份有限公司 | 形成具有外延隔离部件的图像传感器器件的结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9461128B2 (en) | Method for creating self-aligned transistor contacts | |
| CN103065967B (zh) | 高电压装置 | |
| CN100524655C (zh) | 自动对准镶嵌栅极 | |
| CN104701150B (zh) | 晶体管的形成方法 | |
| TW200908325A (en) | Semiconductor device and method for manufacturing semiconductor device | |
| CN113658868B (zh) | 半导体元件及其制作方法 | |
| TWI714273B (zh) | 比例化閘極接觸與源極／汲極蓋 | |
| TW200828583A (en) | CMOS device and method of manufacturing the same | |
| TWI441261B (zh) | 半導體功率元件的製作方法 | |
| KR20120013876A (ko) | 콘택 플러그 형성을 위한 레이아웃 및 공정 | |
| CN109713045A (zh) | 具有势垒高度不同的二极管装置的半导体装置及其制造方法 | |
| CN106935495A (zh) | 半导体元件的制造方法 | |
| CN104733299A (zh) | 交错地形成镍硅和镍锗结构 | |
| TWI601686B (zh) | Method for manufacturing semiconductor gas sensing device and semiconductor gas sensing device | |
| WO1989005516A1 (en) | Self-aligned semiconductor devices | |
| JP2017517154A5 (zh) | ||
| TW200416828A (en) | Mask, method of making same and method of making semiconductor device using same | |
| TWI364798B (en) | Semiconductor device and fabrication method thereof | |
| CN107887402A (zh) | 半导体装置及其制造方法 | |
| CN106910708B (zh) | 具有局部互连结构的器件及其制造方法 | |
| US9337259B2 (en) | Structure and method to improve ETSOI MOSFETS with back gate | |
| US9818652B1 (en) | Commonly-bodied field-effect transistors | |
| CN108962852A (zh) | 半导体装置结构 | |
| US9349653B2 (en) | Manufacturing method of semiconductor structure for preventing surface of fin structure from damage and providing improved process window | |
| US7465623B2 (en) | Methods for fabricating a semiconductor device on an SOI substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180406 |