CN107799542B - 一种cmos图像传感器的深沟槽隔离方法 - Google Patents
一种cmos图像传感器的深沟槽隔离方法 Download PDFInfo
- Publication number
- CN107799542B CN107799542B CN201711003854.5A CN201711003854A CN107799542B CN 107799542 B CN107799542 B CN 107799542B CN 201711003854 A CN201711003854 A CN 201711003854A CN 107799542 B CN107799542 B CN 107799542B
- Authority
- CN
- China
- Prior art keywords
- deep trench
- image sensor
- cmos image
- trench isolation
- composite construction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 29
- 230000004888 barrier function Effects 0.000 claims abstract description 28
- 239000002131 composite material Substances 0.000 claims abstract description 21
- 238000010276 construction Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 238000002360 preparation method Methods 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 210000002421 cell wall Anatomy 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 238000001459 lithography Methods 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 230000008021 deposition Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000009790 rate-determining step (RDS) Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Element Separation (AREA)
Abstract
本发明提供了一种CMOS图像传感器的沟槽隔离方法，包括：步骤S1、在复合结构的上表面覆盖阻挡层，所述复合结构包括硬掩膜和设置于所述硬掩膜下方的衬底；步骤S2、通过第一干法刻蚀工艺在所述阻挡层中刻蚀出若干间隔开且将所述硬掩膜的部分上表面予以暴露的沟槽；步骤S3、在所述硬掩膜的上表面沉积薄膜；步骤S4、通过第二干法刻蚀工艺在所述硬掩膜上刻蚀出若干间隔开且将衬底的部分上表面予以暴露的沟槽。此工艺方法以更低的成本获得更窄，更深的沟槽，应用于高端CMOS图像传感器中，提高产品的竞争力。
Description
技术领域
本发明涉及半导体制造技术领域，具体是涉及一种CMOS图像传感器的深沟槽隔离方法。
背景技术
随着半导体制造技术的不断成熟发展，CMOS(Complementary Metal-OxideSemiconductor，金属氧化物半导体元件)图像传感器越来越集中应用于数码相机、计算机摄像头、影像电话、第三代手机、视讯会议、智能型保全系统、汽车倒车雷达、玩具以及工业、医疗等其他领域中。
CMOS图像传感器可分为前照式CMOS图像传感器和背照式CMOS图像传感器，其中背照式CMOS图像传感器相对于前照式CMOS图像传感器较大效率的提高了光线接收的效能。但是现有技术中的CMOS图像传感器中尤其是背照式CMOS图像传感器，光线会进入相邻的像素单元进而造成干扰，降低背照式CMOS图像传感器的光电性能。深沟槽隔离技术被应用于减少CMOS图像传感器包括前照式CMOS传感器和背照CMOS传感器，中像素间的干扰，但是由于像素间加入深沟槽会影响图像传感器的集成度，因此需要缩小深沟槽的宽度来将这种影响降低。
现有技术中，采用氧化物作为硬掩膜，利用图案化光刻胶的开窗，对硬掩膜进行刻蚀形成工艺窗口，然后通过硬掩膜的工艺窗口对衬底进行刻蚀以形成深沟槽，为了实现小宽度的深沟槽，上述方案需要采用波长为193nm的准分子激光源(Arf)设备对光刻胶进行曝光，并且需要使用较薄的光刻胶层，因而在对硬掩膜层进行刻蚀时只能去除较少的膜层，使工艺窗口的深度较浅，从而在后续对衬底的刻蚀中无法形成较深的沟槽，使的实现较小的宽度和较深的深度之间出现矛盾，并且Arf设备的使用成本也大大高于波长为248nm的准分子激光源(Krf)设备。
发明内容
针对现有技术中存在的上述问题，现旨在提供一种CMOS图像传感器的深沟槽隔离方法，以获得更深和更窄的深沟槽。
具体技术方案如下：
一种CMOS图像传感器的深沟槽隔离方法，提供一复合结构，所述复合结构包括一衬底，及覆盖于所述衬底上表面的一硬掩膜层，所述复合结构上定义有像素阵列制备区，所述像素阵列制备区包括多个像素制备区域，相邻的所述像素制备区域之间设置有间隔区域；还包括以下步骤：
步骤S1、于所述复合结构上表面形成一阻挡层，并图案化所述阻挡层，以于所述阻挡层上打开对应所述间隔区域的窗口，暴露对应所述间隔区域的所述硬掩膜层；
步骤S2、利用所述阻挡层刻蚀所述复合结构，以于所述硬掩膜层形成第一沟槽，所述第一沟槽的槽底暴露所述衬底；
步骤S3、去除所述阻挡层；
步骤S4、于所述复合结构上表面沉积一薄膜，使所述薄膜覆盖所述硬掩膜层、所述第一沟槽的槽壁以及槽底；
步骤S5、利用所述硬掩膜层对所述衬底进行刻蚀，以于所述衬底对应所述第一沟槽的位置形成深沟槽。
进一步地，通过控制所述步骤S4中沉积的所述薄膜的厚度，调整所述步骤S5中所述深沟槽的刻蚀宽度。
进一步地，所述硬掩膜的材质为二氧化硅。
进一步地，所述阻挡层为光刻胶、二氧化硅或氮化硅。
进一步地，所述步骤S4中还包括，通过改变所述硬掩膜层的厚度，以控制步骤S5中，所述深沟槽的刻蚀深度。
进一步地，所述步骤S1中通过波长248纳米的准分子激光为光源的微影工艺图案化所述阻挡层。
进一步地，所述薄膜的材质为二氧化硅。
上述技术方案的积极效果是：
上述的CMOS图像传感器的深沟槽隔离方法，此工艺方法以更低的成本获得更窄，更深的深沟槽，并且可使用Krf设备进行曝光，降低了器件的制造成本。
附图说明
图1是本发明中隔离深沟槽的形成方法的实施例中，步骤S1的状态示意图；
图2是本发明中隔离深沟槽的形成方法的实施例中，步骤S2的状态示意图；
图3是本发明中隔离深沟槽的形成方法的实施例中，步骤S3的状态示意图；
图4是本发明中隔离深沟槽的形成方法的实施例中，步骤S4的状态示意图；
图5是本发明中隔离深沟槽的形成方法的实施例中，步骤S5的状态示意图；
图6是本发明的流程步骤示意图。
附图中：11、硬掩膜；13、衬底；21、窗口；22、第一沟槽；23、深沟槽；3、薄膜；41、间隔区域；42、像素制备区域；5、阻挡层。
具体实施方式
为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，以下实施例结合附图1至附图6对本发明提供的技术方案作具体阐述，但以下内容不作为本发明的限定。
一种CMOS图像传感器的深沟槽23隔离方法，包括：提供一复合结构，复合结构包括一衬底13，及覆盖于衬底13上表面的一硬掩膜11层，复合结构上定义有像素阵列制备区，像素阵列制备区包括多个像素制备区域42，相邻的像素制备区域42之间设置有间隔区域41。
该复合结构中的像素制备区域42，用于制备对应像素的感光器件，像素制备区域42之间的间隔区域41用以形成深沟槽23以隔离相邻的像素制备区域42。
参照图6所示，制作流程步骤如下：
参照图1所示，步骤S1、于复合结构上表面形成一阻挡层5，并图案化阻挡层5，以于阻挡层5上打开对应间隔区域41的窗口21，暴露对应间隔区域41的硬掩膜11层；
参照图2所示，步骤S2、利用阻挡层5刻蚀复合结构，以于硬掩膜11层形成第一沟槽22，第一沟槽22的槽底暴露衬底13；
步骤S3、去除阻挡层5；
参照图3所示，步骤S4、于复合结构上表面沉积一薄膜3，使薄膜3覆盖硬掩膜11层、第一沟槽22的槽壁以及槽底。
参照图4所示，步骤S5、利用硬掩膜11层对衬底13进行刻蚀，以于衬底13对应第一沟槽22的位置形成深沟槽23。
上述技术方案，通过在打开工艺窗口21(即第一沟槽22的实施例)的硬掩膜11层上沉积薄膜3，使薄膜3覆盖工艺窗口21的侧壁，从而缩小了后续深沟槽23刻蚀的工艺窗口21，因此上述技术方案不需要精度更高的曝光设备以及更薄的光阻即可实现较窄的深沟槽23，并且由于不再需要使用较薄的光阻，因此不会影响工艺窗口21打开的深度，从而不再对深沟槽23的深度产生影响。
需要说明的是，薄膜3的主要作用是覆盖在硬掩膜11的侧壁以减小沟槽23的宽度，其原理是利用刻蚀工艺的特性，表面和底部刻蚀比侧壁要快很多，因此把表面和底部的薄膜3刻蚀掉也不会影响侧壁薄膜3的厚度。
作为优选的实施方式，步骤S1中可通过波长248纳米的准分子激光为光源的微影工艺图案化阻挡层5。由于不再需要高成本的Arf设备，因此可直接通过Krf设备通过微影工艺对阻挡层5进行图案化。由于通过Krf设备执行微影工艺为本领域技术人员熟知的技术，因此不再赘述。
在本发明的一个可选的实施例中，阻挡层55可以是光刻胶、二氧化硅或者氮化硅。
上述技术方案中，当采用光刻胶作为阻挡层5时，可直接通过微影工艺对光刻胶进行图案化。当采用二氧化硅或者氮化硅作为阻挡层5时，需要施加额外的光阻层执行微影工艺打开阻挡层5对应间隔区域41的窗口21。
作为优选的实施方式，步骤S4中还包括通过调节沉积的薄膜3的厚度调节深沟槽23的宽度，由于薄膜3被沉积到第一沟槽22的槽壁上，当第一沟槽22作为后续刻蚀深沟槽23的工艺窗口时，槽壁上的薄膜3越厚，则工艺窗口相应的就越小，深沟槽23刻蚀的开口就越小即深沟槽23越窄，相反的，槽壁上的薄膜3越薄，则工艺窗口相应的就越大，深沟槽23刻蚀的开口就越大即深沟槽23越宽，因此，可通过调节步骤S4中薄膜3的厚度来控制深沟槽23的宽度实现满足器件工艺要求的深沟槽23宽度。
作为优选的实施方式，通过改变所述硬掩膜层的厚度，以控制步骤S5中，所述深沟槽的刻蚀深度。
作为优选的实施方式，薄膜3的材质为二氧化硅。
作为优选的实施方式，硬掩膜11也可以采用二氧化硅形成。
以上仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
Claims (7)
1.一种CMOS图像传感器的深沟槽隔离方法，其特征在于，
提供一复合结构，所述复合结构包括一衬底，及覆盖于所述衬底上表面的一硬掩膜层，所述复合结构上定义有像素阵列制备区，所述像素阵列制备区包括多个像素制备区域，相邻的所述像素制备区域之间设置有间隔区域；
还包括以下步骤：
步骤S1、于所述复合结构上表面形成一阻挡层，并图案化所述阻挡层，以于所述阻挡层上打开对应所述间隔区域的窗口，暴露对应所述间隔区域的所述硬掩膜层；
步骤S2、利用所述阻挡层刻蚀所述复合结构，以于所述硬掩膜层形成第一沟槽，所述第一沟槽的槽底暴露所述衬底；
步骤S3、去除所述阻挡层；
步骤S4、于所述复合结构上表面沉积一薄膜，使所述薄膜覆盖所述硬掩膜层、所述第一沟槽的槽壁以及槽底；
步骤S5、利用所述硬掩膜层对所述衬底进行刻蚀，以于所述衬底对应所述第一沟槽的位置形成深沟槽。
2.根据权利要求1所述的一种CMOS图像传感器的深沟槽隔离方法，其特征在于，通过控制所述步骤S4中沉积的所述薄膜的厚度，调整所述步骤S5中所述深沟槽的刻蚀宽度。
3.根据权利要求1所述的一种CMOS图像传感器的深沟槽隔离方法，其特征在于，所述硬掩膜的材质为二氧化硅。
4.根据权利要求1所述的一种CMOS图像传感器的深沟槽隔离方法，其特征在于，所述阻挡层为光刻胶、二氧化硅或氮化硅。
5.根据权利要求1所述的一种CMOS图像传感器的深沟槽隔离方法，其特征在于，所述步骤S4中还包括，通过调整所述硬掩膜层厚度，以控制所述步骤S5中沟槽深度。
6.根据权利要求1所述的一种CMOS图像传感器的深沟槽隔离方法，其特征在于，所述步骤S1中通过波长248纳米的准分子激光为光源的微影工艺图案化所述阻挡层。
7.根据权利要求1所述的一种CMOS图像传感器的深沟槽隔离方法，其特征在于，所述薄膜的材质为二氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711003854.5A CN107799542B (zh) | 2017-10-24 | 2017-10-24 | 一种cmos图像传感器的深沟槽隔离方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711003854.5A CN107799542B (zh) | 2017-10-24 | 2017-10-24 | 一种cmos图像传感器的深沟槽隔离方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107799542A CN107799542A (zh) | 2018-03-13 |
| CN107799542B true CN107799542B (zh) | 2019-02-15 |
Family
ID=61534423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711003854.5A Active CN107799542B (zh) | 2017-10-24 | 2017-10-24 | 一种cmos图像传感器的深沟槽隔离方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107799542B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110943032B (zh) * | 2018-09-21 | 2022-03-29 | 长鑫存储技术有限公司 | 半导体器件形成方法 |
| CN112397540B (zh) * | 2020-11-13 | 2023-12-22 | 武汉新芯集成电路制造有限公司 | 背照式图像传感器及其制造方法 |
| CN115881750B (zh) * | 2023-02-02 | 2023-05-23 | 合肥晶合集成电路股份有限公司 | 图像传感器及其制作方法 |
| CN116364658B (zh) * | 2023-05-31 | 2023-08-01 | 合肥晶合集成电路股份有限公司 | 半导体结构的制作方法以及半导体结构 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1806335A (zh) * | 2004-01-19 | 2006-07-19 | 松下电器产业株式会社 | 固体摄像器件及其制造方法 |
| US20100015747A1 (en) * | 2006-08-10 | 2010-01-21 | Samsung Electronics Co., Ltd. | Methods of fabricating image sensors including impurity layer isolation regions |
| CN102270646A (zh) * | 2010-06-01 | 2011-12-07 | 格科微电子（上海）有限公司 | 背面照光的cmos图像传感器 |
| CN105679781A (zh) * | 2014-11-18 | 2016-06-15 | 中芯国际集成电路制造(上海)有限公司 | 电容的制造方法、以及cmos图像传感器的制造方法 |
| CN106505029A (zh) * | 2015-09-08 | 2017-03-15 | 中芯国际集成电路制造（天津）有限公司 | 浅沟槽隔离结构及其形成方法、cmos图像传感器 |
| CN106972037A (zh) * | 2015-10-20 | 2017-07-21 | 台湾积体电路制造股份有限公司 | 半导体器件及其形成方法 |
| CN107155375A (zh) * | 2014-11-18 | 2017-09-12 | 索尼公司 | 固态摄像装置及其制造方法和电子设备 |
-
2017
- 2017-10-24 CN CN201711003854.5A patent/CN107799542B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1806335A (zh) * | 2004-01-19 | 2006-07-19 | 松下电器产业株式会社 | 固体摄像器件及其制造方法 |
| US20100015747A1 (en) * | 2006-08-10 | 2010-01-21 | Samsung Electronics Co., Ltd. | Methods of fabricating image sensors including impurity layer isolation regions |
| CN102270646A (zh) * | 2010-06-01 | 2011-12-07 | 格科微电子（上海）有限公司 | 背面照光的cmos图像传感器 |
| CN105679781A (zh) * | 2014-11-18 | 2016-06-15 | 中芯国际集成电路制造(上海)有限公司 | 电容的制造方法、以及cmos图像传感器的制造方法 |
| CN107155375A (zh) * | 2014-11-18 | 2017-09-12 | 索尼公司 | 固态摄像装置及其制造方法和电子设备 |
| CN106505029A (zh) * | 2015-09-08 | 2017-03-15 | 中芯国际集成电路制造（天津）有限公司 | 浅沟槽隔离结构及其形成方法、cmos图像传感器 |
| CN106972037A (zh) * | 2015-10-20 | 2017-07-21 | 台湾积体电路制造股份有限公司 | 半导体器件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107799542A (zh) | 2018-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107799542B (zh) | 一种cmos图像传感器的深沟槽隔离方法 | |
| US20140138800A1 (en) | Small pitch patterns and fabrication method | |
| JP2003324066A (ja) | 高密度なサブリソグラフィ構造をつくる方法 | |
| TWI505336B (zh) | 金屬光柵的製備方法 | |
| JP2002217170A (ja) | 微細パターンの形成方法、半導体装置の製造方法および半導体装置 | |
| TW200507067A (en) | Method of producing a phase shift mask | |
| CN105742306B (zh) | 一种高光谱图像传感器的单片集成方法 | |
| US9105584B2 (en) | Method of manufacturing a semiconductor device | |
| KR20150116002A (ko) | 베이스 몰드 및 몰드의 제조방법 | |
| CN103296040A (zh) | 在半导体装置中形成不同深度沟槽的方法 | |
| US11512385B2 (en) | Method of forming gratings | |
| US8835322B2 (en) | Method for reducing a minimum line width in a spacer-defined double patterning process | |
| CN106935495A (zh) | 半导体元件的制造方法 | |
| CN105717738B (zh) | 光掩模的制造方法以及显示装置的制造方法 | |
| CN107402496A (zh) | 光掩模的制造方法、光掩模及显示装置的制造方法 | |
| CN106597807A (zh) | 光掩模的制造方法、光掩模以及显示装置的制造方法 | |
| CN106960784B (zh) | 半导体器件及其制备方法 | |
| KR100741926B1 (ko) | 폴리실리콘 패턴 형성 방법 | |
| CN102881567B (zh) | 一种双重图形化方法 | |
| KR100798738B1 (ko) | 반도체 소자의 미세 패턴 제조 방법 | |
| US20080305635A1 (en) | Method for fabricating a pattern | |
| US7824824B2 (en) | Composite phase shifting lithography mask including etch stop layer | |
| CN102915950B (zh) | 在半导体器件上同时制作通孔和沟槽的方法 | |
| CN208336149U (zh) | 多倍掩膜层 | |
| CN102221723A (zh) | 光栅的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |