CN102221723A

CN102221723A - 光栅的制作方法

Info

Publication number: CN102221723A
Application number: CN 201010153859
Authority: CN
Inventors: 胡敏达; 洪中山
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2010-04-13
Filing date: 2010-04-13
Publication date: 2011-10-19
Anticipated expiration: 2030-04-13
Also published as: CN102221723B

Abstract

本发明提供了一种光栅的制作方法，采用双沟槽刻蚀方法，在三层薄膜图形逐层传递技术的基础上，进行两次曝光和刻蚀，从而形成间距较小的光栅。

Description

光栅的制作方法

技术领域

本发明涉及半导体制造技术领域，特别涉及一种光栅的制作方法。

背景技术

目前，用于半导体领域的光栅制作方法主要采用光显影技术，将光罩上的光栅图形转移到半导体光栅层上，形成不同间距的光栅。

现有技术中采用三层薄膜图形逐层传递技术制作光栅的方法，包括以下步骤，下面结合图1a至图1c进行具体说明。

步骤11、如图1a所示，在半导体衬底100上沉积刻蚀终止层101，可以为氧化层、氮化层等；

接着在刻蚀终止层101的表面沉积光栅层102，可以为氧化硅层、多晶硅层、或者金属层等；

然后在光栅层102的表面依次形成第二阻挡层103和第一阻挡层104，其中，第二阻挡层103为涂布的底部抗反射层，第一阻挡层104为沉积的氧化层；

最后在第一阻挡层104的表面涂布光阻胶层105，利用光显影技术，对光阻胶层105进行曝光显影，将光罩上的光栅图形转移到光阻胶层105上，所述光罩光栅图形具有一定的间距、线宽和空间宽度，其中，间距＝线宽+空间宽度。例如，光罩光栅图形的间距(pitch)为150纳米，线(line)宽为70纳米，空间(space)宽为80纳米。

其中，三层薄膜图形逐层传递技术主要是指：通过对三层薄膜的刻蚀将光罩上的图形转移到需要形成图形的器件层上，这里主要是指依次对光阻胶层、第一阻挡层和第二阻挡层的刻蚀，将光罩上的光栅图形逐层转移到光栅层上，形成光栅。随着光栅深度的增加，刻蚀光栅层的时间及其他参数也大大增加，如果直接在光栅层上涂布光阻胶层，以显影后的光阻胶层为掩膜刻蚀光栅层，很容易出现光栅还未形成，光阻胶层已经消耗完毕，所以采用三层薄膜图形逐层传递技术，将上一层薄膜作为刻蚀下一层的掩膜，从而能够形成轮廓较好、较为理想的光栅。

需要注意的是，由于光阻胶特性，以及现有曝光机台的性能限制，现有的光显影技术无法将光阻胶层的space做到很细，也就是说无法将光罩上具有较小space尺寸的光栅图形转移到光阻胶层上，否则的话，需要更换成本更高的曝光机台来实现光罩光栅图形的精确转移。一般形成在光阻胶层上的space最小为80纳米左右，形成在光阻胶层上的pitch最小为150纳米左右。

步骤12、如图1b所示，以显影后的光阻胶层105为掩膜，依次刻蚀第一阻挡层104、第二阻挡层103和光栅层102，刻蚀在刻蚀终止层101停止。

步骤13、如图1c所示，去除光阻胶层105、第一阻挡层104和第二阻挡层103最终形成与光罩光栅图形相对应的具有一定间距、线宽和空间宽度的光栅。例如，如果光罩光栅图形的间距为150纳米，线宽为70纳米，空间宽度为80纳米，则形成的光栅间距、线宽、空间宽度也相应分别为150纳米、70纳米和80纳米。

从上述过程可知，现有技术所形成的光栅一般最小间距为150nm。但是，随着半导体制造技术的发展，要求光栅的精度越来越高，光栅的间距也是越来越小。因此围绕如何缩小光栅间距的技术也逐渐展开。

发明内容

有鉴于此，本发明解决的技术问题是：缩小光栅间距。

为解决上述技术问题，本发明的技术方案具体是这样实现的：

本发明公开了一种光栅的制作方法，该方法包括：

在半导体衬底上依次形成刻蚀终止层、光栅层、第二阻挡层、第一阻挡层和第一光阻胶层；

将光罩上的光栅图形转移到第一光阻胶层上，在第一光阻胶层的表面形成图案化的第一光阻胶层；所述光罩上的光栅图形具有预定的间距、线宽和空间宽度；

以图案化的第一光阻胶层为掩膜，刻蚀第一阻挡层，缩小第一阻挡层的开口宽度与光栅的空间宽度相同；

以刻蚀后的第一阻挡层为掩膜，依次刻蚀第二阻挡层和光栅层，刻蚀在刻蚀终止层停止；

去除第一光阻胶层、第一阻挡层和第二阻挡层后，在光栅层的表面依次形成第四阻挡层、第三阻挡层和第二光阻胶层；

将所述光罩在水平方向上偏移光罩光栅图形间距的一半的距离，将光罩上的光栅图形转移到第二光阻胶层上，在第二光阻胶层的表面形成图案化的第二光阻胶层；

以图案化的第二光阻胶层为掩膜，刻蚀第三阻挡层，缩小第三阻挡层的开口宽度与光栅的空间宽度相同；

以刻蚀后的第三阻挡层为掩膜，依次刻蚀第四阻挡层和光栅层，刻蚀在刻蚀终止层停止；

去除第二光阻胶层、第三阻挡层和第四阻挡层，形成光栅。

所述第一阻挡层为氧化层，刻蚀第一阻挡层的气体包括四氟化碳CF₄和三氟甲烷CHF₃。

所述第三阻挡层为氧化层，刻蚀第三阻挡层的气体包括CF₄和CHF₃。

所述第二阻挡层和第四阻挡层为底部抗反射层。

由上述的技术方案可见，本发明采用双沟槽刻蚀方法，在三层薄膜图形逐层传递技术的基础上，进行两次曝光和刻蚀，通过在刻蚀时缩小阻挡层开口的尺寸，定义光栅space，从而形成间距较小的光栅。

附图说明

图1a至图1c为现有技术采用三层薄膜图形逐层传递技术制作光栅的具体结构示意图。

图2为本发明制作光栅的方法流程示意图。

图3a至图3h为本发明制作光栅的具体结构示意图。

图4a至图4h为本发明实施例制作光栅的具体结构示意图。

具体实施方式

为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。

本发明的核心思想是：采用双沟槽刻蚀方法，在三层薄膜图形逐层传递技术的基础上，进行两次曝光和刻蚀，从而形成间距较小的光栅。

本发明制作光栅的方法流程示意图如图2所示，其包括以下步骤，下面结合图3a至图3h进行说明。

步骤21、如图3a所示，在半导体衬底300上沉积刻蚀终止层301，可以为氧化层、氮化层等；

接着在刻蚀终止层301的表面沉积光栅层302，可以为氧化硅层、多晶硅层、或者金属层等；

然后在光栅层302的表面依次形成第二阻挡层303和第一阻挡层304，其中，第二阻挡层303为涂布的底部抗反射层，第一阻挡层304为沉积的氧化层；

最后在第一阻挡层304的表面涂布第一光阻胶层305，利用光显影技术，对第一光阻胶层305进行曝光显影，将光罩上的光栅图形转移到第一光阻胶层305上，所述光罩光栅图形具有一定的间距、线宽和空间宽度，其中，间距＝线宽+空间宽度。例如，光罩光栅图形的间距为150纳米，线宽为70纳米，空间宽度为80纳米。

步骤22、如图3b所示，以显影后的第一光阻胶层305为掩膜，刻蚀第一阻挡层304，确定光栅的空间宽度。该步骤中采用气体四氟化碳(CF₄)和三氟甲烷(CHF₃)相结合刻蚀第一阻挡层，CHF₃产生的polymer，在刻蚀过程中逐渐覆盖刻蚀位置的侧壁，从而使侧壁倾斜，缩小第一阻挡层上开口的宽度，CHF₃的比例越大，产生的polymer越多，所形成的第一阻挡层的开口也就越小。由于第一阻挡层上的开口宽度决定了光栅的空间宽度，所以根据光栅空间宽度的尺寸，调整CF₄和CHF₃的比例，对第一阻挡层进行刻蚀。例如，光罩光栅图形的间距为150纳米，线宽为70纳米，空间宽度为80纳米，而光栅的空间宽度为35纳米，则该步骤中刻蚀第一阻挡层所形成的开口宽度为35纳米。显然，刻蚀气体并不限于CF₄和CHF₃，只要能够在刻蚀第一阻挡层的过程中产生polymer，缩小第一阻挡层开口的宽度即可。

步骤23、如图3c所示，以刻蚀后的第一阻挡层304为掩膜，依次刻蚀第二阻挡层303和光栅层302，刻蚀在刻蚀终止层301停止。刻蚀第二阻挡层和光栅层时，各层的开口宽度与第一阻挡层的开口宽度相同，也就是说刻蚀过程中不会产生很重的Polymer，改变开口的宽度。

步骤24、如图3d所示，去除第一光阻胶层305、第一阻挡层304和第二阻挡层303后，在光栅层302的表面依次形成第四阻挡层306、第三阻挡层307；其中，第四阻挡层306和第三阻挡层307分别与第二阻挡层303和第一阻挡层304相对应，即第四阻挡层306为为涂布的底部抗反射层，第三阻挡层307为沉积的氧化层。

步骤25、如图3e所示，在第四阻挡层306的表面涂布第二光阻胶层308，利用光显影技术，对第二光阻胶层308进行曝光显影，将光罩上的光栅图形转移到第二光阻胶层308上。其中两次光阻胶曝光过程中，所采用的光罩光栅图形是相同的，只是第一次和第二次曝光时，光罩在水平方向上偏移的尺寸为光罩光栅图形间距的一半。例如，光罩光栅图形的间距为150纳米，则第二次光阻胶层曝光时，光罩在水平方向上偏移的尺寸为75纳米。

步骤26、如图3f所示，以显影后的第二光阻胶层308为掩膜，刻蚀第三阻挡层307，确定光栅的空间宽度。该步骤与步骤22相同，采用能够产生polymer的气体刻蚀第三阻挡层，所形成的第三阻挡层的开口宽度决定了光栅的空间宽度。例如，光罩光栅图形的间距为150纳米，线宽为70纳米，空间宽度为80纳米，而光栅的空间宽度为35纳米，则第一阻挡层所形成的开口宽度为35纳米，同样，第三阻挡层所形成的开口宽度也为35纳米。

步骤27、如图3g所示，以刻蚀后的第三阻挡层307为掩膜，依次刻蚀第四阻挡层306和光栅层302，刻蚀仍然在刻蚀终止层301停止。刻蚀第四阻挡层和光栅层时，各层的开口宽度与第三阻挡层的开口宽度相同，也就是说刻蚀过程中不会产生很重的Polymer，改变开口的宽度。

步骤28、去除第二光阻胶层308、第三阻挡层307和第四阻挡层306后，本发明的光栅形成，如图3h所示。本发明光栅的间距为光栅光罩图形的一半。例如，如果光罩光栅图形的间距为150纳米，则形成的光栅间距为75纳米，同时光栅线宽为40纳米，光栅空间宽度为35纳米。

根据上述对本发明技术方案的介绍，下面结合具体实施例进行详细说明。图4a至图4h为本发明实施例形成光栅的具体过程的结构示意图。本发明实施例中采用的光罩光栅图形的pitch＝150纳米，line＝70纳米，space＝80纳米，要形成的光栅尺寸为pitch＝75纳米，line＝35纳米，space＝40纳米。

步骤51、如图4a所示，在半导体衬底300上依次形成刻蚀终止层301、光栅层302、第二阻挡层303、第一阻挡层304和第一光阻胶层305，将光罩上的光栅图形转移到第一光阻胶层305上，在第一光阻胶层的表面形成图案化的第一光阻胶层。本发明实施例中采用的光罩光栅图形的pitch＝150纳米，line＝70纳米，space＝80纳米，所以图案化的第一光阻胶层305的pitch＝150纳米，line＝70纳米，space＝80纳米。

步骤52、如图4b所示，以图案化的第一光阻胶层305为掩膜，刻蚀第一阻挡层304，缩小第一阻挡层304的开口宽度为40纳米，该步骤中CF₄和CHF₃的比例为1∶4，恰好能够缩小第一阻挡层304的开口宽度至光罩光栅图形间距的一半，达到光栅的空间宽度。

步骤53、如图4c所示，以刻蚀后的第一阻挡层304为掩膜，依次刻蚀第二阻挡层303和光栅层302，刻蚀在刻蚀终止层301停止。此时形成光栅的空间宽度为40纳米。

步骤54、如图4d所示，去除第一光阻胶层305、第一阻挡层304和第二阻挡层303后，在光栅层302的表面依次形成第四阻挡层306和第三阻挡层307。

步骤55、如图4e所示，在第四阻挡层306的表面涂布第二光阻胶层308，将上述光罩在水平方向上偏移75纳米，将光罩上的光栅图形转移到第二光阻胶层308，在第二光阻胶层的表面形成图案化的第二光阻胶层。本发明实施例中采用的光罩光栅图形的pitch＝150纳米，line＝70纳米，space＝80纳米，所以图案化的第二光阻胶层308的pitch＝150纳米，line＝70纳米，space＝80纳米。

步骤56、如图4f所示，以图案化的第二光阻胶层308为掩膜，刻蚀第三阻挡层307，缩小第三阻挡层307的开口宽度为40纳米，该步骤中CF₄和CHF₃的比例为1∶4，恰好能够缩小第三阻挡层307的开口宽度至光罩光栅图形间距的一半，达到光栅的空间宽度。

步骤57、如图4g所示，以刻蚀后的第三阻挡层307为掩膜，依次刻蚀第四阻挡层306和光栅层302，刻蚀在刻蚀终止层301停止。此时形成光栅的空间宽度为40纳米。

步骤58、如图4h所示，去除第二光阻胶层308、第三阻挡层307和第四阻挡层306后，形成的光栅尺寸为pitch＝75纳米，line＝35纳米，space＝40纳米。

综上所述，本发明采用双沟槽刻蚀，形成光栅的方法，克服了显影后的光阻胶层space不能太细的限制，将光罩光栅图形的间距缩小了一半，从而获得了间距较小的光栅。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims

1.一种光栅的制作方法，该方法包括：

去除第二光阻胶层、第三阻挡层和第四阻挡层，形成光栅。

2.根据权利要求1所述的方法，其特征在于，所述第一阻挡层为氧化层，刻蚀第一阻挡层的气体包括四氟化碳CF₄和三氟甲烷CHF₃。

3.根据权利要求1所述的方法，其特征在于，所述第三阻挡层为氧化层，刻蚀第三阻挡层的气体包括CF₄和CHF₃。

4.根据权利要求1所述的方法，其特征在于，所述第二阻挡层和第四阻挡层为底部抗反射层。