CN108107497A - 光栅制作方法 - Google Patents
光栅制作方法 Download PDFInfo
- Publication number
- CN108107497A CN108107497A CN201711323285.2A CN201711323285A CN108107497A CN 108107497 A CN108107497 A CN 108107497A CN 201711323285 A CN201711323285 A CN 201711323285A CN 108107497 A CN108107497 A CN 108107497A
- Authority
- CN
- China
- Prior art keywords
- photoresist
- exposure
- mask plate
- energy
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B5/00—Optical elements other than lenses
- G02B5/18—Diffraction gratings
- G02B5/1847—Manufacturing methods
- G02B5/1857—Manufacturing methods using exposure or etching means, e.g. holography, photolithography, exposure to electron or ion beams
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
Abstract
本发明提供了一种光栅制作方法，所述光栅制作方法包括：在基底表面依次形成第一光刻胶和第二光刻胶，其中所述第二光刻胶覆盖所述第一光刻胶，且其最低显开能量小于所述第一光刻胶；采用第一掩膜板对所述第二光刻胶进行第一次曝光处理，其中所述第二光刻胶在第一掩膜区域形成第一光刻胶图形；采用第二掩膜板对所述第二光刻胶进行第二次曝光处理，其中所述第二掩膜板至少部分覆盖所述第一曝光区域，且所述第一光刻胶在第二曝光区域形成第二光刻胶图形；对所述第一光刻胶和所述第二光刻胶进行显影处理，形成具有第一光刻胶图形和第二光刻胶图形的光刻胶台阶结构。
Description
【技术领域】
本发明涉及半导体芯片制造技术领域，特别地，涉及一种光栅制作方法。
【背景技术】
光栅通常是利用在硅片上形成高低不同、宽窄不同的台阶图形，从而对照射到其上的光线产生干涉、衍射、反射等光学作用，达到一定的光学功能。常规的光栅制造工艺是通过在硅片上生长一定厚度的介质层，然后经过多次的光刻、刻蚀，从而形成这些台阶图形。
不过，常规的光栅制作方法存在下面几个问题：
<1>制造成本高，每做一个台阶，就需要一次光刻、刻蚀、去胶步骤。对已芯片制造价格体系来说，芯片的价格是与光刻层次有直接关系的。
<2>除了第一层次的图形是做在平坦的介质层上以外，其他层次的图形制作前，介质层表面已经凹凸不平了，在涂覆光刻胶的时候，会严重影响涂胶的效果，诸如，有些地方的光刻胶很厚，有些地方的光刻胶很薄，不同厚度的光刻胶，对曝光时的曝光量等工艺条件的要求是不一样的，这就影响了曝光效果。
<3>当涂胶前，介质层表面凸凹不平的现象过于严重的时候，涂胶甚至无法正常完成，因为光刻胶是液体状，涂覆光刻胶时是在高速旋转的条件下进行了，介质层表面的凹凸不平，会使得光刻胶出现飞溅的效果，造成部分区域无法被光刻胶覆盖。
<4>每刻蚀一个台阶，需要通过刻蚀时间来控制不同的刻蚀的深度。由于刻蚀机台本身的工艺误差，使得每次刻蚀的台阶深度不容易控制，出现的误差会比较大。
有鉴于此，有必要提供一种光栅制作方法，以解决现有技术存在的上述问题。
【发明内容】
本发明的其中一个目的在于为解决上述问题而提供一种光栅制作方法。
本发明提供的光栅制作方法，包括：在基底表面依次形成第一光刻胶和第二光刻胶，其中所述第二光刻胶覆盖所述第一光刻胶，且其最低显开能量小于所述第一光刻胶；采用第一掩膜板对所述第二光刻胶进行第一次曝光处理，其中所述第二光刻胶在第一掩膜区域形成第一光刻胶图形；采用第二掩膜板对所述第二光刻胶进行第二次曝光处理，其中所述第二掩膜板至少部分覆盖所述第一曝光区域，且所述第一光刻胶在第二曝光区域形成第二光刻胶图形；对所述第一光刻胶和所述第二光刻胶进行显影处理，形成具有第一光刻胶图形和第二光刻胶图形的光刻胶台阶结构。
作为在本发明提供的光栅制作方法的一种改进，在一种优选实施例中，还包括：对所述光刻胶台阶结构进行固化处理。
作为在本发明提供的光栅制作方法的一种改进，在一种优选实施例中，所述基底为半导体衬底或者在所述半导体衬底表面形成的介质层。
作为在本发明提供的光栅制作方法的一种改进，在一种优选实施例中，所述第一次曝光处理采用的第一曝光能量大于所述第二光刻胶的第二最低显开能量，但小于所述第一光刻胶的第一最低显开能量。
作为在本发明提供的光栅制作方法的一种改进，在一种优选实施例中，所述第二次曝光处理采用的第二曝光能量大于所述第一最低显开能量和所述第二最低显开能量。
作为在本发明提供的光栅制作方法的一种改进，在一种优选实施例中，所述第一掩膜区域为被所述第一掩膜板覆盖的区域，而所述第一曝光区域为未被所述第一掩膜板覆盖的区域。
作为在本发明提供的光栅制作方法的一种改进，在一种优选实施例中，所述第二掩膜区域为被所述第二掩膜板覆盖的区域，而所述第二曝光区域为未被所述第二掩膜板覆盖的区域。
作为在本发明提供的光栅制作方法的一种改进，在一种优选实施例中，所述第二掩膜板的尺寸大于所述第一掩膜板的尺寸，所述第二掩膜板整体覆盖所述第一掩膜区域，并且至少部分覆盖所述第一曝光区域。
作为在本发明提供的光栅制作方法的一种改进，在一种优选实施例中，所述光刻胶台阶结构的第一光刻胶图形与所述第一掩膜板相对应，而所述光刻胶台阶结构的第二光刻胶图形与所述第二掩膜板相对应，其中所述光刻胶台阶结构作为光栅，用于来在其使用过程中光线产生干涉、衍射或反射来达到相应的光学功能。
作为在本发明提供的光栅制作方法的一种改进，在一种优选实施例中，在所述基底表面形成有具有不同最低显开能量的多层光刻胶，且所述多层光刻胶分别采用相应的曝光能量进行多次处理以形成具有多层台阶的光刻胶台阶结构。
相较于现有技术，本发明提供的光栅制作方法主要通过采用在半导体衬底形成多层最低显开能量不同的光刻胶，并且分别采用使用的不同曝光能量进行多次曝光，从而形成在半导体衬底形成一系列台阶图形，从而实现以较低的成本以及较为简单的工艺来在半导体衬底制作高精度的光栅。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1为本发明提供的光栅制作方法一种实施例的流程示意图；
图2～图5为图1所示的光栅制作方法各个工艺步骤的示意图。
【具体实施方式】
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
为解决现有技术的光栅制作工艺存在的各种问题，本发明提供一种光栅制作方法，其主要通过采用在半导体衬底形成多层最低显开能量不同的光刻胶，并且分别采用使用的不同曝光能量进行多次曝光，从而形成在半导体衬底形成一系列台阶图形，从而实现以较低的成本以及较为简单的工艺来在半导体衬底制作符合设计要求的光栅。
在半导体制作工艺通常会利用光刻胶来对膜层进行光刻处理以得到相应的图形，对于每一种光刻胶来说，其最低显开能量是不同的。也即是说，当光刻胶进行曝光时，能够使之发生光敏反应所需的最低曝光量是不同的。比如，光刻胶A可能只有在光刻机设置的曝光能量大于200mJ时才能使得光刻胶发生光敏反映，光刻胶B的这个值可能是350mJ。每种光刻胶的这个性能参数是不同的，光刻胶生产厂商可以通过光刻胶制造过程中的原材料配比进行调整。本发明提供的光栅制作方法正式通过采用不同最低显开能量的光刻胶分别进行多次曝光及显影来实现光栅所需的台阶图形的制作。
请参阅图1，其为本发明提供的光栅制作方法一种实施例的流程示意图。在具体实施例中，本发明提供的光栅制作方法可以采用多层不同最低显开能量的光刻胶进行多次曝光来形成光刻胶台阶结构。不过，为便于描述，本实施例以两层光刻胶为例进行说明，所属技术领域的技术人员可以将本实施例的光栅制作方法扩展到多层光刻胶的应用场景，本申请对此不做限制。具体地，所述光栅制作方法主要包括以下步骤：
步骤S1，在基底表面依次形成第一光刻胶和第二光刻胶，其中所述第二光刻胶覆盖所述第一光刻胶，且其最低显开能量小于所述第一光刻胶；
所述基底可以为半导体衬底；请参阅图2，在步骤S1中，首先提供一个半导体衬底，所述半导体衬底可以为硅衬底；接着，在所述半导体衬底表面涂覆第一光刻胶(光刻胶1)，然后在所述第一光刻胶表面涂覆第二光刻胶(光刻胶2)。其中，所述第一光刻胶具有第一显示能量E1，所述第二光刻胶覆盖所述第一光刻胶，而所述第二光刻胶具有第二显示能量E2，在本实施例中，所述第二显开能量E2小于所述第一显示能量E1，即E2<E1。
作为一种替代实施例，所述基底也可以为形成于所述半导体衬底的介质层，也即是说，在步骤S1中，可以首先在所述半导体衬底形成介质层，然后再在所述介质层表面依次涂覆不同最低显开能量的第一光刻胶和第二光刻胶。
步骤S2，采用第一掩膜板对所述第二光刻胶进行第一次曝光处理，其中所述第二光刻胶在第一掩膜区域形成第一光刻胶图形；
请参阅图3，在步骤S2中，首先，通过所述第一掩膜板并采用第一曝光能量对所述第二光刻胶进行曝光处理，其中被所述第一掩膜板覆盖的区域定义为第一掩膜区域，而在所述第一次曝光处理中透光的区域(即未被所述第一掩膜板覆盖的区域)定义为第一曝光区域。
在本实施例中，所述第一曝光能量P1大于所述第二光刻胶的第二最低显开能量E2，但小于所述第一光刻胶的第一最低显开能量E1，即E2<P1<E1。因此，所述第二光刻胶位于所述第一曝光区域的部分可以发生光敏反应因而在后续显影过程中能被显影液去除掉，而所述第一光刻胶位于第一曝光区域的部分无法发生有效的光敏反应。也即是说，在本步骤中，通过选择合适的第一曝光能量，可以使得仅仅所述第二光刻胶的部分区域被有效曝光，而所述第一光刻胶可以相当于未被进行曝光。
步骤S3，采用第二掩膜板对所述第二光刻胶进行第二次曝光处理，其中所述第二掩膜板至少部分覆盖所述第一曝光区域，且所述第一光刻胶在第二曝光区域形成第二光刻胶图形；
在步骤S3中，所述第二掩膜板的尺寸大于所述第一掩膜板，具体地，请参阅图4，所述第二掩膜板可以整体覆盖所述第一掩膜区域，并且至少部分覆盖所述第一曝光区域。为便于描述，被所述第二掩膜板覆盖的区域定义为第二掩膜区域，而在第二次曝光处理中透光的区域(即未被所述第二掩膜板覆盖的区域)定义为第二曝光区域，其中，所述第二掩膜区域除了覆盖所述第一掩膜区域以外，还部分地覆盖到所述第一曝光区域。通过采用上述第二掩膜板，可以使得所述第一光刻胶在所述第二掩膜区域形成第二光刻胶图形，并且所述第一光刻胶位于所述第一曝光区域只被部分曝光，因此所述第二光刻胶图形的尺寸要大于所述第一光刻胶图形。另一方面，由于所述第一光刻胶图形在所述第二曝光处理过程中被所述第二掩膜板覆盖，因此所述第二次曝光处理对于所述第二光刻胶的第一光刻胶图形并不会造成影响。
应当注意的是，在步骤S3中，所述第二次曝光处理采用的第二曝光能量P2大于所述第一最低显开能量E1和所述第二最低显开能量E2，即P2>E1>E2。因此，在所述第二次曝光处理过程中，位于所述第二曝光区域的第一光刻胶和第二光刻胶均会发生光敏反应，而由于所述第二光刻胶在步骤S2中形成的第一光刻胶图形被所述第二掩膜板覆盖，因此其在所述第二次曝光处理中被曝光的实际上属于在第一次曝光处理过程中已经发生光敏反应的部分，因此实际上并不会对整体光刻胶图形造成影响。
步骤S4，对所述第一光刻胶和所述第二光刻胶进行显影处理，形成具有第一光刻胶图形和第二光刻胶图形的光刻胶台阶结构；
请参阅图5，在步骤S4中，可以将经过上述第一次曝光处理和第二次曝光处理的器件放置在显影液中进行显影处理，在显影过程中，所述第二光刻胶在所述第一次曝光处理中发生光敏反应的部分，以及所述第一光刻胶在所述第二次曝光处理中发生光敏反应的部分，均可以被显影去除，因此在步骤S4的显影之后，在所述第二光刻胶保留与所述第一掩膜板相对应的第一光刻胶图形，而在所述第二光刻胶保留与所述第二掩膜板相对应的第二光刻胶图形，由于所述第二光刻胶图形的尺寸大于所述第一光刻胶图形，因此所述第一光刻胶图形和所述第二光刻胶图形一起形成光刻胶台阶结构，，如图5所示，所述光刻胶台阶结构可以作为光栅来在其使用过程中光线产生干涉、衍射、反射等光学作用，达到一定的光学功能。
应当理解，在本实施例仅是以两层光刻胶作为例子进行描述，作为本实施例的扩展，在其他实施例中还可以通过第三层以上的光刻胶并采用合适的显开能量和曝光能量进行相类似的曝光处理，以便形成具有多层台阶的光刻胶台阶结构。
步骤S5，对所述光刻胶台阶结构进行固化处理，比如，可以采用紫外线(UV)光对所述光刻胶台阶结构进行UV固化，从而使得所述光刻胶台阶结构更加牢固。
下面对本申请提供的光栅制作方法的主要特点进行总结：
第一、本申请的光栅制作方法在形成光刻胶台阶结构时只需要对光刻胶进行光刻，而不需要刻蚀，降低了制造成本。
第二、光刻胶是一次性地依次涂覆在基底表面，因此涂覆光刻胶时是在完全平整表面进行涂胶，可以保证光刻胶的厚度均匀性，避免了传统工艺过程中的凸凹不平的表面。
第三、因为光刻胶的厚度均匀性非常好，各层光刻胶的厚度便是显影后形成的台阶高度，因此通过高精度地控制光刻胶的涂覆厚度便可以保证所形成台阶的精度，而无需通过刻蚀时间来控制台阶高度。
第四、本申请的光栅制作方法巧妙利用最低曝光能量不同的光刻胶，简化了工艺流程，在上述实施例中，只需要两次曝光、一次显影，就可以达到常规做法的同样效果。
相较于现有技术，本发明提供的光栅制作方法主要通过采用在半导体衬底形成多层最低显开能量不同的光刻胶，并且分别采用使用的不同曝光能量进行多次曝光，从而形成在半导体衬底形成一系列台阶图形，从而实现以较低的成本以及较为简单的工艺来在半导体衬底制作高精度的光栅。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。
Claims (10)
1.一种光栅制作方法，其特征在于，包括：
在基底表面依次形成第一光刻胶和第二光刻胶，其中所述第二光刻胶覆盖所述第一光刻胶，且其最低显开能量小于所述第一光刻胶；
采用第一掩膜板对所述第二光刻胶进行第一次曝光处理，其中所述第二光刻胶在第一掩膜区域形成第一光刻胶图形；
采用第二掩膜板对所述第二光刻胶进行第二次曝光处理，其中所述第二掩膜板至少部分覆盖所述第一曝光区域，且所述第一光刻胶在第二曝光区域形成第二光刻胶图形；
对所述第一光刻胶和所述第二光刻胶进行显影处理，形成具有第一光刻胶图形和第二光刻胶图形的光刻胶台阶结构。
2.根据权利要求1所述的方法，其特征在于，还包括：对所述光刻胶台阶结构进行固化处理。
3.根据权利要求1所述的方法，其特征在于，所述基底为半导体衬底或者在所述半导体衬底表面形成的介质层。
4.根据权利要求1所述的方法，其特征在于，所述第一次曝光处理采用的第一曝光能量大于所述第二光刻胶的第二最低显开能量，但小于所述第一光刻胶的第一最低显开能量。
5.根据权利要求4所述的方法，其特征在于，所述第二次曝光处理采用的第二曝光能量大于所述第一最低显开能量和所述第二最低显开能量。
6.根据权利要求5所述的方法，其特征在于，所述第一掩膜区域为被所述第一掩膜板覆盖的区域，而所述第一曝光区域为未被所述第一掩膜板覆盖的区域。
7.根据权利要求6所述的方法，其特征在于，所述第二掩膜区域为被所述第二掩膜板覆盖的区域，而所述第二曝光区域为未被所述第二掩膜板覆盖的区域。
8.根据权利要求7所述的方法，其特征在于，所述第二掩膜板的尺寸大于所述第一掩膜板的尺寸，所述第二掩膜板整体覆盖所述第一掩膜区域，并且至少部分覆盖所述第一曝光区域。
9.根据权利要求8所述的方法，其特征在于，所述光刻胶台阶结构的第一光刻胶图形与所述第一掩膜板相对应，而所述光刻胶台阶结构的第二光刻胶图形与所述第二掩膜板相对应，其中所述光刻胶台阶结构作为光栅，用于来在其使用过程中光线产生干涉、衍射或反射来达到相应的光学功能。
10.根据权利要求1至9中任一项所述的方法，其特征在于，在所述基底表面形成有具有不同最低显开能量的多层光刻胶，且所述多层光刻胶分别采用相应的曝光能量进行多次处理以形成具有多层台阶的光刻胶台阶结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711323285.2A CN108107497B (zh) | 2017-12-12 | 2017-12-12 | 光栅制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711323285.2A CN108107497B (zh) | 2017-12-12 | 2017-12-12 | 光栅制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108107497A true CN108107497A (zh) | 2018-06-01 |
| CN108107497B CN108107497B (zh) | 2021-06-11 |
Family
ID=62215601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711323285.2A Active CN108107497B (zh) | 2017-12-12 | 2017-12-12 | 光栅制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108107497B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110456435A (zh) * | 2019-08-23 | 2019-11-15 | 上海集成电路研发中心有限公司 | 一种全息光栅模板及其制备方法 |
| CN112382611A (zh) * | 2020-11-13 | 2021-02-19 | 上海华力集成电路制造有限公司 | 双大马士革工艺方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2727646A1 (de) * | 1977-06-20 | 1978-12-21 | Siemens Ag | Verfahren zur herstellung feiner gitterstrukturen mit zwei sich kreuzenden stegscharen |
| CN1115408A (zh) * | 1993-12-31 | 1996-01-24 | 现代电子产业株式会社 | 半色调式相移掩模及其制备方法 |
| US20030152756A1 (en) * | 2001-12-18 | 2003-08-14 | Yasufumi Yamada | Method and apparatus for processing three-dimensional structure, method for producing three-dimensional shape product and three-dimensional structure |
| CN101634805A (zh) * | 2008-07-25 | 2010-01-27 | 中芯国际集成电路制造(上海)有限公司 | 用于制造半导体晶片的外围遮光型掩膜结构及其制造方法 |
| CN102023488A (zh) * | 2009-09-09 | 2011-04-20 | 中芯国际集成电路制造(上海)有限公司 | 监测光刻工艺曝光机的能量偏移的方法 |
| CN102221723A (zh) * | 2010-04-13 | 2011-10-19 | 中芯国际集成电路制造(上海)有限公司 | 光栅的制作方法 |
| CN102243435A (zh) * | 2011-04-20 | 2011-11-16 | 合肥工业大学 | 一种通过正负光刻胶复合显影制备微纳米流体系统的方法 |
-
2017
- 2017-12-12 CN CN201711323285.2A patent/CN108107497B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2727646A1 (de) * | 1977-06-20 | 1978-12-21 | Siemens Ag | Verfahren zur herstellung feiner gitterstrukturen mit zwei sich kreuzenden stegscharen |
| CN1115408A (zh) * | 1993-12-31 | 1996-01-24 | 现代电子产业株式会社 | 半色调式相移掩模及其制备方法 |
| US20030152756A1 (en) * | 2001-12-18 | 2003-08-14 | Yasufumi Yamada | Method and apparatus for processing three-dimensional structure, method for producing three-dimensional shape product and three-dimensional structure |
| CN101634805A (zh) * | 2008-07-25 | 2010-01-27 | 中芯国际集成电路制造(上海)有限公司 | 用于制造半导体晶片的外围遮光型掩膜结构及其制造方法 |
| CN102023488A (zh) * | 2009-09-09 | 2011-04-20 | 中芯国际集成电路制造(上海)有限公司 | 监测光刻工艺曝光机的能量偏移的方法 |
| CN102221723A (zh) * | 2010-04-13 | 2011-10-19 | 中芯国际集成电路制造(上海)有限公司 | 光栅的制作方法 |
| CN102243435A (zh) * | 2011-04-20 | 2011-11-16 | 合肥工业大学 | 一种通过正负光刻胶复合显影制备微纳米流体系统的方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110456435A (zh) * | 2019-08-23 | 2019-11-15 | 上海集成电路研发中心有限公司 | 一种全息光栅模板及其制备方法 |
| CN110456435B (zh) * | 2019-08-23 | 2021-10-01 | 上海集成电路研发中心有限公司 | 一种全息光栅模板及其制备方法 |
| CN112382611A (zh) * | 2020-11-13 | 2021-02-19 | 上海华力集成电路制造有限公司 | 双大马士革工艺方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108107497B (zh) | 2021-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100843870B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| US20090130601A1 (en) | Method for fabricating semiconductor device | |
| CN209044299U (zh) | 掩膜板 | |
| CN110824847A (zh) | 提高套刻精度的刻蚀方法 | |
| CN108107497A (zh) | 光栅制作方法 | |
| CN105607435B (zh) | 五级衍射光栅结构及其制备方法、晶圆光刻对准方法 | |
| US6900134B1 (en) | Method for forming openings in a substrate using bottom antireflective coatings | |
| CN108121156A (zh) | 光刻胶台阶图形制作方法 | |
| CN109545800B (zh) | 一种显示基板及其制作方法、显示装置 | |
| KR20110001693A (ko) | 반도체 소자의 콘택홀 형성용 마스크 및 콘택홀 형성방법 | |
| KR100295049B1 (ko) | 위상반전마스크제조방법 | |
| CN104040428B (zh) | 相移掩模及使用该相移掩模的抗蚀图案形成方法 | |
| JPS63216052A (ja) | 露光方法 | |
| US20120214103A1 (en) | Method for fabricating semiconductor devices with fine patterns | |
| CN105549138B (zh) | 七级衍射光栅结构及其制备方法、晶圆光刻对准方法 | |
| KR101159689B1 (ko) | 반도체 소자의 오버레이 버니어 형성 방법 | |
| CN106610563A (zh) | 掩膜版及双重图形化法的方法 | |
| JPH0467613A (ja) | 微細コンタクトホールの形成方法 | |
| JPH0529197A (ja) | レジストパターンの形成方法 | |
| CN107357133A (zh) | 光刻胶图案形成方法及压印模具 | |
| KR100866681B1 (ko) | 반도체 소자의 패턴 형성방법 | |
| US20030117605A1 (en) | Apparatus and method for contact hole exposure | |
| KR100866725B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR100728947B1 (ko) | 반도체소자용 레티클을 이용한 노광방법 | |
| KR0172766B1 (ko) | 반도체 제조공정에 있어서의 포토레지스트 두께 설정방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20210520 Address after: 518000 No. 1, FA FA Road, Nanshan District science and Technology Park, Guangdong, Shenzhen Applicant after: Zheng Junxiong Address before: 518000 1st floor, building A3, Junfeng Industrial Zone, Heping community, Fuyong street, Bao'an District, Shenzhen City, Guangdong Province Applicant before: SHENZHEN JINGTE SMART MANUFACTURING TECHNOLOGY Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210811 Address after: No.2 workshop b401-w, Tianan Digital Innovation Park, No.449, North Huangge Road, huanggekeng community, Longcheng street, Longgang District, Shenzhen, Guangdong 518000 Patentee after: Shenzhen Zhongke optical semiconductor technology Co.,Ltd. Address before: 518000 No. 1, FA FA Road, Nanshan District science and Technology Park, Guangdong, Shenzhen Patentee before: Zheng Junxiong |