TW201715719A - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TW201715719A
TW201715719A TW105133086A TW105133086A TW201715719A TW 201715719 A TW201715719 A TW 201715719A TW 105133086 A TW105133086 A TW 105133086A TW 105133086 A TW105133086 A TW 105133086A TW 201715719 A TW201715719 A TW 201715719A
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
trench
back side
radiation sensing
sensing region
Prior art date
Application number
TW105133086A
Other languages
English (en)
Other versions
TWI644418B (zh
Inventor
蔡宗翰
鄭允瑋
李國政
周俊豪
許永隆
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201715719A publication Critical patent/TW201715719A/zh
Application granted granted Critical
Publication of TWI644418B publication Critical patent/TWI644418B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)

Abstract

一種半導體裝置包含半導體基板、輻射感應區、至少一隔離結構以及摻雜鈍化層。輻射感應區位於半導體基板內。隔離結構位於半導體基板內且鄰近於輻射感應區。摻雜鈍化層以實質共形的方式至少部份環繞隔離結構。

Description

半導體裝置及其形成方法
本揭露是關於半導體裝置及其製作方法。
影像感測器是一種感測器，其能偵測並傳遞構成影像的資訊。互補式金屬氧化物半導體(complementary metal-oxide-semiconductor；CMOS)影像感測器(CMOS image sensor；CIS)使用於各種應用中，例如數位靜態相機或行動電話相機的應用。這些裝置採用基板上的陣列畫素配置，包含光偵測器以及電晶體，其能吸收輸送至基板上的輻射並將感應到的輻射轉為電子訊號。
本揭露之部份實施方式提供一種半導體裝置包含半導體基板、輻射感應區、至少一隔離結構以及摻雜鈍化層。輻射感應區位於半導體基板內。隔離結構位於半導體基板內且鄰近於輻射感應區。摻雜鈍化層以實質共形的方式至少部份環繞隔離結構。
本揭露之部份實施方式提供一種半導體裝置包含半導體基板、輻射感應區、至少一隔離結構以及摻雜鈍化層。半導體基板具有至少一溝槽於其中。輻射感應區位於半導體基板內。隔離結構位於半導體基板之溝槽內。摻雜鈍化層至少位於溝槽之至少一側壁且至少與溝槽之側壁實質共形。
本揭露之部份實施方式提供一種用於形成半導體裝置的方法，包含形成至少一輻射感應區於半導體基板內；形成至少一溝槽於半導體基板之背側且鄰近於輻射感應區；以及在形成溝槽之後，從半導體基板之背側，將第一摻雜物植入半導體基板。
100‧‧‧方法
102~106‧‧‧方格
200‧‧‧半導體裝置
210‧‧‧半導體基板
212‧‧‧前側
214‧‧‧背側
220‧‧‧輻射感應區
222‧‧‧輻射感應區
230‧‧‧內連接結構
232‧‧‧導線
234‧‧‧通孔/接觸點
240‧‧‧緩衝層
250‧‧‧承載基板
260‧‧‧圖案化硬式遮罩層
262‧‧‧開口
270‧‧‧溝槽
272‧‧‧側壁
274‧‧‧底端
280‧‧‧鈍化層
282‧‧‧第一部分
284‧‧‧第二部分
290‧‧‧溝槽隔離特徵
第1圖為根據本揭露之部分實施方式用於形成半導體裝置的方法的流程圖。
第2A圖至第2F圖為根據本揭露之部份實施方式之半導體裝置在形成方法中各個階段的剖面圖。
第3圖為根據本揭露之部份實施方式之半導體裝置之剖面圖。
以下本揭露將提供許多個不同的實施方式或實施例以實現所提供之專利標的之不同特徵。許多元件與設置將以特定實施例在以下說明，以簡化本揭露。當然這些實施例僅用 以示例而不應用以限制本揭露。舉例而言，敘述「第一特徵形成於第二特徵上」包含多種實施方式，其中涵蓋第一特徵與第二特徵直接接觸，以及額外的特徵形成於第一特徵與第二特徵之間而使兩者不直接接觸。此外，於各式各樣的實施例中，本揭露可能會重複標號以及/或標註字母。此重複是為了簡化並清楚說明，而非意圖表明這些討論的各種實施方式以及/或配置之間的關係。
更甚者，空間相對的詞彙，例如「下層的」、「低於」、「下方」、「之下」、「上層的」、「上方」等相關詞彙，於此用以簡單描述元件或特徵與另一元件或特徵的關係，如圖所示。在使用或操作時，除了圖中所繪示的轉向之外，這些空間相對的詞彙涵蓋裝置的不同的轉向。或者，這些裝置可旋轉(旋轉90度或其他角度)，且在此使用的空間相對的描述語可作對應的解讀。
第1圖為根據本揭露之部分實施方式用於形成半導體裝置的方法100的流程圖。第2A圖至第2F圖為根據本揭露之部份實施方式之半導體裝置200在形成方法100中各個階段的剖面圖。應了解到，可以在方法100之前、之中或之後可施行額外的步驟，且於方法100的其他實施方式中，於此描述的部份步驟可以被替代或取消。參照以下各個圖式一同說明半導體裝置200及其製作方法100。
參照第1圖與第2A圖，方法100自方格102開始，形成輻射感應區220於半導體基板210之前側212。半導體基板210具有前側212與背側214。前側212也可稱為前表面，背側 214也可稱為背表面。於本揭露之部份實施方式中，完成的半導體裝置可以是光感測裝置，例如影像感測裝置。對於完成的半導體裝置而言，半導體基板210的背側214設計用於接收入射光。因此，完成的半導體裝置可以稱為背側照光影像感測器(backside illuminated image sensor；BSI image sensor)，例如背側照光互補式金屬氧化物半導體影像感測器(complementary metal-oxide semiconductor image sensor；CIS)。
半導體基板210由半導體材料所組成，例如矽。於部分實施方式中，當半導體基板210為P型基板時，半導體基板210可以是摻雜P型摻雜物的矽基板，例如硼。或者，半導體基板210可以是其他適當的半導體材料。舉例而言，當半導體基板210為N型基板時，半導體基板210可以是摻雜N型摻雜物的矽基板，例如磷、砷或銻。半導體基板210可以包含其他基本的半導體，例如鍺與鑽石。半導體基板210可選擇性地包含化合物半導體以及/或合金半導體。更甚者，半導體基板210可包含磊晶層，半導體基板210可應變以增加表現效果，半導體基板210可包含絕緣層上矽晶(silicon-on-insulator；SOI)結構。
輻射感應區220可以是具有第一摻雜物的摻雜區，其可藉由在半導體基板210上進行例如擴散或離子佈植等方法，而形成於半導體基板210內。具體而言，可以將半導體基板210從前側212植入第一摻雜物，以形成輻射感應區220。於部分實施方式中，藉由在半導體基板210上經由前側212進 行多個離子佈植製程，可以形成輻射感應區220。藉由採用各種摻雜物、佈植劑量以及佈植能量的多個佈植製程，形成輻射感應區220。佈植製程可以使用不同的遮罩，其可具有不同的圖案與開口尺寸。舉例而言，可以進行N型佈植、陣列N型井佈植以及深陣列N型井佈植。
於此，離子佈植製程將具有異於半導體基板210摻雜極性的第一摻雜物，植入半導體基板210。舉例而言，於部分實施方式中，當半導體基板210為P型基板時，以N型摻雜物摻雜輻射感應區220。於部分實施方式中，當半導體基板210為N型基板時，以P型摻雜物摻雜輻射感應區220。
在第2A圖中，在鄰近於或靠近半導體基板210的前側212的位置，形成摻雜輻射感應區220。於其他實施方式中，根據設計上的需求與製程上的限制，可以於更遠離前側212的位置，形成輻射感應區220。經由控制用於形成輻射感應區220的佈植製程中佈植能量的程度，可以調整輻射感應區220的位置或地點。於部分實施方式中，較大的佈植能量程度會造成較深的佈植結果，亦即，形成的輻射感應區220較遠離前側212。同樣地，較小的佈植能量程度會造成形成的輻射感應區220較靠近前側212。
第2B圖繪示內連接結構230與緩衝層240的形成。於部分實施方式中，內連接結構230是形成於半導體基板210的前側212。內連接結構230包含多個圖案化介電層與導電層，其中導電層耦接至各種摻雜特徵、電路以及輻射感應區220的輸入端/輸出端。內連接結構230包含層間介電材料 (interlayer dielectric；ILD)以及多層內連接(multilayer interconnection；MLI)結構。多層內連接結構包含接觸點、通孔以及金屬線。為說明起見，第2B圖中展示多個導線232以及通孔/接觸點234。應了解到，導線232以及通孔/接觸點234僅用於舉例。導線232以及通孔/接觸點234的實際位置以及配置可以隨設計需求以及製程條件而變動。
於部分實施方式中，多層內連接結構可包含導電材料，例如鋁、鋁/矽/銅合金、鈦、氮化鈦、鎢、多晶矽、金屬矽化物或其組合，稱作鋁內連接。其它用於形成鋁內連接的製程技術可包含光刻微影程序以及蝕刻，藉以圖案化導電材料以形成垂直連接(通孔與接觸點)以及水平連接(導線)。或者，可以使用銅多層內連接以形成金屬圖案。銅多層內連接可包含銅、銅合金、鈦、氮化鈦、鉭、氮化鉭、鎢、多晶矽、金屬矽化物或其組合。可以使用包含化學氣相沉積(chemical vapor deposition；CVD)、濺鍍、電鍍或其他適當的製程的技術，形成銅多層內連接。
緩衝層240是形成於內連接結構230上。於本揭露之部分實施方式中，緩衝層240包含介電材料，例如氧化矽。或者，緩衝層240可選擇性地包含氮化矽。由化學氣相沉積、物理氣相沉積(physical vapor deposition；PVD)或其他適當的技術，形成緩衝層240。藉由化學機械研磨(chemical-mechanical-polishing；CMP)程序，平坦化緩衝層240而形成平滑的表面。
於本揭露之部分實施方式中，接著，將承載基板250與緩衝層240結合，如此一來，可以進行半導體基板210的背側214的製程。承載基板250是藉由分子間作用力而與緩衝層240結合。承載基板250可以與半導體基板210相似，且包含矽材料。或者，承載基板250可以選擇性地包含玻璃基板。對於形成於半導體基板210的前側212的各種特徵，承載基板250提供保護。承載基板250也可提供機械強度與支撐，以供半導體基板210的背側214的相關製程的進行，其中半導體基板210的背側214的相關製程將於後續提到。可以選擇性地執行退火程序以增加結合強度。緩衝層240使半導體基板210上的內連接結構230與承載基板250之間電性絕緣。
其後，可以從背側214選擇性執行薄化製程(也稱為變薄製程)以薄化半導體基板210，如此一來，輻射感應區220與經薄化之半導體基板210之背側214之間的距離降低。於部分實施方式中，薄化製程包含化學機械研磨製程。薄化製程可包含鑽石刷洗製程、研磨製程或其他適當的技術。於部分實施方式中，執行薄化製程直到達到輻射感應區220。或者，於部分實施方式中，可以採用經強化的較薄的半導體基板210，其可提供機械強度與支持，以供前述的製程(例如內連接結構230的形成或緩衝層240的沉積)進行，此時可以省略薄化製程。
第2C圖繪示於半導體基板210的背側214上圖案化硬式遮罩層260的形成。圖案化硬式遮罩層260的形成，可以先在背側214上，採用沉積製程先形成硬式遮罩材料，例如 化學氣相沉積製程、物理氣相沉積製程或原子層沉積製程(an atomic layer deposition；ALD)。其後，以光刻微影製程圖案化硬式遮罩材料，其中光刻微影製程可包含光阻材料(未繪示)以及各種曝光、顯影、烘烤、剥離以及蝕刻製程。因此，形成具有開口262於其中的圖案化硬式遮罩層260。
同時參考第1圖與第2C圖。方法100來到方格104，形成至少一溝槽270於半導體基板210的背側214。藉由例如乾蝕刻製程，圖案化硬式遮罩層260的開口262進一步蝕刻至半導體基板210，以形成溝槽270。於此，在此蝕刻製程中，圖案化硬式遮罩層260作為保護遮罩。於本揭露之部份實施方式中，溝槽270自背側214向輻射感應區220延伸，且延伸進入輻射感應區220，而使輻射感應區220被分為多個區域。
在第2C圖中，溝槽270在靠近半導體基板210的背側214的截面積大於溝槽270在靠近半導體基板210的前側212的截面積。溝槽270可具有梯形形狀，如圖所示，其具有傾斜的側壁272以及底端274，但不應以此限制本揭露之各種實施方式。在他種實施方式中，溝槽270可具有方形、三角形或其他的形狀。於部份實施方式中，自背側214向輻射感應區220，溝槽270的截面逐漸縮小。於此，至少一個溝槽270的深度在大約0.25微米至大約4微米的範圍之內。
同時參考第1圖與第2D圖。在形成溝槽270後，移除圖案化硬式遮罩層260。如第2D圖所示，半導體基板210的背側214與溝槽270的傾斜側壁272以及底端274是外露的。 換句話說，於本揭露之部份實施方式中，露出半導體基板210的背表面，以備後續的佈植步驟。
同時參考第1圖與第2E圖。方法100來到方格106，藉由將半導體基板210從背側214植入第二摻雜物，以形成鈍化層280。於部分實施方式中，此佈植製程可以在不使用遮罩的情況下進行，且半導體基板210的整個背側214被第二摻雜物植入。
具體而言，經由溝槽270的傾斜側壁272以及底端274，植入一部分的第二摻雜物，而形成鈍化層280之第一部分282，其中鈍化層280之第一部分282與溝槽270共形。經由半導體基板210的背側214，植入另一部分的第二摻雜物，而形成鈍化層280之第二部分284，其中鈍化層280之第二部分284可如同半導體基板210的背表面具有平坦形貌。鈍化層280之第一部分282與第二部分284是同時地且連續地形成。
於本揭露之部分實施方式中，當佈植製程以一垂直於半導體基板210的背表面的方向進行時，具有傾斜側壁272的溝槽270可以良好地接收第二摻雜物。於部分實施方式中，佈植製程可以以一傾角進行，此時溝槽270的側壁272也對應地傾斜，藉以良好地接收第二摻雜物。然而，不應以此限制本揭露之各種實施方式，可以採用包含電漿離子佈植(plasma-immersion ion implantation)的電漿擴散製程，且當溝槽具有長方形時，鈍化層280可以形成於溝槽的垂直側壁(未繪示)上。
有鑑於用於形成鈍化層280的佈植是從背側214執行，因此可消除對於半導體基板210內輻射感應區220的佈植損害(此佈植損害是由前側佈植製程所造成的)。於此，鈍化層280的摻雜極性異於輻射感應區220的摻雜極性。換句話說，鈍化層280的第二摻雜物與輻射感應區220的第一摻雜物是屬於不同型態。
於此，經由控制佈植製程中佈植能量的程度，可以調整鈍化層280的位置或地點。舉例而言，較小的佈植能量程度會造成鈍化層280較靠近溝槽270的傾斜側壁272與底端274以及半導體基板210的背側214。經由此製程，鈍化層280可連接至溝槽270的傾斜側壁272與底端274以及半導體基板210的背側214。或者，較高的佈植能量程度會造成較深的佈植，亦即形成的鈍化層280會較遠離溝槽270的傾斜側壁272與底端274以及半導體基板210的背側214。透過此製程，鈍化層280可不連接至溝槽270的傾斜側壁272與底端274以及半導體基板210的背側214。
於本揭露的部份實施方式中，佈植可以達到大約10奈米至大約2.5微米的摻雜深度，且劑量可以在大約每平方公分1E11個離子至大約每平方公分1E13個離子的範圍。如此一來，鈍化層280形成於溝槽270與半導體基板210的背側214的周圍。
用以形成溝槽270的製程(例如蝕刻製程)可能在溝槽270的表面(例如側壁272)上造成缺陷(例如懸掛鍵)。這些缺陷可能是物理性缺陷或電性缺陷，可能捕捉載子，例如電 子。被捕捉的載子可能造成漏電流。對半導體裝置如光感測裝置而言，漏電流是會構成問題的。足夠大的漏電流下，即使半導體裝置設置於光學暗態的環境中，輻射感應區(現階段尚未形成)可能誤偵測到「光」。或者說，當半導體裝置不該偵測到時(因為實際上沒有光)，半導體裝置卻偵測到光。在此情況下，漏電流可以被稱為「暗電流」。暗電流由電性干擾而形成，且暗電流會降低半導體裝置的表現。因此，並不欲產生暗電流。
於此，鈍化層280實質上密封了溝槽270表面上的這些缺陷。被密封的缺陷無法再自由地移動，因此較不易產生漏電流。就其真正意義而言，鈍化層280幫助消除暗電流因而降低電性干擾。
參照第2F圖，將介電材料填入多個溝槽270，以分別形成溝槽隔離特徵290。藉由從背側214沉積介電材料(例如氧化物材料或氮化物材料)至溝槽270中，其後以化學機械研磨製程移除位於溝槽270之外的部份介電材料，可形成溝槽隔離特徵290。於部份實施方式中，溝槽隔離特徵290可以由高介電係數材料所形成，例如氧化鋁(Al2O3)、二氧化鋯(ZrO2)、鈦酸鍶鋇(barium strontium titanate；BST)、鋯鈦酸鉛(lead zirconate titanate；PZT)、鋯石(ZrSiO2)、鉿矽酸鹽(HfSiON)、氧化鉭(TaO2)或其他類似材料。
於此，在輻射感應區220中，溝槽隔離特徵290定義了多個輻射感應區222。輻射感應區222適用於感應或偵測經由半導體基板210之背側214投射進入輻射感應區222的輻射波。輻射感應區222能夠感應或偵測具有特定波長的輻 射，其可對應至不同顏色的光。於部份實施方式中，輻射感應區222包含光電二極體。於其他實施方式中，輻射感應區222可包含其他種光電二極體、光電閘、重置電晶體、源極隨耦電晶體或傳輸電晶體。為精簡起見，不進一步說明輻射感應區222的結構細節。
本揭露的部份實施方式中，可以獲得半導體裝置200。半導體裝置200包含半導體基板210、輻射感應區220、溝槽270、鈍化層280以及溝槽隔離特徵290。輻射感應區220形成於鄰近前側212。溝槽270具有傾斜的側壁272以及底端274，其中溝槽270自背側214向輻射感應區220延伸。鈍化層280形成於鄰近半導體基板210的背側214以及溝槽270的傾斜的側壁272以及底端274，其中鈍化層280與溝槽270共形。溝槽隔離特徵290形成於溝槽270內。溝槽隔離特徵290定義了輻射感應區220之多個輻射感應區222。鈍化層280可以連接溝槽隔離特徵290。
於本揭露的部份實施方式中，由於溝槽隔離特徵290的形成是在鈍化層280的形成之後，因而縮減了輻射感應區220之一個輻射感應區222與溝槽隔離特徵290之間的距離。透過此縮減的距離半導體裝置200內的輻射感應區222具有較大的體積，因此可增加電位井容量(full well capacity；FWC)。
於部份實施方式中，半導體裝置200更包含內連接結構230、緩衝層240以及承載基板250。內連接結構230是形成於半導體基板210的前側212上。緩衝層240是形成於內連 接結構230上。承載基板250是與緩衝層240結合。其功能與詳細配置已於前文敘述，在此不在贅述。
第3圖為根據本揭露之部份實施方式之半導體裝置200之剖面圖。本實施方式與第2F圖的實施方式相似，但本實施方式與第2F圖的實施方式之間的至少一個差異在於：本實施方式採用背面深溝槽隔離(back deep trench isolation；BDTI)結構。如圖所示，至少一個溝槽隔離特徵290自背側214向輻射感應區220延伸且穿過輻射感應區220，而將輻射感應區220分成多個輻射感應區222。
本實施方式之半導體裝置200的製程與第2F圖的實施方式之半導體裝置製程實質上相同，而其中的差異在於，與先前的實施方式相比，溝槽270形成於較深處，以穿過輻射感應區220(參考第2C圖)。依序形成鈍化層280與溝槽隔離特徵290，其具有與深溝槽270共形的形狀，而使溝槽隔離特徵290定義多個輻射感應區222。更甚者，於本揭露之部分實施方式中，鈍化層280形成於溝槽270的底端274而可能達到前側212，而在剖面圖中使半導體基板210與輻射感應區220分成多個互不相連的區塊。於部份其餘實施方式中，溝槽270可能延伸且達到前側212，鈍化層280可能僅形成於溝槽270的側壁272上而不在溝槽270的底端274上。
本實施方式的其他細節大致上如第2F圖的實施方式所述，在此不再贅述。
本揭露之實施方式中，鈍化層形成於溝槽隔離特徵的側壁與底端以及基板的背側上。透過此製程，不需要額外 的遮罩來形成鈍化層。由於用於形成鈍化層的佈值是從背側進行，可以消除對基板的佈值損害。此外，輻射感應區具有較大的體積以維持電位井容量(full well capacity；FWC)。本實施方式所提供的方法也可以用來製造具有深溝槽隔離特徵的半導體裝置。
本揭露之部份實施方式提供一種半導體裝置包含半導體基板、輻射感應區、至少一隔離結構以及摻雜鈍化層。輻射感應區位於半導體基板內。隔離結構位於半導體基板內且鄰近於輻射感應區。摻雜鈍化層以實質共形的方式至少部份環繞隔離結構。
本揭露之部份實施方式提供一種半導體裝置包含半導體基板、輻射感應區、至少一隔離結構以及摻雜鈍化層。半導體基板具有至少一溝槽於其中。輻射感應區位於半導體基板內。隔離結構位於半導體基板之溝槽內。摻雜鈍化層至少位於溝槽之至少一側壁且至少與溝槽之側壁實質共形。
本揭露之部份實施方式提供一種用於形成半導體裝置的方法，包含形成至少一輻射感應區於半導體基板內；形成至少一溝槽於半導體基板之背側且鄰近於輻射感應區；以及在形成溝槽之後，從半導體基板之背側，將第一摻雜物植入半導體基板。
以上概述多個實施方式之特徵，該技術領域具有通常知識者可較佳地了解本揭露之多個態樣。該技術領域具有通常知識者應了解，可將本揭露作為設計或修飾其他程序或結構的基礎，以實行實施方式中提到的相同的目的以及/或達到 相同的好處。該技術領域具有通常知識者也應了解，這些相等的結構並未超出本揭露之精神與範圍，且可以進行各種改變、替換、轉化，在此，本揭露精神與範圍涵蓋這些改變、替換、轉化。
200‧‧‧半導體裝置
210‧‧‧半導體基板
250‧‧‧承載基板
270‧‧‧溝槽
212‧‧‧前側
214‧‧‧背側
220‧‧‧輻射感應區
222‧‧‧輻射感應區
230‧‧‧內連接結構
240‧‧‧緩衝層
272‧‧‧側壁
274‧‧‧底端
280‧‧‧鈍化層
282‧‧‧第一部分
284‧‧‧第二部分
290‧‧‧溝槽隔離特徵

Claims (10)

  1. 一種半導體裝置，包含：一半導體基板；一輻射感應區，位於該半導體基板內；至少一隔離結構，位於該半導體基板內且鄰近於該輻射感應區；以及一摻雜鈍化層，以一實質共形的方式至少部份環繞該隔離結構。
  2. 如請求項1所述之半導體裝置，其中該半導體基板具有一前側與一背側，該輻射感應區適用於偵測經由該半導體基板之該背側進入該半導體基板的一輻射波，且該隔離結構自該半導體基板之該背側延伸。
  3. 如請求項1所述之半導體裝置，其中該半導體基板具有一前側與一背側，該輻射感應區適用於偵測經由該半導體基板之該背側進入該半導體基板的一輻射波，且該摻雜鈍化層至少部份地位於該半導體基板之該背側。
  4. 如請求項3所述之半導體裝置，其中該摻雜鈍化層與該半導體基板之該背側實質共形。
  5. 一種半導體裝置，包含：一半導體基板，具有至少一溝槽於其中；一輻射感應區，位於該半導體基板內； 至少一介電材料，位於該半導體基板之該溝槽內；以及一摻雜鈍化層，至少位於該溝槽之至少一側壁且至少與該溝槽之該側壁實質共形。
  6. 如請求項5所述之半導體裝置，更包含：一內連接結構，位於該半導體基板之一前側，其中該溝槽自該半導體基板之一背側延伸。
  7. 如請求項5所述之半導體裝置，更包含：一內連接結構，位於該半導體基板之一前側，其中該摻雜鈍化層至少部份地位於該半導體基板之一背側。
  8. 如請求項5所述之半導體裝置，其中該摻雜鈍化層至少位於該溝槽之一底端且至少與該溝槽之該底端實質共形。
  9. 一種用於形成半導體裝置的方法，包含：形成至少一輻射感應區於一半導體基板內；形成至少一溝槽於該半導體基板之一背側且鄰近於該輻射感應區；以及在形成該溝槽之後，從該半導體基板之該背側，將一第一摻雜物植入該半導體基板。
  10. 如請求項9所述之方法，更包含：將一介電材料填入該溝槽。
TW105133086A 2015-10-20 2016-10-13 半導體裝置及其形成方法 TWI644418B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562243904P 2015-10-20 2015-10-20
US62/243,904 2015-10-20
US15/171,959 US9847363B2 (en) 2015-10-20 2016-06-02 Semiconductor device with a radiation sensing region and method for forming the same
US15/171,959 2016-06-02

Publications (2)

Publication Number Publication Date
TW201715719A true TW201715719A (zh) 2017-05-01
TWI644418B TWI644418B (zh) 2018-12-11

Family

ID=58524381

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105133086A TWI644418B (zh) 2015-10-20 2016-10-13 半導體裝置及其形成方法

Country Status (4)

Country Link
US (5) US9847363B2 (zh)
KR (1) KR101973838B1 (zh)
CN (1) CN106972037B (zh)
TW (1) TWI644418B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9847363B2 (en) 2015-10-20 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with a radiation sensing region and method for forming the same
US10304886B2 (en) * 2017-09-28 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Back-side deep trench isolation (BDTI) structure for pinned photodiode image sensor
CN107799542B (zh) * 2017-10-24 2019-02-15 武汉新芯集成电路制造有限公司 一种cmos图像传感器的深沟槽隔离方法
US11239238B2 (en) 2019-10-29 2022-02-01 Intel Corporation Thin film transistor based memory cells on both sides of a layer of logic devices
US11521997B2 (en) 2020-04-16 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-protrusion transfer gate structure
CN113113433A (zh) * 2020-04-24 2021-07-13 台湾积体电路制造股份有限公司 图像传感器及其形成方法
US11869761B2 (en) 2020-04-24 2024-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Back-side deep trench isolation structure for image sensor
US11817442B2 (en) 2020-12-08 2023-11-14 Intel Corporation Hybrid manufacturing for integrated circuit devices and assemblies
US11756886B2 (en) * 2020-12-08 2023-09-12 Intel Corporation Hybrid manufacturing of microeletronic assemblies with first and second integrated circuit structures
US11670662B2 (en) * 2020-12-23 2023-06-06 Omnivision Technologies, Inc. Semiconductor substrate with passivated full deep-trench isolation and associated methods of manufacture

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076287A (ja) * 2000-08-28 2002-03-15 Nec Kansai Ltd 半導体装置およびその製造方法
US6828211B2 (en) * 2002-10-01 2004-12-07 Taiwan Semiconductor Manufacturing Co., Ltd. Shallow trench filled with two or more dielectrics for isolation and coupling or for stress control
US7148525B2 (en) * 2004-01-12 2006-12-12 Micron Technology, Inc. Using high-k dielectrics in isolation structures method, pixel and imager device
US7154136B2 (en) * 2004-02-20 2006-12-26 Micron Technology, Inc. Isolation structures for preventing photons and carriers from reaching active areas and methods of formation
KR100760142B1 (ko) * 2005-07-27 2007-09-18 매그나칩 반도체 유한회사 고해상도 ｃｍｏｓ 이미지 센서를 위한 스택형 픽셀
KR100721661B1 (ko) * 2005-08-26 2007-05-23 매그나칩 반도체 유한회사 이미지 센서 및 그 제조 방법
US7521278B2 (en) 2006-10-17 2009-04-21 Eastman Kodak Company Isolation method for low dark current imager
US8440495B2 (en) * 2007-03-06 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing crosstalk in image sensors using implant technology
KR20090008004A (ko) * 2007-07-16 2009-01-21 삼성전자주식회사 Ｓｔｉ 구조를 가지는 반도체 소자 및 그 제조 방법
US8357984B2 (en) * 2008-02-08 2013-01-22 Omnivision Technologies, Inc. Image sensor with low electrical cross-talk
EP2455984A3 (en) * 2008-07-10 2013-07-17 STMicroelectronics (Research & Development) Limited Improvements in single photon avalanche diodes
US8815634B2 (en) * 2008-10-31 2014-08-26 Varian Semiconductor Equipment Associates, Inc. Dark currents and reducing defects in image sensors and photovoltaic junctions
US20100140668A1 (en) * 2008-12-08 2010-06-10 Stevens Eric G Shallow trench isolation regions in image sensors
JP2010225818A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 固体撮像装置及びその製造方法
WO2011030413A1 (ja) * 2009-09-09 2011-03-17 株式会社 東芝 固体撮像装置およびその製造方法
US8389377B2 (en) * 2010-04-02 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Sensor element isolation in a backside illuminated image sensor
US8390089B2 (en) * 2010-07-27 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor with deep trench isolation structure
US8378398B2 (en) * 2010-09-30 2013-02-19 Omnivision Technologies, Inc. Photodetector isolation in image sensors
US20120292735A1 (en) * 2011-05-20 2012-11-22 GLOBALFOUNDRIES Singapore Pte.Ltd. Corner transistor suppression
US8853811B2 (en) * 2011-11-07 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor trench isolation with conformal doping
US8716823B2 (en) * 2011-11-08 2014-05-06 Aptina Imaging Corporation Backside image sensor pixel with silicon microlenses and metal reflector
US9659981B2 (en) * 2012-04-25 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Backside illuminated image sensor with negatively charged layer
KR101934864B1 (ko) 2012-05-30 2019-03-18 삼성전자주식회사 관통 실리콘 비아 구조물 및 그 제조 방법, 이를 포함하는 이미지 센서 및 그 제조 방법
US8828779B2 (en) * 2012-11-01 2014-09-09 United Microelectronics Corp. Backside illumination (BSI) CMOS image sensor process
EP2816601B1 (en) * 2013-06-20 2017-03-01 IMEC vzw Improvements in or relating to pinned photodiodes for use in image sensors
US9136298B2 (en) * 2013-09-03 2015-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming image-sensor device with deep-trench isolation structure
JP6465545B2 (ja) * 2013-09-27 2019-02-06 ソニー株式会社 撮像素子およびその製造方法ならびに電子機器
KR102209097B1 (ko) * 2014-02-27 2021-01-28 삼성전자주식회사 이미지 센서 및 이의 제조 방법
US9825073B2 (en) * 2014-05-23 2017-11-21 Omnivision Technologies, Inc. Enhanced back side illuminated near infrared image sensor
KR102399338B1 (ko) * 2014-09-12 2022-05-19 삼성전자주식회사 이미지 센서의 제조 방법
US10134926B2 (en) * 2015-02-03 2018-11-20 Microsoft Technology Licensing, Llc Quantum-efficiency-enhanced time-of-flight detector
US9847363B2 (en) * 2015-10-20 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with a radiation sensing region and method for forming the same

Also Published As

Publication number Publication date
CN106972037A (zh) 2017-07-21
US20170110494A1 (en) 2017-04-20
TWI644418B (zh) 2018-12-11
US10818719B2 (en) 2020-10-27
US20180122843A1 (en) 2018-05-03
US10950645B2 (en) 2021-03-16
US20210151479A1 (en) 2021-05-20
US20200105805A1 (en) 2020-04-02
CN106972037B (zh) 2020-09-18
US11728365B2 (en) 2023-08-15
US20200020725A1 (en) 2020-01-16
KR101973838B1 (ko) 2019-04-29
US10475839B2 (en) 2019-11-12
US9847363B2 (en) 2017-12-19
KR20170046086A (ko) 2017-04-28

Similar Documents

Publication Publication Date Title
US11728365B2 (en) Semiconductor device with a radiation sensing region and method for forming the same
TWI767044B (zh) 影像感測器之光電改善機制
KR102162408B1 (ko) 양면 다중 흡수 구조물에 의한 qe 접근법
US20200303431A1 (en) Implant damage free image sensor and method of the same
KR101864481B1 (ko) 이미지 센서 및 이미지 센서의 형성 방법
US8853811B2 (en) Image sensor trench isolation with conformal doping
US8390089B2 (en) Image sensor with deep trench isolation structure
KR20190037186A (ko) 핀형 포토다이오드 이미지 센서에 대한 후방 측 깊은 트렌치 격리(bdti) 구조물
TWI525804B (zh) 影像感測器裝置及其製造方法
US11342373B2 (en) Manufacturing method of image sensing device
TW201822345A (zh) 形成影像感測器裝置的方法
US12119364B2 (en) Deep trench isolation structure for image sensor
KR20210132574A (ko) 이미지 센서를 위한 후면 딥 트렌치 격리 구조물
US20150349001A1 (en) Semiconductor isolation structure and manufacturing method thereof
US11276716B2 (en) Image sensor with improved near-infrared (NIR) radiation phase-detection autofocus (PDAF) performance
CN115663006A (zh) 半导体图像传感器件及其制造方法
TW201640612A (zh) 高介電係數介電層形成方法、影像感測裝置與其製造方法
US9935147B2 (en) Deep trench isolation structure in image sensor device
TW202435439A (zh) 像素感測器陣列、其製造方法及影像感測器裝置