CN114792700A - 优化图像传感器死线的方法及图像传感器 - Google Patents
优化图像传感器死线的方法及图像传感器 Download PDFInfo
- Publication number
- CN114792700A CN114792700A CN202210722474.1A CN202210722474A CN114792700A CN 114792700 A CN114792700 A CN 114792700A CN 202210722474 A CN202210722474 A CN 202210722474A CN 114792700 A CN114792700 A CN 114792700A
- Authority
- CN
- China
- Prior art keywords
- pattern
- metal contact
- type
- area
- shielding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000005468 ion implantation Methods 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims description 111
- 239000002184 metal Substances 0.000 claims description 111
- 230000000903 blocking effect Effects 0.000 claims description 15
- -1 boron ions Chemical class 0.000 claims description 15
- 150000002500 ions Chemical class 0.000 claims description 7
- 229910015900 BF3 Inorganic materials 0.000 claims description 3
- 229910001439 antimony ion Inorganic materials 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910001449 indium ion Inorganic materials 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 11
- 238000013461 design Methods 0.000 description 9
- 230000002159 abnormal effect Effects 0.000 description 5
- 238000003384 imaging method Methods 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- High Energy & Nuclear Physics (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请涉及一种优化图像传感器死线的方法，所述方法包括：于目标区域中定时寄存器区域对应版图层上形成图形化掩膜层，所述图形化掩膜层包括沿所述第一方向依次分布且均以所述对称轴对称的第一遮挡部、开口区域及第二遮挡部，所述开口区域包括位于所述第一遮挡部、所述第二遮挡部之间的第一开口部分，及沿第二方向位于所述第二遮挡部相对两侧的第二开口部分；其中，所述第一遮挡部、所述第二遮挡部用于形成第一类型晶体管，所述开口区域用于形成第二类型晶体管。以所述图形化掩膜层为掩膜版向所述目标区域内执行第二类型离子注入工艺，以降低所述定时寄存器区域内第二类型晶体管的阈值电压。
Description
技术领域
本发明涉及半导体图像传感器技术领域，特别是涉及一种优化图像传感器死线的方法及图像传感器。
背景技术
CMOS图像传感器是一种典型的固体成像传感器，由于其具有出色的图像质量和高帧率，因此广泛应用于智能手机、监控安防、汽车电子等领域，其利用光电效应的原理通过光电二极管将光信号转化为电信号输出。
CMOS图像传感器成像的质量会对视频产品的性能产生重要影响，由于半导体制造工艺的差异及问题，CMOS图像传感器在工作过程中会造成像素区域竖向区域显示异常，呈现出一条或多条死线，严重影响产品的光学性能。
发明内容
基于此，有必要针对上述背景技术中的问题，提供一种优化图像传感器死线的方法及图像传感器，通过改变CMOS图像传感器中定时寄存器对应位置图形化掩膜版的设计，对用于形成存储电路定时寄存器区域不进行对应离子注入，降低定时寄存器的阈值电压，避免产生因定时寄存器开启异常导致成像区出现死线的问题。
为实现上述目的及其他相关目的，本申请的一方面提供了一种优化图像传感器死线的方法及图像传感器，包括：
提供版图层，版图层中目标区域内包括用于形成图像传感器中定时寄存器的定时寄存器区域，定时寄存器区域以沿第一方向延伸的对称轴对称；
于所述目标区域上形成图形化掩膜层，图形化掩膜层包括沿第一方向依次分布且均以对称轴对称的第一遮挡部、开口区域及第二遮挡部，开口区域包括位于第一遮挡部、第二遮挡部之间的第一开口部分，及沿第二方向位于第二遮挡部相对两侧的第二开口部分；其中，第一遮挡部、第二遮挡部用于形成第一类型晶体管，开口区域用于形成第二类型晶体管；第一方向与第二方向垂直；
以图形化掩膜层为掩膜版向所述目标区域内执行第二类型离子注入工艺，降低定时寄存器区域内第二类型晶体管的阈值电压。
于上述实施例中的优化图像传感器死线的方法中，首先提供图像传感器的版图层，图形化掩膜层的设计基于版图层之上，且版图层中的目标区域内包括形成CMOS图像传感器的定时寄存器的区域，此区域包括以沿第一方向延伸的对称轴镜像对称的两个版图区域；然后于目标区域上形成图形化掩膜层，图形化掩膜层包括以沿第一方向延伸的对称轴对称的第一遮挡部、开口区域及第二遮挡部；其中开口区域包括第一开口部分及第二开口部分，第一开口部分位于第一遮挡部与第二遮挡部之间沿第一方向延伸的位置，第二开口部分与第一开口部分沿第二方向相连，且与第二遮挡部相连并位于第二遮挡部远离对称轴的一侧。由于设置了第一遮挡部及第二遮挡部与开口区域形成的晶体管类型不同以及图形化掩膜层的覆盖区域设计，使得在图像传感器中开口区域对应的位置进行离子注入的同时，图像传感器存储电路中定时寄存器区域不会进行离子注入，从而降低了对应定时寄存器模块的阈值电压，以使对应金属栅开启速度加快，有效地避免了图像传感器中出现的死线问题；且由于第一遮挡块与第二遮挡块设置于同一个图形化掩膜层中，没有增加额外的掩膜层或制程，也同时降低了半导体制备的生产成本与时间成本。
在其中一个实施例中，目标区域、定时寄存器区域及第二遮挡部三者的共有区域，包括两个以对称轴镜像对称的版图区域，版图区域用于形成定时寄存器的第一选择晶体管及第一晶体管，第一选择晶体管及第一晶体管均为第二类型晶体管。
在其中一个实施例中，第二遮挡部位于定时寄存器区域内的部分包括两个以对称轴镜像对称的子遮挡部；子遮挡部包括相互连接的第一遮挡块及第二遮挡块；第一遮挡块覆盖所述版图层中用于形成第一选择晶体管的部分；第二遮挡块覆盖所述版图层中用于形成第一晶体管的部分。
在其中一个实施例中，版图层被第一遮挡块覆盖的部分包括：
第一栅条图形，沿第一方向延伸；
第一有源区图形，沿第二方向延伸，且包括沿第二方向位于第一栅条图形相对两侧的第一部分、第二部分；
第一金属接触图形，位于第一有源区图形的第一部分内；
第二金属接触图形，位于第一有源区图形的第二部分内；
第三金属接触图形，与第一栅条图形连接，且位于第一有源区图形及第二遮挡块之间。
在其中一个实施例中，版图层被第二遮挡块覆盖的部分包括：
第二栅条图形，沿第一方向延伸；
第二有源区图形，其上靠近第一遮挡块的区域设置有第四金属接触图形、且靠近第二遮挡块的区域设置有第五金属接触图形；
第三有源区图形，其一端与第五金属接触图形连接且另一端与第六金属接触图形连接；第六金属接触图形位于第二栅条图形远离第一栅条图形的一侧；
第二栅条图形上远离第三有源区图形的区域设置有第七金属接触图形。
在其中一个实施例中，第一类型为P型，第二类型为N型；或第一类型为N型，第二类型为P型。
在其中一个实施例中，P型离子包括硼离子、镓离子、氟化硼离子及铟离子中至少一种。
在其中一个实施例中，N型离子包括磷离子、砷离子及锑离子中至少一种。
在其中一个实施例中，版图层包括多个阵列排布的所述目标区域。
本申请的另一方面提供了一种图像传感器，其采用上述任一实施例中所述的方法制备而成。图像传感器中设置了第一遮挡部及第二遮挡部与开口区域形成的晶体管类型不同以及图形化掩膜层的覆盖区域的设计部分，使得在图像传感器中开口区域对应的位置进行离子注入时存储电路中的定时寄存器区域没有进行离子注入，降低了对应定时寄存器模块的阈值电压，以使对应金属栅开启速度加快，有效地避免了图像传感器中出现的死线问题；且在图像传感器中设置了第一遮挡块与第二遮挡块于同一个图形化掩膜层中，没有增加额外的掩膜层或制程，也同时降低了半导体制备的生产成本与时间成本，提高半导体制程效率。
附图说明
为了更好地描述和说明这里公开的那些申请的实施例和/或示例，可以参考一幅或多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的申请、目前描述的实施例和/或示例以及目前理解的这些申请的最佳模式中的任何一者的范围的限制。
图1显示为本申请一实施例中提供的一种优化图像传感器死线的方法的图形化掩膜版的俯视图示意图；
图2显示为本申请一实施例中提供的一种存储单元电路的示意图；
图3显示为本申请一实施例中图形化掩膜版及部分版图层的俯视图示意图；
图4显示为本申请一实施例中部分版图层的俯视图示意图；
图5显示为本申请一实施例中包括导电图形层的版图层的部分俯视图示意图；
图6显示为本申请一实施例中包括导电图案层的版图层的部分俯视图示意图；
图7显示为本申请一实施例中提供的优化前后图像传感器死线平均值的结果图。
附图标记说明：
10、目标区域；20、第一遮挡部；30、开口区域；30a、第一开口部分；30b、第二开口部分；40、第二遮挡部；40a、第一遮挡块；40b、第二遮挡块；50、定时寄存器区域；11、第一有源区图形；12、第二有源区图形；13、第三有源区图形；14、第四有源区图形；15、第五有源区图形；16、第六有源区图形；21、第一栅条图形；22、第二栅条图形；23、第三栅条图形；24、第四栅条图形；25、第五栅条图形；26、第六栅条图形；27、第七栅条图形；28、第八栅条图形；29、第九栅条图形；301、第一金属接触图形；302、第二金属接触图形；303、第三金属接触图形；304、第四金属接触图形；305、第五金属接触图形；306、第六金属接触图形；307、第七金属接触图形；308、第八金属接触图形；309、第九金属接触图形；310、第十金属接触图形；311、第十一金属接触图形；312、第十二金属接触图形；313、第十三金属接触图形；314、第十四金属接触图形；315、第十五金属接触图形；316、第十六金属接触图形；317、第十七金属接触图形；318、第十八金属接触图形；501、第一导电图形；502、第二导电图形；503、第三导电图形；504、第四导电图形；505、第五导电图形；506、第六导电图形；507、第七导电图形；508、第八导电图形；509、第九导电图形；510、第十导电图形；601、第一导电图案；602、第二导电图案；603、第三导电图案；604、第四导电图案；605、第五导电图案；606、第六导电图案。
具体实施方式
为了便于理解本申请，下面将参考相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、 第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本申请的理想实施例(和中间结构)的示意图的横截面图来描述申请的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本申请的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本申请的范围。
请参阅图1-图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本申请的基本构想，虽图示中仅显示与本申请中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
在线上晶圆可接受测试（WAT）未监测出相关异常的情况下，应用CMOS图像传感器的显示器件的显示区会呈现出一条或多条死线，分析原因发现CMOS图像传感器中低压器件N型金属氧化物半导体对应的金属栅无法正常开启，导致连接的像素区域不能正常显示。传统的解决方法在于降低栅氧化层厚度或改变源区、漏区和衬底的掺杂浓度等方式来降低器件阈值电压。然而，这些方法可以改变整个逻辑区域的阈值电压大小，但是无法精确调整单个特定区域如定时寄存器的阈值电压大小。
因此，本申请旨在提供一种优化图像传感器死线的方法及图像传感器，通过改变CMOS图像传感器中定时寄存器对应位置图形化掩膜版的设计，对用于形成存储电路定时寄存器区域不进行对应离子注入，降低定时寄存器的阈值电压，避免产生因定时寄存器开启异常导致成像区出现死线的问题。
请参阅图1，在本申请的一个实施例中，提供了一种优化图像传感器死线的方法，包括如下步骤：
步骤S10：提供版图层，版图层中目标区域10内包括用于形成图像传感器中定时寄存器的定时寄存器区域50，定时寄存器区域50以沿第一方向（例如oy方向）延伸的对称轴a1对称；
步骤S20：于目标区域10上形成图形化掩膜层，图形化掩膜层包括沿第一方向（例如oy方向）依次分布且均以对称轴a1对称的第一遮挡部20、开口区域30及第二遮挡部40，开口区域30包括位于第一遮挡部20、第二遮挡部40之间的第一开口部分30a，及沿第二方向（例如ox方向）位于第二遮挡部40相对两侧的第二开口部分30b；其中，第一遮挡部20、第二遮挡部40用于形成第一类型晶体管，开口区域30用于形成第二类型晶体管；第一方向与第二方向垂直；
步骤S30：以图形化掩膜层为掩膜版向所述目标区域10内执行第二类型离子注入工艺，降低定时寄存器区域50内第二类型晶体管的阈值电压。
具体地，请继续参阅图1，于上述实施例中的优化图像传感器死线的方法中，首先提供图像传感器的版图层，图形化掩膜层的设计基于版图层之上，版图层中的目标区域10内包括形成CMOS图像传感器的定时寄存器的区域，此区域包括以沿第一方向（例如oy方向）延伸的对称轴a1镜像对称的两个版图区域；然后于目标区域10上形成图形化掩膜层，图形化掩膜层包括以对称轴a1对称的第一遮挡部20、开口区域30及第二遮挡部40；其中开口区域30包括第一开口部分30a及第二开口部分30b，第一开口部分30a位于第一遮挡部20与第二遮挡部40之间沿第一方向延伸的位置，第二开口部分30b与第一开口部分30a沿第一方向（例如oy方向）相连，且沿第二方向（例如ox方向）位于第二遮挡部40的相对两侧。由于设置了第一遮挡部20、第二遮挡部40覆盖的版图层部分与开口区域30覆盖的版图层部分形成的晶体管类型不同，以及图形化掩膜层的覆盖区域设计，使得在版图层中开口区域30对应的位置进行离子注入的同时，版图层中目标区域10被第一遮挡部20、第二遮挡部40覆盖的部分不会进行离子注入，从而降低了制备的定时寄存器模块的阈值电压，以使定时寄存器中金属栅开启速度加快，有效地避免了图像传感器中出现的电路失效问题，避免产生因定时寄存器开启异常导致成像区出现死线的问题。另一方面由于第一遮挡部20、第二遮挡部40与开口区域30设置于同一个图形化掩膜层中，没有增加额外的掩膜版或制程，降低了半导体制备的生产成本与时间成本。
作为示例，请参阅图1-图2，目标区域10、定时寄存器区域50及第二遮挡部40三者的共有区域，包括两个以对称轴a1镜像对称的版图区域，版图区域用于形成定时寄存器的第一选择晶体管MS1及第一晶体管M1，第一选择晶体管MS1及第一晶体管M1均为第二类型晶体管。
请继续参阅图2，在本申请的一个实施例中，提供了一种存储单元电路，包括第一选择晶体管MS1、第二选择晶体管MS2、第一晶体管M1、第二晶体管M2、第三晶体管M3及第四晶体管M4。第三晶体管M3的源极和第四晶体管M4的源极均连接电源线VDD。第一晶体管M1的源极和第二晶体管M2的源极均连接地线VSS。第三晶体管M3的漏极连接选择晶体管MS1的源极、第一晶体管M1的漏极、第四晶体管M4的栅极和第二晶体管M2的栅极。第四晶体管M4的漏极连接第二选择晶体管MS2的源极、第二晶体管M2的漏极、第三晶体管M3的栅极和第一晶体管M1的栅极。第一选择晶体管MS1和第二选择晶体管MS2的栅极均连接至行选择线Lx。选择晶体管MS1的漏极连接至列选择线Ly，第二选择晶体管MS2的漏极连接至互补列选择线Ly_。第三晶体管M3及第四晶体管M4可以为第一类型晶体管，第一选择晶体管MS1、第二选择晶体管MS2、第一晶体管M1及第二晶体管M2可以为第二类型晶体管，形成图像传感器中的定时寄存器区域50，可以设置第一选择晶体管MS1、第二选择晶体管MS2、第一晶体管M1及第二晶体管M2对应的版图层部分被第二遮挡部40覆盖遮挡，使得在版图层中开口区域30对应的位置进行离子注入的同时，版图层中目标区域10被第一遮挡部20、第二遮挡部40覆盖的部分不会进行离子注入，以此控制图像传感器中单个区域如定时寄存器区域50中特定晶体管的高阈值电压，改善因金属栅无法开启导致的死线问题。
作为示例，可以设置第一类型为P型，第二类型为N型。在本申请的其他实施例中，也可以设置第一类型为N型，第二类型为P型。P型离子可以包括硼离子、镓离子、氟化硼离子及铟离子中至少一种；N型离子可以包括磷离子、砷离子及锑离子中至少一种。
作为示例，请继续参阅图1-图2，第一选择晶体管MS1、第二选择晶体管MS2、第一晶体管M1及第二晶体管M2为N型晶体管，第三晶体管M3及第四晶体管M4为P型晶体管。
作为示例，请参阅图1-图3，第二遮挡部40位于定时寄存器区域50内的部分包括两个以对称轴a1镜像对称的子遮挡部；子遮挡部包括相互连接的第一遮挡块40a及第二遮挡块40b；第一遮挡块40a覆盖版图层中用于形成第一选择晶体管的部分；第二遮挡块40b覆盖所述版图层中用于形成第一晶体管的部分。其中，具体地，请参阅图1，由第一遮挡块40a与第二遮挡块20b组成的一个子遮挡部的尺寸大小为：第一掩膜层边缘线L1长度为0.42-0.44µm，第二掩膜层边缘线L2长度为0.09-0.11µm，第三掩膜层边缘线L3长度为0.59-0.61µm，第四掩膜层边缘线L4长度为0.69-0.71µm，第五掩膜层边缘线L5长度为0.40-0.42µm，第六掩膜层边缘线L6长度为0.62-0.64µm，第七掩膜层边缘线L7长度为0.61-0.63µm。
作为示例，请继续参阅图2-图4，版图层被第一遮挡块40a覆盖的部分包括第一栅条图形21、第一有源区图形11、第一金属接触图形301、第二金属接触图形302及第三金属接触图形303；第一栅条图形21沿第一方向（例如oy方向）延伸；第一有源区图形11沿第二方向（例如ox方向）延伸，且包括沿第二方向位于第一栅条图形21相对两侧的第一部分、第二部分；第一金属接触图形301位于第一有源区图形11的第一部分内；第二金属接触图形302位于第一有源区图形11的第二部分内；第三金属接触图形303与第一栅条图形21连接，且位于第一有源区图形11及第二遮挡块40b之间。第一栅条图形21和沿第二方向位于其两侧的第一有源区图形11用于形成第一选择晶体管MS1，第一选择晶体管MS1的第一端经由第一金属接触图形301与列选择线Ly电连接，第一选择晶体管MS1的第二端经由第二金属接触图形302与第一晶体管M1及第三晶体管M3均电连接；第一选择晶体管MS1的第三端经由第三金属接触图形303与行选择线Lx电连接。
作为示例，请继续参阅图2-图4，版图层被第二遮挡块40b覆盖的部分包括第二栅条图形22、第二有源区图形12、第三有源区图形13、第四金属接触图形304、第五金属接触图形305、第六金属接触图形306及第七金属接触图形307；第二栅条图形22沿第一方向（例如oy方向）延伸，且位于第二开口部分30b沿第二方向（例如ox方向）靠近对称轴a1的一侧；第二有源区图形12靠近第一遮挡块40a的区域设置有第四金属接触图形304、且靠近第二遮挡块40b的区域设置有第五金属接触图形305；第三有源区图形13的一端与第五金属接触图形305连接且另一端与第六金属接触图形306连接；第六金属接触图形306位于第二栅条图形22远离第一栅条图形21的一侧；且第五金属接触图形305与第六金属接触图形306位于第二栅条图形22的沿第二方向（例如ox方向）靠近对称轴a1的同一侧；第二栅条图形22上远离第三有源区图形13的区域设置有第七金属接触图形307。第二栅条图形22和第三有源区图形13用于形成第一晶体管M1，第一晶体管M1的第一端经由第五金属接触图形305与第三晶体管M3和第一选择晶体管MS1均电连接，第一晶体管M1的第二端经由第六金属接触图形306连接地线VSS；第一晶体管M1的控制端经由第七金属接触图形307与第二晶体管M2及第三晶体管M3均电连接。
作为示例，请参阅图4，目标区域10中以沿第一方向（例如oy方向）延伸的对称轴a1对称的区域还包括：第四有源区图形14、第五有源区图形15、第六有源区图形16、第三栅条图形23、第四栅条图形24、第五栅条图形25、第六栅条图形26、第七栅条图形27、第八栅条图形28、第九栅条图形29、第八金属接触图形308、第九金属接触图形309、第十金属接触图形310、第十一金属接触图形311、第十二金属接触图形312、第十三金属接触图形313、第十四金属接触图形314、第十五金属接触图形315、第十六金属接触图形316、第十七金属接触图形317、第十八金属接触图形318。第四有源区图形14沿第二方向（例如ox方向）延伸，且包括沿第二方向位于第三栅条图形23相对两侧的第一部分、第二部分，第九金属接触图形309设置于第四有源区图形14的第一部分内，第十金属接触图形310设置于第四有源区图形14的第二部分内；第五有源区图形15沿第二方向（例如ox方向）延伸，位于第三有源区图形13沿第二方向远离第二有源区图形12的一侧，第十四金属接触图形314设置于第五有源区图形15上远离第三有源区图形13的一侧；第六有源区图形16沿第二方向延伸，位于第五有源区图形15沿第一方向（例如oy方向）远离第二有源区图形12的一侧，且包括沿第二方向依次排布的第一部分、第二部分及第三部分，第十六金属接触图形316设置于第六有源区图形16的第一部分内，第十七金属接触图形317设置于第六有源区图形16的第二部分内，第十八金属接触图形318，设置于第六有源区图形16的第三部分内；第三栅条图形23包括沿第二方向延伸的第一部分和沿第一方向延伸的第二部分，第八金属接触图形308位于第三栅条图形23的第一部分内，第三栅条图形23的第二部分与第四有源区图形14相交；第四栅条图形24包括沿第二方向延伸的第一部分和沿第一方向延伸的第二部分，第四栅条图形24设置于第三栅条图形23沿第二方向靠近第一有源区图形11的一侧；第五栅条图形25沿第一方向延伸，设置于第四栅条图形24沿第二方向远离第一栅条图形21的一侧，第十一金属接触图形311设置于第五栅条图形25上靠近第四栅条图形24的一侧；第六栅条图形26包括依次排布的：沿第一方向延伸的第一部分、第三部分及沿第二方向延伸的第二部分，第六栅条图形26的第一部分位于第五有源区图形15远离第一有源区图形11的一侧；第七栅条图形27沿第一方向延伸，并位于第十六金属接触图形316与第二栅条图形22之间；第八栅条图形28沿第一方向延伸，并设置于第七栅条图形27沿第二方向远离第十六金属接触图形316的一侧；第九栅条图形29沿第二方向延伸，且位于第二栅条图形22与第八栅条图形28之间，第十五金属接触图形315设置于第九栅条图形29上靠近第十六金属接触图形316的一侧；第十二金属接触图形312位于第十一接触图型311沿第一方向靠近第十五金属接触图形315的一侧；第十三金属接触图形313位于第六栅条图形26的第三部分沿第一方向远离第二栅条图形22的一侧。
作为示例，请参阅图4-图5，版图层还包括形成于栅条图形层上的导电图形层，导电图形层包括：第一导电图形501、第二导电图形502、第三导电图形503、第四导电图形504、第五导电图形505、第六导电图形506、第七导电图形507、第八导电图形508、第九导电图形509及第十导电图形510。第一导电图形501连接第四金属接触图形304及第五金属接触图形305，第二导电图形502连接第八金属接触图形308，第三导电图形503连接第九金属接触图形309、第二金属接触图形302、第六金属接触图形306及第十八金属接触图形318，第四导电图形504连接第八金属接触图形308及第一金属接触图形301，第五导电图形505连接第十一金属接触图形311，第六导电图形506连接第十二金属接触图形312，第七导电图形507连接第三金属接触图形303，第八导电图形508连接第十三金属接触图形313、第十五金属接触图形315及第七金属接触图形307，第九导电图形509连接第十六金属接触图形316，第十导电图形510连接第十七金属接触图形317。
作为示例，请参阅图6，版图层还包括形成于导电图形层上的导电图案层，导电图案层包括：第一导电图案601、第二导电图案602、第三导电图案603、第四导电图案604、第五导电图案605及第六导电图案606。第一导电图案601、第二导电图案602、第三导电图案603、第四导电图案604、第五导电图案605及第六导电图案606均沿第一方向延伸。
在本申请的一个实施例中，版图层包括多个阵列排布的目标区域，目标区域中的版图层以沿第一方向延伸的对称轴a1镜像对称。
作为示例，请参阅图1-图7，于未进行优化掩膜版设计的目标区域10中进行离子注入时，由于没有设置第二遮挡部40，逻辑区域的存储电路定时寄存器中低压器件金属氧化物半导体对应的金属栅在正常VDD电压下（1.2V）无法正常开启，定时寄存器区域50出现异常，引起对应列电路失效，出现了竖向死线现象，这时的死线平均值为153.8，远远超过了出现电路失效时的标准阈值15，此时产品的光学性能被严重影响，并且相关异常现象在线上晶圆可接受测试中（WAT）也未能监测出。
作为示例，请继续参阅图7，于上述实施例中的优化CMOS图像传感器死线方法中的目标区域10进行离子注入，此时图像传感器中的定时寄存器区域50被图形化掩膜版覆盖，未能注入离子，降低了对应区域的阈值电压，此时逻辑区域的存储电路定时寄存器中低压器件金属氧化物半导体对应的金属栅恢复正常开启，这时检测死线平均值为8.4，低于出现电路失效时的标准阈值15，由此看出进行优化后的图像传感器中电路失效导致死线的现象出现改善。
本申请的另一方面提供了一种图像传感器，其采用上述任一实施例中所述的方法制备而成。图像传感器中设置了第一遮挡部、第二遮挡部与开口区域形成的晶体管类型不同以及图形化掩膜层的覆盖区域的设计部分，使得在图像传感器中开口区域对应的位置进行离子注入时存储电路中的定时寄存器区域没有进行离子注入，降低了对应定时寄存器模块的阈值电压，以使对应金属栅开启速度加快，有效地避免了图像传感器中出现的死线问题；且在图像传感器中设置了第一遮挡块与第二遮挡块于同一个图形化掩膜层中，没有增加额外的掩膜层或制程，也同时降低了半导体制备的生产成本与时间成本，提高半导体制程效率。
请注意，上述实施例仅出于说明性目的而不意味对本申请的限制。
应该理解的是，除非本文中有明确的说明，所述的步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，所述的步骤的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种优化图像传感器死线的方法，其特征在于，包括：
提供版图层，所述版图层中目标区域内包括用于形成图像传感器中定时寄存器的定时寄存器区域，所述定时寄存器区域以沿第一方向延伸的对称轴对称；
于所述目标区域上形成图形化掩膜层，所述图形化掩膜层包括沿所述第一方向依次分布且均以所述对称轴对称的第一遮挡部、开口区域及第二遮挡部，所述开口区域包括位于所述第一遮挡部、所述第二遮挡部之间的第一开口部分，及沿第二方向位于所述第二遮挡部相对两侧的第二开口部分；其中，所述第一遮挡部、所述第二遮挡部用于形成第一类型晶体管，所述开口区域用于形成第二类型晶体管；所述第一方向与所述第二方向垂直；
以所述图形化掩膜层为掩膜版向所述目标区域内执行第二类型离子注入工艺，降低所述定时寄存器区域内第二类型晶体管的阈值电压。
2.根据权利要求1所述的方法，其特征在于，所述目标区域、所述定时寄存器区域及所述第二遮挡部三者的共有区域，包括两个以所述对称轴镜像对称的版图区域，所述版图区域用于形成所述定时寄存器的第一选择晶体管及第一晶体管，所述选择晶体管及所述第一晶体管均为所述第二类型晶体管。
3.根据权利要求2所述的方法，其特征在于，所述第二遮挡部位于所述定时寄存器区域内的部分包括两个以所述对称轴镜像对称的子遮挡部；所述子遮挡部包括相互连接的第一遮挡块及第二遮挡块；
所述第一遮挡块覆盖所述版图层中用于形成所述选择晶体管的部分；
所述第二遮挡块覆盖所述版图层中用于形成所述第一晶体管的部分。
4.根据权利要求3所述的方法，其特征在于，所述版图层被所述第一遮挡块覆盖的部分包括：
第一栅条图形，沿所述第一方向延伸；
第一有源区图形，沿所述第二方向延伸，且包括沿所述第二方向位于所述第一栅条图形相对两侧的第一部分、第二部分；
第一金属接触图形，位于所述第一有源区图形的第一部分内；
第二金属接触图形，位于所述第一有源区图形的第二部分内；
第三金属接触图形，与所述第一栅条图形连接，且位于所述第一有源区图形及所述第二遮挡块之间。
5.根据权利要求4所述的方法，其特征在于，所述版图层被所述第二遮挡块覆盖的部分包括：
第二栅条图形，沿所述第一方向延伸；
第二有源区图形，其上靠近所述第一遮挡块的区域设置有第四金属接触图形、且靠近所述第二遮挡块的区域设置有第五金属接触图形；
第三有源区图形，其一端与所述第五金属接触图形连接且另一端与第六金属接触图形连接；所述第六金属接触图形位于所述第二栅条图形远离所述第一栅条图形的一侧；
所述第二栅条图形上远离所述第三有源区图形的区域设置有第七金属接触图形。
6.根据权利要求1所述的方法，其特征在于：
所述第一类型为P型，所述第二类型为N型；或
所述第一类型为N型，所述第二类型为P型。
7.根据权利要求6所述的方法，其特征在于，P型离子包括硼离子、镓离子、氟化硼离子及铟离子中至少一种。
8.根据权利要求6所述的方法，其特征在于，N型离子包括磷离子、砷离子及锑离子中至少一种。
9.根据权利要求1所述的方法，其特征在于，所述版图层包括多个阵列排布的所述目标区域。
10.一种图像传感器，其特征在于，采用权利要求1-9任一项所述的方法制备而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210722474.1A CN114792700B (zh) | 2022-06-24 | 2022-06-24 | 优化图像传感器死线的方法及图像传感器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210722474.1A CN114792700B (zh) | 2022-06-24 | 2022-06-24 | 优化图像传感器死线的方法及图像传感器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114792700A true CN114792700A (zh) | 2022-07-26 |
| CN114792700B CN114792700B (zh) | 2022-09-13 |
Family
ID=82462981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210722474.1A Active CN114792700B (zh) | 2022-06-24 | 2022-06-24 | 优化图像传感器死线的方法及图像传感器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114792700B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011109729A (ja) * | 2011-03-10 | 2011-06-02 | Mega Chips Corp | 画像処理装置 |
| CN103268880A (zh) * | 2013-05-24 | 2013-08-28 | 上海宏力半导体制造有限公司 | 像素单元的制作方法和图像传感器的制作方法 |
| JP2014033149A (ja) * | 2012-08-06 | 2014-02-20 | Sharp Corp | 固体撮像素子およびその製造方法、電子情報機器 |
| CN106610562A (zh) * | 2015-10-26 | 2017-05-03 | 中芯国际集成电路制造(上海)有限公司 | 掩膜版版图以及形成半导体结构的方法 |
| CN106952931A (zh) * | 2016-01-07 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 一种cmos图像传感器的制造方法 |
| CN107068683A (zh) * | 2017-03-07 | 2017-08-18 | 合肥智聚集成电路有限公司 | 存储器及其制备方法 |
| WO2020105713A1 (ja) * | 2018-11-21 | 2020-05-28 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子 |
| WO2021159342A1 (zh) * | 2020-02-12 | 2021-08-19 | 京东方科技集团股份有限公司 | 探测基板、其制作方法及平板探测器 |
-
2022
- 2022-06-24 CN CN202210722474.1A patent/CN114792700B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011109729A (ja) * | 2011-03-10 | 2011-06-02 | Mega Chips Corp | 画像処理装置 |
| JP2014033149A (ja) * | 2012-08-06 | 2014-02-20 | Sharp Corp | 固体撮像素子およびその製造方法、電子情報機器 |
| CN103268880A (zh) * | 2013-05-24 | 2013-08-28 | 上海宏力半导体制造有限公司 | 像素单元的制作方法和图像传感器的制作方法 |
| CN106610562A (zh) * | 2015-10-26 | 2017-05-03 | 中芯国际集成电路制造(上海)有限公司 | 掩膜版版图以及形成半导体结构的方法 |
| CN106952931A (zh) * | 2016-01-07 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 一种cmos图像传感器的制造方法 |
| CN107068683A (zh) * | 2017-03-07 | 2017-08-18 | 合肥智聚集成电路有限公司 | 存储器及其制备方法 |
| WO2020105713A1 (ja) * | 2018-11-21 | 2020-05-28 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子 |
| WO2021159342A1 (zh) * | 2020-02-12 | 2021-08-19 | 京东方科技集团股份有限公司 | 探测基板、其制作方法及平板探测器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114792700B (zh) | 2022-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100683304B1 (ko) | 고체 이미지 센서 | |
| CN106024815B (zh) | 半导体器件 | |
| TWI502732B (zh) | 固態影像拾取元件及影像拾取裝置 | |
| US7800191B2 (en) | Solid-state imaging device and method for driving the same | |
| US7863661B2 (en) | Solid-state imaging device and camera having the same | |
| EP1467410A2 (en) | Active pixel sensor with reset noise suppression and programmable binning capability | |
| US8872269B2 (en) | Antenna cell design to prevent plasma induced gate dielectric damage in semiconductor integrated circuits | |
| KR20070071039A (ko) | 씨모스 이미지 센서 및 이의 제조 방법 | |
| US6982186B2 (en) | CMOS image sensor and method for manufacturing the same | |
| JP4267297B2 (ja) | 電荷検出半導体素子、電荷検出半導体素子および基準半導体素子を有するシステム、ウェハー、ウェハーの使用、およびウェハー帯電の定性的および定量的な測定方法 | |
| US20130175590A1 (en) | Semiconductor device, semiconductor system, and method of fabricating the semiconductor device | |
| US5808333A (en) | Amplifying type solid-state imaging device and method of manufacturing the same | |
| CN114792700B (zh) | 优化图像传感器死线的方法及图像传感器 | |
| US7696596B2 (en) | Bipolar junction transistor and CMOS image sensor having the same | |
| US6927091B2 (en) | Method for fabricating solid-state imaging device | |
| JP6377193B2 (ja) | 偽装機能を有する半導体装置 | |
| US6339229B1 (en) | Test structure for insulation-film evaluation | |
| US8624301B2 (en) | Back-illuminated solid-state image pickup device | |
| DE112020006344T5 (de) | Range-Imaging-Sensor und Verfahren zur Herstellung dieses Sensors | |
| KR20090058235A (ko) | 반도체 소자의 테스트 패턴 및 그의 형성 방법과 테스트방법 | |
| US11797116B2 (en) | Touch panel, method for testing the same, and display device | |
| CN103165578A (zh) | 用于cmos器件的测试器件、制作方法及其使用方法 | |
| US20240105721A1 (en) | MOS Devices for Sensing Total Ionizing Dose | |
| US9406663B2 (en) | Semiconductor devices | |
| US11664332B2 (en) | Always-on FinFET with camouflaged punch stop implants for protecting integrated circuits from reverse engineering |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |