CN106024815B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN106024815B
CN106024815B CN201610178582.1A CN201610178582A CN106024815B CN 106024815 B CN106024815 B CN 106024815B CN 201610178582 A CN201610178582 A CN 201610178582A CN 106024815 B CN106024815 B CN 106024815B
Authority
CN
China
Prior art keywords
photodiode
region
pixel
photodiodes
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610178582.1A
Other languages
English (en)
Other versions
CN106024815A (zh
Inventor
木村雅俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN106024815A publication Critical patent/CN106024815A/zh
Application granted granted Critical
Publication of CN106024815B publication Critical patent/CN106024815B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/67—Focus control based on electronic image sensor signals
    • H04N23/672—Focus control based on electronic image sensor signals based on the phase difference signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/704—Pixels specially adapted for focusing, e.g. phase difference pixel sets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/701—Line sensors
    • H04N25/7013—Line sensors using abutted sensors forming a long line

Abstract

本发明涉及一种半导体器件。在具有在每个像素中在预定方向上并置的两个光电二极管并通过执行分割曝光、亦即通过多次曝光进行的整个芯片的曝光处理而形成的固态图像传感器中，改善图像质量并增加自动聚焦速度。提供了一种固态图像传感器，其具有带有第一区的第一曝光区和带有第二区的第二曝光区。它们在第一和第二区之间的第三区中相互重叠。在形成于第三区中的像素中，通过用于第一曝光区的掩模形成的光电二极管被置于比通过用于第二曝光区的掩模形成的另一光电二极管更接近第二区侧的位置处。

Description

半导体器件
相关申请的交叉引用
2015年3月27日提交的日本专利申请号的公开，包括说明书、附图以及摘要，被整体地通过引用结合到本文中。
背景技术
本发明涉及一种半导体器件，特别地涉及在应用于包括固态图像传感器的半导体器件时有效的技术。
当要在数字式照相机等中使用的图像传感器(图片元件)具有大的芯片尺寸以便具有改善的图像质量时，在其制造步骤期间多次执行分割的曝光处理，因为单次曝光处理不足以用于整个芯片的曝光。
众所周知在被用于具有已被应用图像平面相位检测技术的自动聚焦系统功能的数字式照相机中的固态图像传感器中，多个像素构成图像传感器，并且其每个装配有两个或更多光电二极管。在这种情况下，在聚焦时，具有一个微透镜的像素中的两个光电二极管原则上具有相等的成像输出。
专利文献1(日本未审查专利申请公开号1994-324474)描述了像素在连接处的离散且不规则布置，其由于分割曝光而在连接处产生不明显的图像异常。
专利文献2(日本未审查专利申请公开号1997-190962)描述了非线性形式的分割曝光的边界。
专利文献3(日本未审查专利申请公开号2003-005346)描述了一种用之字形(zigzag)分割线将像素图案分割成多个分割区并在彼此相邻的分割区之间形成作为被双重曝光的图案的双重曝光图案的方法。
专利文献4(日本未审查专利申请公开号2014-102292)描述了一种在两个分割区之间具有重叠区并配有多个光屏蔽图案、光透射部分以及光缩减部分的光掩模。光缩减部分具有大于光屏蔽图案且小于光透射部分的透光率。
专利文献5(日本未审查专利申请公开号2008-008729)描述了一种被定位成从而将连接器曝光区的宽度方向中心定位于在连接器曝光区的上方和下方将振荡器的各中心连接的线上的中心处的连接器曝光区。
[专利文献]
[专利文献1]日本未审查专利申请公开号1994-324474
[专利文献2]日本未审查专利申请公开号1997-190962
[专利文献3]日本未审查专利申请公开号2003-005346
[专利文献4]日本未审查专利申请公开号2014-102292
[专利文献5]日本未审查专利申请公开号2008-008729
发明内容
当通过分割曝光来形成具有大面积的芯片时，根据要执行两次或更多次的曝光步骤而使用不同掩模来执行曝光处理。然后可能由于该掩模或所使用的曝光装置而发生尺寸变化或对准不良。在这种情况下，由于使用多个掩模形成的各图案之间的距离方面的对准不良，可能发生问题，诸如由图像传感器中的输出值的差而引起的图像异常或者阻止正常的自动聚焦检测。特别地，在通过成像获得的图像或图片中，线性图像异常可出现在与通过掩模曝光的区域之间的边界相对应的固态图像传感器的位置处。
根据本文中的描述和附图，另一目的和新型特征将是显而易见的。
在本文公开的实施例中，接下来将简单地概述典型的一个。
在根据一个实施例的半导体器件中，具有第一区的第一曝光区和具有第二区的第二曝光区在第一区与第二区之间的第三区中相互重叠；并且在形成于第三区中的像素中，通过用于第一曝光区的掩模形成的光电二极管被置于与通过用于第二曝光区的掩模形成的光电二极管相比更接近第二区侧的位置处。
根据本申请公开的一个实施例，可以提供一种具有改善性能的半导体器件。
附图说明
图1是示出了根据本发明的第一实施例的半导体器件的构造的示意图；
图2是示出了图1的部分放大图的平面部件；
图3是示出了本发明的第一实施例的半导体器件的平面布局；
图4是沿着图3的线A-A截取的横截面图；
图5是示出了本发明的第一实施例的半导体器件的等效电路图；
图6是用于描述本发明的第一实施例的半导体器件的制造步骤的平面图；
图7是用于描述在图6的制造步骤之后的半导体器件的制造步骤的平面图；
图8是用于描述在图7的制造步骤之后的半导体器件的制造步骤的平面图；
图9是用于描述在图8的制造步骤之后的半导体器件的制造步骤的平面图；
图10是示出了本发明的第一实施例的修改示例1的半导体器件的平面布局；
图11是示出了本发明的第一实施例的修改示例1的另一半导体器件的平面布局；
图12是示出了本发明的第一实施例的修改示例1的另一半导体器件的平面布局；
图13是示出了本发明的第一实施例的修改示例2的半导体器件的平面布局；
图14是示出了本发明的第一实施例的修改示例2的另一半导体器件的平面布局；
图15是示出了本发明的第一实施例的修改示例2的另一半导体器件的平面布局；
图16是示出了本发明的第一实施例的修改示例3的半导体器件的平面布局；
图17是示出了本发明的第一实施例的修改示例3的另一半导体器件的平面布局；
图18是示出了本发明的第一实施例的修改示例3的另一半导体器件的平面布局；
图19是示出了本发明的第一实施例的修改示例4的半导体器件的平面布局；
图20是示出了本发明的第一实施例的修改示例4的另一半导体器件的平面布局；
图21是示出了本发明的第一实施例的修改示例4的另一半导体器件的平面布局；
图22是示出了本发明的第一实施例的修改示例4的另一半导体器件的平面布局；
图23是示出了本发明的第二实施例的半导体器件的平面布局；
图24是示出了本发明的第二实施例的修改示例的半导体器件的平面布局；
图25是示出了本发明的第二实施例的另一修改示例的半导体器件的平面布局；以及
图26是示出了比较例的半导体器件的平面布局。
具体实施方式
在下文中将基于附图来详细地描述本发明的实施例。在用于描述实施例的所有图中，将同相同的附图标记来识别具有相同功能的构件，并将省略重复描述。在本发明中，用相同的附图标记识别的每个像素内部的光电二极管具有相同构造。
在以下实施例中，原则上将不会重复关于相同或相似部分的描述，除非特别有必要。如本文所使用的术语“掩模”是除将被用作保护膜以用于蚀刻或离子注入的硬掩模或光致抗蚀剂膜之外将在光刻步骤中的曝光期间使用的光掩模(光刻板)。
(第一实施例)
在下文中将参考图1至5来描述本实施例的半导体器件。本实施例的半导体器件涉及固态图像传感器，特别是在一个像素中具有多个光电二极管的固态图像传感器。
图1是示出了根据本实施例的固态图像传感器的构造的示意图。在本实施例的半导体器件中包括的固态图像传感器是CMOS(互补金属氧化物半导体)图像传感器。如图1中所示，其装配有像素阵列部PEA、读出电路CC1和CC2、输出电路OC、行选择电路RC以及控制电路COC。
像素阵列部PEA在其中具有矩阵形式的多个像素PE。图1中所示的X轴方向是沿着构造固态图像传感器的半导体基板的主表面的方向，并且也是沿着行方向的方向，所述行方向是像素PE已被沿着其布置的方向。沿着半导体基板的主表面且与X轴方向正交的Y轴方向是沿着列方向的方向，所述列方向是像素PE已被沿着其布置的方向。简而言之，像素PE被以矩阵形式并置。
像素PE每个根据照射光的强度来产生信号。行选择电路RC基于行单位来选择PE。由行选择电路RC选择的像素PE将这样生成的信号输出到输出线(参考图5)，这将在稍后进行描述。读出电路CC1和CC2在Y轴方向上彼此相对，从而在其之间夹着像素阵列部PEA。读出电路CC1和CC2每个读出从像素PE输出到输出线OL的信号并将其输出到输出电路OC。
读出电路CC1读出在读出电路CC1侧的一半像素PE的信号，并且读出电路CC2读出在读出电路CC2侧的其余的一半像素的信号。输出电路OC输出由读出电路CC1和CC2读出到固态图像传感器外面的像素PE的信号。控制电路COC整体地管理整个固态图像传感器的操作并控制固态图像传感器的其它组成元件的操作。
接下来，图2和3每个示出了像素PE的平面布局。图4示出了沿着图3的线A-A截取的横截面图。图2是示出了图1中所示的像素阵列部PEA的部分放大图的平面布局。图3是示出了图2中所示的三个像素PE1至PE3的放大平面布局。图2和3省略了在光电二极管和晶体管上在其周界处提供的层间绝缘膜、布线等。图2仅示出了被每个像素和在每个像素中形成的两个光电二极管占用的微型透镜。
如图2中所示，构造固态图像传感器的半导体基板在其上表面上具有在X轴和Y轴方向上以矩阵(阵列)形式布置的多个像素PE1、PE2和PE3。像素PE1、PE2和PE3对应于图1中所示的所述多个像素PE。图2示出了构造像素阵列部PEA(参考图1)的第一曝光区IG1和第二曝光区IG2，并且还示出了将第一曝光区IG1和第二曝光区IG2划分成三个区的第一区1A、第二区2A以及第三区3A。
在本申请的平面图或平面布局中，通过用于第一曝光区IG1的掩模形成的光电二极管被划影线以促进其理解。另一方面，通过用于第二曝光区IG2的掩模形成的光电二极管未被划影线。
第一曝光区IG1和第二曝光区IG2在其每个端部处在X轴方向上的像素阵列部PEA的中央部分处相互重叠。第一区1A是在第一曝光区IG1中但在平面图中并未与第二曝光区IG2重叠的区域；第二区2A是在第二曝光区IG2中但在平面图中并未与第一曝光区IG1重叠的区域；并且第三区3A是其中第一曝光区IG1和第二曝光区IG2在平面图中相互重叠的区域。
换言之，第一曝光区IG1具有第一区1和第三区3A，并且第二曝光区IG2具有第二区2A和第三区3A。例如，第三区3A是X轴方向宽度小于第一区1A或第二区2A的X轴方向宽度的区域。第一区1A和第二区2A在面积方面几乎相等。这意味着第一曝光区IG1和第二曝光区IG2在面积方面几乎相等。
图2用点线示出了第一曝光区IG1和第二曝光区IG2中的每一个的轮廓。图2示出了其中在X轴方向和Y轴方向两者上布置了五个像素的结构，但实际结构中的像素的数目在X轴方向上和Y轴方向上两者都更大。
在第一区1A中，在X轴方向和Y轴方向两者上以矩阵形式放置了多个像素PE1。在第二区2A中，在X轴方向和Y轴方向两者上以矩阵形式布置了多个像素PE2。在第一区1A与第二区2A之间的第三区3A中，在Y轴方向上布置了多个像素PE3。像素PE1、PE2和PE3是以矩阵形式布置的。这意味着在X轴方向(第一方向)上布置了多个像素PE1和多个像素PE2，以及像素PE3。布置在X轴方向上的像素PE1至PE3构成单行，并且布置在Y轴方向(第二方向)上的多个此行构成像素阵列部PEA(参考图1)。
像素PE1至PE3每个具有微型透镜ML。像素PE1至PE3每个具有在平面图中与微型透镜ML重叠的两个光电二极管。更具体地，像素PE1每个具有在半导体基板的主表面上形成的光电二极管PD1和PD2；像素PE2每个具有在半导体基板的主表面上形成的光电二极管PD3和PD4；并且像素PE3每个具有在半导体基板的主表面上形成的光电二极管PD3和PD2。光电二极管PD1至PD4每个具有在平面图中基本上矩形形状。
当第一方向是从第一区1A侧向第二区2A侧延伸的方向时，像素PE1中的光电二极管PD1和PD2依次在第一方向上并置，并且像素PE2中的光电二极管PD3和PD4依次在第一方向上并置。换言之，在第一像素PE1中，光电二极管PD2被置于比光电二极管PD1更接近第二区2A的区域中，并且在像素PE2中，光电二极管PD3被置于比光电二极管PD4更接近第一1A的区域中。
在像素PE3中，光电二极管PD2被置于比光电二极管PD3更接近第二区2A的区域中。这意味着在像素PE3中，光电二极管PD3被置于比光电二极管PD2更接近第一区1A的区域中。光电二极管PD1和PD2在第一方向上被布置于像素PE1中，并且光电二极管PD3和PD4在第一方向上被布置于像素PE2中，而光电二极管PD3和PD2在严格意义上并未在第一方向上布置于像素PE3中，并且光电二极管PD3和PD2中的一个被布置于在一个方向上从另外那个偏离的位置处。
严格地说，像素PE1中的光电二极管PD1和PD2及像素PE2中的光电二极管PD3和PD4并未在第一方向上并置，并且光电二极管PD1和PD2被布置于在一个方向上从光电二极管PD3和PD4偏离的位置处。这意味着像素PE1和PE3中的光电二极管PD1和PD2被布置于在同一方向上从像素PE2和PE3中的光电二极管PD3和PD4偏离的位置处。
像素PE1中的光电二极管PD1和PD2之间的距离等于像素PE2中的光电二极管PD3和PD4之间的距离。在像素PE3中，另一方面，由于在光电二极管PD2与光电二极管PD3的各自形成位置之间存在偏差，所以像素PE3中的这两个光电二极管之间的距离不同于像素PE1或PE2中的两个光电二极管之间的距离。
如上所述，在形成于半导体基板的主表面上的光电二极管PD1至PD4之中，光电二极管PD1和PD2及光电二极管PD3和PD4在其间具有形成位置方面的偏差。该偏差由于由将在形成固态图像传感器的步骤中使用的各掩模的曝光来限定光电二极管PD1和PD2的形成位置及光电二极管PD3和PD4的形成位置而发生。更具体地，光电二极管PD1和PD2的位置由被用于第一曝光区IG1的曝光的掩模的图案限定，而光电二极管PD3和PD4的位置由被用于第二曝光区IG2的曝光的另一掩模的图案限定。
在构造本实施例的半导体器件的固态图像传感器中，半导体芯片(图像传感器)具有相当大的面积，并且此面积大于可通过单个掩模曝光的面积。因此通过分别地用两个掩模的分割曝光而形成半导体芯片的主表面上的第一曝光区IG1和第二曝光区IG2。在这种情况下，当这两个掩模被用于各曝光步骤时，这些掩模不能容易地正确地对准，并且在形成于第一曝光区IG1中的光电二极管PD1和PD2与形成于第二曝光区IG2中的光电二极管PD3和PD4之间发生形成位置方面的偏差。
在下文中将参考图3、亦即放大平面图来描述在形成位置方面相互偏离的多个光电二极管的特定布局。
如图3中所示，像素PE1至PE3每个在光接收部分中具有一个微型透镜ML和两个光电二极管。在像素PE1中，微型透镜ML和光电二极管PD1和PD2被布置成从而在平面图中相互重叠。同样地在像素PE2中，微型透镜ML和光电二极管PD3和PD4在平面图中相互重叠。同样地，在像素PE3中，微型透镜ML和光电二极管PD2和PD3在平面图中相互重叠。在此图中，用点线示出了微型透镜ML的轮廓。
像素PE1在其光接收部分周围具有多个外围晶体管和基板接触部分(未示出)，并且光接收部分、外围晶体管以及基板接触部分每个在其有源区的外围部分处被元件隔离区EI围绕。如本文所使用的术语“外围晶体管”意指重置晶体管RST、放大器晶体管AMI以及选择晶体管SEL。
包括光接收部分的有源区AR具有在平面图中几乎矩形形状。在像素PE1中的一个中，在一个有源区中形成外围晶体管，并且此有源区沿着光接收部分的有源区AR的一条边在X轴方向上延伸。虽然在这里未示出，构造基板接触部分的有源区例如沿着光接收部分的有源区AR的另一条边在Y轴方向上延伸，或者例如在有源区AR附近以焊区(land)形式形成。
有源区AR沿着与外围晶体管所在的边相对的其另一边具有转移晶体管TX1和转移晶体管TX2，转移晶体管TX1将有源区AR的光电二极管PD1作为源极区，转移晶体管TX2将有源区AR的光电二极管PD2作为源极区。换言之，在有源区AR中，光电二极管PD1和PD2在X轴方向上并置，并且转移晶体管TX1和TX2在X轴方向上并置，同时分别地对应于光电二极管PD1和PD2。
外围晶体管每个具有在Y轴方向上延伸的栅电极GE，并且转移晶体管TX1和TX2每个具有在X轴方向上延伸的栅电极GE。栅电极GE每个由例如多晶硅制成，并且经由栅极绝缘膜(未示出)在半导体基板上形成。
在其中具有外围晶体管的有源区中，重置晶体管RST、放大器晶体管AMI以及选择晶体管SEL在X轴方向上连续地并置。重置晶体管RST和放大器晶体管AMI具有共同的漏极区。重置晶体管RST的源极区被耦合到转移晶体管TX1和TX2的漏极，即浮置扩散(浮置扩散部)FD。放大晶体管AMI的源极区充当选择晶体管SEL的漏极区。选择晶体管SEL具有被耦合到输出线OL的源极区，如稍后在图5中将描述的。
如图3中所示，转移晶体管TX1和TX2的各漏极区、选择晶体管SEL的源极区、重置晶体管RST的源极区以及放大器晶体管AMI的漏极区是形成于半导体基板的主表面中的N+型半导体区，并且基板接触部分(未示出)是形成于半导体基板的主表面中的P+型半导体区。这些半导体区在其上表面上分别地具有接触插塞CP。虽然在这里未示出，但接触插塞还在每个栅电极GE的上表面上。
基板接触部分是将被施加接地电位GND(参考图5)的区域。这部分起到的作用是通过将半导体基板的上表面中的阱的电位固定到0V来防止外围晶体管的阈值电压的变化。
在作为光接收部分的有源区AR中在X轴方向上布置的光电二极管PD1和PD2每个是在Y轴方向上延伸的半导体元件。这意味着光电二极管PD1和PD2中的每一个的较长方向沿着Y轴方向延伸。
如稍后将参考图4来描述的，光电二极管PD1由在半导体基板的主表面中形成的N-型半导体区N1和作为P型半导体区的阱区WL构成。同样地，光电二极管PD2由在半导体基板的主表面中形成的N-型半导体区N2和阱区WL构成。可以将作为图3中所示的光接收元件的光电二极管PD1和PD2视为在N-型半导体区N1和N2的形成区中形成的那些。除在其中具有N-型半导体区N1和N2的区域之外的在有源区AR中的区域是P-型阱区WL。
有源区AR具有在平面图中几乎矩形形状，并且构成矩形的四个边中的一个具有两个突出体。突出体中的一个具有转移晶体管TX1的漏极区(浮置扩散FD)，并且另一突出体具有转移晶体管TX2的漏极区(浮置扩散FD)。栅电极GE分别地横跨在这两个突出体之上。
这两个突出体被相互耦合。这意味着有源区AR具有包括矩形图案和从矩形图案的边中的一个突出并相互耦合的两个突出体图案的封闭布局。被封闭有源区AR围绕的区域在其中具有元件隔离区EI，其与在有源区AR外面的元件隔离区类似。两个突出体不一定在半导体基板SB的主表面上相互耦合。换言之，有源区AR不一定具有封闭结构。在这种情况下，转移晶体管TX1和TX2的浮置扩散FD经由半导体基板上的接触插塞或布线而相互电耦合。
像素PE2具有与上文已描述的像素PE1的结构类似的结构。如具体地描述的，像素PE2具有在从平面图看与微型透镜ML重叠的有源区AR中在X轴方向上并置的光电二极管PD3和PD4。有源区AR在其附近具有外围晶体管。像素PE1和PE2每个除上述突出体之外在平行于X轴方向的有源区AR的两条边的中心处不具有水平差。这意味着在这些像素中未发生布局的偏差。
像素PE3具有与像素PE1或PE2的结构基本上类似的结构，但是像素PE3的矩形有源区AR在其四条边中的具有两个突出体的一条边上具有在这两个突出体之间的中心处的水平差DP。同样地，另一水平差DP在平行于上述一条边的有源区AR的边上。在像素PE3的有源区AR的这两条边上的这些水平差DP处于在平面图中与预定线重叠的位置处。在图3中用双点划线来指示此直线。这还适用于布置于Y轴方向上的其它像素PD3(参考图2)。
此直线是在用于形成元件隔离区EI并限定有源区AR的平版印刷步骤中的光致抗蚀剂膜的曝光期间，通过两个不同掩模被曝光的区域之间的边界线(其在下文中可简单地称为“边界线DL”)。虽然并未用双点划线指示，但在像素PE1和PE3或像素PE3和PE2之间也存在分别地通过两个掩模被曝光的区域之间的边界线。这意味着与第一曝光区IG1重叠的第二曝光区IG2的端部是曝光区之间的边界。同样地，与第二曝光区IG2重叠的第一曝光区IG1的端部是曝光区之间的边界。
包括像素PE3的光电二极管PD3的第三区3A的区域是其中由用于对第二曝光区IG2进行曝光的掩模来限定每个元件的部件的区域，而包括像素PE3的光电二极管PD2的第三区3A的区域是其中由用于对第一曝光区IG1进行曝光的掩模来限定每个元件的布局的区域。
这意味着像素PE1的光电二极管PD1和PD2及像素PE3的光电二极管PD2是通过用于对第一曝光区IG1进行曝光的掩模形成的光接收元件，并且像素PE1和像素PE3的光电二极管PD2在其之间具有通过用于对第二曝光区IG2进行曝光的掩模形成的光电二极管PD3。同样地，像素PE2的光电二极管PD3和PD4及像素PE3的光电二极管PD3是通过用于对第二曝光区IG2进行曝光的掩模形成的光接收元件，并且像素PE2和像素PE3的光电二极管PD3在其之间具有通过用于对第一曝光区IG1进行曝光的掩模形成的光电二极管PD2。
在本申请中，将此类状态称为由将分别地被用于对第一曝光区IG1和第二曝光区IG2进行曝光的两个掩模(左右掩模)形成的光电二极管的混合布置。
换言之，在其中第一曝光区IG1与第二曝光区IG2重叠的第三区3A中，通过用于对第一曝光区IG1进行曝光的掩模形成相对于边界线DL而言在更接近第二区2A的一侧的区域中的元件，并且通过用于对第二曝光区IG2进行曝光的掩模形成相对于边界线DL而言在更接近第一区1A的一侧的区域中的元件。第一区1A和第三区3A中的光电二极管PD1和PD2沿着X轴方向和Y轴方向以矩阵形式布置，而第二区2A和第三区3A中的光电二极管PD3和PD4沿着X轴方向和Y轴方向以矩阵形式布置。
另一方面，光电二极管PD3和PD4处于在特定的一个方向上从光电二极管PD1和PD2偏离的位置处。在本实施例中，由于通过固态图像传感器的像素阵列部中的分割曝光而形成多个光电二极管，所以一些光电二极管的形成位置偏离其它光电二极管的形成位置。形成于第一区1A和第二区2A中的像素PE1和PE2中的每一个中的两个光电二极管之间的距离是恒定的，但是其不同于第三区3A中的像素PE3的光电二极管PD2和PD3之间的距离。
边界线DL与特定列的所有像素PE3重叠，但是并未与另一列的像素PE1和PE2重叠。边界线DL与每个像素PE3的有源区AR重叠，但是并未与光电二极管PD2和PD3重叠。这意味着由分割曝光引起的偏差在像素PE3的光电二极管PD2和PD3之间的沿着Y轴方向的位置处发生。
边界线DL在Y轴方向上、亦即在光电二极管PD1至PD4中的每一个的较长方向上延伸。在像素PE3的有源区AR附近，在处于在其中具有外围晶体管且位于放大器晶体管AMI与选择晶体管SEL之间的有源区中并与边界线DL重叠的位置处存在水平差。没有接触插塞被耦合到构成放大器晶体管AMI与选择晶体管SEL之间的漏极区的半导体基板的主表面，使得可以防止由于水平差(如果有的话)而引起的接触插塞CP的耦合故障。
像素PE1和PE2每个具有与像素PE3相似的构造，只是有源区AR不具有水平差DP，外围晶体管在其有源区中不具有水平差，并且其并未与边界线DL重叠。
图4是沿着像素PE3(参考图3)中的一个的光电二极管PD3和PD2的布置方向的横截面图。图4的横截面图省略了在半导体基板SB之上被接连地堆叠的层间绝缘膜之间的边界。如图4中所示，由N型单晶硅等制成的半导体基板SB在其上表面中具有P-型阱区WL。阱区WL在其上面具有有源区AR和用于将其与另一有源区分离的元件隔离区EI。元件隔离区EI由例如硅氧化物膜制成，并且其被掩埋在形成于半导体基板SB的上表面中的沟槽中。
阱区WL在其上表面中具有被夹于元件隔离区EI之间的N-型半导体区N1和N2。与N-型半导体区N1形成PN结的阱区WL充当光电二极管PD3的阳极。与N-型半导体区N2形成PN结的阱区WL充当光电二极管PD2的阳极。N-型半导体区N1和N-型半导体区N2是在被夹于元件隔离区EI之间的一个有源区AR中提供的。
因此，形成于像素中的有源区AR具有由N-型半导体区N1和阱区WL构成的光电二极管PD3和由N-型半导体区N2和阱区WL构成的光电二极管PD2。在有源区AR中，光电二极管PD3和PD2经由从半导体基板SB的上表面暴露的阱区WL的一部分并置。光电二极管PD3与光电二极管PD2之间的半导体基板SB的上表面上的阱区WL在平面图中与图3中所示的边界线DL重叠。N-型半导体区N1和N2的形成位置分别地对应于图3中所示的光电二极管PD3和PD2的形成位置。这意味着在其中具有N-型半导体区N1和N2的部分充当光电转换部分。
N-型半导体区N1或N2的形成深度比阱区WL的形成深度浅。具有掩埋在其中的元件隔离区EI的半导体基板SB的上表面中的沟槽的深度比N-型半导体区N1或N2的形成深度浅。
半导体基板SB在其上具有覆盖元件隔离区EI和光电二极管PD3和PD2的层间绝缘膜IF。该层间绝缘膜IF是通过堆叠多个绝缘膜而获得。层间绝缘膜IF在其中具有被相互堆叠的多个布线层，并且最底布线层在其中具有被用绝缘膜IF覆盖的布线M1。布线M1在其上经由层间绝缘膜IF而具有布线M2，并且布线M2在其上经由层间绝缘膜IF而具有布线M3。层间绝缘膜IF在其上部中具有滤色器CF，并且该滤色器CF在其上具有微型透镜ML。在固态图像传感器的操作期间，光经由微型透镜ML和滤色器CF照射到光电二极管PD3和PD2。
包括光电二极管PD3和PD2的有源区AR在其正上方不具有布线以便防止从微型透镜ML入射的光被布线阻挡而未被照射到作为像素的光接收部分的光电二极管PD3和PD2。相反地，布线M1至M3被置于除有源区AR之外的区域中以防止在其中具有外围晶体管等的有源区中发生光电转换。
不仅有源区AR和元件隔离区EI的形成、而且N-型半导体区N1和N2、栅电极GE(参考图3)、层间绝缘膜IF以及布线M1至M3的形成是通过使用分割曝光的多次曝光处理而实现的。此曝光处理是对被边界线DL隔离的各曝光区执行。这意味着在诸如用于形成N-型半导体区N1和N2的步骤或形成将被用接触插塞填充的接触孔的步骤之类的任何步骤中，曝光处理中的分割位置被设置于与被在Y轴方向上布置成列的像素PE3(参考图3)中的每一个占用的光电二极管PD3与光电二极管PD2之间的区域重叠的位置处。
N-型半导体区N1和N2、栅电极GE和接触孔以及布线M1至M3中的每一个的平面布局因此在将边界线DL夹在其之间的区域中的每一个中是偏离的。
关于形成N-型半导体区N1和N2、栅电极GE、接触孔以及布线M1至M3的各步骤中的掩模不对准的管理，可以通过仅仅管理由于每个步骤中的有源区的分割位置处的覆盖(重叠)误差而引起的不对准来减小固态图像传感器的性能方面的变化。
图3示出了其中通过分割曝光而在与有源区AR的布局方向类似的方向上从光电二极管PD3偏离的位置处形成光电二极管PD2及其周界处的栅电极GE和接触插塞CP的结构。另一方面，通过使用不同掩模的各曝光步骤来执行有源区AR的图案形成及光电二极管PD2、栅电极GE以及接触插塞CP的图案形成，使得这些图案并不始终在同一方向上以相等的偏差量偏离。这意味着用不同步骤形成的有源区、半导体区、栅电极以及布线的图案并未由于掩模不对准而在一个方向上偏离，而是以边界线DL的附近作为边界在各种方向上偏离。
包括在本实施例的半导体器件中的固态图像传感器为什么在一个像素中具有两个光电转换部分(例如，光电二极管)的原因是当具有图像平面相位检测型自动聚焦系统的数字式照相机使用本实施例的固态图像传感器时，结果得到的数字式照相机可以具有改善的聚焦精度和聚焦速度。此类数字式照相机可以基于根据信号偏差量、亦即分别地由像素中的光电二极管中的一个和另一光电二极管检测到的相位差而确定的聚焦所需的透镜的驱动量在短时间内实现聚焦。因此，通过为像素提供多个光电二极管，可以在固态图像传感器中提供更大数目的微小光电二极管。这导致自动聚焦精度的改善。
当输出拍摄图像时，像素中的两个光电二极管的信号(电荷)被共同地作为单个信号输出。这使得可以获得与装配有具有仅一个光电二极管的多个像素的固态图像传感器相当的图像。
本实施例描述了使用P型阱区作为阳极并使用作为N-型半导体区的扩散层作为阴极的结构。不仅它、而且具有由N型阱和N型阱中的P-型扩散层构成的光电二极管或者在其表面上具有导电性类型与像素阱的导电性类型等同的扩散层的光电二极管的固态图像传感器可以类似的优点。另外，固态图像传感器的种类不限于CMOS图像传感器，并且还可以通过实现与CCD(电荷耦合器件)相似的结构来实现上述优点。
接下来，在图5中示出了像素的等效电路图。图1中所示的多个像素PE每个具有图5中所示的电路。在这里，像素PE1(参考图2)的电路和操作将被描述为一个示例，但是其同样地适用于像素PE2和PE3(参考图2)的电路和操作。
如图5中所示，像素具有在该处执行光电转换的光电二极管PD1和PD2、用于转移在光电二极管PD1处产生的电荷的转移晶体管TX1以及用于转移在光电二极管PD2处产生的电荷的转移晶体管TX2。像素还具有用于累积从转移晶体管TX1和TX2转移的电荷的浮置扩散(浮置扩散部)FD和用于将浮置扩散FD的电位放大的放大器晶体管AMI。
像素还具有用于选择被放大器晶体管AMI放大的电位是否被输出到被耦合到读出电路CC1和CC2(参考图1)中的一个的输出线QL的选择晶体管SEL和用于将光电二极管PD1和PD2的各阴极及浮置扩散FD的电位初始化成预定的电位的重置晶体管RST。转移晶体管TX1和TX2、重置晶体管RST、放大器晶体管AMI以及选择晶体管SEL每个是例如N型MOS晶体管。
作为负侧电源电位的接地电位GND被施加于光电二极管PD1和PD2的各阳极，并且光电二极管PD1和PD2的阴极被分别地耦合到转移晶体管TX1和TX2的源极。浮置扩散FD被耦合到转移晶体管TX1和TX2的各漏极、重置晶体管RST的源极以及放大器晶体管AMI的栅极。向重置晶体管RST的漏极和放大器晶体管AMI的漏极施加正侧电源电位VCC。放大器晶体管AMI的源极被耦合到选择晶体管SEL的漏极。选择晶体管SEL的源极被耦合到被耦合到读出电路CC1和CC2中的任一个的输出线OL。
接下来，将描述像素的操作。当向转移晶体管TX1和TX2及重置晶体管RST的各栅电极施加预定电位时，转移晶体管TX1和TX2及重置晶体管RST全部被导通。然后，留在光电二极管PD1和PD2中的电荷和累积在浮置扩散FD中的电荷朝着正侧电源电位VCC流动以将光电二极管PD1和PD2及浮置扩散FD的电荷初始化。重置晶体管RST然后被截止。
接下来，如向光电二极管PD1和PD2的PN结照射入射光以引起光电二极管PD1和PD2处的电转换。结果，在光电二极管PD1和PD2中的每一个处产生电荷。这些电荷全部被转移晶体管TX1和TX2转移到浮置扩散FD。浮置扩散FD累积这样转移的电荷。这改变浮置扩散FD的电位。
接下来，当选择晶体管SEL被导通时，改变之后的浮置扩散FD的电位被放大器晶体管AMI放大，并且然后输出到输出线OL。读出电路CC1和CC2中的一个读出输出线OL的电位。当执行图像平面相位检测型自动聚焦时，光电二极管PD1和PD2中的每一个的电荷未被借助于转移晶体管TX1和TX2同时地转移到浮置扩散FD，但是其被连续地转移并读出。以这种方式，读出光电二极管PD1和PD2中的每一个的电荷。在图像拾取期间，光电二极管PD1和PD2的电荷被同时地转移到浮置扩散FD。这意味着用于静态图像的输出由每个像素中的两个光电二极管的有源区的输出的和确定。
接下来将使用图26中所示的比较例来描述本实施例的半导体器件的优点。图26是示出了包括在比较例的半导体器件中的固态图像传感器的像素阵列部的平面布局。
为了形成具有超过曝光装置的最大曝光区的芯片尺寸的固态图像传感器，必须执行分割曝光以便在其中形成的单个芯片的半导体晶片的区域中通过在改变曝光位置的同时执行多次曝光而形成图案。在这种情况下，针对多次曝光分别地使用不同的掩模来执行曝光处理，使得在甚至在同一步骤中用平版印刷术通过所述多个掩模形成的抗蚀剂图案之间可能由于掩模或曝光装置而存在尺寸变化或覆盖误差。因此可发生通过所述多个掩模形成的光电二极管之间的面积或距离方面的差，并且然后结果得到的固态图像传感器可由于输出值方面的差而引起图像异常。
如具体地描述的，当通过两个掩模来执行分割曝光时，在通过掩模中的一个曝光的曝光区与通过另一掩模曝光的曝光区之间发生图案形成位置方面的偏差，并且这导致这些曝光区之间的边界处的像素的光接收特性方面的差异。在边界附近的像素的特定方面的此差异是通过使用固态图像传感器的成像而获得的图像或图片的可见异常，并且变成在对应于边界的位置处的线性成像异常的原因。如果发生此类异常，则通过成像获得的图像具有劣化的质量。
在用在一个像素中提供的两个光电二极管来执行图像平面相位检测型自动聚焦时，在这两个光电二极管之间形成输出差，并且结果自动聚焦检测误差增加。这导致聚焦所需的时间的增加。除此问题之外，通过提供用于图像校正的额外电路，结果得到的半导体器件可具有其它问题，诸如电功率消耗的增加和操作的延迟。
如图26中所示，在比较例的半导体器件中，通过使将经受分割曝光的曝光区部分地重叠，使得在曝光区之间的边界处发生的图像异常不明显。在图26中，划影线像素PEB是通过第一掩模曝光的像素，并且无影线像素PEW是通过不同于第一掩模的第二掩模曝光的像素。
在比较例中，类似于图2中所示的布局，第一曝光区IG1具有第一区1A和第三区3A，并且第二曝光区IG2具有第二区2A和第三区3A。在第三区3A中，第一曝光区IG1和第二曝光区IG2相互重叠。在本示例中，在第三区3A中，像素PEB被布置成使得其数目朝着第二区2A侧逐渐地减小，并且像素PEW被布置成使得其数目朝着第一区1A侧逐渐地减小。
因此，由于在分割曝光的边界区处，将通过两个掩模曝光的第一曝光区IG1和第二曝光区IG2的各像素PEB和PEW被混合地放置，所以难以在图像上可见地识别分割曝光的边界附近的输出水平差，并且结果，图像可以在边界区中具有改善的质量。
在其像素中具有在微型透镜下面的两个光电二极管的固态图像传感器中，假定这两个光电二极管之间的输出的差将导致散焦。在散焦时，通过从不同像素中一个接一个地选择光电二极管并搜索在多个所选光电二极管的输出方面相等的两个相邻像素的位置来执行图像平面相位检测系统自动聚焦。基于这样确定的聚焦所需的透镜的操作量，可以在短时间内实现自动聚焦。
然而，比较例的半导体器件具有问题。如具体地描述的，通过用于第一曝光区IG1的掩模形成的像素PEB与通过用于第二曝光区IG2的掩模形成的PEW之间的输出差由于成品尺寸及左右曝光区之间的重叠位置的偏差而增加，并且找到具有相等输出的像素可能花费更长时间。另外，由于在以矩阵形式布置的像素PEB和PEW之间，混合地放置成一行的像素的数目在垂直方向上(在Y轴方向上)不同，所以用于搜索像素之间的输出差的时间在上述图像平面相位检测系统自动聚焦中根据行而不同。因此，在曝光区之间的边界附近，最佳焦点校正量根据行而变得不同。这显著地增加聚焦所需的时间。
本实施例的半导体器件与比较例的半导体器件的相似之处在于通过分割曝光而形成半导体芯片，并且在于两个分割曝光区部分地相互重叠。然而，本实施例的半导体器件与比较例的半导体器件的不同之处在于如图3中所示，第一曝光区IG1和第二曝光区IG2仅在在Y轴方向上延伸的一列像素PE3中相互重叠。本实施例的半导体器件是在其每个像素中具有用于图像平面相位检测系统自动聚焦的两个光电二极管的固态图像传感器。
在不同于比较例的本实施例中，在曝光区的重叠区中的像素PE3中，通过用于第一曝光区IG1的掩模形成的光电二极管PD2被置于与布置有通过用于第一曝光区IG1的掩模形成的像素PE1的第一区1A分离但接近布置有通过用于第二曝光区IG2的掩模形成的像素PE2的第二区2A侧的区域中。同样地，通过用于第二曝光区IG2的掩模形成的光电二极管PD3被置于与布置有通过用于第二曝光区IG2的掩模形成的像素PE2的第二区2A分离、但是接近布置有通过用于第一曝光区IG1的掩模形成的像素PE1的第一区1A侧的区域中。
这意味着当通过将固态图像传感器分割成相互部分地重叠的第一曝光区IG1和第二曝光区IG2来执行固态图像传感器的分割曝光时，介于通过用于曝光区中的一个的掩模形成的矩阵形式像素中的最末端列中的光电二极管和与其相邻的列的光电二极管之间的是通过用于另一曝光区的掩模形成的列的光电二极管。因此分别地通过不同的掩模形成像素PE3中的两个光电二极管PD2和PD3。这同样地不仅适用于像素PE3中的光电二极管，而且适用于这些光电二极管附近的有源区、外围晶体管以及布线(参考图3和4)。
关于边界部分处的一列像素PE3，两个光电二极管PD2和PD3被混合地置于第三区3A中的像素PE3中，使得与微型透镜ML的相对位置变成相同的。如本文所使用的术语“混合地放置”意指通过用于曝光区中的一个的掩模形成的元件等的图案被置于其中已经形成要通过用于另一曝光区的掩模形成的元件等的区域中。
本实施例的优点中的一个是使得难以在图像上识别在第一曝光区IG1与第二曝光区IG2之间的边界部分处输出的静态图像的水平差。从结果得到的固态图像传感器可获得的图像可以具有改善的质量，并且因此，半导体器件可以具有改善的性能。
用于静态图像的输出是根据每个像素中的两个光电二极管的有源区的输出和而确定，但在本实施例中，分别地通过两个掩模形成的光电二极管被混合地置于像素PE3中。
假定在其中执行分割曝光的固态图像传感器中，在形成于像素阵列部中的像素中，出现对于曝光区IG1和光电二极管PD1和PD2之间及第二曝光区IG2中的光电二极管PD3和PD4之间的形成位置和输出特性方面的差异。然而，在本实施例中，像素PE3在其中具有分别地通过不同掩模形成的光电二极管PD2和PD3，使得像素PE3的这两个光电二极管PD2和PD3的输出和近似像素PE1的光电二极管PD1和PD2的输出和，并且同时近似像素PE2的光电二极管PD3和PD4的输出和。
这使得可以防止在边界部分处出现第一曝光区IG1和第二曝光区IG2之间的像素的输出特性方面的显著差异；并且因此使得难以在图像上识别在第一曝光区IG1与第二曝光区IG2之间的边界部分处输出的静态图像中的水平差。
当在像素PE3中分别地通过不同掩模来形成光电二极管PD2和PD3时，像素PE3中的光电二极管中的一个可由于掩模的不对准等而在功能上停止。然而，当另一光电二极管在像素PE3中起作用时，其输出近似像素PE1中的光电二极管PD1和PD2的平均输出，并且还近似像素PE2中的光电二极管PD3和PD4的平均输出。结果，在通过成像可获得的图像上，可以在第一区1A与第三区3A之间和第三区3A与第二区2A之间的对应位置处可以容易地识别到由于分割曝光而引起的输出差。
本实施例的另一优点是在图像平面相位检测系统自动聚焦操作中通过简化检测边界部分附近的校正量时的确定处理来减少计算时间。这使得可以增加自动聚焦速度，使得这样获得的半导体器件可以具有改善的性能。
如具体地描述的，在图像平面相位检测系统自动聚焦中的聚焦校正量的计算中，第一曝光区IG1和第二曝光区IG2分别地在除分割曝光的边界部分之外的第一区1A和第二区2A中在预定曝光条件下形成，使得可以使用具有两个光电二极管的像素来实现图像平面相位检测系统自动聚焦，并且可以在短时间内计算聚焦位置信息。
另一方面，分别地通过不同掩模形成的两个光电二极管PD2和PD3被置于边界部分处的像素PE3中，使得可由于通过这些掩模的曝光条件下的过程变化而发生像素PE3中的有源区的成品尺寸的变化。在这种情况下，即使在成像期间的聚焦之后，也可判断在像素PE3中发生不聚焦，亦即散焦。如上所述地判断的像素在本实施例中仅仅是像素阵列部中的第三区3A中的列，使得其对活动图像中的图像平面相位检测系统自动聚焦处理具有较少的影响，并且可以通过使用与之相邻的像素列在短时间内计算聚焦信息。
这意味着在在X轴方向上邻近于第三区3A的像素PE3的位置处，存在具有在相同曝光条件下通过同一掩模形成的两个光电二极管的像素，使得即使在用于搜索直到在一侧的光电二极管的输出一致的图像相位差系统自动聚焦位置检测算法中，也可以在短时间内完成搜索。简而言之，可以在短时间内计算关于聚焦位置的信息。
在本实施例中，像素PE3在Y轴方向上并置。这意味着布置在每个行中的像素PE3的数目不改变。因此可以防止每个行的图像平面相位检测系统自动聚焦中的像素之间的输出差的搜素时间的变化，其否则将如在比较例中那样由于混合地放置在每个垂直放置行(Y轴方向)中的像素的数目的差异而发生。因此可以缩短聚焦所需的事件。
在这里，包括分别地通过不同掩模形成的两个光电二极管的像素列被布置在Y轴方向上。即使未将像素布置成此类垂直直线，也可以通过平面图中的阶梯式布置或之字形布置而获得几乎相似的功能。然而，原则上，布置成垂直直线的像素对所选聚焦位置计算时间更加有效。
可以不仅通过将本实施例应用于用于检测从半导体基板的主表面侧照射的光的固态图像传感器、而且通过将其应用于用于检测从半导体基板的背面照射的光的背面照射型固态图像传感器来产生与上文所述类似的优点。以上描述本质上仅涉及像素布局的布置。不用说，关于确定布置位置的像素布局的层信息，可以通过针对所有层和所有步骤选择特定层或一些层来将像素放置为本实施例，所述所有步骤例如元件隔离步骤、栅电极形成步骤、用于源极—漏极区的注入步骤、光电二极管的注入步骤以及布线步骤。
接下来，将参考图6至9来描述制造包括在本实施例的半导体器件中的固态图像传感器的方法。图6至9是本实施例的半导体器件的在其制造步骤期间的平面图。在下文中将主要描述制造像素的方法。
首先，如图6中所示，提供了将是半导体芯片的包括多个区的半导体基板SB。接下来，通过离子注入等向半导体基板SB的主表面中注入P型杂质(例如，B(硼))以在半导体基板SB的主表面中形成阱区WL。
接下来，通过光刻法在阱区WL上形成元件隔离区EI以将半导体基板的上表面分离成分别地在像素阵列部中构成像素的有源区AR。这时，在半导体基板的主表面中还限定有在其中形成像素阵列部外面的读出电路CC1和CC2、输出电路OC(参考图1)等的区域中的有源区。在这里，用STI(浅沟槽隔离)系统来形成由硅氧化物膜制成的元件隔离区EI。替换地，可用LOCOS(硅的局部氧化)系统来形成元件隔离区EI。
针对元件隔离区EI的形成，首先在半导体基板SB上形成具有硅氧化物膜和硅氮化物膜的堆叠结构的保护膜(未示出)。然后，在保护膜上形成光致抗蚀剂膜(未示出)。然后通过具有预定掩模图案的两个光掩模对光致抗蚀剂膜进行曝光。这时，通过分割曝光对光致抗蚀剂膜进行曝光。
如本文所使用的术语“分割曝光”并不意指通过单次曝光处理进行的在半导体基板SB的表面上并置的第一曝光区IG1和第二曝光区IG2的曝光，而是通过对这两个区域中的每一个进行曝光一次、亦即总共两次曝光的、对将是半导体芯片的整个区域的曝光。在本实施例的描述中，将半导体晶片中的将是单个半导体芯片的整个区域划分成两个曝光区，并执行曝光两次。这样被划分以便对将是单个半导体芯片的整个区域进行曝光的曝光频率和曝光区的数目可以是三个或更多。
当执行光致抗蚀剂膜的分割曝光时，首先通过第一掩模对第一曝光区IG1进行曝光以转移掩模图案，并且然后通过第二掩模对第二曝光区IG2进行曝光以转移掩模图案。这时，第一曝光区IG1和第二曝光区IG2在第三区3A中相互重叠。然后，使曝光之后的光致抗蚀剂膜显影以将光致抗蚀剂膜图案化。
用光致抗蚀剂膜作为掩模，通过蚀刻来去除从光致抗蚀剂膜暴露的保护膜。然后，去除被用作蚀刻掩模的光致抗蚀剂膜。通过以保护膜作为掩模进行干法蚀刻，在被从保护膜暴露的半导体基板SB的主表面中形成用于元件隔离的沟槽。然后用硅氧化物膜来填充沟槽，随后通过抛光等来去除半导体基板SB上的硅氧化物膜和保护膜以形成将包括有源区AR的多个有源区分区的元件隔离区EI。这意味着作为有源区的半导体基板SB的主表面从未被元件隔离区EI覆盖、但被保护膜覆盖的区域被暴露。
图6示出了布置在X轴方向上的三个区，并且在这些区域中将形成像素。将是像素的区域具有将是光接收部分的有源区AR和用于在有源区AR周围形成的外围晶体管的另一有源区。有源区AR是其中将在稍后的步骤中形成两个光电二极管的区域。
通过用于对第一曝光区IG1进行曝光的掩模形成的有源区的图案在一个方向上从通过用于对第二曝光区IG2进行曝光的掩模形成的有源区的图案偏离。这由于放置将被用于分割曝光的掩模时的不对准而发生。
这些有源区之间的不对准在第三区3A的有源区AR中的其中将形成一个光电二极管的区域与有源区AR中的其中将形成另一光电二极管的区域之间发生。由于此不对准，在第三区3A的有源区AR的两条边中的每一条的X轴方向中心处形成水平差DP。
另外，在第一曝光区IG1的并未与第二曝光区IG2重叠的部分亦即第一区1A与更接近第一区1A侧的、第三区3A的有源区AR的其中将形成两个光电二极管的部分之间发生有源区之间的不对准。同样地，在第二曝光区IG2的并未与第一曝光区IG1重叠的部分亦即第二区2A与更接近第二区2A侧的、第三区3A的有源区AR的其中将形成两个光电二极管的部分之间发生有源区之间的不对准。
在第一区1A与更接近第二区2A侧的、第三区3A的有源区AR的其中将形成两个光电二极管的部分之间未发生不对准，因为这些区的图案是通过用于第一曝光区IG1的曝光的第一掩模而形成的。同样地，在第二区2A与更接近第一区1A的、第三区3A的有源区AR的其中将形成两个光电二极管的部分之间未发生不对准，因为这些区的图案是通过被用于第二曝光区IG2的曝光的第二掩模而形成的。
接下来，如图7中所示，在其中形成诸如转移晶体管、重置晶体管、放大器晶体管以及选择晶体管的各种MOS晶体管的各有源区上，经由栅极绝缘膜(未示出)来形成栅电极GE。更具体地，在用CVD(化学气相沉积)等在半导体基板SB上堆叠绝缘膜和多晶硅膜之后，通过使用光刻法的蚀刻将多晶硅膜和绝缘膜图案化以形成由绝缘膜制成的栅极绝缘膜和由多晶硅膜制成的栅电极GE。
多个栅电极及其下面的栅极绝缘膜具有在平面图中在Y轴方向上延伸的矩形图案，并且在预定有源区上形成。邻近于有源区AR的转移晶体管的栅电极GE形成于在Y轴方向上从有源区AR突出的半导体区正上方。在本实施例中，针对每个像素形成两个光电二极管并形成对应于这些光电二极管的两个转移晶体管，使得存在两个突出体和用于转移晶体管的两个栅电极GE。构成有源区AR的一部分的两个突出体在其延伸到的位置处被相互耦合。一个像素中的两个转移晶体管可具有共同的一个栅电极GE。
作为外围晶体管的重置晶体管、放大器晶体管以及选择晶体管被并置于邻近于在一个像素的区域中充当光接收部分的有源区AR的另一有源区上。这些外围晶体管的三个栅电极GE因此被形成为从而横跨在该另一有源区上方。这三个栅电极GE在X轴方向上并置于在X轴方向上延伸的另一有源区正上方。
当在形成栅电极GE的步骤中对多晶硅膜和绝缘膜进行图案化时，如在形成元件隔离区EI的上述步骤中那样形成分割曝光处理以限定有源区AR。因此在通过用于第一曝光区IG1的掩模形成的栅电极GE与通过用于第二曝光区IG2的掩模形成的栅电极GE之间发生形成位置的不对准。
接下来，如图8中所示，执行各种离子注入步骤。通过这些步骤，在每个有源区AR中的阱区WL的上表面中形成N-型半导体区N1和N2及转移晶体管的漏极区；在另一有源区中形成每个外围晶体管的源极—漏极区。通过向半导体基板SB的主表面中注入和引入N型杂质(例如P(磷)或As(砷))来形成N-型半导体区N1和N2。
通过上述离子注入，在第一区1A的有源区AR中，形成由N-型半导体区N1和阱区WL构成的光电二极管PD1及由N-型半导体区N2和阱区WL构成的光电二极管PD2。另外，在第二区2A的有源区AR中，形成由N-型半导体区N1和阱区WL构成的光电二极管PD3及由N-型半导体区N2和阱区WL构成的光电二极管PD4。此外，在第三区3A的有源区AR中，形成由N-型半导体区N1和阱区WL构成的光电二极管PD3及由N-型半导体区N2和阱区WL构成的光电二极管PD2。
在每个有源区AR中，通过上述离子注入来形成每个由栅电极GE和在栅电极GE的两侧的源极—漏极区构成的转移晶体管TX1和TX2。在另一有源区中，形成每个由栅电极GE和在栅电极GE的两侧的源极—漏极区构成的重置晶体管RST、放大器晶体管AMI以及选择晶体管SEL。
结果，在第一区1A中形成包括光电二极管PD1和PD2及外围晶体管的像素PE1。在第二区2A中形成包括光电二极管PD3和PD4及外围晶体管的像素PE2。在第三区3A中形成包括光电二极管PD3和PD2及外围晶体管的像素PE3。
在像素PE1中，在第一区1A的有源区AR中形成邻近于光电二极管PD1的转移晶体管TX1，并在第一区1A的有源区AR1中邻近于光电二极管PD2形成转移晶体管TX2。在像素PE2中，在第二区1A的有源区AR中形成邻近于光电二极管PD3的转移晶体管TX1，并在第二区2A的有源区AR中形成邻近于光电二极管PD4的转移晶体管TX2。在像素PE3中，在第三区3A的有源区AR中形成邻近于光电二极管PD3的转移晶体管TX1，并在第三区3A的有源区AR中形成邻近于光电二极管PD2的转移晶体管TX2。
在形成上述各种半导体区的步骤中，以光致抗蚀剂膜(未示出)作为掩模而形成离子注入。在形成此光致抗蚀剂膜的图案期间，如在形成元件隔离区EI的上述步骤中那样形成分割曝光处理。在与在形成有源区AR的步骤中相同的位置处限定用于分割曝光处理的边界。以边界线DL作为边界，因此在形成于第一区1A中的N-型半导体区N1与形成于第二区2A中的N-型半导体区N1之间发生形成位置方面的不对准。以边界线DL作为边界，因此在形成于第三区3A中的N-型半导体区N1与形成于第三区3A中的N-型半导体区N2之间也发生形成位置方面的不对准。
接下来，如图9中所示，在半导体基板SB上形成层间绝缘膜(未示出)之后，形成穿透层间绝缘膜的接触插塞CP。
然后形成布线M1至M3(参考图4)。更具体地，在半导体基板SB上形成第一层层间绝缘膜之后，形成穿透层间绝缘膜的多个接触插塞CP。然后在第一层层间绝缘膜上形成被耦合到接触插塞CP的下布线M1。在第一层层间绝缘膜上形成第二层层间绝缘膜之后，形成穿透第二层层间绝缘膜的过孔插塞和过孔插塞上的布线M2。用类似步骤，在布线M2上形成第三层层间绝缘膜、过孔插塞、布线M3以及第四层层间绝缘膜以完成上布线的形成。由第一至第四层间绝缘膜构成的堆叠膜构成层间绝缘膜IF。
结果，完成包括在本实施例的半导体器件中的固态图像传感器。如图4中所示，可在层间绝缘膜IF上连续地形成滤色器CF和微型透镜ML。
在形成层间绝缘膜IF、接触插塞CP、过孔插塞以及布线M1至M3的步骤中，通过使用光致抗蚀剂膜(未示出)作为掩模的蚀刻来执行图案化。当形成此光致抗蚀剂膜的图案时，如在形成元件隔离区EI的上述步骤中那样形成分割曝光处理。在与在形成图6中所示的有源区AR的步骤中使用的相同的位置处限定用于分割曝光处理的边界。
根据本实施例的制造半导体器件的方法可以产生与用使用图26的比较例描述的实施例的半导体期间产生的优点相似的优点。当通过使在第三区3A中相互部分地重叠的第一曝光区IG1和第二曝光区IG2经受分割曝光来形成固态图像传感器时，分别地通过不同的掩模来形成第三区3A的像素PE3中的两个光电二极管PD2和PD3。
这时，在像素PE3中，通过第一掩模形成的光电二极管PD2未被置于包括通过第一掩模形成的像素PE1的第一区1A侧，而是在包括通过第二掩模形成的像素PE2的第二区2A侧。同样地，在像素PE3中，通过第二掩模形成的光电二极管PD3未被置于包括通过第一掩模形成的像素PE1的第一区1A侧，而是在包括通过第二掩模形成的像素PE2的第二区2A侧。这意味着在像素PE3中，通过各掩模形成的光电二极管PD2和PD3被混合地放置。
这使得难以在图像上识别在第一曝光区IG1与第二曝光区IG2之间的边界处输出的静态图像中的水平差。用固态图像传感器可获得的图像可以具有改善的质量，并且因此半导体器件可以具有改善的性能。
即使当像素PE3中的光电二极管中的一个由于掩模等的不对准而未起作用时，如果像素PE3中的另一光电二极管起作用，则输出近似像素PE1中的光电二极管PD1和PD2的平均输出，并近似像素PE2中的光电二极管PD3和PD4的平均输出。结果，不能从通过成像获得的图像容易地识别第一区1A与第三区3A之间或第三区3A与第二区2A之间的对应位置处的由于分割曝光而引起的输出差。
本实施例的制造方法可以通过简化检测边界部分附近的校正量时的确定处理来减少这样制造的固态图像传感器的图像平面相位检测系统自动聚焦操作中的计算时间。这导致自动聚焦速度的增加，并且因此这样获得的半导体器件可以具有改善的性能。
(修改示例1)
接下来将参考图10来描述本实施例的修改示例。图10是示出了本实施例的修改示例1的半导体器件的平面布局。
本修改示例与参考图2所述的布局的不同之处在于第三区3A在其中具有像素PE4，并且在像素PE4中布置有未被混合地放置的光电二极管PD2和P3。这意味着在第三区3A中，在Y轴方向上交替地布置了具有与图2的结构类似的结构的像素PE4和像素PE3。在像素PE4中，通过用于第一曝光区IG1的掩模形成的光电二极管PD2被置于具有通过用于第一曝光区IG1的掩模形成的像素PE1的第一区1A侧。另外，在PE4中，通过用于第二曝光区IG2的掩模形成的光电二极管PD3被置于具有通过用于第二曝光区IG2的掩模形成的像素PE2的第二区2A侧。
因此，在第三区3A中，其中在Y轴方向上多次交替地布置分别地通过不同掩模形成的光电二极管PD2和PD3的两列在X轴方向上并置。
此类布置和构造使得由于微型透镜ML的水平不对称而引起的两个光电二极管之间的输出差能够在Y轴方向(列方向)上达到平均。除参考图1至9所述的优点之外，本修改示例因此可以产生使得在X轴方向(行方向)上的第一曝光区IG1与第二曝光区IG2之间的输出水平差不明显的优点。
更具体地，在图像平面相位检测系统聚焦检测中，当固态图像传感器上的微型透镜不对称时，发生像素中的两个光电二极管之间的输出差。然而，由于制造方面的问题而很难获得完全对称的微型透镜，并且在光电二极管之间出现输出差，虽然非常小。
在本修改示例中，光电二极管PD2和PD3的位置在Y轴方向上的相互邻近的像素PE3和PE4之间改变，以平均像素PE3和PE4之间的输出信息。这使得可以防止产生输出差，并且从而减小通过成像可获得的图像上的输出水平差。
可以甚至通过如图11中所示交替地在第三区3A中在Y轴方向上放置像素PE3和PE5并在像素PE5中放置光电二极管PD1和PD4来获得与由图10中所示的固态图像传感器所获得的优点相似的优点。换言之，在像素PE5中，光电二极管PD1被置于更接近第一区1A侧，而光电二极管PD4被置于更接近第二区2A侧。图11是示出了本实施例的修改示例1的另一半导体器件的平面布局。
类似于像素PE1中的光电二极管PD1和PD2，像素PE5中的光电二极管PD1是通过用于第一曝光区IG1的掩模形成的光接收元件，并且类似于像素PE2中的光电二极管PD3和PD4，光电二极管PD4是通过用于第二曝光区IG2的掩模形成的光接收元件。
可以甚至通过如图12中所示交替地在第三区3A中在Y轴方向上放置像素PE4和PE8并在像素PE8中放置光电二极管PD4和PD1来获得与由图10或11中所示的固态图像传感器所获得的优点相似的优点。像素PE4具有与图10的构造相似的构造。在像素PE8中，光电二极管PD4被置于更接近第一区1A侧，而光电二极管PD1被置于更接近第二区2A侧。图12是示出了本实施例的修改示例1的另一半导体器件的平面布局。
类似于像素PE1中的光电二极管PD1和PD2，像素PE8中的光电二极管PD1是通过用于第一曝光区IG1的掩模形成的光接收元件，并且类似于像素PE2中的光电二极管PD3和PD4，光电二极管PD4是通过用于第二曝光区IG2的掩模形成的光接收元件。
(修改示例2)
接下来将参考图13来描述本实施例的修改示例2。图13是示出了本实施例的修改示例2的半导体器件的平面布局。
本修改示例的布局与参考图2所述的布局的不同之处在于在第三区3A中，由布置在Y轴方向上的多个像素PE4构成的列被添加到由布置在Y轴方向上的多个像素PE3构成的列。像素PE4具有与图10的结构相似的结构。由多个像素PE3构成的列和由多个像素PE4构成的列并置于X轴方向上。像素PE3的列被置于更接近第二区2A侧，而像素PE4的列被置于第一区1A侧。
简而言之，图13中所示的布局具有其中每个如图2中所示由在第三区3A中布置在Y轴方向上的像素构成的两个列被轴向对称地布置在第三区3A中的构造。
当在本修改示例中第三区3A具有仅一个像素列、其具有其中左右光电二极管的形成位置已被相互替换、亦即其中光电二极管已被混合地放置的结构时，可以通过逐渐地改变输出水平差来使得第一曝光区IG1与第二曝光区IG2之间的图像上的输出水平差不明显。然而，图像上的输出水平差很可能被识别到，因为用于逐渐地改变输出水平差的区域的宽度很小。
因此，在本修改示例中，通过在第三区3A中形成两个像素列来使左右曝光区之间的输出差取平均并减小。除参考图1至9所述的优点之外，可以使得输出水平差在图像上的与分割曝光的边界部分相对应的部分处不明显。换言之，可以将能够使边界部分处的输出水平差取平均的区域加宽，并且因此可以使得左右曝光区之间的输出差更加不明显。
另外，像素PE3和像素PE4沿着X轴方向的此类布置意指其中两个光电二极管PD2和PD3的布置针对微型透镜ML被交换的列的形成。这使得可以平均由于微型透镜的不对称形状而引起的输出差，并且从而使得难以识别图像上的输出差。
如图14中所示，在第三区3A的两个列中的每一个中，可将像素PE3和PE4沿着Y轴方向交替地布置多次。在这种情况下，像素PE3和像素PE4在X轴方向上并置。图14是示出了根据本实施例的修改示例2的另一半导体器件的平面布局。
简而言之，图14中所示的布局具有其中两个列被轴向对称地布置在第三区3A中、每个列如图10中所示由在第三区3A中沿着Y轴方向布置的像素构成的构造。
这使得可以平均在第三区3A中布置在X轴方向上的列之间和在第三区3A中布置在Y轴方向上的行之间的输出差。与图13中所示的固态图像传感器相比，本示例的固态图像传感器可以使得图像上的输出水平差更加不明显。
即使当像素PE3、PE4、PE5和PE8被如图15中所示地布置在第三区3A中时，也可以获得与图14中所示的固态图像传感器的优点相似的优点。图15是示出了本实施例的修改示例2的半导体器件的平面布局。
在第三区3A中，像素PE5和PE8并置于特定行中，并且像素PE3和PE4并置于在Y轴方向上邻近于上述行的一行中。换言之，像素PE8被置于在Y轴方向上彼此相邻的像素PE3之间，并且PE5被置于在Y轴方向上彼此相邻的像素PE4之间。在第三区3A中，包括像素PE4和PE5的列被置于第一区1A的一侧，并且包括像素PE3和PE8的列被置于第二区2A的一侧。
(修改示例3)
接下来将参考图16来描述本实施例的修改示例3。图16是示出了本实施例的修改示例3的半导体器件的平面布局。
本修改示例的布局与参考图2所述的布局的不同之处在于在第三区3A中，每个由布置在Y轴方向上的多个像素PE3构成的三个列并置于X轴方向上。通过将第三区3A的列的数目增加至三个，在宽范围内使第一曝光区IG1与第二曝光区IG2之间的输出差取平均并减小。用此类构造，可以使得分割区之间的图像上的输出水平差更加不明显。
在这里，将像素PE3以矩阵形式布置在第三区3A中，但是替代地，可以以矩阵形式布置图10中所示的像素PE4。更具体地，在布置于第三区3A中的像素中，可将通过用于第一曝光区IG1的掩模形成的光电二极管PD2置于第一区1A侧，并且可将通过用于第二曝光区IG2的掩模形成的光电二极管PD3置于第二区2A侧。在这种情况下，由于存在其中两个光电二极管对于微型透镜ML的相应位置被相互替换的一些像素，所以可以平均由于微型透镜的不对称形状而引起的输出差。
在这里，描述了其中在X轴方向上布置三个列的第三区3A，但列的数目可以是四个或更多。
如图17中所示，在第三区3A中的多个列中的每一个中，可以在Y轴方向上多次交替地布置像素PE3和像素PE4。在这种情况下，在第三区3A中的特定行中仅将多个像素PE3并置于X轴方向上，并且在Y轴方向上的与之相邻的行中，仅将多个像素PE4并置于X轴方向上。图17是示出了本实施例的修改示例3的另一半导体器件的平面布局。
在这种情况下，除在X轴方向上的第一曝光区IG1与第二曝光区IG2之间的输出差之外，可以平均Y轴方向上的输出差。
如图18中所示，在第三区3A的多个列中的每一个中，可将像素PE3和PE4多次交替地并置于Y轴方向上。图18是示出了本实施例的修改示例的另一半导体器件的平面布局。
在这种情况下，在第三区3A中的特定行中，仅将多个像素PE3并置于X轴方向上，并且在Y轴方向上的与之相邻的行中，仅将多个像素PE8并置于X轴方向上。像素PE8具有与参考图12所述的像素PE8的结构相似的结构。
在这种情况下，除在X轴方向上的第一曝光区IG1与第二曝光区IG2之间的输出差之外，可以平均Y轴方向上的输出差。此外，由于光电二极管在每个行中不同，所以可以平均在X轴方向上以及在Y轴方向上的第一曝光区IG1与第二曝光区IG2之间的输出差。
(修改示例4)
接下来将参19来描述本实施例的修改示例4。图19是示出了根据本实施例的修改示例4的半导体器件的平面布局。
本修改示例的布局与参考图10所述的布局的不同之处在于在平面图中，在第三区3A中的像素PE6和PE7中形成的光电二极管PD5和PD6中的每一个的面积大于第一区1A和第二区2A中的光电二极管PD1至4的面积。
像素PE6和PE7每个具有光电二极管PD5和光电二极管PD6。在像素PE6中，光电二极管PD5被置于第二区2A侧，并且光电二极管PD6被置于第一区1A侧。相反地，在像素PE7中，光电二极管PD5被置于第一区1A侧，并且光电二极管PD6被置于第二区2A侧。类似于光电二极管PD1和PD2，光电二极管PD5是通过用于第一曝光区的掩模形成的光接收元件，并且类似于光电二极管PD3和PD4，光电二极管PD6是通过用于第二曝光区IG2的掩模形成的光接收元件。
这意味着本修改示例的布局与参考图10所述的布局的相似之处在于在像素PE6和PE7中的每一个内部，分别地通过不同的掩模形成光电二极管PD5和PD6，并且在沿着Y轴方向布置的像素PE6和PE7中的每一个中，光电二极管被相互替换。
在这里，使得边界区(第三区3A)中的仅像素PE6和PE7的光电二极管PD5和PD6的面积更大。当分割曝光引起不对准时，一个像素中的光电二极管中的仅一个的面积可显著地减小。在这种情况下，第三区3A中的一些光电二极管的输出减小，导致图像质量的劣化和自动聚焦的延迟。另一方面，在本修改示例中，由于构成第三区3A中的像素PE6和PE7的光电二极管PD5和PD6根据其布局设计而具有较大面积，所以可以减少输出减小的影响。结果，可以使得分割区中的图像上的输出水平差不明显。
可以通过增加图3中所示的有源区AR中的N-型半导体区N1和N2的形成面积来将光电二极管放大。可将图3中所示的有源区AR的面积以及光电二极管的面积放大。
如图20中所示，平面图中的光电二极管PD5和PD6中的每一个的面积可小于第一区1A和第二区2A中的光电二极管PD1至PD4的面积。图20是示出了本实施例的修改示例4的另一半导体器件的平面布局。这使得可以防止有源区之间或光电二极管之间的距离由于分别地针对第一曝光区IG1和第二曝光区IG2使用的掩模的不对准而缩窄，并且从而防止在有源区之间或光电二极管之间产生泄露。因此，可以防止由泄露引起的第三区3A中的输出水平差的产生和自动聚焦的延迟。
在本示例中，可以在像素PE6和像素PE7中的每一个中保持光电二极管PD5和PD6之间的距离很大。另外，可以保持光电二极管PD5和PD6中的每一个与包括光电二极管PD5和PD6的有源区的端部之间的距离很大。因此可以防止当有源区或光电二极管的形成区由于分别地用于第一曝光区IG1和第二曝光区IG2的掩模的不对准而不对准时，光电二极管的面积缩窄。可以防止图像上的分割区之间的输出水平差。
可以通过减小在图3中所示的有源区AR中的用于形成N-型半导体区N1和N2的面积而形成具有较小面积的光电二极管。
如图21中所示，可以使得第三区3A中的每个像素中的光电二极管PD5和PD6中的光电二极管PD5的面积大于光电二极管PD1至PD4中的每一个的面积，并且可以使得光电二极管PD6的面积小于光电二极管PD1至PD4的面积。图21是示出了本实施例的修改示例4的另一半导体器件的平面布局。
在第三区3A中的像素PE6和PD7中的每一个内部预先限定具有大布局的光电二极管PD5和具有小布局的光电二极管PD6对于当在制造时针对尺寸测量而监视第一曝光区IG1或第二曝光区IG2的拍摄端(shot end)处的光电二极管的图案尺寸时容易地指定测量位置而言是有效的。
在像素PE6和像素PE7中的每一个中，可以保持光电二极管PD5和PD6之间的距离很大。另外，可以保持光电二极管PD6与包括光电二极管PD6的有源区的端部之间的距离很大。
即使当有源区、光电二极管PD5或光电二极管PD6的形成位置由于被用于第一曝光区IG1和第二曝光区IG2的相应掩模的不对准而不对准时，也可以防止光电二极管PD6的面积减小。另外，可以通过减小光电二极管PD6的尺寸来防止光电二极管PD5和PD6之间的泄露。结果，可以防止在图像上产生分割区中的输出水平差。
还可以在第三区3A中的Y轴方向上将多个像素PE3并置于一列中，并减小第一区1A或第二区2A中的每个像素具有的两个光电二极管中的一个的面积，如图22中所示。图22是示出了本实施例的修改示例4的另一半导体器件的平面布局。
图22中所示的构造与图2中所示的构造的不同之处在于在第一区1A和第二区2A中，一些光电二极管PD1至PD3具有比其它光电二极管的面积小的面积。
这意味着在布置于X轴方向上的特定行的像素PE1中，光电二极管PD1的面积小于光电二极管PD2的面积。在邻近于Y轴方向上的上述特定行的一行的像素PE1中，光电二极管PD2的面积小于光电二极管PD1的面积。
因此，第一区1A中的像素PE1具有面积相对小的光电二极管，并且此光电二极管的面积小于像素PE3中的光电二极管PD2和PD3中的每一个的面积。在像素PE1中，与具有相对小的面积的上述光电二极管并置的光电二极管具有与像素PE3中的光电二极管PD2或PD3的面积等效的面积(其在下文中可称为“标准面积”)。
在第一区1A中的特定列中，在Y轴方向上交替地并置具有标准面积的光电二极管PD1和具有小于上述光电二极管PD1的面积的光电二极管PD1。在邻近于第一区1A的所述特定列的列中，在Y轴方向上交替地并置具有标准面积的光电二极管PD2和具有小于上述光电二极管PD2的面积的光电二极管PD2。
在第一区1A中的特定行中，在X轴方向上交替地并置具有标准面积的光电二极管PD2和具有小于光电二极管PD1的面积的光电二极管PD2。在邻近于第一区1A的所述特定列的列中，在X轴方向上交替地并置具有标准面积的光电二极管PD2和具有小于光电二极管PD2的面积的光电二极管PD1。
同样地，第二区2A中的像素PE2具有面积相对小的光电二极管，并且此光电二极管的面积小于像素PE3中的光电二极管PD2和PD3的各自面积。在像素PE1中，与具有相对小的面积的上述光电二极管并置的光电二极管具有与像素PE3中的光电二极管PD2和PD3的各自面积相等的面积。
在第二区2A中的特定列中，在Y轴方向上交替地并置具有标准面积的光电二极管PD3和具有小于上述光电二极管PD3的面积的光电二极管PD3。在邻近于第二区2A的所述特定列的列中，在Y轴方向上交替地并置具有标准面积的光电二极管PD4和具有小于上述光电二极管PD4的面积的光电二极管PD4。
在第二区2A中的特定行中，在X轴方向上交替地并置具有标准面积的光电二极管PD3和具有小于上述光电二极管PD3的面积的光电二极管PD4。在邻近于第二区2A的所述特定行的行中，在X轴方向上交替地并置具有标准面积的光电二极管PD4和具有小于光电二极管PD4的面积的光电二极管PD3。
在像素阵列部中的特定行中，像素PE1具有面积小的光电二极管PD1，并且像素PE2具有面积小的光电二极管PD3，并且在邻近于所述特定行的行中，像素PE1具有面积小的光电二极管PD2且像素PD2具有面积小的光电二极管PD4。
因此，在图22中所示的布局中，在除边界区(第三区3A)之外的区域中提供形成于像素PE1和PE2中的每一个中的有源区或光电二极管的面积方面的差。在第三区3A中，可由于被用于分割曝光的两个掩模的重叠误差而发生一个像素PE3中的光电二极管PD2和PD3之间的输出差。在这种情况下，通过如图22中所示在除第三区3A之外的区域中预先在像素PE1或PE2的两个光电二极管之间提供尺寸差，可以平均布置于像素阵列部中的所有像素PE1至PE3的输出。
这意味着即使当在像素PE3中的两个光电二极管之间发生输出差时，也可以使得输出差在结果得到的固态图像传感器件中总体上不明显。在本示例中，将具有较大面积和较小面积的光电二极管交替地布置在每行中，使得当总体上看使用固态图像传感器获得的图像时不能容易地识别边界区中的输出差。这使得可以防止可归因于分割曝光的图像异常的产生。
当针对每个像素形成具有相同面积的两个光电二极管时，由一些半导体器件制造装置非故意地制造的光电二极管中的一个变得较大。当使用具有此类特性的制造装置时，可以防止这些光电二极管之间的面积的变化，并从而通过如图22中所示地预先将像素PE1和PE2中的每一个内部的光电二极管PD1和PD3设计成具有小面积来防止可归因于分割曝光的图像异常的产生。此类特性可在半导体器件的制造步骤中发生，例如在具有带有水平差的主表面的半导体基板上形成光电二极管的步骤。
像素PE1和PE2中的每一个中的两个光电二极管具有相互不同的面积，使得在图22中所示的固态图像传感器的图像平面相位检测系统自动聚焦中，通过将在X轴方向和Y轴方向上的彼此相邻的四个像素中的在左侧的光电二极管的平均输出与这四个像素中的在右侧的光电二极管的平均输出相比较来确定其是否聚焦。
(第二实施例)
在下文中将参考图23来描述第二实施例的半导体器件。图23是示出了本实施例的半导体器件的平面布局。
本实施例的构造与参考图2所述的上述实施例的不同之处在于第三区3A中的像素每个具有仅一个光电二极管，其具有大于光电二极管PD1至PD4的面积，但不具有另一光电二极管。
如图23中所示，在第三区3A中，将像素PE9和像素PE10沿着Y轴方向多次交替地并置。像素PE9和像素PE10每个具有仅一个光电二极管。换言之，在第三区3A中，在平面图中仅一个光电二极管与一个微型透镜ML重叠。像素PE9具有光电二极管PD7，其具有在平面图中大于光电二极管PD1至PD4中的每一个的面积。像素PE10具有光电二极管PD8，其具有在平面图中大于光电二极管PD1至PD4中的每一个的面积。
光电二极管PD7和PD8具有彼此相等的面积。光电二极管PD7和PD8中的每一个的面积近似光电二极管PD1的面积与光电二极管PD2的面积的和。这意味着光电二极管PD7和PD8中的每一个的面积近似光电二极管PD3的面积与光电二极管PD4的面积的和。
类似于光电二极管PD1和PD2，光电二极管PD7是通过用于第一曝光区IG1的掩模形成的光接收元件。类似于光电二极管PD3和PD4，光电二极管PD8是通过用于第二曝光区IG2的掩模形成的光接收元件。在第三区3A中，分别地通过不同的掩模形成的光电二极管PD7和光电二极管PD8被交替地布置在Y轴方向上。
为了执行固态图像传感器的图像平面相位检测系统自动聚焦，像素阵列部中的几乎所有像素都具有两个光电二极管，但在第三区3A中，一个像素具有仅一个光电二极管。因此在第三区3A中的像素PE9和PE10中不执行图像平面相位检测系统自动聚焦。
当在第三区3A中的像素中形成两个光电二极管时，由于被用于分割曝光的两个掩模的重叠误差而可能在两个光电二极管之间发生输出差。这可引起通过成像可获得的图像上的异常。在本实施例中，另一方面，由于在第三区3A中的像素PE9和PE10中的每一个中形成的光电二极管的数目局限于一个，所以可以防止由于分割曝光而发生第三区3A中的像素之间的输出差。
在本实施例中，仅使用用于第一曝光区IG1的掩模形成像素PE9的有源区和光电二极管，使得并未由于像素PE9中的有源区的部分不对准而发生光电二极管的面积的变化。同样地，仅使用用于第二曝光区IG2的掩模来形成像素PE10的有源区和光电二极管，使得在像素PE10中不发生光电二极管的面积的变化。因此可以有效地防止与分割区相对应的用固态图像传感器可获得的静态图像上的位置处的水平差的发生。
(修改示例)
如图24和25中所示，可在第三区3A中的像素PE9与像素PE10之间提供具有两个光电二极管的像素。图24和25是半导体器件的平面布局，每个是本实施例的修改示例。
图24示出了其中在第三区3A中的像素PE9和PE10之间放置具有光电二极管PD3和PD2的像素PE3的结构。这意味着在第三区3A中，像素PE3、PE9、PE3、PE10和PE3被按照所述顺序布置于Y轴方向上。像素PE3的构造类似于参考图2所述的像素PE3。
图25示出了其中在第三区3A中的像素PE9和PE10之间放置具有光电二极管PD1和PD4的像素PE5的结构。这意味着在第三区3A中，像素PE9、PE5、PE10、PE5和PE9被按照所述顺序布置于Y轴方向上。像素PE5的构造类似于参考图11所述的像素PE5的构造。
在图24和25中所示的本修改示例中，可以通过在其中曝光区相互重叠的第三区3A中放置具有仅一个光电二极管的像素来减小像素的输出水平差。通过放置另外具有两个光电二极管的像素，可以在第三区3A的一部分中实现聚焦检测。
已基于一些实施例描述了由本发明人完成的发明。不用说，本发明并不限于这些实施例或受到其限制，而是可以在不脱离本发明的主旨的情况下进行修改。

Claims (15)

1.一种具有固态图像传感器的半导体器件，包括：
半导体基板，所述半导体基板具有沿着所述半导体基板的主表面在第一方向上连续地布置的第一区和第二区以及在所述第一区和所述第二区之间延伸的第三区；
多个第一像素，所述多个第一像素在所述第一区中在所述第一方向和正交于所述第一方向的第二方向上以矩阵形式并置；
多个第二像素，所述多个第二像素在所述第二区中在所述第一方向和所述第二方向上以矩阵形式并置；
多个第三像素，所述多个第三像素形成在所述第三区中；以及
形成在所述半导体基板的所述主表面中的多个第一光电二极管、第二光电二极管、第三光电二极管和第四光电二极管，
其中，所述第一像素每个都具有在所述第一方向上依次放置的所述第一光电二极管和所述第二光电二极管，
其中，所述第二像素每个都具有在所述第一方向上依次放置的所述第三光电二极管和所述第四光电二极管，
其中，在所述第一方向上与所述第一像素和所述第二像素并置的所述第三像素中，布置有所述第二光电二极管和所述第三光电二极管，
其中，在平面图中，所述第三光电二极管和所述第四光电二极管在一个方向上从所述第一光电二极管和所述第二光电二极管偏离，并且
其中，在所述第三像素中的每个中，所述第二光电二极管被置于比所述第三光电二极管更接近所述第二区的位置处。
2.根据权利要求1所述的半导体器件，进一步包括：
在所述第三区中在所述第二方向上与所述第三像素并置的第四像素，
其中，在所述第一方向上与所述第一像素和所述第二像素并置的所述第四像素在其中具有所述第二光电二极管和所述第三光电二极管，并且
其中，在所述第四像素中，所述第三光电二极管被置于比所述第二光电二极管更接近所述第二区的位置处。
3.根据权利要求1所述的半导体器件，进一步包括：
在所述第三区中在所述第二方向上与所述第三像素并置的第五像素，
其中，在所述第一方向上与所述第一像素和所述第二像素并置的所述第五像素在其中具有所述第一光电二极管和所述第四光电二极管，并且
其中，在所述第五像素中，所述第四光电二极管被置于比所述第一光电二极管更接近所述第二区的位置处。
4.根据权利要求1所述的半导体器件，进一步包括：
在所述第三区中在所述第一方向上与所述第三像素并置的第六像素，
其中，所述第六像素在其中具有所述第二光电二极管和所述第三光电二极管，并且
其中，在所述第六像素中，所述第三光电二极管被置于比所述第二光电二极管更接近所述第二区的位置处。
5.根据权利要求4所述的半导体器件，进一步包括：
在所述第三区中，在所述第二方向上与所述第三像素并置的第四像素和在所述第二方向上与所述第六像素并置的第七像素，
其中，所述第四像素和所述第七像素每个都在其中具有所述第二光电二极管和所述第三光电二极管，
其中，在所述第四像素中，所述第三光电二极管被置于比所述第二光电二极管更接近所述第二区的位置处，并且
其中，在所述第七像素中，所述第二光电二极管被置于比所述第三光电二极管更接近所述第二区的位置处。
6.根据权利要求4所述的半导体器件，进一步包括：
在所述第三区中，在所述第二方向上与所述第三像素并置的第八像素和在所述第二方向上与所述第六像素并置的第五像素，
其中，所述第五像素和所述第八像素每个都在其中具有所述第一光电二极管和所述第四光电二极管，
其中，在所述第五像素中，所述第四光电二极管被置于比所述第一光电二极管更接近所述第二区的位置处，并且
其中，在所述第八像素中，所述第一光电二极管被置于比所述第四光电二极管更接近所述第二区的位置处。
7.根据权利要求1所述的半导体器件，
其中，在所述第三区中，所述第三像素在所述第一方向和所述第二方向上以矩阵形式放置。
8.根据权利要求2所述的半导体器件，
其中，在所述第三区中，多个所述第三像素和多个所述第四像素每个都被布置在所述第一方向上。
9.根据权利要求1所述的半导体器件，进一步包括：
在所述第三区中在所述第二方向上与所述第三像素并置的第九像素，
其中，在所述第三区中，多个所述第三像素和多个所述第九像素被分别地并置于所述第一方向上，
其中，所述第九像素每个都在其中具有所述第一光电二极管和所述第四光电二极管，并且
其中，在所述第九像素中，所述第一光电二极管被置于比所述第四光电二极管更接近所述第二区的位置处。
10.根据权利要求1所述的半导体器件，
其中，在平面图中，在所述第三区中的所述第二光电二极管和所述第三光电二极管的面积大于在所述第一区和所述第二区中的所述第二光电二极管和所述第三光电二极管的面积。
11.根据权利要求1所述的半导体器件，
其中，在平面图中，在所述第三区中的所述第二光电二极管和所述第三光电二极管的面积小于在所述第一区和所述第二区中的所述第二光电二极管和所述第三光电二极管的面积。
12.根据权利要求1所述的半导体器件，
其中，在平面图中，在所述第三区中的所述第二光电二极管的面积大于在所述第一区中的所述第二光电二极管的面积，并且
其中，在平面图中，在所述第三区中的所述第三光电二极管的面积小于在所述第二区中的所述第三光电二极管的面积。
13.一种具有固态图像传感器的半导体器件，包括：
半导体基板，所述半导体基板具有沿着所述基板的主表面在第一方向上依次布置的第一区、第三区以及第二区；
第一像素和第四像素，所述第一像素和所述第四像素在所述第一区中在正交于所述第一方向的第二方向上并置；
第二像素和第五像素，所述第二像素和所述第五像素在所述第二区中在所述第二方向上并置；
第三像素和第六像素，所述第三像素和所述第六像素在所述第三区中在所述第二方向上并置；以及
形成在所述半导体基板的所述主表面上的第一光电二极管、第二光电二极管、第三光电二极管、第四光电二极管、第五光电二极管、第六光电二极管、第七光电二极管、第八光电二极管、第九光电二极管、第十光电二极管、第十一光电二极管以及第十二光电二极管，
其中，所述第一像素、所述第二像素和所述第三像素在所述第一方向上相互并置，
其中，所述第四像素、所述第五像素和所述第六像素在所述第一方向上相互并置，
其中，所述第一像素在其中具有在所述第一方向上依次并置的所述第一光电二极管和所述第二光电二极管，
其中，所述第二像素在其中具有在所述第一方向上依次并置的所述第三光电二极管和所述第四光电二极管，
其中，所述第三像素在其中具有所述第五光电二极管和所述第六光电二极管，
其中，所述第四像素在其中具有在所述第一方向上依次并置的所述第七光电二极管和所述第八光电二极管，
其中，所述第五像素在其中具有在所述第一方向上依次并置的所述第九光电二极管和所述第十光电二极管，
其中，所述第六像素在其中具有所述第十一光电二极管和所述第十二光电二极管，
其中，在平面图中，所述第三光电二极管、所述第四光电二极管、所述第五光电二极管、所述第九光电二极管、所述第十光电二极管和所述第十一光电二极管被置于在一个方向上从所述第一光电二极管、所述第二光电二极管、所述第六光电二极管、所述第七光电二极管、所述第八光电二极管和所述第十二光电二极管偏离的位置处，
其中，在所述第三像素中，所述第六光电二极管被置于比所述第五光电二极管更接近所述第二区的位置处，
其中，在所述第六像素中，所述第十二光电二极管被置于比所述第十一光电二极管更接近所述第二区的位置处，
其中，在平面图中，所述第一光电二极管的面积小于所述第二光电二极管和所述第六光电二极管中的每个的面积，
其中，在平面图中，所述第三光电二极管的面积小于所述第四光电二极管和所述第五光电二极管中的每个的面积，
其中，在平面图中，所述第八光电二极管的面积小于所述第七光电二极管和所述第十二光电二极管中的每个的面积，并且
其中，在平面图中，所述第十光电二极管的面积小于所述第九光电二极管和所述第十一光电二极管中的每个的面积。
14.一种具有固态图像传感器的半导体器件，包括：
半导体基板，所述半导体基板具有沿着所述基板的主表面在第一方向上依次布置的第一区、第三区和第二区；
第一像素和第四像素，所述第一像素和所述第四像素在所述第一区中在正交于所述第一方向的第二方向上并置；
第二像素和第五像素，所述第二像素和所述第五像素在所述第二区中在所述第二方向上并置；
第三像素和第六像素，所述第三像素和所述第六像素在所述第三区中在所述第二方向上并置；以及
形成在所述半导体基板的所述主表面之上的多个第一光电二极管、多个第二光电二极管、第三光电二极管以及第四光电二极管，
其中，所述第一像素、所述第二像素、以及一些所述第三像素在所述第一方向上相互并置，
其中，所述第四像素、所述第五像素、以及一些所述第六像素在所述第一方向上相互并置，
其中，在所述第一像素和所述第四像素中，所述第一光电二极管中的两个在所述第一方向上相互并置，
其中，在所述第二像素和所述第五像素中，所述第二光电二极管中的两个在所述第一方向上相互并置，
其中，所述第三像素每个都在其中具有所述第三光电二极管；
其中，所述第六像素每个都在其中具有所述第四光电二极管；
其中，所述第二光电二极管和所述第四光电二极管被置于在平面图中在一个方向上从所述第一光电二极管和所述第三光电二极管偏离的位置处，并且
其中，所述第三光电二极管和所述第四光电二极管每个在平面图中的面积都大于所述第一光电二极管和所述第二光电二极管在平面图中的面积。
15.根据权利要求14所述的半导体器件，
其中，在所述第三区中，第七像素在所述第二方向上与所述第三像素和所述第六像素并置，
其中，所述第七像素每个都具有所述第一光电二极管和所述第二光电二极管，并且
其中，在所述第七像素中，所述第一光电二极管被置于比所述第二光电二极管更接近所述第二区的位置处。
CN201610178582.1A 2015-03-27 2016-03-25 半导体器件 Active CN106024815B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-067714 2015-03-27
JP2015067714A JP6420195B2 (ja) 2015-03-27 2015-03-27 半導体装置

Publications (2)

Publication Number Publication Date
CN106024815A CN106024815A (zh) 2016-10-12
CN106024815B true CN106024815B (zh) 2021-08-17

Family

ID=56976511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610178582.1A Active CN106024815B (zh) 2015-03-27 2016-03-25 半导体器件

Country Status (5)

Country Link
US (2) US9761625B2 (zh)
JP (1) JP6420195B2 (zh)
KR (1) KR20160115727A (zh)
CN (1) CN106024815B (zh)
TW (1) TW201705463A (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6408372B2 (ja) * 2014-03-31 2018-10-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びその駆動制御方法、並びに、電子機器
US9743015B2 (en) * 2015-05-22 2017-08-22 Samsung Electronics Co., Ltd. Image capturing apparatus and method of controlling the same
JP2017054966A (ja) * 2015-09-10 2017-03-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US10043905B2 (en) * 2015-09-11 2018-08-07 Toshiba Memory Corporation Semiconductor device
JP6661506B2 (ja) * 2016-09-23 2020-03-11 サムスン エレクトロニクス カンパニー リミテッド 固体撮像装置
US10110840B2 (en) * 2016-10-25 2018-10-23 Semiconductor Components Industries, Llc Image sensor pixels with overflow capabilities
TWI631694B (zh) * 2017-06-26 2018-08-01 錼創科技股份有限公司 顯示面板
US10079261B1 (en) * 2017-08-17 2018-09-18 Omnivision Technologies, Inc. Raised electrode to reduce dark current
US10714517B2 (en) * 2018-01-23 2020-07-14 Samsung Electronics Co., Ltd. Image sensor
US11658193B2 (en) 2018-01-23 2023-05-23 Samsung Electronics Co., Ltd. Image sensor
US10573543B2 (en) * 2018-04-30 2020-02-25 Cree, Inc. Apparatus and methods for mass transfer of electronic die
CN109167941B (zh) * 2018-11-09 2021-02-09 德淮半导体有限公司 图像传感器及其制造方法
JP7336206B2 (ja) 2019-02-27 2023-08-31 キヤノン株式会社 光電変換装置の製造方法
US20210407764A1 (en) * 2020-06-29 2021-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Detection using semiconductor detector
US11317039B1 (en) * 2021-01-06 2022-04-26 Visera Technologies Company Limited Image-sensing device
KR20220139740A (ko) 2021-04-08 2022-10-17 삼성전자주식회사 오토 포커스 픽셀을 포함하는 이미지 센서

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105140249A (zh) * 2014-06-05 2015-12-09 瑞萨电子株式会社 半导体器件的制造方法及半导体器件

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06324474A (ja) * 1993-05-10 1994-11-25 Nikon Corp フオトマスク及び露光方法
JP4075019B2 (ja) 1996-01-10 2008-04-16 株式会社ニコン 固体撮像装置
JP2003005346A (ja) 2001-06-21 2003-01-08 Toshiba Corp マスク製造方法及びマスク製造装置
JP2006311307A (ja) * 2005-04-28 2006-11-09 Hamamatsu Photonics Kk 固体撮像装置
JP4979283B2 (ja) 2006-06-29 2012-07-18 株式会社日立製作所 半導体装置の製造方法および半導体装置
JP5214904B2 (ja) * 2007-04-12 2013-06-19 ルネサスエレクトロニクス株式会社 固体撮像素子の製造方法
JP2013061440A (ja) * 2011-09-13 2013-04-04 Canon Inc 撮像装置および撮像装置の制御方法
JP2013182943A (ja) * 2012-02-29 2013-09-12 Canon Inc 固体撮像装置の製造方法
JP2014102292A (ja) 2012-11-16 2014-06-05 Canon Inc フォトマスク、分割露光方法、および半導体デバイスの製造方法
JP6141159B2 (ja) * 2013-09-24 2017-06-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9711553B2 (en) * 2014-04-28 2017-07-18 Samsung Electronics Co., Ltd. Image sensor including a pixel having photoelectric conversion elements and image processing device having the image sensor
JP2016192467A (ja) * 2015-03-31 2016-11-10 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105140249A (zh) * 2014-06-05 2015-12-09 瑞萨电子株式会社 半导体器件的制造方法及半导体器件

Also Published As

Publication number Publication date
KR20160115727A (ko) 2016-10-06
US9761625B2 (en) 2017-09-12
JP2016187028A (ja) 2016-10-27
CN106024815A (zh) 2016-10-12
JP6420195B2 (ja) 2018-11-07
US9893109B2 (en) 2018-02-13
US20160284759A1 (en) 2016-09-29
TW201705463A (zh) 2017-02-01
US20170338269A1 (en) 2017-11-23

Similar Documents

Publication Publication Date Title
CN106024815B (zh) 半导体器件
JP6246076B2 (ja) 半導体装置の製造方法および半導体装置
US8088639B2 (en) Solid-state image pickup device
KR101550067B1 (ko) 이미지 센서 및 이의 제조 방법
JP5487798B2 (ja) 固体撮像装置、電子機器および固体撮像装置の製造方法
JP6362478B2 (ja) 半導体装置の製造方法および半導体装置
US9281340B2 (en) Manufacturing method for photoelectric conversion apparatus and photoelectric conversion apparatus
KR20170051304A (ko) 반도체 장치 및 그 제조 방법
US10074686B2 (en) Method of manufacturing semiconductor unit and the semiconductor unit
JP2016192467A (ja) 半導体装置
JP2013182943A (ja) 固体撮像装置の製造方法
JP4882962B2 (ja) 固体撮像装置
JP2013162077A (ja) 固体撮像装置
JP6420450B2 (ja) 半導体装置
KR20070030659A (ko) 고체 촬상 장치
TW202245243A (zh) 圖像感測器及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant