TW201705463A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201705463A
TW201705463A TW105108358A TW105108358A TW201705463A TW 201705463 A TW201705463 A TW 201705463A TW 105108358 A TW105108358 A TW 105108358A TW 105108358 A TW105108358 A TW 105108358A TW 201705463 A TW201705463 A TW 201705463A
Authority
TW
Taiwan
Prior art keywords
photodiode
region
pixel
pixels
exposure
Prior art date
Application number
TW105108358A
Other languages
English (en)
Inventor
木村雅俊
Original Assignee
瑞薩電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞薩電子股份有限公司 filed Critical 瑞薩電子股份有限公司
Publication of TW201705463A publication Critical patent/TW201705463A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/67—Focus control based on electronic image sensor signals
    • H04N23/672—Focus control based on electronic image sensor signals based on the phase difference signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/704—Pixels specially adapted for focusing, e.g. phase difference pixel sets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/701—Line sensors
    • H04N25/7013—Line sensors using abutted sensors forming a long line

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本發明應用於在各畫素內具有在既定方向上並排的2個光電二極體且係由實行利用複數次的曝光使晶片整體受到曝光處理的分割曝光所形成的固態成像元件中，以實現畫質的提高以及自動對焦的速度的提高。其中，具有第1區域1A的第1曝光區域IG1與具有第2區域2A的第2曝光區域IG2，在第1區域1A以及第2區域2A之間的第3區域3A重疊，在形成於第3區域3A的畫素PE3內，將利用第1曝光區域IG1用的遮罩所形成的光電二極體PD2，配置在比利用第2曝光區域IG2用的遮罩所形成的光電二極體PD3更靠近第2區域2A側的位置。

Description

半導體裝置
本發明係關於一種半導體裝置，特別是關於一種適用於包含固態成像元件在內的半導體裝置的有效技術。
當使用於數位相機等的攝影元件（影像元件），為了提高畫質而以大晶片尺寸形成時，由於無法在其製造步驟中以1次的曝光使晶片整體受到曝光處理，故會實行複數次的分割曝光處理。
另外，在搭載適用影像面相位差技術的自動焦點系統功能的數位相機所使用的固態成像元件中，分別於構成攝影元件的複數個畫素設置2個以上的光電二極體，已為人所習知。此時，在對焦時，具有1個微透鏡的畫素中的2個光電二極體的攝影輸出，在原理上相同。
專利文獻1（日本特開平06－324474號公報）記載了為了使分割曝光所導致之連接部的影像異常不明顯，而將連接部的左右的遮罩的畫素散亂且不規則地配置。
專利文獻2（日本特開平09－190962號公報）記載了將分割曝光的分界線設為非直線形狀。
專利文獻3（日本特開2003－005346號公報）記載了利用曲折狀的分割線分割畫素圖案以形成複數個分割區域，並在互相鄰接的分割區域之間雙重曝光以形成雙重曝光圖案。
專利文獻4（日本特開2014－102292號公報）記載了於分割區域具有重複區域，並設置複數個遮光圖案、透光部以及減光部，並使減光部的透光率比遮光圖案更大且比透光部更小。
專利文獻5（日本特開2008－008729號公報）記載了以連繋曝光區域的寬度方向的中心，位於將連繋曝光區域的上下的各振動件的中心之間連結的線上的中央的方式，配置連繋曝光區域。 [先前技術文獻] [專利文獻]
[專利文獻1] 日本特開平06－324474號公報 [專利文獻2] 日本特開平09－190962號公報 [專利文獻3] 日本特開2003－005346號公報 [專利文獻4] 日本特開2014－102292號公報 [專利文獻5] 日本特開2008－008729號公報
[發明所欲解決的問題] 當利用分割曝光形成大面積的晶片時，由於在複數次曝光步驟的每一次使用不同的遮罩進行曝光處理，故會有因為各遮罩或曝光裝置而導致尺寸變動或疊合誤差產生之虞。此時，於複數遮罩各自所形成的各圖案之間的間隔等產生偏移，因此會產生在影像感測器中輸出値差異所導致的影像異常問題，或是變得無法正常實行自動焦點檢出的問題等。尤其，在利用攝影所得到的影像或圖像中，會導致在對應對固態成像元件利用各遮罩所曝光的各區域之間的分界的部位，產生線狀的影像異常的問題。
其他目的與新穎性特徴，根據本說明書的記述以及所附圖式應可明瞭。 [解決問題的手段]
在本案中所揭示的實施態樣之中，若簡單説明代表性實施態樣的概要內容，則如以下所述。
本發明一實施態樣之半導體裝置，其具有第1區域的第1曝光區域與具有第2區域的第2曝光區域，在第1區域以及第2區域之間的第3區域重疊，且在形成於第3區域的畫素內，將利用第1曝光區域用的遮罩所形成的光電二極體，配置在比利用第2曝光區域用的遮罩所形成的光電二極體更靠近第2區域側的位置。 [發明的功效]
若根據本案所揭示的一實施態樣，便可使半導體裝置的性能提高。
以下，根據圖式詳細説明本發明的實施態樣。另外，在用來說明實施態樣的全部圖式中，具有相同功能的構件會附上相同的符號，其重複説明省略。本案，在同一圖式中，附上相同符號的畫素的各自的內部的光電二極體的構造均相同。
另外，在以下的實施態樣中，除了特別有其必要時，相同或同樣部分的説明原則上不重複。另外，本案所謂的遮罩，除了作為蝕刻或離子注入的保護膜使用的硬遮罩以及光阻膜等之外，更指在微影步驟中於曝光時所使用的光遮罩（初縮遮罩）。
（實施態樣1） 以下，用圖1～圖5說明本實施態樣的半導體裝置。本實施態樣的半導體裝置，係關於固態成像元件者，特別是關於在1個畫素內具有複數個光電二極體的固態成像元件。
圖1，係表示本實施態樣之固態成像元件的構造的概略圖。本實施態樣的半導體裝置，亦即固態成像元件，係CMOS（Complementary Metal Oxide Semiconductor，互補式金屬氧化物半導體）影像感測器，如圖1所示的，具備畫素陣列部PEA、讀取電路CC1、CC2、輸出電路OC、行選擇電路RC、控制電路COC。
於畫素陣列部PEA，複數個畫素PE配置成行列狀。圖1所示的X軸方向，係沿著構成固態成像元件的半導體基板的主面的方向，且係沿著畫素PE排列的行方向的方向。另外，沿著該半導體基板的主面的方向，且與該X軸方向直交的Y軸方向，係沿著畫素PE排列的列方向的方向。亦即畫素PE並排配置成矩陣狀。
複數個畫素PE，各自產生對應照射光的強度的信號。行選擇電路RC，以行單位選擇複數個畫素PE。被行選擇電路RC所選擇的畫素PE，將所生成的信號輸出到後述的輸出線OL（參照圖5）。讀取電路CC1、CC2，以將畫素陣列部PEA夾在其之間的方式在Y軸方向上互相對向配置。讀取電路CC1、CC2，各自讀取從畫素PE輸出到輸出線OL的信號並輸出到輸出電路OC。
讀取電路CC1，讀取複數個畫素PE之中的該讀取電路CC1側的一半的畫素PE的信號，讀取電路CC2，讀取該讀取電路CC2側的剩下另一半的畫素PE的信號。輸出電路OC，將讀取電路CC1、CC2所讀取的畫素PE的信號，輸出到本固態成像元件的外部。控制電路COC，統一管理本固態成像元件整體的動作，並控制本固態成像元件的其他構成要件的動作。
接著，於圖2以及圖3顯示出畫素PE的平面布局。另外，於圖4顯示出圖3的A－A線的剖面圖。圖2，係將圖1所示之畫素陣列部PEA的一部分放大顯示的平面布局，圖3，係將圖2所示的3個畫素PE1～PE3放大顯示的平面布局。圖2以及圖3，將設置在光電二極體上以及其周邊的電晶體等之上的層間絶緣膜以及配線等的圖式省略。另外，圖2，僅顯示出各畫素所具有的微透鏡，以及形成於各畫素的2個光電二極體。
如圖2所示的，於構成固態成像元件的半導體基板的頂面，複數個畫素PE1、PE2以及PE3，在X軸方向以及Y軸方向上並排成行列狀（陣列狀）。畫素PE1、PE2以及PE3，相當於圖1所示的複數個畫素PE。圖2，顯示出構成上述畫素陣列部PEA（參照圖1）的第1曝光區域IG1以及第2曝光區域IG2，然後，更顯示出將第1曝光區域IG1以及第2曝光區域IG2分割成3個區域的第1區域1A、第2區域2A以及第3區域3A。
另外，在本案的平面圖、平面布局中，為了使圖式更容易檢視，會對使用第1曝光區域IG1用的遮罩所形成的光電二極體附上影線。相對於此，於使用第2曝光區域IG2用的遮罩所形成的光電二極體，並未附上影線。
第1曝光區域IG1以及第2曝光區域IG2，彼此的端部，在X軸方向的畫素陣列部PEA的中心部位重疊。在此，第1區域1A，係第1曝光區域IG1之中的與第2曝光區域IG2在俯視下並未重疊的區域，第2區域2A，係第2曝光區域IG2之中的與第1曝光區域IG1在俯視下並未重疊的區域，第3區域3A，係第1曝光區域IG1與第2曝光區域IG2在俯視下重疊的區域。
換言之，第1曝光區域IG1具有第1區域1A以及第3區域3A，第2曝光區域IG2具有第2區域2A以及第3區域3A。例如，第3區域3A，比起第1區域1A以及第2區域2A而言，係X軸方向的寬度較小的區域。第1區域1A以及第2區域2A具有大致相等的面積。亦即，第1曝光區域IG1以及第2曝光區域IG2具有彼此大致相等的面積。
圖2，將第1曝光區域IG1以及第2曝光區域IG2的各自的輪廓以虛線表示。另外，圖2，雖顯示出分別在X軸方向以及Y軸方向上並排5個畫素的構造，惟實際上在X軸方向以及Y軸方向上並排配置了更多的畫素。
於第1區域1A，複數個畫素PE1在X軸方向以及Y軸方向上配置成行列狀。另外，於第2區域2A，複數個畫素PE2在X軸方向以及Y軸方向上配置成行列狀。另外，於第1區域1A與第2區域2A之間的第3區域3A，複數個畫素PE3在Y軸方向上並排配置。畫素PE1、PE2以及PE3配置成陣列狀。亦即，複數個畫素PE1、複數個畫素PE2以及畫素PE3，在X軸方向（第1方向）上並排配置。利用在X軸方向上並排的畫素PE1～PE3構成1行，藉由該行在Y軸方向（第2方向）上並排配置複數行，便構成畫素陣列部PEA（參照圖1）。
畫素PE1～PE3，各自具有1個微透鏡ML。畫素PE1～PE3，各自具有在俯視下與微透鏡ML重疊的2個光電二極體。具體而言，各畫素PE1，具有形成於半導體基板的主面的光電二極體PD1、PD2，各畫素PE2，具有形成於半導體基板的主面的光電二極體PD3、PD4，各畫素PE3，具有形成於半導體基板的主面的光電二極體PD3、PD2。光電二極體PD1～PD4，各自具有在俯視下大致為矩形的形狀。
在此，當上述第1方向，係從第1區域1A側向第2區域2A側的方向時，畫素PE1內的光電二極體PD1、PD2，在第1方向上依序並排配置，畫素PE2內的光電二極體PD3、PD4，在第1方向上依序並排配置。換言之，在畫素PE1內，光電二極體PD2，配置在比光電二極體PD1更靠近第2區域2A的區域，在畫素PE2內，光電二極體PD3，配置在比光電二極體PD4更靠近第1區域1A的區域。
另外，在畫素PE3內，光電二極體PD2，配置在比光電二極體PD3更靠近第2區域2A的區域。亦即，在畫素PE3內，光電二極體PD3，配置在比光電二極體PD2更靠近第1區域1A的區域。在畫素PE1內光電二極體PD1、PD2在第1方向上並排，在畫素PE2內光電二極體PD3、PD4在第1方向上並排，相對於此，在畫素PE3內，光電二極體PD3、PD2，並非嚴謹地在第1方向上並排，光電二極體PD3、PD2之中的一方相對於另一方配置在朝一方向偏移的位置。
另外，嚴格來說，畫素PE1內的光電二極體PD1、PD2，並非相對於畫素PE2內的光電二極體PD3、PD4在第1方向上並排，光電二極體PD1、PD2，相對於光電二極體PD3、PD4配置在朝一方向偏移的位置。亦即，畫素PE1與PE3的內部的光電二極體PD1、PD2，相對於畫素PE2與PE3的內部的光電二極體PD3、PD4配置在朝同一方向偏移的位置。
畫素PE1內的光電二極體PD1、PD2彼此之間的間隔，與畫素PE2內的光電二極體PD3、PD4彼此之間的間隔相等。相對於此，在畫素PE3內，在光電二極體PD2與光電二極體PD3之間，形成位置產生了偏移，故畫素PE3內的2個光電二極體之間的間隔，與畫素PE1、畫素PE2各自所具備的2個光電二極體之間的間隔不同。
像這樣，在形成於半導體基板的主面的光電二極體PD1～PD4之中，在光電二極體PD1、PD2與光電二極體PD3、PD4之間，形成位置產生了偏移。其理由為，光電二極體PD1、PD2與光電二極體PD3、PD4，在形成固態成像元件的步驟中係使用各別的遮罩進行曝光以限定該形成位置。亦即，光電二極體PD1、PD2的位置，為對第1曝光區域IG1進行曝光時所使用的遮罩的圖案所限定，光電二極體PD3、PD4的位置，為對第2曝光區域IG2進行曝光時所使用的另一遮罩的圖案所限定。
亦即，構成本實施態樣的半導體裝置的固態成像元件，其半導體晶片（影像感測器）的面積非常大，具有比用1個遮罩所能夠曝光的面積更大的面積，故藉由將半導體晶片的主面的第1曝光區域IG1與第2曝光區域IG2，分別用2種遮罩分割曝光而形成之。此時，由於在各別的曝光步驟使用上述2種遮罩時，正確地對準各遮罩的位置是非常困難的，故在形成於第1曝光區域IG1的光電二極體PD1、PD2與形成於第2曝光區域IG2的光電二極體PD3、PD4之間，形成位置會產生偏移。
以下，用圖3，針對形成位置彼此偏移的複數個光電二極體的具體布局，用放大的俯視圖進行説明。
如圖3所示的，畫素PE1～PE3，各自具有1個微透鏡ML以及受光部內的2個光電二極體。在畫素PE1中，在俯視下，1個微透鏡ML與2個光電二極體PD1、PD2以重疊的方式配置。畫素PE2也是同樣，在俯視下，微透鏡ML與2個光電二極體PD3、PD4重疊。另外，畫素PE3也是同樣，在俯視下，微透鏡ML與2個光電二極體PD2、PD3重疊。在圖中，將微透鏡ML的輪廓以虛線表示。
在畫素PE1內，於上述受光部的周圍配置了複數個周邊電晶體以及基板接觸部（圖中未顯示），受光部、周邊電晶體以及基板接觸部的各自的活性區域的周緣，被元件分離區域EI所包圍。在此所謂的周邊電晶體，係分別指重置電晶體RST、增幅電晶體AMI以及選擇電晶體SEL。
包含上述受光部在內的活性區域AR，在俯視下具有近似矩形的形狀。在1個畫素PE1內，各周邊電晶體形成於同一活性區域，該活性區域沿著上述受光部的活性區域AR的1邊在X軸方向上延伸。圖中雖未顯示，惟構成基板接觸部的活性區域，例如，沿著上述受光部的活性區域AR的另1邊在Y軸方向上延伸，或是例如在活性區域AR的附近形成島狀。
於活性區域AR的另1邊，且係周邊電晶體形成側的相反側的1邊，形成了以活性區域AR的光電二極體PD1作為源極區域的轉移電晶體TX1，以及以活性區域AR的光電二極體PD2作為源極區域的轉移電晶體TX2。亦即，在活性區域AR內，光電二極體PD1、PD2在X軸方向上並排配置，分別對應光電二極體PD1、PD2，轉移電晶體TX1、TX2也在X軸方向上並排配置。
各周邊電晶體，各自具有在Y軸方向上延伸的閘極電極GE，轉移電晶體TX1、TX2，各自具有在X軸方向上延伸的閘極電極GE。閘極電極GE例如由多晶矽所構成，且隔著閘極絶緣膜（圖中未顯示）形成在半導體基板上。
在形成了周邊電晶體的活性區域中，在X軸方向上重置電晶體RST、增幅電晶體AMI以及選擇電晶體SEL依序並排配置。重置電晶體RST與增幅電晶體AMI，彼此共有汲極區域。另外，重置電晶體RST的源極區域，與轉移電晶體TX1、TX2的各自的汲極區域，亦即浮置擴散部（浮遊擴散部）FD連接。增幅電晶體AMI的源極區域，具有作為選擇電晶體SEL的汲極區域的功能。選擇電晶體SEL的源極區域，如用圖5所説明的，與輸出線OL連接。
如圖3所示的，轉移電晶體TX1、TX2的各自的汲極區域、選擇電晶體SEL的源極區域、重置電晶體RST的源極區域以及增幅電晶體AMI的汲極區域，係形成於半導體基板的主面的N＋ 型的半導體區域，基板接觸部（圖中未顯示），係形成於半導體基板的主面的P＋ 型的半導體區域。接觸栓塞CP分別連接於該等半導體區域的頂面。另外，圖中雖未顯示，惟接觸栓塞亦連接於複數個閘極電極GE的各自的頂面。
基板接觸部，係被施加接地電位GND（參照圖5）的區域，藉由將半導體基板頂面的井電位固定於0V，而具有防止周邊電晶體的閾値電壓發生差異的功能。
在受光部（亦即活性區域AR）內，在X軸方向上並排的光電二極體PD1以及光電二極體PD2，均係在Y軸方向上延伸的半導體元件。亦即，光電二極體PD1、PD2的各自的長邊方向沿著Y軸方向。
如用圖4在之後所述的，光電二極體PD1，係由形成於半導體基板的主面的N－ 型半導體區域N1與P型的半導體區域（亦即井區域WL）所構成。同樣地，光電二極體PD2，係由形成於半導體基板的主面的N－ 型半導體區域N2與井區域WL所構成。圖3所示之受光元件，亦即光電二極體PD1、PD2，可視為係形成於N－ 型半導體區域N1、N2的形成區域者。在活性區域AR內，於N－ 型半導體區域N1、N2形成區域以外的區域，形成了P－ 型的井區域WL。
活性區域AR在俯視下具有近似矩形的形狀，於矩形的4邊之中的1邊形成2個突出部，在該等突出部之中，於一方的突出部形成了轉移電晶體TX1的汲極區域（浮置擴散部FD），於另一方的突出部形成了轉移電晶體TX2的汲極區域（浮置擴散部FD）。另外，以跨2個突出部各自之上的方式，配置了閘極電極GE。
該2個突出部互相連接。亦即，活性區域AR，具有包含矩形的圖案以及從該矩形圖案的1邊突出並互相連接的2個突出圖案在內的環狀布局。於形成環狀的活性區域AR所包圍的區域，與活性區域AR的外側同樣，形成了元件分離區域EI。另外，2個的突出部亦可在半導體基板SB的主面並未連接。亦即，活性區域AR亦可不具有環狀構造。此時，轉移電晶體TX1、TX2的各自的浮置擴散部FD，彼此利用半導體基板上的接觸栓塞以及配線電連接。
到此為止係針對畫素PE1的構造進行説明，惟畫素PE2亦具有同樣的構造。亦即，畫素PE2，在俯視與微透鏡ML重疊的活性區域AR內，具有在X軸方向上並排的光電二極體PD3、PD4，且在活性區域AR的附近形成了周邊電晶體。在畫素PE1以及畫素PE2各自之中，除了上述突出部之外，於活性區域AR的2邊且係與X軸方向平行的2邊的中央部位並未形成高低差。亦即，在畫素內並未產生布局偏移。
相對於此，畫素PE3，雖具有與畫素PE1、PE2大致相同的構造，惟在畫素PE3的活性區域AR的矩形的4邊之中的形成了上述2個突出部的1邊，在該2個突出部的彼此之間的中央部位形成了高低差DP，在與活性區域AR的該1邊平行的另1邊，同樣也形成了高低差DP。畫素PE3的活性區域AR中的該2邊的高低差DP，形成於在俯視下與既定直線重疊的位置，該直線在圖3中以二點鏈線表示之。此點，在沿Y軸方向並排的其他畫素PE3中也是同樣（參照圖2）。
該直線，係表示在用來形成元件分離區域EI且限定出活性區域AR的微影步驟中，在對光阻膜實行曝光時，分別利用相異的2枚遮罩進行曝光的各區域之間的分界線（以下有時會簡稱為分界線DL）。二點鏈線雖未顯示出來，惟分別利用相異的2枚遮罩進行曝光的各區域之間的分界線，亦存在於畫素PE1與畫素PE3之間，以及，畫素PE3與畫素PE2之間。亦即，與第1曝光區域IG1重疊的第2曝光區域IG2的端部，係各曝光區域之間的分界。同樣地，與第2曝光區域IG2重疊的第1曝光區域IG1的端部，係各曝光區域之間的分界。
在此，在第3區域3A內，包含畫素PE3的光電二極體PD3在內的區域，係因為對第2曝光區域IG2進行曝光時所使用的遮罩而各元件的布局受到限定的區域，在第3區域3A內，包含畫素PE3的光電二極體PD2在內的區域，係因為對第1曝光區域IG1進行曝光時所使用的遮罩而各元件的布局受到限定的區域。
亦即，畫素PE1的光電二極體PD1、PD2與畫素PE3的光電二極體PD2，係利用第1曝光區域IG1的曝光用遮罩所形成的受光元件，於畫素PE1與畫素PE3的光電二極體PD2之間，配置了利用另外的第2曝光區域IG2的曝光用遮罩所形成的光電二極體PD3。同樣地，畫素PE2的光電二極體PD3、PD4與畫素PE3的光電二極體PD3，係利用第2曝光區域IG2的曝光用的遮罩所形成的受光元件，於畫素PE2與畫素PE3的光電二極體PD3之間，配置了利用另外的第1曝光區域IG1的曝光用遮罩所形成的光電二極體PD2。
在本案中，將該等狀態，稱為為了第1曝光區域IG1以及第2曝光區域IG2的曝光所使用的2個遮罩（左右遮罩）各自所形成的光電二極體互相交錯的狀態。
換言之，在第1曝光區域IG1與第2曝光區域IG2重疊的第3區域3A中，比分界線DL更靠近第2區域2A的區域的元件，係利用第1曝光區域IG1的曝光用遮罩所形成，比分界線DL更靠近第1區域1A的區域的元件，係利用第2曝光區域IG2的曝光用遮罩所形成。因此，第1區域1A以及第3區域3A的光電二極體PD1、PD2，在X軸方向以及Y軸方向上並排形成行列狀，第2區域2A以及第3區域3A的光電二極體PD3、PD4，在X軸方向以及Y軸方向上並排形成行列狀。
就此而言，相對於光電二極體PD1、PD2，光電二極體PD3、PD4，形成於朝特定的一方向偏移的位置。像這樣，本實施態樣，在固態成像元件的畫素陣列部，由於係利用分割曝光形成複數個光電二極體，故一部分的光電二極體與另一部分的光電二極體的形成位置會產生偏移。因此，形成於第1區域1A以及第2區域2A的畫素PE1、PE2的各自的內部的2個光電二極體之間的距離為一定，惟相對於該距離的大小，第3區域3A的畫素PE3內的光電二極體PD2、PD3的彼此之間的距離具有不同的大小。
分界線DL與特定列的全部畫素PE3重疊，惟與其他列的畫素PE1、PE2並未重疊。分界線DL，與各畫素PE3的活性區域AR重疊，惟與光電二極體PD2、PD3並未重疊。亦即，分割曝光所形成的偏移，在畫素PE3的光電二極體PD2與光電二極體PD3之間，係在沿著Y軸方向的位置產生。
分界線DL在Y軸方向上，亦即，在光電二極體PD1～PD4的各自的長邊方向上延伸。另外，在畫素PE3的活性區域AR的附近，係形成了周邊電晶體的活性區域，在增幅電晶體AMI與選擇電晶體SEL之間的活性區域中，於與分界線DL重疊的位置形成了高低差。由於在構成增幅電晶體AMI與選擇電晶體SEL之間的汲極區域的半導體基板的主面並未連接接觸栓塞CP，故即使產生該高低差，仍可防止接觸栓塞CP發生連接不良的情況。
畫素PE1、PE2，除了在活性區域AR中並未形成高低差DP此點，在周邊電晶體的活性區域中並未形成高低差此點，以及，與分界線DL並未重疊此點之外，具有與畫素PE3相同的構造。
圖4顯示出沿著1個畫素PE3（參照圖3）內的光電二極體PD3、PD2的並排方向的剖面圖。圖4所示的剖面圖，省略了堆疊在半導體基板SB上的複數個層間絶緣膜之間的分界的圖式。如圖4所示的，在由N型的單晶矽等所構成的半導體基板SB的頂面內，形成了P－ 型的井區域WL。在井區域WL上，形成了劃分活性區域AR與其他活性區域的元件分離區域EI。元件分離區域EI，例如由氧化矽膜所構成，埋入形成於半導體基板SB的頂面的溝槽內。
在井區域WL的頂面內，N－ 型半導體區域N1以及N2以被元件分離區域EI夾住的方式形成。與N－ 型半導體區域N1形成PN接合的井區域WL具有作為光電二極體PD3的陽極的功能。與N－ 型半導體區域N2形成PN接合的井區域WL具有作為光電二極體PD2的陽極的功能。N－ 型半導體區域N1與N－ 型半導體區域N2，設置在被元件分離區域EI所夾的1個活性區域AR內。
像這樣，在形成於畫素的活性區域AR內，形成了由N－ 型半導體區域N1與井區域WL所構成的光電二極體PD3，以及由N－ 型半導體區域N2與井區域WL所構成的光電二極體PD2。在活性區域AR內，光電二極體PD3、PD2，隔著於半導體基板SB的頂面露出井區域WL的區域並排配置。光電二極體PD3與光電二極體PD2之間的半導體基板SB的頂面的井區域WL，與圖3所示的分界線DL在俯視下重疊。另外，N－ 型半導體區域N1、N2的形成位置，對應圖3的光電二極體PD3、PD2的各自的形成位置。亦即，形成了N－ 型半導體區域N1、N2的部分，具有作為光電轉換部的功能。
N－ 型半導體區域N1、N2的形成深度，比井區域WL的形成深度更淺。另外，元件分離區域EI所埋入之半導體基板SB的頂面的溝槽的深度，比N－ 型半導體區域N1、N2的形成深度更淺。
在半導體基板SB上，以覆蓋元件分離區域EI、光電二極體PD3以及PD2的方式，形成了層間絶緣膜IF。層間絶緣膜IF，係堆疊了複數層絶緣膜的堆疊膜。在層間絶緣膜IF內，堆疊了複數層配線層，於最下層的配線層，形成了被層間絶緣膜IF所覆蓋的配線M1。在配線M1上隔著層間絶緣膜IF形成了配線M2，在配線M2上隔著層間絶緣膜IF形成了配線M3。在層間絶緣膜IF的上部形成了濾色器CF，在濾色器CF上形成了微透鏡ML。在固態成像元件動作時，光透過微透鏡ML以及濾色器CF，照射光電二極體PD3、PD2。
於包含光電二極體PD3、PD2在內的活性區域AR之上並未形成配線。這是為了防止從微透鏡ML射入的光線被配線遮蔽，而照射不到畫素的受光部，亦即光電二極體PD3、PD2。相反的，藉由在活性區域AR以外的區域配置配線M1～M3，以防止在形成了周邊電晶體等的活性區域發生光電轉換。
在此，不限於活性區域AR以及元件分離區域EI的形成步驟的曝光處理，N－ 型半導體區域N1、N2、閘極電極GE（參照圖3）、層間絶緣膜IF，以及配線M1～M3等，亦利用分割曝光的複數個曝光處理形成，該等曝光處理，對被分界線DL所分隔的個別的曝光區域實行。亦即，在用來形成N－ 型半導體區域N1、N2等的離子注入步驟以及埋入接觸栓塞的接觸孔的形成步驟等的任一步驟中，曝光處理的分割位置，均被限定在與沿Y軸方向並排成1列的畫素PE3（參照圖3）的各自所具有的光電二極體PD3與光電二極體PD2之間的區域重疊的位置。
其結果，N－ 型半導體區域N1、N2、閘極電極GE、接觸孔以及配線M1～M3等的各自的平面布局，形成在夾著分界線DL的各區域之間彼此偏移的形狀。
在N－ 型半導體區域N1、N2、閘極電極GE、接觸孔以及配線M1～M3等的各自的形成步驟中，針對遮罩的位置偏移的管理，只要管理相對於活性區域AR的分割位置的各步驟的重疊（疊合）製造誤差的位置偏移，便可減少固態成像元件的性能的差異。
圖3，顯示出光電二極體PD2還有其周邊的閘極電極GE以及接觸栓塞CP等，相對於光電二極體PD3，形成於朝與分割曝光所致之活性區域AR的布局同樣的方向偏移的位置的構造。相對於此，由於活性區域AR與光電二極體PD2、閘極電極GE以及接觸栓塞CP等係由使用個別遮罩的個別曝光步驟形成圖案，故該等圖案並不一定以朝相同方向偏移相同偏移量的方式形成。亦即，以相異步驟形成圖案的活性區域、半導體區域、閘極電極以及配線等，不會因為遮罩的位置偏移而朝同一方向偏移形成，而可能會以分界線DL的附近為分界，朝各個方向偏移形成。
在本實施態樣的半導體裝置（亦即固態成像元件）中，在1個畫素內設置2個光電轉換部（例如光電二極體），是為了例如在將本實施態樣的固態成像元件應用於具有影像面相位差型的自動焦點系統的數位相機時，可使對焦精度以及速度提高的關係。該等數位相機，可根據畫素內的其中一方的光電二極體與另一方的光電二極體的各自所檢出的信號的偏差量，亦即相位差，算出對焦所必要的透鏡驅動量，以實現短時間的對焦。因此，藉由在畫素內設置複數個光電二極體，便可在固態成像元件內形成更多的細微光電二極體，故可使自動對焦的精度提高。
另外，在輸出攝影影像時，係將畫素內的2個光電二極體的信號（電荷）整合成1個信號輸出。藉此，便能夠以與具備複數個只有1個光電二極體的畫素的固態成像元件同等的畫質取得影像。
另外，本實施態樣，係針對作為光電二極體以P型的井區域為陽極並以N－ 型半導體區域（亦即擴散層）為陰極的態樣進行記載。然而，並非僅限於此，在具有由N型井與該N型井中的P－ 型擴散層所構成的光電二極體或是於其表面存在與畫素井相同導電型的擴散層的光電二極體的固態成像元件中，亦可獲得同樣的功效。另外，固態成像元件的種類不限於CMOS影像感測器，即使是CCD（Charge Coupled Device，電荷耦合元件），藉由實現同樣的構造，亦可獲得上述的功效。
接著，於圖5顯示出畫素的等價電路圖。圖1所示的複數個畫素PE，各自具有圖5所示的電路。在此，作為一例，係針對畫素PE1（參照圖2）的電路以及動作進行説明，惟畫素PE2、PE3（參照圖2）的電路以及動作亦相同。
如圖5所示的，畫素，具有：實行光電轉換的光電二極體PD1、PD2；將光電二極體PD1所產生之電荷轉移的轉移電晶體TX1；以及將光電二極體PD2所產生之電荷轉移的轉移電晶體TX2。另外，畫素，更具有：累積轉移電晶體TX1、TX2所轉移之電荷的浮置擴散部（浮遊擴散部）FD；以及將浮置擴散部FD的電位增幅的增幅電晶體AMI。
畫素，更具有：選擇是否將增幅電晶體AMI所增幅之電位，輸出到與讀取電路CC1、CC2（參照圖1）的其中一方連接的輸出線OL的選擇電晶體SEL；以及將光電二極體PD1、PD2的陰極以及浮置擴散部FD的電位初期化成既定電位的重置電晶體RST。轉移電晶體TX1、TX2、重置電晶體RST、增幅電晶體AMI以及選擇電晶體SEL，均為例如N型的MOS電晶體。
於光電二極體PD1、PD2的各自的陽極，施加了負側電源電位，亦即接地電位GND，光電二極體PD1、PD2的陰極，分別與轉移電晶體TX1、TX2的源極連接。浮置擴散部FD，與轉移電晶體TX1、TX2的各自的汲極、重置電晶體RST的源極，以及增幅電晶體AMI的閘極連接。於重置電晶體RST的汲極，以及增幅電晶體AMI的汲極，施加了正側電源電位VCC。增幅電晶體AMI的源極，與選擇電晶體SEL的汲極連接。選擇電晶體SEL的源極，與連接於上述的讀取電路CC1、CC2的其中任一方的輸出線OL連接。
接著針對畫素的動作進行説明。首先，對轉移電晶體TX1、TX2以及重置電晶體RST的閘極電極施加既定電位，轉移電晶體TX1、TX2以及重置電晶體RST均成為切斷狀態。如是，殘留在光電二極體PD1、PD2的電荷以及累積在浮置擴散部FD的電荷流向正側電源電位VCC，光電二極體PD1、PD2以及浮置擴散部FD的電荷便初期化。之後，重置電晶體RST成為切斷狀態。
接著，入射光照射光電二極體PD1、PD2的PN接合，在光電二極體PD1、PD2發生光電轉換。其結果，分別於光電二極體PD1、PD2產生電荷。該電荷，藉由轉移電晶體TX1、TX2全部轉移到浮置擴散部FD。浮置擴散部FD累積所轉移過來的電荷。藉此，浮置擴散部FD的電位改變。
接著，當選擇電晶體SEL成為導通狀態時，改變後的浮置擴散部FD的電位，被增幅電晶體AMI增幅，之後，輸出到輸出線OL。然後，讀取電路CC1、CC2的其中一方，讀取輸出線OL的電位。另外，在實行影像面相位差式的自動對焦時，並非係利用轉移電晶體TX1、TX2同時將光電二極體PD1、PD2的各自的電荷轉移到浮置擴散部FD，而是依序轉移以及讀取各電荷，藉此分別對光電二極體PD1、PD2讀取電荷値。在實行攝影時，係將光電二極體PD1、PD2的各自的電荷同時轉移到浮置擴散部FD。亦即，靜止影像的輸出係根據各畫素中的2個光電二極體的活性區域的雙方的輸出和算出。
接著，針對本實施態樣的半導體裝置的功效，用圖26所示的比較例進行説明。圖26，係表示比較例的半導體裝置（亦即固態成像元件）的畫素陣列部的平面布局。
為了形成具有超過曝光裝置的最大曝光區域的晶片尺寸的固態成像元件，必須實行在半導體晶圓中且在形成1個晶片的區域內，一邊改變曝光部位一邊進行複數次曝光以形成圖案的分割曝光。此時，由於複數次曝光的每一次使用不同的遮罩進行曝光處理，故即使在同一步驟的微影中且在以複數個遮罩所形成的各光阻圖案之間，仍會有因為遮罩或曝光裝置等原因而產生尺寸變動或疊合誤差之虞。因此，由於在複數個遮罩各自所形成的各光電二極體之間的面積以及間隔等會產生差異，故有時會發生固態成像元件中的輸出値差異所導致的影像異常等情況。
亦即，當使用2個遮罩實行分割曝光時，由於在用其中一方的遮罩進行曝光的曝光區域與用另一方的遮罩進行曝光的曝光區域，其所形成之圖案的形成位置會產生偏移，故在該等曝光區域之間的分界畫素的受光特性會產生差異。上述分界附近的畫素的特性差，會成為在使用固態成像元件進行攝影所得到的影像或圖像中可目視確認之異常產生的原因，且會成為於對應該分界的部位產生線狀的攝影異常的原因。若產生該等異常，則攝影所得到的影像的畫質便會降低。
另外，當在1個畫素內設置2個光電二極體，並實行影像面相位差式的自動對焦時，會產生該2個光電二極體之間的輸出差，其結果，自動焦點檢出的誤差會變大。因此，會發生對焦所需要的時間變長的問題。另外，當為了修正影像而設置額外的電路時，會產生半導體裝置的消耗電力增加以及動作延遲等的問題。
在此，如圖26所示的，比較例的半導體裝置，藉由將實行分割曝光的各個曝光區域的一部分重疊，使在各曝光區域之間的分界所產生的影像異常不那麼明顯。在圖26中，附上影線的畫素PEB，係利用第1遮罩所曝光的畫素，並未附上影線的畫素PEW，係利用與第1遮罩不同的第2遮罩所曝光的畫素。
比較例，與圖2所示之布局同樣地，第1曝光區域IG1，具有第1區域1A以及第3區域3A，第2曝光區域IG2，具有第2區域2A以及第3區域3A，第3區域3A，係第1曝光區域IG1與第2曝光區域IG2重疊的區域。在此，在第3區域3A中，畫素PEB以向第2區域2A側數目逐漸減少的方式配置，畫素PEW以向第1區域1A側數目逐漸減少的方式配置。
像這樣，在分割曝光的分界區域中，2個遮罩的第1曝光區域IG1、第2曝光區域IG2的各自的畫素PEB、PEW交錯配置，藉此分割曝光的分界附近的輸出値的高低差在影像上變得不易以視覺識別，其結果便可使分割區域的畫質提高。
在此，1個畫素的微透鏡之下存在2個光電二極體的固態成像元件，在該2個光電二極體的各自的輸出存在差異的情況下，識別為焦點偏移狀態。在焦點偏移的情況下，在實行影像面相位差式的自動對焦時，從不同的畫素逐個選擇光電二極體，探索所選擇之複數個光電二極體的各自的輸出一致的鄰接畫素的位置。如是，藉由算出對焦所必要的透鏡的動作量，便可在短時間內實行自動對焦。
然而，比較例的半導體裝置，因為左右的曝光區域的成品尺寸以及疊合位置的偏移的發生，以第1曝光區域IG1用的遮罩所形成的畫素PEB與以第2曝光區域IG2用的遮罩所形成的畫素PEW之間的輸出差會重疊，會有探索輸出一致的畫素所需要的時間變長的問題。
另外，在並排成行列狀的畫素PEB、PEW之中，在上下方向（Y軸方向）上，在每一行交錯的畫素數並不相同，故上述的影像面相位差式的自動對焦中的畫素間的輸出差的探索時間在每一行並不相同。因此，亦存在在曝光區域的分界附近，形成針對每一行的最佳對焦修正量並不相同的狀態，而對焦所需要的時間變得非常長的問題。
本實施態樣的半導體裝置，在利用分割曝光形成半導體晶片此點，以及所分割的2個曝光區域一部分重疊此點，與上述比較例相同。然而，本實施態樣的半導體裝置，如圖3所示的，第1曝光區域IG1與第2曝光區域IG2重疊的區域，僅為在Y軸方向上並排的1列畫素PE3，此點與上述比較例不同。另外，本實施態樣的半導體裝置，係用於影像面相位差式自動對焦，且在各畫素內具有2個光電二極體的固態成像元件。
另外，本實施態樣，與上述比較例不同，在曝光區域的重疊區域的畫素PE3內，在離開利用第1曝光區域IG1用的遮罩所形成的畫素PE1並排的第1區域1A，且接近利用第2曝光區域IG2用的遮罩所形成的畫素PE2並排的第2區域2A側的區域，配置了利用第1曝光區域IG1用的遮罩所形成的光電二極體PD2。同樣地，在離開利用第2曝光區域IG2用的遮罩所形成的畫素PE2並排的第2區域2A，且接近利用第1曝光區域IG1用的遮罩所形成的畫素PE1並排的第1區域1A側的區域，配置了利用第2曝光區域IG2用的遮罩所形成的光電二極體PD3。
亦即，在將1個固態成像元件，分成彼此部分重疊的第1曝光區域IG1與第2曝光區域IG2而進行分割曝光的情況下，在利用其中一方的曝光區域用的遮罩所形成的行列狀的畫素之中，在最端部的1列光電二極體以及與其相鄰的1列光電二極體之間，配置了利用另一方的曝光區域用的遮罩所形成的1列光電二極體。因此，畫素PE3內的2個光電二極體PD2、PD3，係利用各別的遮罩所形成。此點，不僅畫素PE3內的光電二極體，該等光電二極體的周邊的活性區域、周邊電晶體，以及配線等也是同樣（參照圖3以及圖4）。
另外，針對分界部的1列畫素PE3，以2個光電二極體PD2、PD3各自與微透鏡ML的相對位置相同的方式，在第3區域3A的畫素PE3內，將2個光電二極體PD2、PD3交錯配置。另外，在此所謂交錯，係指將以其中一方的曝光區域用的遮罩所形成的元件等的圖案，配置在形成了以另一方的曝光區域用的遮罩所形成的元件等的區域內。
本實施態樣的其中1個功效，係可使第1曝光區域IG1與第2曝光區域IG2的分界部的靜止影像輸出的高低差在影像上不易被識別。藉此，便可使固態成像元件所得到的影像畫質提高，故可使半導體裝置的性能提高。
在本實施態樣中，靜止影像的輸出係根據各畫素中的2個光電二極體的活性區域的雙方的輸出和算出，本實施態樣，將在畫素PE3內分別利用2個遮罩所形成的光電二極體交錯配置。
在此，可料想到，實行分割曝光的固態成像元件，其形成於畫素陣列部的畫素之中的第1曝光區域IG1內的光電二極體PD1、PD2與第2曝光區域IG2內的光電二極體PD3、PD4之間的形成位置以及輸出特性會產生差異。然而，本實施態樣，由於在畫素PE3內，配置了分別利用2個遮罩所形成的光電二極體PD2、PD3，故畫素PE3的2個光電二極體PD2、PD3的輸出和，會接近畫素PE1的光電二極體PD1、PD2的輸出和，且也會接近畫素PE2的光電二極體PD3、PD4的輸出和。
因此，可防止第1曝光區域IG1與第2曝光區域IG2之間的畫素輸出特性的差異，在上述分界部變得很明顯。因此，可使第1曝光區域IG1與第2曝光區域IG2的分界部的靜止影像輸出的高低差在影像上不易被識別。
另外，當在畫素PE3內形成由不同的遮罩所形成的光電二極體PD2、PD3時，會有畫素PE3內的其中一方的光電二極體因為遮罩的位置偏移等而變得無法發揮功能之虞。然而，若在該畫素PE3內另一方的光電二極體發揮功能，則該輸出會成為接近畫素PE1內的光電二極體PD1、PD2的輸出的平均値的數值，且會成為接近畫素PE2內的光電二極體PD3、PD4的輸出的平均値的數值。其結果，在攝影所得到的影像中，在分別對應第1區域1A與第3區域3A之間以及第3區域3A與第2區域2A之間的部位，分割曝光所導致的輸出高低差會變得不易被識別。
另外，本實施態樣的另1個功效，係在影像面相位差式自動對焦動作中，藉由使在該分界部附近的修正量檢出的判定處理簡單化，便可減少算出時間。藉此，由於可提高自動對焦的速度，故可使半導體裝置的性能提高。
亦即，在影像面相位差式的自動對焦的對焦修正量的算出中，由於在分割曝光的分界部以外的第1區域1A、第2區域2A，第1曝光區域IG1、第2曝光區域IG2各自係以一定的曝光條件形成，故可利用具有2個光電二極體的畫素實行影像面相位差式自動對焦，對焦位置資訊亦可在短時間內算出。
相對於此，由於在分界部的畫素PE3配置了由不同的遮罩所形成的2個光電二極體PD2、PD3，故可能會因為該等遮罩的曝光條件的程序變動等，使畫素PE3內的活性區域等的成品尺寸產生差異。此時，即使在攝影時已經對焦的狀態下，在畫素PE3中，仍可能會被判斷為對焦不一致，亦即並未對準焦點。然而，被判斷為該等狀態的畫素在本實施態樣僅為畫素陣列部的第3區域3A的1列，在影片的影像面相位差式自動對焦處理中並無太大影響，在其鄰接畫素列中仍可迅速地將對焦資訊在短時間內算出。
亦即，由於在相對於第3區域3A的畫素PE3在X軸方向上鄰接的部位，存在具有由同一遮罩、同一曝光條件所形成的2個光電二極體的畫素，故即使在實行探索直到單側的光電二極體輸出一致為止的影像面相位差式自動對焦位置檢出演算法中仍可使該探索收斂在短時間內。亦即，可在短時間內算出對焦位置資訊。
另外，本實施態樣，係將畫素PE3並排配置在Y軸方向上。亦即，在各行中，畫素PE3的配置數並無變動。因此，可避免像上述比較例那樣，因為在上下方向（Y軸方向）的毎一行交錯的畫素數不同，而影像面相位差式的自動對焦中的畫素間的輸出差的探索時間在每一行變動的情況。因此，可縮短對焦所需要的時間。
在此，係將包含由不同的遮罩所形成的2個光電二極體在內的畫素，在Y軸方向上並排形成1列，惟即使並未像這樣將該畫素並排在縱向一直線上，而係在俯視下配置成階段狀或是蛇行狀，也能夠發揮大致相同的功能。然而，基本上，將該畫素設成縱向一直線的配置態樣，對焦位置算出時間的縮短功效較大。
另外，上述的功效，不僅檢測從半導體基板的主面側照射的光的固態成像元件，適用於檢測從半導體基板的背面側照射的光的背面照射型的固態成像元件，亦可獲得相同的功效。另外，上述説明，基本上僅敘述關於畫素布局的配置。其中，決定其配置位置的畫素布局的膜層資訊，包含藉由針對例如元件分離步驟、閘極電極形成步驟、源極、汲極區域等的注入步驟、光電二極體等的注入步驟以及配線步驟等的全部膜層以及全步驟，分別選擇出個別膜層或是若干膜層，以使畫素的位置配置成像本實施態樣這樣的資訊在內，自不待言。
接著，針對本實施態樣的半導體裝置（亦即固態成像元件）的製造方法，用圖6～圖9進行説明。圖6～圖9，係本實施態樣的半導體裝置的製造步驟中的俯視圖。以下，以畫素的製造方法為中心進行説明。
首先，如圖6所示的，準備包含複數個半導體晶片形成區域在內的半導體基板SB。接著，對半導體基板SB的主面利用離子注入法等注入P型的雜質 [ 例如B（硼）]，藉此在半導體基板的主面內形成井區域WL。
接著，在井區域WL上，用微影技術形成元件分離區域EI，藉此於半導體基板的頂面區隔劃分出分別構成畫素陣列部內的複數個畫素的的活性區域AR。此時，於半導體基板的主面也區隔劃分出畫素陣列部外的讀取電路CC1、CC2以及輸出電路OC（參照圖1）等的形成區域內的活性區域。在此，以STI（shallow trench isolation，淺溝槽隔離）方式形成由氧化矽膜所構成的元件分離區域EI。另外，亦可用LOCOS（local oxidation of silicon，矽局部氧化）方式形成元件分離區域EI。
在形成元件分離區域EI時，首先，在半導體基板SB上形成具有氧化矽膜以及矽氮化膜的堆疊構造的保護膜（圖中未顯示）。接著，在保護膜上形成光阻膜（圖中未顯示）。接著，使用2枚形成了既定遮罩圖案的光遮罩對光阻膜進行曝光。此時，對光阻膜實行分割曝光。
在此所謂分割曝光，並非利用1次曝光處理對在半導體基板SB的表面並排的第1曝光區域IG1以及第2曝光區域IG2進行曝光，而係藉由對各曝光區域逐次實行曝光處理，利用合計2次的曝光，對半導體晶片形成區域全部進行曝光。另外，本實施態樣，係針對將半導體晶圓中形成1枚半導體晶片的區域整體分割成2個曝光區域，並實行2次曝光的態樣進行説明，惟為了使形成1枚半導體晶片的區域整體曝光所實行的曝光次數以及所分割的曝光區域的數目亦可在3以上。
在對光阻膜實行分割曝光時，首先對第1曝光區域IG1使用第1遮罩進行曝光，以轉印遮罩圖案，接著對第2曝光區域IG2使用第2遮罩進行曝光，以轉印遮罩圖案。此時，第1曝光區域IG1與第2曝光區域IG2，在第3區域3A重疊。接著，對曝光後的光阻膜進行顯影，使該光阻膜形成圖案。
接著，將光阻膜當作遮罩使用，將從光阻膜露出的保護膜蝕刻除去。之後，將作為蝕刻用遮罩使用的光阻膜除去。接著，將保護膜當作遮罩使用並進行乾蝕刻，以在從保護膜露出的半導體基板SB的主面形成元件分離用的溝槽。之後，在該溝槽內埋入氧化矽膜，接著利用研磨法等將半導體基板SB上的氧化矽膜以及保護膜除去，藉此形成區隔劃分出包含活性區域AR在內的複數個活性區域的元件分離區域EI。亦即，在並未被元件分離區域EI所覆蓋的區域，且被保護膜所覆蓋的區域，活性區域（亦即半導體基板SB的主面）露出。
圖6顯示出在X軸方向上並排的3個畫素形成區域。1個畫素形成區域，具有成為受光部的活性區域AR，以及形成於其周圍的其他活性區域，亦即周邊電晶體用的活性區域。活性區域AR，係在其內側以之後的步驟形成2個光電二極體的區域。
在此，利用第1曝光區域IG1的曝光用的遮罩所形成的活性區域的圖案，比利用第2曝光區域IG2的曝光用的遮罩所形成的活性區域的圖案，以更往一方向偏移的方式形成。這是因為，在配置分割曝光用的遮罩時發生了位置偏移等情況。
活性區域的位置偏移，在第3區域3A的各活性區域AR內，在1個光電二極體的形成區域與該活性區域AR內的另1個光電二極體的形成區域之間產生。因此，於第3區域3A的活性區域AR的2邊，且係沿著X軸方向的2邊，於各自的中心部，形成了高低差DP。
另外，活性區域的位置偏移，在並未和第2曝光區域IG2重疊的第1曝光區域IG1，亦即第1區域1A，與在第3區域3A的活性區域AR內2個光電二極體的形成區域之中的靠近第1區域1A側的區域之間產生。同樣地，活性區域的位置偏移，在並未和第1曝光區域IG1重疊的第2曝光區域IG2，亦即第2區域2A，與在第3區域3A的活性區域AR內2個光電二極體的形成區域之中的靠近第2區域2A側的區域之間產生。
然而，第1區域1A與在第3區域3A的活性區域AR內2個光電二極體的形成區域之中的靠近第2區域2A側的區域之間，並未產生位置偏移。這是因為，該等區域的圖案，係利用第1曝光區域IG1的曝光用的第1遮罩所形成的關係。同樣地，第2區域2A與在第3區域3A的活性區域AR內2個光電二極體的形成區域之中的靠近第1區域1A側的區域之間，並未產生位置偏移。這是因為，該等區域的圖案，係利用第2曝光區域IG2的曝光用的第2遮罩所形成的關係。
接著，如圖7所示的，在形成轉移電晶體、重置電晶體、增幅電晶體以及選擇電晶體等各種MOS電晶體的各活性區域上，隔著閘極絶緣膜（圖中未顯示）形成閘極電極GE。具體而言，在半導體基板SB上利用CVD（Chemical Vapor Deposition，化學氣相沉積）法等堆疊絶緣膜以及多晶矽膜之後，藉由使用微影技術的蝕刻令該多晶矽膜以及該絶緣膜形成圖案，藉此形成由該絶緣膜所構成的上述閘極絶緣膜以及由該多晶矽膜所構成的上述閘極電極GE。
所形成的複數個閘極電極GE以及其下的閘極絶緣膜，具有在俯視下朝Y軸方向延伸的矩形圖案，並形成在既定的活性區域上。與活性區域AR鄰接形成的轉移電晶體的閘極電極GE，形成在從活性區域AR朝Y軸方向突出的半導體區域之上。在本實施態樣中，各畫素形成2個光電二極體，對應該等光電二極體，轉移電晶體亦形成2個，故上述突出部以及轉移電晶體的閘極電極GE也形成2個。構成活性區域AR的一部分的該2個突出部，在延伸的端部互相連接。另外，1個畫素內的2個轉移電晶體，亦可共有1支閘極電極GE。
另外，周邊電晶體（亦即重置電晶體、增幅電晶體以及選擇電晶體），在1個畫素的形成區域內，在與受光部（亦即活性區域AR）鄰接的另一活性區域上並排形成。因此，該等周邊電晶體的3支閘極電極GE以跨在該另一活性區域上的方式形成。該等3支閘極電極GE，在朝X軸方向延伸的該另一活性區域之上，沿X軸方向並排配置。
在形成閘極電極GE的步驟中，在如上所述的使多晶矽膜以及絶緣膜形成圖案時，與形成元件分離區域EI並限定出活性區域AR的上述步驟同樣地，實行分割曝光處理。因此，利用第1曝光區域IG1用的遮罩所形成的閘極電極GE，與利用第2曝光區域IG2用的遮罩所形成的閘極電極GE，其形成位置產生偏移。
接著，如圖8所示的，實行各種離子注入步驟。藉此，在各活性區域AR中的井區域WL的頂面內，形成N－ 型半導體區域N1、N2，另外，形成轉移電晶體的汲極區域，另外，在另一活性區域內，形成各周邊電晶體的源極、汲極區域。N－ 型半導體區域N1、N2，係藉由對半導體基板SB的主面注入並導入N型雜質 [ 例如P（磷）或As（砷）] 所形成。
藉由上述離子注入，於第1區域1A的活性區域AR，形成由N－ 型半導體區域N1以及井區域WL所構成的光電二極體PD1，以及由N－ 型半導體區域N2以及井區域WL所構成的光電二極體PD2。另外，於第2區域2A的活性區域AR，形成由N－ 型半導體區域N1以及井區域WL所構成的光電二極體PD3，以及由N－ 型半導體區域N2以及井區域WL所構成的光電二極體PD4。另外，於第3區域3A的活性區域AR，形成由N－ 型半導體區域N1以及井區域WL所構成的光電二極體PD3，以及由N－ 型半導體區域N2以及井區域WL所構成的光電二極體PD2。
另外，於各活性區域AR，藉由上述離子注入，分別形成由閘極電極GE以及閘極電極GE的兩側的源極、汲極區域所構成的轉移電晶體TX1、TX2。另外，於另一活性區域，藉由上述離子注入，分別形成由閘極電極GE以及閘極電極GE的兩側的源極、汲極區域所構成的重置電晶體RST、增幅電晶體AMI以及選擇電晶體SEL。
藉此，於第1區域1A，形成包含光電二極體PD1、PD2以及周邊電晶體在內的畫素PE1。另外，於第2區域2A，形成包含光電二極體PD3、PD4以及周邊電晶體在內的畫素PE2。另外，於第3區域3A，形成包含光電二極體PD3、PD2以及周邊電晶體在內的畫素PE3。
在畫素PE1中，轉移電晶體TX1，與光電二極體PD1鄰接並形成於第1區域1A的活性區域AR，轉移電晶體TX2，與光電二極體PD2鄰接並形成於第1區域1A的活性區域AR。在畫素PE2中，轉移電晶體TX1，與光電二極體PD3鄰接並形成於第2區域2A的活性區域AR，轉移電晶體TX2，與光電二極體PD4鄰接並形成於第2區域2A的活性區域AR。在畫素PE3中，轉移電晶體TX1，與光電二極體PD3鄰接並形成於第3區域3A的活性區域AR，轉移電晶體TX2，與光電二極體PD2鄰接並形成於第3區域3A的活性區域AR。
在上述的形成各種半導體區域的步驟中，係以光阻膜（圖中未顯示）為遮罩實行離子注入。在形成該光阻膜的圖案時，與上述的元件分離區域EI的形成步驟同樣地，實行分割曝光處理。各別實行曝光處理的分界，被劃定在與活性區域AR的形成步驟相同的位置。因此，例如，形成於第1區域1A的N－ 型半導體區域N1，與形成於第2區域2A的N－ 型半導體區域N1，以分界線DL為界，於形成位置產生偏移。另外，形成於第3區域3A的N－ 型半導體區域N1，與形成於第3區域3A的N－ 型半導體區域N2，以分界線DL為界，於形成位置產生偏移。
接著，如圖9所示的，在半導體基板SB上形成層間絶緣膜（圖中未顯示），之後，形成貫通層間絶緣膜的接觸栓塞CP。
之後，形成配線M1～M3（參照圖4）。具體而言，在半導體基板SB上形成第1層的層間絶緣膜，之後，形成貫通該層間絶緣膜的複數個接觸栓塞CP。接著，在第1層的層間絶緣膜上，形成與接觸栓塞CP連接的下層的配線M1。之後，在第1層的層間絶緣膜上形成第2層的層間絶緣膜，之後，形成貫通第2層的層間絶緣膜的介層栓塞以及該介層栓塞上的配線M2，再利用同樣的步驟，在配線M2上形成第3層的層間絶緣膜、介層栓塞、配線M3以及第4層的層間絶緣膜，藉此形成上層的配線。由第1層到第4層的層間絶緣膜所構成的堆疊膜，構成層間絶緣膜IF。
根據以上所述，完成本實施態樣的半導體裝置（亦即固態成像元件）。另外，亦可如圖4所示的，在層間絶緣膜IF上，依序形成濾色器CF以及微透鏡ML。
在形成上述的層間絶緣膜IF、接觸栓塞CP、介層栓塞以及配線M1～M3的步驟中，係實行使用光阻膜（圖中未顯示）作為遮罩的蝕刻以形成圖案。在形成該光阻膜的圖案時，與元件分離區域EI的形成步驟同樣地，實行分割曝光處理。分割實行曝光處理的分界，被劃定在與圖6所示之活性區域AR的形成步驟相同的位置。
本實施態樣的半導體裝置的製造方法，可獲得與用圖26的比較例所説明的上述的本實施態樣的半導體裝置同樣的功效。亦即，在此，在分別對彼此在第3區域3A中部分重疊的第1曝光區域IG1及第2曝光區域IG2實行分割曝光以形成固態成像元件的情況下，係利用各別的遮罩形成第3區域3A的畫素PE3內的2個光電二極體PD2、PD3。
此時，利用第1遮罩所形成的光電二極體PD2，在畫素PE3內，並非配置在包含利用第1遮罩所形成的畫素PE1在內的第1區域1A側，而係配置在包含利用第2遮罩所形成的畫素PE2在內的第2區域2A側。同樣地，利用第2遮罩所形成的光電二極體PD3，在畫素PE3內，並非配置在包含利用第2遮罩所形成的畫素PE2在內的第2區域2A側，而係配置在包含利用第1遮罩所形成的畫素PE1在內的第1區域1A側。亦即，在畫素PE3內，使利用各別的遮罩所形成的光電二極體PD2、PD3的配置交錯。
藉此，便可使第1曝光區域IG1與第2曝光區域IG2的分界部中的靜止影像輸出的高低差在影像上不易被識別。因此，可使固態成像元件所得到的影像的畫質提高，故可使半導體裝置的性能提高。
另外，即使在畫素PE3內的其中一方的光電二極體因為遮罩的位置偏移等原因而變得無法發揮功能的情況下，若該畫素PE3內另一方的光電二極體發揮功能，該輸出便會成為接近畫素PE1內的光電二極體PD1、PD2的輸出的平均値的數値，並成為接近畫素PE2內的光電二極體PD3、PD4的輸出的平均値的數値。其結果，在攝影所得到的影像中，在分別對應第1區域1A與第3區域3A之間以及第3區域3A與第2區域2A之間的部位，分割曝光所導致的輸出高低差會變得不易被識別。
另外，本實施態樣的製造方法，在所形成之固態成像元件的影像面相位差式自動對焦動作中，藉由使該分界部附近的修正量檢出的判定處理簡單化，便可減少算出時間。藉此，便可提高自動對焦的速度，故可使半導體裝置的性能提高。
（變化實施例1） 以下，針對本實施態樣的變化實施例1，用圖10進行説明。圖10，係表示本實施態樣的變化實施例1的半導體裝置的平面布局。
本變化實施例，於第3區域3A，配置畫素PE4，在畫素PE4內，光電二極體PD2、PD3並未交錯配置，此點與用圖2所説明的布局不同。亦即，在第3區域3A，在Y軸方向上，畫素PE4以及具有與圖2相同之構造的畫素PE3，交替配置。在畫素PE4內，利用第1曝光區域IG1用的遮罩所形成的光電二極體PD2，配置在具有利用第1曝光區域IG1用的遮罩所形成的畫素PE1的第1區域1A側。另外，在畫素PE4內，利用第2曝光區域IG2用的遮罩所形成的光電二極體PD3，配置在具有利用第2曝光區域IG2用的遮罩所形成的畫素PE2的第2區域2A側。
因此，於第3區域3A，在Y軸方向上，利用不同遮罩所形成的光電二極體PD2、PD3交替並排且複數配置的列，在X軸方向上並排形成2列。
藉由設置成該等配置構造，可使因為微透鏡ML的左右非對稱性所導致的2個光電二極體之間的輸出差，在Y軸方向（列方向）上平均化。因此，除了用圖1～圖9所説明的功效之外，更可獲得使X軸方向（行方向）上的第1曝光區域IG1與第2曝光區域IG2之間的輸出高低差不易被識別的功效。
具體而言，在影像面相位差式的對焦檢出中，若固態成像元件上的微透鏡的形狀並未形成對稱，則在畫素內的2個光電二極體之間會產生輸出差。然而，由於製造上的問題，欲使微透鏡形成完全對稱的形狀非常困難，故雖非常小，惟在光電二極體之間仍會產生輸出差。
本變化實施例，在沿Y軸方向相鄰的畫素PE3、PE4之間交換光電二極體PD2、PD3的配置，使畫素PE3、PE4之間的輸出値資訊平均化，藉此便可防止上述輸出差的發生。因此，可減少在攝影所得到的影像上的輸出高低差。
另外，如圖11所示的，在第3區域3A內，在Y軸方向上將畫素PE3、PE5交替並排，並在畫素PE5內配置光電二極體PD1、PD4，亦可獲得與圖10所示之固態成像元件同樣的功效。亦即，在畫素PE5內，在靠近第1區域1A的該側配置了光電二極體PD1，在靠近第2區域2A的該側配置了光電二極體PD4。圖11，係表示本實施態樣的變化實施例1的半導體裝置的平面布局。
畫素PE5內的光電二極體PD1，與畫素PE1內的光電二極體PD1、PD2同樣地，係利用第1曝光區域IG1用的遮罩所形成的受光元件，光電二極體PD4，與畫素PE2內的光電二極體PD3、PD4同樣地，係利用第2曝光區域IG2用的遮罩所形成的受光元件。
另外，如圖12所示的，在第3區域3A內，在Y軸方向上將畫素PE4、PE8交替並排，並在畫素PE8內配置光電二極體PD4、PD1，亦可獲得與圖10以及圖11所示之固態成像元件同樣的功效。畫素PE4，係具有與圖10同樣之構造者。在畫素PE8內，在靠近第1區域1A的該側配置了光電二極體PD4，在靠近第2區域2A的該側配置了光電二極體PD1。圖12，係表示本實施態樣的變化實施例1的半導體裝置的平面布局。
畫素PE8內的光電二極體PD1，與畫素PE1內的光電二極體PD1、PD2同樣地，係利用第1曝光區域IG1用的遮罩所形成的受光元件，光電二極體PD4，與畫素PE2內的光電二極體PD3、PD4同樣地，係利用第2曝光區域IG2用的遮罩所形成的受光元件。
（變化實施例2） 以下，針對本實施態樣的變化實施例2，用圖13進行説明。圖13，係表示本實施態樣的變化實施例2的半導體裝置的平面布局。
本變化實施例，在第3區域3A中，除了由在Y軸方向上並排的複數個畫素PE3所構成的1列之外，更配置了由在Y軸方向上並排的複數個畫素PE4所構成的1列，此點與用圖2所説明的布局不同。畫素PE4，係具有與圖10同樣之構造者。由複數個畫素PE3所構成的1列與由複數個畫素PE4所構成的1列，在X軸方向上並排配置，畫素PE3的列配置在靠近第2區域2A的該側，畫素PE4的列配置在第1區域1A側。
亦即，圖13所示之布局，具有將在圖2所示之第3區域3A中在Y軸方向上並排的1列的畫素，在第3區域3A內以線對稱的方式更並排1列的構造。
在本變化實施例中，當在第3區域3A中，具有將光電二極體的形成位置左右交換的構造（亦即光電二極體交錯配置的構造）的畫素僅為1列時，藉由使第1曝光區域IG1以及第2曝光區域IG2之間的影像上的輸出高低差逐漸地變化，便可使輸出高低差不易被識別。然而，由於使該輸出高低差逐漸地變化的區域的寬度較小，故會有輸出高低差在影像上容易被識別之虞。
因此，本變化實施例，將形成於第3區域3A的畫素列設為2列，使左右的曝光區域的輸出差更平均並減少。藉此，除了用圖1～圖9所説明的功效之外，更可獲得在對應影像上的分割曝光的分界部的部位，使輸出高低差更不易被識別的功效。亦即，可擴大能夠使分界部的輸出高低差平均化的區域，並可使左右的輸出高低差在視覺上不易被識別。
另外，藉由像這樣將畫素PE3與畫素PE4在X軸方向上並排配置，意味著形成相對於微透鏡ML將2個光電二極體PD2、PD3的配置相互交換的列。藉此，便可使因為微透鏡ML的形狀的非對稱性所導致的輸出差平均化，並使該輸出差在影像上不易被識別。
另外，亦可如圖14所示的，分別在第3區域3A的2列中，在Y軸方向上，將畫素PE3與畫素PE4交替並排配置複數個。此時，在X軸方向上，將畫素PE3與畫素PE4並排配置。圖14，係表示本實施態樣的變化實施例2的半導體裝置的平面布局。
亦即，圖14所示之布局，具有將在圖10所示之第3區域3A中在Y軸方向上並排的1列畫素，在第3區域3A內以線對稱的方式更並排1列的構造。
藉此，由於可使在第3區域3A且在X軸方向上並排的各列之間以及在第3區域3A且在Y軸方向上並排的各行之間的輸出差平均化，故比起圖13所示之固態成像元件而言，可使影像上的輸出高低差更不易被識別。
另外，如圖15所示的，於第3區域3A，配置畫素PE3、PE4、PE5以及PE8，亦可獲得與圖14的固態成像元件同樣的功效。圖15，係表示本實施態樣的變化實施例2的半導體裝置的平面布局。
亦即，在此，第在3區域3A中，在既定的行，將畫素PE5、PE8並排配置，在與該行在Y軸方向上相鄰的另一行，將畫素PE3、PE4並排。換言之，在沿Y軸方向相鄰的各畫素PE3之間配置畫素PE8，在沿Y軸方向相鄰的各畫素PE4之間配置畫素PE5。在第3區域3A中，在第1區域1A側配置了包含畫素PE4、PE5在內的列，在第2區域2A側配置了包含畫素PE3、PE8在內的列。
（變化實施例3） 以下，針對本實施態樣的變化實施例3，用圖16進行説明。圖16，係表示本實施態樣的變化實施例3的半導體裝置的平面布局。
本變化實施例，在第3區域3A中，將由在Y軸方向上並排的複數個畫素PE3所構成的列，在X軸方向上並排配置3列，此點與用圖2所説明的布局不同。像這樣，藉由將第3區域3A的列數設為3列，使第1曝光區域IG1與第2曝光區域IG2的輸出差在較廣範圍平均化而減少。藉此，便可使在影像上的分割區域中的輸出高低差更不易被識別。
在此，在第3區域3A中係將畫素PE3配置成行列狀，惟亦可將圖10的畫素PE4配置成行列狀。亦即，亦可在並排於第3區域3A的畫素內，將利用第1曝光區域IG1用的遮罩所形成的光電二極體PD2配置在第1區域1A側，並將利用第2曝光區域IG2用的遮罩所形成的光電二極體PD3配置在第2區域2A側。此時，由於存在相對於微透鏡ML將2個光電二極體的位置相對地交換的畫素，故亦可使因為微透鏡ML的形狀的非對稱性所導致的輸出差平均化。
另外，在此係針對在第3區域3A中在X軸方向上並排的列數為3列的情況進行説明，惟該列數亦可在4列以上。
另外，亦可如圖17所示的，分別在第3區域3A的複數列中，在Y軸方向上將畫素PE3與畫素PE4交替並排配置複數個。此時，在第3區域3A內的既定的行，在X軸方向上僅並排配置複數個畫素PE3，在Y軸方向上與該行相鄰的另一行，在X軸方向上僅並排配置複數個畫素PE4。圖17，係表示本實施態樣的變化實施例3的半導體裝置的平面布局。
此時，除了X軸方向的第1曝光區域IG1以及第2曝光區域IG2之間以外，更可使Y軸方向的輸出差平均化。
另外，亦可如圖18所示的，分別在第3區域3A的複數列中，在Y軸方向上將畫素PE3與畫素PE8交替並排配置複數個。圖18，係表示本實施態樣的變化實施例3的半導體裝置的平面布局。
此時，在第3區域3A內的既定的行，在X軸方向上僅畫素PE3並排配置複數個，在Y軸方向上與該行相鄰的另一行，在X軸方向上僅畫素PE8並排配置複數個。畫素PE8，具有與用圖12所説明的畫素PE8同樣的構造。
此時，除了X軸方向的第1曝光區域IG1以及第2曝光區域IG2之間以外，更可使Y軸方向的輸出差平均化。再者，由於形成於每一行的光電二極體並不相同，故除了X軸方向的第1曝光區域IG1以及第2曝光區域IG2之間以外，更可使Y軸方向的輸出差平均化。
（變化實施例4） 以下，針對本實施態樣的變化實施例4，用圖19進行説明。圖19，係表示本實施態樣的變化實施例4的半導體裝置的平面布局。
本變化實施例，在形成於第3區域3A的畫素PE6內以及畫素PE7內的光電二極體PD5、PD6的各自的俯視面積，比第1區域1A以及第2區域2A的光電二極體PD1～4更大，此點與用圖10所説明的布局不同。
畫素PE6、PE7，均具有光電二極體PD5、PD6各1個。在畫素PE6內，光電二極體PD5配置在第2區域2A側，光電二極體PD6配置在第1區域1A側。相反地，在畫素PE7內，光電二極體PD5配置在第1區域1A側，光電二極體PD6配置在第2區域2A側。光電二極體PD5，與光電二極體PD1、PD2同樣地，係利用第1曝光區域IG1用的遮罩所形成的受光元件，光電二極體PD6，與光電二極體PD3、PD4同樣地，係利用第2曝光區域IG2用的遮罩所形成的受光元件。
亦即，在畫素PE6、PE7的各自的內部，利用不同的遮罩形成光電二極體PD5、PD6此點，以及，在沿Y軸方向並排的畫素PE6、PE7的各自之中，內部的光電二極體的配置交替此點，本變化實施例與用圖10所説明的布局相同。
在此，僅在分界區域（第3區域3A）的畫素PE6、PE7中，使光電二極體PD5、PD6的面積擴大。當發生分割曝光所導致之疊合偏移等情況時，會有1個畫素內的光電二極體的面積單側實質減少之虞。此時，第3區域3A的一部分的光電二極體的輸出會降低，進而會發生畫質降低以及自動對焦延遲等問題。相對於此，本變化實施例，由於設計成將構成第3區域3A的畫素PE6、PE7的光電二極體PD5、PD6擴大的布局，故可減輕該輸出降低的影響。因此，可使在影像上的分割區域中的輸出高低差不易被識別。
為了將光電二極體形成得比較大，只要在圖3所示的活性區域AR內，使形成N－ 型半導體區域N1以及N2的面積增大即可。另外，亦可與光電二極體一起，使圖3所示的活性區域AR的面積增大。
另外，亦可如圖20所示的，使光電二極體PD5、PD6的各自的俯視面積，比第1區域1A以及第2區域2A的光電二極體PD1～PD4更小。圖20，係表示本實施態樣的變化實施例4的半導體裝置的平面布局。此時，因為第1曝光區域IG1以及第2曝光區域IG2的各自所使用之遮罩的疊合偏移，各活性區域之間或各光電二極體之間的距離縮小，可防止在活性區域之間或光電二極體之間發生洩漏。因此，可防止因為該洩漏而導致第3區域3A的輸出高低差的發生以及自動對焦延遲的發生。
另外，在此，可分別在畫素PE6內以及畫素PE7內，確保光電二極體PD5、PD6的相互之間的間隔較大。另外，可確保光電二極體PD5、PD6各自與包含該光電二極體PD5、PD6在內的活性區域的端部的距離較大。因此，在因為第1曝光區域IG1以及第2曝光區域IG2的各自所使用的遮罩的疊合偏移，而活性區域或光電二極體的形成位置發生偏移的情況下，可防止光電二極體的面積縮小。因此，可防止在影像上的分割區域中的輸出高低差產生。
為了將光電二極體形成得比較小，只要在圖3所示的活性區域AR內，使形成N－ 型半導體區域N1以及N2的面積縮小即可。
另外，亦可如圖21所示的，在第3區域3A的各畫素內的光電二極體PD5、PD6之中，使光電二極體PD5的大小分別比光電二極體PD1～PD4更大，並使光電二極體PD6的大小分別比光電二極體PD1～PD4更小。圖21，係表示本實施態樣的變化實施例4的半導體裝置的平面布局。
像這樣，藉由預先在第3區域3A的畫素PE6、PE7的各自的內部，設定布局較大的光電二極體PD5與布局較小的光電二極體PD6，便具有在對第1曝光區域IG1或第2曝光區域IG2的曝光結束的光電二極體的圖案尺寸於製造時進行尺寸測定監視的情況下，更容易特定出測定位置此等功效。
另外，在此，可分別在畫素PE6內以及畫素PE7內，確保光電二極體PD5、PD6彼此之間的間隔較大。另外，可確保光電二極體PD6與包含該光電二極體PD6在內的活性區域的端部的距離較大。
因此，在因為第1曝光區域IG1以及第2曝光區域IG2的各自所使用的遮罩的疊合偏移，而活性區域、光電二極體PD5、PD6的形成位置發生偏移的情況下，可防止光電二極體PD6的面積縮小。另外，藉由將光電二極體PD6形成得比較小，便可防止在光電二極體PD5以及PD6之間發生洩漏情況。因此，可防止在影像上的分割區域中的輸出高低差產生。
另外，亦可如圖22所示的，在第3區域3A將複數個畫素PE3沿Y軸方向並排配置1列，並使第1區域1A以及第2區域2A的各畫素所具有的2個光電二極體的其中一方的面積縮小。圖22，係表示本實施態樣的變化實施例4的半導體裝置的平面布局。
圖22所示的構造，在第1區域1A以及第2區域2A中，一部分的光電二極體PD1～PD4，具有比其他光電二極體更小的面積，此點與圖2所示的構造不同。
亦即，在沿X軸方向並排的既定的行的畫素PE1內，光電二極體PD1的面積比光電二極體PD2的面積更小。另外，在與該行沿Y軸方向相鄰的另一行的畫素PE1內，光電二極體PD2的面積比光電二極體PD1的面積更小。
像這樣，第1區域1A的畫素PE1，具有面積比較小的光電二極體，該光電二極體的面積，比畫素PE3內的光電二極體PD2、PD3的各自的面積更小。另外，在畫素PE1內，與具有比較小的面積的上述光電二極體並排配置的另一光電二極體，具有與畫素PE3內的光電二極體PD2、PD3相等的面積（以下有時會稱為標準面積）。
在第1區域1A的既定的列，在Y軸方向上，具有標準面積的光電二極體PD1與面積比該光電二極體PD1更小的光電二極體PD1交替並排配置。另外，在第1區域1A中，在與該列相鄰的另一列，在Y軸方向上，具有標準面積的光電二極體PD2與面積比該光電二極體PD2更小的光電二極體PD2交替並排配置。
另外，在第1區域1A的既定的行，在X軸方向上，具有標準面積的光電二極體PD1與面積比該光電二極體PD1更小的光電二極體PD2交替並排配置。另外，在第1區域1A中，在與該行相鄰的另一行，在X軸方向上，具有標準面積的光電二極體PD2與面積比該光電二極體PD2更小的光電二極體PD1交替並排配置。
同樣地，第2區域2A的畫素PE2，具有面積比較小的光電二極體，該光電二極體的面積，比畫素PE3內的光電二極體PD2、PD3的各自的面積更小。另外，在畫素PE2內，與具有比較小的面積的上述光電二極體並排配置的另一光電二極體，具有與畫素PE3內的光電二極體PD2、PD3相等的面積。
在第2區域2A的既定的列，在Y軸方向上，具有標準面積的光電二極體PD3與面積比該光電二極體PD3更小的光電二極體PD3交替並排配置。另外，在第2區域2A中，在與該列相鄰的另一列，在Y軸方向上，具有標準面積的光電二極體PD4與面積比該光電二極體PD4更小的光電二極體PD4交替並排配置。
另外，在第2區域2A的既定的行，在X軸方向上，具有標準面積的光電二極體PD3與面積比該光電二極體PD3更小的光電二極體PD4交替並排配置。另外，在第2區域2A中，在與該行相鄰的另一行，在X軸方向上，具有標準面積的光電二極體PD4與面積比該光電二極體PD4更小的光電二極體PD3交替並排配置。
在此，在畫素陣列部的既定的行中，畫素PE1具有面積較小的光電二極體PD1，畫素PE2具有面積較小的光電二極體PD3，在與該行相鄰的另一行，畫素PE1具有面積較小的光電二極體PD2，畫素PE2具有面積較小的光電二極體PD4。
像這樣，圖22所示的布局，在分別形成於分界區域（第3區域3A）以外的畫素PE1、PE2的活性區域或光電二極體的面積設定面積差。吾人認為，在第3區域3A，因為分割曝光所使用的2個遮罩的疊合誤差等，會使1個畫素PE3內的光電二極體PD2、PD3的彼此之間產生輸出差。此時，如圖22所示的，藉由在第3區域3A以外的區域的畫素PE1、PE2的各自所具有的2個光電二極體的彼此之間預先設定尺寸差，便可使在畫素陣列部並排的全部畫素PE1～PE3的輸出平均化。
亦即，即使在畫素PE3中2個光電二極體產生輸出差，仍可使該輸出差在固態成像元件整體中不顯著。在此，由於在各行中並排的複數個光電二極體的面積的大小交替改變，故當吾人觀察用該固態成像元件所得到的影像整體時，在分界區域的輸出差會變得不易被識別。藉此，便可防止因為分割曝光所導致之影像異常的發生。
另外，根據半導體裝置的製造裝置的不同，即使欲將形成於各畫素的2個光電二極體形成為相同面積，有時一方的光電二極體仍會意外地形成得比較大。當使用具有該等特性的製造裝置時，藉由如圖22所示的預先將畫素PE1、PE2的各自的內部的光電二極體PD1、PD3的面積設計得比較小，便可防止各光電二極體的面積產生差異。藉此，便可防止因為分割曝光所導致的影像異常的發生。該等特性，會在例如在半導體裝置的製造步驟中對在主面具有高低差的半導體基板形成光電二極體等情況下發生。
另外，由於畫素PE1、PE2的各自的內部的2個光電二極體的面積存在差異，故當在圖22所示的固態成像元件中實行影像面相位差式自動對焦時，會藉由比較例如在X軸方向以及Y軸方向上相鄰的4個畫素的各自的內部的左側的光電二極體的輸出的平均値與該4個畫素的各自的內部的右側的光電二極體的輸出的平均値，來判斷是否對焦。
（實施態樣2） 以下，針對本實施態樣2的半導體裝置，用圖23進行説明。圖23，係表示本實施態樣的半導體裝置的平面布局。
本實施態樣，在第3區域3A的畫素內，僅配置1個面積比光電二極體PD1～PD4更大的光電二極體，且並未配置其他的光電二極體，此點與用圖2所説明的前述實施態樣的構造不同。
如圖23所示的，於第3區域3A，畫素PE9以及畫素PE10，在Y軸方向上交替並排配置複數個。畫素PE9、PE10各自僅具有1個光電二極體。換言之，在第3區域3A，與1個微透鏡ML在俯視下重疊的光電二極體僅為1個。畫素PE9，具有俯視面積分別比光電二極體PD1～PD4更大的光電二極體PD7。另外，畫素PE10，具有俯視面積分別比光電二極體PD1～PD4更大的光電二極體PD8。
光電二極體PD7、PD8彼此具有相等的面積。光電二極體PD7、PD8的各自的面積，接近光電二極體PD1的面積與光電二極體PD2的面積相加的大小。亦即，光電二極體PD7、PD8的各自的面積，接近光電二極體PD3的面積與光電二極體PD4的面積相加的大小。
光電二極體PD7，與光電二極體PD1、PD2同樣地，係利用第1曝光區域IG1用的遮罩所形成的受光元件。光電二極體PD8，與光電二極體PD3、PD4同樣地，係利用第2曝光區域IG2用的遮罩所形成的受光元件。亦即，在第3區域3A，在Y軸方向上，利用不同的遮罩所形成的光電二極體PD7、PD8交替配置。
在此，為了在固態成像元件中實行影像面相位差式自動對焦，畫素陣列部的大部分的畫素會形成2個光電二極體，惟在第3區域3A，各畫素僅形成1個光電二極體。因此，第3區域3A的畫素PE9、PE10，不會實行影像面相位差式自動對焦。
當於第3區域3A的畫素形成2個光電二極體時，因為在分割曝光中所使用的2個遮罩的疊合誤差等原因，會有在該2個光電二極體之間產生輸出差，且攝影所得到的影像產生異常之虞。相對於此，在本實施態樣中，由於第3區域3A的畫素PE9、PE10各自所形成的光電二極體的數目僅為1個，故可防止因為分割曝光而導致第3區域3A的畫素產生輸出差。
本實施態樣，由於僅以第1曝光區域IG1用的遮罩形成畫素PE9的活性區域以及光電二極體等，故不會因為在畫素PE9內活性區域的一部分發生偏移等原因，而使光電二極體面積發生變動。同樣地，由於僅以第2曝光區域IG2用的遮罩形成畫素PE10的活性區域以及光電二極體等，故在畫素PE10內光電二極體面積不會發生變動。藉此，便可有效地防止在利用固態成像元件所得到的靜止影像中，在對應分割區域的部位產生高低差。
（變化實施例） 另外，亦可如圖24以及圖25所示的，在第3區域3A中，在畫素PE9與畫素PE10之間，設置具有2個光電二極體的畫素。圖24以及圖25，係本實施態樣的變化實施例的半導體裝置的平面布局。
圖24，顯示出在第3區域3A中，在畫素PE9與畫素PE10之間，配置了具有光電二極體PD3、PD2的畫素PE3的構造。亦即，在第3區域3A，在Y軸方向上依序配置了畫素PE3、PE9、PE3、PE10以及PE3。畫素PE3的構造，與用圖2所説明的畫素PE3相同。
圖25，顯示出在第3區域3A中，在畫素PE9與畫素PE10之間，配置了具有光電二極體PD1、PD4的畫素PE5的構造。亦即，在第3區域3A，在Y軸方向上依序配置了畫素PE9、PE5、PE10、PE5以及PE9。畫素PE5的構造，與用圖11所説明的畫素PE5相同。
圖24以及圖25所示的本變化實施例，於曝光區域重疊的第3區域3A，配置僅具有1個光電二極體的畫素，藉此便可減少畫素的輸出高低差，而且，亦配置具有2個光電二極體的畫素，藉此便可在第3區域3A的一部分實行對焦檢出。
以上，係根據實施態樣具體説明本發明人之發明，惟本發明並非僅限於前述實施態樣，在不超出其發明精神的範圍內可作出各種變更，自不待言。
1A‧‧‧第1區域
2A‧‧‧第2區域
3A‧‧‧第3區域
A-A‧‧‧剖面線
AMI‧‧‧增幅電晶體
AR‧‧‧活性區域
CC1、CC2‧‧‧讀取電路
CF‧‧‧濾色器
COC‧‧‧控制電路
CP‧‧‧接觸栓塞
DL‧‧‧分界線
DP‧‧‧高低差
EI‧‧‧元件分離區域
FD‧‧‧浮置擴散部
GE‧‧‧閘極電極
GND‧‧‧接地電位
IF‧‧‧層間絶緣膜
IG1‧‧‧第1曝光區域
IG2‧‧‧第2曝光區域
M1、M2、M3‧‧‧配線
ML‧‧‧微透鏡
N1、N2‧‧‧N－型半導體區域
OC‧‧‧輸出電路
OL‧‧‧輸出線
PD1、PD2、PD3、PD4、PD5、PD6、PD7、PD8‧‧‧光電二極體
PE、PE1、PE10、PE2、PE3、PE4、PE5、PE6、PE7、PE8、PE9‧‧‧畫素
PEA‧‧‧畫素陣列部
PEB、PEW‧‧‧畫素
RC‧‧‧行選擇電路
RST‧‧‧重置電晶體
SB‧‧‧半導體基板
SEL‧‧‧選擇電晶體
TX1、TX2‧‧‧轉移電晶體
VCC‧‧‧正側電源電位
WL‧‧‧井區域
X、Y‧‧‧方向
[圖1] 係表示本發明之實施態樣1的半導體裝置的構造的概略圖。 [圖2] 係將圖1的一部分放大表示的平面布局。 [圖3] 係表示本發明之實施態樣1的半導體裝置的平面布局。 [圖4] 係圖3的A－A線的剖面圖。 [圖5] 係表示本發明之實施態樣1的半導體裝置的等價電路圖。 [圖6] 係說明本發明之實施態樣1的半導體裝置的製造步驟的俯視圖。 [圖7] 係説明接續圖6的半導體裝置的製造步驟的俯視圖。 [圖8] 係説明接續圖7的半導體裝置的製造步驟的俯視圖。 [圖9] 係説明接續圖8的半導體裝置的製造步驟的俯視圖。 [圖10] 係表示本發明之實施態樣1的變化實施例1的半導體裝置的平面布局。 [圖11] 係表示本發明之實施態樣1的變化實施例1的半導體裝置的平面布局。 [圖12] 係表示本發明之實施態樣1的變化實施例1的半導體裝置的平面布局。 [圖13] 係表示本發明之實施態樣1的變化實施例2的半導體裝置的平面布局。 [圖14] 係表示本發明之實施態樣1的變化實施例2的半導體裝置的平面布局。 [圖15] 係表示本發明之實施態樣1的變化實施例2的半導體裝置的平面布局。 [圖16] 係表示本發明之實施態樣1的變化實施例3的半導體裝置的平面布局。 [圖17] 係表示本發明之實施態樣1的變化實施例3的半導體裝置的平面布局。 [圖18] 係表示本發明之實施態樣1的變化實施例3的半導體裝置的平面布局。 [圖19] 係表示本發明之實施態樣1的變化實施例4的半導體裝置的平面布局。 [圖20] 係表示本發明之實施態樣1的變化實施例4的半導體裝置的平面布局。 [圖21] 係表示本發明之實施態樣1的變化實施例4的半導體裝置的平面布局。 [圖22] 係表示本發明之實施態樣1的變化實施例4的半導體裝置的平面布局。 [圖23] 係表示本發明之實施態樣2的半導體裝置的平面布局。 [圖24] 係表示本發明之實施態樣2的變化實施例的半導體裝置的平面布局。 [圖25] 係表示本發明之實施態樣2的變化實施例的半導體裝置的平面布局。 [圖26] 係表示比較例的半導體裝置的平面布局。
1A‧‧‧第1區域
2A‧‧‧第2區域
3A‧‧‧第3區域
IG1‧‧‧第1曝光區域
IG2‧‧‧第2曝光區域
ML‧‧‧微透鏡
PD1、PD2、PD3、PD4‧‧‧光電二極體
PE1、PE2、PE3‧‧‧畫素
X、Y‧‧‧方向

Claims (15)

  1. 一種半導體裝置，其包含固態成像元件，該固態成像元件具有： 半導體基板，其具有在沿著主面的第1方向上依序並排的第1區域、第2區域，及介於該第1區域與該第2區域之間的第3區域； 第1畫素，其在該第1區域中，於該第1方向及與該第1方向直交的第2方向上複數並排配置成行列狀； 第2畫素，其在該第2區域中，在該第1方向以及該第2方向上複數並排配置成行列狀； 第3畫素，其形成於該第3區域；以及 第1光電二極體、第2光電二極體、第3光電二極體與第4光電二極體，其在該半導體基板的主面各自形成複數個； 該半導體裝置的特徵為： 在該第1畫素內，該第1光電二極體以及該第2光電二極體在該第1方向上依序並排配置； 在該第2畫素內，該第3光電二極體以及該第4光電二極體在該第1方向上依序並排配置； 在沿該第1方向與該複數個第1畫素以及該複數個第2畫素並排配置的該第3畫素內，配置了該第2光電二極體以及該第3光電二極體； 該第3光電二極體以及該第4光電二極體，相對於該第1光電二極體以及該第2光電二極體，配置於在俯視下朝一方向偏移的位置； 在各該第3畫素之中，該第2光電二極體，配置在比該第3光電二極體更靠近該第2區域的位置。
  2. 如申請專利範圍第1項之半導體裝置，其中， 在該第3區域中，更具有與該第3畫素在該第2方向上並排的第4畫素； 在沿該第1方向與該複數個第1畫素以及該複數個第2畫素並排配置的該第4畫素內，配置了該第2光電二極體以及該第3光電二極體； 在該第4畫素內，該第3光電二極體，配置在比該第2光電二極體更靠近該第2區域的位置。
  3. 如申請專利範圍第1項之半導體裝置，其中， 在該第3區域中，更具有與該第3畫素在該第2方向上並排的第5畫素； 在沿該第1方向與該複數個第1畫素以及該複數個第2畫素並排配置的該第5畫素內，配置了該第1光電二極體以及該第4光電二極體； 在該第5畫素內，該第4光電二極體，配置在比該第1光電二極體更靠近該第2區域的位置。
  4. 如申請專利範圍第1項之半導體裝置，其中， 在該第3區域中，更具有與該第3畫素在該第1方向上並排的第6畫素； 在該第6畫素內，配置了該第2光電二極體以及該第3光電二極體； 在該第6畫素內，該第3光電二極體，配置在比該第2光電二極體更靠近該第2區域的位置。
  5. 如申請專利範圍第4項之半導體裝置，其中， 在該第3區域中，更具有與該第3畫素在該第2方向上並排的第4畫素，以及與該第6畫素在該第2方向上並排的第7畫素； 在該第4畫素內以及該第7畫素內，各自配置了該第2光電二極體以及該第3光電二極體； 在該第4畫素內，該第3光電二極體，配置在比該第2光電二極體更靠近該第2區域的位置； 在該第7畫素內，該第2光電二極體，配置在比該第3光電二極體更靠近該第2區域的位置。
  6. 如申請專利範圍第4項之半導體裝置，其中， 在該第3區域中，更具有與該第3畫素在該第2方向上並排的第8畫素，以及與該第6畫素在該第2方向上並排的第5畫素； 在該第5畫素內以及該第8畫素內，各自配置了該第1光電二極體以及該第4光電二極體； 在該第5畫素內，該第4光電二極體，配置在比該第1光電二極體更靠近該第2區域的位置； 在該第8畫素內，該第1光電二極體，配置在比該第4光電二極體更靠近該第2區域的位置。
  7. 如申請專利範圍第1項之半導體裝置，其中， 在該第3區域中，該第3畫素，在該第1方向及該第2方向上成行列狀配置了複數個。
  8. 如申請專利範圍第2項之半導體裝置，其中， 在該第3區域中，該第3畫素以及該第4畫素，各自在該第1方向上並排配置複數個。
  9. 如申請專利範圍第1項之半導體裝置，其中， 在該第3區域中，更具有與該第3畫素在該第2方向上並排的第9畫素； 在該第3區域中，該第3畫素以及該第9畫素，各自在該第1方向上並排配置複數個； 在該第9畫素內，配置了該第1光電二極體以及該第4光電二極體； 在該第9畫素內，該第1光電二極體，配置在比該第4光電二極體更靠近該第2區域的位置。
  10. 如申請專利範圍第1項之半導體裝置，其中， 該第3區域的該第2光電二極體以及該第3光電二極體，其俯視面積比該第1區域以及該第2區域的該第2光電二極體以及該第3光電二極體更大。
  11. 如申請專利範圍第1項之半導體裝置，其中， 該第3區域的該第2光電二極體以及該第3光電二極體，其俯視面積比該第1區域以及該第2區域的該第2光電二極體以及該第3光電二極體更小。
  12. 如申請專利範圍第1項之半導體裝置，其中， 該第3區域的該第2光電二極體，其俯視面積比該第1區域的該第2光電二極體更大； 該第3區域的該第3光電二極體，其俯視面積比該第2區域的該第3光電二極體更小。
  13. 一種半導體裝置，包含固態成像元件，該固態成像元件具有： 半導體基板，其具有在沿著主面的第1方向上依序並排的第1區域、第3區域以及第2區域； 第1畫素以及第4畫素，其在該第1區域中，在與該第1方向直交的第2方向上並排配置； 第2畫素以及第5畫素，其在該第2區域中，在該第2方向上並排配置； 第3畫素以及第6畫素，其在該第3區域中，在該第2方向上並排配置；以及 第1光電二極體、第2光電二極體、第3光電二極體、第4光電二極體、第5光電二極體、第6光電二極體、第7光電二極體、第8光電二極體、第9光電二極體、第10光電二極體、第11光電二極體以及第12光電二極體，其形成於該半導體基板的主面； 該半導體裝置的特徵為： 在該第1方向上，該第1畫素、該第2畫素以及該第3畫素，互相並排配置； 在該第1方向上，該第4畫素、該第5畫素以及該第6畫素，互相並排配置； 在該第1畫素內，該第1光電二極體以及該第2光電二極體在該第1方向上依序並排配置； 在該第2畫素內，該第3光電二極體以及該第4光電二極體在該第1方向上依序並排配置； 在該第3畫素內，配置了該第5光電二極體以及該第6光電二極體； 在該第4畫素內，該第7光電二極體以及該第8光電二極體在該第1方向上依序並排配置； 在該第5畫素內，該第9光電二極體以及該第10光電二極體在該第1方向上依序並排配置； 在該第6畫素內，配置了該第11光電二極體以及該第12光電二極體； 該第3光電二極體、該第4光電二極體、該第5光電二極體、該第9光電二極體、該第10光電二極體以及該第11光電二極體，相對於該第1光電二極體、該第2光電二極體、該第6光電二極體、該第7光電二極體、該第8光電二極體以及該第12光電二極體，配置於在俯視下朝一方向偏移的位置； 在該第3畫素內，該第6光電二極體，配置在比該第5光電二極體更靠近該第2區域的位置； 在該第6畫素內，該第12光電二極體，配置在比該第11光電二極體更靠近該第2區域的位置； 該第1光電二極體，其俯視面積比該第2光電二極體以及該第6光電二極體更小； 該第3光電二極體，其俯視面積比該第4光電二極體以及該第5光電二極體更小； 該第8光電二極體，其俯視面積比該第7光電二極體以及該第12光電二極體更小； 該第10光電二極體，其俯視面積比該第9光電二極體以及該第11光電二極體更小。
  14. 一種半導體裝置，其包含固態成像元件，該固態成像元件具有： 半導體基板，其具有在沿著主面的第1方向上依序並排的第1區域、第3區域以及第2區域； 第1畫素以及第4畫素，其在該第1區域中，在與該第1方向直交的第2方向上並排配置； 第2畫素以及第5畫素，其在該第2區域中，在該第2方向上並排配置； 第3畫素以及第6畫素，其在該第3區域中，在該第2方向上並排配置；以及 複數個第1光電二極體、複數個第2光電二極體、第3光電二極體以及第4光電二極體，其形成於該半導體基板的主面； 該半導體裝置的特徵為： 在該第1方向上，該第1畫素、該第2畫素以及一部分的該第3畫素，互相並排配置； 在該第1方向上，該第4畫素、該第5畫素以及一部分的該第6畫素，互相並排配置； 在該第1畫素內以及該第4畫素內，各自有2個該第1光電二極體在該第1方向上依序並排配置； 在該第2畫素內以及該第5畫素內，各自有2個該第2光電二極體在該第1方向上依序並排配置； 在該第3畫素內，配置了該第3光電二極體； 在該第6畫素內，配置了該第4光電二極體； 該複數個第2光電二極體以及該第4光電二極體，相對於該複數個第1光電二極體以及該第3光電二極體，配置於在俯視下朝一方向偏移的位置； 該第3光電二極體以及該第4光電二極體，各自的俯視面積比該第1光電二極體以及該第2光電二極體更大。
  15. 如申請專利範圍第14項之半導體裝置，其中， 在該第3區域，在該第2方向上，第7畫素與該第3畫素以及該第6畫素並排配置； 在該第7畫素內，配置了該第1光電二極體以及該第2光電二極體； 在該第7畫素內，該第1光電二極體，配置在比該第2光電二極體更靠近該第2區域的位置。
TW105108358A 2015-03-27 2016-03-18 半導體裝置 TW201705463A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015067714A JP6420195B2 (ja) 2015-03-27 2015-03-27 半導体装置

Publications (1)

Publication Number Publication Date
TW201705463A true TW201705463A (zh) 2017-02-01

Family

ID=56976511

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105108358A TW201705463A (zh) 2015-03-27 2016-03-18 半導體裝置

Country Status (5)

Country Link
US (2) US9761625B2 (zh)
JP (1) JP6420195B2 (zh)
KR (1) KR20160115727A (zh)
CN (1) CN106024815B (zh)
TW (1) TW201705463A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI631694B (zh) * 2017-06-26 2018-08-01 錼創科技股份有限公司 顯示面板
TWI766636B (zh) * 2021-01-06 2022-06-01 采鈺科技股份有限公司 影像感測裝置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6408372B2 (ja) * 2014-03-31 2018-10-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びその駆動制御方法、並びに、電子機器
US9743015B2 (en) * 2015-05-22 2017-08-22 Samsung Electronics Co., Ltd. Image capturing apparatus and method of controlling the same
JP2017054966A (ja) * 2015-09-10 2017-03-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US10043905B2 (en) * 2015-09-11 2018-08-07 Toshiba Memory Corporation Semiconductor device
JP6661506B2 (ja) * 2016-09-23 2020-03-11 サムスン エレクトロニクス カンパニー リミテッド 固体撮像装置
US10110840B2 (en) 2016-10-25 2018-10-23 Semiconductor Components Industries, Llc Image sensor pixels with overflow capabilities
US10079261B1 (en) * 2017-08-17 2018-09-18 Omnivision Technologies, Inc. Raised electrode to reduce dark current
US10714517B2 (en) * 2018-01-23 2020-07-14 Samsung Electronics Co., Ltd. Image sensor
US11658193B2 (en) 2018-01-23 2023-05-23 Samsung Electronics Co., Ltd. Image sensor
US10573543B2 (en) * 2018-04-30 2020-02-25 Cree, Inc. Apparatus and methods for mass transfer of electronic die
CN109167941B (zh) * 2018-11-09 2021-02-09 德淮半导体有限公司 图像传感器及其制造方法
JP7336206B2 (ja) 2019-02-27 2023-08-31 キヤノン株式会社 光電変換装置の製造方法
US20210407764A1 (en) * 2020-06-29 2021-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Detection using semiconductor detector
KR20220139740A (ko) 2021-04-08 2022-10-17 삼성전자주식회사 오토 포커스 픽셀을 포함하는 이미지 센서

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06324474A (ja) * 1993-05-10 1994-11-25 Nikon Corp フオトマスク及び露光方法
JP4075019B2 (ja) 1996-01-10 2008-04-16 株式会社ニコン 固体撮像装置
JP2003005346A (ja) 2001-06-21 2003-01-08 Toshiba Corp マスク製造方法及びマスク製造装置
JP2006311307A (ja) * 2005-04-28 2006-11-09 Hamamatsu Photonics Kk 固体撮像装置
JP4979283B2 (ja) 2006-06-29 2012-07-18 株式会社日立製作所 半導体装置の製造方法および半導体装置
JP5214904B2 (ja) * 2007-04-12 2013-06-19 ルネサスエレクトロニクス株式会社 固体撮像素子の製造方法
JP2013061440A (ja) * 2011-09-13 2013-04-04 Canon Inc 撮像装置および撮像装置の制御方法
JP2013182943A (ja) * 2012-02-29 2013-09-12 Canon Inc 固体撮像装置の製造方法
JP2014102292A (ja) 2012-11-16 2014-06-05 Canon Inc フォトマスク、分割露光方法、および半導体デバイスの製造方法
JP6141159B2 (ja) * 2013-09-24 2017-06-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9711553B2 (en) * 2014-04-28 2017-07-18 Samsung Electronics Co., Ltd. Image sensor including a pixel having photoelectric conversion elements and image processing device having the image sensor
JP6246076B2 (ja) * 2014-06-05 2017-12-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP2016192467A (ja) * 2015-03-31 2016-11-10 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI631694B (zh) * 2017-06-26 2018-08-01 錼創科技股份有限公司 顯示面板
TWI766636B (zh) * 2021-01-06 2022-06-01 采鈺科技股份有限公司 影像感測裝置

Also Published As

Publication number Publication date
US20160284759A1 (en) 2016-09-29
JP6420195B2 (ja) 2018-11-07
US9893109B2 (en) 2018-02-13
CN106024815B (zh) 2021-08-17
KR20160115727A (ko) 2016-10-06
US9761625B2 (en) 2017-09-12
CN106024815A (zh) 2016-10-12
US20170338269A1 (en) 2017-11-23
JP2016187028A (ja) 2016-10-27

Similar Documents

Publication Publication Date Title
TW201705463A (zh) 半導體裝置
JP6246076B2 (ja) 半導体装置の製造方法および半導体装置
US9893111B2 (en) Full-PDAF (phase detection autofocus) CMOS image sensor structures
KR101550067B1 (ko) 이미지 센서 및 이의 제조 방법
JP5864990B2 (ja) 固体撮像装置およびカメラ
JP5814626B2 (ja) 光電変換装置及び光電変換装置の製造方法
JP5950514B2 (ja) 光電変換装置の製造方法
JP6362478B2 (ja) 半導体装置の製造方法および半導体装置
TW200425488A (en) Solid-state imaging apparatus and its manufacturing method
JP2017085065A (ja) 半導体装置およびその製造方法
JP2017045873A (ja) 半導体装置の製造方法および半導体装置
JP2016192467A (ja) 半導体装置
JP6148530B2 (ja) 固体撮像装置及びカメラ
JP2017054966A (ja) 半導体装置の製造方法および半導体装置
US8980540B2 (en) Method of manufacturing solid-state image sensor
JP2004134790A (ja) 固体撮像装置及びその製造方法並びに電子機器
JP6420450B2 (ja) 半導体装置
JP2015179701A (ja) 固体撮像装置及びカメラ
KR100802303B1 (ko) 이미지 센서 제조방법
KR20220072116A (ko) 이미지 센서