JP2015179701A - 固体撮像装置及びカメラ - Google Patents

固体撮像装置及びカメラ Download PDF

Info

Publication number
JP2015179701A
JP2015179701A JP2014055620A JP2014055620A JP2015179701A JP 2015179701 A JP2015179701 A JP 2015179701A JP 2014055620 A JP2014055620 A JP 2014055620A JP 2014055620 A JP2014055620 A JP 2014055620A JP 2015179701 A JP2015179701 A JP 2015179701A
Authority
JP
Japan
Prior art keywords
pixel
edge
photoelectric conversion
solid
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014055620A
Other languages
English (en)
Inventor
岳彦 曽田
Takehiko Soda
岳彦 曽田
小林 昌弘
Masahiro Kobayashi
昌弘 小林
渡邉 高典
Takanori Watanabe
高典 渡邉
長谷川 利則
Toshinori Hasegawa
利則 長谷川
聡子 飯田
Satoko Iida
聡子 飯田
下津佐 峰生
Mineo Shimotsusa
峰生 下津佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014055620A priority Critical patent/JP2015179701A/ja
Publication of JP2015179701A publication Critical patent/JP2015179701A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】画素アレイにおける画素の位置に応じて光電変換部の光電変換効率を向上させるのに有利な技術を提供する。【解決手段】各々が光電変換部を有する複数の画素が配列された画素アレイを有する固体撮像装置であって、前記光電変換部は、第1導電型の第1半導体領域と、前記第1導電型とは極性が反対の第2導電型の第2半導体領域と、を有し、前記第2半導体領域は、前記第2導電型の第1部分と、前記第1部分よりも幅が小さく、且つ、前記第1部分の下に前記第1部分に接するように形成された前記第2導電型の第2部分と、を含んでおり、各画素における前記第2部分は、前記固体撮像装置に一様光が照射された場合の各画素の前記光電変換部に到達した光の強度分布のピーク位置に基づいて、該一様光が照射された場合の各画素の前記光電変換部の電荷蓄積量が均一化されるように形成されている。【選択図】図2

Description

本発明は、固体撮像装置及びカメラに関する。
固体撮像装置は、複数の画素が配列された画素アレイを有する。各画素は光電変換部を含み、該光電変換部は、例えば、P型のウエルと、該ウエルに形成されたN型の不純物領域と、により形成される。N型の不純物領域は、光電変換部で生じた電荷を蓄積する電荷蓄積領域として機能する。
特許文献1には、電荷蓄積領域であるN型の不純物領域が、第1部分と、該第1部分よりも幅が小さく、且つ、該第1部分の下に該第1部分に接するように形成された第2部分と、を有する構造が開示されている。この構造によると、ウエルの深い位置で生じた電荷を蓄積することができ、光電変換部の光電変換効率が向上する。
特開2005−167187号公報
固体撮像装置に一様光が照射された場合、画素アレイにおける中央領域の画素では、受光光の強度分布のピーク位置は、該画素の中央部になる。一方、画素アレイにおける周辺領域の画素では、受光光の強度分布のピーク位置は、該画素の中央部よりも画素アレイの端に近い側に偏る。このように、画素の位置によって受光光の強度分布のピーク位置が異なる。
特許文献1の構造では、画素の位置によって受光光の強度分布のピーク位置が異なることについては考慮されていない。
本発明の目的は、画素アレイにおける画素の位置に応じて光電変換部の光電変換効率を向上させるのに有利な技術を提供することにある。
本発明の一つの側面は固体撮像装置にかかり、前記固体撮像装置は、各々が光電変換部を有する複数の画素が基板上に配列された画素アレイを有する固体撮像装置であって、前記光電変換部は、第1導電型の第1半導体領域と、前記第1導電型とは極性が反対の第2導電型の第2半導体領域と、を有し、前記第2半導体領域は、前記第2導電型の第1部分と、前記第1部分よりも幅が小さく、且つ、前記第1部分の下に前記第1部分に接するように形成された前記第2導電型の第2部分と、を含んでおり、前記複数の画素は、前記画素アレイにおける互いに同じ行又は列に前記画素アレイの第1の辺の側からその反対側の第2の辺の側に向かって順に配された第1画素と第2画素とを含み、前記行又は列の方向に平行で、且つ、前記第1画素における前記第2部分と前記第2画素における前記第2部分とを通る直線での断面において、前記第1画素における前記第1部分の前記第1の辺の側の縁と前記第2の辺の側の縁との中心から、前記第1画素における前記第2部分の前記第1の辺の側の縁と前記第2の辺の側の縁との中心までの距離と、前記第2画素における前記第1部分の前記第1の辺の側の縁と前記第2の辺の側の縁との中心から、前記第2画素における前記第2部分の前記第1の辺の側の縁と前記第2の辺の側の縁との中心までの距離と、が異なっており、前記第1画素における前記第1部分の前記第1の辺の側の縁から、前記第1画素における前記第2部分の前記第1の辺の側の縁と前記第2の辺の側の縁との中心までの距離が、前記第2画素における前記第1部分の前記第1の辺の側の縁から、前記第2画素における前記第2部分の前記第1の辺の側の縁と前記第2の辺の側の縁との中心までの距離よりも小さいことを特徴とする。
本発明によれば、画素アレイにおける画素の位置に応じて光電変換部の光電変換効率を向上させることができる。
固体撮像装置の全体構成例を説明するための図。 画素アレイの全体を説明するための図。 画素構造の例を説明するための図。 画素構造の例を説明するための図。 画素構造の例を説明するための図。 画素構造の例を説明するための図。 画素構造の例を説明するための図。 画素構造の例を説明するための図。 画素構造の例を説明するための図。 画素構造の例を説明するための図。 画素構造の例を説明するための図。 画素構造の例を説明するための図。 画素構造の例を説明するための図。
(1. 固体撮像装置の全体構成例)
図1は、固体撮像装置Iの全体構成例を示している。固体撮像装置Iは、複数の画素PXが配列された画素アレイと、垂直走査回路VSCと、読出部UROと、水平走査回路HSCと、出力部UOUTと、を備えている。
複数の画素PXは、ここでは説明を容易にするため、4行×4列に配列された構成を例示する。各画素PXは、光電変換部PD(例えば、フォトダイオード)、転送トランジスタTTX、フローティングディフュージョンFD、リセットトランジスタTRES、増幅トランジスタTSF、選択トランジスタTSELを含んでいる。
転送トランジスタTTXのゲート端子には、信号線LTXを介して制御信号TXが与えられる。制御信号TXが活性化されたことに応答して、転送トランジスタTTXは、光電変換部PDにおいて受光によって生じた電荷を、フローティングディフュージョンFDに転送する。増幅トランジスタTSFはソースフォロワ動作を行い、増幅トランジスタTSFのソース電位は、フローティングディフュージョンFDに転送された電荷量の変動に応じて変化する。選択トランジスタTSELのゲート端子には、信号線LSELを介して制御信号SELが与えられる。制御信号SELが活性化されたことに応答して、選択トランジスタTSELは、増幅トランジスタTSFのソース電位に応じた画素信号を、対応する列信号線Lに出力する。
また、リセットトランジスタTRESのゲート端子には、信号線LRESを介して制御信号RESが与えられる。制御信号RESが活性化されたことに応答して、リセットトランジスタTRESは画素PXを初期化する。本構成では、リセットトランジスタTRESは、フローティングディフュージョンFDを電源ノードに接続し、フローティングディフュージョンFDの電位をリセットする。画素PXの初期化の他の例としては、光電変換部PDの電位をリセットしてもよい。
垂直走査回路VSCは、各画素PXから画素信号を読み出すための上記制御信号TX等を各画素PXに行ごとに出力する。読出部UROは、各画素PXからの画素信号を列ごとに読み出す。なお、読出部UROは、読み出された画素信号に所定の処理を行ってもよい。水平走査回路HSCは、スイッチSWを列ごとに駆動して、読出部UROにより列ごとに読み出された画素信号を順に水平転送する。出力部UOUTは、水平転送された画素信号を外部に出力する。
(2. 画素構造の例)
(2−1. 第1実施形態)
図2は、複数の画素PXが配列された画素アレイAPXの全体を示している。画素アレイAPXの各辺を、それぞれ、エッジE(上辺)、E(下辺)、E(左辺)、E(右辺)とする。画素アレイAPXは、中央領域に配された画素(「画素PXR1」とする)と、周辺領域(ここでは、エッジEの近傍)に配された画素(「画素PXR2_R」とする)と、を有する。画素PXR1と画素PXR2_Rとは、互いに同じ行において、画素アレイAPXのエッジE側からエッジE側に向かって、順に、配されている。
図3は、画素PXR1の構造を説明するための模式図である。図3(a)は、上面レイアウトを示している。図3(a)では、前述のトランジスタTTX、TRES、TSF、TSELのゲート電極を、それぞれ、「GTX」、「GRES」、「GSF」、「GSEL」と示している。図3(a)では、本構造の理解を容易にするため、ゲート電極や活性領域等を図示する一方で、コンタクトプラグや配線パターン等については省略している。
図3(b)は、カットラインA1−A1’の断面構造を示している。カットラインA1−A1’は、画素PXR1と画素PXR2_Rとが含まれる行に平行な直線である。A1が画素アレイAPXのエッジE側であり、A1’が画素アレイAPXのエッジE側である。画素PXR1の光電変換部PDやトランジスタTRES等の各素子(以下、単に「各素子」という場合がある)は、例えば、半導体基板SUBのP型ウエルWに形成されている。ウエルWは、基板SUBにP型不純物(ホウ素等)を注入して形成されうるが、ウエルWに代わってP型のエピタキシャル成長層その他のP型の半導体領域が用いられてもよい。
光電変換部PDは、第1部分PDと、部分PDの下に、部分PDよりも幅が小さく且つ部分PDに接するように形成された第2部分PDと、を含む。光電変換部PDは、例えば、ウエルWにN型の不純物(リンやヒ素等)を注入することにより形成される。部分PDの深さは、該不純物の注入強度を変更することによって調節することが可能である。第1部分PDと第2部分PDとは、それぞれ、光電変換部PDに含まれるN型の不純物領域の一部である。これらのN型の不純物領域は、光電変換により生じた電荷を蓄積する電荷蓄積領域として機能する。
なお、光電変換部PDは、実際には、ウエルWと該ウエルWに形成されたN型の不純物領域とのPN接合により形成されるため、ウエルWPの一部も光電変換部PDに含まれる。本明細書では説明を容易にするため、電荷蓄積領域として機能するN型不純物領域を単に「光電変換部」と称する。
各素子は、素子分離部PISOにより互いに電気的に分離されている。素子分離部PISOは、SiO等の絶縁材料で構成された絶縁部材であり、例えばSTI法やLOCOS法等により形成されうる。本構成では、光電変換部PDの隣には、素子分離部PISOを介してトランジスタTRES等が形成されている(「トランジスタ領域RTr」とする)。
各素子が形成されたウエルWの上には、絶縁部材および該絶縁部材中に配された配線パターンM1及びM2を含む構造STが配されている。構造STは、例えば、層間絶縁膜を形成する工程と、配線パターンを含む配線層を形成する工程とを交互に繰り返すことにより形成されうる。本構成では、配線パターンM1は第1配線層に形成された配線パターンであり、配線パターンM2は第2配線層に形成された配線パターンであり、これらは領域RTrの上方に配されうる。
構造STの上には、マイクロレンズMLを含む光学系が配されている。マイクロレンズMLは、熱可撓性の材料のパターニングおよびリフローを行うことによって形成されてもよいし、感光性の材料の露光および現像を行うことによって形成されてもよい。また、構造STとマイクロレンズMLとの間には、カラーフィルタ、平坦化層、層内レンズその他の光学系が形成されてもよい。
図中において、符号DMAXは、一様光が照射された場合に、マイクロレンズMLを通過して光電変換部PDに到達した光の強度分布の平面視におけるピーク位置を示している。以下、本明細書において、単に「ピーク位置DMAX」という。なお、「平面視」とは、基板SUBの上面に対する平面視とする。
画素PXR1では、ピーク位置DMAXと、部分PDの中心c1の位置と、部分PDの中心c2の位置とは、平面視において互いに略一致している。
第1部分PDの中心c1は、図3(b)の断面において、第1部分PDのエッジEの側(図の左側)の縁とエッジEの側(図の右側)の縁との中央である。例えば、マイクロレンズMLの光軸と、第1部分PDの中心c1とが一致していてもよい。また、第2部分PDの中心c2は、図3(b)の断面において、第2部分PDのエッジEの側(図の左側)の縁とエッジEの側(図の右側)の縁との中央である。第2部分PDの不純物濃度の平面視におけるピーク位置となる部分としてもよい。第1部分PDの縁は、当該PDを構成するN型の半導体領域とP型の半導体領域とのPN接合面でもよいし、当該PDを構成するN型の半導体領域と素子分離部PISOとの境界面でもよい(素子分離部PISOにより区画されてもよい)。第2部分PDの縁は、当該PDを構成するN型の半導体領域とP型の半導体領域とのPN接合面でもよいし、当該PDを構成するN型の半導体領域と素子分離部PISOとの境界面でもよい。
図4は、画素PXR2_Rの構造を説明するための模式図を図3と同様に示しており、図4(a)は、上面レイアウトを示し、図4(b)は、カットラインA2−A2’の断面構造を示している。カットラインA2−A2’は、画素PXR1と画素PXR2_Rとが含まれる行に平行な直線である。A2が画素アレイAPXのエッジE側であり、A2’が画素アレイAPXのエッジE側である。また、便宜上、図3(a)のカットラインA1−A1’とは異なる符号を付しているが、カットラインA2−A2’はカットラインA1−A1’と同一の直線であってもよい。
ここで、画素アレイAPXの周辺領域の画素では、画素アレイAPXの中央領域の画素と比較して、入射角の大きな入射光が多い。そのため、例えば、エッジEの近傍の画素PXR2_Rでは、前述のピーク位置DMAXは、部分PDの中心c1よりもエッジE側に偏ってしまう。
そこで、画素PXR2_Rでは、光電変換部PDの第2部分PDが、画素アレイAPXのエッジE側に偏って形成されている。具体的には、第2部分PDの中心c2が、第1部分PDの中心c1よりもエッジE側に位置している。部分PDは、平面視において、ピーク位置DMAXおよびその近傍の領域にわたって形成されているとよく、特に、中心c2とピーク位置DMAXとが実質的に一致しているとよい。
ここで、図3(b)及び図4(b)を再び参照しながら、上記光電変換部PDの第1部分PDと第2部分PDとの位置関係を他の観点で述べる。前述の通り、画素PXR1と画素PXR2_Rとは、画素アレイAPXの互いに同じ行に配されており、画素アレイAPXのエッジE側からエッジE側に向かって順に配されている。また、図3(b)及び図4(b)は、該行の方向に平行で、且つ、画素PXR1及びPXR2_Rの双方の部分PDを通る直線での断面構造を模式的に示している。
画素PXR1においては、第1部分PDの中心と、第2部分PDの中心とが一致している。つまり、第1部分PDの中心と、第2部分PDの中心との距離はゼロである。一方、画素PXR2_Rにおいては、第1部分PDの中心と、第2部分PDの中心とがずれている。このように、画素PXR1における第1部分PDの中心から第2部分PDの中心までの距離と、画素PXR2_Rにおける第1部分PDの中心から第2部分PDの中心までの距離と、が異なっている。
そして、前述のとおり、画素PXR2_Rでは部分PDがエッジE側に偏っている。より詳細には、画素PXR1における第1部分PDのエッジEの側の縁から、第2部分PDの中心までの距離が、画素PXR2_Rにおける第1部分PDのエッジEの側の縁から、第2部分PDの中心までの距離よりも小さい。エッジEを基準とすれば、画素PXR2_Rにおける部分PDの中心c2と部分PDのエッジE側の縁との距離は、画素PXR1における部分PDの中心c2と部分PDのエッジE側の縁との距離よりも小さいとも言える。
本構造によると、画素アレイAPXの周辺領域の画素、即ち、ピーク位置DMAXが偏った画素においても、光電変換部PDの光電変換効率が向上する。他の観点では、光電変換により生じた電荷の蓄積効率が向上し、該電荷の隣接画素へのリーク量(クロストーク量)が低減する。
図5は、参考例として、画素PXR2_R’の構造を図4(b)と同様に示している。本参考例では、光電変換部PDの部分PDが、平面視において、その中心c2が部分PDの中心c1と略一致する位置に形成されている。前述のとおり、画素アレイAPXの周辺領域の画素では、光軸方向と交差する方向の入射光が多く、ピーク位置DMAXが中心c1からずれてしまう。そのため、本参考例の構造(平面視においてピーク位置DMAXから外れた位置に部分PDが形成された構造)では、光電変換により生じた電荷の少なくとも一部が、部分PDに蓄積されずに隣接画素にリークしてしまう。
これに対して、本構成(図4)では、部分PDがエッジE側に偏るように形成されており、光電変換により生じた電荷が部分PDで適切に蓄積され、該電荷の隣接画素へのリークが防止されうる。
図6は、上述の画素PXR1及びPXR2_Rの他、画素アレイAPXにおける他の画素の構造について説明するための図である。画素PXR2_Uは、画素アレイAPXの周辺領域のうちエッジEの近傍に配された画素である。画素PXR2_Bは、画素アレイAPXの周辺領域のうちエッジEの近傍に配された画素である。画素PXR2_Lは、画素アレイAPXの周辺領域のうちエッジEの近傍に配された画素である。なお、周辺領域の各画素PXR2_U、PXR2_B、PXR2_L、PXR2_Rをまとめて、単に「画素PXR2」という場合がある。
画素PXR2では、光電変換部PDの部分PDが、その中心c2が部分PDの中心c1よりも、画素アレイAPXの外側に偏るように形成されている。具体的には、画素PXR2_Uでは、中心c2が中心c1よりもエッジE側に偏っている。画素PXR2_Bでは、中心c2が中心c1よりもエッジE側に偏っている。画素PXR2_Lでは、中心c2が中心c1よりもエッジE側に偏っている。画素アレイAPXの各画素における部分PDは、一様光が照射された場合の各画素の光電変換部PDの電荷蓄積量が均一化されるように(画素間で互いに等しくなるように)形成されているとよい。
例えば、画素PXR2_Uと画素PXR2_Bとは、互いに同じ列において、エッジE側からエッジE側に向かって順に配されている。この2つの画素PXR2_Uと画素PXR2_Bとにおいても、図3(b)、および、図4(b)に示された、第1部分PDの中心c1と部分PDの中心c2との位置関係になっている。
以上、本実施形態によると、画素アレイAPXにおける画素PXR1、PXR2等の位置に応じて光電変換部PDの光電変換効率を向上させることができる。
(2−2. 第2実施形態)
図7を参照しながら第2実施形態を述べる。本実施形態は、主に、ウエルWにおける隣接画素間に素子分離領域RISOが形成されている点で第1実施形態と異なる。
素子分離領域RISOは、P型の不純物濃度がウエルWよりも高く、少数キャリアに対するポテンシャル障壁として機能する。素子分離領域RISOは、ウエルWの中に不純物を注入して形成されたP型の不純物領域であり、平面視において、光電変換部PDを取り囲むように(光電変換部PDの外周又はその一部に)形成されうる。
本実施形態によると、光電変換により生じた電荷の隣接画素へのリークを防ぐのに有利であり、第1実施形態と同様の効果が得られる。素子分離領域RISOは、光電変換部PDの部分PDよりも深く形成されるとよい。また、素子分離領域RISOは、素子分離部PISOの下に素子分離部PISOに接するように形成されてもよい。
(2−3. 第3実施形態)
前述のピーク位置DMAXの偏りの量は、画素アレイAPXにおける画素位置の他、画素構成ないし画素構造によっても異なる。しかしながら、本発明は、多様な画素構成ないし画素構造においても、画素アレイAPXにおける画素位置に応じて光電変換部PDの光電変換効率を向上させるのに有利である。
以下、多様な画素構成ないし画素構造の1つの例として、転送トランジスタTTXと光電変換部PDとの位置関係に起因する転送トランジスタTTXの電荷転送効率の差について述べつつ、図8及び図9を参照しながら第3実施形態を述べる。
図8(a)は、画素PXR2_U(画素アレイAPXの周辺領域のうちエッジEの近傍に配された画素)の上面レイアウトを示し、図8(b)は、カットラインB1−B1’の断面構造を示している。
図9(a)は、画素PXR2_B(画素アレイAPXの周辺領域のうちエッジEの近傍に配された画素)の上面レイアウトを示し、図9(b)は、カットラインB2−B2’の断面構造を示している。
画素PXR2_U及び画素PXR2_Bの各々では、該画素内のエッジE側に光電変換部PDが配され、エッジE側に転送トランジスタTTX(及びフローティングディフュージョンFD)が配されている。その結果、画素PXR2_Uでは、ピーク位置DMAXと転送トランジスタTTXとの距離が、画素PXR2_Bに比べて大きい。即ち、図8の画素PXR2_Uでは、ピーク位置DMAXが転送トランジスタTTXから遠いのに対して、図9の画素PXR2_Bでは、ピーク位置DMAXが転送トランジスタTTXから近い。
そのため、本構造では、光電変換により生じた電荷の転送トランジスタTTXによる電荷転送効率が、画素PXR2_Uと画素PXR2_Bとで互いに異なる。具体的には、画素PXR2_Uでの電荷転送効率は、画素PXR2_Bでの電荷転送効率よりも低い。
そこで、本実施形態では、画素PXR2_U及びPXR2_Bの各々での電荷蓄積量と電荷転送効率との双方を考慮し、画素信号の信号値が画素PXR2_Uと画素PXR2_Bとの間で等しくなるように光電変換部PDの部分PDの位置が決定される。
図8の画素PXR2_Uでは、部分PDを、その中心c2がピーク位置DMAXよりも転送トランジスタTTX側に位置するように形成している。ここでは、中心c2が部分PDの中心c1とピーク位置DMAXとの間になるように部分PDを形成している。一方、図9の画素PXR2_Bでは、光電変換部PDの部分PDを、その中心c2がピーク位置DMAXよりも転送トランジスタTTX側に位置するように形成している。
本実施形態によると、多様な画素構成ないし画素構造においても、画素アレイAPXにおける画素位置に応じて光電変換部PDの光電変換効率を向上させるのに有利である。また、本実施形態によると、画素アレイAPXにおける画素位置に応じて部分PDの位置を変えることにより、転送トランジスタTTXによる電荷転送効率の画素間での差を低減するのにも有利である。
(2−4. 第4実施形態)
前述の第3実施形態のとおり、前述のピーク位置DMAXの偏りの量は、画素アレイAPXにおける画素位置の他、画素構成ないし画素構造によっても異なる。第4実施形態では、多様な画素構成ないし画素構造の1つの例として、各画素PXのレイアウトが、画素アレイAPX上でミラー対称になるように形成された態様を示す。
図10(a)は、画素アレイAPXの全体を示しており、画素アレイAPXは、エッジE側の領域Rと、エッジE側の領域Rとを有する。領域Rと領域Rとの境界Kは、例えば、エッジEとエッジEとの間の中央であってもよいが、画素アレイAPXの一部に遮光部材が配された遮光領域やダミー画素領域を有する場合には、該中央でなくてもよい。
図10(b)は、領域Rと領域Rとの境界Kの近傍の領域の上面レイアウト(拡大図)を示している。領域Rの各画素と領域Rの各画素とは、互いにミラー対称のレイアウトになるように形成されている。本実施形態では、各画素のトランジスタTTX及びフローティングディフュージョンFDは、光電変換部PDに対して該画素の境界K側に配されている。換言すると、本構造では、各画素の光電変換部PDは、トランジスタTTX及びフローティングディフュージョンFDに対して外側(エッジE又はEの側)に配されている。
本構造では、前述(第3実施形態)の図8の構造と同様に考えればよい。具体的には、本構造では、各画素でのピーク位置DMAXが転送トランジスタTTXから遠くなってしまうため、光電変換部PDの部分PDは、その中心c2がピーク位置DMAXよりも転送トランジスタTTX側に位置するように形成されればよい。これにより、光電変換部PDの光電変換効率が向上すると共に、転送トランジスタTTXによる電荷転送効率が向上する。
一方、各画素の光電変換部PDが、トランジスタTTX及びフローティングディフュージョンFDに対して該画素の境界K側に配されている場合についても、前述(第3実施形態)の図9の構造と同様に考えればよい。
本実施形態によると、多様な画素構成ないし画素構造においても、画素アレイAPXにおける画素位置に応じて光電変換部PDの光電変換効率を向上させるのに有利であり、また、転送トランジスタTTXによる電荷転送効率を向上させるのにも有利である。
(2−5. 第5実施形態)
前述の第3実施形態のとおり、前述のピーク位置DMAXの偏りの量は、画素アレイAPXにおける画素位置の他、画素構成ないし画素構造によっても異なる。第5実施形態では、多様な画素構成ないし画素構造の1つの例として、1つの画素が複数の光電変換部PDを有する態様を示す。
図11は、本実施形態の単位画素(「画素PX’」とする)の構造を説明するための模式図を、前述の第1実施形態(図3等)と同様に示している。図11(a)は、上面レイアウトを示しており、図11(b)は、カットラインC−C’の断面構造を示している。
画素PX’は、画素アレイAPXの周辺領域のエッジE近傍に配されており、即ち、画素PX’では、前述のピーク位置DMAXがエッジE側に偏っている。
また、画素PX’は、2つの光電変換部PD_a及びPD_bと、該2つの光電変換部PD_a及びPD_bにそれぞれ対応する2つの転送トランジスタ(それぞれ「TTX_a」、「TTX_b」とする)と、を含む。図中では、2つの転送トランジスタTTX_a及びTTX_bのゲート電極を、それぞれ「GTX_a」、「GTX_b」と示している。
ゲート電極GTX_a及びGTX_bは、光電変換部PDaとPDbとの間に配され、フローティングディフュージョンFDは、ゲート電極GTX_aとGTX_bとの間に配されている。即ち、光電変換部PD_aで生じた電荷は、対応する転送トランジスタTTX_aによってフローティングディフュージョンFDに転送される。一方、光電変換部PD_bで生じた電荷は、対応する転送トランジスタTTX_bによってフローティングディフュージョンFDに転送される。
前述の第1実施形態(光電変換部PDの部分PD及びPD)と同様に、光電変換部PD_aは、部分PD_aと部分PD_aとを含み、光電変換部PD_bは、部分PD_bと部分PD_bとを含む。
ここで、光電変換部PD_bでは、ピーク位置DMAXの偏りの量が光電変換部PD_aよりも小さい。このことは、ゲート電極GTX_a及びGTX_b並びにフローティングディフュージョンFDの上の配線パターンM1及びM2によって入射光が反射することに起因する。
本構造においても、部分PD_a及びPD_bは、平面視において、それらの中心c2_a及びc2_bの各々の位置がピーク位置DMAXに実質的に一致するように形成されるとよい。その結果、部分PD_aの中心c1_aと部分PD_aの中心c2_aとの距離Xaは、部分PD_bの中心c1_bと部分PD_bの中心c2_bとの距離Xbよりも大きくなっている(Xa>Xb)。
本実施形態によると、多様な画素構成ないし画素構造においても、画素アレイAPXにおける画素位置に応じて光電変換部PDの光電変換効率を向上させるのに有利である。
(2−6. 第6実施形態)
図12を参照しながら第6実施形態を述べる。前述の第1〜第5実施形態では撮像用画素の構造を例示して述べたが、本発明は焦点検出用画素にも適用可能である。画素アレイAPXには複数の撮像用画素と共に複数の焦点検出用画素が配されている(複数の画素の一部は焦点検出用画素である)。ここで、一部の焦点検出用画素は画素アレイAPXの中央領域に配される一方、他の一部の焦点検出用画素は周辺領域に配される。
図12(a)は、画素アレイAPXの周辺領域のエッジE近傍に配された焦点検出用画素AF1R2_R及びAF2R2_Rの上面レイアウトを示しており、図12(b)は、カットラインA3−A3’の断面構造を示している。
画素AF1R2_R及びAF2R2_Rは、位相差検出法に基づく焦点検出を行うための一対の焦点検出用画素である。具体的には、画素AF1R2_R及びAF2R2_Rの各々は、前述と同様の画素構成(図1参照)を採っている。そして、画素AF1R2_Rからの信号と画素AF2R2_Rからの信号との双方が個別に読み出され、これらの信号を用いて、位相差検出法に基づく焦点検出が為される。
画素AF1R2_Rには、瞳分割を行うための開口OP1を有する配線パターンM1’が配されている。図中において、開口OP1は画素AF1R2_Rにおける右側に設けられている。画素AF2R2_Rには、瞳分割を行うための開口OP2を有する配線パターンM1’が配されている。図中において、開口OP2は画素AF2R2_Rにおける左側に設けられている。なお、配線パターンM1’は「遮光パターン」と称されてもよい。
ここで、画素AF1R2_R及びAF2R2_Rの各々では、マイクロレンズMLを通過した光の一部が配線パターンM1’で遮光され、開口OP1及びOP2により瞳分割が為される。そのため、前述のピーク位置DMAXは、それぞれ、画素AF1R2_Rでは該画素AF1R2_Rにおける右側に位置する一方、画素AF2R2_Rでは該画素AF2R2_Rにおける左側に位置している。しかし、本構造においても、前述の各実施形態と同様に、光電変換部PDの部分PDは、平面視において、その中心c2がピーク位置DMAXに実質的に一致するように形成されればよい。
以上、本実施形態によると、焦点検出用画素についても、画素アレイAPXにおける画素位置に応じて光電変換部PDの光電変換効率を向上させることができる。
(2−7. その他の変形例)
図13の構造は、主に、画素PXR2の光電変換部PDの部分PDが複数の部分PD21、PD22及びPD23を含み、それらの偏りが上側から下側に向かって順に大きくなるように部分PDが形成されている、という点で第1実施形態と異なる。
複数の部分PD21、PD22及びPD23は、例えば、注入強度が互いに異なる複数回の不純物注入を行うことによって形成される。この方法によると、画素アレイAPXにおける画素位置に応じて、部分PDの深さを変えることが可能である。また、この方法によると、画素アレイAPXにおける画素位置に応じて、さらに、各部分PD21、PD22及びPD23の偏りの量を変えることも可能である。よって、前述のピーク位置DMAXをより適切に考慮して部分PDを形成することが可能である。
なお、部分PDの形成方法は、上記方法に限られるものではない。例えば、各画素について注入強度が互いに異なる不純物注入を1回ずつ行うことによって部分PDを形成してもよい。この方法によっても、画素アレイAPXにおける画素位置に応じて、部分PDの深さを変えることができる。また、この方法において、画素アレイAPXにおける画素位置に応じて、不純物注入の注入角度を変更してもよい。
また、各画素にカラーフィルタが配される場合には、該カラーフィルタの色に基づいて部分PDの深さを変えてもよい。例えば、画素アレイAPXがベイヤ配列にしたがって形成される場合には、各画素での部分PDは、赤画素、緑画素、青画素の順に深くなるように形成されてもよい。
(3. その他)
以上、いくつかの好適な実施形態を例示したが、本発明はこれらに限られるものでないことは言うまでもなく、本発明の趣旨を逸脱しない範囲で、その一部を変更してもよいし、各実施形態を組み合わせてもよい。例えば、上述の各実施形態で例示した構造において、各半導体領域ないし不純物領域の導電型をそれとは反対の極性にしてもよい(P型とN型とを入れ替えてもよい)。
上述の各実施形態では理解を容易にするため、主に、画素アレイAPXの中央領域の画素の構造と周辺領域の画素の構造とを比較しつつ本発明を述べた。しかしながら、画素アレイAPX上の任意の位置の画素の構造と、エッジE等のうちの1つからの距離が該画素とは異なる他の画素の構造と、の比較においても同様である。
また、上述の各実施形態では説明を容易にするため、光電変換部PDの第1部分PDと第2部分PDとが平面視において矩形形状の構成を例示した。しかしながら、本発明はこれに限られるものではなく、部分PDと部分PDとは、例えば円形形状や多角形形状等、任意の形状を採ってもよい。この場合、部分PDの中心c2の部分PDの中心c1に対する偏りの量の画素間での比較は、比較対象となる2つの画素PXを選び、一方の画素PXの部分PDと他方の画素PXの部分PDとを通る直線での断面で、各実施形態と同様にして為されればよい。
なお、上述の各実施形態では説明を容易にするため、「中央領域」と「周辺領域」とを用いて本発明を説明した。「中央領域」および「周辺領域」は、実質的に光電変換を行う実効的な画素領域における中央領域および周辺領域を示しており、該画素領域は、ダミー画素領域や、光が照射されないダーク画素領域などを含まない。
(4. 撮像システム)
以上の各実施形態は、カメラ等に代表される撮像システムに含まれる固体撮像装置について述べた。撮像システムの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置(例えば、パーソナルコンピュータ、携帯端末)も含まれる。撮像システムは、上述の各実施形態で例示された固体撮像装置と、該固体撮像装置から出力される信号を処理する処理部とを含みうる。該処理部は、例えば、A/D変換部や該A/D変換器から出力されるデジタルデータを処理するプロセッサを含みうる。

Claims (14)

  1. 各々が光電変換部を有する複数の画素が基板上に配列された画素アレイを有する固体撮像装置であって、
    前記光電変換部は、第1導電型の第1半導体領域と、前記第1導電型とは極性が反対の第2導電型の第2半導体領域と、を有し、
    前記第2半導体領域は、前記第2導電型の第1部分と、前記第1部分よりも幅が小さく、且つ、前記第1部分の下に前記第1部分に接するように形成された前記第2導電型の第2部分と、を含んでおり、
    前記複数の画素は、前記画素アレイにおける互いに同じ行又は列に前記画素アレイの第1の辺の側からその反対側の第2の辺の側に向かって順に配された第1画素と第2画素とを含み、
    前記行又は列の方向に平行で、且つ、前記第1画素における前記第2部分と前記第2画素における前記第2部分とを通る直線での断面において、
    前記第1画素における前記第1部分の前記第1の辺の側の縁と前記第2の辺の側の縁との中心から、前記第1画素における前記第2部分の前記第1の辺の側の縁と前記第2の辺の側の縁との中心までの距離と、前記第2画素における前記第1部分の前記第1の辺の側の縁と前記第2の辺の側の縁との中心から、前記第2画素における前記第2部分の前記第1の辺の側の縁と前記第2の辺の側の縁との中心までの距離と、が異なっており、
    前記第1画素における前記第1部分の前記第1の辺の側の縁から、前記第1画素における前記第2部分の前記第1の辺の側の縁と前記第2の辺の側の縁との中心までの距離が、前記第2画素における前記第1部分の前記第1の辺の側の縁から、前記第2画素における前記第2部分の前記第1の辺の側の縁と前記第2の辺の側の縁との中心までの距離よりも小さい
    ことを特徴とする固体撮像装置。
  2. 前記複数の画素は、前記第1画素と前記第2画素との間に配された第3画素をさらに含み、
    前記直線での断面において、
    前記第3画素における前記第1部分の前記第1の辺の側の縁と前記第2の辺の側の縁との中心から、前記第3画素における前記第2部分の前記第1の辺の側の縁と前記第2の辺の側の縁との中心までの距離は、
    前記第1画素における前記第1部分の前記第1の辺の側の縁と前記第2の辺の側の縁との中心から、前記第1画素における前記第2部分の前記第1の辺の側の縁と前記第2の辺の側の縁との中心までの距離と異なり、且つ、
    前記第2画素における前記第1部分の前記第1の辺の側の縁と前記第2の辺の側の縁との中心から、前記第2画素における前記第2部分の前記第1の辺の側の縁と前記第2の辺の側の縁との中心までの距離と異なり、
    前記第3画素における前記第1部分の前記第1の辺の側の縁から、前記第3画素における前記第2部分の前記第1の辺の側の縁と前記第2の辺の側の縁との中心までの距離は、
    前記第1画素における前記第1部分の前記第1の辺の側の縁から、前記第1画素における前記第2部分の前記第1の辺の側の縁と前記第2の辺の側の縁との中心までの距離よりも大きく、且つ、
    前記第2画素における前記第1部分の前記第1の辺の側の縁から、前記第2画素における前記第2部分の前記第1の辺の側の縁と前記第2の辺の側の縁との中心までの距離よりも小さい
    ことを特徴とする請求項1に記載の固体撮像装置。
  3. 前記第2部分は、前記第1部分の側から下に向かって順に形成された複数の部分を含んでおり、
    前記直線での断面において、前記第1画素における前記第2部分の各部分と、前記第2画素における前記第2部分の各部分とは、それらの距離が前記第1部分の側から下に向かって順に大きくなるように形成されている
    ことを特徴とする請求項1または請求項2に記載の固体撮像装置。
  4. 各画素は、前記光電変換部の上に配された光学系をさらに有し、
    各画素では、前記第2部分は、前記基板の上面に対する平面視において、前記固体撮像装置に一様光が入射したときに前記光学系を通過して前記光電変換部に到達した光の強度分布のピーク位置および該ピーク位置の周辺に形成されている
    ことを特徴とする請求項1乃至3のいずれか1項に記載の固体撮像装置。
  5. 各画素は、前記光電変換部の上に配された光学系と、前記光電変換部で生じた電荷を転送するための転送トランジスタと、をさらに有し、
    前記複数の画素の少なくとも1つの画素では、
    前記転送トランジスタは、前記光電変換部よりも前記画素アレイの前記第1の辺の側に配されており、
    前記第2部分は、前記基板の上面に対する平面視において、その前記第2導電型の不純物濃度のピーク位置が、前記固体撮像装置に一様光が入射した場合に前記光学系を通過して前記光電変換部に到達した光の強度分布がピークになる位置よりも前記第1の辺の側になるように形成されている
    ことを特徴とする請求項1乃至3のいずれか1項に記載の固体撮像装置。
  6. 各画素は、前記光電変換部の上に配された光学系と、前記光電変換部で生じた電荷を転送するための転送トランジスタと、をさらに有し、
    前記複数の画素の少なくとも1つの画素では、
    前記転送トランジスタは、前記光電変換部よりも前記画素アレイの前記第2の辺の側に配されており、
    前記第2部分は、前記基板の上面に対する平面視において、その前記第2導電型の不純物濃度のピーク位置が、前記固体撮像装置に一様光が入射した場合に前記光学系を通過して前記光電変換部に到達した光の強度分布がピークになる位置よりも前記第2の辺の側になるように形成されている
    ことを特徴とする請求項1乃至3のいずれか1項に記載の固体撮像装置。
  7. 前記光学系は、カラーフィルタを含み、
    各画素では、前記第2部分の深さは、前記カラーフィルタの色にしたがう
    ことを特徴とする請求項4乃至6のいずれか1項に記載の固体撮像装置。
  8. 前記カラーフィルタは、前記複数の画素がベイヤ配列を形成するように配されており、
    各画素における前記第2部分の深さは、赤画素、緑画素、青画素の順に深い
    ことを特徴とする請求項7に記載の固体撮像装置。
  9. 隣接画素間の前記第1半導体領域に形成された、前記第1半導体領域よりも前記第1導電型の不純物濃度が高い素子分離部をさらに有する
    ことを特徴とする請求項1乃至8のいずれか1項に記載の固体撮像装置。
  10. 前記素子分離部は、前記第2部分よりも前記第1半導体領域の深い位置まで形成されている
    ことを特徴とする請求項9に記載の固体撮像装置。
  11. 前記第1画素および前記第2画素は焦点検出用の画素である
    ことを特徴とする請求項1乃至10のいずれか1項に記載の固体撮像装置。
  12. 各画素における前記第1部分は絶縁部材により区画されており、前記第1部分の縁は該絶縁部材による区画にしたがう
    ことを特徴とする請求項1乃至11のいずれか1項に記載の固体撮像装置。
  13. 各々が光電変換部を有する複数の画素が配列された画素アレイを有する固体撮像装置であって、
    前記光電変換部は、第1導電型の第1半導体領域と、前記第1導電型とは極性が反対の第2導電型の第2半導体領域と、を有し、
    前記第2半導体領域は、前記第2導電型の第1部分と、前記第1部分よりも幅が小さく、且つ、前記第1部分の下に前記第1部分に接するように形成された前記第2導電型の第2部分と、を含んでおり、
    各画素における前記第2部分は、前記固体撮像装置に一様光が照射された場合の各画素の前記光電変換部に到達した光の強度分布のピーク位置に基づいて、該一様光が照射された場合の各画素の前記光電変換部の電荷蓄積量が均一化されるように形成されている
    ことを特徴とする固体撮像装置。
  14. 請求項1乃至13のいずれか1項に記載の固体撮像装置と、
    前記固体撮像装置から出力される信号を処理する処理部と、を備える
    ことを特徴とするカメラ。
JP2014055620A 2014-03-18 2014-03-18 固体撮像装置及びカメラ Pending JP2015179701A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014055620A JP2015179701A (ja) 2014-03-18 2014-03-18 固体撮像装置及びカメラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014055620A JP2015179701A (ja) 2014-03-18 2014-03-18 固体撮像装置及びカメラ

Publications (1)

Publication Number Publication Date
JP2015179701A true JP2015179701A (ja) 2015-10-08

Family

ID=54263590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014055620A Pending JP2015179701A (ja) 2014-03-18 2014-03-18 固体撮像装置及びカメラ

Country Status (1)

Country Link
JP (1) JP2015179701A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081727A (zh) * 2018-10-19 2020-04-28 佳能株式会社 光电转换设备、光电转换系统和能够移动的物体
JP2021068758A (ja) * 2019-10-18 2021-04-30 ブリルニクス インク 固体撮像装置、固体撮像装置の製造方法、および電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081727A (zh) * 2018-10-19 2020-04-28 佳能株式会社 光电转换设备、光电转换系统和能够移动的物体
CN111081727B (zh) * 2018-10-19 2023-12-01 佳能株式会社 光电转换设备、光电转换系统和能够移动的物体
JP2021068758A (ja) * 2019-10-18 2021-04-30 ブリルニクス インク 固体撮像装置、固体撮像装置の製造方法、および電子機器

Similar Documents

Publication Publication Date Title
US10700115B2 (en) Image sensors
JP5864990B2 (ja) 固体撮像装置およびカメラ
TWI447902B (zh) 固態影像裝置、其製造方法及電子設備
US8829578B2 (en) Solid-state imaging device
JP5558857B2 (ja) 光電変換装置およびそれを用いた撮像システム
CN106024815B (zh) 半导体器件
US9276036B2 (en) Photoelectric conversion apparatus and imaging system using the same
US20170104020A1 (en) Image sensors using different photoconversion region isolation structures for different types of pixel regions
US9094624B2 (en) Solid-state imaging apparatus and camera
TWM542901U (zh) 使用光分離的高動態範圍像素
US9881950B2 (en) Solid-state image sensor and camera with light-shielding portions and amplification transistors
JP6254048B2 (ja) 半導体装置
TW200425488A (en) Solid-state imaging apparatus and its manufacturing method
KR20170051304A (ko) 반도체 장치 및 그 제조 방법
US20130182159A1 (en) Image pickup apparatus and image pickup system
US9142580B2 (en) Image pickup apparatus and image pickup system
JP2017045873A (ja) 半導体装置の製造方法および半導体装置
US9093349B2 (en) Solid-state imaging apparatus
JP2017054966A (ja) 半導体装置の製造方法および半導体装置
JP2016192467A (ja) 半導体装置
US9601536B2 (en) Solid-state image capturing apparatus and camera
JP2004134790A (ja) 固体撮像装置及びその製造方法並びに電子機器
JP2015179701A (ja) 固体撮像装置及びカメラ
JP2016076679A (ja) 深井戸構造を備えるイメージセンサ及びその製造方法
JP6420450B2 (ja) 半導体装置