KR20160115727A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20160115727A
KR20160115727A KR1020160031226A KR20160031226A KR20160115727A KR 20160115727 A KR20160115727 A KR 20160115727A KR 1020160031226 A KR1020160031226 A KR 1020160031226A KR 20160031226 A KR20160031226 A KR 20160031226A KR 20160115727 A KR20160115727 A KR 20160115727A
Authority
KR
South Korea
Prior art keywords
photodiode
pixel
region
photodiodes
area
Prior art date
Application number
KR1020160031226A
Other languages
English (en)
Inventor
마사토시 기무라
Original Assignee
르네사스 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 르네사스 일렉트로닉스 가부시키가이샤 filed Critical 르네사스 일렉트로닉스 가부시키가이샤
Publication of KR20160115727A publication Critical patent/KR20160115727A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/67—Focus control based on electronic image sensor signals
    • H04N23/672—Focus control based on electronic image sensor signals based on the phase difference signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/704—Pixels specially adapted for focusing, e.g. phase difference pixel sets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/701—Line sensors
    • H04N25/7013—Line sensors using abutted sensors forming a long line

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

각 화소 내에 소정의 방향으로 나란한 2개의 포토 다이오드를 가지며, 복수회의 노광에 의해 칩 전체를 노광 처리하는 분할 노광을 실시하여 형성되는 고체 촬상 소자에 있어서, 화질의 향상 및 자동 포커싱의 속도의 향상을 실현한다.
1 영역(1A)을 갖는 제1 노광 영역(IG1)과 제2 영역(2A)을 갖는 제2 노광 영역 (IG2)이, 제1 영역(1A) 및 제2 영역(2A) 사이의 제3 영역(3A)에 있어서 중첩되며, 제3 영역(3A)에 형성된 화소(PE3) 내에 있어서, 제1 노광 영역(IG1) 용의 마스크에 의해 형성된 포토 다이오드(PD2)를, 제2 노광 영역(IG2) 용의 마스크에 의해 형성되는 포토 다이오드(PD3) 보다도 제2 영역(2A) 측에 가까운 위치에 배치한다.

Description

반도체 장치{Semiconductor device}
본 발명은 반도체 장치에 관한 것으로, 특히, 고체 촬상 소자를 포함하는 반도체 장치에 적용하기 유효한 기술에 관한 것이다.
디지털카메라 등에 이용되는 촬상 소자(화상 소자)는 고화질화를 위해서 큰 칩 사이즈로 형성되는 경우, 그 제조 공정에 있어서 1회의 노광에서는 칩 전체를 노광처리 할 수 없기 때문에, 여러 차례의 분할 노광 처리를 한다.
또, 상면(image-plane) 위상차 기술을 적용한 자동 초점 시스템 기능을 탑재한 디지털카메라에 사용되는 고체 촬상소자에 있어서는 촬상소자를 구성하는 복수의 화소의 각각에 2 이상의 포토 다이오드를 형성하는 것이 알려져 있다. 이 경우, 포커싱에 있어서, 1 개의 마이크로렌즈를 갖는 화소에 있어서의 2 개의 포토 다이오드의 촬상 출력은, 원리상 같게 된다.
특허 문헌 1(특개평 06－324474호 공보)에는 분할 노광에 의한 접속부의 화상이상을 눈에 띄지 않게 하기 위해서, 접속부에 있어서의 좌우의 마스크의 화소를 이산적이고 불규칙하게 배치하는 것이 기재되어 있다.
특허 문헌 2(특개평 09－190962호 공보)에는 분할 노광의 경계선을 비직선 형상으로 하는 것이 기재되어 있다.
특허 문헌 3(특개 2003－005346호 공보)에는 화소 패턴을 지그재그 형상의 분할선에 의해 분할함으로써 복수의 분할 영역을 형성하여 서로 인접하는 분할 영역 사이 그리고 이중으로 노광되는 이중 노광 패턴을 형성하는 것이 기재되어 있다.
특허 문헌 4(특개 2014－102292호 공보)에는 분할 영역에 중복 영역을 갖고 복수의 차광 패턴, 광투과부 및 감광부를 형성하여 감광부의 광투과율을 차광 패턴보다 크고, 한편, 광투과부보다 작게 하는 것이 기재되어 있다.
특허 문헌 5(특개 2008－008729호 공보)에는 연결 노광 영역의 폭방향의 중심이 연결 노광 영역의 상하의 각각의 진동자의 중심들을 묶는 선상의 중앙에 위치하도록 연결 노광 영역을 배치하는 것이 기재되어 있다.
[특허 문헌 1] 특개평 06－324474호 공보 [특허 문헌 2] 특개평 09－190962호 공보 [특허 문헌 3] 특개 2003－005346호 공보 [특허 문헌 4] 특개 2014－102292호 공보 [특허 문헌 5] 특개 2008－008729호 공보
분할 노광에 의해 대면적의 칩을 형성하는 경우, 여러 차례의 노광 공정마다 다른 마스크를 사용하여 노광 처리를 실시하는 것으로부터, 각 마스크 또는 노광 장치에 기인하여 치수 변동 또는 중합 오차가 생길 우려가 있다. 이 경우, 복수 마스크의 각각에 의해 형성한 패턴들의 간격 등에 어긋남(misregistration)이 생김으로써 이미지 센서에 있어서 출력 값의 차에 의한 화상이상이 생기는 문제, 또는, 자동 초점 검출을 정상적으로 실시할 수가 없게 되는 문제 등이 생긴다. 특히, 촬상에 의해 얻을 수 있는 화상 또는 영상에 있어서, 고체 촬상 소자에 있어서 각 마스크에 노광한 영역들의 경계에 대응하는 개소에 선상의 화상 이상이 생기는 것이 문제가 된다.
　그 외의 목적과 신규 특징은, 본 명세서의 기술 및 첨부 도면으로부터 명확하게 될 수 있다.
본원에 있어서 개시되는 실시형태 가운데 대표적인 것의 개요를 간단하게 설명하면, 다음과 같다.
일 실시형태인 반도체 장치는, 제1 영역을 갖는 제1 노광 영역과 제2 영역을 갖는 제 2 노광 영역이 제1 영역 및 제2 영역의 사이의 제3 영역에 있어서 중첩하고 있으며, 제3 영역에 형성된 화소 내에 있어서 제1 노광 영역용의 마스크에 의해 형성된 포토 다이오드를 제2 노광 영역용의 마스크에 의해 형성되는 포토 다이오드보다 제2 영역 측에 가까운 위치에 배치하는 것이다.
　본원에서 개시되는 일 실시형태에 의하면, 반도체 장치의 성능을 향상시킬 수 있다.
도 1은 본 발명의 실시형태 1인 반도체 장치의 구성을 나타내는 개략도이다.
도 2는 도 1의 일부를 확대하여 나타내는 평면 레이아웃이다.
도 3은 본 발명의 실시형태 1인 반도체 장치를 나타내는 평면 레이아웃이다.
도 4는 도 3의 A－A선에 있어서의 단면도이다.
도 5는 본 발명의 실시형태 1인 반도체 장치를 나타내는 등가 회로도이다.
도 6은 본 발명의 실시형태 1인 반도체 장치의 제조 공정을 설명하는 평면도이다.
도 7은 도 6에 계속되는 반도체 장치의 제조 공정을 설명하는 평면도이다.
도 8은 도 7에 계속되는 반도체 장치의 제조 공정을 설명하는 평면도이다.
도 9는 도 8에 계속되는 반도체 장치의 제조 공정을 설명하는 평면도이다.
도 10은 본 발명의 실시형태 1의 변형예 1인 반도체 장치를 나타내는 평면 레이아웃이다.
도 11은 본 발명의 실시형태 1의 변형예 1인 반도체 장치를 나타내는 평면 레이아웃이다.
도 12는 본 발명의 실시형태 1의 변형예 1인 반도체 장치를 나타내는 평면 레이아웃이다.
도 13은 본 발명의 실시형태 1의 변형예 2인 반도체 장치를 나타내는 평면 레이아웃이다.
도 14는 본 발명의 실시형태 1의 변형예 2인 반도체 장치를 나타내는 평면 레이아웃이다.
도 15는 본 발명의 실시형태 1의 변형예 2인 반도체 장치를 나타내는 평면 레이아웃이다.
도 16은 본 발명의 실시형태 1의 변형예 3인 반도체 장치를 나타내는 평면 레이아웃이다.
도 17은 본 발명의 실시형태 1의 변형예 3인 반도체 장치를 나타내는 평면 레이아웃이다.
도 18은 본 발명의 실시형태 1의 변형예 3인 반도체 장치를 나타내는 평면 레이아웃이다.
도 19는 본 발명의 실시형태 1의 변형예 4인 반도체 장치를 나타내는 평면 레이아웃이다.
도 20은 본 발명의 실시형태 1의 변형예 4인 반도체 장치를 나타내는 평면 레이아웃이다.
도 21은 본 발명의 실시형태 1의 변형예 4인 반도체 장치를 나타내는 평면 레이아웃이다.
도 22는 본 발명의 실시형태 1의 변형예 4인 반도체 장치를 나타내는 평면 레이아웃이다.
도 23은 본 발명의 실시형태 2인 반도체 장치를 나타내는 평면 레이아웃이다.
도 24는 본 발명의 실시형태 2의 변형예인 반도체 장치를 나타내는 평면 레이아웃이다.
도 25는 본 발명의 실시형태 2의 변형예인 반도체 장치를 나타내는 평면 레이아웃이다.
도 26은 비교 예의 반도체 장치를 나타내는 평면 레이아웃이다.
이하, 본 발명의 실시형태를 도면에 의거하여 상세하게 설명한다. 또한 실시형태를 설명하기 위한 전 도면에 있어서, 동일한 기능을 갖는 부재에는 동일한 부호를 붙이고, 그 반복 설명은 생략한다. 본원에서는, 동일한 도에 있어서 동일한 부호가 붙여진 화소의 각각의 내부의 포토 다이오드의 구성은 모두 동일하다.
또, 이하의 실시형태에서는 특히 필요한 때를 제외하고 동일 또는 유사한 부분의 설명을 원칙으로서 반복하지 않는다. 또, 본원에서 말하는 마스크란, 에칭 또는 이온 주입의 보호막으로서 이용하는 하드 마스크 및 포토레지스트(photoresist) 막 등을 제외하고 포토리소그라피 공정에 있어서 노광 시에 이용하는 포토마스크(photomask)(레티클(reticle))를 의미한다.
(실시형태 1)
이하에, 도 1~도 5를 이용하여 본 실시형태의 반도체 장치를 설명한다. 본 실시형태의 반도체 장치는 고체 촬상 소자에 관한 것이며, 특히, 1개의 화소 내에 복수의 포토 다이오드를 갖는 고체 촬상 소자에 관한 것이다.
도 1은 본 실시형태와 관련되는 고체 촬상 소자의 구성을 나타내는 개략도이다. 본 실시형태의 반도체 장치인 고체 촬상 소자는 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서이며, 도 1에 나타낸 바와 같이, 화소 어레이부(PEA)와 판독회로(CC1, CC2)와 출력 회로(OC)와 행 선택 회로(RC)와 제어 회로(COC)를 구비하고 있다.
화소 어레이부(PEA)에는 복수의 화소(PE)가 행렬상으로 배치되어 있다. 도 1에 나타내는 X축방향은, 고체 촬상 소자를 구성하는 반도체 기판의 주면을 따르는 방향이며, 화소(PE)가 배열되어 있는 행방향에 따르는 방향이다. 또, 해당 반도체 기판의 주면을 따르는 방향이며, 해당 X축방향에 있어서 직교하는 Y축방향은, 화소(PE)가 배열되어 있는 열방향에 따르는 방향이다. 즉 화소(PE)는 매트릭스 상으로 나란히 배치되어 있다.
복수의 화소(PE) 각각은, 조사되는 빛의 강도에 대응한 신호를 생성한다. 행 선택회로(RC)는, 복수의 화소(PE)를 행 단위로 선택한다. 행 선택회로(RC)에 의해 선택된 화소(PE)는, 생성한 신호를 후술하는 출력선(OL)(도 5 참조)에 출력한다. 판독 회로(CC1, CC2)는 화소 어레이부(PEA)를 사이에 끼우도록 Y축방향으로 서로 대향하여 배치되어 있다. 판독 회로(CC1, CC2)의 각각은 화소(PE)로부터 출력선(OL)으로 출력되는 신호를 판독하여 출력 회로(OC)에 출력한다.
판독 회로(CC1)는, 복수의 화소(PE) 중 해당 판독 회로(CC1) 측의 반의 화소(PE)의 신호를 판독하고, 판독 회로(CC2)는, 해당 판독 회로(CC2) 측의 나머지의 반분의 화소(PE)의 신호를 판독한다. 출력 회로(OC)는 판독 회로(CC1, CC2)가 판독한 화소(PE)의 신호를 본 고체 촬상 소자의 외부에 출력한다. 제어 회로(COC)는 본 고체 촬상소자 전체의 동작을 통괄적으로 관리하고, 본 고체 촬상 소자의 다른 구성요소의 동작을 제어한다.
다음에, 도 2 및 도 3에 화소(PE)의 평면 레이아웃을 나타낸다. 또, 도 4에 도 3의 A－A선에 있어서의 단면도를 나타낸다. 도 2는 도 1에 나타내는 화소 어레이부(PEA)의 일부를 확대하여 나타내는 평면 레이아웃이며, 도 3은 도 2에 나타내는 3개의 화소(PE1~PE3)를 확대하여 나타내는 평면레이아웃이다. 도 2 및 도 3에서는, 포토 다이오드상 및 그 주변의 트랜지스터 등의 위에 설치된 층간 절연막 및 배선 등의 도시를 생략하고 있다. 또, 도 2에서는 각 화소가 갖는 마이크로 렌즈와 각 화소에 형성된 2개의 포토 다이오드만을 나타내고 있다.
도 2에 나타낸 바와 같이, 고체 촬상 소자를 구성하는 반도체 기판의 상면에는 복수의 화소(PE1, PE2 및 PE3)가 X축방향 및 Y축방향으로 행렬상(어레이 상)으로 나란하게 있다. 화소(PE1, PE2 및 PE3)는, 도 1에 나타내는 복수의 화소(PE)에 상당한다. 도 2에서는, 상기 화소 어레이부(PEA)(도 1 참조)를 구성하는 제1 노광 영역(IG1) 및 제2 노광 영역(IG2)을 나타내고, 더욱이 제1 노광 영역(IG1) 및 제2 노광 영역(IG2)를 3개로 분할하는 제1 영역(1A), 제2 영역(2A) 및 제3 영역(3A)을 나타내고 있다.
또한, 본원의 평면도·평면 레이아웃에서는, 도면을 알기 쉽게 하기 위해서 제1 노광영역(IG1) 용의 마스크를 이용하여 형성된 포토 다이오드에 해칭을 부여하고 있다. 이것에 있어서, 제2 노광 영역(IG2) 용의 마스크를 이용하여 형성된 포토 다이오드에는 해칭을 부여하지 않았다.
제1 노광 영역(IG1) 및 제2 노광 영역(IG2)은, 상호 단부가 X축방향에 있어서의 화소어레이부(PEA)의 중심부에서 중첩하고 있다. 여기서, 제1 영역(1A)은, 제1 노광영역(IG1) 가운데, 제2 노광 영역(IG2)과 평면에서 보아서 중첩하지 않은 영역이며, 제2영역(2A)은, 제2 노광 영역(IG2) 가운데, 제1 노광 영역(IG1)과 평면에서 보아서 중첩하지 않는 영역이며, 제3 영역(3A)은, 제1 노광 영역(IG1)과 제2 노광 영역(IG2)이 평면에서 보아 중첩하고 있는 영역이다.
바꾸어 말하면, 제1 노광 영역(IG1)은 제1 영역(1A) 및 제3 영역(3A)을 가지며, 제2 노광 영역(IG2)은 제2 영역(2A) 및 제3 영역(3A)을 갖고 있다. 예를 들면, 제3 영역(3A)은, 제1 영역(1A) 및 제2 영역(2A)에 비해, X축방향에 있어서의 폭이 작은 영역이다. 제1 영역(1A) 및 제2 영역(2A)는 거의 동등의 면적을 갖고 있다. 즉, 제1 노광 영역(IG1) 및 제2 노광 영역(IG2)은 서로 거의 동등의 면적을 갖고 있다.
도 2에서는, 제1 노광 영역(IG1) 및 제2 노광 영역(IG2)의 각각의 윤곽을 파선으로 도시하고 있다. 또, 도 2에서는, X축방향 및 Y축방향의 각각에 있어서 5개의 화소가 나란한 구조를 나타내고 있지만, 실제로는 X축방향 및 Y축방향에 있어서 보다 많은 화소가 나란히 배치되어 있다.
제1 영역(1A)에는, 복수의 화소(PE1)가 X축방향 및 Y축방향에 있어서 행렬상으로 배치되어 있다. 또, 제2 영역(2A)에는, 복수의 화소(PE2)가 X축방향 및 Y축방향으로 있어 행렬상으로 배치되어 있다. 또, 제1 영역(1A)과 제2 영역(2A)과의 사이의 제3 영역(3A)에는, 복수의 화소(PE3)가 Y축방향으로 나란히 배치되어 있다. 화소(PE1, PE2, 및 PE3)는 어레이 상으로 배치되어 있다. 즉, 복수의 화소(PE1)와 복수의 화소(PE2)와, 화소(PE3)가, X축방향(제1 방향)으로 나란히 배치되어 있다. X축방향으로 나란한 화소(PE1~PE3)에 의해 1개의 행이 구성되어 있으며, 그 행이 Y축방향(제2 방향)으로 복수행 나란하게 배치됨으로써 화소 어레이부(PEA)(도 1 참조)가 구성되어 있다.
화소(PE1~PE3)의 각각은, 1개의 마이크로 렌즈(ML)를 갖고 있다. 화소(PE1~PE3) 각각은, 평면에서 보아서 마이크로 렌즈(ML)와 중첩하는 2개의 포토 다이오드를 갖고 있다. 구체적으로는, 각 화소(PE1)는, 반도체 기판의 주면에 형성된 포토 다이오드(PD1, PD2)를 갖고 있으며, 각 화소(PE2)는, 반도체 기판의 주면에 형성된 포토 다이오드(PD3, PD4)를 갖고 있으며, 각 화소(PE3)는, 반도체 기판의 주면에 형성된 포토 다이오드(PD3, PD2)를 갖고 있다. 포토 다이오드(PD1~PD4)의 각각은, 평면에서 보아서 거의 구형의 형상을 갖고 있다.
여기서, 상기 제 1 방향이 제1 영역(1A) 측으로부터 제2 영역(2A) 측으로 향하는 방향인 경우, 화소(PE1) 내의 포토 다이오드(PD1, PD2)는 제1 방향에 있어서 순서대로 나란히 배치되어 있으며, 화소(PE2) 내의 포토 다이오드(PD3, PD4)는 제1 방향에 있어서 순서대로 나란히 배치되어 있다. 바꾸어 말하면, 화소(PE1) 내에 있어서 포토 다이오드(PD2)는, 포토 다이오드(PD1)보다 제2 영역(2A)에 가까운 영역에 배치되어 있으며, 화소(PE2) 내에 있어서, 포토 다이오드(PD3)는, 포토 다이오드(PD4)보다도 제1 영역(1A)에 가까운 영역에 배치되어 있다.
또, 화소(PE3) 내에 있어서 포토 다이오드(PD2)는, 포토 다이오드(PD3)보다도 제2 영역(2A)에 가까운 영역에 배치되어 있다. 즉, 화소(PE3) 내에 있어서, 포토 다이오드(PD3)는, 포토 다이오드(PD2)보다도 제1 영역(1A)에 가까운 영역에 배치되어 있다. 화소(PE1) 내에 있어서 포토 다이오드(PD1, PD2)가 제1 방향으로 나란하고, 화소(PE2) 내에 있어서 포토 다이오드(PD3, PD4)가 제1 방향으로 나란하게 있는 것에 있어서 화소(PE3) 내에 있어서 포토 다이오드(PD3, PD2)는, 엄밀하게는 제1 방향에 있어서 나란하지 않고, 포토 다이오드(PD3, PD2) 중 한쪽이 다른 한쪽에 있어서 1 방향으로 어긋나게 배치되어 있다.
또, 엄밀하게는, 화소(PE1) 내의 포토 다이오드(PD1, PD2)는 화소(PE2) 내의 포토 다이오드(PD3, PD4)에 있어서 제1 방향에 있어서 나란하지 않고, 포토 다이오드(PD1, PD2)는, 포토 다이오드(PD3, PD4)에 있어서 1 방향으로 어긋난 위치에 배치되어 있다. 즉, 화소(PE1와 PE3)의 내부의 포토 다이오드(PD1, PD2)는, 화소(PE2와 PE3)의 내부의 포토 다이오드(PD3, PD4)에 있어서 동일한 방향으로 어긋난 위치에 배치되어 있다.
화소(PE1) 내의 포토 다이오드(PD1, PD2)의 상호의 간격은 화소(PE2) 내의 포토 다이오드(PD3, PD4)의 상호의 간격과 동등하다. 이것에 있어서, 화소(PE3) 내에서는 포토 다이오드(PD2)와 포토 다이오드(PD3)와의 사이에서 형성 위치에 어긋남이 생기고 있기 때문에 화소(PE3) 내의 2개의 포토 다이오드들의 간격은, 화소(PE1), 화소(PE2)의 각각이 갖는 2개의 포토 다이오드들의 간격과는 다르다.
이와 같이, 반도체 기판의 주면에 형성된 포토 다이오드(PD1~PD4) 중 포토 다이오드(PD1, PD2)와 포토 다이오드(PD3, PD4)와의 사이에 형성 위치에 어긋남이 생기고 있다. 그 이유는, 포토 다이오드(PD1, PD2)와 포토 다이 오드(PD3, PD4)가 고체 촬상 소자를 형성하는 공정에 있어서 이용되는 별개의 마스크를 이용한 노광에 의해 그 형성 위치가 규정되기 때문이다. 즉, 포토 다이오드(PD1, PD2)의 위치는, 제1 노광 영역(IG1)을 노광할 때에 이용되는 마스크의 패턴에 의해 규정되며 포토 다이오드(PD3, PD4)의 위치는, 제2 노광 영역(IG2)을 노광하는 경우에 이용되는 다른 마스크의 패턴에 의해 규정된다.
즉, 본 실시형태의 반도체 장치를 구성하는 고체 촬상 소자는, 반도체 칩(칩 센서)의 면적이 매우 크고, 1개의 마스크를 이용하여 노광할 수 있는 면적보다 큰 면적을 갖고 있기 때문에, 반도체 칩의 주면의 제1 노광 영역(IG1)과 제2 노광 영역(IG2)을 2 종류의 마스크를 이용하여 분할 노광하는 것으로 형성하는 것이다. 이 경우, 상기 2 종류의 마스크를 다른 노광 공정으로 이용할 때, 각각의 마스크의 위치 맞춤을 정확에 실시하는 것은 매우 곤란하기 때문에, 제1 노광 영역(IG1)에 형성되는 포토 다이오드(PD1, PD2)와 제2 노광 영역(IG2)에 형성되는 포토 다이오드(PD3, PD4)와의 사이에서 형성 위치에 어긋남이 생긴다.
이하에서는, 도 3을 이용하여 형성 위치가 서로 어긋난 복수의 포토 다이오드의 구체적인 레이아웃에 있어서 확대한 평면도를 이용하여 설명한다.
도 3에 나타낸 바와 같이, 화소(PE1~PE3)의 각각은, 1개의 마이크로 렌즈(ML)와수광부 내의 2개의 포토 다이오드를 갖고 있다. 화소(PE1)에서는, 평면에서 보아서 1개의 마이크로 렌즈(ML)와 2개의 포토 다이오드(PD1, PD2)가 중첩하도록 각각 배치되어 있다. 화소(PE2)에서도 마찬가지로 평면에서 보아서 마이크로 렌즈(ML)와 2개의 포토 다이오드(PD3, PD4)가 중첩되어 있다. 또, 화소(PE3)에서도 마찬가지로 평면에서 보아 마이크로 렌즈(ML)와 2개의 포토 다이오드(PD2, PD3)가 중첩하고 있다. 도면에서는, 마이크로 렌즈(ML)의 윤곽을 파선으로 나타내고 있다.
화소(PE1) 내에 있어서, 상기 수광부의 주위에는 복수의 주변 트랜지스터 및 기판 컨택트부(도시 않음)가 배치되어 있으며, 수광부, 주변 트랜지스터 및 기판 컨택트부의 각각의 활성 영역의 주연은 소자 분리 영역(EI)에 의해 둘러싸여 있다. 여기서 말하는 주변 트랜지스터란, 리셋 트랜지스터(RST), 증폭 트랜지스터(AMI) 및 선택 트랜지스터(SEL)의 각각을 나타낸다.
상기 수광부를 포함한 활성 영역(AR)은, 평면에서 보아서 구형에 가까운 형상을 갖고 있다. 1개의 화소(PE1) 내에 있어서 각 주변 트랜지스터는 동일한 활성 영역에 형성되어 있으며, 해당 활성 영역은 상기 수광부의 활성 영역(AR)의 1 변을 따라 X축방향으로 연재하고 있다. 도시하지는 않았지만, 기판 컨택트부를 구성하는 활성 영역은, 예를 들면, 상기 수광부의 활성 영역(AR)의 다른 1 변을 따라 Y축방향으로 연재하고 있는데, 또는 예를 들면 활성 영역(AR)의 근방에 섬 형상으로 형성되어 있다.
활성 영역(AR)의 다른 1 변에서 주변 트랜지스터가 형성되어 있는 측의 반대측의 1 변에는 활성 영역(AR)의 포토 다이오드(PD1)를 소스 영역으로 하는 전송 트랜지스터(TX1)와 활성 영역(AR)의 포토 다이오드(PD2)를 소스 영역으로 하는 전송 트랜지스터(TX2)가 형성되어 있다. 즉, 활성 영역(AR) 내에 있어서 포토 다이오드(PD1, PD2)는 X축방향으로 나란히 배치되어 있으며 포토 다이오드(PD1, PD2)의 각각에 대응하여 전송 트랜지스터(TX1, TX2)가 X축 방향으로 나란히 배치되어 있다.
각 주변 트랜지스터 각각은 Y축방향으로 연재하는 게이트 전극(GE)을 가지며, 전송 트랜지스터(TX1, TX2)의 각각은 X축방향으로 연재하는 게이트 전극(GE)을 갖고 있다. 게이트 전극(GE)은 예를 들면 폴리 실리콘으로 되어 반도체 기판상에 게이트 절연막(도시 않음)을 거쳐서 형성되어 있다.
주변 트랜지스터가 형성된 활성 영역에 있어서는, X축방향에 있어서 리셋 트랜지스터(RST), 증폭 트랜지스터(AMI) 및 선택 트랜지스터(SEL)가 순서대로 나란히 배치되어 있다. 리셋 트랜지스터(RST)와 증폭 트랜지스터(AMI)란, 서로의 드레인 영역을 공유하고 있다. 또, 리셋 트랜지스터(RST)의 소스 영역은, 전송 트랜지스터(TX1, TX2)의 각각의 드레인 영역, 즉 플로팅 디퓨전(부유 확산부)(FD)에 접속되어 있다. 증폭 트랜지스터(AMI)의 소스 영역은, 선택 트랜지스터(SEL)의 드레인 영역으로서 기능한다. 선택 트랜지스터(SEL)의 소스영역은, 도 5를 이용하여 후술하는 바와 같이 출력선(OL)에 접속되어 있다.
도 3에 나타낸 바와 같이, 전송 트랜지스터(TX1, TX2)의 각각의 드레인 영역, 선택 트랜지스터(SEL)의 소스 영역, 리셋트 트랜지스터(RST)의 소스 영역 및 증폭 트랜지스터(AMI)의 드레인 영역은, 반도체 기판의 주면에 형성된 N＋형의 반도체 영역이며, 기판 컨택트부(도시 않음)는, 반도체 기판의 주면에 형성된 P＋형의 반도체 영역이다. 그러한 반도체 영역의 상면에는, 컨택트 플러그(CP)가 각각 접속되어 있다. 또, 도시하지는 않았지만, 복수의 게이트 전극(GE)의 각각의 상면에도 컨택트 플러그가 접속되어 있다.
기판 컨택트부는 접지 전위(GND)(도 5 참조)가 인가되는 영역이며, 반도체 기판표면의 웰의 전위를 0V로 고정함으로써 주변 트랜지스터의 문턱치 전압의 변형의 발생을 막는 역할을 갖고 있다.
수광부인 활성 영역(AR) 내에 있어서 X축방향으로 나란한 포토 다이오드(PD1) 및 포토 다이오드(PD2)는, 모두 Y축방향으로 연재하는 반도체소자이다. 즉, 포토 다이오드(PD1, PD2)의 각각의 긴 방향은 Y축방향에 따른다.
도 4를 이용하여 후술하는 바와 같이, 포토 다이오드(PD1)는, 반도체 기판의 주면에 형성된 N－형 반도체 영역(N1)과 P형의 반도체 영역인 웰 영역(WL)으로 된다. 마찬가지로, 포토 다이오드(PD2)는, 반도체 기판의 주면에 형성된 N－형 반도체 영역(N2)와, 웰 영역(WL)으로 된다. 도 3에 나타내는 수광 소자인 포토 다이오드(PD1, PD2)는 N－형 반도체 영역(N1, N2)의 형성 영역에 형성되어 있는 것으로 간주될 수 있다. 활성 영역(AR) 내에 있어서, N－형 반도체 영역(N1, N2)이 형성된 영역 이외의 영역에는, P－형의 웰 영역(WL)이 형성되어 있다.
활성 영역(AR)은 평면에서 대해 구형에 가까운 형상을 갖고 있지만, 구형의 4 중 1 변에는 돌출부가 2개 형성되어 있으며, 그러한 돌출부 중, 한편의 돌출부에는 전송 트랜지스터(TX1)의 드레인 영역(플로팅 디퓨전(FD))이 형성되며, 다른 한편의 돌출부에는 전송 트랜지스터(TX2)의 드레인 영역(플로팅 디퓨전(FD))이 형성되어 있다. 또, 2개의 돌출부의 각각의 위를 넘도록 게이트 전극(GE)이 배치되어 있다.
해당 2개의 돌출부는 서로 접속되어 있다. 즉, 활성 영역(AR)은 구형의 패턴과 해당 구형 패턴의 1 변으로부터 돌출하고, 서로 접속된 2개의 돌출 패턴을 포함하는 환상 레이아웃을 갖고 있다. 환상으로 형성된 활성 영역(AR)으로 둘러싸인 영역에는, 활성영역(AR)의 외측과 마찬가지로 소자 분리 영역(EI)이 형성되어 있다. 또한 2개의 돌출부는 반도체 기판(SB)의 주면에 있어서 접속되어 있지 않아도 좋다. 즉, 활성 영역(AR)은 환상 구조를 갖고 있지 않아도 좋다. 이 경우, 전송 트랜지스터(TX1, TX2)의 각각의 플로팅 디퓨전(FD)은, 서로 반도체 기판상의 컨택트 플러그 및 배선에 의해 상기적으로 접속된다.
여기까지는 화소(PE1)의 구조에 있어서 설명했지만, 화소(PE2)도 같은 구조를 갖고 있다. 즉, 화소(PE2)는, 평면에서 보아서 마이크로 렌즈(ML)와 중첩하는 활성 영역(AR) 내에, X축방향에 있어서 나란한 포토 다이오드(PD3, PD4)를 갖고 있으며, 활성 영역(AR)의 근방에는 주변 트랜지스터가 형성되어 있다. 화소(PE1) 및 화소(PE2)의 각각에 있어서는, 상기 돌출부를 제외하고 활성 영역(AR)의 2 변에서 X축방향으로 평행한 2 변의 중앙부에 단차는 형성되어 있지 않다. 즉, 화소 내에 있어 레이아웃에 어긋남은 생기고 있지 않다.
이것에 있어서, 화소(PE3)는, 화소(PE1, PE2)와 대체로 같은 구조를 갖고 있지만, 화소(PE3)의 활성 영역(AR)의 구형의 4 변 중, 상기 2개의 돌출부가 형성되어 있는 1 변에는, 해당 2개의 돌출부의 상호간의 중앙부에 있어서 단차(DP)가 형성되어 있으며, 활성 영역(AR)의 해당 1 변과 평행한 다른 1 변에도, 마찬가지로 단차(DP)가 형성되어 있다. 화소(PE3)의 활성 영역(AR)에 있어서의 이들 2 변의 단차(DP)는 평면에서 보아서 소정의 직선과 중첩하는 위치에 형성되어 있으며, 해당 직선은 도 3에 있어서 2점쇄선으로 도시되어 있다. 이것은, Y축방향에 있어서 나란한 다른 화소(PE3)에 있어서도 같다(도 2 참조).
해당 직선은 소자 분리 영역 EI를 형성하고 또한 활성 영역(AR)을 규정하기 위한 포토리소그라피 공정에 있어서, 포토레지스트(photoresist) 막에 대해 노광을 실시할 때에, 다른 2매의 마스크 각각에 의해 노광하는 영역들의 경계선(이하, 간단히 경계선((DL))이라고 부르는 경우가 있다)을 나타내는 것이다. 2점 쇄선은 도시하지 않았지만, 다른 2매의 마스크의 각각에 의해 노광하는 영역들의 경계선은, 화소(PE1)와 화소(PE3)의 사이, 및, 화소(PE3)와 화소(PE2)의 사이에도 존재하고 있다. 즉, 제1 노광 영역(IG1)과 중첩하는 제2 노광 영역 IG2의 단부는, 노광 영역들의 경계이다. 마찬가지로 제2 노광 영역(IG2)와 중첩하는 제1 노광 영역(IG1)의 단부는, 노광 영역들의 경계이다.
여기서, 제3 영역(3A) 내에 있어, 화소(PE3)의 포토 다이오드(PD3)를 포함한 영역은, 제2 노광 영역(IG2)를 노광하는 마스크에 의해 각 소자의 레이아웃이 규정되는 영역이며, 제3 영역(3A) 내에 있어서, 화소(PE3)의 포토 다이오드(PD2)를 포함한 영역은, 제1 노광 영역(IG1)을 노광하는 마스크에 의해 각 소자의 레이아웃이 규정되는 영역이다.
즉, 화소(PE1)의 포토 다이오드(PD1, PD2)와 화소(PE3)의 포토 다이오드(PD2)란, 제1 노광 영역(IG1)의 노광용의 마스크에 의해 형성되는 수광 소자이며, 화소(PE1)와 화소(PE3)의 포토 다이오드(PD2)와의 사이에는, 다른 제2 노광 영역(IG2)의 노광용의 마스크에 의해 형성되는 포토 다이오드(PD3)가 배치되어 있다. 마찬가지로, 화소(PE2)의 포토 다이오드(PD3, PD4)와 화소(PE3)의 포토 다이오드(PD3)란, 제2 노광 영역(IG2)의 노광용의 마스크에 의해 형성되는 수광 소자이며, 화소(PE2)와 화소(PE3)의 포토 다이오드(PD3)와의 사이에는, 다른 제1 노광 영역(IG1)의 노광용의 마스크에 의해 형성되는 포토 다이오드(PD2)가 배치되어 있다.
본원에서는, 이러한 상태를, 제1 노광 영역(IG1) 및 제2 노광 영역(IG2)의 노광을 위해 사용되는 2개의 마스크(좌우의 마스크)의 각각에 의해 형성되는 포토 다이오드가 교착하고 있는 상태라고 한다.
바꾸어 말하면, 제1 노광 영역(IG1)과 제2 노광 영역(IG2)이 중첩하는 제3 영역(3A)에서는, 경계선(DL)보다 제2 영역(2A)에 가까운 영역의 소자는, 제1 노광 영역(IG1)의 노광용의 마스크에 의해 형성되며 경계선(DL)보다 제1 영역(1A)에 가까운 영역의 소자는, 제2 노광 영역(IG2)의 노광용의 마스크에 의해 형성되어 있다. 따라서, 제1 영역(1A) 및 제3영역(3A)의 포토 다이오드(PD1, PD2)는, X축방향 및 Y축방향에 있어서 행렬상으로 나란히 형성되어 있으며, 제2 영역(2A) 및 제3 영역(3A)의 포토 다이오드(PD3, PD4)는, X축방향 및 Y축방향에 있어서 행렬상으로 나란히 형성되어 있다.
이것에 대해서, 포토 다이오드(PD1, PD2)에 있어서, 포토 다이오드(PD3, PD4)는, 특정의 1 방향으로 어긋난 위치에 형성되어 있다. 이와 같이, 본 실시형태에서는,고체 촬상 소자의 화소 어레이부에서는 분할 노광에 의해 복수의 포토 다이오드를 형성하고 있기 때문에 일부의 포토 다이오드와 그 외의 일부의 포토 다이오드와의 형성 위치 어긋남이 생기고 있다. 따라서, 제1 영역(1A) 및 제2 영역(2A)에 형성된 화소(PE1, PE2)의 각각의 내부의 2개의 포토 다이오드 들의 사이의 거리는 일정하지만, 그 거리의 크기에 있어서, 제3 영역(3A)의 화소(PE3) 내의 포토 다이오드(PD2, PD3)의 상호간의 거리는 다른 크기를 갖고 있다.
경계선(DL)은 특정의 열의 모든 화소(PE3)와 중첩하고 있지만, 다른 열의 화소(PE1, PE2)와는 중첩되어 있지 않다. 경계선(DL)은, 각 화소(PE3)의 활성 영역(AR)과 중첩되고 있지만, 포토 다이오드(PD2, PD3)에는 중첩되어 있지 않다. 즉, 분할 노광에 의한 어긋남은, 화소(PE3)의 포토 다이오드(PD2)와 포토 다이오드(PD3)와의 사이에 있어서 Y축방향에 따르는 위치에서 생기고 있다.
경계선(DL)은 Y축방향, 즉, 포토 다이오드(PD1~PD4)의 각각의 긴 쪽 방향으로 연재하고 있다. 또, 화소(PE3)의 활성 영역(AR)의 근방에 있어서는, 주변 트랜지스터가 형성된 활성 영역으로서 증폭 트랜지스터(AMI)와 선택 트랜지스터(SEL)와의 사이의 활성 영역에서, 경계선(DL)과 중첩하는 위치에 단차가 형성되어 있다. 증폭 트랜지스터(AMI)와 선택 트랜지스터(SEL)와의 사이의 드레인 영역을 구성하는 반도체 기판의 주면에는 컨택트 플러그(CP)가 접속되어 있지 않기 때문에, 해당 단차가 생겨도, 컨택트 플러그(CP)의 접속 불량이 일어나는 것을 막을 수가 있다.
화소(PE1, PE2)는, 활성 영역(AR)에 있어서 단차(DP)가 형성되어 있지 않은 점, 주변 트랜지스터의 활성 영역에 있어 단차가 형성되어 있지 않은 점, 및 경계선(DL)과 중첩되어 있지 않은 점을 제외하고, 화소(PE3)와 같은 구성을 갖고 있다.
도 4에는, 1개의 화소(PE3)(도 3 참조) 내의 포토 다이오드(PDR, PD2)가 정렬된 방향을 따르는 단면도를 나타내고 있다. 도 4에 나타내는 단면도에서는, 반도체 기판(SB)상에 적층된 복수의 층간 절연막들의 경계의 도시를 생략하고 있다. 도 4에 나타낸 바와 같이, N형의 단결정 실리콘 등으로 되는 반도체 기판(SB)의 표면 내에는, P－형의 웰 영역(WL)이 형성되어있다. 웰 영역(WL) 상에는, 활성 영역(AR)과 다른 활성 영역을 구획하는 소자 분리 영역(EI)이 형성되어 있다. 소자 분리 영역(EI)은 예를 들면 산화 실리콘막으로 되어, 반도체 기판(SB)의 표면에 형성된 홈 내에 매립되어 있다.
웰 영역(WL)의 표면 내에는, N－형 반도체 영역(N1 및 N2)가 소자 분리 영역 EI에껴 형성되어 있다. N－형 반도체 영역 N1와 PN접합을 형성하는 웰 영역(WL)은포토 다이오드(PD3)의 애노드로서 기능한다. N－형 반도체 영역(N2)과 PN접합을 형성하는 웰 영역(WL)은 포토 다이오드(PD2)의 애노드로서 기능한다. N－형 반도체 영역 N1와 N－형 반도체 영역(N2)은, 소자 분리 영역(EI)에 협지된 1개의 활성 영역(AR) 내에 설치되어 있다.
이와 같이, 화소에 형성된 활성 영역(AR) 내에는, N－형 반도체 영역(N1) 및 웰 영역(WL)으로부터 되는 포토 다이오드(PD3)와 N－형 반도체 영역(N2) 및 웰 영역(WL)으로 되는 포토 다이오드(PD2)가 형성되어 있다. 활성 영역(AR) 내에 있어 포토 다이오드(PDR, PD2)는, 반도체 기판(SB)의 표면에 웰 영역(WL)이 노출하고 있는 영역을 거쳐서 나란히 배치되어 있다. 포토 다이오드(PD3)와 포토 다이오드(PD2)와의 사이의 반도체 기판(SB)의 표면의 웰 영역(WL)은, 도 3에 나타내는 경계선(DL)과 평면에서 중첩된다. 또, N－형 반도체 영역(N1, N2)의 형성 위치는, 도 3의 포토 다이오드(PDR, PD2)의 각각의 형성 위치에 대응한다. 즉, N－형 반도체 영역(N1, N2)이 형성된 부분이, 광전변환부로서 기능한다.
N－형 반도체 영역(N1, N2)의 형성 깊이는, 웰 영역(WL)의 형성 깊이보다 얕다. 또, 소자 분리 영역(EI)이 매립된 반도체 기판(SB)의 표면의 도랑의 깊이는, N－형 반도체영역(N1, N2)의 형성 깊이보다 얕다.
반도체 기판(SB)상에는, 소자 분리 영역(EI), 포토 다이오드(PD3 및 PD2)를 덮도록 층간 절연막(IF)이 형성되어 있다. 층간 절연막(IF)은, 복수의 절연막을 적층한 적층막이다. 층간 절연막(IF) 내에는, 복수의 배선층이 적층되어 있으며, 최하층의 배선층에는, 층간 절연막(IF)에 덮인 배선(M1)이 형성되어 있다. 배선(M1) 상에는 층간 절연막(IF)을 거쳐서 배선(M2)이 형성되어 있으며, 배선(M2) 상에는 층간 절연막(IF)을 거쳐서 배선(M3)이 형성되어 있다. 층간 절연막(IF)의 상부에는 칼라 필터(CF)가 형성되어 있으며, 칼라 필터(CF) 상에는 마이크로 렌즈(ML)가 형성되어 있다. 고체 촬상 소자의 동작시에 있어서, 빛은 마이크로 렌즈(ML) 및 칼라 필터(CF)를 거쳐서 포토 다이 오드(PDR, PD2)에 조사된다.
포토 다이오드(PDR, PD2)를 포함한 활성 영역(AR)의 바로 윗 쪽에는 배선은 형성되어 있지 않다. 이것은, 마이크로 렌즈(ML)로부터 입사한 빛이 배선에 의해 차폐되어 화소의 수광부인 포토 다이오드(PDR, PD2)에 조사되지 않게 되는 것을 막기 위해서이다. 반대로, 활성 영역(AR) 이외의 영역에 배선(M1~M3)을 배치함으로써, 주변 트랜지스터 등이 형성된 활성 영역에 있어 광전 변환이 일어나는 것을 막고 있다.
여기서, 활성 영역(AR) 및 소자 분리 영역(EI)의 형성 공정의 노광 처리에 한정하지 않고, N－형 반도체 영역(N1, N2), 게이트 전극(GE)(도 3 참조), 층간 절연막(IF), 및 배선(M1~M3) 등도 분할 노광에 의한 복수의 노광 처리에 의해 형성되고 그러한 노광 처리는 경계선(DL)에 의해 분리된 다른 노광 영역에 대해서 행해진다. 즉, N－형 반도체 영역(N1, N2) 등을 형성하기 위한 이온 주입 공정, 및 컨택트 플러그를 매립하는 컨택트홀의 형성 공정 등, 어느 공정에 있어서도, 노광 처리의 분할 위치가 Y축방향으로 1열로 늘어선 화소(PE3)(도 3 참조)의 각각이 갖는 포토 다이오드(PD3)와 포토 다이오드(PD2)와의 사이의 영역과 중첩하는 위치에 규정되어 있다.
이 결과, N－형 반도체 영역(N1, N2), 게이트 전극(GE), 컨택트홀, 및 배선(M1~M3) 등의 각각의 평면 레이아웃은, 경계선(DL)을 협지하는 영역 각각의 영역에 있어서 어긋난 형상이 된다.
N－형 반도체 영역(N1, N2), 게이트 전극(GE), 컨택트홀, 및 배선(M1~M3) 등의 각각의 형성 공정에 있어서, 마스크의 위치 어긋남의 관리에 대해서는, 활성 영역(AR)의 분할 위치에 대한 각 공정에서의 오버레이(중합(overlapping)) 제조 오차의 위치 어긋남 만을 관리하면, 고체 촬상 소자의 성능의 격차를 저감할 수가 있다.
도 3에서는, 포토 다이오드(PD2) 및 그 주변의 게이트 전극(GE) 및 컨택트플러그(CP) 등이 포토 다이오드(PD3)에 있어서, 분할 노광에 의한 활성 영역(AR)의 레이아웃과 같은 방향으로 어긋난 위치에 형성된 구조를 나타내고 있다. 이것에 대해서, 활성 영역(AR)과 포토 다이오드(PD2), 게이트 전극(GE) 및 컨택트 플러그(CP) 등과는 별개의 마스크를 이용한 다른 노광 공정에 의해 패턴 형성되기 때문에, 이러한 패턴이 같은 방향으로 같은 편차량으로 어긋나게 형성된다고는 할 수 없다. 즉, 다른 공정으로 패턴 형성되는 활성 영역, 반도체 영역, 게이트 전극 및 배선 등은, 마스크의 위치 어긋남에 의해 동일의 방향으로 어긋나게 형성되는 것은 아니고, 경계선(DL)의 근방을 경계로서 여러가지 방향으로 어긋나게 형성될 수 있다.
본 실시형태의 반도체 장치인 고체 촬상 소자에 있어서, 1개의 화소 내에 2개의 광전변환부(예를 들면, 포토 다이오드)를 형성하고 있는 것은, 예를 들면, 본 실시형태의 고체 촬상소자를, 상면(像面) 위상차형의 자동 초점 시스템을 갖는 디지털카메라에 이용했을 경우에, 포커싱 정밀도 및 속도를 향상시킬 수가 있기 때문이다. 이러한 디지털카메라에서는, 화소 내의 한쪽의 포토 다이오드와 또 한쪽의 포토 다이오드의 각각이 검출한 신호의 편차량, 즉 위상차로부터 포커싱에 필요한 렌즈의 구동량을 산출하고 단시간에서의 포커싱을 실현할 수가 있다. 따라서, 화소 내에 복수의 포토 다이오드를 형성하는 것으로, 고체 촬상 소자 내에 미세한 포토 다이오드를 보다 많이 형성할 수가 있기 때문에, 자동 포커싱의 정밀도를 향상시킬 수 있다.
또한, 촬영 화상을 출력하는 경우에는, 화소 내의 2개의 포토 다이오드의 신호(전하)를 1개의 신호로 해서 한번에 출력한다. 이것에 의해, 1개의 포토 다이오드만을 갖는 화소를 복수 구비한 고체 촬상 소자와 동등의 화질로 화상을 얻을 수 있다.
또, 본 실시형태에서는, 포토 다이오드로서 P형의 웰 영역을 애노드로 해서 N－형 반도체 영역인 확산층을 캐소드로 했을 경우에 대해서 기재하고 있다. 그러나, 이것에 한정하지 않고, N형 웰과 해당 N형 웰 중의 P－형 확산층으로 되는 포토 다이오드, 또는, 그들 표면에 화소 웰과 같은 도전형의 확산층이 존재하는 포토 다이오드를 갖는 고체 촬상 소자에 있어서도, 같은 효과를 갓는 것이 가능하다. 또, 고체 촬상 소자의 종류는 CMOS 이미지 센서에 한정되지 않고, CCD(Charge Coupled Device, 전하 결합 소자)에서도 같은 구조를 실현함으로써 상기의 효과를 얻을 수 있다.
다음에, 도 5에 화소의 등가 회로도를 나타낸다. 도 1에 나타내는 복수의 화소(PE) 각각이, 도 5에 나타내는 회로를 갖고 있다. 여기에서는 예로서 화소(PE1)(도 2 참조)의 회로 및 동작에 대해서 설명하지만, 화소(PE2, PE3)(도 2 참조)의 회로 및 동작도 마찬가지이다.
도 5에 나타낸 바와 같이, 화소는 광전 변환을 실시하는 포토 다이오드(PD1, PD2)와 포토 다이오드(PD1)에서 발생한 전하를 전송하는 전송 트랜지스터(TX1)와 포토 다이오드(PD2)에서 발생한 전하를 전송하는 전송 트랜지스터(TX2)를 갖고 있다. 또, 화소는, 전송 트랜지스터(TX1, TX2)로부터 전송되는 전하를 축적하는 플로팅 디퓨전(부유 확산부)(FD)와 플로팅 디퓨전(FD)의 전위를 증폭하는 증폭 트랜지스터(AMI)를 갖고 있다.
화소는 더욱이 증폭 트랜지스터(AMI)로 증폭된 전위를 판독 회로(CC1, CC2)(도 1 참조)의 한쪽에 접속된 출력선(OL)에 출력할지 여부를 선택하는 선택 트랜지스터(SEL)와 포토 다이오드(PD1, PD2)의 음극 및 플로팅 디퓨전(FD)의 전위를 소정 전위로 초기화하는 리셋 트랜지스터(RST)를 구비하고 있다. 전송 트랜지스터(TX1, TX2), 리셋 트랜지스터(RST), 증폭 트랜지스터(AMI) 및 선택 트랜지스터(SEL)의 각각은, 예를 들면 N형의 MOS 트랜지스터이다.
포토 다이오드(PD1, PD2)의 각각의 애노드에는 마이너스 측 전원 전위인 접지 전위(GND)가 인가되고 포토 다이오드(PD1, PD2)의 캐소드는 전송 트랜지스터(TX1, TX2)의 소스에 각각 접속되어 있다. 플로팅 디퓨전(FD)은, 전송 트랜지스터(TX1, TX2)의 각각의 드레인과 리셋 트랜지스터(RST)의 소스와 증폭 트랜지스터(AMI)의 게이트에 접속되어 있다. 리셋 트랜지스터(RST)의 드레인과 증폭 트랜지스터(AMI)의 드레인에는, 플러스측 전원 전위(VCC)가 인가된다. 증폭 트랜지스터(AMI)의 소스는, 선택 트랜지스터(SEL)의 드레인에 접속되어 있다. 선택 트랜지스터(SEL)의 소스는, 전술한 판독 회로(CC1, CC2)의 어느 한쪽에 접속된 출력선(OL)에 접속되어 있다.
다음에 화소의 동작에 있어서 설명한다. 우선, 전송 트랜지스터(TX1, TX2) 및 리셋 트랜지스터(RST)의 게이트 전극에 소정 전위가 인가되어 전송 트랜지스터(TX1, TX2) 및 리셋 트랜지스터(RST)가 함께 온 상태가 된다. 그러면, 포토 다이오드(PD1, PD2)에 잔존하는 전하 및 플로팅 디퓨전(FD)에 축적된 전하가 플러스측 전원 전위(VCC)를 향해 흘러서 포토 다이오드(PD1, PD2) 및 플로팅 디퓨전(FD)의 전하가 초기화된다. 그 후, 리셋 트랜지스터(RST)가 오프 상태가 된다.
다음에, 입사광이 포토 다이오드(PD1, PD2)의 PN 접합에 조사되어 포토 다이오드(PD1, PD2)에서 광전 변환이 발생한다. 그 결과, 포토 다이오드(PD1, PD2)의 각각에 전하가 발생한다. 이 전하는, 전송 트랜지스터(TX1, TX2)에 의해 모두 플로팅 디퓨전(FD)에 전송된다. 플로팅 디퓨전(FD)은 전송되어 온 전하를 축적한다. 이것에 의해 플로팅 디퓨전(FD)의 전위가 변화한다.
다음에, 선택 트랜지스터(SEL)가 온 상태로 되면, 변화 후의 플로팅 디퓨전(FD)의 전위가 증폭 트랜지스터(AMI)에 의해 증폭되고 그 후, 출력선(OL)에 출력된다. 그리고, 판독 회로(CC1, CC2)의 한쪽은, 출력선(OL)의 전위를 읽어낸다. 또한 상면 위상차 식의 자동 포커싱을 실시하는 경우에는, 포토 다이오드(PD1, PD2)의 각각의 전하를, 전송 트랜지스터(TX1, TX2)에 의해 동시에 플로팅 디퓨전(FD)에 전송하지 않고, 각 전하를 차례차례 전송 및 판독을 실시함으로써 포토 다이오드(PD1, PD2) 각각의 전하 값을 읽어낸다. 촬상을 하는 경우에는, 포토 다이오드(PD1, PD2)의 각각의 전하를 동시에 플로팅 디퓨전(FD)에 전송한다. 즉, 정지화면에 있어서의 출력은 각 화소에 있어서 2개의 포토 다이오드의 활성 영역의 양쪽 모두의 출력 합에 의해 산출된다.
다음에, 본 실시형태의 반도체 장치의 효과에 있어서, 도 26에 나타내는 비교예를 이용하여 설명한다. 도 26은 비교예의 반도체 장치인 고체 촬상 소자의 화소 어레이부를 나타내는 평면 레이아웃이다.
노광 장치의 최대 노광 영역을 넘는 그러한 칩 사이즈를 갖는 고체 촬상 소자를 형성하기 위해서는, 반도체 웨이퍼에 있어서 1개의 칩을 형성하는 영역 내에 있어서 노광하는 장소를 바꾸면서 복수회의 노광을 실시하여 패턴을 형성하는 분할 노광을 실시할 필요가 있다. 이 경우, 복수회의 노광마다 다른 마스크를 사용하여 노광 처리를 실시하는 것으로부터, 동일 공정에서의 리소그래피에 있어서도 복수 마스크에서 형성된 레지스터 패턴 각각의 사이에서 마스크 또는 노광 장치 등에 기인하는 치수 변동 또는 중합 오차가 생길 우려가 있다. 이것에 의해, 복수의 마스크 각각에 의해 형성된 포토 다이오드들의 사이에서의 면적 및 간격 등에 어긋남이 생김으로써 고체 촬상 소자에 있어서의 출력 값차에 의한 화상 이상 등이 생기는 경우가 있다.
즉, 2개의 마스크를 이용하여 분할 노광을 실시하는 경우, 한쪽의 마스크를 이용하여 노광하는 노광 영역과 한쪽의 마스크를 이용하여 노광하는 노광 영역에서는, 형성되는 패턴의 형성위치 어긋남이 생기기 때문에, 이러한 노광 영역들의 경계에 있어 화소의 수광 특성에 차이가 생긴다. 상기 경계 근방의 화소의 특성차는 고체 촬상 소자를 이용한 촬상에 의해 입수한 화상 또는 영상에 있어서 시인 가능한 이상이며, 해당 경계에 대응하는 개소에 선상의 촬상 이상이 생기는 원인이 된다. 이러한 이상이 생기면, 촬상에 의해 입수한 화상의 화질이 저하한다.
또, 1개의 화소 내에 2개의 포토 다이오드를 설치하여 상면 위상차식의 자동 포커싱를 행할 때, 해당 2개의 포토 다이오드들의 사이의 출력차가 생기고 결과적으로 자동 초점 검출의 오차가 커진다. 따라서, 포커싱에 필요로 하는 시간이 길어지는 문제를 일으킨다. 또, 화상을 보정하기 위해 여분의 회로를 형성하는 경우에는, 반도체 장치의 소비 전력의 증대 및 동작의 지연 등의 문제가 생긴다.
여기서, 도 26에 나타낸 바와 같이, 비교예의 반도체 장치에서는, 분할 노광을 실시하는 각각의 노광 영역의 일부를 중첩시킴으로써 각 노광 영역들의 경계에 있어 생기는 화상 이상이 눈에 띄지 않도록 하고 있다. 도 26에 있어서, 해칭을 붙인 화소(PEB)는, 제1 마스크에 의해 노광된 화소이며, 해칭이 붙지 않은 화소(PEW)는, 제1 마스크와는 다른 제2 마스크에 의해 노광된 화소이다.
비교예에서는, 도 2에 나타내는 레이아웃과 마찬가지로, 제1 노광 영역(IG1)은, 제1 영역(1A) 및 제3 영역(3A)을 갖고, 제2 노광 영역(IG2)은, 제2 영역(2A) 및 제3 영역(3A)을 갖고 있으며, 제3 영역(3A)은, 제1 노광 영역(IG1)과 제2 노광 영역(IG2)이 중첩하는 영역에 있다. 여기에서는, 제3 영역(3A)에 있어서, 화소(PEB)가 제2 영역(2A)측을 향해서 서서히 수가 감소하게 배치되며, 화소(PEW)가 제1 영역(1A) 측을 향해 서서히 수가 감소하게 배치되어 있다.
이와 같이, 분할 노광의 경계 영역에 있어서 2개의 마스크에 의한 제1 노광 영역(IG1), 제2 노광 영역(IG2)의 각각의 화소(PEB, PEW)가 교착(交錯)한 배치로 하는 것으로, 분할 노광의 경계 근방에서의 출력치의 단차가 화상 상에서 시각적으로 인식하기 어려워져, 결과적으로 분할영역에서의 화질을 향상시킬 수 있다.
여기서, 1개의 화소에 있어서의 마이크로 렌즈 아래에 2개의 포토 다이오드가 존재하는 고체 촬상 소자에서는, 해당 2개의 포토 다이오드의 각각의 출력에 차가 있는 경우에 초점이 어긋나 있는 상태이라고 인식한다. 초점이 어긋나 있는 경우에, 상면 위상차식의 자동 포커싱을 실시하는 경우에는, 다른 화소로부터 포토 다이오드를 1개씩 선택하고 선택한 복수의 포토 다이오드의 각각의 출력이 일치하는 그러한 인접 화소의 위치를 탐색한다. 이것에 의해, 포커싱에 필요한 렌즈의 동작량을 산출함으로써 짧은 시간에 자동 포커싱을 행할 수 있다.
그러나, 비교예의 반도체 장치에서는, 좌우의 노광 영역에 있어서의 마무리 치수 및 중합 위치의 어긋남의 발생에 기인하여 제1 노광 영역(IG1) 용의 마스크에서 형성된 화소(PEB)와 제2 노광 영역(IG2)용의 마스크에서 형성된 화소(PEW)와의 사이의 출력차가 중첩되어 출력이 일치하는 화소의 탐색에 필요한 시간이 커지는 문제가 있다.
또, 행렬상으로 나란한 화소(PEB, PEW) 중, 상하 방향(Y축방향)으로 행마다 교착하고 있는 화소수가 다른 것으로부터, 상기한 상면 위상차식의 자동 포커싱에 있어서의 화소간의 출력차의 탐색 시간이 행마다 다르다. 이 때문에, 노광 영역의 경계 근방에서는, 행마다 최적인 포커스 보정량이 다른 상태가 되어, 포커싱에 필요로 하는 시간이 매우 커지는 문제도 존재한다.
본 실시형태의 반도체 장치는, 분할 노광에 의해 반도체 칩을 형성하는 점과 분할되어 2개의 노광 영역들이 일부 중첩하고 있는 점이, 상기 비교예와 같다. 그러나, 본 실시형태의 반도체 장치는, 도 3에 나타낸 바와 같이, 제1 노광 영역(IG1)과 제2 노광 영역(IG2)이 중첩하는 영역은, Y축방향으로 나란한 1열의 화소(PE3)뿐인 점에서 상기 비교예와 다르다. 또, 본 실시형태의 반도체 장치는, 상면 위상차식 자동 포커싱용으로, 각 화소 내에 2개의 포토 다이오드를 갖는 고체 촬상 소자이다.
또, 본 실시형태는, 상기 비교예와는 달리 노광 영역이 중첩하는 영역의 화소(PE3)내에 있어서 제1 노광 영역(IG1) 용의 마스크에 의해 형성되는 화소(PE1)가 나란한 제1 영역(1A)으로부터 이격하고 제2 노광 영역(IG2) 용의 마스크에 의해 형성되는 화소(PE2)가 나란한 제2 영역(2A) 측에 가까운 영역에, 제1 노광 영역(IG1) 용의 마스크에 의해 형성된 포토 다이 오드(PD2)를 배치하고 있다. 마찬가지로 제2 노광 영역(IG2)용의 마스크에 의해 형성되는 화소(PE2)가 나란한 제2 영역(2A)으로부터 이격하고 제1 노광 영역(IG1) 용의 마스크에 의해 형성되는 화소(PE1)가 나란한 제1 영역(1A)측에 가까운 영역에, 제2 노광 영역(IG2) 용의 마스크에 의해 형성된 포토 다이오드(PD3)를 배치하고 있다.
즉, 1개의 고체 촬상 소자를 상호의 일부가 중첩하는 제1 노광 영역(IG1)과 제2 노광 영역(IG2)으로 분할하여 분할 노광하는 경우에 있어서, 한쪽의 노광 영역용의 마스크에 의해 형성하는 행렬상의 화소 중, 최단부의 1열의 포토 다이오드와 그 인접의 1열의 포토 다이오드와의 사이에, 다른 한쪽의 노광 영역 용의 마스크에 의해 형성하는 1열의 포토 다이오드를 배치하고 있다. 따라서, 화소(PE3) 내의 2개의 포토 다이오드(PD2, PD3)는, 각각 다른 마스크에 의해 형성되어 있다. 이것은, 화소(PE3) 내의 포토 다이오드뿐만 아니라, 그러한 포토 다이오드의 주변의 활성 영역, 주변 트랜지스터, 및 배선 등도 마찬가지이다(도 3 및 도 4 참조).
또, 경계부의 1열의 화소(PE3)에 있어서는, 2개의 포토 다이오드(PD2, PD3)의 각각과 마이크로 렌즈(ML)와의 상대적인 위치가 같게 되도록, 제3 영역(3A)의 화소(PE3)내에 있어서, 2개의 포토 다이오드(PD2, PD3)를 교착해 배치하고 있다. 또한 여기서 말하는 교착이란, 한쪽의 노광 영역 용의 마스크에서 형성하는 소자 등의 패턴을 다른 한쪽의 노광 영역 용의 마스크에서 형성하는 소자 등이 형성된 영역 내에 배치하는 것을 나타낸다.
본 실시형태의 효과의 하나는 제1 노광 영역(IG1)과 제2 노광 영역(IG2)과의 경계부에 있어서는 정지화면 출력의 단차를 화상 상에서 인식하기 어렵게 할 수 있는 것에 있다. 이것에 의해, 고체 촬상 소자에 의해 얻을 수 있는 화상의 화질을 향상시킬 수 있기 때문에, 반도체 장치의 성능을 향상시킬 수 있다.
본 실시형태에서는, 정지화면에 있어서의 출력은 각 화소에 있어서의 2개의 포토 다이오드의 활성 영역의 양쪽 모두의 출력합에 의해 산출되는바, 본 실시형태에서는, 화소(PE3) 내에 2개의 마스크의 각각에 의해 형성되는 포토 다이오드를 교착시켜 배치하고 있다.
여기서, 분할 노광을 실시하는 고체 촬상 소자에서는, 화소 어레이부에 형성되는 화소 중, 제1 노광 영역(IG1) 내의 포토 다이오드(PD1, PD2)와 제2 노광 영역(IG2)내의 포토 다이오드(PD3, PD4)와의 사이에서의 형성 위치 및 출력 특성에 차이가 생기는 것이 고려된다. 그러나, 본 실시형태에서는, 화소(PE3) 내에, 2개의 마스크의 각각에 의해 형성된 포토 다이오드(PD2, PD3)가 배치되어 있기 때문에, 화소(PE3)의 2개의 포토 다이오드(PD2, PD3)의 출력합은 화소(PE1)의 포토 다이오드(PD1, PD2)의 출력합에 근사하고, 한편, 화소(PE2)의 포토 다이오드(PD3, PD4)의 출력합에 근사한다.
따라서, 제1 노광 영역(IG1)과 제2 노광 영역(IG2)의 사이에서의 화소의 출력 특성의 차가 상기 경계부에 있어 현저하게 되는 것을 방지할 수 있다. 따라서, 제1 노광 영역(IG1)과 제2 노광 영역(IG2)의 경계부에 있어서의 정지화면 출력의 단차를 화상 상에서 인식하기 어렵게 될 수 있다.
또, 화소(PE3) 내에, 다른 마스크에서 형성하는 포토 다이오드(PD2, PD3)를 형성하는 경우, 화소(PE3) 내의 한쪽의 포토 다이오드가 마스크의 위치 어긋남 등에 기인하여 기능하지 않게 될 우려가 있다. 그러나, 해당 화소(PE3) 내에서 한쪽의 포토 다이오드가 기능하고 있으면, 그 출력은, 화소(PE1) 내의 포토 다이오드(PD1, PD2)의 출력의 평균치에 가까운 값이 되어, 화소(PE2) 내의 포토 다이오드(PD3, PD4)의 출력의 평균치에 가깝게 된다. 그 결과, 촬상에 의해 얻을 수 있는 화상에 있어서는, 제1 영역(1A)과 제3 영역(3A)과의 사이 및 제3 영역(3A)과 제2 영역(2A)과의 사이의 각각에 대응하는 개소에 있어, 분할 노광에 의한 출력 단차가 인식하기 어렵게 된다.
또, 본 실시형태의 다른 효과의 하나는, 상면 위상차식 자동 포커싱 동작에 있어서, 해당 경계부 근방에서의 보정량 검출의 판정 처리를 단순하게 함으로써 산출 시간을 저감할 수 있는 것에 있다. 이것에 의해, 자동 포커싱의 속도를 높일 수 있기 때문에, 반도체 장치의 성능을 향상시킬 수 있다.
즉, 상면 위상차 식의 자동 포커싱에 있어서의 포커싱 보정량의 산출에 있어서는, 분할 노광의 경계계부 이외의 제1 영역(1A), 제2 영역(2A)에서는, 제1 노광 영역(IG1), 제2 노광 영역(IG2)의 각각이 일정한 노광 조건으로 형성되어 있으므로, 상면위상차식 자동 포커싱을 2개의 포토 다이오드를 갖는 화소에 의해 실시하는 것이 가능하고, 포커싱 위치 정보도 단시간에 산출가능하다.
이에 대해서, 경계부의 화소(PE3)에는, 다른 마스크로 형성된 2개의 포토 다이오드(PD2, PD3)가 배치되어 있으므로, 그러한 마스크에서의 노광 조건의 프로세스 변동 등에 의해, 화소(PE3) 내의 활성 영역 등의 최종 치수에 차가 생길 수 있다. 이 경우에는, 촬상 시에 포커싱한 상태에서도, 화소(PE3)에 있어서는, 포커싱이 불일치, 즉 초점이 맞춰질 수 없다고 판단될 수 있다. 그러나, 그와 같이 판단되는 화소는 본 실시형태에서는 화소 어레이부의 제3 영역(3A)의 1열뿐이고, 동영상에 있어서의 상면 위상차식 자동 포커싱 처리에있어 큰 영향은 없고, 그 인접 화소열에 있어서 신속하게 포커싱 정보를 단시간에 산출할 수 있다.
즉, 제3 영역(3A)의 화소(PE3)에 있어서 X축 방향으로 인접하는 개소에서는, 동일 마스크, 동일 노광 조건으로 형성된 2개의 포토 다이오드를 갖는 화소가 존재하고 있으므로, 한쪽 편의 포토 다이오드 출력이 일치할 때까지 탐색을 실시하는 상면 위상차식 자동 포커싱 위치검출 알고리즘에 있어서도 단시간에 그 탐색을 완료할 수 있다. 즉, 포커싱 위치정보를 단시간에 산출할 수 있다.
또, 본 실시형태에서는, Y축방향에 있어서 화소(PE3)를 나란히 배치하고 있다. 즉, 각 행에 있어서, 화소(PE3)의 배치 수에 변동은 없다. 따라서, 상기 비교예와 같게, 상하 방향(Y축방향)의 행마다 교착하고 있는 화소 수가 다른 것에 기인해서, 상면위상차식 자동 포커싱에 있어서의 화소간의 출력 어긋남의 탐색 시간이 행마다 변동하는 것을 회피할 수 있다. 따라서, 포커싱에 필요로 하는 시간을 단축할 수가 있다.
여기에서는, 다른 마스크에 의해 형성된 2개의 포토 다이오드를 포함한 화소를, Y축방향으로 나란히 배치하여 1열을 형성하고 있지만, 이러한 세로 일직선으로 해당 화소를 나란히 놓지 않아도, 평면에서 보아서 계단형상으로 배치하고, 또는 사행(蛇行)하여 배치해도, 거의 같은 기능을 얻을 수 있다. 다만, 기본적으로는, 해당 화소를 세로 일직선의 배치 형태로 한 편이, 포커싱 위치 산출시간의 단축 효과는 크다.
또, 상기의 효과는, 반도체 기판의 주면 측으로부터 조사된 빛을 검출하는 고체 촬상 소자만 아니라, 반도체 기판의 이면측으로부터 조사된 빛을 검출하는 이면 조사형의 고체 촬상 소자에 적용해도 같은 효과를 얻을 수 있다. 또, 상기 설명에서는, 기본적으로 화소 레이아웃의 배치 만에 관해서 기술하고 있다. 다만, 그 배치 위치를 결정하고 있는 화소 레이아웃의 레이어 정보는, 예를 들면 소자 분리 공정, 게이트 전극 형성 공정, 소스·드레인 영역 등의 주입 공정, 포토 다이오드 등의 주입 공정, 및 배선 공정 등, 전 레이어 및 전 공정에 관해서, 각각의 개별 레이어 및 몇 개의 레이어를 선택함으로써, 화소의 위치를 본 실시형태 대로에 배치하는 것이 포함되는 것은 말할 필요도 없다.
다음에, 본 실시형태의 반도체 장치인 고체 촬상 소자의 제조 방법에 대해서, 도 6 ~ 도 9를 참조로 설명한다. 도 6 ~ 도 9는, 본 실시형태에서의 반도체 장치의 제조 공정 중의 평면도이다. 이하에서는, 화소의 제조 방법을 중심으로 설명한다.
우선, 도 6에 나타낸 바와 같이, 반도체 칩이 되는 영역을 복수 포함한 반도체 기판(SB)을 준비한다. 다음에, 반도체 기판(SB)의 주면에 있어서 P형의 불순물(예를 들면, B(붕소))을 이온 주입법 등에 의해 주입함으로써, 반도체 기판의 주면 내에 웰 영역(WL)을 형성한다.
다음에, 웰 영역(WL) 상에, 포토리소그래피(photolithography) 기술을 이용하여 소자 분리 영역(EI)을 형성함으로써, 화소 어레이 부내의 복수의 화소 각각을 구성하는 활성 영역(AR)을 반도체 기판의 상면에 구획한다. 이때, 화소 어레이부 외의 판독 회로(CC1, CC2) 및 출력회로(OC)(도 1 참조) 등이 형성되는 영역 내의 활성 영역도 반도체 기판의 주면에 구획한다. 여기에서는, 산화 실리콘막으로 되는 소자 분리 영역(EI)을 STI(shallow trench isolation) 방식에서 형성한다. 또한, 소자 분리 영역(EI)을 LOCOS(local oxidation of silicon) 방식으로 형성해도 좋다.
소자 분리 영역(EI)을 형성하는 경우에는 우선, 산화 실리콘막 및 실리콘 질화막의 적층 구조를 갖는 보호막(도시 않음)을 반도체 기판(SB)상에 형성한다. 이어서, 보호막 상에 포토레지스트(photoresist) 막(도시 않음)을 형성한다. 이어서, 소정의 마스크 패턴이 형성된 포토마스크(photomask)를 2매 사용하여 포토레지스트(photoresist) 막을 노광한다. 이때, 포토 레지스트막에 있어서는 분할 노광을 실시한다.
여기서 말하는 분할 노광이란, 반도체 기판(SB)의 면에 있어서 나란한 제1 노광 영역(IG1) 및 제2 노광 영역(IG2)을 1회의 노광 처리에 의해 노광하는 것이 아니라, 각 노광 영역에 대해서 1회씩 노광 처리를 실시함으로써, 합계 2회의 노광에 의해, 반도체 칩으로 되는 영역 전체를 노광하는 것을 말한다. 또한, 본 실시형태에서는, 반도체 웨이퍼에 있어서 1매의 반도체 칩으로 되는 영역 전체를 2개의 노광 영역으로 분할하고, 2회의 노광을 실시하는 것에 대하여 설명하는데, 1매의 반도체 칩으로 되는 영역의 전체를 노광하기 위해서 실시하는 노광 회수 및 분할된 노광 영역의 수는 3 이상이어도 상관없다.
포토레지스트(photoresist) 막에 있어서 분할 노광을 실시하는 경우에는, 우선 제1 노광 영역(IG1)에 제1 마스크를 이용하여 노광을 실시함으로써, 마스크 패턴을 전사하고, 그 다음에 제2 노광 영역(IG2)에 제2 마스크를 이용하여 노광을 실시함으로써 마스크 패턴을 전사한다. 이때, 제1 노광 영역(IG1)과 제2 노광 영역(IG2)은, 제3 영역(3A)에 있어서 중첩하고 있다. 이어서, 노광 후의 포토레지스트(photoresist)막을 현상함으로써 해당 포토레지스트(photoresist) 막을 패터닝한다.
이어서, 포토레지스트(photoresist) 막을 마스크에 이용하여 포토레지스트(photoresist) 막으로부터 노출한 보호막을 에칭으로 제거한다. 그 후, 에칭용의 마스크로서 사용한 포토레지스트(photoresist)막을 제거한다. 이어서, 보호막을 마스크로서 이용하여 드라이 에칭을 실시함으로써 보호막으로부터 노출하는 반도체 기판(SB)의 주면에 소자 분리용의 홈을 형성한다. 그 후, 해당 홈 내에 산화 실리콘막을 매립하고, 이어서 반도체 기판(SB)상의 산화 실리콘막 및 보호막을 연마법 등에 의해 제거함으로써, 활성 영역(AR)을 포함한 복수의 활성 영역을 구획하는 소자 분리영역(EI)을 형성한다. 즉, 소자 분리 영역(EI)에 덮이지 않은 영역이며, 보호막으로 덮여 있는 영역에는, 활성 영역인 반도체 기판(SB)의 주면이 노출한다.
도 6에는, 화소가 형성되는 영역을 X축방향으로 나란히 3개 도시하고 있다. 1개의 화소로 되는 영역은, 수광부가 되는 활성 영역(AR)과 그 주위에 형성된 다른 활성 영역이며, 주변 트랜지스터용의 활성 영역을 갖고 있다. 활성 영역(AR)은, 그 안쪽에 후의 공정에서 포토 다이오드가 2개 형성되는 영역이다.
여기서, 제1 노광 영역(IG1)의 노광용의 마스크에 의해 형성된 활성 영역의 패턴은, 제2 노광 영역(IG2)의 노광용의 마스크에 의해 형성된 활성 영역의 패턴에 비해, 1 방향으로 어긋나게 형성되어 있다. 이것은 분할 노광에 이용하는 마스크를 배치할 때어긋남이 일어나는 것 등에 기인하고 있다.
활성 영역의 위치 어긋남은, 제3 영역(3A) 내의 각 활성 영역(AR) 내에서, 1개의 포토 다이오드가 형성되는 영역과 해당 활성 영역(AR) 내에 있어서의, 다른 1개의 포토 다이오드가 형성되는 영역과의 사이에서 발생하고 있다. 이것에 의해, 제3 영역(3A)의 활성 영역(AR)의 2 변이며, X축방향을 따르는 2 변의 각각의 중심부에는, 단차(DP)가 형성된다.
또, 활성 영역의 위치 어긋남은, 제2 노광 영역(IG2)과 겹쳐지지 않는 제1 노광 영역(IG1),즉 제1 영역(1A)과 제3 영역(3A)의 활성 영역(AR) 내에 있어서 2개의 포토 다이오가 형성되는 영역 중, 제1 영역(1A) 측에 가까운 영역과의 사이에서 발생하고 있다. 마찬가지로 활성영역의 위치 어긋남은, 제1 노광 영역(IG1)과 겹쳐지지 않는 제2 노광 영역(IG2), 즉 제2 영역(2A)과 제3 영역(3A)의 활성 영역(AR) 내에 있어서 2개의 포토 다이오드가 형성된 영역 중, 제2 영역(2A) 측에 가까운 영역과의 사이에서 발생하고 있다.
다만, 제1 영역(1A)과 제3 영역(3A)의 활성 영역(AR) 내에 있어 2개의 포토 다이오드가 형성되는 영역 가운데, 제2 영역(2A) 측에 가까운 영역과의 사이에서는, 위치 어긋남은 생기지 않는다. 이러한 영역의 패턴은, 제1 노광 영역(IG1)의 노광에 이용되는 제1 마스크에 의해 형성되기 때문이다. 마찬가지로 제2 영역(2A)과 제3 영역(3A)의 활성 영역(AR) 내에 있어서 2개의 포토 다이오드가 형성되는 영역 중, 제1 영역(1A) 측에 가까운 영역과의 사이에서는, 위치 어긋남은 생기지 않는다. 이러한 영역의 패턴은, 제2 노광 영역(IG2)의 노광에 이용되는 제2 마스크에 의해 형성되기 때문이다.
다음에, 도 7에 나타낸 바와 같이, 전송 트랜지스터, 리셋 트랜지스터, 증폭 트랜지스터 및 선택 트랜지스터 등 각종 MOS 트랜지스터를 형성하는 각 활성 영역 상에, 게트 절연막(도시 않음)을 거쳐서 게이트 전극(GE)을 형성한다. 구체적으로는, 반도체 기판(SB) 상에 절연막 및 폴리 실리콘막을 CVD(Chemical Vapor Deposition) 법 등에에 의해 적층한 후, 포토리소그래피(photolithography) 기술을 이용한 에칭에 의해 해당 폴리 실리콘 막 및 해당 절연막을 패터닝함으로써, 해당 절연막으로 되는 상기 게이트 절연막과 해당 폴리 실리콘막으로 되는 상기 게이트 전극(GE)을 형성한다.
복수 형성되는 게이트 전극(GE) 및 그 아래의 게이트 절연막은, 평면에서 보아서 Y축방향으로 연재하는 구형의 패턴을 갖고 있으며, 소정의 활성 영역 상에 형성되어 있다. 활성영역(AR)에 인접하여 형성되는 전송 트랜지스터의 게이트 전극(GE)은, 활성 영역(AR)으로부터 Y축방향으로 돌출하는 반도체 영역의 바로 위에 형성된다. 본 실시형태에서는, 각 화소 포토 다이오드가 2개 형성되며 그러한 포토 다이오드에 대응하여 전송 트랜지스터도 2개 형성되기 때문에, 상기 돌출부 및 전송 트랜지스터의 게이트 전극(GE)도 2개 형성된다. 활성 영역(AR)의 일부를 구성하는 해당 2개의 돌출부는, 연재 한 곳에서 서로 접속되어 있다. 또한 1개의 화소 내의 2개의 전송 트랜지스터는, 1개의 게이트 전극(GE)을 공유하고 있어도 좋다.
또, 주변 트랜지스터인 리셋 트랜지스터, 증폭 트랜지스터 및 선택트랜지스터는, 1개의 화소가 되는 영역 내에 있어서, 수광부인 활성 영역(AR)에 인접한 다른 활성 영역상에 나란히 형성된다. 이 때문에, 해당 다른 활성 영역 상에 걸치도록 그들 주변 트랜지스터의 3개의 게이트 전극(GE)이 형성된다. 이러한 3개의 게이트 전극(GE)은, X축방향으로 연재하는 해당 다른 활성 영역의 바로 위쪽에 있어서, X축방향으로 나란히 배치된다.
　게이트 전극(GE)을 형성하는 공정에 있어서, 상기와 같이 폴리 실리콘막 및 절연막을 패터닝하는 경우에는, 소자 분리 영역(EI)을 형성하여 활성 영역(AR)을 규정한 상기 공정(와)과 마찬가지로 분할 노광 처리를 실시한다. 따라서, 제1 노광 영역(IG1) 용의 마스크에 의해 형성되는 게이트 전극(GE)과 제2 노광 영역(IG2) 용의 마스크에 의해 형성되는 게이트 전극(GE)에서는 형성 위치에 어긋남이 생긴다.
다음에, 도 8에 나타낸 바와 같이, 각종의 이온 주입 공정을 실시한다. 이것에 의해, 각 활성 영역(AR) 안의 웰 영역(WL)의 상면 내에, N－형 반도체 영역(N1, N2)을 형성하고, 또, 전송 트랜지스터의 드레인 영역을 형성하고, 또, 다른 활성 영역 내에 각 주변 트랜지스터의 소스·드레인 영역을 형성한다. N－형 반도체 영역(N1, N2)은, 반도체 기판(SB)의 주면에 N형의 불순물(예를 들면, P(인) 또는 As(비소))을 주입하여 도입함으로써 형성한다.
상기 이온 주입에 의해, 제1 영역(1A)의 활성 영역(AR)에는, N－형 반도체 영역 (N1) 및 웰 영역(WL)으로 되는 포토 다이오드(PD1)와 N－형 반도체 영역(N2) 및 웰 영역(WL)으로 되는 포토 다이오드(PD2)가 형성된다. 또, 제2 영역(2A)의 활성영역(AR)에는, N－형 반도체 영역(N1) 및 웰 영역(WL)으로 되는 포토 다이오드(PD3)와 N－형 반도체 영역(N2) 및 웰 영역(WL)으로 되는 포토 다이오드(PD4)가 형성된다. 또, 제3 영역(3A)의 활성 영역(AR)에는, N－형 반도체 영역(N1) 및 웰 영역(WL)으로 되는 포토 다이오드(PD3)와 N－형 반도체 영역(N2) 및 웰 영역(WL)으로 되는 포토 다이오드(PD2)가 형성된다.
또, 각 활성 영역(AR)에는, 상기 이온 주입에 의해, 게이트 전극(GE) 및 게이트 전극(GE)의 양측의 소스·드레인 영역에 의해 구성되는 전송 트랜지스터(TX1, TX2)가 각각 형성된다. 또, 다른 활성 영역에는, 상기 이온 주입에 의해, 게이트 전극(GE) 및 게이트 전극(GE)의 양측의 소스·드레인 영역에 의해 구성되는 리셋 트랜지스터(RST), 증폭 트랜지스터(AMI) 및 선택 트랜지스터(SEL)가 각각 형성된다.
이것에 의해, 제1 영역(1A)에는, 포토 다이오드(PD1, PD2) 및 주변 트랜지스터를 포함한 화소(PE1)가 형성된다. 또, 제2 영역(2A)에는, 포토 다이오드(PD3, PD4) 및 주변 트랜지스터를 포함한 화소(PE2)가 형성된다. 또, 제3 영역(3A)에는, 포토 다이오드(PDR, PD2) 및 주변 트랜지스터를 포함한 화소(PE3)가 형성된다.
화소(PE1)에 있어서, 전송 트랜지스터(TX1)는, 포토 다이오드(PD1)에 인접하여 제1 영역(1A)의 활성 영역(AR)에 형성되며, 전송 트랜지스터(TX2)는, 포토 다이오드(PD2)에 인접해 제1 영역(1A)의 활성 영역(AR)에 형성된다. 화소(PE2)에 있어서, 전송 트랜지스터(TX1)는, 포토 다이오드(PD3)에 인접하여 제2 영역(2A)의 활성 영역(AR)에 형성되며, 전송 트랜지스터(TX2)는, 포토 다이오드(PD4)에 인접하여 제2 영역(2A)의 활성 영역(AR)에 형성된다. 화소(PE3)에 있어서, 전송 트랜지스터(TX1)는, 포토 다이오드(PD3)에 인접하여 제3 영역(3A)의 활성 영역(AR)에 형성되며, 전송 트랜지스터(TX2)는, 포토 다이오드(PD2)에 인접하여 제3 영역(3A)의 활성 영역(AR)에 형성된다.
상기의 각종 반도체 영역을 형성하는 공정에 있어서는, 포토레지스트(photoresist) 막(도시 않음)을 마스크로 해서 이온 주입을 실시한다. 이 포토레지스트(photoresist) 막의 패턴을 형성하는 경우에는, 전술한 소자 분리 영역(EI)의 형성 공정과 마찬가지로, 분할 노광 처리를 실시한다. 노광 처리를 별개로 행할 경우는, 활성 영역(AR)의 형성 공정과 같은 위치에 규정한다. 따라서, 예를 들면, 제1 영역(1A)에 형성되는 N－형 반도체 영역(N1)과 제2 영역(2A)에 형성되는 N－형 반도체 영역(N1)과는, 경계선(DL)을 경계로서 형성 위치에 어긋남이 생긴다. 또, 제3 영역(3A)에 형성되는 N－형 반도체 영역(N1)과 제3 영역(3A)에 형성되는 N－형 반도체 영역(N2)과는, 경계선(DL)을 경계로서 형성 위치에 어긋남이 생긴다.
다음에, 도 9에 나타낸 바와 같이, 반도체 기판(SB)상에 층간 절연막(도시 않음)을 형성한 후, 층간 절연막을 관통하는 컨택트 플러그(CP)를 형성한다.
그 후, 배선(M1~M3)(도 4 참조)을 형성한다. 구체적으로는, 반도체 기판(SB) 상에 1층의 층간 절연막을 형성한 후, 해당 층간 절연막을 관통하는 복수의 컨택트 플러그(CP)를 형성한다. 이어서, 1층의 층간 절연막 상에, 컨택트 플러그(CP)와 접속된 하층의 배선(M1)을 형성한다. 그 후, 1층의 층간 절연막 상에 2층의 층간 절연막을 형성한 후, 2층의 층간 절연막을 관통하는 비어 플러그 및 해당 비어 플러그 상의 배선(M2)을 형성하고, 더욱이 같은 공정에 의해, 배선(M2) 상에 3층의 층간 절연막, 비어 플러그, 배선(M3) 및 4층의 층간 절연막을 형성함으로써, 상층의 배선을 형성한다. 1층으로부터 4층의 층간 절연막으로부터 되는 적층막은, 층간 절연막(IF)을 구성한다.
이상에 의해, 본 실시형태의 반도체 장치인 고체 촬상 소자가 완성된다. 또 도 4에 나타낸 바와 같이, 층간 절연막(IF) 상에는, 칼라 필터(CF) 및 마이크로 렌즈(ML)를 순차로 형성하는 것도 가능하다.
상기의 층간 절연막(IF), 컨택트 플러그(CP), 비어 플러그, 및 배선(M1~M3)을 형성하는 공정에 있어서는, 포토레지스트(photoresist) 막(도시하지 않는다)을 마스크로서 이용한 에칭에 의한 패터닝을 실시한다. 이 포토레지스트(photoresist) 막의 패턴을 형성하는 경우에는 소자 분리영역(EI)의 형성 공정과 마찬가지로, 분할 노광 처리를 실시한다. 노광 처리를 분할해 실시하는 경계는, 도 6에 나타내는 활성 영역(AR)의 형성 공정과 같은 위치에 규정한다.
본 실시형태의 반도체 장치의 제조 방법에서는, 도 26의 비교예를 이용하여 설명한 상기 본 실시형태의 반도체 장치와 같은 효과를 얻을 수 있다. 즉, 여기에서는, 서로 제3 영역(3A)에 있어서 일부가 중첩하는 제1 노광 영역(IG1, IG2)의 각각 대해 분할 노광을 실시하여 고체 촬상 소자를 형성하는 경우에, 제3 영역(3A)의 화소(PE3) 내의 2개의 포토 다이오드(PD2, PD3)를 다른 마스크에 의해 형성한다.
그때, 제1 마스크에 의해 형성되는 포토 다이오드(PD2)를 화소(PE3) 내에 있어서 제1 마스크에 의해 형성되는 화소(PE1)를 포함한 제1 영역(1A) 측에 배치하는 것이 아니라, 제2 마스크에 의해 형성되는 화소(PE2)를 포함한 제2 영역(2A) 측에 배치한다. 마찬가지로 제2 마스크에 의해 형성되는 포토 다이오드(PD3)를, 화소(PE3) 내에 있어서, 제2 마스크에 의해 형성되는 화소(PE2)를 포함한 제2 영역(2A) 측에 배치하는 것이 아니라, 제1 마스크에 의해 형성되는 화소(PE1)를 포함한 제1 영역(1A) 측에 배치한다. 즉, 화소(PE3) 내에 있어서, 다른 마스크에 의해 형성되는 포토 다이오드(PD2, PD3)의 배치를 교착시킨다.
이것에 의해, 제1 노광 영역(IG1)과 제2 노광 영역(IG2)의 경계부에 있어서의 정지화면 출력의 단차를 화상 상에서 인식하기 어렵게 할 수 있다. 따라서, 고체 촬상 소자에 의해 얻을 수 있는 화상의 화질을 향상시킬 수가 있기 때문에, 반도체 장치의 성능을 향상시킬 수 있다.
또, 화소(PE3) 내의 한쪽의 포토 다이오드가 마스크의 위치 어긋남 등에 기인하여 기능하지 않게 되는 경우에도, 해당 화소(PE3) 내에서 한편의 포토 다이오드가 기능하고 있으면, 그 출력은, 화소(PE1) 내의 포토 다이오드(PD1, PD2)의 출력의 평균치에 가까운 값으로 되고, 화소(PE2) 내의 포토 다이오드(PD3, PD4)의 출력의 평균치에 가까운 값으로 된다. 그 결과, 촬상에 의해 얻을 수 있는 화상에 있어서는, 제1 영역(1A)과 제3 영역(3A)의 사이, 및 제3 영역(3A)과 제2 영역(2A) 사이의 각각에 대응하는 개소에 있어서, 분할 노광에 의한 출력 단차가 인식하기 어렵게 된다.
또, 본 실시형태의 제조 방법에서는, 형성한 고체 촬상 소자의 상면 위상차식 자동 포커싱 동작에 있어서, 해당 경계부 근방에서의 보정량 검출의 판정 처리를 단순하게 함으로써 산출 시간을 저감할 수 있다. 이것에 의해, 자동 포커싱의 속도를 높일 수가 있기 때문에, 반도체 장치의 성능을 향상시킬 수 있다.
　(변형예 1)
이하에, 본 실시형태의 변형예 1에 대해서, 도 10을 참고하여 설명한다. 도 10은, 본 실시형태의 변형예 1인 반도체 장치를 나타내는 평면 레이아웃이다.
본 변형예는, 제3 영역(3A)에, 화소(PE4)가 배치되어 있으며 화소(PE4) 내에서는, 포토 다이오드(PD2, PD3)가 교착하지 않고 배치되어 있는 점에 있어서, 도 2를 이용하여 설명한 레이아웃과 다르다. 즉, 제3 영역(3A)에서는, Y축방향에 있어서, 화소 (PE4)와 도 2로 같은 구조를 갖는 화소(PE3)가 교대로 배치되어 있다. 화소(PE4) 내에 있어서, 제1 노광 영역(IG1)용의 마스크에 의해 형성되는 포토 다이오드(PD2)는, 제1 노광 영역(IG1)용의 마스크에 의해 형성되는 화소(PE1)를 갖는 제1 영역(1A) 측에 배치되어 있다. 또, 화소(PE4) 내에 있어서, 제2 노광 영역(IG2)용의 마스크에 의해 형성되는 포토 다이오드(PD3)는, 제2 노광 영역(IG2) 용의 마스크에 의해 형성되는 화소(PE2)를 갖는 제2 영역(2A) 측에 배치되어 있다.
따라서, 제3 영역(3A)에는, Y축방향에 있어서, 다른 마스크에 의해 형성되는 포토 다이오드(PD2, PD3)가 교대로 나란히 복수 배치된 열이, X축방향으로 2열 나란히 형성되어 있다.
이러한 배치 구성으로 함으로서, 마이크로 렌즈(ML)의 좌우 비대칭성에 기인하는 2개의 포토 다이오드 간의 출력차를, Y축방향(열방향)으로 평균화할 수 있다. 따라서, 도1 ~ 도 9를 이용하여 설명한 효과에 더하여 X축방향(행방향)에 있어서의 제1 노광 영역(IG1)과 제2 노광 영역(IG2) 사이의 출력 단차를 인식하기 어렵게 하는 효과를 얻을 수 있다.
구체적으로는, 상면 위상차식의 포커싱 검출에서는, 고체 촬상 소자 상의 마이크로 렌즈의 형상이 대칭으로 형성되어 있지 않으면 화소 내의 2개의 포토 다이오드 간에 출력차가 생긴다. 그러나 제조상에서의 문제로부터, 마이크로 렌즈를 완전히 대칭인 형상으로 형성하는 것은 매우 곤란하기 때문에, 아주 작지만 포토 다이오드 간에 있어 출력차가 생긴다.
본 변형예에서는, Y축방향에 있어서 인접하는 화소(PE3, PE4)와의 사이에서 포토 다이 오드(PD2, PD3)의 배치를 바꿔 넣어 화소(PE3, PE4)와의 사이에서의 출력치 정보의 평균화를 실시함으로써, 상기 출력차의 발생을 막는 것을 가능하게 하고 있다. 이 때문에, 촬상에 의해 얻을 수 있는 화상 상에서의 출력 단차를 저감할 수가 있다.
또한, 도 11에 나타낸 바와 같이, 제3 영역(3A) 내에, Y축방향에 있어서 화소(PE3, PE5)를 교대로 나란히 배치하고 화소(PE5) 내에 포토 다이오드(PD1, PD4)를 배치해도, 도 10에 나타내는 고체 촬상 소자와 같은 효과를 얻을 수 있다. 즉, 화소(PE5) 내에는, 제1영역(1A)에 가까운 쪽에 포토 다이오드(PD1)가 배치되고, 제2 영역(2A)에 가까운 쪽에게 포토 다이오드(PD4)가 배치되어 있다. 도 11은, 본 실시형태의 변형예 1인 반도체 장치를 나타내는 평면 레이아웃이다.
화소(PE5) 내의 포토 다이오드(PD1)는, 화소(PE1) 내의 포토 다이오드(PD1,PD2)와 마찬가지로, 제1 노광 영역(IG1) 용의 마스크에 의해 형성된 수광 소자이며, 포토 다이오드(PD4)는, 화소(PE2) 내의 포토 다이오드(PD3, PD4)와 마찬가지로, 제2 노광 영역(IG2)용의 마스크에 의해 형성된 수광 소자이다.
또, 도 12에 나타낸 바와 같이, 제3 영역(3A) 내에, Y축방향에 있어서 화소(PE4, PE8)를 교대로 늘어놓아 화소(PE8)내에 포토 다이오드(PD4, PD1)를 배치해도, 도 10 및 도 11에 나타내는 고체 촬상 소자와 같은 효과를 얻을 수 있다. 화소(PE)4는, 도 10과 같은 구성을 갖는 것이다. 화소(PE8) 내에는, 제1 영역(1A)에 가까운 쪽에 포토 다이오드(PD4)가 배치되어 제2 영역(2A)에 가까운 쪽에 포토 다이오드(PD1)가 배치되어 있다. 도 12는, 본 실시형태의 변형예 1인 반도체 장치를 나타내는 평면 레이아웃이다.
화소(PE8) 내의 포토 다이오드(PD1)는, 화소(PE1) 내의 포토 다이오드(PD1, PD2)와 같게, 제1 노광 영역(IG1)용의 마스크에 의해 형성된 수광 소자이며, 포토 다이오드(PD4)는, 화소(PE2) 내의 포토 다이오드(PD3, PD4)와 마찬가지로, 제2노광 영역(IG2) 용의 마스크에 의해 형성된 수광 소자이다.
(변형예 2)
이하에, 본 실시형태의 변형예 2에 있어서, 도 13을 이용하여 설명한다. 도 13은, 본 실시형태의 변형예 2인 반도체 장치를 나타내는 평면 레이아웃이다.
본 변형예는, 제3 영역(3A)에 있어서, Y축방향으로 나란한 복수의 화소(PE3)로되는 1열에 더해서, Y축방향으로 나란한 복수의 화소(PE4)로 되는 1열을 배치하고 있는 점에 있어서, 도 2를 이용하여 설명한 레이아웃과 다르게 되어 있다. 화소(PE4)는, 도 10과 같은 구조를 가진 것이다. 복수의 화소(PE3)로 되는 1열과 복수의 화소(PE4)로 되는 1열은, X축방향에 있어서 나란히 배치되어 있으며, 화소(PE3)의 열은 제2 영역(2A)에 가까운 쪽에 배치되며, 화소(PE4)의 열은 제1 영역(1A) 측에 배치되어 있다.
즉, 도 13에 나타내는 레이아웃은, 도 2에 나타내는 제3 영역(3A)에 있어서 Y축방향으로 나란한 1열의 화소를, 제3 영역(3A) 내에 있어 이제 선대칭으로 1열로 나란한 구성을 갖고 있다.
본 변형예에 있어서는, 제3 영역(3A)에 있어서, 포토 다이오드의 형성 위치를 좌우로 바꾼 구조, 즉 포토 다이오드가 교착하여 배치되어 있는 구조를 갖는 화소가, 1열뿐인 경우, 제1 노광 영역(IG1) 및 제2 노광 영역(IG2) 사이의 화상 상에서의 출력 단차를 서서히 변화시킴으로써, 출력 단차를 인식되기 어렵게 할 수가 있다. 그러나, 해당 출력 단차를 서서히 변화시키는 영역의 폭이 작기 때문에, 출력 단차가 화상에 있어서 인식되기 쉬워질 우려가 있다.
여기서, 본 변형예에서는, 제3 영역(3A)에 형성하는 화소의 열을 2열로 해서 좌우의 노광 영역의 출력차를 보다 평균화하여 저감하고 있다. 이것에 의해, 도 1 ~ 도 9를 이용해 설명한 효과에 더하여, 화상 상에서의 분할 노광의 경계부에 대응하는 개소에 있어, 출력 단차를 한층 더 인식되기 어렵게 하는 효과를 얻을 수 있다. 즉, 경계부에서의 출력 단차를 평균화할 수 있는 영역을 크게 할 수 있어서 좌우의 출력 단차를 시각에 있어서 인식하기 어렵게 할 수 있다.
또, 이와 같이, 화소(PE3)와 화소(PE4)를 X축방향으로 나란히 배치함으로써 마이크로렌즈(ML)에 대해서 2개의 포토 다이오드(PD2, PD3)의 배치를 서로 바꾼 열을 형성하는 것을 의미한다. 따라서, 마이크로 렌즈(ML)의 형상의 비대칭성에 기인하는 출력차를 평균화하고, 그 출력차를 화상에 있어서 인식하기 어렵게 할 수가 있다.
또한, 도 14에 나타낸 바와 같이, 제3 영역(3A)의 2열의 각각에 있어서, Y축방향으로 화소(PE3)와 화소(PE4)를 교대로 나란히 복수 배치해도 좋다. 이 경우, X축방향에 있어서는, 화소(PE3)와 화소(PE4)를 나란히 배치한다. 도 14는, 본 실시형태의 변형예 2의 반도체 장치를 나타내는 평면 레이아웃이다.
즉, 도 14에 나타내는 레이아웃은, 도 10에 나타내는 제3 영역(3A)에 있어서 Y축방향으로 나란한 1열의 화소를 제3 영역(3A) 내에 있어서 선대칭으로 이제 1열로 나란한 구성을 갖고 있다.
이것에 의해, 제3 영역(3A)에서 X축방향에 있어서 나란한 열들의 사이, 및, 제3 영역(3A)에서 Y축방향으로 나란한 행들의 사이에 출력차의 평균화가 가능하게 되기 때문에, 도 13에 나타내는 고체 촬상소자에 비해서 화상 상에서의 출력 단차를 한층 더 인식하기 어렵게 할 수 있다.
또, 도 15에 나타낸 바와 같이, 제3 영역(3A)에, 화소(PE3, PE4, PE5 및 PE8)를 배치하여도, 도 14의 고체 촬상 소자와 같은 효과를 얻을 수 있다. 도 15는, 본 실시형태의 변형예 2인 반도체 장치를 나타내는 평면 레이아웃이다.
즉, 여기에서는, 제3 영역(3A)에 있어서 소정의 행에서는, 화소(PE5, PE8)를 나란히 배치하고, 해당 행과 Y축방향에 있어서 인접하는 다른 행에서는, 화소(PE3, PE4)를 나란히 배치한다. 바꾸어 말하면, Y축방향에 있어서 인접하는 화소(PE3)들의 사이에 화소(PE8)를 배치하고, Y축방향에 있어서 인접하는 화소(PE4)들의 사이에 화소(PE5)를 배치한다. 제3 영역(3A)에 있어서, 제1 영역(1A) 측에는 화소(PE4, PE5)를 포함한 열을 배치하고, 제2 영역(2A) 측에는 화소(PE3, PE8)를 포함한 열을 배치하고 있다.
(변형예 3)
이하에, 본 실시형태의 변형예 3에 대해서 도 16을 이용하여 설명한다. 도 16은, 본 실시형태의 변형예 3인 반도체 장치를 나타내는 평면 레이아웃이다.
본 변형예는, 제3 영역(3A)에 있어서, Y축방향으로 나란한 복수의 화소(PE3)로 되는 열을, X축방향으로 3열 나란히 배치하고 있는 점에서, 도 2를 이용하여 설명한 레이아웃과 다르게 되어 있다. 이와 같이, 제3 영역(3A)의 열의 수를 3열로 함으로써, 제1 노광 영역(IG1)과 제2노광 영역(IG2)의 출력차를 넓은 범위에서 평균화해 저감하고 있다. 이것에 의해, 화상 상에서의 분할 영역에 있어서의 출력 단차를 한층 더 인식되기 어렵게 할 수가 있다.
여기에서는, 제3 영역(3A)에 있어서 화소(PE3)를 행렬상으로 배치하고 있지만, 도 10의 화소(PE4)를 행렬상으로 배치해도 좋다. 즉, 제3 영역(3A)에 나란히 배치한 화소 내에 있어서, 제1노광 영역(IG1) 용의 마스크에 의해 형성되는 포토 다이오드(PD2)를 제1 영역(1A) 측에 배치하고, 제2 노광 영역(IG2) 용의 마스크에 의해 형성되는 포토 다이오드(PD3)를 제2 영역(2A) 측에 배치해도 좋다. 이 경우, 마이크로 렌즈(ML)에 있어서 2개의 포토 다이오드의 위치를 상대적으로 바꿔 넣은 화소가 존재하기 때문에 마이크로 렌즈(ML)의 형상의 비대칭성에 기인하는 출력차도 평균화할 수가 있다.
또, 여기에서는 제3 영역(3A)에 있어서 X축방향으로 나란한 열의 수가 3열인 경우에 대해서 설명했지만, 해당 열의 수는 4열 이상이어도 좋다.
또한, 도 17에 나타낸 바와 같이, 제3 영역(3A)의 복수열의 각각에 있어서, Y축방향으로 화소(PE3)와 화소(PE4)를 교대로 나란히 복수 배치해도 좋다. 이 경우, 제3 영역(3A) 내의 소정의 행에서는, X축방향에 있어서는 화소(PE3) 만이 복수 나란히 배치되고, Y축방향에 있어서 해당 행과 인접하는 다른 행에서는, X축방향에 있어서 화소(PE4)만이 복수 나란히 배치된다. 도 17은, 본 실시형태의 변형예 3인 반도체 장치를 나타내는 평면 레이아웃이다.
이 경우, X축방향에 있어서의 제1 노광 영역(IG1) 및 제2 노광 영역(IG2) 사이에 더해서, Y축방향에서의 출력차의 평균화가 가능하게 된다.
또, 도 18에 나타낸 바와 같이, 제3 영역(3A)의 복수열의 각각에 있어서, Y축방향으로 화소(PE3)와 화소(PE8)를 교대로 나란히 복수 배치해도 좋다. 도 18은, 본 실시형태의 변형예 3인 반도체 장치를 나타내는 평면 레이아웃이다.
이 경우, 제3 영역(3A) 내의 소정의 행에서는, X축방향에 있어서 화소(PE3)만이 복수 나란히 배치되고, Y축방향에 있어서 해당 행과 인접하는 다른 행에서는, X축방향에 있어서 화소(PE8)만이 복수 나란히 배치된다. 화소(PE8)는, 도 12를 이용하여 설명한 화소(PE8)와 같은 구조를 갖고 있다.
이 경우, X축방향에 있어서의 제1 노광 영역(IG1) 및 제2 노광 영역(IG2) 사이에 더해서, Y축방향에서의 출력차의 평균화가 가능해진다. 더욱이 행마다 형성하는 포토 다이오드가 다르게 되어 있기 때문에, X축방향에 있어서의 제1 노광 영역(IG1) 및 제2 노광 영역(IG2) 사이에 더해서 Y축방향에서의 출력차의 평균화가 가능해진다.
(변형예 4)
이하에, 본 실시형태의 변형예 4에 있어서, 도 19를 이용하여 설명한다. 도 19는, 본 실시형태의 변형예 4인 반도체 장치를 나타내는 평면 레이아웃이다.
본 변형예는, 제3 영역(3A)의 화소(PE6) 내 및 화소(PE7) 내에 형성되는 포토 다이오드(PD5, PD6) 각각을 평면에서 본 면적이, 제1 영역(1A) 및 제2 영역(2A)의 포토 다이오드(PD1~4) 보다 큰 점에서, 도 10을 이용하여 설명한 레이아웃과 다르게 되어 있다.
화소(PE6, PE7)는, 모두 포토 다이오드(PD5, PD6)를 1개씩 갖고 있다. 화소(PE6)내에 있어서, 포토 다이오드(PD5)는 제2 영역(2A) 측에 배치되어 있으며, 포토 다이오드 (PD6)는 제1 영역(1A) 측에 배치되어 있다. 반대로, 화소(PE7) 내에 있어서,포토 다이오드(PD5)는 제1 영역(1A) 측에 배치되어 있으며, 포토 다이오드(PD6)는 제2영역(2A)측에 배치되어 있다. 포토 다이오드(PD5)는, 포토 다이오드(PD1, PD2)와 마찬가지로, 제1 노광 영역(IG1) 용의 마스크에 의해 형성된 수광 소자이며, 포토 다이오드(PD6)는, 포토 다이오드(PD3, PD4)와 마찬가지로 제2 노광 영역(IG2)용의 마스크에 의해 형성된 수광 소자이다.
즉, 화소(PE6, PE7)의 각각의 내부에 있어, 다른 마스크에 의해 포토 다이오드(PD5, PD6)가 형성되어 있는 점, 및, Y축방향으로 나란한 화소(PE6, PE7)의 각각에 있어서, 내부의 포토 다이오드의 배치가 바뀌어 있는 점에서, 본 변형예는 도 10을 이용하여 설명한 레이아웃과 같다.
여기에서는, 경계 영역(제3 영역(3A))의 화소(PE6, PE7)에 있어서만, 포토 다이오드(PD5, PD6)의 면적을 크게 하고 있다. 분할 노광에 의한 중합 어긋남 등이 생긴 경우, 1개의 화소 내의 포토 다이오드의 면적이 한쪽 편만 실질적으로 감소하여 형성될 우려가 있다. 이 경우, 제3 영역(3A)의 일부의 포토 다이오드의 출력이 저하하여 화질의 저하, 및 자동 포커싱의 지연이 생긴다. 이것에 대해서, 본 변형예에서는, 제3 영역(3A)의 화소(PE6, PE7)를 구성하는 포토 다이오드(PD5, PD6)를 큰 레이아웃으로 설계하고 있기 때문에, 해당 출력 저하의 영향을 저감할 수가 있다. 따라서, 화상 상에서의 분할영역에 있어서의 출력 단차를 인식되기 어렵게 할 수 있다.
포토 다이오드를 크게 형성하기 위해서는, 도 3에 나타내는 활성 영역(AR) 내에 있어서, N－형태 반도체 영역(N1 및 N2)을 형성하는 면적을 증대시키면 좋다. 또, 포토 다이오드와 함께, 도 3에 나타내는 활성 영역(AR)의 면적을 증대시켜도 좋다.
또한, 도 20에 나타낸 바와 같이, 포토 다이오드(PD5, PD6)의 각각을 평면에서 보아서 면적이, 제1 영역(1A) 및 제2 영역(2A)의 포토 다이오드(PD1~4)보다 작아도 좋다. 도 20은, 본 실시형태의 변형예 4인 반도체 장치를 나타내는 평면 레이아웃이다. 이 경우, 제1 노광 영역(IG1) 및 제2 노광 영역(IG2) 각각에 이용되는 마스크의 중합 어긋남에 의해, 활성 영역들 사이, 또는 포토 다이오드들 사이의 거리가 작아져, 활성 영역 간 또는 포토 다이오드 간에 있어 리크가 발생하는 것을 막을 수가 있다. 따라서, 해당 리크에 기인하는 제3 영역(3A)에서의 출력 단차의 발생 및 자동 포커싱의 지연의 발생을 막을 수 있다.
또, 여기에서는, 화소(PE6) 내 및 화소(PE7) 내의 각각에 있어서, 포토 다이오드(PD5, PD6)의 상호간의 간격을 크게 확보할 수가 있다. 또, 포토 다이오드(PD5, PD6)의 각각과 해당 포토 다이오드(PD5, PD6)를 포함한 활성 영역의 단부와의 거리를 크게 확보할 수가 있다. 따라서, 제1 노광 영역(IG1) 및 제2노광 영역(IG2)의 각각에 이용되는 마스크의 중합 어긋남에 의해, 활성 영역 또는 포토 다이오드의 형성 위치가 어긋났을 경우에, 포토 다이오드의 면적이 작아지는 것을 막을 수 있다. 따라서, 화상 상에서의 분할 영역에 있어서의 출력 단차가 생기는 것을 막을 수 있다.
포토 다이오드를 작게 형성하기 위해서는, 도 3에 나타내는 활성 영역(AR) 내에 있어서, N－형태 반도체 영역(N1 및 N2)을 형성하는 면적을 축소하면 좋다.
또, 도 21에 나타낸 바와 같이, 제3 영역(3A)의 각 화소 내의 포토 다이오드(PD5, PD6) 중, 포토 다이오드(PD5)의 크기를 포토 다이오드(PD1~PD4)의 보다 크게 해, 포토 다이오드(PD6)의 크기를 포토 다이오드(PD1~PD4) 각각 보다 작게 해도 좋다. 도 21은, 본 실시형태의 변형예 4인 반도체 장치를 나타내는 평면 레이아웃이다.
이와 같이, 미리 제3 영역(3A)의 화소(PE6, PE7) 각각의 내부에, 큰 레이아웃의 포토 다이오드(PD5)와 작은 레이아웃의 포토 다이오드(PD6)를 규정해 둠으로써 제1 노광 영역(IG1) 또는 제2 노광 영역(IG2)의 쇼트 단에서의 포토 다이오드의 패턴 치수를 제조시에 치수 측정으로 모니터하는 경우에, 측정 위치 특정을 용이하게 실시할 수 있다고 하는 효과가 있다.
또, 여기에서는, 화소(PE6) 내 및 화소(PE7) 내의 각각에 있어서, 포토 다이오드(PD5, PD6)의 상호간의 간격을 크게 확보할 수 있다. 또, 포토 다이오드(PD6)와 해당 포토 다이오드(PD6)를 포함한 활성 영역의 단부와의 거리를 크게 확보할 수가 있다.
따라서, 제1 노광 영역(IG1) 및 제2 노광 영역(IG2) 각각에 이용되는 마스크의 중합 어긋남에 의해, 활성 영역, 포토 다이오드(PD5, PD6)의 형성 위치가 어긋났을 경우에, 포토 다이오드(PD6)의 면적이 작아지는 것을 막을 수가 있다. 또, 포토 다이오드(PD6)를 작게 형성함으로써, 포토 다이오드(PD5 및 PD6) 사이에 리크가 생기는 것을 막을 수 있다. 따라서, 화상 상에서의 분할 영역에 있어서의 출력 단차가 생기는 것을 막을 수 있다.
또, 도 22에 나타낸 바와 같이, 제3 영역(3A)에 복수의 화소(PE3)를 Y축방향으로 1열로 나란히 배치하고, 제1 영역(1A) 및 제2 영역(2A)의 각 화소가 갖는 2개의 포토 다이오드의 중, 한편의 면적을 작게 해도 좋다. 도 22는, 본 실시형태의 변형예 4인 반도체장치를 나타내는 평면 레이아웃이다.
도 22에 나타내는 구성은, 제1 영역(1A) 및 제2 영역(2A)에 있어서, 일부의 포토 다이오드(PD1~PD4)가, 그 외의 포토 다이오드보다 작은 면적을 갖고 있는 점에서, 도 2에 나타내는 구성과는 다르다.
즉, X축방향에 있어서 나란한 소정의 행의 화소(PE1) 내에서는, 포토 다이오드(PD1)의 면적은 포토 다이오드(PD2)의 면적보다 작다. 또, 해당 행과 Y축방향에 있어서 중합하는 다른 행의 화소(PE1) 내에서는, 포토 다이오드(PD2)의 면적은 포토 다이 오드(PD1)의 면적보다 작다.
이와 같이, 제1 영역(1A)의 화소(PE1)는, 비교적 작은 면적의 포토 다이오드를 갖고 있으며, 이 포토 다이오드의 면적은, 화소(PE3) 내의 포토 다이오드(PD2, PD3)의 각각의 면적보다 작다. 또, 화소(PE1) 내에 있어서, 비교적 작은 면적을 갖는 상기 포토 다이오드와 함께 배치된 다른 포토 다이오드는, 화소(PE3) 내의 포토 다이오드(PD2, PD3)와 동등의 면적(이하에서는, 표준적인 면적이라고 부르는 경우가 있다)을 갖고 있다.
제1 영역(1A)의 소정의 열에서는, Y축방향에 있어서, 표준적인 면적을 갖는 포토 다이오드(PD1)와 해당 포토 다이오드(PD1)보다 면적이 작은 포토 다이오드(PD1)가 교대로 나란히 배치되어 있다. 또, 제1 영역(1A)에 있어서 해당 열과 인접하는 다른 열에서는, Y축방향에 있어서, 표준적인 면적을 갖는 포토 다이오드(PD2)와 해당 포토 다이오드(PD2) 보다 면적이 작은 포토 다이오드(PD2)가 교대로 나란히 배치되어 있다.
또, 제1 영역(1A)의 소정의 행에서는, X축방향에 있어서, 표준적인 면적을 갖는 포토 다이오드(PD1)와 해당 포토 다이오드(PD1)보다 면적이 작은 포토 다이오드(PD2)가 교대로 나란히 배치되어 있다. 또, 제1 영역(1A)에 있어서 해당 행과 서로 인접하는 다른 행에서는, X축방향에 있어서, 표준적인 면적을 갖는 포토 다이오드(PD2)와 해당 포토 다이오드(PD2)보다 면적이 작은 포토 다이오드(PD1)가 교대로 나란히 배치되어 있다.
마찬가지로 제2 영역(2A)의 화소(PE2)는, 비교적 작은 면적의 포토 다이오드를 갖고 있으며 이 포토 다이오드의 면적은, 화소(PE3) 내의 포토 다이오드(PD2, PD3)의 각각의 면적보다 작다. 또, 화소(PE2) 내에 있어, 비교적 작은 면적을 갖는 상기 포토 다이오드와 나란히 배치된 다른 포토 다이오드는, 화소(PE3) 내의 포토 다이오드(PD2, PD3)와 동등의 면적을 갖고 있다.
제2 영역(2A)의 소정의 열에서는, Y축방향에 있어서, 표준적인 면적을 갖는 포토 다이오드(PD3)와 해당 포토 다이오드(PD3)보다도 면적이 작은 포토 다이오드(PD3)가 교대로 나란히 배치되어 있다. 또, 제2 영역(2A)에 있어서 해당 열과 인접하는 다른 열에서는, Y축방향에 있어서, 표준적인 면적을 갖는 포토 다이오드(PD4)와 해당 포토 다이오드(PD4) 보다도 면적이 작은 포토 다이오드(PD4)가 교대로 나란히 배치되어 있다.
또, 제2 영역(2A)의 소정의 행에서는, X축방향에 있어서, 표준적인 면적을 갖는 포토 다이오드(PD3)와 해당 포토 다이오드(PD3) 보다도 면적이 작은 포토 다이오드(PD4)가 교대로 나란히 배치되어 있다. 또, 제2 영역(2A)에 있어서 해당 행과 인접하는 다른 행에서는, X축방향에 있어서, 표준적인 면적을 갖는 포토 다이오드(PD4)와 해당 포토 다이오드(PD4)보다 면적이 작은 포토 다이오드(PD3)가 교대로 나란히 배치되어 있다.
여기서, 화소 어레이부의 소정의 행에 있어서, 화소(PE1)는 면적이 작은 포토 다이 오드(PD1)를 가지며, 화소(PE2)는 면적이 작은 포토 다이오드(PD3)를 갖고 있으며, 해당 행에 인접하는 다른 행에서는, 화소(PE1)는 면적이 작은 포토 다이오드(PD2)를 가지며, 화소(PE2)는 면적이 작은 포토 다이오드(PD4)를 갖고 있다.
이와 같이, 도 22에 나타내는 레이아웃에서는, 경계 영역(제3 영역(3A)) 이외의 화소(PE1, PE2)의 각각에 형성하는 활성 영역 또는 포토 다이오드의 면적에 차를 두고 있다. 제3 영역(3A)에서는, 분할 노광에서 이용하는 2개의 마스크의 중합 오차 등에 의해, 1개의 화소(PE3) 내의 포토 다이오드(PD2, PD3)의 상호간에 출력차가 생기는 것이 고려될 수 있다. 그 경우에, 도 22에 나타낸 바와 같이, 제3 영역(3A) 이외의 영역의 화소(PE1, PE2) 각각이 갖는 2개의 포토 다이오드의 상호간에 미리 치수차를 마련함으로써 화소 어레이부에 나란한 모든 화소(PE1~PE3)의 출력을 평균화할 수 있다.
즉, 화소(PE3)에 있어서 2개의 포토 다이오드에 출력차가 생겨도, 고체 촬상소자 전체에 있어서, 해당 출력차를 눈에 띄지 않게 할 수가 있다. 여기에서는, 각 행에 있어서 나란한 복수의 포토 다이오드의 면적의 대소가 교대로 변하기 때문에, 해당 고체 촬상 소자를 이용하여 얻을 수 있는 화상 전체를 보았을 경우에, 경계 영역에서의 출력차를 인식하기 어렵게 된다. 따라서, 분할 노광에 기인하는 화상 이상의 발생을 막을 수 있다.
또, 반도체 장치의 제조 장치에 따라서는, 각 화소에 형성되는 2개의 포토 다이오드를 같은 면적으로 형성하려고 해도, 의도하지 않게 한쪽의 포토 다이오드가 커지는 경우가 있다. 그러한 특성이 있는 제조 장치를 이용하는 경우에는, 도 22에 나타낸 바와 같이, 미리 화소(PE1, PE2) 각각의 내부의 포토 다이오드(PD1, PD3)의 면적을 작게 설계함으로써, 각 포토 다이오드의 면적에 차이가 생기는 것을 막을 수가 있다. 따라서, 분할 노광에 기인하는 화상 이상의 발생을 막을 수 있다. 이러한 특성은, 예를 들면, 반도체 장치의 제조 공정에 있어서, 주면에 단차를 갖는 반도체 기판에 대해서 포토 다이오드를 형성하는 경우 등에 생길 수 있다.
또한, 화소(PE1, PE2) 각각의 내부의 2개의 포토 다이오드의 면적에 차가 있기 때문에 도 22에 나타내는 고체 촬상 소자에 있어서 상면 위상차식 자동 포커싱을 실시하는 경우에는, 예를 들면, X축방향 및 Y축방향에 있어서 인접하는 4개의 화소의 각각의 내부의 좌측의 포토 다이오드의 출력의 평균치와 해당 4개의 화소 각각의 내부의 우측의 포토 다이오드의 출력의 평균치를 비교함으로써, 포커싱하고 있는지 여부를 판단한다.
(실시형태 2)
이하에, 본 실시형태 2의 반도체 장치에 대해서, 도 23을 이용하여 설명한다. 도 23은, 본 실시형태인 반도체 장치를 나타내는 평면 레이아웃이다.
본 실시형태는, 제3 영역(3A)의 화소 내에 있어서, 포토 다이오드(PD1~PD4) 보다도 면적이 큰 포토 다이오드를 1개만 배치하고 있으며, 다른 포토 다이오드를 배치하지 않는 점에서, 도 2를 이용하여 설명한 상기 실시형태의 구성과 다르다.
도 23에 나타낸 바와 같이, 제3 영역(3A)에는, 화소(PE9) 및 화소(PE10)가, Y축방향에 있어서, 교대로 나란히 복수 배치되어 있다. 화소(PE9, PE10)의 각각은, 포토 다이오드를 1개만 갖고 있다. 바꾸어 말하면, 제3 영역(3A)에서는, 1개의 마이크로렌즈(ML)와 평면에서 보아서 중첩하는 포토 다이오드는 1개뿐이다. 화소(PE9)는, 포토 다이오드(PD1~PD4)의 각각 보다 평면에서 보아서 면적이 큰 포토 다이오드(PD7)를 갖고 있다. 또, 화소(PE10)는, 포토 다이오드(PD1~PD4)의 각각 보다 평면에서 보아서 면적이 큰 포토 다이오드(PD8)를 갖고 있다.
포토 다이오드(PD7, PD8)는 서로 동등의 면적을 갖고 있다. 포토 다이오드(PD7, PD8)의 각각의 면적은, 포토 다이오드(PD1)의 면적과 포토 다이오드(PD2)의 면적을 더한 크기에 가깝다. 즉, 포토 다이오드(PD7, PD8)의 그것의 면적은, 포토 다이오드(PD3)의 면적과 포토 다이오드(PD4)의 면적을 더한 크기에 가깝다.
포토 다이오드(PD7)는, 포토 다이오드(PD1, PD2)와 마찬가지로, 제1 노광 영역(IG1)용의 마스크에 의해 형성되는 수광 소자이다. 포토 다이오드(PD8)는, 포토 다이오드(PD3, PD4)와 마찬가지로, 제2 노광 영역(IG2)용의 마스크에 의해 형성되는 수광소자이다. 즉, 제3 영역(3A)에서는, Y축방향에 있어서, 다른 마스크에 의해 형성된 포토 다이오드(PD7, PD8)가 교대로 배치되어 있다.
여기에서는, 고체 촬상 소자에 있어서 상면 위상차식 자동 포커싱을 실시하기 때문에, 화소 어레이부의 대부분의 화소에 2개의 포토 다이오드를 형성하고 있지만, 제3 영역(3A)에서는, 각 화소에 1개밖에 포토 다이오드를 형성하고 있지 않다. 따라서, 제3 영역(3A)의 화소(PE9, PE10)에서는, 상면 위상차식 자동 포커싱을 실시하지 않는다.
제3 영역(3A)의 화소에 2개의 포토 다이오드를 형성하는 경우에, 분할 노광에 있어서 사용하는 2개의 마스크의 중합 등에 기인하여, 해당 2개의 포토 다이오드 사이에 출력차가 생기고, 촬상에 의해 얻을 수 있는 화상에 이상이 생길 염려가 있다. 이것에 대해서, 본 실시형태에서는, 제3 영역(3A)의 화소(PE9, PE10) 각각에 형성하는 포토 다이오드의 수를 1개만으로 하고 있기 때문에, 분할 노광에 기인하여 제3 영역(3A)의 화소에 출력차가 생기 것을 막을 수 있다.
본 실시형태에서는, 화소(PE9)의 활성 영역 및 포토 다이오드 등을 제1 노광 영역(IG1) 용의 마스크만으로 형성하기 때문에, 화소(PE9) 내에 있어서 활성 영역의 일부에 어긋남이 생기는 일등에 의해, 포토 다이오드 면적이 변동하는 일이 없다. 마찬가지로 화소(PE10)의 활성 영역 및 포토 다이오드 등을 제2 노광 영역(IG2)용의 마스크만으로 형성하기 때문에 화소(PE10) 내에 있어서 포토 다이오드 면적이 변동하는 일이 없다. 따라서, 고체 촬상 소자에 의해 얻을 수 있는 정지 화상에 있어서, 분할 영역에 대응하는 개소에 단차가 생기는 일을 효과적으로 막을 수 있다.
(변형예)
또한, 도 24 및 도 25에 나타낸 바와 같이, 제3 영역(3A)에 있어서, 화소(PE9)와 화소(PE10)와의 사이에, 2개의 포토 다이오드를 갖는 화소를 설치해도 좋다. 도 24 및 도 25는, 본 실시형태의 변형예인 반도체 장치의 평면 레이아웃이다.
도 24에서는, 제3 영역(3A)에 있어서, 화소(PE9)와 화소(PE10)와의 사이에, 포토 다이오드(PD3, PD2)를 갖는 화소(PE3)를 배치한 구조를 나타내고 있다. 즉, 제3 영역(3A)에서는, Y축방향에 있어서 순서적으로 화소(PE3, PE9, PE3, PE10 및 PE3)가 배치되어 있다. 화소(PE3)의 구성은, 도 2를 이용하여 설명한 화소(PE3)와 같다.
도 25에서는, 제3 영역(3A)에 있어서, 화소(PE9)와 화소(PE10)와의 사이에, 포토 다이오드(PD1, PD4)를 갖는 화소(PE5)를 배치한 구조를 나타내고 있다. 즉, 제3 영역(3A)에서는, Y축방향에 있어서 순서적으로 화소(PE9, PE5, PE10, PE5 및 PE9)가 배치되어 있다. 화소(PE5)의 구성은, 도 11을 이용하여 설명한 화소(PE5)와 같다.
도 24 및 도 25에 나타내는 본 변형예에서는, 노광 영역이 중첩하는 제3 영역(3A)에, 포토 다이오드를 1개만 갖는 화소를 배치함으로서 화소의 출력 단차를 저감할 수 있으며, 또한, 포토 다이오드를 2개 갖는 화소도 배치함으로써, 제3 영역(3A)의 일부에 있어서 포커싱 검출을 행할 수 있다.
이상으로, 본 발명자에 의해 만들어진 발명을 실시형태를 기초로 구체적으로 설명했지만, 본 발명은 상기 실시형태로 한정되지 않고, 그 요지를 일탈하지 않는 범위에서 여러 가지로 변경가능한 것은 말할 필요도 없다.
1A : 　 　제1 영역
2A :　　 제2 영역
3A :　 제3 영역
IG1 :　　 제1 노광 영역
IG2 :　 제2 노광 영역
PD1~PD8 :　 포토 다이오드
PE1~PE10 :　　 화소

Claims (15)

  1. 주면을 따르는 제1 방향으로 순서적으로 나란한 제1 영역, 제2 영역, 및, 상기 제 1 영역 및 상기 제2 영역의 사이의 제3 영역을 갖는 반도체 기판과,
    상기 제 1 영역에 있어서, 상기 제 1 방향 및 상기 제 1 방향에 대해서 직교하는 제2 방향으로 행렬상으로 복수 나란히 배치된 제1 화소와,
    상기 제 2 영역에 있어서, 상기 제 1 방향 및 상기 제 2 방향으로 행렬상으로 복수 나란히 배치된 제 2 화소와,
    상기 제 3 영역에 형성된 제3 화소와,
    상기 반도체 기판의 주면에 있어서 각각 복수 형성된 제1 포토 다이오드, 제2 포토 다이오드, 제3 포토 다이오드 및 제4 포토 다이오드를 갖는 고체 촬상 소자를 포함한 반도체 장치로서,
    상기 제 1 화소 내에는, 상기 제 1 포토 다이오드 및 상기 제 2 포토 다이오드가 상기 제 1 방향으로 순서적으로 나란히 배치되며,
    상기 제 2 화소 내에는, 상기 제 3 포토 다이오드 및 상기 제 4 포토 다이오드가 상기 제 1 방향으로 순서적으로 나란히 배치되며,
    상기 제 1 방향에 있어서 상기 복수의 제1 화소 및 상기 복수의 제2 화소와 나란히 배치된 상기 제 3 화소 내에는, 상기 제 2 포토 다이오드 및 상기 제 3 포토 다이오드가 배치되며,
    상기 제 3 포토 다이오드 및 상기 제 4 포토 다이오드는, 상기 제 1 포토 다이오드 및 상기 제 2 포토 다이오드에 대해서, 평면에서 보아서 1 방향으로 어긋난 위치에 배치되며,
    상기 제 3 화소의 각각에 있어서 상기 제 2 포토 다이오드는, 상기 제 3 포토 다이오드보다도 상기 제 2 영역에 가까운 위치에 배치되어 있는, 반도체 장치.
  2. 제1항에 있어서,
    상기 제 3 영역에 있어서, 상기 제 3 화소와 상기 제 2 방향으로 나란한 제4 화소를 더 구비하고,
    상기 제 1 방향에 있어서 상기 복수의 제1 화소 및 상기 복수의 제2 화소와 나란히 배치된 상기 제 4 화소 내에는, 상기 제 2 포토 다이오드 및 상기 제 3 포토 다이오드가 배치되며,
    상기 제 4 화소 내에 있어서, 상기 제 3 포토 다이오드는, 상기 제 2 포토 다이오드보다도 상기 제 2 영역에 가까운 위치에 배치되어 있는, 반도체 장치.
  3. 제1항에 있어서,
    상기 제 3 영역에 있어서, 상기 제 3 화소와 상기 제 2 방향으로 나란한 제5 화소를 더 구비하고,
    상기 제 1 방향에 있어서 상기 복수의 제1 화소 및 상기 복수의 제2 화소와 나란히 배치된 상기 제 5 화소 내에는, 상기 제 1 포토 다이오드 및 상기 제 4 포토 다이오드가 배치되며,
    상기 제 5 화소 내에 있어서, 상기 제 4 포토 다이오드는, 상기 제 1 포토 다이오드보다도 상기 제 2 영역에 가까운 위치에 배치되어 있는, 반도체 장치.
  4. 제1항에 있어서,
    상기 제 3 영역에 있어서, 상기 제 3 화소와 상기 제 1 방향으로 나란한 제6 화소를 더 구비하고,
    상기 제 6 화소 내에는, 상기 제 2 포토 다이오드 및 상기 제 3 포토 다이오드가 배치되며,
    상기 제 6 화소 내에 있어서, 상기 제 3 포토 다이오드는, 상기 제 2 포토 다이오드보다도 상기 제 2 영역에 가까운 위치에 배치되어 있는, 반도체 장치.
  5. 제4항에 있어서,
    상기 제 3 영역에 있어서, 상기 제 3 화소와 상기 제 2 방향으로 나란한 제4 화소와 상기 제 6 화소와 상기 제 2 방향으로 나란한 제7 화소를 더 구비하고,
    상기 제 4 화소 내 및 상기 제 7 화소 내의 각각에는 상기 제 2 포토 다이오드 및 상기 제 3 포토 다이오드가 배치되며,
    상기 제 4 화소 내에 있어서, 상기 제 3 포토 다이오드는, 상기 제 2 포토 다이오드보다도 상기 제 2 영역에 가까운 위치에 배치되며,
    상기 제 7 화소 내에 있어서, 상기 제 2 포토 다이오드는, 상기 제 3 포토 다이오드보다도 상기 제 2 영역에 가까운 위치에 배치되어 있는, 반도체 장치.
  6. 제4항에 있어서, 　
    상기 제 3 영역에 있어서, 상기 제 3 화소와 상기 제 2 방향으로 나란한 제8 화소와 상기 제 6 화소와 상기 제 2 방향으로 나란한 제5 화소를 더 구비하고,
    상기 제 5 화소 내 및 상기 제 8 화소 내의 각각에는, 상기 제 1 포토 다이오드 및 상기 제 4 포토 다이오드가 배치되며,
    상기 제 5 화소 내에 있어서, 상기 제 4 포토 다이오드는, 상기 제 1 포토 다이오드보다도 상기 제 2 영역에 가까운 위치에 배치되며,
    상기 제 8 화소 내에 있어서, 상기 제 1 포토 다이오드는, 상기 제 4 포토 다이오드보다도 상기 제 2 영역에 가까운 위치에 배치되어 있는, 반도체 장치.
  7. 제1항에 있어서,
    상기 제 3 영역에 있어서, 상기 제 3 화소는, 상기 제 1 방향 및 상기 제 2 방향으로 행렬상으로 복수 배치되어 있는, 반도체 장치.
  8. 제2항에 있어서, 　
    상기 제 3 영역에 있어서, 상기 제 3 화소 및 상기 제 4 화소 각각은, 상기 제 1 방향으로 나란히 복수 배치되어 있는, 반도체 장치.
  9. 제1항에 있어서,
    상기 제 3 영역에 있어서, 상기 제 3 화소와 상기 제 2 방향으로 나란한 제9 화소를 더 구비하고,
    상기 제 3 영역에 있어서, 상기 제 3 화소 및 상기 제 9 화소 각각은, 상기 제 1 방향으로 나란히 복수 배치되며,
    상기 제 9 화소 내에는, 상기 제 1 포토 다이오드 및 상기 제 4 포토 다이오드가 배치되며,
    상기 제 9 화소 내에 있어서, 상기 제 1 포토 다이오드는, 상기 제 4 포토 다이오드보다도 상기 제 2 영역에 가까운 위치에 배치되어 있는, 반도체 장치.
  10. 제1항에 있어서, 　
    상기 제 3 영역의 상기 제 2 포토 다이오드 및 상기 제 3 포토 다이오드는, 상기 제1 영역 및 상기 제 2 영역의 상기 제 2 포토 다이오드 및 상기 제 3 포토 다이오드보다도 평면에서 보아서 면적이 큰, 반도체 장치.
  11. 제1항에 있어서, 　
    상기 제 3 영역의 상기 제 2 포토 다이오드 및 상기 제 3 포토 다이오드는, 상기 제1 영역 및 상기 제 2 영역의 상기 제 2 포토 다이오드 및 상기 제 3 포토 다이오드보다도 평면에서 보아서 면적이 작은, 반도체 장치.
  12. 제1항에 있어서,
    상기 제 3 영역의 상기 제 2 포토 다이오드는, 상기 제 1 영역의 상기 제 2 포토 다이오드보다도 평면에서 보아서 면적이 크고,
    상기 제 3 영역의 상기 제 3 포토 다이오드는, 상기 제 2 영역의 상기 제 3 포토 다이오드보다도 평면에서 보아서 면적이 작은, 반도체 장치.
  13. 주면을 따르는 제1 방향으로 순서적으로 나란한 제1 영역, 제3 영역 및 제2 영역을 갖는 반도체 기판과,
    상기 제 1 영역에 있어서, 상기 제 1 방향에 있어서 직교하는 제2 방향으로 나란히 배치된 제1 화소 및 제4 화소와,
    상기 제 2 영역에 있어서, 상기 제 2 방향으로 나란히 배치된 제2 화소 및 제5 화소와,
    상기 제 3 영역에 있어서, 상기 제 2 방향으로 나란히 배치된 제3 화소 및 제6 화소와,
    상기 반도체 기판의 주면에 형성된 제1 포토 다이오드, 제2 포토 다이오드, 제3 포토 다이오드, 제4 포토 다이오드, 제5 포토 다이오드, 제6 포토 다이오드, 제7 포토 다이오드, 제8 포토 다이오드, 제9 포토 다이오드, 제10 포토 다이오드, 제11 포토 다이오드, 및 제12 포토 다이오드를 갖는 고체 촬상 소자를 포함한 반도체 장치로서,
    　상기 제 1 방향에 있어서, 상기 제 1 화소, 상기 제 2 화소 및 상기 제 3 화소는, 서로 나란히 배치되고,
    　상기 제 1 방향에 있어서, 상기 제 4 화소, 상기 제 5 화소 및 상기 제 6 화소는, 서로 나란히 배치되고,
    　상기 제 1 화소 내에는, 상기 제 1 포토 다이오드 및 상기 제 2 포토 다이오드가 상기 제 1 방향으로 순서적으로 나란히 배치되고,
    　상기 제 2 화소 내에는, 상기 제 3 포토 다이오드 및 상기 제 4 포토 다이오드가 상기 제 1 방향으로 순서적으로 나란히 배치되고,
    상기 제 3 화소 내에는, 상기 제 5 포토 다이오드 및 상기 제 6 포토 다이오드가 배치되고,
    　상기 제 4 화소 내에는, 상기 제 7 포토 다이오드 및 상기 제 8 포토 다이오드가 상기 제 1 방향으로 순서적으로 나란히 배치되고,
    　상기 제 5 화소 내에는, 상기 제 9 포토 다이오드 및 상기 제 10 포토 다이오드가 상기 제 1 방향으로 순서적으로 나란히 배치되고,
    상기 제 6 화소 내에는, 상기 제 11 포토 다이오드 및 상기 제 12 포토 다이오드가 배치되고,
    상기 제 3 포토 다이오드, 상기 제 4 포토 다이오드, 상기 제 5 포토 다이오드, 상기 제 9 포토 다이오드, 상기 제 10 포토 다이오드 및 상기 제 11 포토 다이오드는, 상기 제 1 포토 다이오드, 상기 제 2 포토 다이오드, 상기 제 6 포토 다이오드, 상기 제 7 포토 다이오드, 상기 제 8 포토 다이오드 및 상기 제 12 포토 다이오드에 대해서, 평면에서 보아서 1 방향으로 어긋난 위치에 배치되고,
    　상기 제 3 화소 내에 있어서, 상기 제 6 포토 다이오드는, 상기 제 5 포토 다이오드보다도 상기 제 2 영역에 가까운 위치에 배치되고,
    　상기 제 6 화소 내에 있어, 상기 제 12 포토 다이오드는, 상기 제 11 포토 다이오드보다도 상기 제 2 영역에 가까운 위치에 배치되고,
    상기 제 1 포토 다이오드는, 상기 제 2 포토 다이오드 및 상기 제 6 포토 다이오드보다도 평면에서 보아서 면적이 작고,　
    상기 제 3 포토 다이오드는, 상기 제 4 포토 다이오드 및 상기 제 5 포토 다이오드보다도 평면에서 보아서 면적이 작고,　
    상기 제 8 포토 다이오드는, 상기 제 7 포토 다이오드 및 상기 제 12 포토 다이오드보다도 평면에서 보아서 면적이 작고,　
    상기 제 10 포토 다이오드는, 상기 제 9 포토 다이오드 및 상기 제 11 포토 다이오드보다도 평면에서 보아서 면적이 작은, 반도체 장치.
  14. 주면을 따르는 제1 방향으로 순서적으로 나란한 제1 영역, 제3 영역 및 제2 영역을 갖는 반도체 기판과,
    상기 제 1 영역에 있어서, 상기 제 1 방향에 대해서 직교하는 제2 방향으로 나란히 배치된 제1 화소 및 제4 화소와
    상기 제 2 영역에 있어서, 상기 제 2 방향으로 나란히 배치된 제2 화소 및 제5 화소와,
    상기 제 3 영역에 있어서, 상기 제 2 방향으로 나란히 배치된 제3 화소 및 제6 화소와,
    상기 반도체 기판의 주면에 형성된 복수의 제1 포토 다이오드, 복수의 제2 포토다이오드, 제3 포토 다이오드 및 제4 포토 다이오드를 갖는 고체 촬상 소자를 포함한 반도체 장치로서,
    상기 제 1 방향에 있어서, 상기 제 1 화소, 상기 제 2 화소 및 일부의 상기 제 3 화소는, 서로 나란히 배치되며,
    상기 제 1 방향에 있어서, 상기 제 4 화소, 상기 제 5 화소 및 일부의 상기 제 6 화소는, 서로 나란히 배치되며,
    상기 제 1 화소 내 및 상기 제 4 화소 내의 각각에는, 2개의 상기 제 1 포토 다이 오드가 상기 제 1 방향으로 순서적으로 나란히 배치되며,
    상기 제 2 화소 내 및 상기 제 5 화소 내의 각각에는, 2개의 상기 제 2 포토 다이 오드가 상기 제 1 방향으로 순서적으로 나란히 배치되며,
    상기 제 3 화소 내에는, 상기 제 3 포토 다이오드가 배치되며,
    상기 제 6 화소 내에는, 상기 제 4 포토 다이오드가 배치되며,
    상기 복수의 제2 포토 다이오드 및 상기 제 4 포토 다이오드는, 상기 복수의 제1 포토 다이오드 및 상기 제 3 포토 다이오드에 대해서, 평면에서 보아서 1 방향으로 어긋난 위치에 배치되며,
    상기 제 3 포토 다이오드 및 상기 제 4 포토 다이오드의 각각은, 상기 제 1 포토 다이오드 및 상기 제 2 포토 다이오드보다도 평면에서 보아서 면적이 큰, 반도체 장치.
  15. 제14항에 있어서,
    상기 제 3 영역에서는, 상기 제 2 방향에 있어서, 상기 제 3 화소 및 상기 제 6 화소와 나란히 제7 화소가 배치되어 있으며,
    상기 제 7 화소 내에는, 상기 제 1 포토 다이오드 및 상기 제 2 포토 다이오드가 배치되어 있으며,
    상기 제 7 화소 내에 있어, 상기 제 1 포토 다이오드는, 상기 제 2 포토 다이오드보다도 상기 제 2 영역에 가까운 위치에 배치되어 있는, 반도체 장치.
KR1020160031226A 2015-03-27 2016-03-16 반도체 장치 KR20160115727A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-067714 2015-03-27
JP2015067714A JP6420195B2 (ja) 2015-03-27 2015-03-27 半導体装置

Publications (1)

Publication Number Publication Date
KR20160115727A true KR20160115727A (ko) 2016-10-06

Family

ID=56976511

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160031226A KR20160115727A (ko) 2015-03-27 2016-03-16 반도체 장치

Country Status (5)

Country Link
US (2) US9761625B2 (ko)
JP (1) JP6420195B2 (ko)
KR (1) KR20160115727A (ko)
CN (1) CN106024815B (ko)
TW (1) TW201705463A (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6408372B2 (ja) * 2014-03-31 2018-10-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びその駆動制御方法、並びに、電子機器
US9743015B2 (en) * 2015-05-22 2017-08-22 Samsung Electronics Co., Ltd. Image capturing apparatus and method of controlling the same
JP2017054966A (ja) * 2015-09-10 2017-03-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US10043905B2 (en) * 2015-09-11 2018-08-07 Toshiba Memory Corporation Semiconductor device
JP6661506B2 (ja) * 2016-09-23 2020-03-11 サムスン エレクトロニクス カンパニー リミテッド 固体撮像装置
US10110840B2 (en) 2016-10-25 2018-10-23 Semiconductor Components Industries, Llc Image sensor pixels with overflow capabilities
TWI631694B (zh) * 2017-06-26 2018-08-01 錼創科技股份有限公司 顯示面板
US10079261B1 (en) * 2017-08-17 2018-09-18 Omnivision Technologies, Inc. Raised electrode to reduce dark current
US10714517B2 (en) * 2018-01-23 2020-07-14 Samsung Electronics Co., Ltd. Image sensor
US11658193B2 (en) 2018-01-23 2023-05-23 Samsung Electronics Co., Ltd. Image sensor
US10573543B2 (en) * 2018-04-30 2020-02-25 Cree, Inc. Apparatus and methods for mass transfer of electronic die
CN109167941B (zh) * 2018-11-09 2021-02-09 德淮半导体有限公司 图像传感器及其制造方法
JP7336206B2 (ja) 2019-02-27 2023-08-31 キヤノン株式会社 光電変換装置の製造方法
US20210407764A1 (en) * 2020-06-29 2021-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Detection using semiconductor detector
US11317039B1 (en) * 2021-01-06 2022-04-26 Visera Technologies Company Limited Image-sensing device
KR20220139740A (ko) 2021-04-08 2022-10-17 삼성전자주식회사 오토 포커스 픽셀을 포함하는 이미지 센서

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06324474A (ja) 1993-05-10 1994-11-25 Nikon Corp フオトマスク及び露光方法
JPH09190962A (ja) 1996-01-10 1997-07-22 Nikon Corp 半導体装置、レチクル、および投影露光方法
JP2003005346A (ja) 2001-06-21 2003-01-08 Toshiba Corp マスク製造方法及びマスク製造装置
JP2008008729A (ja) 2006-06-29 2008-01-17 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP2014102292A (ja) 2012-11-16 2014-06-05 Canon Inc フォトマスク、分割露光方法、および半導体デバイスの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006311307A (ja) * 2005-04-28 2006-11-09 Hamamatsu Photonics Kk 固体撮像装置
JP5214904B2 (ja) * 2007-04-12 2013-06-19 ルネサスエレクトロニクス株式会社 固体撮像素子の製造方法
JP2013061440A (ja) * 2011-09-13 2013-04-04 Canon Inc 撮像装置および撮像装置の制御方法
JP2013182943A (ja) * 2012-02-29 2013-09-12 Canon Inc 固体撮像装置の製造方法
JP6141159B2 (ja) * 2013-09-24 2017-06-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9711553B2 (en) * 2014-04-28 2017-07-18 Samsung Electronics Co., Ltd. Image sensor including a pixel having photoelectric conversion elements and image processing device having the image sensor
JP6246076B2 (ja) * 2014-06-05 2017-12-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP2016192467A (ja) * 2015-03-31 2016-11-10 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06324474A (ja) 1993-05-10 1994-11-25 Nikon Corp フオトマスク及び露光方法
JPH09190962A (ja) 1996-01-10 1997-07-22 Nikon Corp 半導体装置、レチクル、および投影露光方法
JP2003005346A (ja) 2001-06-21 2003-01-08 Toshiba Corp マスク製造方法及びマスク製造装置
JP2008008729A (ja) 2006-06-29 2008-01-17 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP2014102292A (ja) 2012-11-16 2014-06-05 Canon Inc フォトマスク、分割露光方法、および半導体デバイスの製造方法

Also Published As

Publication number Publication date
US20160284759A1 (en) 2016-09-29
TW201705463A (zh) 2017-02-01
JP6420195B2 (ja) 2018-11-07
US9893109B2 (en) 2018-02-13
CN106024815B (zh) 2021-08-17
US9761625B2 (en) 2017-09-12
CN106024815A (zh) 2016-10-12
US20170338269A1 (en) 2017-11-23
JP2016187028A (ja) 2016-10-27

Similar Documents

Publication Publication Date Title
JP6420195B2 (ja) 半導体装置
JP6246076B2 (ja) 半導体装置の製造方法および半導体装置
JP5950514B2 (ja) 光電変換装置の製造方法
JP6362478B2 (ja) 半導体装置の製造方法および半導体装置
US20120300102A1 (en) Photoelectric conversion apparatus and method of manufacturing photoelectric conversion apparatus
US9842869B2 (en) Method for manufacturing semiconductor device and semiconductor device
KR20170051304A (ko) 반도체 장치 및 그 제조 방법
US9281340B2 (en) Manufacturing method for photoelectric conversion apparatus and photoelectric conversion apparatus
US10074686B2 (en) Method of manufacturing semiconductor unit and the semiconductor unit
JP6254048B2 (ja) 半導体装置
US20160295144A1 (en) Semiconductor device
TW201314877A (zh) 固態攝像裝置
US8980540B2 (en) Method of manufacturing solid-state image sensor
JP6420450B2 (ja) 半導体装置
CN118053885A (zh) 图像传感器和制造图像传感器的方法