JP2016187028A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016187028A
JP2016187028A JP2015067714A JP2015067714A JP2016187028A JP 2016187028 A JP2016187028 A JP 2016187028A JP 2015067714 A JP2015067714 A JP 2015067714A JP 2015067714 A JP2015067714 A JP 2015067714A JP 2016187028 A JP2016187028 A JP 2016187028A
Authority
JP
Japan
Prior art keywords
photodiode
region
pixel
photodiodes
exposure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015067714A
Other languages
English (en)
Other versions
JP6420195B2 (ja
Inventor
木村　雅俊
Masatoshi Kimura
雅俊 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2015067714A priority Critical patent/JP6420195B2/ja
Priority to KR1020160031226A priority patent/KR20160115727A/ko
Priority to TW105108358A priority patent/TW201705463A/zh
Priority to US15/077,011 priority patent/US9761625B2/en
Priority to CN201610178582.1A priority patent/CN106024815B/zh
Publication of JP2016187028A publication Critical patent/JP2016187028A/ja
Priority to US15/671,649 priority patent/US9893109B2/en
Application granted granted Critical
Publication of JP6420195B2 publication Critical patent/JP6420195B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/67—Focus control based on electronic image sensor signals
    • H04N23/672—Focus control based on electronic image sensor signals based on the phase difference signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/704—Pixels specially adapted for focusing, e.g. phase difference pixel sets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/701—Line sensors
    • H04N25/7013—Line sensors using abutted sensors forming a long line

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】各画素内に所定の方向に並ぶ２つのフォトダイオードを有し、複数回の露光によりチップ全体を露光処理する分割露光を行って形成される固体撮像素子において、画質の向上および自動合焦の速度の向上を実現する。
【解決手段】第１領域１Ａを有する第１露光領域ＩＧ１と、第２領域２Ａを有する第２露光領域ＩＧ２とが、第１領域１Ａおよび第２領域２Ａの間の第３領域３Ａにおいて重なっており、第３領域３Ａに形成された画素ＰＥ３内において、第１露光領域ＩＧ１用のマスクにより形成されたフォトダイオードＰＤ２を、第２露光領域ＩＧ２用のマスクにより形成されるフォトダイオードＰＤ３よりも第２領域２Ａ側に近い位置に配置する。
【選択図】図２

Description

本発明は、半導体装置に関し、特に、固体撮像素子を含む半導体装置に適用して有効な技術に関するものである。
デジタルカメラなどに用いられる撮像素子（画像素子）は、高画質化のために大きなチップサイズで形成される場合、その製造工程において１回の露光ではチップ全体を露光処理できないため、複数回の分割露光処理が行われる。
また、像面位相差技術を適用した自動焦点システム機能を搭載したデジタルカメラで使用される固体撮像素子においては、撮像素子を構成する複数の画素のそれぞれに２以上のフォトダイオードを設けることが知られている。この場合、合焦時において、１つのマイクロレンズを有する画素における２つのフォトダイオードの撮像出力は、原理上同じになる。
特許文献１（特開平０６−３２４４７４号公報）には、分割露光による接続部の画像異常を目立たなくするために、接続部における左右のマスクの画素を離散的かつ不規則に配置することが記載されている。
特許文献２（特開平０９−１９０９６２号公報）には、分割露光の境界線を非直線形状にすることが記載されている。
特許文献３（特開２００３−００５３４６号公報）には、画素パターンをジグザグ形状の分割線によって分割することで複数の分割領域を形成し、互いに隣接する分割領域の間で二重に露光される二重露光パターンを形成することが記載されている。
特許文献４（特開２０１４−１０２２９２号公報）には、分割領域に重複領域を有し、複数の遮光パターン、光透過部および減光部を設け、減光部の光透過率を、遮光パターンより大きく、かつ、光透過部よりも小さくすることが記載されている。
特許文献５（特開２００８−００８７２９号公報）には、繋ぎ露光領域の幅方向の中心が、繋ぎ露光領域の上下のそれぞれの振動子の中心同士を結ぶ線上の中央に位置するように繋ぎ露光領域を配置することが記載されている。
特開平０６−３２４４７４号公報 特開平０９−１９０９６２号公報 特開２００３−００５３４６号公報 特開２０１４−１０２２９２号公報 特開２００８−００８７２９号公報
分割露光により大面積のチップを形成する場合、複数回の露光工程ごとに異なるマスクを使用して露光処理を行うことから、各マスクまたは露光装置に起因して寸法変動または重ね合わせ誤差が生じる虞がある。この場合、複数マスクのそれぞれにより形成したパターン同士の間隔などにずれが生じることで、イメージセンサにおいて出力値差による画像異常が生じる問題、または、自動焦点検出を正常に行うことができなくなる問題などが生じる。特に、撮像により得た画像または映像において、固体撮像素子に対し各マスクにより露光した領域同士の境界に対応する箇所に、線状の画像異常が生じることが問題となる。
その他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
一実施の形態である半導体装置は、第１領域を有する第１露光領域と、第２領域を有する第２露光領域とが、第１領域および第２領域の間の第３領域において重なっており、第３領域に形成された画素内において、第１露光領域用のマスクにより形成されたフォトダイオードを、第２露光領域用のマスクにより形成されるフォトダイオードよりも第２領域側に近い位置に配置するものである。
本願において開示される一実施の形態によれば、半導体装置の性能を向上させることができる。
本発明の実施の形態１である半導体装置の構成を示す概略図である。 図１の一部を拡大して示す平面レイアウトである。 本発明の実施の形態１である半導体装置を示す平面レイアウトである。 図３のＡ−Ａ線における断面図である。 本発明の実施の形態１である半導体装置を示す等価回路図である。 本発明の実施の形態１である半導体装置の製造工程を説明する平面図である。 図６に続く半導体装置の製造工程を説明する平面図である。 図７に続く半導体装置の製造工程を説明する平面図である。 図８に続く半導体装置の製造工程を説明する平面図である。 本発明の実施の形態１の変形例１である半導体装置を示す平面レイアウトである。 本発明の実施の形態１の変形例１である半導体装置を示す平面レイアウトである。 本発明の実施の形態１の変形例１である半導体装置を示す平面レイアウトである。 本発明の実施の形態１の変形例２である半導体装置を示す平面レイアウトである。 本発明の実施の形態１の変形例２である半導体装置を示す平面レイアウトである。 本発明の実施の形態１の変形例２である半導体装置を示す平面レイアウトである。 本発明の実施の形態１の変形例３である半導体装置を示す平面レイアウトである。 本発明の実施の形態１の変形例３である半導体装置を示す平面レイアウトである。 本発明の実施の形態１の変形例３である半導体装置を示す平面レイアウトである。 本発明の実施の形態１の変形例４である半導体装置を示す平面レイアウトである。 本発明の実施の形態１の変形例４である半導体装置を示す平面レイアウトである。 本発明の実施の形態１の変形例４である半導体装置を示す平面レイアウトである。 本発明の実施の形態１の変形例４である半導体装置を示す平面レイアウトである。 本発明の実施の形態２である半導体装置を示す平面レイアウトである。 本発明の実施の形態２の変形例である半導体装置を示す平面レイアウトである。 本発明の実施の形態２の変形例である半導体装置を示す平面レイアウトである。 比較例の半導体装置を示す平面レイアウトである。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。本願では、同一の図において、同一の符号が付された画素のそれぞれの内部のフォトダイオードの構成はいずれも同一である。
また、以下の実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。また、本願でいうマスクとは、エッチングまたはイオン注入の保護膜として用いるハードマスクおよびフォトレジスト膜などを除いて、フォトリソグラフィ工程において露光の際に用いるフォトマスク（レチクル）を意味する。
（実施の形態１）
以下に、図１〜図５を用いて本実施の形態の半導体装置を説明する。本実施の形態の半導体装置は、固体撮像素子に係るものであり、特に、１つの画素内に複数のフォトダイオードを有する固体撮像素子に係る。
図１は、本実施の形態に係る固体撮像素子の構成を示す概略図である。本実施の形態の半導体装置である固体撮像素子は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサであって、図１に示すように、画素アレイ部ＰＥＡと、読み出し回路ＣＣ１、ＣＣ２と、出力回路ＯＣと、行選択回路ＲＣと、制御回路ＣＯＣとを備えている。
画素アレイ部ＰＥＡには、複数の画素ＰＥが行列状に配置されている。図１に示すＸ軸方向は、固体撮像素子を構成する半導体基板の主面に沿う方向であって、画素ＰＥが配列されている行方向に沿う方向である。また、当該半導体基板の主面に沿う方向であって、当該Ｘ軸方向に対して直交するＹ軸方向は、画素ＰＥが配列されている列方向に沿う方向である。つまり画素ＰＥはマトリクス状に並んで配置されている。
複数の画素ＰＥのそれぞれは、照射される光の強度に応じた信号を生成する。行選択回路ＲＣは、複数の画素ＰＥを行単位で選択する。行選択回路ＲＣによって選択された画素ＰＥは、生成した信号を後述する出力線ＯＬ（図５参照）に出力する。読み出し回路ＣＣ１、ＣＣ２は、画素アレイ部ＰＥＡを間に挟むようにＹ軸方向で互いに対向して配置されている。読み出し回路ＣＣ１、ＣＣ２のそれぞれは、画素ＰＥから出力線ＯＬに出力された信号を読み出して出力回路ＯＣに出力する。
読み出し回路ＣＣ１は、複数の画素ＰＥのうち、当該読み出し回路ＣＣ１側の半分の画素ＰＥの信号を読み出し、読み出し回路ＣＣ２は、当該読み出し回路ＣＣ２側の残りの半分の画素ＰＥの信号を読み出す。出力回路ＯＣは、読み出し回路ＣＣ１、ＣＣ２が読み出した画素ＰＥの信号を、本固体撮像素子の外部に出力する。制御回路ＣＯＣは、本固体撮像素子全体の動作を統括的に管理し、本固体撮像素子の他の構成要素の動作を制御する。
次に、図２および図３に画素ＰＥの平面レイアウトを示す。また、図４に図３のＡ−Ａ線における断面図を示す。図２は、図１に示す画素アレイ部ＰＥＡの一部を拡大して示す平面レイアウトであり、図３は、図２に示す３つの画素ＰＥ１〜ＰＥ３を拡大して示す平面レイアウトである。図２および図３では、フォトダイオード上およびその周辺のトランジスタなどの上に設けられた、層間絶縁膜および配線などの図示を省略している。また、図２では、各画素が有するマイクロレンズと、各画素に形成された２つフォトダイオードのみを示している。
図２に示すように、固体撮像素子を構成する半導体基板の上面には、複数の画素ＰＥ１、ＰＥ２およびＰＥ３が、Ｘ軸方向およびＹ軸方向に行列状（アレイ状）に並んでいる。画素ＰＥ１、ＰＥ２およびＰＥ３は、図１に示す複数の画素ＰＥに相当する。図２では、上記画素アレイ部ＰＥＡ（図１参照）を構成する第１露光領域ＩＧ１および第２露光領域ＩＧ２を示し、さらに、第１露光領域ＩＧ１および第２露光領域ＩＧ２を３つに分割する第１領域１Ａ、第２領域２Ａおよび第３領域３Ａを示している。
なお、本願の平面図・平面レイアウトでは、図を分かりやすくするために、第１露光領域ＩＧ１用のマスクを用いて形成されたフォトダイオードにハッチングを付している。これに対して、第２露光領域ＩＧ２用のマスクを用いて形成されたフォトダイオードには、ハッチングを付していない。
第１露光領域ＩＧ１および第２露光領域ＩＧ２は、互いの端部が、Ｘ軸方向における画素アレイ部ＰＥＡの中心部において重なっている。ここで、第１領域１Ａは、第１露光領域ＩＧ１のうち、第２露光領域ＩＧ２と平面視において重なっていない領域であり、第２領域２Ａは、第２露光領域ＩＧ２のうち、第１露光領域ＩＧ１と平面視において重なっていない領域であり、第３領域３Ａは、第１露光領域ＩＧ１と第２露光領域ＩＧ２とが平面視において重なっている領域である。
言い換えれば、第１露光領域ＩＧ１は第１領域１Ａおよび第３領域３Ａを有し、第２露光領域ＩＧ２は第２領域２Ａおよび第３領域３Ａを有している。例えば、第３領域３Ａは、第１領域１Ａおよび第２領域２Ａに比べて、Ｘ軸方向における幅が小さい領域である。第１領域１Ａおよび第２領域２Ａはほぼ同等の面積を有している。つまり、第１露光領域ＩＧ１および第２露光領域ＩＧ２は互いにほぼ同等の面積を有している。
図２では、第１露光領域ＩＧ１および第２露光領域ＩＧ２のそれぞれの輪郭を破線で示している。また、図２では、Ｘ軸方向およびＹ軸方向のそれぞれにおいて５つの画素が並ぶ構造を示しているが、実際にはＸ軸方向およびＹ軸方向においてより多くの画素が並んで配置されている。
第１領域１Ａには、複数の画素ＰＥ１がＸ軸方向およびＹ軸方向において行列状に配置されている。また、第２領域２Ａには、複数の画素ＰＥ２がＸ軸方向およびＹ軸方向において行列状に配置されている。また、第１領域１Ａと第２領域２Ａとの間の第３領域３Ａには、複数の画素ＰＥ３がＹ軸方向に並んで配置されている。画素ＰＥ１、ＰＥ２およびＰＥ３はアレイ状に配置されている。つまり、複数の画素ＰＥ１と、複数の画素ＰＥ２と、画素ＰＥ３とが、Ｘ軸方向（第１方向）に並んで配置されている。Ｘ軸方向に並ぶ画素ＰＥ１〜ＰＥ３により１つの行が構成されており、その行がＹ軸方向（第２方向）に複数行並んで配置されることで、画素アレイ部ＰＥＡ（図１参照）が構成されている。
画素ＰＥ１〜ＰＥ３のそれぞれは、１つのマイクロレンズＭＬを有している。画素ＰＥ１〜ＰＥ３のそれぞれは、平面視においてマイクロレンズＭＬと重なる２つのフォトダイオードを有している。具体的には、各画素ＰＥ１は、半導体基板の主面に形成されたフォトダイオードＰＤ１、ＰＤ２を有しており、各画素ＰＥ２は、半導体基板の主面に形成されたフォトダイオードＰＤ３、ＰＤ４を有しており、各画素ＰＥ３は、半導体基板の主面に形成されたフォトダイオードＰＤ３、ＰＤ２を有している。フォトダイオードＰＤ１〜ＰＤ４のそれぞれは、平面視においてほぼ矩形の形状を有している。
ここで、上記第１方向が、第１領域１Ａ側から第２領域２Ａ側に向かう方向である場合、画素ＰＥ１内のフォトダイオードＰＤ１、ＰＤ２は、第１方向において順に並んで配置されており、画素ＰＥ２内のフォトダイオードＰＤ３、ＰＤ４は、第１方向において順に並んで配置されている。言い換えれば、画素ＰＥ１内において、フォトダイオードＰＤ２は、フォトダイオードＰＤ１よりも第２領域２Ａに近い領域に配置されており、画素ＰＥ２内において、フォトダイオードＰＤ３は、フォトダイオードＰＤ４よりも第１領域１Ａに近い領域に配置されている。
また、画素ＰＥ３内において、フォトダイオードＰＤ２は、フォトダイオードＰＤ３よりも第２領域２Ａに近い領域に配置されている。つまり、画素ＰＥ３内において、フォトダイオードＰＤ３は、フォトダイオードＰＤ２よりも第１領域１Ａに近い領域に配置されている。画素ＰＥ１内においてフォトダイオードＰＤ１、ＰＤ２が第１方向に並び、画素ＰＥ２内においてフォトダイオードＰＤ３、ＰＤ４が第１方向に並んでいるのに対し、画素ＰＥ３内において、フォトダイオードＰＤ３、ＰＤ２は、厳密には第１方向において並んでおらず、フォトダイオードＰＤ３、ＰＤ２のうちの一方が他方に対して１方向にずれた位置に配置されている。
また、厳密には、画素ＰＥ１内のフォトダイオードＰＤ１、ＰＤ２は、画素ＰＥ２内のフォトダイオードＰＤ３、ＰＤ４に対して第１方向において並んでおらず、フォトダイオードＰＤ１、ＰＤ２は、フォトダイオードＰＤ３、ＰＤ４に対して１方向にずれた位置に配置されている。つまり、画素ＰＥ１とＰＥ３との内部のフォトダイオードＰＤ１、ＰＤ２は、画素ＰＥ２とＰＥ３との内部のフォトダイオードＰＤ３、ＰＤ４に対して同一の方向にずれた位置に配置されている。
画素ＰＥ１内のフォトダイオードＰＤ１、ＰＤ２の相互の間隔は、画素ＰＥ２内のフォトダイオードＰＤ３、ＰＤ４の相互の間隔と同等である。これに対し、画素ＰＥ３内ではフォトダイオードＰＤ２とフォトダイオードＰＤ３との間で形成位置にずれが生じているため、画素ＰＥ３内の２つのフォトダイオード同士の間隔は、画素ＰＥ１、画素ＰＥ２のそれぞれが備える２つのフォトダイオード同士の間隔とは異なる。
このように、半導体基板の主面に形成されたフォトダイオードＰＤ１〜ＰＤ４のうち、フォトダイオードＰＤ１、ＰＤ２と、フォトダイオードＰＤ３、ＰＤ４との間で形成位置にずれが生じている。その理由は、フォトダイオードＰＤ１、ＰＤ２と、フォトダイオードＰＤ３、ＰＤ４とが、固体撮像素子を形成する工程において用いられる別々のマスクを用いた露光によりその形成位置を規定されるためである。つまり、フォトダイオードＰＤ１、ＰＤ２の位置は、第１露光領域ＩＧ１を露光する際に用いられるマスクのパターンにより規定され、フォトダイオードＰＤ３、ＰＤ４の位置は、第２露光領域ＩＧ２を露光する際に用いられる他のマスクのパターンにより規定される。
すなわち、本実施の形態の半導体装置を構成する固体撮像素子は、半導体チップ（イメージセンサ）の面積が非常に大きく、１つのマスクを用いて露光できる面積より大きい面積を有するため、半導体チップの主面の第１露光領域ＩＧ１と第２露光領域ＩＧ２とのそれぞれを、２種類のマスクを用いて分割露光することで形成するものである。この場合、上記２種類のマスクを別々の露光工程で用いる際、それぞれのマスクの位置合わせを正確に行うことは非常に困難であるため、第１露光領域ＩＧ１に形成されるフォトダイオードＰＤ１、ＰＤ２と、第２露光領域ＩＧ２に形成されるフォトダイオードＰＤ３、ＰＤ４との間で形成位置にずれが生じる。
以下では、図３を用いて、形成位置が互いにずれた複数のフォトダイオードの具体的なレイアウトについて、拡大した平面図を用いて説明する。
図３に示すように、画素ＰＥ１〜ＰＥ３のそれぞれは、１つのマイクロレンズＭＬと、受光部内の２つのフォトダイオードとを有している。画素ＰＥ１では、平面視において、１つのマイクロレンズＭＬと２つのフォトダイオードＰＤ１、ＰＤ２とが重なるようにそれぞれ配置されている。画素ＰＥ２でも同様に、平面視においてマイクロレンズＭＬと２つのフォトダイオードＰＤ３、ＰＤ４が重なっている。また、画素ＰＥ３でも同様に、平面視においてマイクロレンズＭＬと２つのフォトダイオードＰＤ２、ＰＤ３が重なっている。図では、マイクロレンズＭＬの輪郭を破線で示している。
画素ＰＥ１内において、上記受光部の周囲には複数の周辺トランジスタおよび基板コンタクト部（図示しない）が配置されており、受光部、周辺トランジスタおよび基板コンタクト部のそれぞれの活性領域の周縁は、素子分離領域ＥＩにより囲まれている。ここでいう周辺トランジスタとは、リセットトランジスタＲＳＴ、増幅トランジスタＡＭＩおよび選択トランジスタＳＥＬのそれぞれを指す。
上記受光部を含む活性領域ＡＲは、平面視において矩形に近い形状を有している。１つの画素ＰＥ１内において、各周辺トランジスタは同一の活性領域に形成されており、当該活性領域は上記受光部の活性領域ＡＲの１辺に沿ってＸ軸方向に延在している。図示はしていないが、基板コンタクト部を構成する活性領域は、例えば、上記受光部の活性領域ＡＲの他の１辺に沿ってＹ軸方向に延在しているか、または、例えば活性領域ＡＲの近傍に島状に形成されている。
活性領域ＡＲの他の１辺であって、周辺トランジスタが形成されている側の反対側の１辺には、活性領域ＡＲのフォトダイオードＰＤ１をソース領域とする転送トランジスタＴＸ１と、活性領域ＡＲのフォトダイオードＰＤ２をソース領域とする転送トランジスタＴＸ２とが形成されている。つまり、活性領域ＡＲ内において、フォトダイオードＰＤ１、ＰＤ２はＸ軸方向に並んで配置されており、フォトダイオードＰＤ１、ＰＤ２のそれぞれに対応し、転送トランジスタＴＸ１、ＴＸ２がＸ軸方向に並んで配置されている。
各周辺トランジスタのそれぞれはＹ軸方向に延在するゲート電極ＧＥを有し、転送トランジスタＴＸ１、ＴＸ２のそれぞれは、Ｘ軸方向に延在するゲート電極ＧＥを有している。ゲート電極ＧＥは例えばポリシリコンからなり、半導体基板上にゲート絶縁膜（図示しない）を介して形成されている。
周辺トランジスタが形成された活性領域においては、Ｘ軸方向においてリセットトランジスタＲＳＴ、増幅トランジスタＡＭＩおよび選択トランジスタＳＥＬが順に並んで配置されている。リセットトランジスタＲＳＴと増幅トランジスタＡＭＩとは、互いのドレイン領域を共有している。また、リセットトランジスタＲＳＴのソース領域は、転送トランジスタＴＸ１、ＴＸ２のそれぞれのドレイン領域、つまりフローティングディフュージョン（浮遊拡散部）ＦＤに接続されている。増幅トランジスタＡＭＩのソース領域は、選択トランジスタＳＥＬのドレイン領域として機能する。選択トランジスタＳＥＬのソース領域は、図５を用いて説明するように、出力線ＯＬに接続されている。
図３に示すように、転送トランジスタＴＸ１、ＴＸ２のそれぞれのドレイン領域、選択トランジスタＳＥＬのソース領域、リセットトランジスタＲＳＴのソース領域および増幅トランジスタＡＭＩのドレイン領域は、半導体基板の主面に形成されたＮ＋型の半導体領域であり、基板コンタクト部（図示しない）は、半導体基板の主面に形成されたＰ＋型の半導体領域である。それらの半導体領域の上面には、コンタクトプラグＣＰがそれぞれ接続されている。また、図示はしていないが、複数のゲート電極ＧＥのそれぞれの上面にもコンタクトプラグが接続されている。
基板コンタクト部は、接地電位ＧＮＤ（図５参照）が印加される領域であり、半導体基板上面のウェルの電位を０Ｖに固定することで、周辺トランジスタのしきい値電圧のばらつきの発生を防ぐ役割を有している。
受光部である活性領域ＡＲ内においてＸ軸方向に並ぶフォトダイオードＰＤ１およびフォトダイオードＰＤ２は、いずれもＹ軸方向に延在する半導体素子である。つまり、フォトダイオードＰＤ１、ＰＤ２のそれぞれの長手方向はＹ軸方向に沿う。
図４を用いて後述するように、フォトダイオードＰＤ１は、半導体基板の主面に形成されたＮ−型半導体領域Ｎ１と、Ｐ型の半導体領域であるウェル領域ＷＬとからなる。同様に、フォトダイオードＰＤ２は、半導体基板の主面に形成されたＮ−型半導体領域Ｎ２と、ウェル領域ＷＬとからなる。図３に示す受光素子であるフォトダイオードＰＤ１、ＰＤ２は、Ｎ−型半導体領域Ｎ１、Ｎ２の形成領域に形成されているものとみなすことができる。活性領域ＡＲ内において、Ｎ−型半導体領域Ｎ１、Ｎ２が形成された領域以外の領域には、Ｐ−型のウェル領域ＷＬが形成されている。
活性領域ＡＲは平面視において矩形に近い形状を有しているが、矩形の４辺のうちの１辺には突出部が２つ形成されており、それらの突出部のうち、一方の突出部には転送トランジスタＴＸ１のドレイン領域（フローティングディフュージョンＦＤ）が形成され、もう一方の突出部には転送トランジスタＴＸ２のドレイン領域（フローティングディフュージョンＦＤ）が形成されている。また、２つの突出部のそれぞれの上を跨ぐように、ゲート電極ＧＥが配置されている。
当該２つの突出部は互いに接続されている。つまり、活性領域ＡＲは、矩形のパターンと、当該矩形パターンの１辺から突出し、互いに接続された２つの突出パターンとを含む環状レイアウトを有している。環状に形成された活性領域ＡＲに囲まれた領域には、活性領域ＡＲの外側と同様に素子分離領域ＥＩが形成されている。なお、２つの突出部は半導体基板ＳＢの主面において接続されていなくてもよい。つまり、活性領域ＡＲは環状構造を有していなくてもよい。この場合、転送トランジスタＴＸ１、ＴＸ２のそれぞれのフローティングディフュージョンＦＤは、互いに半導体基板上のコンタクトプラグおよび配線により電気的に接続される。
ここまでは画素ＰＥ１の構造について説明したが、画素ＰＥ２も同様の構造を有している。つまり、画素ＰＥ２は、平面視においてマイクロレンズＭＬと重なる活性領域ＡＲ内に、Ｘ軸方向において並ぶフォトダイオードＰＤ３、ＰＤ４を有しており、活性領域ＡＲの近傍には周辺トランジスタが形成されている。画素ＰＥ１および画素ＰＥ２のそれぞれにおいては、上記突出部を除いて、活性領域ＡＲの２辺であってＸ軸方向に平行な２辺の中央部に段差は形成されていない。つまり、画素内においてレイアウトにずれは生じていない。
これに対し、画素ＰＥ３は、画素ＰＥ１、ＰＥ２と概ね同様の構造を有しているが、画素ＰＥ３の活性領域ＡＲの矩形の４辺のうち、上記２つの突出部が形成されている１辺には、当該２つの突出部の相互間の中央部において段差ＤＰが形成されており、活性領域ＡＲの当該１辺と平行な他の１辺にも、同様に段差ＤＰが形成されている。画素ＰＥ３の活性領域ＡＲにおけるこれら２辺の段差ＤＰは、平面視において所定の直線と重なる位置に形成されており、当該直線は図３において二点鎖線で示されている。これは、Ｙ軸方向において並ぶ他の画素ＰＥ３においても同様である（図２参照）。
当該直線は、素子分離領域ＥＩを形成し、かつ活性領域ＡＲを規定するためのフォトリソグラフィ工程において、フォトレジスト膜に対し露光を行う際に、異なる２枚のマスクのそれぞれにより露光する領域同士の境界線（以下、単に境界線ＤＬと呼ぶ場合がある）を示すものである。二点鎖線は示していないが、異なる２枚のマスクのそれぞれにより露光する領域同士の境界線は、画素ＰＥ１と画素ＰＥ３との間、および、画素ＰＥ３と画素ＰＥ２との間にも存在している。つまり、第１露光領域ＩＧ１と重なる第２露光領域ＩＧ２の端部は、露光領域同士の境界である。同様に、第２露光領域ＩＧ２と重なる第１露光領域ＩＧ１の端部は、露光領域同士の境界である。
ここで、第３領域３Ａ内において、画素ＰＥ３のフォトダイオードＰＤ３を含む領域は、第２露光領域ＩＧ２を露光するマスクによって各素子のレイアウトが規定される領域であり、第３領域３Ａ内において、画素ＰＥ３のフォトダイオードＰＤ２を含む領域は、第１露光領域ＩＧ１を露光するマスクによって各素子のレイアウトが規定される領域である。
すなわち、画素ＰＥ１のフォトダイオードＰＤ１、ＰＤ２と、画素ＰＥ３のフォトダイオードＰＤ２とは、第１露光領域ＩＧ１の露光用のマスクにより形成される受光素子であり、画素ＰＥ１と画素ＰＥ３のフォトダイオードＰＤ２との間には、他の第２露光領域ＩＧ２の露光用のマスクにより形成されるフォトダイオードＰＤ３が配置されている。同様に、画素ＰＥ２のフォトダイオードＰＤ３、ＰＤ４と、画素ＰＥ３のフォトダイオードＰＤ３とは、第２露光領域ＩＧ２の露光用のマスクにより形成される受光素子であり、画素ＰＥ２と画素ＰＥ３のフォトダイオードＰＤ３との間には、他の第１露光領域ＩＧ１の露光用のマスクにより形成されるフォトダイオードＰＤ２が配置されている。
本願では、このような状態を、第１露光領域ＩＧ１および第２露光領域ＩＧ２の露光のために使用される２つのマスク（左右のマスク）のそれぞれにより形成されるフォトダイオードが交錯している状態と呼ぶ。
言い換えれば、第１露光領域ＩＧ１と第２露光領域ＩＧ２とか重なる第３領域３Ａでは、境界線ＤＬよりも第２領域２Ａに近い領域の素子は、第１露光領域ＩＧ１の露光用のマスクにより形成され、境界線ＤＬよりも第１領域１Ａに近い領域の素子は、第２露光領域ＩＧ２の露光用のマスクにより形成されている。したがって、第１領域１Ａおよび第３領域３ＡのフォトダイオードＰＤ１、ＰＤ２は、Ｘ軸方向およびＹ軸方向において行列状に並んで形成されており、第２領域２Ａおよび第３領域３ＡのフォトダイオードＰＤ３、ＰＤ４は、Ｘ軸方向およびＹ軸方向において行列状に並んで形成されている。
これに対し、フォトダイオードＰＤ１、ＰＤ２に対して、フォトダイオードＰＤ３、ＰＤ４は、特定の１方向にずれた位置に形成されている。このように、本実施の形態では、固体撮像素子の画素アレイ部では、分割露光により複数のフォトダイオードを形成しているため、一部のフォトダイオードとその他の一部のフォトダイオードとの形成位置にずれが生じている。よって、第１領域１Ａおよび第２領域２Ａに形成された画素ＰＥ１、ＰＥ２のそれぞれの内部の２つのフォトダイオード同士の間の距離は一定であるが、その距離の大きさに対して、第３領域３Ａの画素ＰＥ３内のフォトダイオードＰＤ２、ＰＤ３の相互間の距離は異なる大きさを有している。
境界線ＤＬは特定の列の全ての画素ＰＥ３と重なっているが、他の列の画素ＰＥ１、ＰＥ２とは重なっていない。境界線ＤＬは、各画素ＰＥ３の活性領域ＡＲに重なっているが、フォトダイオードＰＤ２、ＰＤ３には重なっていない。つまり、分割露光によるずれは、画素ＰＥ３のフォトダイオードＰＤ２とフォトダイオードＰＤ３との間において、Ｙ軸方向に沿う位置で生じている。
境界線ＤＬはＹ軸方向、つまり、フォトダイオードＰＤ１〜ＰＤ４のそれぞれの長手方向に延在している。また、画素ＰＥ３の活性領域ＡＲの近傍においては、周辺トランジスタが形成された活性領域であって、増幅トランジスタＡＭＩと選択トランジスタＳＥＬとの間の活性領域において、境界線ＤＬと重なる位置に段差が形成されている。増幅トランジスタＡＭＩと選択トランジスタＳＥＬとの間のドレイン領域を構成する半導体基板の主面にはコンタクトプラグＣＰが接続されていないため、当該段差が生じても、コンタクトプラグＣＰの接続不良が起こることを防ぐことができる。
画素ＰＥ１、ＰＥ２は、活性領域ＡＲにおいて段差ＤＰが形成されていない点、周辺トランジスタの活性領域において段差が形成されていない点、および、境界線ＤＬと重なっていないという点を除いて、画素ＰＥ３と同様の構成を有している。
図４には、１つの画素ＰＥ３（図３参照）内のフォトダイオードＰＤ３、ＰＤ２が並ぶ方向に沿う断面図を示している。図４に示す断面図では、半導体基板ＳＢ上に積層された複数の層間絶縁膜同士の境界の図示を省略している。図４に示すように、Ｎ型の単結晶シリコンなどからなる半導体基板ＳＢの上面内には、Ｐ−型のウェル領域ＷＬが形成されている。ウェル領域ＷＬ上には、活性領域ＡＲと、他の活性領域とを区画する素子分離領域ＥＩが形成されている。素子分離領域ＥＩは例えば酸化シリコン膜からなり、半導体基板ＳＢの上面に形成された溝内に埋め込まれている。
ウェル領域ＷＬの上面内には、Ｎ−型半導体領域Ｎ１およびＮ２が素子分離領域ＥＩに挟まれて形成されている。Ｎ−型半導体領域Ｎ１とＰＮ接合を形成するウェル領域ＷＬはフォトダイオードＰＤ３のアノードとして機能する。Ｎ−型半導体領域Ｎ２とＰＮ接合を形成するウェル領域ＷＬはフォトダイオードＰＤ２のアノードとして機能する。Ｎ−型半導体領域Ｎ１とＮ−型半導体領域Ｎ２とは、素子分離領域ＥＩに挟まれた１つの活性領域ＡＲ内に設けられている。
このように、画素に形成された活性領域ＡＲ内には、Ｎ−型半導体領域Ｎ１およびウェル領域ＷＬからなるフォトダイオードＰＤ３と、Ｎ−型半導体領域Ｎ２およびウェル領域ＷＬからなるフォトダイオードＰＤ２とが形成されている。活性領域ＡＲ内においてフォトダイオードＰＤ３、ＰＤ２は、半導体基板ＳＢの上面にウェル領域ＷＬが露出している領域を介して並んで配置されている。フォトダイオードＰＤ３とフォトダイオードＰＤ２との間の半導体基板ＳＢの上面のウェル領域ＷＬは、図３に示す境界線ＤＬと平面視において重なる。また、Ｎ−型半導体領域Ｎ１、Ｎ２の形成位置は、図３のフォトダイオードＰＤ３、ＰＤ２のそれぞれの形成位置に対応する。つまり、Ｎ−型半導体領域Ｎ１、Ｎ２が形成された部分が、光電変換部として機能する。
Ｎ−型半導体領域Ｎ１、Ｎ２の形成深さは、ウェル領域ＷＬの形成深さよりも浅い。また、素子分離領域ＥＩが埋め込まれた半導体基板ＳＢの上面の溝の深さは、Ｎ−型半導体領域Ｎ１、Ｎ２の形成深さよりも浅い。
半導体基板ＳＢ上には、素子分離領域ＥＩ、フォトダイオードＰＤ３およびＰＤ２を覆うように層間絶縁膜ＩＦが形成されている。層間絶縁膜ＩＦは、複数の絶縁膜を積層した積層膜である。層間絶縁膜ＩＦ内には、複数の配線層が積層されており、最下層の配線層には、層間絶縁膜ＩＦに覆われた配線Ｍ１が形成されている。配線Ｍ１上には層間絶縁膜ＩＦを介して配線Ｍ２が形成されており、配線Ｍ２上には層間絶縁膜ＩＦを介して配線Ｍ３が形成されている。層間絶縁膜ＩＦの上部にはカラーフィルタＣＦが形成されており、カラーフィルタＣＦ上にはマイクロレンズＭＬが形成されている。固体撮像素子の動作時において、光はマイクロレンズＭＬおよびカラーフィルタＣＦを介して、フォトダイオードＰＤ３、ＰＤ２に照射される。
フォトダイオードＰＤ３、ＰＤ２を含む活性領域ＡＲの直上には配線は形成されていない。これは、マイクロレンズＭＬから入射した光が配線により遮蔽され、画素の受光部であるフォトダイオードＰＤ３、ＰＤ２に照射されなくなることを防ぐためである。逆に、活性領域ＡＲ以外の領域に配線Ｍ１〜Ｍ３を配置することで、周辺トランジスタなどが形成された活性領域において光電変換が起こることを防いでいる。
ここで、活性領域ＡＲおよび素子分離領域ＥＩの形成工程の露光処理に限らず、Ｎ−型半導体領域Ｎ１、Ｎ２、ゲート電極ＧＥ（図３参照）、層間絶縁膜ＩＦ、および配線Ｍ１〜Ｍ３なども、分割露光による複数の露光処理により形成され、それらの露光処理は、境界線ＤＬにより分離された別々の露光領域に対して行われる。つまり、Ｎ−型半導体領域Ｎ１、Ｎ２などを形成するためのイオン注入工程、およびコンタクトプラグを埋め込むコンタクトホールの形成工程など、いずれの工程においても、露光処理の分割位置が、Ｙ軸方向に１列に並ぶ画素ＰＥ３（図３参照）のそれぞれが有するフォトダイオードＰＤ３とフォトダイオードＰＤ２との間の領域と重なる位置に規定されている。
この結果、Ｎ−型半導体領域Ｎ１、Ｎ２、ゲート電極ＧＥ、コンタクトホール、および配線Ｍ１〜Ｍ３などのそれぞれの平面レイアウトは、境界線ＤＬを挟む領域それぞれの領域においてずれた形状となる。
Ｎ−型半導体領域Ｎ１、Ｎ２、ゲート電極ＧＥ、コンタクトホール、および配線Ｍ１〜Ｍ３などのそれぞれの形成工程において、マスクの位置ずれの管理については、活性領域ＡＲの分割位置に対する各工程でのオーバーレイ（重ね合わせ）製造誤差の位置ずれのみを管理すれば、固体撮像素子の性能のばらつきを低減することができる。
図３では、フォトダイオードＰＤ２並びにその周辺のゲート電極ＧＥおよびコンタクトプラグＣＰなどが、フォトダイオードＰＤ３に対し、分割露光による活性領域ＡＲのレイアウトと同様の方向にずれた位置に形成された構造を示している。これに対し、活性領域ＡＲとフォトダイオードＰＤ２、ゲート電極ＧＥおよびコンタクトプラグＣＰなどとは別のマスクを用いた別の露光工程によりパターン形成されるため、これらのパターンが同じ方向に同じずれ量でずれて形成されるとは限らない。つまり、異なる工程でパターン形成される活性領域、半導体領域、ゲート電極および配線などは、マスクの位置ずれにより同一の方向にずれて形成される訳ではなく、境界線ＤＬの近傍を境界として、様々な方向にずれて形成され得る。
本実施の形態の半導体装置である固体撮像素子において、１つの画素内に２つの光電変換部（例えばフォトダイオード）を設けているのは、例えば、本実施の形態の固体撮像素子を、像面位相差型の自動焦点システムを有するデジタルカメラに利用した場合に、合焦精度および速度を向上させることができるためである。このようなデジタルカメラでは、画素内の一方のフォトダイオードと、もう一方のフォトダイオードとのそれぞれが検出した信号のずれ量、つまり位相差から、合焦に必要なレンズの駆動量を算出し、短時間での合焦を実現することができる。よって、画素内に複数のフォトダイオードを設けることで、固体撮像素子内に微細なフォトダイオードをより多く形成することができるため、自動合焦の精度を向上させることができる。
なお、撮影画像を出力する際には、画素内の２つのフォトダイオードの信号（電荷）を１つの信号としてまとめて出力する。これにより、１つのフォトダイオードのみを有する画素を複数備えた固体撮像素子と同等の画質で画像を得ることができる。
また、本実施の形態では、フォトダイオードとしてＰ型のウェル領域をアノードとし、Ｎ−型半導体領域である拡散層をカソードとした場合について記載している。しかし、これに限らず、Ｎ型ウェルと当該Ｎ型ウェル中のＰ−型拡散層とからなるフォトダイオード、または、それらの表面に画素ウェルと同じ導電型の拡散層が存在するフォトダイオードを有する固体撮像素子においても、同様の効果を奏することが可能である。また、固体撮像素子の種類はＣＭＯＳイメージセンサに限らず、ＣＣＤ（Charge Coupled Device、電荷結合素子）であっても同様の構造を実現することで、上記の効果を得ることが可能である。
次に、図５に画素の等価回路図を示す。図１に示す複数の画素ＰＥのそれぞれが、図５に示す回路を有している。ここでは例として画素ＰＥ１（図２参照）の回路および動作について説明するが、画素ＰＥ２、ＰＥ３（図２参照）の回路および動作も同様である。
図５に示すように、画素は、光電変換を行うフォトダイオードＰＤ１、ＰＤ２と、フォトダイオードＰＤ１で発生した電荷を転送する転送トランジスタＴＸ１と、フォトダイオードＰＤ２で発生した電荷を転送する転送トランジスタＴＸ２とを有している。また、画素は、転送トランジスタＴＸ１、ＴＸ２から転送される電荷を蓄積するフローティングディフュージョン（浮遊拡散部）ＦＤと、フローティングディフュージョンＦＤの電位を増幅する増幅トランジスタＡＭＩとを有している。
画素はさらに、増幅トランジスタＡＭＩで増幅された電位を、読み出し回路ＣＣ１、ＣＣ２（図１参照）の一方に接続された出力線ＯＬに出力するか否かを選択する選択トランジスタＳＥＬと、フォトダイオードＰＤ１、ＰＤ２のカソードおよびフローティングディフュージョンＦＤの電位を所定電位に初期化するリセットトランジスタＲＳＴとを備えている。転送トランジスタＴＸ１、ＴＸ２、リセットトランジスタＲＳＴ、増幅トランジスタＡＭＩおよび選択トランジスタＳＥＬのそれぞれは、例えばＮ型のＭＯＳトランジスタである。
フォトダイオードＰＤ１、ＰＤ２のそれぞれのアノードには、マイナス側電源電位である接地電位ＧＮＤが印加され、フォトダイオードＰＤ１、ＰＤ２のカソードは、転送トランジスタＴＸ１、ＴＸ２のソースにそれぞれ接続されている。フローティングディフュージョンＦＤは、転送トランジスタＴＸ１、ＴＸ２のそれぞれのドレインと、リセットトランジスタＲＳＴのソースと、増幅トランジスタＡＭＩのゲートとに接続されている。リセットトランジスタＲＳＴのドレインと、増幅トランジスタＡＭＩのドレインとには、プラス側電源電位ＶＣＣが印加される。増幅トランジスタＡＭＩのソースは、選択トランジスタＳＥＬのドレインに接続されている。選択トランジスタＳＥＬのソースは、上述の読み出し回路ＣＣ１、ＣＣ２のいずれか一方に接続された出力線ＯＬに接続されている。
次に画素の動作について説明する。まず、転送トランジスタＴＸ１、ＴＸ２およびリセットトランジスタＲＳＴのゲート電極に所定電位が印加されて、転送トランジスタＴＸ１、ＴＸ２およびリセットトランジスタＲＳＴがともにオン状態となる。そうすると、フォトダイオードＰＤ１、ＰＤ２に残存する電荷およびフローティングディフュージョンＦＤに蓄積された電荷がプラス側電源電位ＶＣＣに向かって流れて、フォトダイオードＰＤ１、ＰＤ２およびフローティングディフュージョンＦＤの電荷が初期化される。その後、リセットトランジスタＲＳＴがオフ状態となる。
次に、入射光がフォトダイオードＰＤ１、ＰＤ２のＰＮ接合に照射されて、フォトダイオードＰＤ１、ＰＤ２で光電変換が発生する。その結果、フォトダイオードＰＤ１、ＰＤ２のそれぞれに電荷が発生する。この電荷は、転送トランジスタＴＸ１、ＴＸ２によってすべてフローティングディフュージョンＦＤに転送される。フローティングディフュージョンＦＤは転送されてきた電荷を蓄積する。これにより、フローティングディフュージョンＦＤの電位が変化する。
次に、選択トランジスタＳＥＬがオン状態となると、変化後のフローティングディフュージョンＦＤの電位が、増幅トランジスタＡＭＩによって増幅され、その後、出力線ＯＬに出力される。そして、読み出し回路ＣＣ１、ＣＣ２の一方は、出力線ＯＬの電位を読み出す。なお、像面位相差式の自動合焦を行う際には、フォトダイオードＰＤ１、ＰＤ２のそれぞれの電荷を、転送トランジスタＴＸ１、ＴＸ２により同時にフローティングディフュージョンＦＤに転送するのではなく、各電荷を順次転送および読み出しを行うことで、フォトダイオードＰＤ１、ＰＤ２のそれぞれに電荷の値を読み出す。撮像を行う際には、フォトダイオードＰＤ１、ＰＤ２のそれぞれの電荷を同時にフローティングディフュージョンＦＤに転送する。つまり、静止画における出力は各画素における２つのフォトダイオードの活性領域の両方の出力和により算出される。
次に、本実施の形態の半導体装置の効果について、図２６に示す比較例を用いて説明する。図２６は、比較例の半導体装置である固体撮像素子の画素アレイ部を示す平面レイアウトである。
露光装置の最大露光領域を超えるようなチップサイズを有する固体撮像素子を形成するためには、半導体ウエハにおいて１つのチップを形成する領域内において、露光する場所を変えながら複数回の露光を行ってパターンを形成する分割露光を行う必要がある。この場合、複数回の露光ごとに異なるマスクを使用して露光処理を行うことから、同一工程でのリソグラフィにおいても複数マスクで形成されたレジストパターンのそれぞれの間で、マスクまたは露光装置などに起因する寸法変動または重ね合わせ誤差が生じる虞がある。これにより、複数のマスクのそれぞれにより形成されたフォトダイオード同士の間での面積および間隔などに違いが生じることで、固体撮像素子における出力値差による画像異常などが生じる場合がある。
つまり、２つのマスクを用いて分割露光を行う場合、一方のマスクを用いて露光する露光領域と、他方のマスクを用いて露光する露光領域とでは、形成されるパターンの形成位置にずれが生じるため、これらの露光領域同士の境界において画素の受光特性に差が生じる。上記境界近傍の画素の特性差は、固体撮像素子を用いた撮像により得られた画像または映像において視認可能な異常であって、当該境界に対応する箇所に線状の撮像異常が生じる原因となる。このような異常が生じれば、撮像により得られる画像の画質が低下する。
また、１つの画素内に２つのフォトダイオードを設けて、像面位相差式の自動合焦を行う際、当該２つのフォトダイオード同士の間の出力差が生じ、結果として自動焦点検出の誤差が大きくなる。したがって、合焦に要する時間が長くなる問題を生じる。また、画像を補正する為の余分な回路を設ける場合には、半導体装置の消費電力の増大および動作の遅延などの問題が生じる。
ここで、図２６に示すように、比較例の半導体装置では、分割露光を行うそれぞれの露光領域の一部を重ねることで、各露光領域同士の境界において生じる画像異常が目立たないようにしている。図２６において、ハッチングを付した画素ＰＥＢは、第１マスクにより露光された画素であり、ハッチングが付されていない画素ＰＥＷは、第１マスクとは異なる第２マスクにより露光された画素である。
比較例では、図２に示すレイアウトと同様に、第１露光領域ＩＧ１は、第１領域１Ａおよび第３領域３Ａを有し、第２露光領域ＩＧ２は、第２領域２Ａおよび第３領域３Ａを有しており、第３領域３Ａは、第１露光領域ＩＧ１と第２露光領域ＩＧ２とが重なる領域である。ここでは、第３領域３Ａにおいて、画素ＰＥＢが第２領域２Ａ側に向かって徐々に数が減少するように配置され、画素ＰＥＷが第１領域１Ａ側に向かって徐々に数が減少するように配置されている。
このように、分割露光の境界領域において、２つのマスクによる第１露光領域ＩＧ１、第２露光領域ＩＧ２のそれぞれの画素ＰＥＢ、ＰＥＷが交錯した配置にすることで、分割露光の境界近傍での出力値の段差が画像上で視覚的に認識しにくくなり、結果として分割領域での画質を向上させることができる。
ここで、１つの画素におけるマイクロレンズの下に２つのフォトダイオードが存在する固体撮像素子では、当該２つのフォトダイオードのそれぞれの出力に差がある場合に焦点がずれている状態であると認識する。焦点がずれている場合に、像面位相差式の自動合焦を行う際には、異なる画素からフォトダイオードを１つずつ選択し、選択した複数のフォトダイオードのそれぞれの出力が一致するような隣接画素の位置を探索する。これにより、合焦に必要なレンズの動作量を算出することで、短い時間で自動合焦を行うことができる。
しかし、比較例の半導体装置では、左右の露光領域における仕上がり寸法および重ね合わせ位置のずれの発生に起因して、第１露光領域ＩＧ１用のマスクで形成された画素ＰＥＢと、第２露光領域ＩＧ２用のマスクで形成された画素ＰＥＷとの間の出力差が重畳されて、出力が一致する画素の探索に要する時間が大きくなる問題がある。
また、行列状に並ぶ画素ＰＥＢ、ＰＥＷのうち、上下方向（Ｙ軸方向）で行毎に交錯している画素数が異なることから、上記した像面位相差式の自動合焦における画素間の出力差の探索時間が行ごとに異なる。このため、露光領域の境界近傍では、行ごとに最適なフォーカス補正量が異なる状態となり、合焦に要する時間が非常に大きくなる問題も存在する。
本実施の形態の半導体装置は、分割露光により半導体チップを形成する点と、分割された２つの露光領域同士が一部重なっている点とが、上記比較例と同じである。しかし、本実施の形態の半導体装置は、図３に示すように、第１露光領域ＩＧ１と第２露光領域ＩＧ２とが重なる領域は、Ｙ軸方向に並ぶ１列の画素ＰＥ３のみである点で、上記比較例と異なる。また、本実施の形態の半導体装置は、像面位相差式自動合焦用に、各画素内に２つのフォトダイオードを有する固体撮像素子である。
また、本実施の形態は、上記比較例とは異なり、露光領域の重なる領域の画素ＰＥ３内において、第１露光領域ＩＧ１用のマスクにより形成される画素ＰＥ１が並ぶ第１領域１Ａから離間し、第２露光領域ＩＧ２用のマスクにより形成される画素ＰＥ２が並ぶ第２領域２Ａ側に近い領域に、第１露光領域ＩＧ１用のマスクにより形成されたフォトダイオードＰＤ２を配置している。同様に、第２露光領域ＩＧ２用のマスクにより形成される画素ＰＥ２が並ぶ第２領域２Ａから離間し、第１露光領域ＩＧ１用のマスクにより形成される画素ＰＥ１が並ぶ第１領域１Ａ側に近い領域に、第２露光領域ＩＧ２用のマスクにより形成されたフォトダイオードＰＤ３を配置している。
つまり、１つの固体撮像素子を、互いの一部が重なる第１露光領域ＩＧ１と第２露光領域ＩＧ２とに分けて分割露光する場合において、一方の露光領域用のマスクにより形成する行列状の画素のうち、最端部の１列のフォトダイオードと、その隣りの１列のフォトダイオードとの間に、他の一方の露光領域用のマスクにより形成する１列のフォトダイオードを配置している。したがって、画素ＰＥ３内の２つのフォトダイオードＰＤ２、ＰＤ３は、それぞれ別々のマスクにより形成されている。これは、画素ＰＥ３内のフォトダイオードのみならず、それらのフォトダイオードの周辺の活性領域、周辺トランジスタ、並びに配線なども同様である（図３および図４参照）。
また、境界部の１列の画素ＰＥ３については、２つのフォトダイオードＰＤ２、ＰＤ３のそれぞれと、マイクロレンズＭＬとの相対的な位置が同じになるように、第３領域３Ａの画素ＰＥ３内において、２つのフォトダイオードＰＤ２、ＰＤ３を交錯して配置している。なお、ここでいう交錯とは、一方の露光領域用のマスクで形成する素子などのパターンを、他方の露光領域用のマスクで形成する素子などが形成された領域内に配置することを指す。
本実施の形態の効果の１つは、第１露光領域ＩＧ１と第２露光領域ＩＧ２との境界部における静止画出力の段差を画像上で認識しにくくできることにある。これにより、固体撮像素子により得られる画像の画質を向上させることができるため、半導体装置の性能を向上させることができる。
本実施の形態では、静止画における出力は各画素における２つのフォトダイオードの活性領域の両方の出力和により算出されるところ、本実施の形態では、画素ＰＥ３内に２つのマスクのそれぞれにより形成されるフォトダイオードを、交錯させて配置している。
ここで、分割露光を行う固体撮像素子では、画素アレイ部に形成される画素のうち、第１露光領域ＩＧ１内のフォトダイオードＰＤ１、ＰＤ２と、第２露光領域ＩＧ２内のフォトダイオードＰＤ３、ＰＤ４との間での形成位置および出力特性に差が生じることが考えられる。しかし、本実施の形態では、画素ＰＥ３内に、２つのマスクのそれぞれにより形成されたフォトダイオードＰＤ２、ＰＤ３が配置されているため、画素ＰＥ３の２つのフォトダイオードＰＤ２、ＰＤ３の出力和は、画素ＰＥ１のフォトダイオードＰＤ１、ＰＤ２の出力和に近く、かつ、画素ＰＥ２のフォトダイオードＰＤ３、ＰＤ４の出力和に近くなる。
よって、第１露光領域ＩＧ１と第２露光領域ＩＧ２との間での画素の出力特性の差が、上記境界部において顕著になることを防ぐことができる。したがって、第１露光領域ＩＧ１と第２露光領域ＩＧ２との境界部における静止画出力の段差を画像上で認識しにくくできる。
また、画素ＰＥ３内に、異なるマスクで形成するフォトダイオードＰＤ２、ＰＤ３を形成する場合、画素ＰＥ３内の一方のフォトダイオードがマスクの位置ずれなどに起因して機能しなくなる虞がある。しかし、当該画素ＰＥ３内で他方のフォトダイオードが機能していれば、その出力は、画素ＰＥ１内のフォトダイオードＰＤ１、ＰＤ２の出力の平均値に近い値となり、画素ＰＥ２内のフォトダイオードＰＤ３、ＰＤ４の出力の平均値に近い値となる。その結果、撮像により得られる画像においては、第１領域１Ａと第３領域３Ａとの間、および、第３領域３Ａと第２領域２Ａとの間のそれぞれに対応する箇所において、分割露光による出力段差が認識しにくくなる。
また、本実施の形態の他の効果の１つは、像面位相差式自動合焦動作において、当該境界部近傍での補正量検出の判定処理を単純にすることで、算出時間を低減できることにある。これにより、自動合焦の速度を高めることができるため、半導体装置の性能を向上させることができる。
つまり、像面位相差式の自動合焦における合焦補正量の算出においては、分割露光の境界部以外の第１領域１Ａ、第２領域２Ａでは、第１露光領域ＩＧ１、第２露光領域ＩＧ２のそれぞれが一定の露光条件で形成されているので、像面位相差式自動合焦を、２つのフォトダイオードを有する画素により行うことが可能であり、合焦位置情報も短時間で算出可能である。
これに対し、境界部の画素ＰＥ３には、異なるマスクで形成された２つのフォトダイオードＰＤ２、ＰＤ３が配置されているので、それらのマスクでの露光条件のプロセス変動などにより、画素ＰＥ３内の活性領域などの仕上がり寸法に差が生じ得る。この場合には、撮像の際に合焦した状態でも、画素ＰＥ３においては、合焦が不一致、つまり焦点が合っていないと判断され得る。しかし、そのように判断される画素は本実施の形態では画素アレイ部の第３領域３Ａの１列のみであり、動画における像面位相差式自動合焦処理においては大きな影響は無く、その隣接画素列において速やかに合焦情報を短時間で算出できる。
つまり、第３領域３Ａの画素ＰＥ３に対してＸ軸方向に隣接する箇所では、同一のマスク、同一の露光条件で形成された２つのフォトダイオードを有する画素が存在しているので、片側のフォトダイオード出力が一致するまで探索を行う像面位相差式自動合焦位置検出アルゴリズムにおいても短時間でその探索を収束させることができる。つまり、合焦位置情報を短時間で算出可能である。
また、本実施の形態では、Ｙ軸方向において画素ＰＥ３を並べて配置している。つまり、各行において、画素ＰＥ３の配置数に変動はない。したがって、上記比較例のように、上下方向（Ｙ軸方向）の行毎に交錯している画素数が異なることに起因して、像面位相差式の自動合焦における画素間の出力差の探索時間が行毎に変動することを避けることができる。よって、合焦に要する時間を短縮することができる。
ここでは、異なるマスクにより形成された２つのフォトダイオードを含む画素を、Ｙ軸方向に並べて１列形成しているが、このような縦一直線に当該画素を並べなくとも、平面視において階段状に配置し、または蛇行して配置しても、ほぼ同様の機能を奏することができる。ただし、基本的には、当該画素を縦一直線の配置形態とした方が、合焦位置算出時間の短縮効果は大きい。
また、上記の効果は、半導体基板の主面側から照射された光を検出する固体撮像素子のみならず、半導体基板の裏面側から照射された光を検出する裏面照射型の固体撮像素子に適用しても、同じ効果を得ることができる。また、上記説明では、基本的に画素レイアウトの配置のみに関して述べている。ただし、その配置位置を決定している画素レイアウトのレイヤ情報は、例えば素子分離工程、ゲート電極形成工程、ソース・ドレイン領域などの注入工程、フォトダイオードなどの注入工程、および配線工程など、全レイヤおよび全工程に関して、それぞれの個別レイヤおよび幾つかのレイヤを選択することで、画素の位置を本実施の形態の通りに配置することが含まれることは言うまでもない。
次に、本実施の形態の半導体装置である固体撮像素子の製造方法について、図６〜図９を用いて説明する。図６〜図９は、本実施の形態での半導体装置の製造工程中の平面図である。以下では、画素の製造方法を中心に説明する。
まず、図６に示すように、半導体チップとなる領域を複数含む半導体基板ＳＢを準備する。次に、半導体基板ＳＢの主面に対してＰ型の不純物（例えばＢ（ホウ素））をイオン注入法などにより打ち込むことで、半導体基板の主面内にウェル領域ＷＬを形成する。
次に、ウェル領域ＷＬ上に、フォトリソグラフィ技術を用いて素子分離領域ＥＩを形成することで、画素アレイ部内の複数の画素のそれぞれを構成する活性領域ＡＲを半導体基板の上面に区画する。このとき、画素アレイ部外の読み出し回路ＣＣ１、ＣＣ２および出力回路ＯＣ（図１参照）などが形成される領域内の活性領域も半導体基板の主面に区画される。ここでは、酸化シリコン膜から成る素子分離領域ＥＩをＳＴＩ（shallow trench isolation）方式で形成する。なお、素子分離領域ＥＩをＬＯＣＯＳ（local oxidation of silicon）方式で形成しても良い。
素子分離領域ＥＩを形成する際には、まず、酸化シリコン膜およびシリコン窒化膜の積層構造を有する保護膜（図示しない）を半導体基板ＳＢ上に形成する。続いて、保護膜上に、フォトレジスト膜（図示しない）を形成する。続いて、所定のマスクパターンが形成されたフォトマスクを２枚使用してフォトレジスト膜を露光する。このとき、フォトレジスト膜に対しては分割露光を行う。
ここでいう分割露光とは、半導体基板ＳＢの面において並ぶ第１露光領域ＩＧ１および第２露光領域ＩＧ２を、１回の露光処理により露光するのではなく、各露光領域に対して１回ずつ露光処理を行うことで、計２回の露光により、半導体チップとなる領域全体を露光することをいう。なお、本実施の形態では、半導体ウエハにおいて１枚の半導体チップとなる領域全体を２つの露光領域に分割し、２回の露光を行うことについて説明するが、１枚の半導体チップとなる領域の全体を露光するために行う露光回数および分割された露光領域の数は３以上であっても構わない。
フォトレジスト膜に対して分割露光を行う際には、まず第１露光領域ＩＧ１に第１マスクを用いて露光を行うことで、マスクパターンを転写し、その次に第２露光領域ＩＧ２に第２マスクを用いて露光を行うことで、マスクパターンを転写する。このとき、第１露光領域ＩＧ１と第２露光領域ＩＧ２とは、第３領域３Ａにおいて重なっている。続いて、露光後のフォトレジスト膜を現像することで、当該フォトレジスト膜をパターニングする。
続いて、フォトレジスト膜をマスクに用いて、フォトレジスト膜から露出した保護膜をエッチングで除去する。その後、エッチング用のマスクとして使用したフォトレジスト膜を除去する。続いて、保護膜をマスクとして用いてドライエッチングを行うことで、保護膜から露出する半導体基板ＳＢの主面に素子分離用の溝を形成する。その後、当該溝内に酸化シリコン膜を埋込み、続いて半導体基板ＳＢ上の酸化シリコン膜および保護膜を研磨法などにより除去することで、活性領域ＡＲを含む複数の活性領域を区画する素子分離領域ＥＩを形成する。つまり、素子分離領域ＥＩに覆われていない領域であって、保護膜に覆われていた領域には、活性領域である半導体基板ＳＢの主面が露出する。
図６には、画素が形成される領域を、Ｘ軸方向に並べて３つ示している。１つの画素となる領域は、受光部となる活性領域ＡＲと、その周囲に形成された他の活性領域であって、周辺トランジスタ用の活性領域とを有している。活性領域ＡＲは、その内側に後の工程でフォトダイオードが２つ形成される領域である。
ここで、第１露光領域ＩＧ１の露光用のマスクにより形成された活性領域のパターンは、第２露光領域ＩＧ２の露光用のマスクにより形成された活性領域のパターンに比べて、１方向にずれて形成されている。これは、分割露光に用いるマスクを配置する際に位置ずれが起きることなどに起因している。
活性領域の位置ずれは、第３領域３Ａ内の各活性領域ＡＲ内おいて、１つのフォトダイオードが形成される領域と、当該活性領域ＡＲ内における、他の１つのフォトダイオードが形成される領域との間で生じている。これにより、第３領域３Ａの活性領域ＡＲの２辺であって、Ｘ軸方向に沿う２辺のそれぞれの中心部には、段差ＤＰが形成される。
また、活性領域の位置ずれは、第２露光領域ＩＧ２に重ならない第１露光領域ＩＧ１、つまり第１領域１Ａと、第３領域３Ａの活性領域ＡＲ内において２つのフォトダイオードが形成される領域のうち、第１領域１Ａ側に近い領域との間で生じている。同様に、活性領域の位置ずれは、第１露光領域ＩＧ１に重ならない第２露光領域ＩＧ２、つまり第２領域２Ａと、第３領域３Ａの活性領域ＡＲ内において２つのフォトダイオードが形成される領域のうち、第２領域２Ａ側に近い領域との間で生じている。
ただし、第１領域１Ａと、第３領域３Ａの活性領域ＡＲ内において２つのフォトダイオードが形成される領域のうち、第２領域２Ａ側に近い領域との間では、位置ずれは生じていない。これらの領域のパターンは、第１露光領域ＩＧ１の露光に用いられる第１マスクにより形成されるためである。同様に、第２領域２Ａと、第３領域３Ａの活性領域ＡＲ内において２つのフォトダイオードが形成される領域のうち、第１領域１Ａ側に近い領域との間では、位置ずれは生じていない。これらの領域のパターンは、第２露光領域ＩＧ２の露光に用いられる第２マスクにより形成されるためである。
次に、図７に示すように、転送トランジスタ、リセットトランジスタ、増幅トランジスタおよび選択トランジスタなど、各種ＭＯＳトランジスタを形成する各活性領域上に、ゲート絶縁膜（図示しない）を介してゲート電極ＧＥを形成する。具体的には、半導体基板ＳＢ上に絶縁膜およびポリシリコン膜をＣＶＤ（Chemical Vapor Deposition）法などにより積層した後、フォトリソグラフィ技術を用いたエッチングにより当該ポリシリコン膜および当該絶縁膜をパターニングすることで、当該絶縁膜からなる上記ゲート絶縁膜と、当該ポリシリコン膜からなる上記ゲート電極ＧＥとを形成する。
複数形成されるゲート電極ＧＥおよびその下のゲート絶縁膜は、平面視においてＹ軸方向に延在する矩形のパターンを有しており、所定の活性領域上に形成されている。活性領域ＡＲに隣接して形成される転送トランジスタのゲート電極ＧＥは、活性領域ＡＲからＹ軸方向に突出する半導体領域の直上に形成される。本実施の形態では、各画素フォトダイオードが２つ形成され、それらのフォトダイオードに対応して転送トランジスタも２つ形成されるため、上記突出部および転送トランジスタのゲート電極ＧＥも２つ形成される。活性領域ＡＲの一部を構成する当該２つの突出部は、延在した先で互いに接続されている。なお、１つの画素内の２つの転送トランジスタは、１本のゲート電極ＧＥを共有していてもよい。
また、周辺トランジスタであるリセットトランジスタ、増幅トランジスタおよび選択トランジスタは、１つの画素となる領域内において、受光部である活性領域ＡＲに隣接する他の活性領域上に並んで形成される。このため、当該他の活性領域上に跨ぐように、それらの周辺トランジスタの３本のゲート電極ＧＥが形成される。これらの３本のゲート電極ＧＥは、Ｘ軸方向に延在する当該他の活性領域の直上において、Ｘ軸方向に並んで配置される。
ゲート電極ＧＥを形成する工程において、上記のようにポリシリコン膜および絶縁膜をパターニングする際には、素子分離領域ＥＩを形成して活性領域ＡＲを規定した上記工程と同様に、分割露光処理を行う。よって、第１露光領域ＩＧ１用のマスクにより形成されるゲート電極ＧＥと、第２露光領域ＩＧ２用のマスクにより形成されるゲート電極ＧＥとでは、形成位置にずれが生じる。
次に、図８に示すように、各種のイオン注入工程を行う。これにより、各活性領域ＡＲ中のウェル領域ＷＬの上面内に、Ｎ−型半導体領域Ｎ１、Ｎ２を形成し、また、転送トランジスタのドレイン領域を形成し、また、他の活性領域内に、各周辺トランジスタのソース・ドレイン領域を形成する。Ｎ−型半導体領域Ｎ１、Ｎ２は、半導体基板ＳＢの主面にＮ型の不純物（例えばＰ（リン）またはＡｓ（ヒ素））を打ち込んで導入することで形成する。
上記イオン注入により、第１領域１Ａの活性領域ＡＲには、Ｎ−型半導体領域Ｎ１およびウェル領域ＷＬからなるフォトダイオードＰＤ１と、Ｎ−型半導体領域Ｎ２およびウェル領域ＷＬからなるフォトダイオードＰＤ２とが形成される。また、第２領域２Ａの活性領域ＡＲには、Ｎ−型半導体領域Ｎ１およびウェル領域ＷＬからなるフォトダイオードＰＤ３と、Ｎ−型半導体領域Ｎ２およびウェル領域ＷＬからなるフォトダイオードＰＤ４とが形成される。また、第３領域３Ａの活性領域ＡＲには、Ｎ−型半導体領域Ｎ１およびウェル領域ＷＬからなるフォトダイオードＰＤ３と、Ｎ−型半導体領域Ｎ２およびウェル領域ＷＬからなるフォトダイオードＰＤ２とが形成される。
また、各活性領域ＡＲには、上記イオン注入により、ゲート電極ＧＥおよびゲート電極ＧＥの両側のソース・ドレイン領域により構成される転送トランジスタＴＸ１、ＴＸ２がそれぞれ形成される。また、他の活性領域には、上記イオン注入により、ゲート電極ＧＥおよびゲート電極ＧＥの両側のソース・ドレイン領域により構成されるリセットトランジスタＲＳＴ、増幅トランジスタＡＭＩおよび選択トランジスタＳＥＬがそれぞれ形成される。
これにより、第１領域１Ａには、フォトダイオードＰＤ１、ＰＤ２および周辺トランジスタを含む画素ＰＥ１が形成される。また、第２領域２Ａには、フォトダイオードＰＤ３、ＰＤ４および周辺トランジスタを含む画素ＰＥ２が形成される。また、第３領域３Ａには、フォトダイオードＰＤ３、ＰＤ２および周辺トランジスタを含む画素ＰＥ３が形成される。
画素ＰＥ１において、転送トランジスタＴＸ１は、フォトダイオードＰＤ１に隣接して第１領域１Ａの活性領域ＡＲに形成され、転送トランジスタＴＸ２は、フォトダイオードＰＤ２に隣接して第１領域１Ａの活性領域ＡＲに形成される。画素ＰＥ２において、転送トランジスタＴＸ１は、フォトダイオードＰＤ３に隣接して第２領域２Ａの活性領域ＡＲに形成され、転送トランジスタＴＸ２は、フォトダイオードＰＤ４に隣接して第２領域２Ａの活性領域ＡＲに形成される。画素ＰＥ３において、転送トランジスタＴＸ１は、フォトダイオードＰＤ３に隣接して第３領域３Ａの活性領域ＡＲに形成され、転送トランジスタＴＸ２は、フォトダイオードＰＤ２に隣接して第３領域３Ａの活性領域ＡＲに形成される。
上記の各種半導体領域を形成する工程においては、フォトレジスト膜（図示しない）をマスクとしてイオン注入を行う。このフォトレジスト膜のパターンを形成する際には、上述した素子分離領域ＥＩの形成工程と同様に、分割露光処理を行う。露光処理を別々に行う境界は、活性領域ＡＲの形成工程と同じ位置に規定する。よって、例えば、第１領域１Ａに形成されるＮ−型半導体領域Ｎ１と、第２領域２Ａに形成されるＮ−型半導体領域Ｎ１とでは、境界線ＤＬを境として、形成位置にずれが生じる。また、第３領域３Ａに形成されるＮ−型半導体領域Ｎ１と、第３領域３Ａに形成されるＮ−型半導体領域Ｎ２とでは、境界線ＤＬを境として、形成位置にずれが生じる。
次に、図９に示すように、半導体基板ＳＢ上に層間絶縁膜（図示しない）を形成した後、層間絶縁膜を貫通するコンタクトプラグＣＰを形成する。
その後、配線Ｍ１〜Ｍ３（図４参照）を形成する。具体的には、半導体基板ＳＢ上に１層目の層間絶縁膜を形成した後、当該層間絶縁膜を貫通する複数のコンタクトプラグＣＰを形成する。続いて、１層目の層間絶縁膜上に、コンタクトプラグＣＰと接続された下層の配線Ｍ１を形成する。その後、１層目の層間絶縁膜上に２層目の層間絶縁膜を形成した後、２層目の層間絶縁膜を貫通するビアプラグおよび当該ビアプラグ上の配線Ｍ２を形成し、さらに同様の工程により、配線Ｍ２上に３層目の層間絶縁膜、ビアプラグ、配線Ｍ３および４層目の層間絶縁膜を形成することで、上層の配線を形成する。１層目から４層目の層間絶縁膜からなる積層膜は、層間絶縁膜ＩＦを構成する。
以上により、本実施の形態の半導体装置である固体撮像素子が完成する。なお、図４に示すように、層間絶縁膜ＩＦ上には、カラーフィルタＣＦおよびマイクロレンズＭＬを順次形成することも可能である。
上記の層間絶縁膜ＩＦ、コンタクトプラグＣＰ、ビアプラグ、および配線Ｍ１〜Ｍ３を形成する工程においては、フォトレジスト膜（図示しない）をマスクとして用いたエッチングによるパターニングを行う。このフォトレジスト膜のパターンを形成する際には、素子分離領域ＥＩの形成工程と同様に、分割露光処理を行う。露光処理を分割して行う境界は、図６に示す活性領域ＡＲの形成工程と同じ位置に規定する。
本実施の形態の半導体装置の製造方法では、図２６の比較例を用いて説明した上記の本実施の形態の半導体装置と同様の効果を得ることができる。すなわち、ここでは、互いに第３領域３Ａにおいて一部が重なる第１露光領域ＩＧ１、ＩＧ２のそれぞれに対して分割露光を行って固体撮像素子を形成する場合に、第３領域３Ａの画素ＰＥ３内の２つのフォトダイオードＰＤ２、ＰＤ３を別々のマスクにより形成する。
その際、第１マスクにより形成されるフォトダイオードＰＤ２を、画素ＰＥ３内において、第１マスクにより形成される画素ＰＥ１を含む第１領域１Ａ側に配置するのではなく、第２マスクにより形成される画素ＰＥ２を含む第２領域２Ａ側に配置する。同様に、第２マスクにより形成されるフォトダイオードＰＤ３を、画素ＰＥ３内において、第２マスクにより形成される画素ＰＥ２を含む第２領域２Ａ側に配置するのではなく、第１マスクにより形成される画素ＰＥ１を含む第１領域１Ａ側に配置する。つまり、画素ＰＥ３内において、別々のマスクにより形成されるフォトダイオードＰＤ２、ＰＤ３の配置を交錯させる。
これにより、第１露光領域ＩＧ１と第２露光領域ＩＧ２との境界部における静止画出力の段差を画像上で認識しにくくできる。したがって、固体撮像素子により得られる画像の画質を向上させることができるため、半導体装置の性能を向上させることができる。
また、画素ＰＥ３内の一方のフォトダイオードがマスクの位置ずれなどに起因して機能しなくなる場合でも、当該画素ＰＥ３内で他方のフォトダイオードが機能していれば、その出力は、画素ＰＥ１内のフォトダイオードＰＤ１、ＰＤ２の出力の平均値に近い値となり、画素ＰＥ２内のフォトダイオードＰＤ３、ＰＤ４の出力の平均値に近い値となる。その結果、撮像により得られる画像においては、第１領域１Ａと第３領域３Ａとの間、および、第３領域３Ａと第２領域２Ａとの間のそれぞれに対応する箇所において、分割露光による出力段差が認識しにくくなる。
また、本実施の形態の製造方法では、形成した固体撮像素子の像面位相差式自動合焦動作において、当該境界部近傍での補正量検出の判定処理を単純にすることで、算出時間を低減できる。これにより、自動合焦の速度を高めることができるため、半導体装置の性能を向上させることができる。
（変形例１）
以下に、本実施の形態の変形例１について、図１０を用いて説明する。図１０は、本実施の形態の変形例１である半導体装置を示す平面レイアウトである。
本変形例は、第３領域３Ａに、画素ＰＥ４が配置されており、画素ＰＥ４内では、フォトダイオードＰＤ２、ＰＤ３が交錯せずに配置されている点において、図２を用いて説明したレイアウトと異なっている。つまり、第３領域３Ａでは、Ｙ軸方向において、画素ＰＥ４と、図２と同様の構造を有する画素ＰＥ３とが、交互に配置されている。画素ＰＥ４内において、第１露光領域ＩＧ１用のマスクにより形成されるフォトダイオードＰＤ２は、第１露光領域ＩＧ１用のマスクにより形成される画素ＰＥ１を有する第１領域１Ａ側に配置されている。また、画素ＰＥ４内において、第２露光領域ＩＧ２用のマスクにより形成されるフォトダイオードＰＤ３は、第２露光領域ＩＧ２用のマスクにより形成される画素ＰＥ２を有する第２領域２Ａ側に配置されている。
よって、第３領域３Ａには、Ｙ軸方向において、異なるマスクにより形成されるフォトダイオードＰＤ２、ＰＤ３が交互に並んで複数配置された列が、Ｘ軸方向に２列並んで形成されている。
このような配置構成にすることで、マイクロレンズＭＬの左右非対称性に起因する２つのフォトダイオード間の出力差を、Ｙ軸方向（列方向）に平均化できる。したがって、図１〜図９を用いて説明した効果に加えて、Ｘ軸方向（行方向）における第１露光領域ＩＧ１と第２露光領域ＩＧ２との間の出力段差を認識しにくくする効果を得ることができる。
具体的には、像面位相差式の合焦検出では、固体撮像素子上のマイクロレンズの形状が対称に形成されていないと、画素内の２つのフォトダイオード間に出力差が生じる。しかし、製造上での問題から、マイクロレンズを完全に対称な形状で形成することは非常に困難であるため、非常に小さいがフォトダイオード間において出力差が生じる。
本変形例では、Ｙ軸方向において隣り合う画素ＰＥ３、ＰＥ４との間でフォトダイオードＰＤ２、ＰＤ３の配置を入れ替え、画素ＰＥ３、ＰＥ４との間での出力値情報の平均化を行うことで、上記出力差の発生を防ぐことを可能としている。このため、撮像により得られる画像上での出力段差を低減することができる。
なお、図１１に示すように、第３領域３Ａ内に、Ｙ軸方向において画素ＰＥ３、ＰＥ５を交互に並べ、画素ＰＥ５内にフォトダイオードＰＤ１、ＰＤ４を配置しても、図１０に示す固体撮像素子と同様の効果を得ることができる。つまり、画素ＰＥ５内には、第１領域１Ａに近い方にフォトダイオードＰＤ１が配置され、第２領域２Ａに近い方にフォトダイオードＰＤ４が配置されている。図１１は、本実施の形態の変形例１である半導体装置を示す平面レイアウトである。
画素ＰＥ５内のフォトダイオードＰＤ１は、画素ＰＥ１内のフォトダイオードＰＤ１、ＰＤ２と同様に、第１露光領域ＩＧ１用のマスクにより形成された受光素子であり、フォトダイオードＰＤ４は、画素ＰＥ２内のフォトダイオードＰＤ３、ＰＤ４と同様に、第２露光領域ＩＧ２用のマスクにより形成された受光素子である。
また、図１２に示すように、第３領域３Ａ内に、Ｙ軸方向において画素ＰＥ４、ＰＥ８を交互に並べ、画素ＰＥ８内にフォトダイオードＰＤ４、ＰＤ１を配置しても、図１０および図１１に示す固体撮像素子と同様の効果を得ることができる。画素ＰＥ４は、図１０と同様の構成を有するものである。画素ＰＥ８内には、第１領域１Ａに近い方にフォトダイオードＰＤ４が配置され、第２領域２Ａに近い方にフォトダイオードＰＤ１が配置されている。図１２は、本実施の形態の変形例１である半導体装置を示す平面レイアウトである。
画素ＰＥ８内のフォトダイオードＰＤ１は、画素ＰＥ１内のフォトダイオードＰＤ１、ＰＤ２と同様に、第１露光領域ＩＧ１用のマスクにより形成された受光素子であり、フォトダイオードＰＤ４は、画素ＰＥ２内のフォトダイオードＰＤ３、ＰＤ４と同様に、第２露光領域ＩＧ２用のマスクにより形成された受光素子である。
（変形例２）
以下に、本実施の形態の変形例２について、図１３を用いて説明する。図１３は、本実施の形態の変形例２である半導体装置を示す平面レイアウトである。
本変形例は、第３領域３Ａにおいて、Ｙ軸方向に並ぶ複数の画素ＰＥ３からなる１列に加えて、Ｙ軸方向に並ぶ複数の画素ＰＥ４からなる１列を配置している点において、図２を用いて説明したレイアウトと異なっている。画素ＰＥ４は、図１０と同じ構造を有するものである。複数の画素ＰＥ３からなる１列と、複数の画素ＰＥ４からなる１列とは、Ｘ軸方向において並んで配置されており、画素ＰＥ３の列は第２領域２Ａに近い方に配置され、画素ＰＥ４の列は第１領域１Ａ側に配置されている。
つまり、図１３に示すレイアウトは、図２に示す第３領域３ＡにおいてＹ軸方向に並ぶ１列の画素を、第３領域３Ａ内において線対称にもう１列並べた構成を有している。
本変形例においては、第３領域３Ａにおいて、フォトダイオードの形成位置を左右で入れ替えた構造、つまりフォトダイオードが交錯して配置されている構造を有する画素が、１列のみである場合、第１露光領域ＩＧ１および第２露光領域ＩＧ２の間の画像上での出力段差を徐々に変化させることで、出力段差を認識されにくくすることができる。しかし、当該出力段差を徐々に変化させる領域の幅が小さいため、出力段差が画像において認識されやすくなる虞がある。
そこで、本変形例では、第３領域３Ａに形成する画素の列を２列にして左右の露光領域の出力差をより平均化して低減している。これにより、図１〜図９を用いて説明した効果に加えて、画像上での分割露光の境界部に対応する箇所において、出力段差をさらに認識されにくくする効果を得ることができる。つまり、境界部での出力段差を平均化できる領域を大きくすることができ、左右の出力段差を視覚において認識しにくくできる。
また、このように、画素ＰＥ３と画素ＰＥ４とをＸ軸方向に並べて配置することで、マイクロレンズＭＬに対して２つのフォトダイオードＰＤ２、ＰＤ３の配置を相互に入れ替えた列を形成することを意味する。よって、マイクロレンズＭＬの形状の非対称性に起因する出力差を平均化し、その出力差を画像において認識しにくくすることができる。
なお、図１４に示すように、第３領域３Ａの２列のそれぞれにおいて、Ｙ軸方向に画素ＰＥ３と画素ＰＥ４とを交互に並べて複数配置してもよい。この場合、Ｘ軸方向においては、画素ＰＥ３と画素ＰＥ４とを並べて配置する。図１４は、本実施の形態の変形例２である半導体装置を示す平面レイアウトである。
つまり、図１４に示すレイアウトは、図１０に示す第３領域３ＡにおいてＹ軸方向に並ぶ１列の画素を、第３領域３Ａ内において線対称にもう１列並べた構成を有している。
これにより、第３領域３ＡでＸ軸方向において並ぶ列同士の間、および、第３領域３ＡでＹ軸方向に並ぶ行同士の間で出力差の平均化が可能になるため、図１３に示す固体撮像素子に比べ、画像上での出力段差をさらに認識しにくくすることができる。
また、図１５に示すように、第３領域３Ａに、画素ＰＥ３、ＰＥ４、ＰＥ５およびＰＥ８を配置しても、図１４の固体撮像素子と同様の効果を得ることができる。図１５は、本実施の形態の変形例２である半導体装置を示す平面レイアウトである。
すなわち、ここでは、第３領域３Ａにおいて所定の行では、画素ＰＥ５、ＰＥ８を並べて配置し、当該行とＹ軸方向において隣り合う他の行では、画素ＰＥ３、ＰＥ４を並べる。言い換えれば、Ｙ軸方向において隣り合う画素ＰＥ３同士の間に画素ＰＥ８を配置し、Ｙ軸方向において隣り合う画素ＰＥ４同士の間に画素ＰＥ５を配置する。第３領域３Ａにおいて、第１領域１Ａ側には画素ＰＥ４、ＰＥ５を含む列を配置し、第２領域２Ａ側には画素ＰＥ３、ＰＥ８を含む列を配置している。
（変形例３）
以下に、本実施の形態の変形例３について、図１６を用いて説明する。図１６は、本実施の形態の変形例３である半導体装置を示す平面レイアウトである。
本変形例は、第３領域３Ａにおいて、Ｙ軸方向に並ぶ複数の画素ＰＥ３からなる列を、Ｘ軸方向に３列並べて配置している点で、図２を用いて説明したレイアウトと異なっている。このように、第３領域３Ａの列の数を３列にすることで、第１露光領域ＩＧ１と第２露光領域ＩＧ２の出力差を広い範囲で平均化して低減している。これにより、画像上での分割領域における出力段差をさらに認識されにくくすることができる。
ここでは、第３領域３Ａにおいて画素ＰＥ３を行列状に配置しているが、図１０の画素ＰＥ４を行列状に配置してもよい。つまり、第３領域３Ａに並べる画素内において、第１露光領域ＩＧ１用のマスクにより形成されるフォトダイオードＰＤ２を第１領域１Ａ側に配置し、第２露光領域ＩＧ２用のマスクにより形成されるフォトダイオードＰＤ３を第２領域２Ａ側に配置してもよい。この場合、マイクロレンズＭＬに対して２つのフォトダイオードの位置を相対的に入れ替えた画素が存在するため、マイクロレンズＭＬの形状の非対称性に起因する出力差も平均化することができる。
また、ここでは第３領域３ＡにおいてＸ軸方向に並べる列の数が３列である場合について説明したが、当該列の数は４列以上であってもよい。
なお、図１７に示すように、第３領域３Ａの複数列のそれぞれにおいて、Ｙ軸方向に画素ＰＥ３と画素ＰＥ４とを交互に並べて複数配置してもよい。この場合、第３領域３Ａ内の所定の行では、Ｘ軸方向においては画素ＰＥ３のみが複数並んで配置され、Ｙ軸方向において当該行と隣り合う他の行では、Ｘ軸方向において画素ＰＥ４のみが複数並んで配置される。図１７は、本実施の形態の変形例３である半導体装置を示す平面レイアウトである。
この場合、Ｘ軸方向における第１露光領域ＩＧ１および第２露光領域ＩＧ２間に加えて、Ｙ軸方向での出力差の平均化が可能となる。
また、図１８に示すように、第３領域３Ａの複数列のそれぞれにおいて、Ｙ軸方向に画素ＰＥ３と画素ＰＥ８とを交互に並べて複数配置してもよい。図１８は、本実施の形態の変形例３である半導体装置を示す平面レイアウトである。
この場合、第３領域３Ａ内の所定の行では、Ｘ軸方向においては画素ＰＥ３のみが複数並んで配置され、Ｙ軸方向において当該行と隣り合う他の行では、Ｘ軸方向において画素ＰＥ８のみが複数並んで配置される。画素ＰＥ８は、図１２を用いて説明した画素ＰＥ８と同様の構造を有している。
この場合、Ｘ軸方向における第１露光領域ＩＧ１および第２露光領域ＩＧ２間に加えて、Ｙ軸方向での出力差の平均化が可能となる。さらに、行ごとに形成するフォトダイオードが異なっているため、Ｘ軸方向における第１露光領域ＩＧ１および第２露光領域ＩＧ２間に加えて、Ｙ軸方向での出力差の平均化が可能となる。
（変形例４）
以下に、本実施の形態の変形例４について、図１９を用いて説明する。図１９は、本実施の形態の変形例４である半導体装置を示す平面レイアウトである。
本変形例は、第３領域３Ａの画素ＰＥ６内および画素ＰＥ７内に形成されるフォトダイオードＰＤ５、ＰＤ６のそれぞれの平面視における面積が、第１領域１Ａおよび第２領域２ＡのフォトダイオードＰＤ１〜４よりも大きい点で、図１０を用いて説明したレイアウトと異なっている。
画素ＰＥ６、ＰＥ７は、いずれもフォトダイオードＰＤ５、ＰＤ６を１つずつ有している。画素ＰＥ６内において、フォトダイオードＰＤ５は第２領域２Ａ側に配置され、フォトダイオードＰＤ６は第１領域１Ａ側に配置されている。逆に、画素ＰＥ７内において、フォトダイオードＰＤ５は第１領域１Ａ側に配置され、フォトダイオードＰＤ６は第２領域２Ａ側に配置されている。フォトダイオードＰＤ５は、フォトダイオードＰＤ１、ＰＤ２と同様に、第１露光領域ＩＧ１用のマスクにより形成された受光素子であり、フォトダイオードＰＤ６は、フォトダイオードＰＤ３、ＰＤ４と同様に、第２露光領域ＩＧ２用のマスクにより形成された受光素子である。
つまり、画素ＰＥ６、ＰＥ７のそれぞれの内部において、異なるマスクによりフォトダイオードＰＤ５、ＰＤ６が形成されている点、および、Ｙ軸方向に並ぶ画素ＰＥ６、ＰＥ７のそれぞれにおいて、内部のフォトダイオードの配置が入れ替わっている点で、本変形例は図１０を用いて説明したレイアウトと同じである。
ここでは、境界領域（第３領域３Ａ）の画素ＰＥ６、ＰＥ７においてのみ、フォトダイオードＰＤ５、ＰＤ６の面積を大きめにしている。分割露光による重ね合わせずれなどが生じた場合、１つの画素内のフォトダイオードの面積が片側だけ実質的に減少して形成される虞がある。この場合、第３領域３Ａの一部のフォトダイオードの出力が低下し、画質の低下、および自動合焦の遅延が生じる。これに対し、本変形例では、第３領域３Ａの画素ＰＥ６、ＰＥ７を構成するフォトダイオードＰＤ５、ＰＤ６を大きめにレイアウト設計しているため、当該出力低下の影響を低減することができる。よって、画像上での分割領域における出力段差を認識されにくくすることができる。
フォトダイオードを大きく形成するためには、図３に示す活性領域ＡＲ内において、Ｎ−型半導体領域Ｎ１およびＮ２を形成する面積を増大させればよい。また、フォトダイオードと共に、図３に示す活性領域ＡＲの面積を増大させてもよい。
なお、図２０に示すように、フォトダイオードＰＤ５、ＰＤ６のそれぞれの平面視における面積が、第１領域１Ａおよび第２領域２ＡのフォトダイオードＰＤ１〜４よりも小さくてもよい。図２０は、本実施の形態の変形例４である半導体装置を示す平面レイアウトである。この場合、第１露光領域ＩＧ１および第２露光領域ＩＧ２のそれぞれに用いられるマスクの重ね合わせずれにより、活性領域同士の間、またはフォトダイオード同士の間の距離が小さくなり、活性領域間またはフォトダイオード間においてリークが発生することを防ぐことができる。したがって、当該リークに起因する第３領域３Ａでの出力段差の発生および自動合焦の遅延の発生を防ぐことができる。
また、ここでは、画素ＰＥ６内および画素ＰＥ７内のそれぞれにおいて、フォトダイオードＰＤ５、ＰＤ６の相互間の間隔を大きく確保することができる。また、フォトダイオードＰＤ５、ＰＤ６のそれぞれと、当該フォトダイオードＰＤ５、ＰＤ６を含む活性領域の端部との距離を大きく確保することができる。よって、第１露光領域ＩＧ１および第２露光領域ＩＧ２のそれぞれに用いられるマスクの重ね合わせずれにより、活性領域またはフォトダイオードの形成位置がずれた場合に、フォトダイオードの面積が小さくなることを防ぐことができる。したがって、画像上での分割領域における出力段差が生じることを防ぐことができる。
フォトダイオードを小さく形成するためには、図３に示す活性領域ＡＲ内において、Ｎ−型半導体領域Ｎ１およびＮ２を形成する面積を縮小させればよい。
また、図２１に示すように、第３領域３Ａの各画素内のフォトダイオードＰＤ５、ＰＤ６のうち、フォトダイオードＰＤ５の大きさをフォトダイオードＰＤ１〜ＰＤ４のそれぞれより大きくし、フォトダイオードＰＤ６の大きさをフォトダイオードＰＤ１〜ＰＤ４のそれぞれより小さくしてもよい。図２１は、本実施の形態の変形例４である半導体装置を示す平面レイアウトである。
このように、予め第３領域３Ａの画素ＰＥ６、ＰＥ７のそれぞれの内部に、大きいレイアウトのフォトダイオードＰＤ５と小さいレイアウトのフォトダイオードＰＤ６とを規定しておくことで、第１露光領域ＩＧ１または第２露光領域ＩＧ２のショット端でのフォトダイオードのパターン寸法を製造時に寸法測定モニタする場合に、測定位置特定が容易に行えるという効果がある。
また、ここでは、画素ＰＥ６内および画素ＰＥ７内のそれぞれにおいて、フォトダイオードＰＤ５、ＰＤ６の相互間の間隔を大きく確保することができる。また、フォトダイオードＰＤ６と、当該フォトダイオードＰＤ６を含む活性領域の端部との距離を大きく確保することができる。
よって、第１露光領域ＩＧ１および第２露光領域ＩＧ２のそれぞれに用いられるマスクの重ね合わせずれにより、活性領域、フォトダイオードＰＤ５、ＰＤ６の形成位置がずれた場合に、フォトダイオードＰＤ６の面積が小さくなることを防ぐことができる。また、フォトダイオードＰＤ６を小さく形成することで、フォトダイオードＰＤ５およびＰＤ６間にリークが生じることを防ぐことができる。したがって、画像上での分割領域における出力段差が生じることを防ぐことができる。
また、図２２に示すように、第３領域３Ａに複数の画素ＰＥ３をＹ軸方向に１列に並べて配置し、第１領域１Ａおよび第２領域２Ａの各画素が有する２つのフォトダイオードのうち、一方の面積を小さくしてもよい。図２２は、本実施の形態の変形例４である半導体装置を示す平面レイアウトである。
図２２に示す構成は、第１領域１Ａおよび第２領域２Ａにおいて、一部のフォトダイオードＰＤ１〜ＰＤ４が、その他のフォトダイオードよりも小さい面積を有している点で、図２に示す構成とは異なる。
すなわち、Ｘ軸方向において並ぶ所定の行の画素ＰＥ１内では、フォトダイオードＰＤ１の面積はフォトダイオードＰＤ２の面積よりも小さい。また、当該行とＹ軸方向において隣り合う他の行の画素ＰＥ１内では、フォトダイオードＰＤ２の面積はフォトダイオードＰＤ１の面積よりも小さい。
このように、第１領域１Ａの画素ＰＥ１は、比較的小さい面積のフォトダイオードを有しており、このフォトダイオードの面積は、画素ＰＥ３内のフォトダイオードＰＤ２、ＰＤ３のそれぞれの面積よりも小さい。また、画素ＰＥ１内において、比較的小さい面積を有する上記フォトダイオードと並んで配置された他のフォトダイオードは、画素ＰＥ３内のフォトダイオードＰＤ２、ＰＤ３と同等の面積（以下では、標準的な面積と呼ぶ場合がある）を有している。
第１領域１Ａの所定の列では、Ｙ軸方向において、標準的な面積を有するフォトダイオードＰＤ１と、当該フォトダイオードＰＤ１よりも面積が小さいフォトダイオードＰＤ１とが交互に並んで配置されている。また、第１領域１Ａにおいて当該列と隣り合う他の列では、Ｙ軸方向において、標準的な面積を有するフォトダイオードＰＤ２と、当該フォトダイオードＰＤ２よりも面積が小さいフォトダイオードＰＤ２とが交互に並んで配置されている。
また、第１領域１Ａの所定の行では、Ｘ軸方向において、標準的な面積を有するフォトダイオードＰＤ１と、当該フォトダイオードＰＤ１よりも面積が小さいフォトダイオードＰＤ２とが交互に並んで配置されている。また、第１領域１Ａにおいて当該行と隣り合う他の行では、Ｘ軸方向において、標準的な面積を有するフォトダイオードＰＤ２と、当該フォトダイオードＰＤ２よりも面積が小さいフォトダイオードＰＤ１とが交互に並んで配置されている。
同様に、第２領域２Ａの画素ＰＥ２は、比較的小さい面積のフォトダイオードを有しており、このフォトダイオードの面積は、画素ＰＥ３内のフォトダイオードＰＤ２、ＰＤ３のそれぞれの面積よりも小さい。また、画素ＰＥ２内において、比較的小さい面積を有する上記フォトダイオードと並んで配置された他のフォトダイオードは、画素ＰＥ３内のフォトダイオードＰＤ２、ＰＤ３と同等の面積を有している。
第２領域２Ａの所定の列では、Ｙ軸方向において、標準的な面積を有するフォトダイオードＰＤ３と、当該フォトダイオードＰＤ３よりも面積が小さいフォトダイオードＰＤ３とが交互に並んで配置されている。また、第２領域２Ａにおいて当該列と隣り合う他の列では、Ｙ軸方向において、標準的な面積を有するフォトダイオードＰＤ４と、当該フォトダイオードＰＤ４よりも面積が小さいフォトダイオードＰＤ４とが交互に並んで配置されている。
また、第２領域２Ａの所定の行では、Ｘ軸方向において、標準的な面積を有するフォトダイオードＰＤ３と、当該フォトダイオードＰＤ３よりも面積が小さいフォトダイオードＰＤ４とが交互に並んで配置されている。また、第２領域２Ａにおいて当該行と隣り合う他の行では、Ｘ軸方向において、標準的な面積を有するフォトダイオードＰＤ４と、当該フォトダイオードＰＤ４よりも面積が小さいフォトダイオードＰＤ３とが交互に並んで配置されている。
ここで、画素アレイ部の所定の行において、画素ＰＥ１は面積が小さいフォトダイオードＰＤ１を有し、画素ＰＥ２は面積が小さいフォトダイオードＰＤ３を有しており、当該行に隣り合う他の行では、画素ＰＥ１は面積が小さいフォトダイオードＰＤ２を有し、画素ＰＥ２は面積が小さいフォトダイオードＰＤ４を有している。
このように、図２２に示すレイアウトでは、境界領域（第３領域３Ａ）以外の画素ＰＥ１、ＰＥ２のそれぞれに形成する活性領域またはフォトダイオードの面積に差を設けている。第３領域３Ａでは、分割露光で用いる２つのマスクの重ね合わせ誤差などにより、１つの画素ＰＥ３内のフォトダイオードＰＤ２、ＰＤ３の相互間に出力差が生じることが考えられる。その場合に、図２２に示すように、第３領域３Ａ以外の領域の画素ＰＥ１、ＰＥ２のそれぞれが有する２つのフォトダイオードの相互間に予め寸法差を設けておくことで、画素アレイ部に並ぶ全ての画素ＰＥ１〜ＰＥ３の出力を平均化することができる。
つまり、画素ＰＥ３において２つのフォトダイオードに出力差が生じても、固体撮像素子全体において、当該出力差を目立たなくすることができる。ここでは、各行において並ぶ複数のフォトダイオードの面積の大小が交互に変わっているため、当該固体撮像素子を用いて得られた画像全体を見た場合に、境界領域での出力差が認識しにくくなる。よって、分割露光に起因する画像異常の発生を防ぐことができる。
また、半導体装置の製造装置によっては、各画素に形成される２つのフォトダイオードを同じ面積で形成しようとしても、意図せず一方のフォトダイオードが大きくなる場合がある。そのような特性のある製造装置を用いる場合には、図２２に示すように予め画素ＰＥ１、ＰＤ２のそれぞれの内部のフォトダイオードＰＤ１、ＰＤ３の面積を小さく設計することで、各フォトダイオードの面積にばらつきが生じることを防ぐことができる。よって、分割露光に起因する画像異常の発生を防ぐことができる。このような特性は、例えば半導体装置の製造工程において、主面に段差を有する半導体基板に対してフォトダイオードを形成する場合などに生じ得る。
なお、画素ＰＥ１、ＰＥ２のそれぞれの内部の２つのフォトダイオードの面積に差があるため、図２２に示す固体撮像素子において像面位相差式自動合焦を行う際には、例えばＸ軸方向およびＹ軸方向において隣り合う４つの画素のそれぞれの内部の左側のフォトダイオードの出力の平均値と、当該４つの画素のそれぞれの内部の右側のフォトダイオードの出力の平均値とを比べることで、合焦しているか否かを判断する。
（実施の形態２）
以下に、本実施の形態２の半導体装置について、図２３を用いて説明する。図２３は、本実施の形態である半導体装置を示す平面レイアウトである。
本実施の形態は、第３領域３Ａの画素内において、フォトダイオードＰＤ１〜ＰＤ４よりも面積が大きいフォトダイオードを１つのみ配置しており、他のフォトダイオードを配置していない点で、図２を用いて説明した前記実施の形態の構成と異なっている。
図２３に示すように、第３領域３Ａには、画素ＰＥ９および画素ＰＥ１０が、Ｙ軸方向において交互に並んで複数配置されている。画素ＰＥ９、ＰＥ１０のそれぞれは、フォトダイオードを１つのみ有している。言い換えれば、第３領域３Ａでは、１つのマイクロレンズＭＬと平面視において重なるフォトダイオードは１つのみである。画素ＰＥ９は、フォトダイオードＰＤ１〜ＰＤ４のそれぞれよりも平面視における面積が大きいフォトダイオードＰＤ７を有している。また、画素ＰＥ１０は、フォトダイオードＰＤ１〜ＰＤ４のそれぞれよりも平面視における面積が大きいフォトダイオードＰＤ８を有している。
フォトダイオードＰＤ７、ＰＤ８は互いに同等の面積を有している。フォトダイオードＰＤ７、ＰＤ８のそれぞれの面積は、フォトダイオードＰＤ１の面積とフォトダイオードＰＤ２の面積とを足した大きさに近い。つまり、フォトダイオードＰＤ７、ＰＤ８のそれぞれの面積は、フォトダイオードＰＤ３の面積とフォトダイオードＰＤ４の面積とを足した大きさに近い。
フォトダイオードＰＤ７は、フォトダイオードＰＤ１、ＰＤ２と同様に、第１露光領域ＩＧ１用のマスクにより形成される受光素子である。フォトダイオードＰＤ８は、フォトダイオードＰＤ３、ＰＤ４と同様に、第２露光領域ＩＧ２用のマスクにより形成される受光素子である。つまり、第３領域３Ａでは、Ｙ軸方向において、異なるマスクにより形成されたフォトダイオードＰＤ７、ＰＤ８が交互に配置されている。
ここでは、固体撮像素子において像面位相差式自動合焦を行うため、画素アレイ部の殆どの画素に２つのフォトダイオードを形成しているが、第３領域３Ａでは、各画素に１つしかフォトダイオードを形成していない。よって、第３領域３Ａの画素ＰＥ９、ＰＥ１０では、像面位相差式自動合焦を行わない。
第３領域３Ａの画素に２つのフォトダイオードを形成する場合に、分割露光において使用する２つのマスクの重ね合わせ誤差などに起因して、当該２つのフォトダイオード間に出力差が生じ、撮像により得られる画像に異常が生じる虞がある。これに対し、本実施の形態では、第３領域３Ａの画素ＰＥ９、ＰＥ１０のそれぞれに形成するフォトダイオードの数を１つだけとしているため、分割露光に起因して第３領域３Ａの画素に出力差が生じることを防ぐことができる。
本実施の形態では、画素ＰＥ９の活性領域およびフォトダイオードなどを第１露光領域ＩＧ１用のマスクのみで形成するため、画素ＰＥ９内において活性領域の一部にずれが生じることなどにより、フォトダイオード面積が変動することがない。同様に、画素ＰＥ１０の活性領域およびフォトダイオードなどを第２露光領域ＩＧ２用のマスクのみで形成するため、画素ＰＥ１０内においてフォトダイオード面積が変動することがない。よって、固体撮像素子により得られる静止画において、分割領域に対応する箇所に段差が生じることを効果的に防ぐことができる。
（変形例）
なお、図２４および図２５に示すように、第３領域３Ａにおいて、画素ＰＥ９と画素ＰＥ１０との間に、２つのフォトダイオードを有する画素を設けてもよい。図２４および図２５は、本実施の形態の変形例である半導体装置の平面レイアウトである。
図２４では、第３領域３Ａにおいて、画素ＰＥ９と画素ＰＥ１０との間に、フォトダイオードＰＤ３、ＰＤ２を有する画素ＰＥ３を配置した構造を示している。つまり、第３領域３Ａでは、Ｙ軸方向において順に画素ＰＥ３、ＰＥ９、ＰＥ３、ＰＥ１０およびＰＥ３が配置されている。画素ＰＥ３の構成は、図２を用いて説明した画素ＰＥ３と同様である。
図２５では、第３領域３Ａにおいて、画素ＰＥ９と画素ＰＥ１０との間に、フォトダイオードＰＤ１、ＰＤ４を有する画素ＰＥ５を配置した構造を示している。つまり、第３領域３Ａでは、Ｙ軸方向において順に画素ＰＥ９、ＰＥ５、ＰＥ１０、ＰＥ５およびＰＥ９が配置されている。画素ＰＥ５の構成は、図１１を用いて説明した画素ＰＥ５と同様である。
図２４および図２５に示す本変形例では、露光領域が重なる第３領域３Ａに、フォトダイオードを１つのみ有する画素を配置することで、画素の出力段差を低減することができ、さらに、フォトダイオードを２つ有する画素も配置することで、第３領域３Ａの一部において合焦検出を行うことができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
１Ａ 第１領域
２Ａ 第２領域
３Ａ 第３領域
ＩＧ１ 第１露光領域
ＩＧ２ 第２露光領域
ＰＤ１〜ＰＤ８ フォトダイオード
ＰＥ１〜ＰＥ１０ 画素

Claims (15)

  1. 主面に沿う第１方向に順に並ぶ第１領域、第２領域、並びに、前記第１領域および前記第２領域の間の第３領域を有する半導体基板と、
    前記第１領域において、前記第１方向および前記第１方向に対して直交する第２方向に行列状に複数並んで配置された第１画素と、
    前記第２領域において、前記第１方向および前記第２方向に行列状に複数並んで配置された第２画素と、
    前記第３領域に形成された第３画素と、
    前記半導体基板の主面においてそれぞれ複数形成された第１フォトダイオード、第２フォトダイオード、第３フォトダイオードおよび第４フォトダイオードと、
    を有する固体撮像素子を含む半導体装置であって、
    前記第１画素内には、前記第１フォトダイオードおよび前記第２フォトダイオードが前記第１方向に順に並んで配置され、
    前記第２画素内には、前記第３フォトダイオードおよび前記第４フォトダイオードが前記第１方向に順に並んで配置され、
    前記第１方向において前記複数の第１画素および前記複数の第２画素と並んで配置された前記第３画素内には、前記第２フォトダイオードおよび前記第３フォトダイオードが配置され、
    前記第３フォトダイオードおよび前記第４フォトダイオードは、前記第１フォトダイオードおよび前記第２フォトダイオードに対し、平面視において１方向にずれた位置に配置され、
    前記第３画素のそれぞれにおいて、前記第２フォトダイオードは、前記第３フォトダイオードよりも前記第２領域に近い位置に配置されている、半導体装置。
  2. 請求項１記載の半導体装置において、
    前記第３領域において、前記第３画素と前記第２方向に並ぶ第４画素をさらに有し、
    前記第１方向において前記複数の第１画素および前記複数の第２画素と並んで配置された前記第４画素内には、前記第２フォトダイオードおよび前記第３フォトダイオードが配置され、
    前記第４画素内において、前記第３フォトダイオードは、前記第２フォトダイオードよりも前記第２領域に近い位置に配置されている、半導体装置。
  3. 請求項１記載の半導体装置において、
    前記第３領域において、前記第３画素と前記第２方向に並ぶ第５画素をさらに有し、
    前記第１方向において前記複数の第１画素および前記複数の第２画素と並んで配置された前記第５画素内には、前記第１フォトダイオードおよび前記第４フォトダイオードが配置され、
    前記第５画素内において、前記第４フォトダイオードは、前記第１フォトダイオードよりも前記第２領域に近い位置に配置されている、半導体装置。
  4. 請求項１記載の半導体装置において、
    前記第３領域において、前記第３画素と前記第１方向に並ぶ第６画素をさらに有し、
    前記第６画素内には、前記第２フォトダイオードおよび前記第３フォトダイオードが配置され、
    前記第６画素内において、前記第３フォトダイオードは、前記第２フォトダイオードよりも前記第２領域に近い位置に配置されている、半導体装置。
  5. 請求項４記載の半導体装置において、
    前記第３領域において、前記第３画素と前記第２方向に並ぶ第４画素と、前記第６画素と前記第２方向に並ぶ第７画素とをさらに有し、
    前記第４画素内および前記第７画素内のそれぞれには、前記第２フォトダイオードおよび前記第３フォトダイオードが配置され、
    前記第４画素内において、前記第３フォトダイオードは、前記第２フォトダイオードよりも前記第２領域に近い位置に配置され、
    前記第７画素内において、前記第２フォトダイオードは、前記第３フォトダイオードよりも前記第２領域に近い位置に配置されている、半導体装置。
  6. 請求項４記載の半導体装置において、
    前記第３領域において、前記第３画素と前記第２方向に並ぶ第８画素と、前記第６画素と前記第２方向に並ぶ第５画素とをさらに有し、
    前記第５画素内および前記第８画素内のそれぞれには、前記第１フォトダイオードおよび前記第４フォトダイオードが配置され、
    前記第５画素内において、前記第４フォトダイオードは、前記第１フォトダイオードよりも前記第２領域に近い位置に配置され、
    前記第８画素内において、前記第１フォトダイオードは、前記第４フォトダイオードよりも前記第２領域に近い位置に配置されている、半導体装置。
  7. 請求項１記載の半導体装置において、
    前記第３領域において、前記第３画素は、前記第１方向および前記第２方向に行列状に複数配置されている、半導体装置。
  8. 請求項２記載の半導体装置において、
    前記第３領域において、前記第３画素および前記第４画素のそれぞれは、前記第１方向に並んで複数配置されている、半導体装置。
  9. 請求項１記載の半導体装置において、
    前記第３領域において、前記第３画素と前記第２方向に並ぶ第９画素をさらに有し、
    前記第３領域において、前記第３画素および前記第９画素のそれぞれは、前記第１方向に並んで複数配置され、
    前記第９画素内には、前記第１フォトダイオードおよび前記第４フォトダイオードが配置され、
    前記第９画素内において、前記第１フォトダイオードは、前記第４フォトダイオードよりも前記第２領域に近い位置に配置されている、半導体装置。
  10. 請求項１記載の半導体装置において、
    前記第３領域の前記第２フォトダイオードおよび前記第３フォトダイオードは、前記第１領域および前記第２領域の前記第２フォトダイオードおよび前記第３フォトダイオードよりも平面視における面積が大きい、半導体装置。
  11. 請求項１記載の半導体装置において、
    前記第３領域の前記第２フォトダイオードおよび前記第３フォトダイオードは、前記第１領域および前記第２領域の前記第２フォトダイオードおよび前記第３フォトダイオードよりも平面視における面積が小さい、半導体装置。
  12. 請求項１記載の半導体装置において、
    前記第３領域の前記第２フォトダイオードは、前記第１領域の前記第２フォトダイオードよりも平面視における面積が大きく、
    前記第３領域の前記第３フォトダイオードは、前記第２領域の前記第３フォトダイオードよりも平面視における面積が小さい、半導体装置。
  13. 主面に沿う第１方向に順に並ぶ第１領域、第３領域および第２領域を有する半導体基板と、
    前記第１領域において、前記第１方向に対して直交する第２方向に並んで配置された第１画素および第４画素と、
    前記第２領域において、前記第２方向に並んで配置された第２画素および第５画素と、
    前記第３領域において、前記第２方向に並んで配置された第３画素および第６画素と、
    前記半導体基板の主面に形成された第１フォトダイオード、第２フォトダイオード、第３フォトダイオード、第４フォトダイオード、第５フォトダイオード、第６フォトダイオード、第７フォトダイオード、第８フォトダイオード、第９フォトダイオード、第１０フォトダイオード、第１１フォトダイオード、および第１２フォトダイオードと、
    を有する固体撮像素子を含む半導体装置であって、
    前記第１方向において、前記第１画素、前記第２画素および前記第３画素は、互いに並んで配置され、
    前記第１方向において、前記第４画素、前記第５画素および前記第６画素は、互いに並んで配置され、
    前記第１画素内には、前記第１フォトダイオードおよび前記第２フォトダイオードが前記第１方向に順に並んで配置され、
    前記第２画素内には、前記第３フォトダイオードおよび前記第４フォトダイオードが前記第１方向に順に並んで配置され、
    前記第３画素内には、前記第５フォトダイオードおよび前記第６フォトダイオードが配置され、
    前記第４画素内には、前記第７フォトダイオードおよび前記第８フォトダイオードが前記第１方向に順に並んで配置され、
    前記第５画素内には、前記第９フォトダイオードおよび前記第１０フォトダイオードが前記第１方向に順に並んで配置され、
    前記第６画素内には、前記第１１フォトダイオードおよび前記第１２フォトダイオードが配置され、
    前記第３フォトダイオード、前記第４フォトダイオード、前記第５フォトダイオード、前記第９フォトダイオード、前記第１０フォトダイオードおよび前記第１１フォトダイオードは、前記第１フォトダイオード、前記第２フォトダイオード、前記第６フォトダイオード、前記第７フォトダイオード、前記第８フォトダイオードおよび前記第１２フォトダイオードに対し、平面視において１方向にずれた位置に配置され、
    前記第３画素内において、前記第６フォトダイオードは、前記第５フォトダイオードよりも前記第２領域に近い位置に配置され、
    前記第６画素内において、前記第１２フォトダイオードは、前記第１１フォトダイオードよりも前記第２領域に近い位置に配置され、
    前記第１フォトダイオードは、前記第２フォトダイオードおよび前記第６フォトダイオードよりも平面視における面積が小さく、
    前記第３フォトダイオードは、前記第４フォトダイオードおよび前記第５フォトダイオードよりも平面視における面積が小さく、
    前記第８フォトダイオードは、前記第７フォトダイオードおよび前記第１２フォトダイオードよりも平面視における面積が小さく、
    前記第１０フォトダイオードは、前記第９フォトダイオードおよび前記第１１フォトダイオードよりも平面視における面積が小さい、半導体装置。
  14. 主面に沿う第１方向に順に並ぶ第１領域、第３領域および第２領域を有する半導体基板と、
    前記第１領域において、前記第１方向に対して直交する第２方向に並んで配置された第１画素および第４画素と、
    前記第２領域において、前記第２方向に並んで配置された第２画素および第５画素と、
    前記第３領域において、前記第２方向に並んで配置された第３画素および第６画素と、
    前記半導体基板の主面に形成された複数の第１フォトダイオード、複数の第２フォトダイオード、第３フォトダイオードおよび第４フォトダイオードと、
    を有する固体撮像素子を含む半導体装置であって、
    前記第１方向において、前記第１画素、前記第２画素および一部の前記第３画素は、互いに並んで配置され、
    前記第１方向において、前記第４画素、前記第５画素および一部の前記第６画素は、互いに並んで配置され、
    前記第１画素内および前記第４画素内のそれぞれには、２つの前記第１フォトダイオードが前記第１方向に順に並んで配置され、
    前記第２画素内および前記第５画素内のそれぞれには、２つの前記第２フォトダイオードが前記第１方向に順に並んで配置され、
    前記第３画素内には、前記第３フォトダイオードが配置され、
    前記第６画素内には、前記第４フォトダイオードが配置され、
    前記複数の第２フォトダイオードおよび前記第４フォトダイオードは、前記複数の第１フォトダイオードおよび前記第３フォトダイオードに対し、平面視において１方向にずれた位置に配置され、
    前記第３フォトダイオードおよび前記第４フォトダイオードのそれぞれは、前記第１フォトダイオードおよび前記第２フォトダイオードよりも平面視における面積が大きい、半導体装置。
  15. 請求項１４記載の半導体装置において、
    前記第３領域では、前記第２方向において、前記第３画素および前記第６画素と並んで第７画素が配置されており、
    前記第７画素内には、前記第１フォトダイオードおよび前記第２フォトダイオードが配置されており、
    前記第７画素内において、前記第１フォトダイオードは、前記第２フォトダイオードよりも前記第２領域に近い位置に配置されている、半導体装置。
JP2015067714A 2015-03-27 2015-03-27 半導体装置 Active JP6420195B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2015067714A JP6420195B2 (ja) 2015-03-27 2015-03-27 半導体装置
KR1020160031226A KR20160115727A (ko) 2015-03-27 2016-03-16 반도체 장치
TW105108358A TW201705463A (zh) 2015-03-27 2016-03-18 半導體裝置
US15/077,011 US9761625B2 (en) 2015-03-27 2016-03-22 Image sensor having overlapping exposure regions and pixels with misaligned photodiodes
CN201610178582.1A CN106024815B (zh) 2015-03-27 2016-03-25 半导体器件
US15/671,649 US9893109B2 (en) 2015-03-27 2017-08-08 Method for manufacturing a solid state image sensor with pixels having photodiodes patterned through overlapping divided exposure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015067714A JP6420195B2 (ja) 2015-03-27 2015-03-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2016187028A true JP2016187028A (ja) 2016-10-27
JP6420195B2 JP6420195B2 (ja) 2018-11-07

Family

ID=56976511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015067714A Active JP6420195B2 (ja) 2015-03-27 2015-03-27 半導体装置

Country Status (5)

Country Link
US (2) US9761625B2 (ja)
JP (1) JP6420195B2 (ja)
KR (1) KR20160115727A (ja)
CN (1) CN106024815B (ja)
TW (1) TW201705463A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020140999A (ja) * 2019-02-27 2020-09-03 キヤノン株式会社 光電変換装置及びその製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6408372B2 (ja) * 2014-03-31 2018-10-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びその駆動制御方法、並びに、電子機器
US9743015B2 (en) * 2015-05-22 2017-08-22 Samsung Electronics Co., Ltd. Image capturing apparatus and method of controlling the same
JP2017054966A (ja) * 2015-09-10 2017-03-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US10043905B2 (en) * 2015-09-11 2018-08-07 Toshiba Memory Corporation Semiconductor device
JP6661506B2 (ja) * 2016-09-23 2020-03-11 サムスン エレクトロニクス カンパニー リミテッド 固体撮像装置
US10110840B2 (en) 2016-10-25 2018-10-23 Semiconductor Components Industries, Llc Image sensor pixels with overflow capabilities
TWI631694B (zh) * 2017-06-26 2018-08-01 錼創科技股份有限公司 顯示面板
US10079261B1 (en) * 2017-08-17 2018-09-18 Omnivision Technologies, Inc. Raised electrode to reduce dark current
US10714517B2 (en) * 2018-01-23 2020-07-14 Samsung Electronics Co., Ltd. Image sensor
US11658193B2 (en) 2018-01-23 2023-05-23 Samsung Electronics Co., Ltd. Image sensor
US10573543B2 (en) * 2018-04-30 2020-02-25 Cree, Inc. Apparatus and methods for mass transfer of electronic die
CN109167941B (zh) * 2018-11-09 2021-02-09 德淮半导体有限公司 图像传感器及其制造方法
US20210407764A1 (en) * 2020-06-29 2021-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Detection using semiconductor detector
US11317039B1 (en) * 2021-01-06 2022-04-26 Visera Technologies Company Limited Image-sensing device
KR20220139740A (ko) 2021-04-08 2022-10-17 삼성전자주식회사 오토 포커스 픽셀을 포함하는 이미지 센서

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06324474A (ja) * 1993-05-10 1994-11-25 Nikon Corp フオトマスク及び露光方法
JP2013061440A (ja) * 2011-09-13 2013-04-04 Canon Inc 撮像装置および撮像装置の制御方法
JP2013182943A (ja) * 2012-02-29 2013-09-12 Canon Inc 固体撮像装置の製造方法
US20150084159A1 (en) * 2013-09-24 2015-03-26 Renesas Electronics Corporation Semiconductor Device and Manufacturing Method Thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4075019B2 (ja) 1996-01-10 2008-04-16 株式会社ニコン 固体撮像装置
JP2003005346A (ja) 2001-06-21 2003-01-08 Toshiba Corp マスク製造方法及びマスク製造装置
JP2006311307A (ja) * 2005-04-28 2006-11-09 Hamamatsu Photonics Kk 固体撮像装置
JP4979283B2 (ja) 2006-06-29 2012-07-18 株式会社日立製作所 半導体装置の製造方法および半導体装置
JP5214904B2 (ja) * 2007-04-12 2013-06-19 ルネサスエレクトロニクス株式会社 固体撮像素子の製造方法
JP2014102292A (ja) 2012-11-16 2014-06-05 Canon Inc フォトマスク、分割露光方法、および半導体デバイスの製造方法
US9711553B2 (en) * 2014-04-28 2017-07-18 Samsung Electronics Co., Ltd. Image sensor including a pixel having photoelectric conversion elements and image processing device having the image sensor
JP6246076B2 (ja) * 2014-06-05 2017-12-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP2016192467A (ja) * 2015-03-31 2016-11-10 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06324474A (ja) * 1993-05-10 1994-11-25 Nikon Corp フオトマスク及び露光方法
JP2013061440A (ja) * 2011-09-13 2013-04-04 Canon Inc 撮像装置および撮像装置の制御方法
US20140176683A1 (en) * 2011-09-13 2014-06-26 Canon Kabushiki Kaisha Imaging apparatus and method for controlling same
JP2013182943A (ja) * 2012-02-29 2013-09-12 Canon Inc 固体撮像装置の製造方法
US20150084159A1 (en) * 2013-09-24 2015-03-26 Renesas Electronics Corporation Semiconductor Device and Manufacturing Method Thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020140999A (ja) * 2019-02-27 2020-09-03 キヤノン株式会社 光電変換装置及びその製造方法
JP7336206B2 (ja) 2019-02-27 2023-08-31 キヤノン株式会社 光電変換装置の製造方法

Also Published As

Publication number Publication date
US20160284759A1 (en) 2016-09-29
TW201705463A (zh) 2017-02-01
JP6420195B2 (ja) 2018-11-07
US9893109B2 (en) 2018-02-13
CN106024815B (zh) 2021-08-17
KR20160115727A (ko) 2016-10-06
US9761625B2 (en) 2017-09-12
CN106024815A (zh) 2016-10-12
US20170338269A1 (en) 2017-11-23

Similar Documents

Publication Publication Date Title
JP6420195B2 (ja) 半導体装置
JP6246076B2 (ja) 半導体装置の製造方法および半導体装置
JP5814626B2 (ja) 光電変換装置及び光電変換装置の製造方法
JP6362478B2 (ja) 半導体装置の製造方法および半導体装置
JP5950514B2 (ja) 光電変換装置の製造方法
JP5214904B2 (ja) 固体撮像素子の製造方法
US10121816B2 (en) Imaging device and method of manufacturing imaging device
US9281340B2 (en) Manufacturing method for photoelectric conversion apparatus and photoelectric conversion apparatus
JP2017085065A (ja) 半導体装置およびその製造方法
JP6254048B2 (ja) 半導体装置
JP2017045873A (ja) 半導体装置の製造方法および半導体装置
JP2016192467A (ja) 半導体装置
JP2017054966A (ja) 半導体装置の製造方法および半導体装置
US20130049156A1 (en) Solid-state imaging apparatus
JP2013182943A (ja) 固体撮像装置の製造方法
JP5855695B2 (ja) 固体撮像素子の製造方法及び固体撮像素子
JP6420450B2 (ja) 半導体装置
JP7097773B2 (ja) 固体撮像装置、基板および撮像システム
JP5768073B2 (ja) 固体撮像素子の製造方法及び固体撮像素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180925

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181011

R150 Certificate of patent or registration of utility model

Ref document number: 6420195

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150