CN100517651C - Cmos图像传感器的像素单元的形成方法 - Google Patents
Cmos图像传感器的像素单元的形成方法 Download PDFInfo
- Publication number
- CN100517651C CN100517651C CN200610147318.8A CN200610147318A CN100517651C CN 100517651 C CN100517651 C CN 100517651C CN 200610147318 A CN200610147318 A CN 200610147318A CN 100517651 C CN100517651 C CN 100517651C
- Authority
- CN
- China
- Prior art keywords
- ion
- semiconductor substrate
- image sensor
- cmos image
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 150000002500 ions Chemical class 0.000 claims abstract description 90
- 239000004065 semiconductor Substances 0.000 claims abstract description 85
- 239000000758 substrate Substances 0.000 claims abstract description 80
- 238000002347 injection Methods 0.000 claims abstract description 30
- 239000007924 injection Substances 0.000 claims abstract description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 15
- 229920005591 polysilicon Polymers 0.000 claims abstract description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 31
- 230000004888 barrier function Effects 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- 239000002019 doping agent Substances 0.000 claims description 21
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 5
- -1 phosphonium ion Chemical class 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 239000007792 gaseous phase Substances 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 abstract description 26
- 238000001020 plasma etching Methods 0.000 abstract description 8
- 125000006850 spacer group Chemical group 0.000 abstract 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
Abstract
一种CMOS图像传感器像素单元的形成方法，包括：提供半导体衬底，所述半导体衬底分为第I区域和第II区域；在第I区域的半导体衬底表面形成绝缘层；在第I区域进行深离子注入形成深掺杂阱；在第I区域进行浅离子注入形成浅掺杂区；在第II区域形成MOS晶体管；所述浅离子注入与MOS晶体管的低掺杂源/漏离子注入同时进行，减少了一块掩模版，降低了工艺步骤和工艺成本。同时，本发明还通过在光电二极管区域的半导体衬底表面形成绝缘层来防止等离子体刻蚀形成多晶硅栅和侧墙工艺中对光电二极管区域的半导体衬底表面的损伤，使得浅离子注入的浓度峰值处在绝缘层中，以防止峰值处浓度太高和深掺杂阱形成突变结，产生漏电流。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种CMOS图像传感器像素单元的形成方法。
背景技术
目前电荷耦合器件(charge coupled device，CCD)是主要的实用化固态图图像传感器件，具有读取噪声低、动态范围大、响应灵敏度高等优点，但是CCD同时具有难以与主流的互补金属氧化物半导体(Complementary-Metal-Oxide-Semiconductor，CMOS)技术相兼容的缺点，即以CCD为基础的图像传感器难以实现单芯片一体化。而CMOS图像传感器(CMOS Image sensor，CIS)由于采用了相同的CMOS技术，可以将像素阵列与外围电路集成在同一芯片上，与CCD相比，CIS具有体积小、重量轻、功耗低、编程方便、易于控制以及平均成本低的优点。
暗电流(Dark Current)是CIS工艺面临的难题之一。对于半导体器件来说，只要其温度不是绝对零度，器件内部的电子-空穴对就将处于产生、迁移和湮灭的动态平衡中，温度越高，电子-空穴对产生和迁移的速率就越快，暗电流就越大。通常认为，暗电流是在没有入射光时光电二极管所释放的电流量，理想的图像传感器其暗电流应该是零，但是，实际状况是每个像素中的光电二极管同时又充当电容，当电容慢慢释放电荷时，即使没有入射光，暗电流的电压也会与低亮度入射光的输出电压相当。因此，在这些时候显示器上“图像”还是能被观察到，这主要由于电容所积累的电荷释放造成的。因此，如何优化光电二极管的制作工艺以减少CIS的暗电流成为本领域技术人员面临的首要问题。
暗电流的形成原因主要有两个，一是由于光电二极管区域的表面可动电荷形成的电流；另一个是由于在形成MOS晶体管的多晶硅栅和侧墙工艺中进行等离子体刻蚀对光电二极管区域的表面造成损伤，此损伤影响了半导体表面的晶体结构，继而影响了光电二极管区域表面电子-空穴对产生和迁移的速率，从而增加了CIS的暗电流。
申请号为200610030016的中国专利申请通过在半导体衬底形成一层氧化层来防止等离子体刻蚀对半导体衬底表面的损伤，参照图1所示，在半导体衬底21的第I区域即光电二极管区域增加一层氧化层27以减少等离子体刻蚀对半导体衬底21表面的损伤，同时利用氧化层27与半导体衬底21之间的良好界面达到消除部分半导体衬底界面电荷目的，但是该发明在光电二极管区域增加一层氧化层27时候需要增加一块掩模版，增加了工艺成本。
专利号为6514785的美国专利通过把光电二极管的表面进行定扎达到减小暗电流的目的，参照图2为现有技术形成CMOS图像传感器像素单元结构示意图，工艺步骤为：比如半导体衬底为p型硅，把半导体衬底11分为两个区域，第I区域为光电二极管区域，第II区域为MOS晶体管区域；在半导体衬底11的第II区域形成栅介质层14；然后在栅介质层14上形成多晶硅栅13；在半导体衬底11的第II区域内多晶硅栅13的两侧形成低掺杂源/漏延伸区18；在半导体衬底11的第II区域内多晶硅栅13的两侧形成源/漏区15；在半导体衬底11的第I区域中形成光电二极管的n型的深掺杂阱16，光电二极管的n型的深掺杂阱16和半导体衬底11构成PN结，形成光电二极管；在半导体衬底11的第I区域中进行离子注入形成p型的浅掺杂区17，p型的浅掺杂区17与光电二极管的n型深掺杂阱16形成PN结，形成第二二极管，在半导体衬底11表面形成PIN，达到定扎半导体衬底11表面可动电荷的目的，以减小暗电流，同样，形成第二二极管需要增加一块掩模版，增加了工艺成本。
上述两个专利分别针对等离子体刻蚀对半导体衬底21表面造成的损伤和半导体衬底11表面可动电荷公开了解决方案，各自均增加了一块掩模版，把两个技术方案综合，既可以达到减小等离子体刻蚀对半导体衬底21表面造成的损伤，又可以达到定扎半导体衬底11表面可动电荷的目的，但是需要增加两块掩模板，增加了工艺步骤和工艺成本。
发明内容
本发明解决的问题是在现有技术形成CMOS图像传感器工艺中，在像素单元的第I区域即光电二极管区域形成两个二极管，工艺包括深离子注入形成的深掺杂阱和进行浅离子注入形成浅掺杂区，深掺杂阱与半导体衬底构成光电二极管，浅掺杂区与深掺杂阱构成第二二极管，然后在浅掺杂区上形成绝缘层，在形成浅掺杂区工艺中增加了一块掩模版，增加了工艺步骤和工艺成本。
为解决上述问题，本发明提供一种CMOS图像传感器像素单元的形成方法，包括：提供半导体衬底，所述半导体衬底分为第I区域和第II区域；在第I区域的半导体衬底表面形成绝缘层，在第II区域的半导体衬底表面形成栅介质层；在第II区域的半导体衬底表面形成多晶硅栅；在第I区域进行深离子注入形成深掺杂阱；同时在第I区域进行浅离子注入和在第II区域进行低掺杂源/漏离子注入；在第II区域的半导体衬底中形成源/漏区。
所述半导体衬底为p型。
所述深离子注入为n型离子，例如磷离子
所述深离子注入的能量范围为100至400KeV，剂量范围为1.0E+12至1.0E+13cm-2。
所述浅离子注入的浓度峰值处在绝缘层中。
所述浅离子注入的离子为硼离子。
所述浅离子注入与低掺杂源/漏离子注入的能量范围为5至15KeV，剂量范围为2.0E12至1.2E+13cm-2。
所述绝缘层厚度范围为10至100nm。
所述绝缘层为氧化硅、氮氧化硅或者它们的组合构成。
所述绝缘层通过氧化或者化学气相沉积方法制备。
与现有技术相比，本发明具有以下优点：本发明在形成CMOS图像传感器的像素单元工艺中，在形成光电二极管的浅掺杂区与形成MOS晶体管的源/漏延伸区的源/漏延伸区离子注入为同时进行，减少了一块掩模版，降低了工艺步骤和工艺成本。同时，本发明还通过在CMOS图像传感器的像素单元的光电二极管上形成绝缘层来防止形成MOS晶体管的多晶硅栅和侧墙工艺中的等离子体刻蚀造成的光电二极管区域的损伤，通过调整光电二极管区域上的绝缘层厚度，使得浅离子注入的浓度峰值处在绝缘层中，以防止峰值处浓度太高和深掺杂阱形成突变结，产生漏电流。
附图说明
图1是现有技术的CMOS图像传感器的结构示意图。
图2是现有技术的另一种CMOS图像传感器的结构示意图。
图3A至3M是本发明形成CMOS图像传感器的结构示意图。
图4是本发明的浅离子注入随深度分布示意图。
具体实施方式
本发明的实质是在形成CMOS图像传感器像素单元的光电二极管区域的表面形成浅掺杂区的浅离子注入工艺与形成MOS晶体管的低掺杂源/漏离子注入同时进行，使用同一块掩模版，降低了工艺步骤和工艺成本。在本发明的实施例中采用p型硅作为半导体衬底，通过深离子注入形成n型的深掺杂阱，n型的深掺杂阱和p型硅形成光电二极管，然后进行浅离子注入形成p型的浅掺杂区，所述浅离子注入与MOS晶体管的低掺杂源/漏离子注入同时进行，在此不应过多限制本发明的保护范围，比如所述半导体衬底还可以为n型，通过深离子注入形成p型深掺杂阱，然后形成n型的浅掺杂区。
参照图3A，首先提供半导体衬底31，所述半导体衬底分为第I区域和第II区域。所述第I区域为光电二极管区域，而所述第II区域为MOS晶体管区域。所述MOS晶体管区域可能包括几个MOS晶体管，本发明仅以一个NMOS加以示意，所述MOS晶体管的源/漏区与光电二极管区域的深掺杂阱相邻，即光电二极管的负极与MOS晶体管的源区或者漏区相电连接。
参照图3B，在半导体衬底31上形成浅沟槽32。所述形成浅沟槽32技术为本领域技术人员公知技术，作为本发明的一个优化实施方式，首先在半导体衬底31上生长第一氧化层，厚度为100
在第一氧化层上形成氮化硅层，厚度为350
采用通过现有光刻技术采用光刻胶定义出有源区；蚀刻氮化硅层和第一氧化层；蚀刻半导体衬底31至5000
形成凹槽；去除光刻胶；在半导体衬底31上形成第二氧化硅层，所述第二氧化硅层厚度为100
采用高密度等离子体化学气相沉积氧化硅填充凹槽，高密度等离子体氧化硅厚度为5500然后进行快速退火以加强高密度等离子体氧化硅与半导体衬底31之间的结合力，快速退火的温度为1000℃，时间为20s；采用化学机械抛光设备进行平坦化处理，完成浅沟槽32的制作。最后在半导体衬底31上形成第三氧化层51，所述第三氧化层51用于在随后形成的n阱或者p阱工艺中保护半导体衬底31的表面，形成第三氧化层51的工艺为本技术领域人员公知技术，作为本发明的一个实施方式，通过热氧化方法在半导体衬底31上形成第三氧化层51，所述第三氧化层51的厚度为100
参照图3C，在半导体衬底31的第II区域形成p阱33，作为本发明的一个实施方式，通过p阱掩模，在半导体衬底31中注入B离子形成p阱33，注入能量范围为400至800KeV，注入剂量为1.0E+13至6.0E+13cm-2，相应地，注入深度范围为300至500nm，比较优化的注入能量为600KeV，注入剂量为2.0E+13cm-2。
进行p阱离子注入后进行快速退火以便注入的离子进行均匀扩散，作为本发明的一个实施方式，快速退火的温度为1050℃，时间为30s。
参照图3D所示，在半导体衬底31的第II区域即在p阱33中进行离子注入46b以调整其上形成的NMOS晶体管的阈值电压，具体的工艺步骤为：首先在半导体衬底31上的第三氧化层51上形成光刻胶34，采用现有的光刻技术定义出NMOS晶体管的栅极所在区域，然后向MOS晶体管的栅极所在区域进行离子注入46b，作为本发明的一个实施方式，离子注入46b为注入B+，注入的能量范围为20至80KeV，注入的剂量范围为1.0E+13cm-2至5.0E+13cm-2，比较优化的注入能量为40KeV，比较优化的注入的剂量为3.0E+13cm-2。
参照图3E，首先去除半导体衬底31表面的第三氧化层51，然后在半导体衬底31的第I区域和第II区域上形成第一介质层，采用现有的光刻和蚀刻工艺去除半导体衬底31的第II区域的第一介质层，保留第I区域第一介质层35a，所述第一介质层35a为氧化硅、氮化硅或者它们的组合构成，作为本发明的一个实施方式，采用氧化硅作为第一介质层35a，所述第一介质层35a比较优化实施方式为通过热氧化形成，形成的第一介质层35a的厚度为180
参照图3F，在半导体衬底31上第I区域和第II区域形成第二介质层36a和36b，所述第二介质层36a和36b为氧化硅、氮化硅或者它们的组合构成，作为本发明的一个实施方式，采用氧化硅作为第二介质层36a和36b，所述第二介质层36a和36b比较优化实施方式为通过热氧化形成，形成的第二介质层36a和36b的厚度为50
参照图3G，在第I区域的第二介质层36a和36b上形成第三介质层37a和37b，所述第三介质层37a和36b为CMOS图像传感器像素单元的外围电路所必需，比如作为外围电路的栅介质层。形成的第三介质层37a和37b的厚度为30
所述第I区域的第三介质层37a和第二介质层36a和第一介质层35a共同组成绝缘层38，所述绝缘层38与半导体衬底31之间的良好界面可以去除半导体衬底31表面的部分可动电荷，防止造成CMOS成像传感器的暗电流，所述绝缘层38的厚度范围为10至100nm，作为本发明的一个优化实施方式，绝缘层38的厚度为250第II区域的第三介质层37b和36b共同作为MOS晶体管区域的栅介质层39。
参照图3H，在半导体衬底31的第I区域和第II区域形成多晶硅层，然后采用现有的光刻和蚀刻技术去除第I区域的多晶硅层，在第II区域形成多晶硅栅40b，所述多晶硅栅40b的厚度范围为700至1500
接着，参照图3I，在半导体衬底31的第I区域进行光电二极管的n型的深掺杂阱41的深离子注入47，所述深离子注入47与随后进行源/漏区离子注入49的离子类型相同，具体工艺步骤为：采用光刻胶52保护半导体衬底31的第II区域，然后进行深离子注入47，之后，在光电二极管区域形成光电二极管的深掺杂阱41，所述深离子注入47注入的离子为P离子，所述深离子注入47的能量范围为100至400KeV，剂量范围为1.0E+12至1.0E+13cm-2。所述光电二极管深掺杂阱41和半导体衬底31(p型)之间构成PN结，形成光电二极管。
然后，参照图3J，以多晶硅栅40b为掩模，向半导体衬底31中进行低掺杂源/漏离子注入48即同时对光电二极管区域进行浅离子注入；低掺杂源/漏离子注入48之后，在半导体衬底31的第II区域晶体管区域形成p型低掺杂源/漏延伸区43，同时在光电二极管区域形成p型的浅掺杂区42，所述浅掺杂区和深掺杂阱的导电类型不同，所述浅掺杂区42与光电二极管深掺杂阱41组成了一个PN结，构成第二二极管，在半导体衬底31表面形成PIN，用于定扎半导体衬底31表面的可动电荷，防止CMOS图像传感器产生暗电流。所述浅离子注入即低掺杂源/漏离子注入48的能量范围为5至15KeV，剂量范围为2.0E+12至1.2E+13cm-2。
作为本发明的一个实施方式，进行浅离子注入即低掺杂源/漏离子注入48的能量为10KeV，剂量为6.0E+12cm-2，相应注入深度为400由于绝缘层38的厚度为250浅离子注入的浓度峰值小于250
即绝缘层38的厚度大于等于浅离子注入浓度峰值，因此浅离子注入的浓度峰值处在绝缘层38中，避免了注入的离子浓度峰值与深掺杂阱41之间形成突变结，产生漏电流。
在本发明中，浅离子注入与低掺杂源/漏离子注入48同时进行，共用一块掩模版，减少了工艺步骤，节约了工艺成本。
然后，参照图3K，在半导体衬底31上多晶硅栅40b两侧形成侧墙44，所述形成侧墙44的目的为防止后续工艺形成的晶体管的源/漏极之间的穿透(lateral diffusion)。本发明给出一个比较优化的实施方式，包括，在半导体衬底上沉积第四氧化层，然后沉积第二氮化硅层，然后再形成第五氧化层，所述第四氧化层、第二氮化硅层和第五氧化层组成了ONO层，然后采用现有的蚀刻技术依次蚀刻第五氧化硅层、第二氮化硅层和第四氧化硅层形成侧墙44。
参照图3L，在半导体衬底31上多晶硅栅40b的两侧进行源/漏区离子注入49，所述源/漏区离子注入49的离子与深离子注入47的离子类型相同，采用现有光刻技术，在绝缘层38上形成光刻胶53，然后再定义出第II区域，向半导体衬底31中进行源/漏区离子注入49，形成晶体管的源/漏区45，所述源/漏区离子注入49的离子为n型离子，所述n型离子包括P离子，所述源/漏区离子注入49b的能量范围为5到30KeV，剂量范围为4.0E+14到4.0E+15cm-2。
作为本发明的一个实施方式，进行源/漏区离子注入49的能量为20KeV，剂量为1.0E+15cm-2，源/漏区离子注入49之后，在半导体衬底31中形成源/漏区45。
参照图3M，去除第I区域的光刻胶53，所述去除光刻胶53方法为本领域技术人员公知技术。
按照常规程序，随后要进行金属化、形成接触孔、形成电极等步骤，由此提供了本发明的CMOS图像传感器像素单元。
参照图4给出浅离子注入浓度随着在绝缘层38和深掺杂阱41中注入的深度分布，可以看出，所述浅离子注入浓度分布呈高斯分布，浅离子注入浓度首先随着注入深度增大而增大，然后随着注入深度减小而减小，因此形成浅离子注入浓度峰值Rp，本发明通过根据浅离子注入即低掺杂源/漏离子注入48的能量调整绝缘层38的厚度，浅离子注入浓度峰值处在绝缘层38中，在形成低掺杂源/漏延伸区43的同时在半导体衬底31的表面进行浅离子注入形成浅掺杂区42，在半导体衬底31的第I区域的表面形成绝缘层38和由浅掺杂区42构成的PIN，在工艺中仅增加了一块掩模版，达到既能防止等离子体蚀刻造成半导体衬底表面损伤又能达到定扎半导体衬底31表面可动电荷的目的，降低了CIS的暗电流。
基于以上工艺实施后最终形成的CMOS图像传感器像素单元如图3M所示，所示半导体衬底31分为第I区域和第II区域，在半导体衬底的第II区域形成有MOS晶体管，形成MOS晶体管包括低掺杂源/漏延伸区43和源/漏区45；第I区域形成有深掺杂阱41和浅掺杂区42，所述浅掺杂区42与低掺杂源/漏延伸区43深离子注入同时形成。
虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (12)
1.一种CMOS图像传感器像素单元的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底分为第I区域和第II区域；
在第I区域的半导体衬底表面形成绝缘层，在第II区域的半导体衬底表面形成栅介质层；
在第II区域的半导体衬底表面形成多晶硅栅；
在第I区域进行深离子注入形成深掺杂阱；
同时在第I区域进行浅离子注入和在第II区域进行低掺杂源/漏离子注入；
在第II区域的半导体衬底中形成源/漏区；
所述深离子注入与所述形成源/漏区的离子类型相同，所述深离子注入与所述浅离子注入和低掺杂源/漏离子注入的离子类型不同。
2.根据权利要求1所述的CMOS图像传感器像素单元的形成方法，其特征在于：所述浅离子注入与低掺杂源/漏离子注入采用相同掩模版。
3.根据权利要求1所述的CMOS图像传感器像素单元的形成方法，其特征在于：所述浅离子注入的浓度峰值处在绝缘层中。
4.根据权利要求1至3任一项所述的CMOS图像传感器像素单元的形成方法，其特征在于：所述半导体衬底为p型。
5.根据权利要求4所述的CMOS图像传感器像素单元的形成方法，其特征在于：所述深离子注入为n型离子。
6.根据权利要求5所述的CMOS图像传感器像素单元的形成方法，其特征在于：所述n型离子为磷离子。
7.根据权利要求6所述的CMOS图像传感器像素单元的形成方法，其特征在于：所述深离子注入的能量范围为100至400KeV，剂量范围为1.0E+12至1.0E+13cm-2。
8.根据权利要求4所述的CMOS图像传感器像素单元的形成方法，其特征在于：所述浅离子注入的离子为硼离子。
9.根据权利要求8所述的CMOS图像传感器像素单元的形成方法，其特征在于：所述浅离子注入与低掺杂源/漏离子注入的能量范围为5至15KeV，剂量范围为2.0E+12至1.2E+13cm-2。
10.根据权利要求9所述的CMOS图像传感器像素单元的形成方法，其特征在于：所述绝缘层厚度范围为10至100nm。
11.根据权利要求10所述的CMOS图像传感器像素单元的形成方法，其特征在于：所述绝缘层为氧化硅、氮氧化硅或者它们的组合构成。
12.根据权利要求11所述的CMOS图像传感器像素单元的形成方法，其特征在于：所述绝缘层通过氧化或者化学气相沉积方法制备。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200610147318.8A CN100517651C (zh) | 2006-12-15 | 2006-12-15 | Cmos图像传感器的像素单元的形成方法 |
| US11/871,121 US7989252B2 (en) | 2006-12-15 | 2007-10-11 | Method for fabricating pixel cell of CMOS image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200610147318.8A CN100517651C (zh) | 2006-12-15 | 2006-12-15 | Cmos图像传感器的像素单元的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101202246A CN101202246A (zh) | 2008-06-18 |
| CN100517651C true CN100517651C (zh) | 2009-07-22 |
Family
ID=39517314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200610147318.8A Active CN100517651C (zh) | 2006-12-15 | 2006-12-15 | Cmos图像传感器的像素单元的形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7989252B2 (zh) |
| CN (1) | CN100517651C (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101625996B (zh) * | 2008-07-08 | 2011-03-23 | 中芯国际集成电路制造(上海)有限公司 | 用以减少暗电流的ono侧墙刻蚀工艺 |
| JP5767465B2 (ja) * | 2010-12-15 | 2015-08-19 | キヤノン株式会社 | 固体撮像装置およびその製造方法ならびにカメラ |
| CN102544031B (zh) * | 2010-12-28 | 2016-03-30 | 英属开曼群岛商恒景科技股份有限公司 | 图像传感器的空穴型超深光二极管及其工艺方法 |
| US9685479B2 (en) | 2015-03-31 | 2017-06-20 | Semiconductor Components Industries, Llc | Method of forming a shallow pinned photodiode |
| CN105280663B (zh) * | 2015-10-19 | 2018-08-24 | 上海华力微电子有限公司 | 一种cis器件的制造方法 |
| CN105702574B (zh) * | 2016-01-29 | 2019-05-17 | 中国电子科技集团公司第四十四研究所 | 片上集成器件栅介质制作方法 |
| CN105870004A (zh) * | 2016-04-07 | 2016-08-17 | 上海华力微电子有限公司 | 消除cmos图像传感器浅沟槽隔离诱导暗电流的方法 |
| CN107546236B (zh) * | 2016-06-29 | 2020-06-09 | 中芯国际集成电路制造(上海)有限公司 | 一种cmos图像传感器及其制备方法和电子装置 |
| US11830739B2 (en) * | 2020-10-07 | 2023-11-28 | Applied Materials, Inc. | Techniques to increase CMOS image sensor well depth by cyrogenic ion channeling of ultra high energy ions |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6215864A (ja) * | 1985-07-15 | 1987-01-24 | Hitachi Ltd | 太陽電池の製造方法 |
| DE4306565C2 (de) * | 1993-03-03 | 1995-09-28 | Telefunken Microelectron | Verfahren zur Herstellung eines blauempfindlichen Photodetektors |
| US6023081A (en) * | 1997-11-14 | 2000-02-08 | Motorola, Inc. | Semiconductor image sensor |
| US6329233B1 (en) * | 2000-06-23 | 2001-12-11 | United Microelectronics Corp. | Method of manufacturing photodiode CMOS image sensor |
| JP2002314063A (ja) * | 2001-02-06 | 2002-10-25 | Mitsubishi Electric Corp | Ｃｍｏｓイメージセンサ及びその製造方法 |
| US6607951B2 (en) * | 2001-06-26 | 2003-08-19 | United Microelectronics Corp. | Method for fabricating a CMOS image sensor |
| US7271430B2 (en) * | 2004-06-04 | 2007-09-18 | Samsung Electronics Co., Ltd. | Image sensors for reducing dark current and methods of fabricating the same |
| FR2888404A1 (fr) * | 2005-07-05 | 2007-01-12 | St Microelectronics Sa | Procede de fabrication d'un circuit integre comprenant une photodiode et circuit integre correspondant |
| KR100653716B1 (ko) * | 2005-07-19 | 2006-12-05 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
| KR100703987B1 (ko) * | 2006-05-17 | 2007-04-09 | 삼성전자주식회사 | 이미지 센서의 제조 방법 및 그에 의해 제조된 이미지 센서 |
-
2006
- 2006-12-15 CN CN200610147318.8A patent/CN100517651C/zh active Active
-
2007
- 2007-10-11 US US11/871,121 patent/US7989252B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20080145963A1 (en) | 2008-06-19 |
| CN101202246A (zh) | 2008-06-18 |
| US7989252B2 (en) | 2011-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100517651C (zh) | Cmos图像传感器的像素单元的形成方法 | |
| JP4972360B2 (ja) | 光子感知エレメント及びこれを用いたデバイス | |
| CN106997887B (zh) | 固体摄像器件、固体摄像器件的制造方法以及电子设备 | |
| KR100714484B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| CN102856333B (zh) | 固体摄像装置、其制造方法以及电子设备 | |
| KR101093926B1 (ko) | 고체 촬상 장치의 제조 방법 | |
| KR100690884B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| KR20080019231A (ko) | 안티-블루밍 절연을 가진 컬러 픽셀 및 형성 방법 | |
| KR100869743B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| CN101286519A (zh) | 图像传感器及其形成方法 | |
| CN101789437B (zh) | Cmos图像传感器的像素结构及其制造方法 | |
| CN101399223B (zh) | Cmos图像传感器及其形成方法 | |
| JP2013042178A (ja) | イメージセンサ及びその製造方法 | |
| CN111584532B (zh) | 转移管的垂直栅及cmos传感器的形成方法 | |
| US20080157145A1 (en) | Method of fabricating image sensor | |
| CN100561711C (zh) | Cmos图像传感器的形成方法 | |
| CN101471357A (zh) | 图像传感器及其制造方法 | |
| CN101304035B (zh) | 图像传感器及其形成方法 | |
| CN112599548B (zh) | 图像传感器及其制造方法 | |
| KR20070029369A (ko) | 암전류 발생을 억제할 수 있는 이미지센서 제조 방법 | |
| CN114078889A (zh) | 全局快门cmos图像传感器及其制造方法 | |
| CN110400815A (zh) | 图像传感器及其形成方法 | |
| CN105321974A (zh) | 通过f离子注入降低cmos图像传感器暗电流的方法 | |
| TWI766468B (zh) | 成像系統中像素單元之通道接點 | |
| TWI834935B (zh) | 鈍化全前側深溝槽隔離結構的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111111 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |