CN100561711C - Cmos图像传感器的形成方法 - Google Patents
Cmos图像传感器的形成方法 Download PDFInfo
- Publication number
- CN100561711C CN100561711C CNB2007100404236A CN200710040423A CN100561711C CN 100561711 C CN100561711 C CN 100561711C CN B2007100404236 A CNB2007100404236 A CN B2007100404236A CN 200710040423 A CN200710040423 A CN 200710040423A CN 100561711 C CN100561711 C CN 100561711C
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- insulating barrier
- photodiode area
- peripheral circuit
- circuit region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
一种CMOS图像传感器的形成方法，包括：提供具有第一导电类型的半导体衬底，所述半导体衬底分为光电二极管区域和外围电路区域，本发明在形成MOS晶体管的多晶硅栅的侧墙工艺步骤之后在光电二极管区域的表面形成第二绝缘层进行保护，防止了随后的离子注入工艺中的光刻胶层沾污以及在表面形成金属离子。本发明在没有增加掩模版即工艺复杂度和工艺成本条件下，采用用来形成多晶硅栅侧墙第一绝缘层中的一层或者两层作为光电二极管区域的第二绝缘层对光电二极管表面进行保护，减小了暗电流的产生。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种CMOS图像传感器的形成方法。
背景技术
目前电荷耦合器件(charge coupled device，CCD)是主要的实用化固态图图像传感器件，具有读取噪声低、动态范围大、响应灵敏度高等优点，但是CCD同时具有难以与主流的互补金属氧化物半导体(Complementary-Metal-Oxide-Semiconductor，CMOS)技术相兼容的缺点，即以CCD为基础的图像传感器难以实现单芯片一体化。而CMOS图像传感器(CMOS Image sensor，CIS)由于采用了相同的CMOS技术，可以将像素单元阵列与外围电路集成在同一芯片上，与CCD相比，CIS具有体积小、重量轻、功耗低、编程方便、易于控制以及平均成本低的优点。
暗电流(Dark Current)是CIS工艺面临的难题之一。对于半导体器件来说，只要其温度不是绝对零度，器件内部的电子-空穴对就将处于产生、迁移和湮灭的动态平衡中，温度越高，电子-空穴对产生和迁移的速率就越快，暗电流就越大。通常认为，暗电流是在没有入射光时光电二极管所释放的电流量，理想的图像传感器其暗电流应该是零，但是，实际状况是每个像素中的光电二极管同时又充当电容，当电容慢慢释放电荷时，即使没有入射光，暗电流的电压也会与低亮度入射光的输出电压相当。因此，在这些时候显示器上“图像”还是能被观察到，这主要由于电容所积累的电荷释放造成的。因此，如何优化光电二极管的制作工艺以减少CIS的暗电流成为本领域技术人员面临的首要问题。
暗电流的形成原因主要有两个，一是由于光电二极管区域的表面可动电荷形成的电流；另一个是由于在刻蚀、光刻工艺中涂敷光刻胶层对光电二极管区域的表面造成损伤或者沾污，此损伤或者沾污影响了光电二极管区域表面电子-空穴对产生和迁移的速率，从而增加了CIS的暗电流。
专利号为6514785的美国专利通过把光电二极管的表面进行定扎达到减小暗电流的目的，工艺步骤为：在半导体衬底的光电二极管区域的深掺杂阱中形成与深掺杂阱导电类型相反的浅掺杂阱，浅掺杂阱与深掺杂阱形成PN结，形成第二二极管，在半导体衬底11表面形成PIN，达到定扎半导体衬底表面可动电荷的目的，以减小暗电流。
上述专利针对半导体衬底表面可动电荷公开了解决方案，增加了一块掩模版，增加了工艺步骤和工艺成本。同时在形成外围电路区域的MOS晶体管的侧墙之后，光电二极管区域表面裸露，在随后的离子注入工艺中，需要涂敷光刻胶层，对光电二极管区域表面造成沾污，同时离子注入工艺也会对光电二极管区域表面造成金属沾污。
下面参照附图加以说明，参照附图1A，提供具有第一导电类型的半导体衬底101，假设第一导电类型为p型。所述半导体衬底101中形成有用于有源区之间隔离的隔离槽110。半导体衬底101分为第I区域和第II区域，所述第I区域为光电二极管区域，第II区域为外围电路区域。在第I区域形成有具有第二导电类型的深掺杂阱104，假设第二导电类型为n型。第II区域为由MOS晶体管组成的外围电路区域，在第II区域的NMOS管区域半导体衬底中形成有P阱102、依次位于半导体衬底101表面的栅介质层(未示出)、多晶硅栅107a和107d和覆盖于多晶硅栅107a和107d上的钝化层(未示出)，以及位于半导体衬底101中的多晶硅栅107a和107d两侧的浅掺杂源/漏扩散区105b；在第II区域的PMOS管区域半导体衬底中形成有N阱103、依次位于半导体衬底101表面的栅介质层(未示出)、多晶硅栅107b、107c和覆盖于多晶硅栅107b、107c上的钝化层(未示出)，以及位于半导体衬底101中的多晶硅栅107b和107c两侧的浅掺杂源/漏扩散区105a。
参照附图1B，在整个半导体衬底101表面形成第一绝缘层108，所述第一绝缘层108为多层，作为一个实施方式，第一绝缘层108为第一氧化硅层108a、氮化硅层108b和第二氧化硅层108c共同构成的ONO层。
参照附图1C，在第II区域形成MOS晶体管的多晶硅栅107a、107b、107c和107d的两侧形成侧墙109。形成侧墙109之后，去除第一绝缘层108中的第一氧化硅层108a，第I区域即光电二极管区域的表面被裸露没有保护层。
参照附图1D，在第II区域的半导体衬底101中分别形成PMOS晶体管的源/漏极112a、112b和112c、形成NMOS晶体管的源/漏极114a、114b和114c以及在第I区域的半导体衬底表面形成浅掺杂阱108a。在形成源/漏极以及形成浅掺杂阱均通过离子注入形成，由于离子注入工艺中，需要首先在第I区域形成光刻胶层，然后进行离子注入，光刻胶层以及在离子注入工艺中会在第I区域的半导体衬底表面产生沾污和形成金属离子109，从而会增大暗电流的产生。
发明内容
本发明解决的问题是但是现有技术中形成侧墙之后，光电二极管表面裸露没有保护层，容易受到形成离子注入工艺中的光刻胶层沾污以及在表面形成金属离子，会增大暗电流的产生。
为解决上述问题，本发明一种CMOS图像传感器的形成方法，包括：提供具有第一导电类型的半导体衬底，所述半导体衬底分为光电二极管区域和外围电路区域，所述光电二极管区域半导体衬底中形成有具有第二导电类型的深掺杂阱，所述第一导电类型与第二导电类型相反，所述外围电路区域形成有MOS晶体管的多晶硅栅；在半导体衬底表面形成第一绝缘层；在外围电路区域采用第一绝缘层形成MOS晶体管的多晶硅栅的侧墙；去除光电二极管区域的表面残留的第一绝缘层，在光电二极管区域的表面形成第二绝缘层；在外围电路区域形成MOS晶体管的低掺杂源/漏扩散区和源/漏极；在光电二极管区域第二绝缘层之下的半导体衬底中形成具有第一导电类型的浅掺杂阱。
所述第一、第二绝缘层为氧化硅、氮化硅、氮氧化硅中的一种或其组合构成。
第二绝缘层厚度范围为50至200nm。
形成深掺杂阱的深离子注入的能量范围为100至400KeV，剂量范围为1.0E+12至1.0E+13cm-2。
形成浅掺杂阱的浅离子注入的能量范围为5至15KeV，剂量范围为2.0E+12至1.2E+13cm-2。
本发明还提供一种CMOS图像传感器的形成方法，包括：提供具有第一导电类型的半导体衬底，所述半导体衬底分为光电二极管区域和外围电路区域，所述光电二极管区域半导体衬底中形成有具有第二导电类型的深掺杂阱，所述第一导电类型与第二导电类型相反，所述外围电路区域形成有MOS晶体管的多晶硅栅；在半导体衬底表面形成第一绝缘层；在外围电路区域采用第一绝缘层形成MOS晶体管的多晶硅栅的侧墙；保留光电二极管区域的表面残留的第一绝缘层，在外围电路区域形成MOS晶体管的低掺杂源/漏扩散区和源/漏极；在光电二极管区域第二绝缘层之下的半导体衬底中形成具有第一导电类型的浅掺杂阱。
所述第一、第二绝缘层为氧化硅、氮化硅、氮氧化硅中的一种或其组合构成。
形成深掺杂阱的深离子注入的能量范围为100至400KeV，剂量范围为1.0E+12至1.0E+13cm-2。
形成浅掺杂阱的浅离子注入的能量范围为5至15KeV，剂量范围为2.0E+12至1.2E+13cm-2。
与现有技术相比，本发明具有以下优点：本发明通过在外围电路区域形成MOS晶体管的多晶硅栅的侧墙工艺步骤之后在光电二极管区域的表面形成第二绝缘层进行保护，防止了随后的离子注入工艺中的光刻胶层沾污以及在表面形成金属离子，减小了暗电流的产生。
本发明在没有增加掩模版即工艺复杂度和工艺成本条件下，采用用来形成多晶硅栅侧墙第一绝缘层中的至少一层作为光电二极管区域的第二绝缘层对光电二极管表面进行保护，减小了暗电流的产生。
附图说明
图1A至1D是现有技术的形成CMOS图像传感器的结构示意图；
图2A至2H是本发明的一个实施例的形成CMOS图像传感器的结构示意图。
具体实施方式
本发明充分利用形成外围电路区域多晶硅栅侧墙的第一绝缘层中的至少一层对光电二极管表面进行保护，减小了暗电流的产生，同时没有增加增加掩模版。本发明还在形成外围电路区域的MOS晶体管的侧墙之后，去除光电二极管区域表面残留的第一绝缘层，然后在光电二极管区域形成第二绝缘层以保护光电二极管区域的表面，在此不应过多限制本发明的保护范围。本实施例中的半导体衬底为p型的硅衬底，还可以为n型硅衬底、为p或者n型的III-V族化合物半导体衬底、或者绝缘体上硅作为衬底，在此不应过多限制本发明的保护范围。
本发明一种CMOS图像传感器的形成方法，包括：提供具有第一导电类型的半导体衬底，所述半导体衬底分为光电二极管区域和外围电路区域，所述光电二极管区域半导体衬底中形成有具有第二导电类型的深掺杂阱，所述第一导电类型与第二导电类型相反，所述外围电路区域形成有MOS晶体管的多晶硅栅；在半导体衬底表面形成第一绝缘层；在外围电路区域采用第一绝缘层形成MOS晶体管的多晶硅栅的侧墙；保留光电二极管区域的表面残留的第一绝缘层，在外围电路区域形成MOS晶体管的低掺杂源/漏扩散区和源/漏极；在光电二极管区域第二绝缘层之下的半导体衬底中形成具有第一导电类型的浅掺杂阱。
首先，参照附图2A，提供具有第一导电类型的半导体衬底201，假设第一导电类型为p型。所述半导体衬底201中形成有用于有源区之间隔离的隔离槽210。半导体衬底201分为第I区域和第II区域，所述第I区域为光电二极管区域，第II区域为由MOS晶体管组成的外围电路区域。在第I区域形成有具有第二导电类型的深掺杂阱204，所述第二导电类型与第一导电类型相反，即第二导电类型为n型。在第II区域的NMOS管区域半导体衬底中形成有P阱202、依次位于半导体衬底201表面的栅介质层(未示出)、多晶硅栅207a和207d和覆盖于多晶硅栅207a和207d上的钝化层(未示出)，以及位于半导体衬底201中的多晶硅栅207a和207d两侧的浅掺杂源/漏扩散区205b；在第II区域的PMOS管区域半导体衬底中还形成有N阱203、依次位于半导体衬底201表面的栅介质层(未示出)、多晶硅栅207b、207c和覆盖于多晶硅栅207b、207c上的钝化层(未示出)、以及位于半导体衬底201中的多晶硅栅207b和207c两侧的浅掺杂源/漏扩散区205a。
形成所述深掺杂阱204的深离子注入的能量范围为100至400KeV，剂量范围为1.0E+12至1.0E+13cm-2。
参照附图2B，在整个半导体衬底201表面形成第一绝缘层208，所述第一绝缘层208可以为一层或者多层。作为本实施例的一个实施方式，第一绝缘层208为由第一氧化硅层208a、氮化硅层208b和第二氧化硅层208c共同构成的ONO层。
参照附图2C，在第II区域形成MOS晶体管的多晶硅栅107a、107b、107c和107d的两侧形成侧墙209。形成侧墙209之后，在半导体衬底201的表面具有残留的第一绝缘层208，本实施例中，残留的第一绝缘层208为第一氧化硅层208a，在本实施例中的残留的第一绝缘层208被保留，形成保护层以防止后续工艺中对光电二极管区域表面的破坏。
参照附图2D，在第I区域的半导体衬底201表面和第II区域的NMOS晶体管区域表面形成第一光刻胶层211，去除第II区域的PMOS晶体管区域的第一氧化硅层208a。去除PMOS晶体管区域的第一氧化硅层208a的工艺为采用稀释的氢氟酸溶液湿法刻蚀。
参照附图2E，在第II区域的PMOS晶体管区域半导体衬底201中进行源/漏离子注入形成源/漏极212a、212b和212c。最后去除第一光刻胶层211。
参照附图2F，在第I区域的半导体衬底201表面和第II区域的PMOS晶体管区域表面形成第二光刻胶层213，去除第II区域的NMOS晶体管区域的第一氧化硅层208a。去除NMOS晶体管区域的第一氧化硅层208a的工艺为采用稀释的氢氟酸溶液湿法刻蚀。
参照附图2G，在第II区域的NMOS晶体管区域半导体衬底201中进行源/漏离子注入形成源/漏极214a、214b和214c。由于第II区域的多晶硅栅为207a的MOS晶体管的源/漏极与深掺杂阱204相连，无需进行源/漏极注入。最后去除第二光刻胶层213。
参照附图2H，在第I区域即光电二极管区域的残留的第一绝缘层208即本实施例中的第一氧化硅层208a之下的半导体衬底201中的深掺杂阱204中形成浅掺杂阱215。
形成所述浅掺杂阱204的浅离子注入的能量范围为5至15KeV，剂量范围为2.0E+12至1.2E+13cm-2。
按照常规程序，随后要进行金属化、形成层间介质层、接触孔和形成电极等步骤，所述工艺为本技术领域人员公知技术，在此不加赘述，由此提供了本发明的CMOS图像传感器单元。
本实施例在没有增加掩模版即工艺复杂度和工艺成本条件下，采用用来形成外围电路区域的侧墙的第一绝缘层中的一层或者多层作为光电二极管区域的第二绝缘层对光电二极管表面进行保护，减小了暗电流的产生。
本实施例的第I区域的位于光电二极管区域的第二绝缘层还可以为氧化硅以外的介质，具体工艺为：在形成外围电路区域的MOS晶体管的侧墙之后，去除残留在光电二极管区域的残留的第一绝缘层208，然后在光电二极管区域形成第二绝缘层以保护光电二极管区域的表面，所述第二绝缘层厚度范围为50至200nm。在此工艺下，需要增加一块掩模版，但是依然可以达到本发明的技术效果，即在光电二极管区域的表面形成第二绝缘层进行保护，防止了随后的离子注入工艺中的光刻胶层沾污以及在表面形成金属离子，减小了暗电流的产生。
虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (3)
1.一种CMOS图像传感器的形成方法，其特征在于，包括：
提供具有第一导电类型的半导体衬底，所述半导体衬底分为光电二极管区域和外围电路区域，所述光电二极管区域半导体衬底中形成有具有第二导电类型的深掺杂阱，所述第一导电类型与第二导电类型相反，所述外围电路区域形成有MOS晶体管的多晶硅栅；
在半导体衬底表面形成第一绝缘层，所述第一绝缘层为第一氧化硅层、氮化硅层、第二氧化硅层组合构成；
在外围电路区域采用第一绝缘层形成MOS晶体管的多晶硅栅的侧墙，同时保留半导体衬底表面上所述第一绝缘层的所述第一氧化硅层；
保留光电二极管区域的表面残留的所述第一氧化硅层，去除外围电路区域的表面的所述第一氧化硅层，在外围电路区域形成MOS晶体管的低掺杂源/漏扩散区和源/漏极；
在光电二极管区域表面残留的所述第一氧化硅层之下的半导体衬底中形成具有第一导电类型的浅掺杂阱。
2.根据权利要求1所述的CMOS图像传感器的形成方法，其特征在于：形成深掺杂阱的深离子注入的能量范围为100至400KeV，剂量范围为1.0E+12至1.0E+13cm-2。
3.根据权利要求1所述的CMOS图像传感器的形成方法，其特征在于：形成浅掺杂阱的浅离子注入的能量范围为5至15KeV，剂量范围为2.0E+12至1.2E+13cm-2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007100404236A CN100561711C (zh) | 2007-05-08 | 2007-05-08 | Cmos图像传感器的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007100404236A CN100561711C (zh) | 2007-05-08 | 2007-05-08 | Cmos图像传感器的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101304005A CN101304005A (zh) | 2008-11-12 |
| CN100561711C true CN100561711C (zh) | 2009-11-18 |
Family
ID=40113830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007100404236A Active CN100561711C (zh) | 2007-05-08 | 2007-05-08 | Cmos图像传感器的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100561711C (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102054770B (zh) * | 2009-11-05 | 2013-05-29 | 中芯国际集成电路制造(上海)有限公司 | Cmos图像传感器的制作方法 |
| CN103325881B (zh) * | 2013-06-26 | 2014-12-03 | 林大伟 | 光电二极管 |
| JP6216448B2 (ja) * | 2013-06-26 | 2017-10-18 | 林 大偉ＬＩＮ，Ｄａｉ Ｗｅｉ | フォトダイオード |
| CN105280663B (zh) * | 2015-10-19 | 2018-08-24 | 上海华力微电子有限公司 | 一种cis器件的制造方法 |
| CN117276299A (zh) * | 2023-11-21 | 2023-12-22 | 粤芯半导体技术股份有限公司 | 一种cis器件结构及其制作方法 |
-
2007
- 2007-05-08 CN CNB2007100404236A patent/CN100561711C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101304005A (zh) | 2008-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11343455B2 (en) | Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus | |
| US6166405A (en) | Solid-state imaging device | |
| US6974715B2 (en) | Method for manufacturing CMOS image sensor using spacer etching barrier film | |
| KR100661331B1 (ko) | 고체 촬상 장치의 제조 방법 | |
| US7531374B2 (en) | CMOS image sensor process and structure | |
| KR102248958B1 (ko) | 고체 촬상 소자, 전자 기기, 및 제조 방법 | |
| EP1667233A2 (en) | Image sensor and pixel having a polysilicon layer over the photodiode | |
| KR100757654B1 (ko) | 시모스 이미지 센서 및 그 제조 방법 | |
| JP2006073737A (ja) | 固体撮像装置及びカメラ | |
| CN1979883A (zh) | 固态成像器件 | |
| CN101399223B (zh) | Cmos图像传感器及其形成方法 | |
| CN100517651C (zh) | Cmos图像传感器的像素单元的形成方法 | |
| CN100561711C (zh) | Cmos图像传感器的形成方法 | |
| US20070012962A1 (en) | Method for making image sensor with reduced etching damage | |
| US20040065910A1 (en) | Image sensor having pixel isolation region | |
| US7868364B2 (en) | Image sensor | |
| US7671419B2 (en) | Transistor having coupling-preventing electrode layer, fabricating method thereof, and image sensor having the same | |
| US20080157256A1 (en) | Cmos image sensor and method of manufacturing thereof | |
| CN101794731A (zh) | 制造cmos图像传感器的方法 | |
| US8039324B2 (en) | Image sensor and method of fabricating the same | |
| KR20040058697A (ko) | 포토다이오드의 표면결함을 치료하는 시모스 이미지센서및 그 제조방법 | |
| KR20070033694A (ko) | 시모스 이미지센서 제조 방법 | |
| KR100670510B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR20070000816A (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR20070036534A (ko) | 이미지 센서 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111117 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |