CN103325881B - 光电二极管 - Google Patents
光电二极管 Download PDFInfo
- Publication number
- CN103325881B CN103325881B CN201310259047.5A CN201310259047A CN103325881B CN 103325881 B CN103325881 B CN 103325881B CN 201310259047 A CN201310259047 A CN 201310259047A CN 103325881 B CN103325881 B CN 103325881B
- Authority
- CN
- China
- Prior art keywords
- type
- layer
- photodiode
- area
- type substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
本发明提供了一种光电二极管，其包括有一第一型基底，而第一型基底内包含一第二型掺杂井与一第二型掺杂区，并形成一隔离层包围第二型掺杂井且与第二型掺杂井并不接触；第二型掺杂区形成于第二型掺杂井内，并且从第二型掺杂井的表面延伸；一保护层，覆盖第一型基底；一接触导体，贯穿保护层，并且包括一接触层与一导电条；该接触层形成于该导电条的一端，接触并连接该第二型掺杂区。与先前技术相比较，本发明光电二极管的隔离区域与第二型掺杂井并不接触，以避免隔离层与主动区域之间界面缺陷所可能导致的暗电流干扰。
Description
技术领域
本发明一种影像感测元件，尤其涉及一种光电二极管。
背景技术
互补式金属氧化物半导体影像传感器主要利用一包括光二极管元件的主动像素阵列(active pixel matrix)或影像感测元(image sensor cell)阵列，而这两种阵列能将入射的影像光能转换成数位资料。传统的影像感测元(image sensor cell)包括感测光照强度的光电二极管(photodiode)以及邻近的晶体管。
上述晶体管连带周边区域的其他额外的元件包括控制与信号处理电路以及周边的逻辑电路构成光二极管互补式金属氧化物半导体影像感测元件(photodiode-type CMOS image sensor)。因此，为降低制造成本与制程的复杂度，二极管互补式金属氧化物半导体影像感测元件周边的电路与主要区域内影像感测元的晶体管于相同的制程步骤中形成。
然而，上述方法往往造成主要光感测区域内影像感测元的晶体管电性不良的影响。更明确地说，在半导体与氧化层界面会因硅悬浮键缺陷(Si dangling bonddefect)，产生表面复合中心(recombination centers)而降低元件少数载子生命周期，产生漏电流现象。而当形成自对准硅化物(silicide，self-aligned silicidation)于周边电路(例如CMOS逻辑电路)的闸极与汲极/源极区域时，同时该自对准硅化物亦形成于光二极管元件的表面，则会加深此缺陷。这样，将导致该影像感测元生成不必要的暗电流(dark current)，进而降低信号/噪声(S/N or SNR，Signal-to-noiseratio)的比值，影响传感器装置的质量。
随着半导体制程技术进步，互补式金属氧化半导体(COMS，ComplementaryMetal Oxide Semiconductor)元件制程技术对缩小元件与高精度的要求下，元件间干扰越来越明显，被用来作为元件之间绝缘的浅沟槽隔离制程(STI，ShallowTrench Isolation)也就变得愈来愈重要。在熟知的光电二极管元件中，位于围绕光电二极管元件的隔离层与主动区域之间界面的缺陷可能会导致暗电流，而位于光电二极管侧面部分周围或邻近于硅基板表面的硅悬键亦会导致暗电流。也就是说，在无入射光的情况下，围绕光电二极管的界面部分，符合表面物理学理论所存在晶界的悬键(dangling bonds)，电荷载子在界面移动时，某些载子将被随机捕捉，然后以此能阶释放，导致暗电流的产生以致影像传感器所撷取的影像的质量降低。
发明内容
本发明的目的在于提供一种光电二极管，通过布局(layout)的设计，使隔离层与井区分离一定距离设置，解决了现有技术中的光电二极管元件的隔离层因高应力造成邻近N型井区晶格错位而导致漏电流((Leakage Current))的问题。
本发明是这样实现的，一种光电二极管，包括：
-第一型基底，包含一上表面；
-第二型掺杂井，设置于该第一型基底内，该第一型基底与该第二型掺杂井相邻接面区域为一PN连接界面；
-第二型掺杂区，形成于该第二型掺杂井内，并且从该第二型掺杂井的表面延伸；
-隔离区域，形成于该第一型基底内，并且不接触该第二型掺杂井；
-保护层，形成于该第一型基底的上表面，并且覆盖该第二型掺杂区与该第二型掺杂井，该保护层包含一透明导电氧化物层与一多晶硅层，该透明导电氧化物层设置于该多晶硅层上方，该多晶硅层电连接于该第一型基底；以及
-接触导体，贯穿该保护层，并且包括一接触层与一导电条，其中该接触层形成于该导电条的一端，并且接触及连接该第二型掺杂区。
具体地，该第一型基底为一P型基底。
具体地，该第二型掺杂井为一相对低浓度掺杂，该第二型掺杂区为一相对高浓度掺杂。
具体地，该接触层为一金属硅化层。
具体地，该隔离区域为氮化硅或氧化硅。
具体地，该隔离区域为局部氧化层、浅沟槽隔离层或场氧化层。
具体地，该多晶硅层厚度为0.1um。
具体地，该接触导体为一接触插塞。
与先前技术相比较，本发明光电二极管的隔离区域与第二型掺杂井并不接触，以避免隔离层与主动区域之间界面缺陷所可能导致的暗电流干扰。
附图说明
图1是本发明一实施例的光电二极管的俯视图；
图2是图1中沿A-A方向的剖面示意图，并说明其组件的分布；
图3是本发明一实施例的光电二极管的剖面示意图，并说明图2间隔区的形成方式；
图4是本发明一实施例的光电二极管的剖面示意图。
光电二极管...100
第一型基底...102
接触导体...103
隔离区域...106
PN连接界面...107
空乏区...109
第二型掺杂井...118
第二型掺杂区...119
接触层...120
间隔区...212
钝化层...213
透明导电氧化物层...214
多晶硅层...215
电极...216
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
图1为本发明一实施例的光电二极管的主视图，图2是图1中沿A-A方向的剖面示意图。本发明光电二极管100包括第一型基底102、第二型掺杂井118、第二型掺杂区119、空乏区109、PN连接界面107、隔离区域106、接触层120、接触导体103以及保护层(图中未示出)。第一型基底102，具有一上表面作为光线入射面，该保护层形成于该第一型基底102的上表面。第二型掺杂井118设置于第一型基底102内，第一型基底102与第二型掺杂井118相邻接面区域形成一PN连接界面107。第二型掺杂区119形成于该第二型掺杂井118内，并且从该第二型掺杂井118的表面延伸而裸露于第二型掺杂井118的表面。该接触导体103为一接触插塞。
于一实施例中，上述第一型基底102为P型基底(P-substrate)，第二型掺杂井118是N型掺杂井(N-well)。第二型掺杂区119则设置于该第二型掺杂井118内的表面上，为相对高浓度的N型掺杂区。
上述空乏区109为图示中虚线所包含的区域，该区域由第一型基底102与第二型掺杂井118相邻接PN连接界面107周围区域所定义。
上述第一型基底102内具有一隔离区域106，作为光电二极管100的隔离元件且并不接触该第二型掺杂井118。详细而言，本发明的隔离区域106与第二型掺杂区119之间具有一间隔区212，该间隔区212为空乏区109所涵盖范围的部分区域，间隔区212的内部组成结构则与空乏区109的内部组成结构相同。因此根据本发明的实施例，提供一种光电二极管100，将隔离区域106与第二型掺杂区119隔离设置，即隔离区域106不与第一型基底102与第二型掺杂井118相邻接区域的PN连接界面107接触，隔离区域106形成于空乏区109侧面扩散范围的限制。其中，隔离区域106可为选自氮化硅或氧化硅的材质所组成，且由局部氧化(LOCOS)、浅沟槽隔离物(STI)以及场氧化区(FOX)等方式所形成的隔离层。
该保护层覆盖第二型掺杂井118与第二型掺杂区119。第一型基底102的上表面另形成有一接触导体103，接触导体103包含一接触层120与一导电条(图中未示出)，接触层120形成于该导电条的另一端。当接触导体103贯穿保护层而与第二型掺杂区119接触时，通过导电条下端的接触层120与第二型掺杂区119接触及电连接。
因此，当第二型掺杂井118的上表面吸收光子时，空乏区109内的多数自由电子-电洞对开始吸收光子的能量，同时使电子-电洞对的电子与电洞相互分离而产生电流。隔离区域106用以定义电流产生区域所产生的电流则经由设置于第二型掺杂区119上的接触导体103导引至CMOS电路。
请参阅图3，由于上述隔离区域106与第二型掺杂区119为分离设置，隔离区域106与第二型掺杂区119之间形成一间隔区212。于一实施例中，间隔区212宽度范围可为50um以上。这样，隔离区域106与第二型掺杂区119并不接触，可避免隔离区域106因蚀刻、化学机械研磨(CMP)、低压化学气相沉积(LPCVD)等隔离制程，所造成对沟槽侧壁结构的损坏与结构中机械应力(mechanical stress)而引发如差排(dislocation)等缺陷，导致邻近N型井区晶格漏电流增加的问题。
请参阅图3，于本发明一实施例中，于第一型基底102内形成隔离区域106后于进行离子布值(ion implantation)之前，设置一钝化层213。此钝化层213设置于间隔区212与隔离区域106上，作为后续离子布值(ion implantation)的遮幕层(mask)，防止离子布值的杂质(impurities)进入隔离区域106与第二型掺杂区119间之间隔区212。这样可减少离子布值杂质于介电材质中扩散造成污染与破坏而产生隔离区域106与第二型掺杂区119之间的漏电流问题。
请参阅图2，本发明提供一种光电二极管100，于第一型基底102的上表面形成有一保护层(图中未示出)，保护层覆盖第二型掺杂井118与第二型掺杂区119。接触导体103包含一接触层120与一导电条(图中未示出)，接触层120形成于导电条的另一端。当接触导体103贯穿保护层而与第二型掺杂区119接触时，通过导电条下端的接触层120与第二型掺杂区119接触及电连接。
上述接触层120为使用自动对准硅化物(salicide，Self-Aligned Silicidation)制程所制成的金属硅化层(silicide layer)，可使用各种类型的金属包括钛(Ti)、钴(Co)、镍(Ni)、钯(Pd)或铂(Pt)，以及合金，例如，钛/钨、钛/钼、钴/钨或钴/钼。
为了降低光电二极管100表面的金属硅化物成为漏电流(leakage)来源与减低表面复合中心(recombination center)现象。于一实施例中，本发明提供一光电二极管100，其接触层120的大小范围不超出接触导体103下表面周围所界定的区域。通过去除位于光电二极管100表面上而未被接触导体103所覆盖即延伸出接触导体103的部分金属硅化物接触层120，以减少此接触层120所形成的漏电流影响。
另外，入射光在光电二极管中的吸收深度与入射光的波长有关，波长较短的光在靠光电二极管表面部分被吸收，波长较长的光具有较深的吸收深度(absorption path)。光二极管互补式金属氧化物影像感测元件对光谱的感测以红外光(700～800nm)为最佳，最好的量子效率的波长为850nm。光谱响应曲线是随着光波长的增加而提升，因长波长光子穿透深度较深，接近PN接面因此转换效率提升(因PN接面内部电场可有效率的拆解吸收光子后的电子电洞对)，而当光波长为短波长时，表示吸收光落在表面附近容易被复合而使响应度下降。因此当光电二极管吸收入射波长较短的光，如蓝光时，因表面吸收(surface absorption)与产生电子电洞对再复合(recombination)现象，对应用于如红外光等较长波长光源为主要吸收光能来源的光电二极管造成一定程度的干扰。
本发明通过对保护层的构成设计，应用于以如红外光的长波长为主要吸收光能来源的光电二极管100。请参阅图5，为本发明一实施例，其中保护层为包含一透明导电氧化物层214与一多晶硅层215的叠合结构，该透明导电氧化物层214设置于该多晶硅层215上方。多晶硅层215与透明导电氧化物层214电连接于该第一型基底102，将透明导电氧化物层214与多晶硅层215吸收短波长入射光后所产生的光电流(photoelectric current)，通过与多晶硅层215电连接的电极216接地排除。使透明导电氧化物层214与多晶硅层215具滤除短波长迷光(stray light)的功能。
上述透明导电氧化物层214为金属化合物导电膜层，最佳一实施例为铟锡氧化物(ITO，Indium Tin Oxide)导电膜层。
上述的透明导电氧化物层214与多晶硅层215上下叠置形成于该接触导体103周围与第一型基底102的上表面，此区域为原习知场氧化区(FOX)等隔离物的设置区域。长波长光如850nm的红外光在硅材质的吸收深度约为13μm，而第二型掺杂井118深度却只有2μm(井离子布值深度)。因此大部分的长波长光落在空乏区外电场收集不到的第一型基底102中。多晶硅层215的设置具有使原第二型掺杂井118的掺杂浓度峰值(peak concentration)更深的作用，借以提升吸收深度较深的长波长光于第二型掺杂井118的光子吸收效率(absorptionefficiency)。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
Claims (8)
1.一种光电二极管，其特征在于，包括：
-第一型基底，包含一上表面；
-第二型掺杂井，设置于该第一型基底内，该第一型基底与该第二型掺杂井相邻接面区域为一PN连接界面；
-第二型掺杂区，形成于该第二型掺杂井内，并且从该第二型掺杂井的表面延伸；
-隔离区域，形成于该第一型基底内，并且不接触该第二型掺杂井；
-保护层，形成于该第一型基底的上表面，并且覆盖该第二型掺杂区与该第二型掺杂井，该保护层包含一透明导电氧化物层与一多晶硅层，该透明导电氧化物层设置于该多晶硅层上方，该多晶硅层电连接于该第一型基底；以及
-接触导体，贯穿该保护层，并且包括一接触层与一导电条，其中该接触层形成于该导电条的一端，并且接触及连接该第二型掺杂区。
2.根据权利要求1所述的光电二极管，其特征在于，该第一型基底为一P型基底。
3.根据权利要求1所述的光电二极管，其特征在于，该第二型掺杂井为一相对低浓度掺杂，该第二型掺杂区为一相对高浓度掺杂。
4.根据权利要求1所述的光电二极管，其特征在于，该接触层为一金属硅化层。
5.根据权利要求1所述的光电二极管，其特征在于，该隔离区域为氮化硅或氧化硅。
6.根据权利要求1所述的光电二极管，其特征在于，该隔离区域为局部氧化层、浅沟槽隔离层或场氧化层。
7.根据权利要求1所述的光电二极管，其特征在于，该多晶硅层厚度为0.1um。
8.根据权利要求1所述的光电二极管，其特征在于，该接触导体为一接触插塞。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310259047.5A CN103325881B (zh) | 2013-06-26 | 2013-06-26 | 光电二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310259047.5A CN103325881B (zh) | 2013-06-26 | 2013-06-26 | 光电二极管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103325881A CN103325881A (zh) | 2013-09-25 |
| CN103325881B true CN103325881B (zh) | 2014-12-03 |
Family
ID=49194528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310259047.5A Active CN103325881B (zh) | 2013-06-26 | 2013-06-26 | 光电二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103325881B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6216448B2 (ja) * | 2013-06-26 | 2017-10-18 | 林 大偉ＬＩＮ，Ｄａｉ Ｗｅｉ | フォトダイオード |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080217666A1 (en) * | 2007-03-07 | 2008-09-11 | United Microelectronics Corp. | Cmos image sensor and method of fabricating the same |
| CN101286518B (zh) * | 2007-04-12 | 2011-03-16 | 上海宏力半导体制造有限公司 | 光电二极管装置 |
| CN100561711C (zh) * | 2007-05-08 | 2009-11-18 | 中芯国际集成电路制造(上海)有限公司 | Cmos图像传感器的形成方法 |
| JP5215887B2 (ja) * | 2009-01-27 | 2013-06-19 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法 |
| JP2010278045A (ja) * | 2009-05-26 | 2010-12-09 | Panasonic Corp | 光半導体装置 |
| CN203377243U (zh) * | 2013-06-26 | 2014-01-01 | 林大伟 | 光电二极管 |
-
2013
- 2013-06-26 CN CN201310259047.5A patent/CN103325881B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN103325881A (zh) | 2013-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10553639B2 (en) | Solid-state imaging device | |
| US8368164B2 (en) | Phototransistor having a buried collector | |
| US9324757B2 (en) | Solid-state imaging device | |
| JP6305030B2 (ja) | 光電変換装置の製造方法 | |
| CN101211952A (zh) | Cmos图像传感器及其制造方法 | |
| JP4649390B2 (ja) | 裏面照射型撮像素子の製造方法 | |
| KR20190124963A (ko) | 후면 조사형 이미지 센서 및 그 제조 방법 | |
| US8133754B2 (en) | Image sensor and method for manufacturing the same | |
| US7759156B2 (en) | Image sensor and method for manufacturing the same | |
| US20090173940A1 (en) | Image Sensor and Method for Manufacturing the Same | |
| CN203377243U (zh) | 光电二极管 | |
| US6566722B1 (en) | Photo sensor in a photo diode on a semiconductor wafer | |
| KR20200091252A (ko) | 후면 조사형 이미지 센서 및 그 제조 방법 | |
| CN115642162A (zh) | 图像传感器的形成方法及其图像传感器 | |
| CN103325881B (zh) | 光电二极管 | |
| JP2007235029A (ja) | 光電変換装置、イメージセンサ、及び、光電変換装置の製造方法 | |
| US5982012A (en) | Pixel cells and pixel cell arrays having low leakage and improved performance characteristics | |
| US7989858B2 (en) | Image sensor and method of fabricating the same | |
| US11581360B2 (en) | Complementary metal-oxide-semiconductor image sensor and method of making | |
| JP6216448B2 (ja) | フォトダイオード | |
| JP4303246B2 (ja) | 半導体受光装置 | |
| TW201501280A (zh) | 光電二極體 | |
| US7867808B2 (en) | Image sensor and method for manufacturing the same | |
| US20090114964A1 (en) | Image sensor and method for manufacturing the same | |
| US20150084152A1 (en) | Photodiode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220424 Address after: 518000 Room 101, building A5, No. 168, Changshan Industrial Zone, Liulian community, Pingdi street, Longgang District, Shenzhen, Guangdong Patentee after: Shenzhen baihexin Semiconductor Co.,Ltd. Address before: 518000 No. 168, Changshan Industrial Zone, Liulian community, Pingdi street, Longgang District, Shenzhen, Guangdong Patentee before: Lin Dawei Patentee before: Zhang Yunshan |
|
| TR01 | Transfer of patent right |