CN103337507B - 图像传感器及其形成方法 - Google Patents

Abstract

一种图像传感器及其形成方法，所述图像传感器包括：半导体基底，所述半导体基底包括像素阵列区和周边器件区；位于所述像素阵列区内的若干像素单元，所述像素单元之间通过第一浅沟槽隔离结构相隔离；位于所述周边器件区内的逻辑电路器件，所述逻辑电路器件之间通过第二浅沟槽隔离结构相隔离，且所述第一浅沟槽隔离结构的深度大于所述第二浅沟槽隔离结构的深度。由于只利用较深的第一浅沟槽隔离结构隔离像素单元，不需要形成P型阱区，节省了工艺步骤。且由于第一浅沟槽隔离结构主要用于隔离光电二极管产生的光电子不发生串扰，同时像素单元中的晶体管对应的工作电压也较低，即使具有气泡的第一浅沟槽隔离结构仍然能有效地进行电学隔离。

Description

图像传感器及其形成方法

技术领域

本发明涉及图像传感领域，特别涉及一种图像传感器及其形成方法。

背景技术

图像传感器已经广泛应用于静态数码相机、手机照相、数码摄像机、医疗用摄像装置（例如胃镜）、车用摄像装置等，用于感测投射到半导体基底上的光线，并相应转化为电信号，形成图像信号。图像传感器通常包括若干像素单元构成的像素阵列区和与像素单元电连接的周边器件区。所述像素阵列区包括光电二极管及其他相应的晶体管（例如复位晶体管、转移晶体管等），利用光电二极管将外界光转换为光电子，并利用与光电二极管相连接的其他晶体管将光电子转换为电信号。所述周边器件区通常包括连接像素单元的逻辑电路对应的逻辑电路器件，通常包括输入/输出器件、模拟/数字（A/D）转换器等。

现有技术中图像传感器的形成过程的剖面结构示意图如图1至图4所示，包括：

请参考图1，提供P型的半导体基底10，所述半导体基底10包括像素阵列区Ⅰ和周边器件区Ⅱ；

请参考图2，在像素阵列区Ⅰ和周边器件区Ⅱ之间、像素阵列区Ⅰ内形成第一浅沟槽隔离结构21，在所述周边器件区Ⅱ内形成第二浅沟槽隔离结构31，所述第一浅沟槽隔离结构21将像素阵列区Ⅰ分隔成阵列排列的若干个像素单元，所述第二浅沟槽隔离结构31将周边器件区Ⅱ的相邻逻辑电路器件电学隔离，所述第一浅沟槽隔离结构21和第二浅沟槽隔离结构31利用同一工艺同时形成，所述第一浅沟槽隔离结构21和第二浅沟槽隔离结构31的深度相同；

请参考图3，在所述像素阵列区Ⅰ内形成像素单元，所述像素单元包括光电二极管和其他相应的晶体管，在所述周边器件区Ⅱ内形成逻辑电路器件，为了简化说明，在图3中，像素单元仅示出光电二极管，N型阱区20和P型的半导体基底10之间的PN结作为光电二极管，逻辑电路器件仅示出一个MOS晶体管30。

请参考图4，在所述半导体基底10表面形成图形化的光刻胶层50，所述图形化的光刻胶层50覆盖像素阵列区Ⅰ的光电二极管、其他相应的晶体管和周边器件区Ⅱ的逻辑电路器件，且暴露出所述第一浅沟槽隔离结构21表面，以所述光刻胶层50为掩膜，对所述第一浅沟槽隔离结构21底部的半导体基底10进行P型离子注入，使得在所述第一浅沟槽隔离结构21底部的半导体基底10内形成P型阱区60，所述第一浅沟槽隔离结构21和P型阱区60的总深度大于所述光电二极管（即N型阱区20）的深度，利用所述第一浅沟槽隔离结构21和P型阱区60的叠层结构将相邻像素单元电学隔离，避免光电二极管产生的光电子发生串扰。

但上述图像传感器的形成工艺较为复杂，工艺不容易控制，成本较高。

更多关于如何避免图像传感器发生串扰的技术方案，请参考公开号为US2010/0196785A1的美国专利文献。

发明内容

本发明解决的问题是提供一种图像传感器及其形成方法，形成工艺简单且能避免发生串扰。

为解决上述问题，本发明提供一种图像传感器，包括：半导体基底，所述半导体基底包括像素阵列区和周边器件区；位于所述像素阵列区内的若干像素单元，所述像素单元之间通过第一浅沟槽隔离结构相隔离；位于所述周边器件区内的逻辑电路器件，所述逻辑电路器件之间通过第二浅沟槽隔离结构相隔离，且所述第一浅沟槽隔离结构的深度大于所述第二浅沟槽隔离结构的深度。

可选的，所述第一浅沟槽隔离结构的深宽比的范围大于3:1。

可选的，所述第一浅沟槽隔离结构的深宽比大于所述第二浅沟槽隔离结构的深宽比。

可选的，所述第一浅沟槽隔离结构的深度大于所述像素单元的深度。

可选的，所述第一浅沟槽隔离结构中具有气泡。

可选的，所述第一浅沟槽隔离结构和第二浅沟槽隔离结构的宽度相等。

可选的，所述像素阵列区和周边器件区之间通过第一浅沟槽隔离结构或第二浅沟槽隔离结构相隔离。

可选的，还包括：位于所述第一浅沟槽隔离结构的外部侧壁和底部的半导体基底内的P型重掺杂区。

可选的，所述像素单元包括光电二极管、转移晶体管、复位晶体管、驱动晶体管和选择晶体管。

可选的，所述图像传感器为CMOS图像传感器或CCD图像传感器。

本发明还提供了一种图像传感器的形成方法，包括：提供半导体基底，所述半导体基底包括像素阵列区和周边器件区；在所述像素阵列区内形成第一浅沟槽隔离结构；在所述周边器件区内形成第二浅沟槽隔离结构，所述第一浅沟槽隔离结构的深度大于所述第二浅沟槽隔离结构的深度；在所述像素阵列区内形成若干像素单元，所述第一浅沟槽隔离结构将像素单元相隔离；在所述周边器件区内形成逻辑电路器件，所述第二浅沟槽隔离结构将逻辑电路器件相隔离。

可选的，形成所述第一浅沟槽隔离结构和第二浅沟槽隔离结构的工艺包括：在所述半导体基底表面形成第一掩膜层，所述第一掩膜层暴露出第一浅沟槽隔离结构和第二浅沟槽隔离结构对应的位置；以所述第一掩膜层为掩膜，对所述半导体基底进行刻蚀，在第一浅沟槽隔离结构对应的位置形成第一沟槽，在所述第二浅沟槽隔离结构对应的位置形成第二沟槽；在所述第一掩膜层和第二沟槽表面形成第二掩膜层，所述第二掩膜层至少暴露出第一沟槽；以所述第二掩膜层为掩膜对第一沟槽进行刻蚀形成第三沟槽，所述第三沟槽的深度大于所述第一沟槽的深度；在所述第三沟槽内填充满介质材料，形成第一浅沟槽隔离结构，在所述第二沟槽内填充满介质材料，形成第二浅沟槽隔离结构。

可选的，形成所述第一浅沟槽隔离结构和第二浅沟槽隔离结构的工艺包括：在所述半导体基底表面形成第三掩膜层，所述第三掩膜层暴露出第一浅沟槽隔离结构和第二浅沟槽隔离结构对应的位置；在所述第三掩膜层表面和第二浅沟槽隔离结构对应位置暴露出的半导体基底表面形成第四掩膜层，所述第四掩膜层暴露出所述第一浅沟槽隔离结构对应的位置；以所述第三掩膜层和第四掩膜层为掩膜，对半导体基底进行刻蚀，在第一浅沟槽隔离结构对应的位置形成第四沟槽；去除所述第四掩膜层，以所述第三掩膜层为掩膜，对所述半导体基底和第四沟槽进行刻蚀，在所述第四沟槽的位置形成第五沟槽，在所述第二浅沟槽隔离结构对应的位置形成第六沟槽，所述第五沟槽的深度大于所述第六沟槽的深度；在所述第五沟槽内填充满介质材料，形成第一浅沟槽隔离结构，在所述第六沟槽内填充满介质材料，形成第二浅沟槽隔离结构。

可选的，形成所述第一浅沟槽隔离结构和第二浅沟槽隔离结构的工艺包括：在所述半导体基底上形成第五掩膜层，所述第五掩膜层暴露出第一浅沟槽隔离结构对应的位置；以所述第五掩膜层为掩膜，对所述半导体基底进行刻蚀，在第一浅沟槽隔离结构对应的位置形成第七沟槽；在所述半导体基底上形成第六掩膜层，所述第六掩膜层的开口对应于第二浅沟槽隔离结构对应的位置；以所述第六掩膜层为掩膜对半导体基底进行刻蚀，形成第八沟槽，所述第七沟槽的深度大于所述第八沟槽的深度；在所述第七沟槽内填充满介质材料，形成第一浅沟槽隔离结构，在所述第八沟槽内填充满介质材料，形成第二浅沟槽隔离结构。

可选的，在所述沟槽内填充满介质材料的工艺为原子层沉积工艺、高密度等离子体化学气相沉积工艺或高深宽比填孔工艺。

可选的，形成的第一浅沟槽隔离结构内具有或不具有气泡，而形成的第二浅沟槽隔离结构内不具有气泡。

可选的，所述第一浅沟槽隔离结构和第二浅沟槽隔离结构的宽度相等。

可选的，所述第一浅沟槽隔离结构的深宽比的范围大于3:1。

可选的，所述像素阵列区和周边器件区之间通过第一浅沟槽隔离结构或第二浅沟槽隔离结构相隔离。

可选的，还包括：在所述第一浅沟槽隔离结构的外部侧壁和底部的半导体基底内形成P型重掺杂区。

与现有技术相比，本发明的技术方案具有以下优点：

本发明实施例只利用较深的第一浅沟槽隔离结构隔离像素阵列区的像素单元，不需要形成P型阱区，节省了工艺步骤。同时虽然所述第一浅沟槽隔离结构的深度大于所述第二浅沟槽隔离结构的深度，可能会在所述第一浅沟槽隔离结构中形成气泡，但由于第一浅沟槽隔离结构主要用于隔离光电二极管产生的光电子不发生串扰，同时所述像素单元中的晶体管对应的工作电压也较低，具有气泡的第一浅沟槽隔离结构仍然能有效地进行电学隔离。

进一步的，由于第一浅沟槽隔离结构的深宽比较大，在第一浅沟槽隔离结构内会形成有气泡，所述气泡的表面会形成一个反射面，使得入射到反射面上的光线会发生反射，原本会穿过第一浅沟槽隔离结构的光线会反射到第一浅沟槽隔离结构两侧的光电二极管内，使得入射到光电二极管的光线量增多，可以提高在较暗环境中图像传感器的图像感测能力。

附图说明

图1～图4是现有技术图像传感器的形成过程的剖面结构示意图；

图5～图9是本发明第一实施例的图像传感器的形成过程的剖面结构示意图；

图10～图15是本发明第二实施例的图像传感器的形成过程的剖面结构示意图。

具体实施方式

利用图像传感器的光电二极管对外界光进行吸收时，不同深度位置的光电二极管吸收不同波长的光，其中远红外到红外波长范围内（波长从约700纳米到约1毫米）的光线通常只能在深度很大的光电二极管内进行吸收并形成光电子，为了使得外界光中的各种波长的光都能被图像传感器所吸收以获得最逼真的图像信息，所述像素阵列区Ⅰ的光电二极管的深度往往很大。同时为了防止相邻像素单元的光电二极管产生的光电子互相扩散，使得相邻的像素单元之间发生光信号串扰，相邻的像素单元之间需要隔离结构电学隔离，且所述隔离结构的总深度必须大于或等于所述光电二极管的深度。

利用现有CMOS工艺形成浅沟槽隔离结构时，由于浅沟槽隔离结构通常用于隔离两个相邻的有源器件，因此所述浅沟槽隔离结构两侧通常需要施加较高的工作电压，而具有气泡的浅沟槽隔离结构的抗击穿性能较差，为了避免浅沟槽隔离结构被击穿，浅沟槽隔离结构内不能具有气泡。由于深宽比较大的浅沟槽隔离结构内更容易形成气泡，因此现有技术形成的浅沟槽隔离结构深宽比通常较小，通常为2:1～3:1，同时由于受到芯片面积的限制，浅沟槽隔离结构的宽度也会受到限制，因此现有工艺形成的浅沟槽隔离结构的深度较小，不能满足相邻的像素单元之间的电学隔离，只能通过形成浅沟槽隔离结构和P型阱区的叠层结构进行电学隔离。

请参考图4，所述第一浅沟槽隔离结构21与周边器件区Ⅱ的第二浅沟槽隔离结构31采用常规的形成工艺同时形成，所述第一浅沟槽隔离结构21和第二浅沟槽隔离结构31的深度只需要根据逻辑电路器件所需的隔离深度进行确定，因此，所述第一浅沟槽隔离结构21和第二浅沟槽隔离结构31的深度可以较浅，且所述第一浅沟槽隔离结构21和第二浅沟槽隔离结构31的宽度为相应深度的浅沟槽隔离结构对应的最小宽度，以节省芯片面积。同时，通过在所述第一浅沟槽隔离结构21底部的半导体基底10内形成P型阱区60，由于所述P型阱区60需要利用图形化的光刻胶层50为掩膜对第一浅沟槽隔离结构21底部的半导体基底10进行离子注入，所述注入的离子必须要贯穿第一浅沟槽隔离结构21到达第一浅沟槽隔离结构21底部的半导体基底10内，所述离子注入工艺的注入能量较大，高能量的注入离子很容易将较薄的光刻胶层50刻蚀掉，因此所述光刻胶50的厚度不能很薄，但由于较厚的光刻胶层应力较大，利用光刻工艺形成的开口侧壁形貌不易控制，且由于第一浅沟槽隔离结构21的宽度较小，较难对准，不容易在较厚的光刻胶层内形成与第一浅沟槽隔离结构21的位置一模一样的开口。同时，由于P型阱区60是通过离子注入形成，所述P型阱区50会在后续的热处理过程中进行扩散，使得所述P型阱区60的区域变大，相应的，会缩小P型阱区60两侧的光电二极管的区域，使得光电二极管吸收光的能力降低，可能会导致图像传感器的感测能力降低，容易导致最终获得的图像失真。

为此，发明人经过研究，提出了一种图像传感器及其形成方法，所述图像传感器包括：像素阵列区和周边器件区；位于像素阵列区的第一浅沟槽隔离结构和位于周边器件区的第二浅沟槽隔离结构，且所述第一浅沟槽隔离结构的深度大于所述第二浅沟槽隔离结构的深度，利用所述第一浅沟槽隔离结构将像素阵列区的像素单元相隔离。所述像素单元只利用较深的第一浅沟槽隔离结构直接隔离，不需要形成P型阱区，节省了工艺步骤。同时，虽然所述第一浅沟槽隔离结构的深度大于所述第二浅沟槽隔离结构的深度，可能会在所述第一浅沟槽隔离结构中形成气泡，但由于第一浅沟槽隔离结构主要用于隔离光电二极管产生的光电子，同时所述像素单元中的晶体管对应的工作电压也较低，具有气泡的第一浅沟槽隔离结构仍然能有效地进行电学隔离。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

第一实施例

本发明第一实施例提供了一种图像传感器的形成方法，请参考图5～图9，为本发明第一实施例的图像传感器的形成过程的剖面结构示意图。

具体的，请参考图5，提供半导体基底100，且所述半导体基底100包括像素阵列区Ⅰ和周边器件区Ⅱ。

所述半导体基底100为硅衬底、锗衬底、碳化硅衬底、锗硅衬底、绝缘体上硅衬底等。所述半导体基底100内掺杂有P型或N型离子。在本实施例中，所述半导体基底100包括重掺杂的P型硅衬底101和位于所述P型硅衬底101表面的轻掺杂的P型硅外延层102。

所述像素阵列区Ⅰ后续用于形成阵列排布的像素单元，所述像素单元之间通过第一浅沟槽隔离结构电学隔离。所述像素单元包括光电二极管和对应的转移晶体管、复位晶体管、驱动晶体管和选择晶体管。所述光电二极管用于将射入光电二极管区域的光线转化为光电子，同时利用所述转移晶体管、复位晶体管、驱动晶体管和选择晶体管读取所产生的光电子并转化成电子信号，并根据光电子的数量来记录对应光线的强度或亮度。所述像素阵列区Ⅰ的工作电压通常为2.8伏～3.0伏。

所述周边器件区Ⅱ后续用于形成与像素单元相连接的逻辑电路对应的逻辑电路器件，通常包括输入/输出器件、模拟/数字（A/D）转换器等。由于所述周边器件区Ⅱ包括输入/输出器件、模拟/数字（A/D）转换器等器件，所述周边器件区Ⅱ的工作电压通常为3.3伏～5.0伏。所述像素阵列区Ⅰ的工作电压低于所述周边器件区Ⅱ的工作电压。

在本实施例中，所述图像传感器为互补式金属-氧化物-半导体（ComplementaryMetal-Oxide-Semiconductor，CMOS）图像传感器，在其他实施例中，所述图像传感器也可以为电荷耦合元件（Charge Coupled Device，CCD）图像传感器。

请参考图6，在所述半导体基底100表面形成第一掩膜层110，所述第一掩膜层110暴露出第一浅沟槽隔离结构和第二浅沟槽隔离结构对应的位置；以所述第一掩膜层110为掩膜，对所述半导体基底110进行刻蚀，在所述第一浅沟槽隔离结构对应的位置形成第一沟槽120，在所述第二浅沟槽隔离结构对应的位置形成第二沟槽130。

所述第一掩膜层110的材料为光刻胶层、氧化硅层、氮化硅层、氮氧化硅层其中的一种或多层堆叠结构。在本实施例中，所述第一掩膜层110为氮化硅层。所述第一掩膜层110的开口（未标示）暴露出第一浅沟槽隔离结构和第二浅沟槽隔离结构对应的位置。

在本实施例中，所述像素阵列区Ⅰ和周边器件区Ⅱ之间的浅沟槽隔离结构为第一浅沟槽隔离结构。在其他实施例中，所述像素阵列区Ⅰ和周边器件区Ⅱ之间的浅沟槽隔离结构也可以为第二浅沟槽隔离结构。

在本实施例中，利用同一刻蚀工艺形成所述第一沟槽120和第二沟槽130，所述第一沟槽120和第二沟槽130的深度和宽度相同。所述第一沟槽120和第二沟槽130的深度和宽度取决于将周边器件区Ⅱ电学隔离需要的第二浅沟槽隔离结构的深度和宽度。由于周边器件区Ⅱ的工作电压通常为3.3伏～5.0伏不等，工作电压较高，为了避免所述第二浅沟槽隔离结构被击穿，同时为了尽可能地节省芯片面积，所述第二沟槽130的深度和宽度根据所述周边器件区Ⅱ的工作电压的大小所决定，且所述第二沟槽130的深宽比较小，通常为2:1～3:1，使得后续在所述第二沟槽130内形成的第二浅沟槽隔离结构中间不会形成气泡。

在其他实施例中，所述第一沟槽和第二沟槽的深度相同，但宽度可以不相同。

请参考图7，在所述第一掩膜层120和第二沟槽130（请参考图6）表面形成第二掩膜层140，所述第二掩膜层140暴露出所述第一沟槽120（请参考图6）；对第一沟槽120进行刻蚀形成第三沟槽121，所述第三沟槽121的深度大于所述第二沟槽130的深度。

所述第二掩膜层140的材料为光刻胶层、氧化硅层、氮化硅层、氮氧化硅层其中的一种或多层堆叠结构。在本实施例中，所述第二掩膜层140为光刻胶层。

在本实施例中，所述第二掩膜层140的开口（未标示）与第一沟槽120的开口位置相同，宽度相同，使得利用所述第二掩膜层140为掩膜对第一沟槽120继续进行刻蚀。

在其他实施例中，所述第二掩膜层的开口大于所述第一沟槽的开口，所述第二掩膜层的开口不仅暴露出所述第一沟槽，还暴露出所述第一沟槽周围的第一掩膜层，以第一掩膜层和第二掩膜层为掩膜，对第一沟槽继续进行刻蚀形成第三沟槽。

在其他实施例中，所述第二掩膜层还可以仅覆盖周边器件区的第一掩膜层和第二沟槽表面。由于所述第二掩膜层的开口大于所述第一沟槽的开口，不需要将第二掩膜层的开口位置与第一沟槽的位置非常精确地对准，降低了工艺难度和成本。

在本实施例中，所述第三沟槽121的深度由像素单元的深度（即光电二极管的深度）所决定，所述第三沟槽121的深度大于所述像素单元的深度，也就是大于光电二极管的深度，以避免光电二极管产生的光电子会扩散到相邻像素单元的光电二极管中，使得每一个像素单元输出的光电子数量与实际照射到对应像素单元的光产生的光电子数量相等，从而可以避免相邻像素单元产生的光信号发生串扰。

由于光电二极管的深度很大，通常会大于0.3微米，因此所述第三沟槽121的深度也大于0.3微米。同时为了节省芯片面积，所述第三沟槽121的宽度与第二沟槽130（请参考图6）的宽度相等或更小，所述第三沟槽121的深宽比会大于3:1。在一实施例中，所述第三沟槽121的深宽比为3:1～10:1，例如4:1、6:1等。后续利用介质材料填充第三沟槽形成第一浅沟槽隔离结构时，所述第一浅沟槽隔离结构内可能具有气泡。

在其他实施例中，形成所述第三沟槽和第二沟槽后，在所述第三沟槽的侧壁和底部进行离子注入，使得最终在第一浅沟槽隔离结构的外部侧壁和底部的半导体基底内形成P型重掺杂区。由于刻蚀工艺会导致第三沟槽的侧壁和底部表面较为粗糙，使得第一浅沟槽隔离结构的外部侧壁和底部表面的缺陷较多，如果后续用于形成光电二极管的N型阱区与所述第一浅沟槽隔离结构直接接触，会影响光电二极管吸收光的能力，影响光电子的产生数量。因此，利用所述P型重掺杂区与N型阱区之间形成耗尽层，使得所述N型阱区与第一浅沟槽隔离结构不直接接触，所述第一浅沟槽隔离结构侧壁表面的缺陷不会影响使得光电二极管吸收光的能力，使得最终获得的图像不容易失真。

请参考图8，在所述第三沟槽121（请参考图7）内填充满介质材料，形成第一浅沟槽隔离结构122，在所述第二沟槽130（请参考图6）内填充满介质材料，形成第二浅沟槽隔离结构132。

形成第一浅沟槽隔离结构122和第二浅沟槽隔离结构132的工艺具体包括：在所述第三沟槽121、第二沟槽130和第一掩膜层110表面形成介质材料（未图示），且所述介质材料位于第三沟槽121、第二沟槽130位置的高度高于第一掩膜层110的表面高度，以所述第一掩膜层110为研磨停止层，利用化学机械研磨工艺去除位于第一掩膜层110表面的介质材料，并去除第一掩膜层110，位于所述第三沟槽121内的介质材料形成第一浅沟槽隔离结构122，位于所述第二沟槽130内的介质材料形成第二浅沟槽隔离结构132。

在所述第三沟槽121和第二沟槽130内填充满介质材料的工艺为原子层沉积工艺、高密度等离子体化学气相沉积工艺或高深宽比填孔工艺（HARP，High Aspect RatioProcess）。所述介质材料为氧化硅、氮化硅等。

在本实施例中，填充满介质材料的工艺为高深宽比填孔工艺。所述高深宽比填孔工艺具体包括：沉积气体包括正硅酸乙酯Si（OC₂H₅）₄和臭氧O₃，所述正硅酸乙酯的流量为500毫克/分钟～8000毫克/分钟，臭氧的流量为5000标准毫升/分钟～3000标准毫升/分钟，气压为300托～600托，温度为400摄氏度～600摄氏度；此外，沉积气体还包括：氮气、氧气和氦气，氮气的流量为1000标准毫升/分钟～10000标准毫升/分钟，氧气的流量为0标准毫升/分钟～5000标准毫升/分钟，氦气的流量为5000标准毫升/分钟～20000标准毫升/分钟。

由于所述高深宽比填孔工艺能够完全填充满具有深宽比小于3:1的沟槽，使得所述第三沟槽121被介质材料完全填满，所述第三沟槽121内不具有气泡。

而由于第三沟槽121的深宽比大于第二沟槽130的深宽比，当第三沟槽121内部还未完全被介质材料填充满时，位于第三沟槽121开口处形成的介质材料已将第三沟槽121的开口封闭，使得所述第三沟槽121内形成的第一浅沟槽隔离结构122内形成有气泡123。

但发明人发现，本发明的第一浅沟槽隔离结构122是用于隔离相邻的像素单元，像素单元内主要包括光电二极管和相应的转移晶体管、复位晶体管、驱动晶体管和选择晶体管。光电二极管主要用于产生光电子，不会产生较高的电压，不会使得对应的第一浅沟槽隔离结构被击穿。而转移晶体管、复位晶体管、驱动晶体管和选择晶体管所需的工作电压比周边器件区Ⅱ的逻辑电路器件的工作电压低，且第一浅沟槽隔离结构和第二浅沟槽隔离结构的宽度相同，即使所述第一浅沟槽隔离结构内具有气泡，第一浅沟槽隔离结构也不会被击穿，因此在本实施例中，所述第一浅沟槽隔离结构的深宽比可以远远大于利用常规工艺形成的浅沟槽隔离结构。

同时，在现有技术中，由于浅沟槽隔离结构的材料通常为氧化硅，具有透光性，入射到浅沟槽隔离结构会直接透过浅沟槽隔离结构。在本实施例中，由于所述气泡123的表面会形成一个反射面，使得入射到反射面上的光线会发生反射，原本只穿过第一浅沟槽隔离结构122的光线会反射到第一浅沟槽隔离结构122两侧的光电二极管内，使得入射到光电二极管的光线量增多，可以提高在较暗环境中图像传感器的图像感测能力。

在其他实施例中，当所述第三沟槽的深宽比与第二沟槽的深宽比相差不大时，最终形成的第一浅沟槽隔离结构内也可能不形成气泡。但由于第一浅沟槽隔离结构的深度大于或等于所述光电二极管的深度，使得每一个光电二极管产生的光电子都不会扩散到相邻像素单元的光电二极管中，使得每一个像素单元输出的光电子数量与实际照射到对应像素单元的光产生的光电子数量相等，从而可以避免相邻像素单元产生的光信号发生串扰。

请参考图9，在所述像素阵列区Ⅰ内形成像素单元150，所述第一浅沟槽隔离结构122将像素单元150相隔离；在所述周边器件区Ⅱ内形成逻辑电路器件160，所述第二浅沟槽隔离结构132将逻辑电路器件160相隔离。

所述像素单元150包括光电二极管和相应的转移晶体管、复位晶体管、驱动晶体管和选择晶体管，其中，光电二极管、转移晶体管、复位晶体管、驱动晶体管和选择晶体管的形成工艺为本领域技术人员的公知技术，在此不作详述。在本实施例中，为了图示方便，图9中的像素单元150仅示出一个光电二极管，所述光电二极管由N型阱区151和P型的半导体基底100之间的PN结所构成，其中，形成所述N型阱区151的工艺为离子注入。

所述逻辑电路器件160为与像素单元150相连接的逻辑电路对应的逻辑电路器件，包括输入/输出器件、模拟/数字（A/D）转换器等。在本实施例中，为了图示方便，图9中的逻辑电路器件160仅示出一个MOS晶体管，MOS晶体管的形成工艺为本领域技术人员的公知技术，在此不作详述。

第二实施例

本发明第二实施例也提供了一种图像传感器的形成方法，请参考图10～图15，为本发明第二实施例的图像传感器的形成过程的剖面结构示意图。

具体的，请参考图10，提供半导体基底200，且所述半导体基底200包括像素阵列区Ⅰ和周边器件区Ⅱ。所述半导体基底200包括重掺杂的P型硅衬底201和位于所述P型硅衬底201表面的轻掺杂的P型硅外延层202。

请参考图11，在所述半导体基底200表面形成第三掩膜层210，所述第三掩膜层210暴露出第一浅沟槽隔离结构和第二浅沟槽隔离结构对应位置的半导体基底200表面；在所述第三掩膜层210表面和第二浅沟槽隔离结构对应位置暴露出的半导体基底200表面形成第四掩膜层240，所述第四掩膜层240暴露出第一浅沟槽隔离结构对应位置的半导体基底200表面。

所述第三掩膜层210和第四掩膜层240的材料为光刻胶层、氧化硅层、氮化硅层、氮氧化硅层其中的一种或多层堆叠结构。在本实施例中，所述第三掩膜层210为氮化硅层，所述第四掩膜层240为光刻胶层。

在本实施例中，所述第四掩膜层240的开口与第三掩膜层210对应于第一浅沟槽隔离结构的开口位置相同，宽度相同。

在其他实施例中，所述第四掩膜层的开口大于第三掩膜层对应于第一浅沟槽隔离结构的开口，所述第四掩膜层的开口不仅暴露出第三掩膜层对应于第一浅沟槽隔离结构的开口，还暴露出开口周围的第三掩膜层，后续以第三掩膜层和第四掩膜层为掩膜，对半导体衬底进行刻蚀形成第四沟槽。

在其他实施例中，所述第四掩膜层还可以仅覆盖周边器件区的第三掩膜层表面和第三掩膜层对应于第二浅沟槽隔离结构的开口表面。由于所述第四掩膜层的开口大于所述第三掩膜层的开口，不需要将第四掩膜层与第三掩膜层非常精确地对准，降低了工艺难度和成本。

请参考图12，以所述第三掩膜层210和第四掩膜层240为掩膜，对半导体基底200进行刻蚀，在第一浅沟槽隔离结构对应的位置形成第四沟槽220。

所述第四沟槽220的深度为第一浅沟槽隔离结构与第二浅沟槽隔离结构之间的深度差。

请参考图13，去除所述第四掩膜层240（请参考图12），以所述第三掩膜层210为掩膜，对所述半导体基底200和第四沟槽220（请参考图12）进行刻蚀，在所述第四沟槽220的位置形成第五沟槽221，在所述第二浅沟槽隔离结构对应的位置形成第六沟槽230，所述第五沟槽221的深度大于所述第六沟槽230的深度。

所述第六沟槽230的深度和宽度取决于将周边器件区Ⅱ电学隔离需要的第二浅沟槽隔离结构的深度和宽度。由于周边器件区Ⅱ的工作电压通常为3.3伏～5.0伏不等，为了避免所述第二浅沟槽隔离结构被击穿，同时为了尽可能地节省芯片面积，所述第六沟槽230的深度和宽度根据所述周边器件区Ⅱ的工作电压的大小所决定，且所述第六沟槽230的深宽比较小，通常不超过3:1，使得后续在所述第六沟槽230内形成的第二浅沟槽隔离结构中间不会形成气泡。

所述第五沟槽221的深度由像素单元的深度（即光电二极管的深度）所决定，所述第五沟槽221的深度大于所述像素单元的深度，也就是大于光电二极管的深度，以避免光电二极管产生的光电子会扩散到相邻像素单元的光电二极管中，使得每一个像素单元输出的光电子数量与实际照射到对应像素单元的光产生的光电子数量相等，从而可以避免相邻像素单元产生的光信号发生串扰。

所述第五沟槽221的深度范围大于0.3微米。同时为了节省芯片面积，所述第五沟槽221的宽度与第六沟槽230的宽度相等，所述第五沟槽221的深宽比会大于3:1。在一实施例中，所述第五沟槽221的深宽比为3:1～10:1，例如4:1、6:1等。后续利用介质材料填充第五沟槽形成第一浅沟槽隔离结构时，所述第一浅沟槽隔离结构内可能具有气泡。

在本实施例中，所述第五沟槽221的宽度等于所述第六沟槽230的宽度。在其他实施例中，所述第五沟槽的宽度也可以大于所述第六沟槽的宽度。

请参考图14，在所述第五沟槽221（请参考图13）内填充满介质材料，形成第一浅沟槽隔离结构222，在所述第六沟槽230（请参考图13）内填充满介质材料，形成第二浅沟槽隔离结构232。

在本实施例中，由于第一浅沟槽隔离结构222的深宽比较大，所形成第一浅沟槽隔离结构222内具有气泡223，而形成的第二浅沟槽隔离结构232内不具有气泡。在其他实施例中，所述第一浅沟槽隔离结构内未形成有气泡，且所述第二浅沟槽隔离结构内也未形成有气泡。形成所述第一浅沟槽隔离结构和第二浅沟槽隔离结构的具体工艺请参考第一实施例的描述，在此不作赘述。

请参考图15，在所述像素阵列区Ⅰ内形成像素单元250，所述第一浅沟槽隔离结构222将所述像素单元250相隔离；在所述周边器件区Ⅱ内形成逻辑电路器件260，所述第二浅沟槽隔离结构232将逻辑电路器件260相隔离。

在其他实施例中，形成所述第一浅沟槽隔离结构和第二浅沟槽隔离结构的工艺还可以包括：在所述半导体基底上形成第五掩膜层，所述第五掩膜层暴露出第一浅沟槽隔离结构对应的位置；以所述第五掩膜层为掩膜，对所述半导体基底进行刻蚀，在第一浅沟槽隔离结构对应的位置形成第七沟槽；在所述半导体基底上形成第六掩膜层，所述第六掩膜层的开口对应于第二浅沟槽隔离结构对应的位置；以所述第六掩膜层为掩膜对半导体基底进行刻蚀，形成第八沟槽，所述第七沟槽的深度大于所述第八沟槽的深度；在所述第七沟槽内填充满介质材料，形成第一浅沟槽隔离结构，在所述第八沟槽内填充满介质材料，形成第二浅沟槽隔离结构。其中，形成第七沟槽，第八沟槽的顺序可以互相替换。

根据上述形成方法，本发明实施例还提供了一种图像传感器，请参考图9（由于图9和图15所示的图像传感器的结构实质相同，下面以图9所示的图像传感器为例进行说明），所述图像传感器包括：半导体基底100，所述半导体基底100包括像素阵列区Ⅰ和周边器件区Ⅱ；位于所述像素阵列区Ⅰ内的若干像素单元150，所述像素单元150之间通过第一浅沟槽隔离结构122相隔离；位于所述周边器件区Ⅱ内的逻辑电路器件160，所述逻辑电路器件160之间通过第二浅沟槽隔离结构132相隔离，且所述第一浅沟槽隔离结构122的深度大于所述第二浅沟槽隔离结构132的深度。

所述第一浅沟槽隔离结构122的深宽比大于3:1，且大于所述第二浅沟槽隔离结构132的深宽比。在本实施例中，由于第一浅沟槽隔离结构的深宽比较大，在第一浅沟槽隔离结构122内形成有气泡123。在其他实施例中，当所述第一浅沟槽隔离结构的深宽比与第二浅沟槽隔离结构的深宽比相差不大时，最终形成的第一浅沟槽隔离结构内也可能不形成气泡。即使所述第一浅沟槽隔离结构中形成气泡，但由于第一浅沟槽隔离结构主要用于隔离光电二极管产生的光电子，同时所述像素单元中的晶体管对应的工作电压也较低，具有气泡的第一浅沟槽隔离结构仍然能有效的进行电学隔离。

同时，在现有技术中，由于浅沟槽隔离结构的材料通常为氧化硅，具有透光性，入射到浅沟槽隔离结构会直接透过浅沟槽隔离结构。在本实施例中，由于所述气泡123的表面会形成一个反射面，使得入射到反射面上的光线会发生反射，原本穿过第一浅沟槽隔离结构122的光线会反射到第一浅沟槽隔离结构122两侧的光电二极管内，使得入射到光电二极管的光线量增多，可以提高在较暗环境中图像传感器的图像感测能力。

综上，本发明实施例利用较深的第一浅沟槽隔离结构直接隔离像素单元，不需要形成P型阱区，节省了工艺步骤。同时由于所述第一浅沟槽隔离结构的深度大于所述第二浅沟槽隔离结构的深度，即使可能会在所述第一浅沟槽隔离结构中形成气泡，但由于第一浅沟槽隔离结构主要用于隔离光电二极管产生的光电子，同时所述像素单元中的晶体管对应的工作电压也较低，具有气泡的第一浅沟槽隔离结构仍然能有效地进行电学隔离。

进一步的，由于第一浅沟槽隔离结构的深宽比较大，在第一浅沟槽隔离结构内可能会形成有气泡，气泡的表面会形成一个反射面，使得入射到反射面上的光线会发生反射，原本穿过第一浅沟槽隔离结构的光线会反射到第一浅沟槽隔离结构两侧的光电二极管内，使得入射到光电二极管的光线量增多，可以提高在较暗环境中图像传感器的图像感测能力。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (3)

1.一种图像传感器的形成方法，其特征在于，包括：

提供半导体基底，所述半导体基底包括像素阵列区和周边器件区；

在所述半导体基底表面形成第一掩膜层，所述第一掩膜层暴露出第一浅沟槽隔离结构和第二浅沟槽隔离结构对应的位置，所述第一浅沟槽隔离结构位于像素阵列区内，所述第二浅沟槽隔离结构位于周边器件区内；

以所述第一掩膜层为掩膜，对所述半导体基底进行刻蚀，在第一浅沟槽隔离结构对应的位置形成第一沟槽，在所述第二浅沟槽隔离结构对应的位置形成第二沟槽，利用同一刻蚀工艺形成第一沟槽和第二沟槽，第一沟槽和第二沟槽的深度和宽度取决于将周边器件区电学隔离所需要的第二浅沟槽隔离结构的深度和宽度，第一沟槽和第二沟槽的深度和宽度相同；

在所述第一掩膜层和第二沟槽表面形成第二掩膜层，所述第二掩膜层至少暴露出第一沟槽；

以所述第二掩膜层为掩膜对第一沟槽进行刻蚀形成第三沟槽，所述第三沟槽的深度大于所述第一沟槽的深度，第三沟槽的深度由像素单元的深度所决定，第三沟槽的深度大于像素单元的深度，第三沟槽的宽度与第二沟槽的宽度相等，第三沟槽的深宽比大于3:1；

采用高深宽比填孔工艺在第三沟槽、第二沟槽和第一掩膜层表面形成介质材料，且所述介质材料位于第三沟槽、第二沟槽位置的高度高于第一掩膜层的表面高度，所述高深宽比填孔工艺使得所述第二沟槽被介质材料完全填充满，当第三沟槽内部还未完全被介质材料填充满时，位于第三沟槽开口处形成的介质材料已将第三沟槽的开口封闭，所述高深宽比填孔工艺包括：沉积气体包括正硅酸乙酯和臭氧，所述正硅酸乙酯的流量为500毫克/分钟～8000毫克/分钟，臭氧的流量为5000标准毫升/分钟～3000标准毫升/分钟，气压为300托～600托，温度为400摄氏度～600摄氏度，经所述高深宽比填孔工艺之后，形成的第一浅沟槽隔离结构内形成有气泡，形成的第二浅沟槽隔离结构内不会形成气泡；

以所述第一掩膜层为研磨停止层，利用化学机械研磨工艺去除位于第一掩膜层表面的介质材料；

去除第一掩膜层，位于所述第三沟槽内的介质材料形成第一浅沟槽隔离结构，位于所述第二沟槽内的介质材料形成第二浅沟槽隔离结构；

在所述像素阵列区内形成若干像素单元，所述第一浅沟槽隔离结构将像素单元相隔离，所述第一浅沟槽隔离结构的深宽比的范围大于3:1，形成的第一浅沟槽隔离结构内形成有气泡；

在所述周边器件区内形成逻辑电路器件，所述第二浅沟槽隔离结构将逻辑电路器件相隔离，形成的第二浅沟槽隔离结构内不会形成气泡。

2.如权利要求1所述的图像传感器的形成方法，其特征在于，所述像素阵列区和周边器件区之间通过第一浅沟槽隔离结构或第二浅沟槽隔离结构相隔离。

3.如权利要求1所述的图像传感器的形成方法，其特征在于，还包括：在所述第一浅沟槽隔离结构的外部侧壁和底部的半导体基底内形成P型重掺杂区。