JPS6329970A - 撮像素子アレイ及びその製作方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、個々の撮像素子（画素）を深い溝で分離する
ことを装する高密度撮像素子アレイ及びその製作方法の
改良に関する。このようなプレイの１例として静電誘導
光トランジスタ型イメージセンサがあるが、これは撮像
の際に前面側からの光入射と動作の時の浮遊ｉ［とを利
用するものである。

（先行技術） 高密度集積撮像素子アレイにおいて時々出会う問題は、
アレイ中を走る必要な配線が感光領域の一部を遮蔽する
ことになるため、光入力信号が減少してしまうことであ
る。通常この配線は、不透明材料（Ａｔ％Ｍｏ　）、金
属シリコン化合物、不透明多結晶シリコン、又は、せい
ぜい良くて半透明多結晶シリコンによって行われる。

このようなメタライゼイションによって、画素の信号対
雑音比（ＳｌＮ比）が直接減少する。

なぜなら、□光キャリア噴出個数は、どのような照明レ
ベルにおいても、実効噴出面積に直接関係するからであ
る。

同じ様な問題は、例えば、静電誘導光トランジスタ　（
Ｓ　Ｉ　ＰＴ）　型イメージセンナ（Ｖｋ記参考文献ｌ
、２）の場合に、浮遊感光電極に接して結合及び記憶の
ためのコンデンサを設けなければならないことからも生
じる。

第１図Ａに３１ＰＴの二次元プレイを略図的配線図とし
て示しである。ｘ−ｙアドレス決定Ｆｉ直交するＶｉ−
Ｈｉ配線によって行う。画素は、第１図ＢＩＣ示し之よ
うな浮遊ゲー）　　（ＦＧ）を有する光トランジスタで
ある。浮遊ゲートはゲートに接する固定コンデンサＣｆ
によって構成される。このデバイスのゲートハ光入力１
）　ｌ　Ｎ光ダイオードとして動作するので、第１図Ｂ
の点線枠で囲んだ、コンデンサＣｆを有するＰＩＮダイ
オードとして示される単純化した形態だけを考える。こ
のコンデンサの役割は、光積分期間の光学情報を記憶す
ること（詳細は参考文献１．２）　と、デバイス動作中
に浮遊電甑に逆バイアスを与えることである◎通常のＰ
型ゲート電障は、静電誘導によって垂直チャン半ル電流
を制御する◎この場合、この電流はソースＣ）とドレイ
ン０の間の電子の流れである。コンデンサはマトリック
ス配置におけるアドレス決定（この例の場合、垂直アド
レス決定）に用いられる。

そして、読み出した後にこのデバイスをリセットするの
にも用いられる。飽和露光は、通常、５ＩＰＴ画素のＣ
ｆの直によっても制限される（参考文献２）。

感光領域のポテンシャル損を補償するために、コンデン
サ電僑は通常（酸化インジウム錫の様な）透明導電材料
又は半透明多結晶シリコンで作られる。前者の材料を用
いるとＩＣ処理に制限が加わり、かつ、周辺回路（ＭＯ
Ｓ）製作と両立させることが困難になる。後者の材料は
、薄膜多結晶シリコン層の厚さを一様にすること及びド
ープレベル（すなわち、透明度）を劃−することが容易
でないので、用いることが困難であや、また、これは最
終的に感光領域を部分的に遮蔽するものである　（特に
、短波長において）０ 直接ゲート・アドレス・モード動作（参考文献１１、例
えば、ソース電陰但）ヲコンデンサ結合によって浮遊状
態に保持する場合においては、５ＩＰＴ画素のソースに
コンデンサを、また同じＩＫ感光領域のロスｔ−ｅこさ
せないように設ける必要がある。

画素の分離は、望ましくは深い溝を充填することによっ
て解決される。（参考文献３）以上、引用した参考文献
を示す。

参考文献ｌ　Ｊ、ニシザワ、Ｔ、タマムシ、Ｔ。

オーミ「静電誘導トランジスタ傘イメージセンサ」、Ｉ
　Ｅ　ＦＪＥ　　Ｔｒａｎｓ、、Ｂ１．、　Ｄｅｖ、　
ＥＤ　−２６、第１９７０〜１９７７貞（１９７９年）
参考文献２　　Ｊ、　　ニシザワ、Ｔ、タマムシ％　Ｓ
＋スズキ半導体工学中ｒ　Ｓ　Ｉ　’ｒイメージコンバ
ータＪ　Ｊ、　　ニシザワ、オーム編、ノース嗜ホーラ
ンド、１９８３年、第２１９〜２４２頁参考文献３１．
ｌぐ一ルンに、Ｈ，アンザイ、Ｊ、ニシザワ「イメージ
ングデバイスにおける調節可能ブルーミングとクロスト
ーク抑制」、ＩＥＥＢ　　Ｅｚ、Ｄｅｖ、Ｌｅｔｔ、、
ＥＤＬ−６、第２２９〜２３１自 （解決すべき問題点） 本発明の目的は、上記した受動回路素子（コンデンサ及
びオーミック配線）を狭い分離溝の中に埋め込むことに
よって、これらの素子が撮１象画素の感光領域を入射光
がら遮蔽してその面積を制限することがないようにする
撮像素子プレイを提供することである。こうすることに
よって、画素の雑音指数を変化させることなしに噴出光
学（ｍ号を直接的に増加させることになり、そのためＳ
／Ｎ比が改善される。

本発明の池の目的は、同じマスク工程と処理手Ｉ＠’を
用いて、分離溝に同時に埋設コンデンサ及び埋設配線の
少なくとも一方を形成する方法を提供することである。

（問題点を解決するための手段） 本発明の撮（！！素子アレイは、充積溝分離構造を有す
る高密度撮＠画素マトリックスからなるものであって、
画素周辺の分離溝の中に配線とコンデンサの少なくとも
一方を埋設することにより、実効感光面積を増加させる
ことによって撮像画素のＳ／Ｎ比の向上を図ったもので
ある。

コンデンサを埋設する場合、コンデンサの一方の電泳が
画素内の拡散領域であり、コンデンサの誘電体が分離溝
の側面を被覆する誘電体層であり、コンデンサの他方の
′心学が分離溝の中に充填された導電体の前記拡散領域
に対向する部分である。

本発明は、例えば、撮ＩＪ！！画素が静電誘導光トラン
ジスタである撮像素子アレイに旋用すると有効である。

本発明の上記のような撮像素子アレイの製作方法は、１
回のマスキングと、それに読〈一連の異方性ドライエツ
チングと等方性ＣＶＤ処理とにより、分離溝の形成及び
その中への所望形状の誘電体層及び導電体層の充填を行
うものである。

そして、この方法は、分１１１′＃の幅と一連の分離溝
充填処理における材料の種類とを適当に選択することに
より分離溝の役割を決めることを伴うものである。

（実施例） 第１図Ｂの導線化したＰＩＮダイオード−コンデンサ構
造を第２図に矩形セルのマトリックス配置として示す。

光ダイオード接続は図示していないが、コンデンサは第
１図Ａと同様に各水モライン（Ｖｉ）に接続される。隣
接するラインのコンデンサ（Ｖｉ−１、Ｖｉ−１−１）
　Ｊｄ分離し々ければならない。また、能動デバイス領
域も周辺領域から分離しなければならない。埋め込着れ
るコンデンサ電泳は各ラインに独ヱして接続されなけれ
ばならない。以下の断面は、上記した要求に対してここ
で提案する構造に対応している。すなわち、Ａ−Ａは共
通コンデンサ電泳を有する共通ライン（Ｖｉ）と隣接部
分に、Ｂ−Ｂ’は隣接するライン間の分離に、ｃ−ｃ’
はダミー画素内における埋設コンデンサ電泳への面コン
タクト形成に、Ｄ−Ｄ’ｄ撮隊領域の周辺での分離に対
すする。

コンデンサＣｆは、溝の中において、ｎ１板（１）とエ
ピタキシャル準真性層（２）を頁するＰＩＮダイオード
構造の通常ｒのｔｌｉ（８）と、反対１！玉として埋め
込まれ念導電、’ｌ　（５）と、それらの間に位置し溝
の壁を被覆している絶縁体（３）とによって形成される
。断面Ａ　−Ａ’の等価回路を第１図Ｃに示す。この図
は導電層（５）とｎ＋基板（１）との間に寄生容量Ｃｐ
１が存在することを示しているが、この容量は誘電体の
材料と厚さ、溝の形状を適当に選択することによって最
少にできる。

第１図りは第２図のより広い溝の断面Ｂ　−Ｂ’の等価
回路を示しており、隣接するラインＶｉとＶｉ−ｊ−７
・の間に別の寄生容ｔｃｐ２に一有するものである。こ
の寄生容量も、非電導性の溝充填材料（７）の種類と寸
法、及びＣｆの電１１埋め込んでいる絶縁体（３）を適
当に選択することにより最少にしなければならない。

本発明において提案する処理手中は、このようなデバイ
スの製作工程のは初の段階におけるものであり、第２図
の切面Ｅ　−Ｅ’に沿った断面として第６図に示しであ
る。

ｇｓｔｇａにおいて、出発エビタキ／ヤルｎ＋−ｎ−３
ｉ基板（ｄｅｐｉｘ　３〜９　μｍ　）を最初に熱酸化
しくｔｏｘ（１０００Ａ）　、次にＳｉ溝形成反応性イ
オンエツチング（ＲＩＥ）工程のための選択的エツチン
グマスクを形成するために、厚い（〜７０００　ＡＩ　
ＣＶＤ酸（ｅ［（４３ｆ被（１ｆｆル、　コれらの層に
第１のマスクでパターンを層成して、ＲＩＥ　（例えば
、ＣＦ４＋−Ｎ２プラズマの中で）により異方性エツチ
ングする。この工程において、全ての溝は両方の幅に線
引きする。

第６図すにおいて、５ｉＲＩＥ（例えば、ＣＣ７４−ｌ
−Ｎ２プラズマの中で）により深い（ｄｅｐｉより深い
）溝ヲ異方性工、ｌチングする。化学的りＩＪ−ニング
工程と酸化物マスク（４）、（３）の化学的除去の後に
、表面上に新しい熱酸化物層（３）ｔ−成長させて分離
層とコンデンサ誘電体層を形成する。

この厚さはＣｆのための要件に合うように調節する（画
素の周辺の長さ、と拡散ｆｆ甑（８）のジャンクション
深度Ｘ」ｐ＋も考慮に入れる）。

第６図Ｃにおいて、等方性ＣＶＤ多結晶Ｓｉ層（５）を
堆積する。その厚さは狭い方のＩＷ（第２図のＡ　−Ａ
’参照）の半分の幅以上であるので、狭い方の溝を完全
に埋めることになる。しがしなマの中で）によりこの開
口を通して溝の底の多結晶５ｉ（５）も除去できる。表
面においては、フォトレジスト（６）がコンデンサコン
タクト領域（第２図のｃ　−ｃ’参照）を保護する。層
（５）は最初がラトーフしｆｃ　（Ｐ　、　Ａｓ　）　
ＣＶ　Ｄ多結晶層であるか、又は、ドープしていないＣ
Ｖ　Ｄ　７−であってＰ又はＡｓを拡散又はイオン工人
によって後がらドープし念ものである。後者のイオン注
入によってドーグする方法は、？拡散層（８）に対面し
ている深さだけ多結晶５ｉ（５）ｔ−ドープすることに
よってＣｐｌを減らすことができる。

第６図ｄにおいて、ドープした多結晶８１を熱酸化する
。第６図ｅの等方性ＣＶＤ層（７）による２回目の溝充
填工程の後にこれを異方性エッチバックして広い方のｇ
を充填する。ＣＶＤ層（７）はむしろ絶縁体であるドー
グしていない多結晶Ｓｉ力、又ｕ例ｔケＣＶ　Ｄ　Ｓｉ
　０２　、Ｓｉｓ　Ｎ４　　カノイずれかであって良い
。その厚さは充填すべき広い方の溝の開口に合うように
調節しなければならない。第１図りのＣｐ２型の寄生容
量の直は主にこの誘電体層に依存する。

第６図ｆにブレーナ構造にし、パッシベーションした構
造を示す。通常、この工程において分離領域内のデバイ
ス処理工程が始まる。第６図ｇに、符号８で示したｒ拡
散層を形成し、メタライゼーション（９）をし次後の最
終構造を示す。

上記のものと対比すると、埋設される配線は、第３図に
概略的に示したように、隣接するラインを分離するため
に広い方の溝を利用する。この場合、断面Ａ−Ａに示す
ように、導電ｊｆｉ！ｊ　（５１は絶縁体（３）と非電
導性の溝充填材料（７）との間に挾っておジ、これにｃ
　−ｃ’で示されているようにコンタクトが設けである
。画素間及び画素と周辺部との間の従来の受動的溝分離
を、それぞれＢ　−Ｅ’、Ｄ　−Ｄ’に示しである。

第３図の切面Ｅ　−Ｅ’に沿う部分の処理手順を第７図
に示すが、これは埋め込んだコンデンサの場合と同様で
ある。大きな相違点は工程Ｃである。この場合、非導電
性の等方性ＣＶＤ／！（７）をまず堆積して、工程ｄに
おいてエッチバックして表面を保護被覆した後に導電層
（５）を作成して埋め込み配線を形成する。コンタクト
の形成及び最終Ｓａも図示しである。

第４図にｒ、埋設配線は基板（ｎ”）（＋＋用八へ、又
は、埋め込みＮ５０１）用（Ｂｌの接続に利用できるこ
とを示している口この変形によると、第７図ｄにおいて
、ドープした多結晶Ｓｉ層（５）を堆積する前に部分的
に充填された広い方の溝の底にある熱酸化物層金別の異
方性ＲＩＥによってエッチバックする必要がある。いず
れの場合にも、埋設配線をｎ＋ｇ板（１）又はｒ基板（
１０）中に形成さねぇ埋め込み層部分（１１）に接触さ
せ、表面のＡＬコンタクト（９１に接続する。

第５図は、上記した２つの方？Ｐ：を、組み合わせたも
のを示すもので、等価回路に従って浮遊ソースラインに
コンデンサを形成することができるものである。これは
、実施例においては両方ともドープし之多結晶５ｉ（５
）である第１及び第２の等方性溝充填ＣＶＤ層の間に形
成する。？領域（８）に対する寄生結合Ｃｐ５は、溝の
側面と第１のＣＶＤ層の間を適当に分離することにより
最少にすることができる。

実例として、Ｐ＋拡散深度Ｘｊｐ＋＝３μｍで１０×１
０μｍ２の正方形の画素において、溝の幅をｗ＜２μｍ
及びＷ（４μｍ、溝側面酸化物の厚さ２　ｔａｘ　＝　
１０００　Ｘとした場合、本発明の方法によって可能な
キャパシタンスｄｃ＝１２ｆＦ’になる。この値は、遠
慮素子アレイにおいて必要な目的を達成するコンデンサ
の容器としては通常十分なものである。

（発明の効果） 本発明の撮像素子アレイは、分離溝の中に配線やコンデ
ンサを埋め込み、画素の感光領域を配線やコンデンサに
よって遮蔽することがないようにしたので、検出される
信号を増加させ、Ｓ／Ｎ比全同上させることができる。

そして、本発明の撮像素子アレイの製作方法は、分離溝
の形成に際して多少の余分な工程全追加するだけで、上
記の様な高感質の撮像索子アレイを実現することができ
る。

４、　図面のＰＸｉｌ！拳な説明 第１図は静電誘導光トランジスタ（Ｓ　Ｉ　ＰＴ）型イ
メージセンサの説明図であって、Ａは水モ（Ｈｔｌ　及
び垂直（Ｖｉ）アドレスラインを有するＳ　Ｉ　Ｐ　Ｔ
撮像素子アレイのマトリックス配置の略図的配線図、Ｂ
は浮遊ゲート　（ＦＧ）、ソース（ｓ）、トレイン（Ｄ
）を有する５ＩＰＴで、説明の之めにゲート−ソースＰ
ＩＮダイオードとコンデンサＣｆを有する導線化した構
造を示す説明図、ＣはＦ’ＧとＳの間に寄生容置Ｃｐ１
を有する１本のラインとその直接隣接部との間の溝の中
のコンデンサの等師回路図、Ｄは隣接するライン間に結
合８ｔＣｐ２を有しラインに埋め込んだコンデンサを有
する画素の等両回路１図を示すものであり、第２図は矩
形ＰＩＮ画素アレイの溝の中の埋設コンデンサの配置図
と分！ｉ！構造の断面図であって、断面Ａ　−Ａ’は１
本のラインと隣接部分間、断面Ｂ　−Ｂ’は２本のライ
ン間、断面Ｃ−Ｃ′はダミーセル中のコンデンサコンタ
クト、断面Ｄ　−Ｄ’は撮像領域と周辺領域と周辺領域
の間、断面Ｅ　−Ｅ’は第６図の処理の流れを示すのに
用いる切面を示すものであり、第３図は矩形ＰＩＮ画素
アレイの溝の中の埋設配線の配置図と分離構造の断面図
であって、断面Ａ　−Ａ’は隣接ライン間、断面Ｂ　−
Ｂ’は同じラインの画素間、断面Ｃ−Ｃ’はダミーセル
中の埋設配線のコンタクト形成、断面Ｄ　−Ｄ’は撮像
領域と周辺領域の間を示すものであり、第４図は基板（
８）又は埋め込み層の）の表面に埋設配線を形成する方
法の説明図であり、第５図はソースライン（基板又は埋
込み層）にコンデンサを形成するために埋設コンデンサ
形成方法と埋設配線形成方法とを組み合わせたものの説
明図であって、浮遊ソース（ｐｓ）　　と６１、Ｇ２の
間にＣｐ３の畜生結合が存在することを示すものであり
、第６図は埋設コンデンサを形成する工程の流れを示す
図面であり、第７図は埋設配線を形成する工程の流れを
示す図面である。

１：ｎ＋嘆結晶Ｓｉ基板　ｚ　：　”−（準真性）エピ
タキシャルｉ　　３：熱酸化物層 ４：ＣＶＤ酸化物Ｉ＠５：多結晶Ｓｉ層（Ｐ又はＡｓで
最初から又は後からドープしたもの）６：７オトレジス
ト　７：等方性非導電性ＣｖＤ／ｌｌ　（ドープしてい
ない多結晶Ｓｉ又ｄ　５ｉ０２又は５ｉ３Ｎ４）　　８
：拡散Ｐ＋ジャンクション（至）９：メタライゼーショ
ン（Ａｔ） １０：Ｐタイプ基板５ｉ １１：ｎ“埋設層部分 特許出願人　　新技術開発事業団 （ほか２名） 出願人代理人　弁理士　佐　　藤　　文　　男第り図 Ａ ＣＤ Ｓ 駆４図 Ｆ’Ｓ 第５図

Claims (5)

【特許請求の範囲】
1. （１）充填溝分離構造を有する高密度撮像画素マトリッ
   クスからなる撮像素子アレイにおいて、画素周辺の分離
   溝の中に配線とコンデンサの少なくとも一方を埋設する
   ことにより、実効感光面積を増加させて撮像画素のＳ／
   Ｎ比の向上を図ったことを特徴とする撮像素子アレイ。
2. （２）コンデンサの一方の電極が画素内の拡散領域であ
   り、コンデンサの誘電体が分離溝の側面を被覆する誘電
   体層であり、コンデンサの他方の電極が分離溝の中に充
   填された導電体の前記拡散領域に対向する部分であるこ
   とを特徴とする特許請求の範囲第１項記載の撮像素子ア
   レイ。
3. （３）撮像画素が静電誘導光トランジスタであることを
   特徴とする特許請求の範囲第１項又は第２項記載の撮像
   素子アレイ。
4. （４）画素周辺の分離溝の中に配線とコンデンサの少な
   くとも一方が埋設された充填溝分離構造を有する高密度
   撮像画素マトリックスからなる撮像素子アレイの製作方
   法において、１回のマスキングとそれに続く一連の異方
   性ドライエッチングと等方性ＣＶＤ処理とにより、分離
   溝の形成及びその中への所望形状の誘電体層及び導電体
   層の充填を行うことを特徴とする撮像素子アレイの製作
   方法。
5. （５）分離溝の幅と一連の分離溝充填処理における材料
   の種類とを適当に選択することにより分離溝の役割を決
   めることを特徴とする特許請求の範囲第４項記載の撮像
   素子アレイの製作方法。