CN107507773A - 优化cmos图像传感器晶体管结构的方法 - Google Patents
优化cmos图像传感器晶体管结构的方法 Download PDFInfo
- Publication number
- CN107507773A CN107507773A CN201610413208.5A CN201610413208A CN107507773A CN 107507773 A CN107507773 A CN 107507773A CN 201610413208 A CN201610413208 A CN 201610413208A CN 107507773 A CN107507773 A CN 107507773A
- Authority
- CN
- China
- Prior art keywords
- polysilicon layer
- layer
- isolation structure
- groove isolation
- hard mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000003384 imaging method Methods 0.000 title claims abstract description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 94
- 229920005591 polysilicon Polymers 0.000 claims abstract description 94
- 238000002955 isolation Methods 0.000 claims abstract description 61
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 230000008569 process Effects 0.000 claims abstract description 11
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 230000005540 biological transmission Effects 0.000 claims description 6
- 238000000227 grinding Methods 0.000 claims description 6
- 230000000694 effects Effects 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000010276 construction Methods 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 description 18
- 238000007667 floating Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 241000208340 Araliaceae Species 0.000 description 2
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 2
- 235000003140 Panax quinquefolius Nutrition 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 235000008434 ginseng Nutrition 0.000 description 2
- 230000035699 permeability Effects 0.000 description 2
- 230000005622 photoelectricity Effects 0.000 description 2
- 206010034960 Photophobia Diseases 0.000 description 1
- 244000180577 Sambucus australis Species 0.000 description 1
- 235000018734 Sambucus australis Nutrition 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- OGFXBIXJCWAUCH-UHFFFAOYSA-N meso-secoisolariciresinol Natural products C1=2C=C(O)C(OC)=CC=2CC(CO)C(CO)C1C1=CC=C(O)C(OC)=C1 OGFXBIXJCWAUCH-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
- H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明提供一种优化CMOS图像传感器晶体管结构的方法,包括：提供半导体基底，定义像素区域、非像素区域，于像素区域形成浅沟槽隔离结构；浅沟槽隔离结构的底部、顶部及侧壁形成有介质层；底部的介质层表面低于顶部的介质层表面1000埃以上；依次覆盖第一多晶硅层、硬掩膜层，覆盖于浅沟槽隔离结构底部的第一多晶硅层表面与覆盖于浅沟槽隔离顶部的第一多晶硅层表面具有第一高度；刻蚀浅沟槽隔离结构对应的硬掩膜层；覆盖第二多晶硅层；研磨第二多晶硅层至暴露出硬掩膜层，硬掩膜层起到停止层的作用；采用图形化工艺刻蚀第一多晶硅层和/或第二多晶硅层在浅沟槽隔离结构对应处形成第三多晶硅层，第三多晶硅层上表面趋于平整。
Description
技术领域
本发明涉及图像传感器领域，尤其涉及一种优化CMOS图像传感器晶体管结构的方法。
背景技术
图像传感器是将光信号转化为电信号的半导体器件，图像传感器具有光电转换元件。
图像传感器按又可分为互补金属氧化物（CMOS）图像传感器和电荷耦合器件（CCD）图像传感器。CCD图像传感器的优点是对图像敏感度较高且噪声小，但是CCD图像传感器与其他器件的集成比较困难，而且CCD图像传感器的功耗较高。相比之下，CMOS图像传感器具有工艺简单、易与其他器件集成、体积小、重量轻、功耗小、成本低等优点。因此，随着技术发展，CMOS图像传感器越来越多地取代CCD图像传感器应用于各类电子产品中。目前CMOS图像传感器已经广泛应用于静态数码相机、照相手机、数码摄像机、医疗用摄像装置（例如胃镜）、车用摄像装置等。
图像传感器的核心元件是像素单元（Pixel），像素单元直接影响图像传感器的尺寸大小、暗电流水平、噪声水平、成像通透性、图像色彩饱和度和图像缺陷等等因素。
一直以来，一对矛盾的因素一起推动图像传感器向前发展：
1. 经济因素：一个晶圆可产出的图像传感器芯片越多，则图像传感器芯片的成本越低，而像素单元占据整个图像传感器芯片的大部分面积，因此，为了节省成本，要求像素单元的尺寸制作得较小，也就是说，出于经济因素考虑，要求图像传感器中像素单元的尺寸缩小。
2. 图像质量因素：为了保证图像质量，特别是为了保证光线敏感度、色彩饱和度和成像通透性等指标，需要有足够的光线入射到像素单元的光电转换元件（通常采用光电二极管）中，而较大的像素单元能够有较大的感光面积接受光线，因此，较大的像素单元原则上可以提供较好的图像质量；此外，像素单元中除了光电转换元件外，还有相当部分的开关器件，例如重置晶体管、传输晶体管和放大器件（如源跟随晶体管），这些器件同样决定着暗电流、噪声和图像缺陷等，从图像质量角度考虑，原则上大器件的电学性能更好，有助于形成质量更好的图像；为此可知，出于图像质量因素考虑，要求图像传感器中像素单元的尺寸增大。
可以明显得看到，如何协调上述矛盾以取得最优化的选择，是图像传感器业界一直面临的问题。
现有图像传感器中，通常具有由一个一个像素单元组成的像素阵列（array），从版图层面看，多个像素单元可以拼在一起组合成一个完整的像素阵列，并且根据需要像素单元的形状可以是矩形，正方形，多边形（三角形，五边形，六边形）等等。
现有图像传感器中，像素单元的结构可以分为光电转换元件加3晶体管结构，光电转换元件加4晶体管结构或者光电转换元件加5晶体管结构。光电转换元件加3晶体管结构具体是光电转换元件直接电连接浮置扩散区，光电转换元件中产生的光生电子储存于浮置扩散区中，在复位晶体管（RST）和行选通晶体管（SEL）的时序控制下，将光生电子通过源跟随器（SF）转换输出。
请参考图1，示出了光电转换元件加4晶体管结构的剖面示意图。光电转换元件115通常为光电二极管（Photo diode，PD），光电转换元件115通过转移晶体管114电连接浮置扩散区113（FD），引线L3（引线通常包括插塞和互连线等）电连接转移晶体管114的栅极。源跟随晶体管112电连接浮置扩散区113，源跟随晶体管112用于将浮置扩散区113中形成的电位信号放大，引线L2电连接源跟随（放大）晶体管112的栅极。复位晶体管111一端电连接电源VDD，另一端电连接浮置扩散区113，以对浮置扩散区113的电位进行复位，引线L1电连接复位晶体管111的栅极。从中可知，光电转换元件加4晶体管结构是光电转换元件加在3晶体管结构基础上，在光电转换元件115和浮置扩散区113之间增加传输晶体管114。传输晶体管114可以有效地抑止杂讯，光电转换元件加4晶体管结构可以得到更好的图像质量，逐渐成为业界的主导结构。此外，可以多个光电转换元件共享一套4晶体管器件，以便节省芯片面积，这种结构也被认为是4晶体管结构。
在CMOS的晶体管结构中，需要在一定区域的浅沟槽隔离结构表面形成表面趋于均匀的多晶硅层，通过加电极于多晶硅层上进行控制，现有的工艺制程中很难形成界面趋于平整的多晶硅层，往往导致控制能力的不足。
综上所述，亟需一种优化CMOS图像传感器晶体管结构的方法以克服现有图像传感器的缺陷。
发明内容
本发明解决的问题是提供一种优化CMOS图像传感器晶体管结构的方法，以通过工艺实现位于浅沟槽隔离表面的多晶硅层表面平整，提高图像传感器的性能，同时控制图像传感器的成本。
为解决上述问题，本发明提供一种优化CMOS图像传感器晶体管结构的方法,包括：
S100：提供半导体基底，定义像素区域、非像素区域，于像素区域形成浅沟槽隔离结构；浅沟槽隔离结构的底部、顶部及侧壁形成有介质层；所述底部的介质层表面低于顶部的介质层表面1000埃以上；
S200：依次覆盖第一多晶硅层、硬掩膜层，覆盖于浅沟槽隔离结构底部的第一多晶硅层表面与覆盖于浅沟槽隔离顶部的第一多晶硅层表面具有第一高度；
S300：刻蚀浅沟槽隔离结构对应的硬掩膜层；
S400：覆盖第二多晶硅层；研磨第二多晶硅层至暴露出硬掩膜层，硬掩膜层起到停止层的作用；
S500：采用图形化工艺刻蚀第一多晶硅层和/或第二多晶硅层在浅沟槽隔离结构对应处形成第三多晶硅层，所述的的第三多晶硅层上表面低于浅沟槽隔离结构顶部，并且趋于平整。
优选的，于所述S500步骤前，去除硬掩膜层。
优选的，于所述S500步骤前，去除硬掩膜层，再覆盖一层第二硬掩膜层。
优选的，对应于浅沟槽隔离结构底部的半导体基底内部分区域作为光电二极管的光生载流子收集区；所述第三多晶硅层作为传输晶体管的栅极。
优选的，所述浅沟槽隔离结构的底部的介质层厚度小于等于100埃。
优选的，所述步骤S400中，研磨第二多晶硅层至暴露出硬掩膜层之后，对应于浅沟槽隔离结构的第二多晶硅层表面的最低点和最高点的高度差为第二高度，所述第二高度小于第一高度的三分之一。
优选的，所述步骤S500中，所述趋于平整是指：第三多晶硅层表面的最低点和最高点的高度差具有第三高度，所述第三高度小于第一高度的三分之一。
与现有技术相比，本发明的技术方案具有以下优点：
1.通过铺设第二层多晶硅层并采用硬掩膜层作为阻挡层，能在减薄研磨第二多晶硅层时保证界面的平整。
2. 再在平整的第二多晶硅层的基础上进行刻蚀形成位于浅沟槽隔离内部平整的多晶硅层结构。
3. 工艺与现有技术兼容，可应用于平面图像传感器结构或三维立体图像传感器结构。
附图说明
图1是现有图像传感器中像素单元的剖面结构示意图；
图2至图11是本发明第一实施例所提供的优化CMOS图像传感器晶体管结构的方法各个步骤的结构示意图。
图12至图19是本发明第二实施例所提供的优化CMOS图像传感器晶体管结构的方法各个步骤的结构示意图
图20为本发明实施例中所提供的优化CMOS图像传感器晶体管结构的方法步骤示意图。
具体实施方式
现有CMOS图像传感器晶体管的形成过程中，在需要于浅沟槽隔离结构形成多晶硅层，通常直接铺设多晶硅层进行刻蚀，在刻蚀过程中难以形成表面平整的结构，影响对晶体管的控制。
为此，本发明提出了一种优化CMOS图像传感器晶体管结构的方法,包括：
S100：提供半导体基底，定义像素区域、非像素区域，于像素区域形成浅沟槽隔离结构；浅沟槽隔离结构的底部、顶部及侧壁形成有介质层；所述底部的介质层表面低于顶部的介质层表面1000埃以上；
S200：依次覆盖第一多晶硅层、硬掩膜层，覆盖于浅沟槽隔离结构底部的第一多晶硅层表面与覆盖于浅沟槽隔离顶部的第一多晶硅层表面具有第一高度；
S300：刻蚀浅沟槽隔离结构对应的硬掩膜层；
S400：覆盖第二多晶硅层；研磨第二多晶硅层至暴露出硬掩膜层，硬掩膜层起到停止层的作用；
S500：采用图形化工艺刻蚀第一多晶硅层和/或第二多晶硅层在浅沟槽隔离结构对应处形成第三多晶硅层，所述的的第三多晶硅层上表面低于浅沟槽隔离结构顶部，并且趋于平整。
下面，结合具体实施方式对本发明进行说明，请参考图2至图11，是本发明第一实施例所提供的优化CMOS图像传感器晶体管结构的方法各个步骤的结构示意图；图2中，提供半导体基底100，定义像素区域、非像素区域，本实例中显示的为像素区域的结构，根据具体情况非像素区域可以进行特定的设计，像素区域形成浅沟槽隔离结构110，浅沟槽隔离结构110的底部、顶部及侧壁形成有介质层；浅沟槽隔离结构110的底部的介质层200厚度小于等于100埃。底部的介质层200表面低于顶部的介质层220表面1000埃以上；形成浅沟槽隔离结构110的方式为现有工艺制程，一般采用硬掩膜层300对半导体基底100进行刻蚀。请继续参考图3、图4，依次覆盖第一多晶硅层400、硬掩膜层500，覆盖于浅沟槽隔离结构110底部的第一多晶硅层表面与覆盖于浅沟槽隔离顶部的第一多晶硅层表面具有第一高度H1；请继续参考图5，刻蚀浅沟槽隔离结构对应的硬掩膜层；此时形成有缺口区域510， 图6中，继续覆盖第二多晶硅层600，第二多晶硅层600覆盖硬掩膜层500和缺口区域510；图7中研磨第二多晶硅层600至暴露出硬掩膜层500，硬掩膜层500起到停止层的作用，研磨第二多晶硅层600至暴露出硬掩膜层500之后，对应于浅沟槽隔离结构110的第二多晶硅层600表面的最低点和最高点的高度差为第二高度H2，所述第二高度H2小于第一高度H1的三分之一；图8至图10中去除硬掩膜层500，再覆盖一层第二硬掩膜层700，并进一步打开浅沟槽隔离结构110对应的区域，采用第二硬掩膜层700能更有利于刻蚀浅沟槽隔离结构11对应多晶硅层；图11中采用图形化工艺刻蚀第一多晶硅层400和/或第二多晶硅层600在浅沟槽隔离结构110对应处形成第三多晶硅层800，所述的的第三多晶硅层800上表面低于浅沟槽隔离结构顶部，并且趋于平整。趋于平整是指：第三多晶硅层800表面的最低点和最高点的高度差具有第三高度H3，所述第三高度H3小于第一高度H1的三分之一。对应于浅沟槽隔离结构底部的半导体基底110内部分区域作为光电二极管的光生载流子收集区900；所述第三多晶硅层800作为传输晶体管的栅极。
请参考图12至图19，是本发明第一实施例所提供的优化CMOS图像传感器晶体管结构的方法各个步骤的结构示意图；图12中，提供半导体基底100’，定义像素区域、非像素区域，本实例中显示的为像素区域的结构，根据具体情况非像素区域可以进行特定的设计，像素区域形成浅沟槽隔离结构110’，浅沟槽隔离结构110’的底部、顶部及侧壁形成有介质层；浅沟槽隔离结构110’的底部的介质层200’厚度小于等于100埃。底部的介质层200’表面低于顶部的介质层220’表面1000埃以上；形成浅沟槽隔离结构110’的方式为现有工艺制程，一般采用硬掩膜层300’对半导体基底100’进行刻蚀。请继续参考图13、图14，依次覆盖第一多晶硅层400’、硬掩膜层500’，覆盖于浅沟槽隔离结构110’底部的第一多晶硅层表面与覆盖于浅沟槽隔离顶部的第一多晶硅层表面具有第一高度H1；请继续参考图15，刻蚀浅沟槽隔离结构对应的硬掩膜层；此时形成有缺口区域510’， 图16中，继续覆盖第二多晶硅层600’，第二多晶硅层600’覆盖硬掩膜层500’和缺口区域510’；图17中研磨第二多晶硅层600’至暴露出硬掩膜层500’，硬掩膜层500’起到停止层的作用，研磨第二多晶硅层600’至暴露出硬掩膜层500’之后，对应于浅沟槽隔离结构110’的第二多晶硅层600’表面的最低点和最高点的高度差为第二高度H2，所述第二高度H2小于第一高度H1的三分之一；图18至图19中去除硬掩膜层500’，采用图形化工艺刻蚀第一多晶硅层400’和/或第二多晶硅层600’在浅沟槽隔离结构110’对应处形成第三多晶硅层800’，所述的的第三多晶硅层800’上表面低于浅沟槽隔离结构顶部，并且趋于平整。趋于平整是指：第三多晶硅层800’表面的最低点和最高点的高度差具有第三高度H3，所述第三高度H3小于第一高度H1的三分之一。对应于浅沟槽隔离结构底部的半导体基底110’内部分区域作为光电二极管的光生载流子收集区900’；所述第三多晶硅层800’作为传输晶体管的栅极。
请继续参考图20，图20为本发明实施例中所提供的优化CMOS图像传感器晶体管结构的方法步骤示意图，包括：S100：提供半导体基底，定义像素区域、非像素区域，于像素区域形成浅沟槽隔离结构；浅沟槽隔离结构的底部、顶部及侧壁形成有介质层；所述底部的介质层表面低于顶部的介质层表面1000埃以上；
S200：依次覆盖第一多晶硅层、硬掩膜层，覆盖于浅沟槽隔离结构底部的第一多晶硅层表面与覆盖于浅沟槽隔离顶部的第一多晶硅层表面具有第一高度；
S300：刻蚀浅沟槽隔离结构对应的硬掩膜层；
S400：覆盖第二多晶硅层；研磨第二多晶硅层至暴露出硬掩膜层，硬掩膜层起到停止层的作用；
S500：采用图形化工艺刻蚀第一多晶硅层和/或第二多晶硅层在浅沟槽隔离结构对应处形成第三多晶硅层，所述的的第三多晶硅层上表面低于浅沟槽隔离结构顶部，并且趋于平整。
本发明中：
1. 通过铺设第二层多晶硅层并采用硬掩膜层作为阻挡层，能在减薄研磨第二多晶硅层时保证界面的平整。
2. 再在平整的第二多晶硅层的基础上进行刻蚀形成位于浅沟槽隔离内部平整的多晶硅层结构。
3. 工艺与现有技术兼容，可应用于平面图像传感器结构或三维立体图像传感器结构。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (7)
1.一种优化CMOS图像传感器晶体管结构的方法,其特征在于:
S100：提供半导体基底，定义像素区域、非像素区域，于像素区域形成浅沟槽隔离结构；浅沟槽隔离结构的底部、顶部及侧壁形成有介质层；所述底部的介质层表面低于顶部的介质层表面1000埃以上；
S200：依次覆盖第一多晶硅层、硬掩膜层，覆盖于浅沟槽隔离结构底部的第一多晶硅层表面与覆盖于浅沟槽隔离顶部的第一多晶硅层表面具有第一高度；
S300：刻蚀浅沟槽隔离结构对应的硬掩膜层；
S400：覆盖第二多晶硅层；研磨第二多晶硅层至暴露出硬掩膜层，硬掩膜层起到停止层的作用；
S500：采用图形化工艺刻蚀第一多晶硅层和/或第二多晶硅层在浅沟槽隔离结构对应处形成第三多晶硅层，所述的的第三多晶硅层上表面低于浅沟槽隔离结构顶部，并且趋于平整。
2.根据权利要求1所述的优化CMOS图像传感器晶体管结构的方法，其特征在于，于所述S500步骤前，去除硬掩膜层。
3.根据权利要求1所述的优化CMOS图像传感器晶体管结构的方法，其特征在于，于所述S500步骤前，去除硬掩膜层，再覆盖一层第二硬掩膜层。
4.根据权利要求1所述的优化CMOS图像传感器晶体管结构的方法，其特征在于，对应于浅沟槽隔离结构底部的半导体基底内部分区域作为光电二极管的光生载流子收集区；所述第三多晶硅层作为传输晶体管的栅极。
5.根据权利要求1所述的优化CMOS图像传感器晶体管结构的方法，其特征在于，所述浅沟槽隔离结构的底部的介质层厚度小于等于100埃。
6.根据权利要求1所述的优化CMOS图像传感器晶体管结构的方法，其特征在于，所述步骤S400中，研磨第二多晶硅层至暴露出硬掩膜层之后，对应于浅沟槽隔离结构的第二多晶硅层表面的最低点和最高点的高度差为第二高度，所述第二高度小于第一高度的三分之一。
7.根据权利要求1所述的优化CMOS图像传感器晶体管结构的方法，其特征在于，所述步骤S500中，所述趋于平整是指：第三多晶硅层表面的最低点和最高点的高度差具有第三高度，所述第三高度小于第一高度的三分之一。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610413208.5A CN107507773B (zh) | 2016-06-14 | 2016-06-14 | 优化cmos图像传感器晶体管结构的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610413208.5A CN107507773B (zh) | 2016-06-14 | 2016-06-14 | 优化cmos图像传感器晶体管结构的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107507773A true CN107507773A (zh) | 2017-12-22 |
| CN107507773B CN107507773B (zh) | 2021-09-17 |
Family
ID=60678473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610413208.5A Active CN107507773B (zh) | 2016-06-14 | 2016-06-14 | 优化cmos图像传感器晶体管结构的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107507773B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115831722A (zh) * | 2023-01-09 | 2023-03-21 | 合肥新晶集成电路有限公司 | 半导体结构的制备方法 |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3892608A (en) * | 1974-02-28 | 1975-07-01 | Motorola Inc | Method for filling grooves and moats used on semiconductor devices |
| US4635090A (en) * | 1980-09-17 | 1987-01-06 | Hitachi, Ltd. | Tapered groove IC isolation |
| US4751198A (en) * | 1985-09-11 | 1988-06-14 | Texas Instruments Incorporated | Process for making contacts and interconnections using direct-reacted silicide |
| JPS63204740A (ja) * | 1987-02-20 | 1988-08-24 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0196945A (ja) * | 1987-10-09 | 1989-04-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH02226742A (ja) * | 1989-02-28 | 1990-09-10 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| CN1257609A (zh) * | 1997-03-26 | 2000-06-21 | 艾利森电话股份有限公司 | 制造平面沟槽的方法 |
| CN101147265A (zh) * | 2005-06-08 | 2008-03-19 | 夏普株式会社 | 沟槽型mosfet及其制造方法 |
| CN101645421A (zh) * | 2008-08-04 | 2010-02-10 | 中芯国际集成电路制造(上海)有限公司 | Cmos图像传感器及其形成方法、半导体器件形成方法 |
| CN102339743A (zh) * | 2010-07-15 | 2012-02-01 | 中芯国际集成电路制造(上海)有限公司 | 一种多晶硅平坦化方法 |
| CN102770947A (zh) * | 2009-10-20 | 2012-11-07 | 维西埃-硅化物公司 | 超高密度功率沟槽式金属氧化物半导体场效应晶体管 |
| CN103000651A (zh) * | 2012-12-24 | 2013-03-27 | 上海宏力半导体制造有限公司 | Cmos图像传感器的形成方法 |
| CN103337507A (zh) * | 2013-06-27 | 2013-10-02 | 上海宏力半导体制造有限公司 | 图像传感器及其形成方法 |
| CN103824764A (zh) * | 2012-11-19 | 2014-05-28 | 上海华虹宏力半导体制造有限公司 | 一种沟槽型mos器件中沟槽栅的制备方法 |
| CN104078346A (zh) * | 2014-07-23 | 2014-10-01 | 上海华虹宏力半导体制造有限公司 | 半导体器件的平坦化方法 |
| CN105575899A (zh) * | 2014-10-30 | 2016-05-11 | 台湾积体电路制造股份有限公司 | 用于具有不同图案密度的半导体器件的等栅极高度控制方法 |
-
2016
- 2016-06-14 CN CN201610413208.5A patent/CN107507773B/zh active Active
Patent Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3892608A (en) * | 1974-02-28 | 1975-07-01 | Motorola Inc | Method for filling grooves and moats used on semiconductor devices |
| US4635090A (en) * | 1980-09-17 | 1987-01-06 | Hitachi, Ltd. | Tapered groove IC isolation |
| US4751198A (en) * | 1985-09-11 | 1988-06-14 | Texas Instruments Incorporated | Process for making contacts and interconnections using direct-reacted silicide |
| JPS63204740A (ja) * | 1987-02-20 | 1988-08-24 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0196945A (ja) * | 1987-10-09 | 1989-04-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH02226742A (ja) * | 1989-02-28 | 1990-09-10 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| CN1257609A (zh) * | 1997-03-26 | 2000-06-21 | 艾利森电话股份有限公司 | 制造平面沟槽的方法 |
| CN101147265A (zh) * | 2005-06-08 | 2008-03-19 | 夏普株式会社 | 沟槽型mosfet及其制造方法 |
| CN101645421A (zh) * | 2008-08-04 | 2010-02-10 | 中芯国际集成电路制造(上海)有限公司 | Cmos图像传感器及其形成方法、半导体器件形成方法 |
| CN102770947A (zh) * | 2009-10-20 | 2012-11-07 | 维西埃-硅化物公司 | 超高密度功率沟槽式金属氧化物半导体场效应晶体管 |
| CN102339743A (zh) * | 2010-07-15 | 2012-02-01 | 中芯国际集成电路制造(上海)有限公司 | 一种多晶硅平坦化方法 |
| CN103824764A (zh) * | 2012-11-19 | 2014-05-28 | 上海华虹宏力半导体制造有限公司 | 一种沟槽型mos器件中沟槽栅的制备方法 |
| CN103000651A (zh) * | 2012-12-24 | 2013-03-27 | 上海宏力半导体制造有限公司 | Cmos图像传感器的形成方法 |
| CN103337507A (zh) * | 2013-06-27 | 2013-10-02 | 上海宏力半导体制造有限公司 | 图像传感器及其形成方法 |
| CN104078346A (zh) * | 2014-07-23 | 2014-10-01 | 上海华虹宏力半导体制造有限公司 | 半导体器件的平坦化方法 |
| CN105575899A (zh) * | 2014-10-30 | 2016-05-11 | 台湾积体电路制造股份有限公司 | 用于具有不同图案密度的半导体器件的等栅极高度控制方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115831722A (zh) * | 2023-01-09 | 2023-03-21 | 合肥新晶集成电路有限公司 | 半导体结构的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107507773B (zh) | 2021-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE49793E1 (en) | Image sensors including conductive pixel separation structures | |
| US9385152B2 (en) | Solid-state image pickup device and image pickup system | |
| TWI445167B (zh) | 固態成像器件，其製造方法及電子裝置 | |
| US20060038252A1 (en) | Reduced crosstalk sensor and method of formation | |
| US20130307040A1 (en) | Image sensors and methods of fabricating the same | |
| US8614113B2 (en) | Image sensor and method of fabricating the same | |
| JP2014011304A (ja) | 固体撮像装置 | |
| JP2014229810A (ja) | 固体撮像装置、および電子機器 | |
| US10720463B2 (en) | Backside illuminated image sensor with three-dimensional transistor structure and forming method thereof | |
| JP2013214616A (ja) | 固体撮像装置、固体撮像装置の製造方法及び電子機器 | |
| TWI389308B (zh) | 影像感測器之雙重隔離 | |
| JP5031216B2 (ja) | 撮像装置の製造方法 | |
| CN107507842A (zh) | 优化cmos图像传感器晶体管结构的方法 | |
| CN107507773A (zh) | 优化cmos图像传感器晶体管结构的方法 | |
| US20230005971A1 (en) | Image sensor and method of fabricating the same | |
| US20220165774A1 (en) | Image sensor including a pixel seperation structure | |
| US9653506B2 (en) | Image sensor and method for fabricating the same | |
| KR100997329B1 (ko) | 이미지센서 및 그 제조방법 | |
| JP5943025B2 (ja) | 固体撮像装置、及び電子機器 | |
| US8183083B2 (en) | Method for manufacturing back side illumination image sensor | |
| KR100855960B1 (ko) | 기판 스트레스를 억제할 수 있는 ｃｍｏｓ 이미지 소자 및그 제조방법 | |
| JP2019134186A (ja) | 固体撮像装置 | |
| TWI796083B (zh) | 影像感測器及其製造方法 | |
| KR100612423B1 (ko) | 씨모스 이미지 센서 | |
| JP5539426B2 (ja) | 撮像装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |