JPH02226742A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、素子間分離のために溝形分離構造を用いた
半導体装置の製造方法に関し、さらに詳しくは、溝形分
離のための深溝を埋め込んだ後の表面平担化方法の改良
に係るものである。

（従来の技術） 従来例でのこの種の素子間分離のための深溝による溝形
分離構造を用いた半導体装置において、その溝形分離構
造の主要な製造工程の概要を第２図（ａ）ないしくｅ）
に示す。

すなわち、これらの第２図（ａ）ないしくｅ）に示す従
来例方法において、深溝による溝形分離構造を用いた半
導体装置は、まず、半導体基板ｌの主面上に第１の酸化
膜２ａを形成した上で、溝形分離領域に対応する部分の
酸化膜２ａを選択的にバターニング除去して開口させ、
かつこのバターニングされた第１の酸化膜２ａをマスク
に用い、半導体基板ｌに異方性エツチングを施して所定
深さの深溝Ｇｌを形成する（第２図（ａ））。

ついで、前記マスクに用いた第１の酸化膜２ａを除去し
た後、前記深溝Ｇ１の内壁面、内底面を含む半導体基板
ｌの表面に第２の酸化膜２ｂと窒化膜３とを順次に形成
し、さらに、これらの上に多結晶シリコン＠４を堆積さ
せて、冬服２ｂ、３で覆われた深溝Ｇ１内を充分に埋め
込むが、このとき、深溝Ｇ。

の中心部に該当する多結晶シリコン膜４の表面部にあっ
ては、〈ぼみＧ２が残存することになる（同図（ｂ））
。

次に、前記くぼみＧ２の部分を一旦、平坦化させるため
に、このくぼみＧ２の部分を含む多結晶シリコン膜４上
にフォトレジストなどの膜を形成するが、くぼみＧ２の
横幅が充分に狭い限りにおいては、このくぼみＧ２上で
のフォトレジスト膜５が平坦に塗布される（同図（Ｃ）
）ものであり、偽って、くぼみＧ２の横幅を狭くするた
めに、前記多結晶シリコン膜４の堆積膜厚は、これを厚
くするほど好ましいと云える。

続いて、前記フォトレジスト膜５と多結晶シリコン膜４
とのそれぞれを、共にエツチング速度のは輩等しいガス
を用い、その多結晶シリコン膜４の高さ位置が、前記半
導体基板！の表面以下になる深さまでエッチバックする
が、このエッチバック操作によれば、上層側のフォトレ
ジスト膜５での表面形状が充分に反映されて、可及的に
平坦性を保持したま蔦で、このフォトレジスト膜５と共
々に下層側の多結晶シリコンＭ４を所定の深さにエツチ
ング除去し得るのであり、この結果、前記第２の酸化膜
２ｂと窒化膜３とで覆われた深溝Ｇ、内は、上部に所定
深さの空間部６を残して、表面７が平坦な多結晶シリコ
ン膜４で充填された状態になる（同図（ｄ））。

最後に、前記深溝Ｇｌ内に上部の空間部６を残して充填
された多結晶シリコン膜４の表面７部を選択酸化処理す
ることにより、こ嶌では、上部に残された空間部６が第
３の酸化膜２ｃによってキャッピングされるもので、こ
のとき、前記窒化膜３がこの第３の酸化膜２ｃの形成時
の応力を緩和するための役割を果すことになるもので（
同図（ｅ））、以上の各工程を経て、所期通りの深溝に
よる溝形分離構造を製造し得るのである。

〔発明が解決しようとする課題〕

こ＼で、深溝による溝形分離構造を得るための従来例方
法においては、前記したように、深溝を埋め込む多結晶
シリコン膜にあって、その表面に残存するくぼみを可及
的に平担化させるために、エッチバック法を用いている
が、このエッチバック法においては、フォトレジスト膜
と多結晶シリコン膜とのエツチング速度をはメ等しくさ
せるべく、エツチングガスとしての酸素および弗素系ガ
スの混合比などの各エツチング条件を設定するのに手間
がかよると云う不利があり、また、一方では、同多結晶
シリコン膜の堆積膜厚を充分に厚くする必要があるなど
の問題点があった。

この発明は、従来のこのような問題点を解消するだめに
なされたもので、その目的とするところは、酸化膜と窒
化膜とで覆われた深溝内を埋め込む多結晶シリコン膜に
対し、その表面平担化のためのエツチング手段として、
従来方法でのようなエッチバック法を用いずに、これと
同等、もしくは、それ以上の効果を得られるようにした
。この種の半導体装置の製造方法、こ工では、半導体装
置における溝形分離構造を得るための製造方法を提供す
ることである。

（Ｂ題を解決するための手段） 前記目的を達成するために、この発明に係る半導体装置
の製造方法は、酸化膜と窒化膜とで覆われた深溝内を埋
め込む多結晶シリコン膜に対し、その平担化のための手
段として、従来方法でのようなエッチバック法に替え、
選択酸化法を通用することで、同様に溝形分離構造を得
られるようにしたものである。

すなわち、この発明は、素子間分離のために溝形分離構
造を用いた半導体装置の製造方法であって、半導体基板
の主面上に、溝形分離領域に対応する部分を除いて第１
の酸化膜を形成し、かつこの第１の酸化膜をマスクにし
て、半導体基板に所定深さの深溝を形成する工程と、前
記第１の酸化膜の除去後、前記深溝の内壁面、内底面お
よび半導体基板の表面に、第２の酸化膜および窒化膜を
順次に形成し、かつこれらの酸化農場よび窒化膜で覆わ
れた深溝内にあって、中心部表面に残存するくぼみの下
端部が、前記窒化膜の表面以上に位置する厚さに、多結
晶シリコン膜を堆積させて埋め込む工程と、前記多結晶
シリコン膜を半導体基板の表面以下の深さまで選択酸化
処理して、未酸化の多結晶シリコン膜との界面を平坦に
させた第３の酸化膜を形成する工程と、前記第３の酸化
膜を除去し、前記第２の酸化膜および窒化膜で覆われた
深溝内の上部に所定深さの空間部を残して、前記多結晶
シリコン膜の平坦にされた表面を露出させる工程とを、
少なくとも含むことを特徴とする半導体装置の製造方法
である。

（作　　　用） 従って、この発明方法においては、酸化膜と窒化膜とで
覆わ九た深溝内゛を埋め込む多結晶シリコン膜の堆積厚
さを、深溝の中心部表面に残存するくぼみの下端部が、
窒化膜の表面以上に位置する程度に設定しておき、この
状態で、多結晶シリコン膜を半導体基板の表面以下の深
さまで選択酸化処理するようにしたから、未酸化の多結
晶シリコン膜との界面を平坦にでき、かつまた、こ＼で
の酸化部分を除去することによって、この平坦にされた
表面を、深溝内の上部に所定深さの空間部を残して露出
できるのであり、このようにして、深溝内を埋め込む多
結晶シリコン膜の表面を平担化させ得るのである。

（実　施　例） 以下、この発明に係る半導体装置の製造方法の一実施例
につき、第１図を参照して詳細に説明する。

第１図（ａ）ないしくｅ）はこの実施例方法を通用した
深溝による溝形分離構造を用いた半導体装置の主要な製
造工程の概要を順次模式的に示すそれぞれに断面図であ
る。

すなわち、これらの第１図（ａ）ないしくｅ）に示す実
施例方法において、深溝による溝形分離構造を用いた半
導体装置は、まず、前記した従来例方法の場合と同様に
、半導体基板１１の主面上に第１の酸化膜１２ａを形成
した上で、溝形分離領域に対応する部分の酸化膜１２ａ
を選択的にパターニング除去して開口させ、かつこのバ
ターニングされた第１の酸化膜１２ａをマスクに用い、
半導体基板ｌに異方性エツチングを施して所定深さの深
溝Ｇ、を形成する（第１図（ａ））。

ついで、前記マスクに用いた第１の酸化膜１２ａを除去
した後、前記深溝Ｇ１の内壁面、内底面を含む半導体基
板１１の表面にあって、同様に第２の酸化［１２ｂと窒
化膜１３とを順次に形成し、さらに、これらの上に多結
晶シリコン膜１４を堆積させて、これらの冬服１２ｂ、
１３で覆われた深溝６１内を充分に埋め込むが、この場
合、前記した従来例方法においては、多結晶シリコン膜
の堆積膜厚を厚くするほど、つまり、深溝Ｇ、の中心部
表面に残存するくぼみＧ２が小さいほど好ましいもので
あったが、この実施例方法では、〈ぼみＧ２の下端部が
前記窒化＠１３の表面以上に位置する程度の堆積厚さで
あれば充分である（同図（ｂ））。

次に、前記多結晶シリコン膜１４を半導体基板１１の表
面以下になる深さまで選択的に酸化処理することによっ
て、第３の酸化膜１２ｃを形成する（同図（Ｃ））。こ
藁で、この選択酸化処理に際し、前記半導体基板１１に
対しては、先にその表面を覆っている窒化膜１３がマス
クとして作用することになるもので、またこのとき、第
３の酸化膜１２ｃの表面には、前記くぼみＧ２の形状を
反映したくぼみＧ３が形成されることになるが、この第
３の酸化膜１２ｃと未酸化の多結晶シリコン膜１４との
界面＋５ａについては、これが平坦になる。

続いて、前記第３の酸化膜１２ｃ　ｆ！−適宜にエツチ
ング除去することにより、前記第２の酸化膜１２ｂと窒
化膜１３とで覆われた深溝Ｇ、内は、上部に所定深さの
空間部１６を残して、露出された表面１５ｂが平坦な多
結晶シリコン膜１４によって充填された状態になる（同
図（ｄ））。そして、このエツチングに際してもまた、
前記第２の酸化膜１２ｂに対して、これを覆う窒化膜１
３がマスクとして作用することになる。

最後に、前記と同様に、深溝Ｇｔ内に上部の空間部１６
を残して充填された多結晶シリコン膜１４の表面１５ｂ
部を選択的に酸化処理することにより、こ為では、上部
に残された空間部１６が第４の酸化膜１２ｄによってキ
ャッピングされるもので、このときにも、前記窒化膜１
３がこの第４の酸化膜１２ｄの形成時の応力を緩和する
ための役割を果すものであり（同図（ｅ））、以上の各
工程を経て、所期通りの深溝による溝形分離構造を製造
し得るのである。

従って、この実施例方法の場合には、第２の酸化膜１２
ｂと窒化膜１３とで覆われた深溝Ｇｌ内を埋め込む多結
晶シリコン膜１４の堆積厚さを、深溝Ｇ、の中心部表面
に残存するくぼみＧ２の下端部が、窒化ｌｌ１１３の表
面以上に位置する程度に設定した状態で、この多結晶シ
リコン膜１４を半導体基板Ｕの表面以下の深さまで選択
的に酸化処理して、第３の酸化膜１２ｃを形成させるよ
うにしたので、この第３の酸化膜１２ｃと未酸化の多結
晶シリコン膜１４との界面１５ａを極めて簡単に平坦に
できるのであり、かつまた、この第３の酸化膜１２ｃを
除去することによって、この多結晶シリコン膜１４の平
坦にされた表面１５ｂを、深溝Ｇ、内の上部に所定深さ
の空間部１６を残して露出できるもので、従来方法のよ
うに、エツチング条件などの設定に手間のかＳるエッチ
バック法を用いることなく、これに替えて、より一層簡
単で手間のか１らない既存の選択酸化法により、こ工で
の多結晶シリコン膜１４の平担化を容易かつ迅速に行な
えるほか、この多結晶シリコン膜１４の膜厚自体も比較
的薄くし得るのである。

（発明の効果） 以上詳述したように、この発明によれば、素子間分離の
ために横形分離構造を用いた半導体装置の製造方法にお
いて、バターニングされた第１の酸化膜をマスクに、半
導体基板の溝形分離領域に対応する部分に深溝を選択的
に形成し、かつこの深溝を含む基板表面を第２の酸化膜
と窒化膜とで覆うと共に、これらの冬服で覆われた深溝
内を埋め込む多結晶シリコン膜の堆積厚さを、深溝の中
心部表面に残存するくぼみの下端部が、窒化膜の表面以
上に位置する程度に設定しておき、この状態で、多結晶
シリコン膜を半導体基板の表面以下の深さまで選択酸化
処理して、第３の酸化膜を形成させるようにしたので、
この第３の酸化膜と未酸化の多結晶シリコン膜との界面
を平坦にでき、また、こ＼での第３の酸化膜部分を除去
することによって、この平坦にされた表面を、深溝内の
上部に所定深さの空間部を残して露出できるもので、こ
のようにして従来方法の場合のように、深溝内を埋め込
む多結晶シリコン膜の平担化手段としての、エツチング
条件などの設定に手間のかふるエッチバック法を用いる
ことなしに、これに替えて、より一層簡単な手段である
既存の選択酸化法により、この多結晶シリコン膜の平担
化を容易かつ迅速に行ない得られ、併せて、深溝内への
多結晶シリコン膜の堆積厚さについても、これを薄くで
きて製造工程の簡略化が可能であるなどの優れた特長を
有するものである。

【図面の簡単な説明】

第１図（ａ）ないしくｅ）はこの発明の一実施例方法を
通用した深溝による溝形分離構造を用いた半導体装置の
主要な製造工程の概要を順次模式的に示すそれぞれに断
面図であり、また、第２図（ａ）ないしくｅ）は従来例
方法での同上深溝による溝形分離構造を用いた半導体装
置め主要な製造工程の概要を順次模式的に示すそれぞれ
に断面図である。 ■・・・・半導体基板、＋２ａないし１２ｄ・・・・第
１ないし第４の酸化膜、１３・・・・窒化膜、１４・・
・・多結晶シリコン膜、１５ａ・・・・平坦にされた未
酸化界面、１５ｂ・・・・平坦にされた多結晶シリコン
膜表面、１６・・・・空間部。 Ｇ、・・・・溝形分離のための深溝、Ｇ２・・・・多結
晶シリコン膜表面のくぼみ部、Ｇ３・・・・第３の酸化
膜表面のくぼみ部。 第１ 図 ゛その２ 第２図

Claims (1)

【特許請求の範囲】
1. 素子間分離のために溝形分離構造を用いた半導体装置の
   製造方法であつて、半導体基板の主面上に、溝形分離領
   域に対応する部分を除いて第１の酸化膜を形成し、かつ
   この第１の酸化膜をマスクにして、半導体基板に所定深
   さの深溝を形成する工程と、前記第１の酸化膜の除去後
   、前記深溝の内壁面、内底面および半導体基板の表面に
   、第２の酸化膜および窒化膜を順次に形成し、かつこれ
   らの酸化膜および窒化膜で覆われた深溝内にあつて、中
   心部表面に残存するくぼみの下端部が、前記窒化膜の表
   面以上に位置する厚さに、多結晶シリコン膜を堆積させ
   て埋め込む工程と、前記多結晶シリコン膜を半導体基板
   の表面以下の深さまで選択酸化処理して、未酸化の多結
   晶シリコン膜との界面を平坦にさせた第３の酸化膜を形
   成する工程と、前記第３の酸化膜を除去し、前記第２の
   酸化膜および窒化膜で覆われた深溝内の上部に所定深さ
   の空間部を残して、前記多結晶シリコン膜の平坦にされ
   た表面を露出させる工程とを、少なくとも含むことを特
   徴とする半導体装置の製造方法。