CN114551257B - 扇出型晶圆级封装方法及封装结构 - Google Patents

扇出型晶圆级封装方法及封装结构 Download PDF

Info

Publication number
CN114551257B
CN114551257B CN202210157206.XA CN202210157206A CN114551257B CN 114551257 B CN114551257 B CN 114551257B CN 202210157206 A CN202210157206 A CN 202210157206A CN 114551257 B CN114551257 B CN 114551257B
Authority
CN
China
Prior art keywords
layer
chip
adhesive layer
thick
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210157206.XA
Other languages
English (en)
Other versions
CN114551257A (zh
Inventor
郝兵
姚辉轩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxscend Microelectronics Co ltd
Original Assignee
Maxscend Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maxscend Microelectronics Co ltd filed Critical Maxscend Microelectronics Co ltd
Priority to CN202210157206.XA priority Critical patent/CN114551257B/zh
Publication of CN114551257A publication Critical patent/CN114551257A/zh
Application granted granted Critical
Publication of CN114551257B publication Critical patent/CN114551257B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

本发明涉及嵌入式扇出型晶圆级芯片封装技术领域，特别涉及了一种扇出型晶圆级封装方法及封装结构，所述方法包括提供衬底晶圆；在衬底晶圆的第一表面上形成第一厚胶层，采用曝光显影工艺在第一厚胶层内形成凹槽；提供芯片，将芯片键合于凹槽内；芯片形成有焊盘的正面远离凹槽的底部；芯片的厚度大于凹槽的厚度；至少在第一厚胶层远离衬底晶圆的表面形成第二厚胶层，第二厚胶层覆盖芯片；在第二厚胶层上形成有第一开口，第一开口暴露出焊盘；在第二厚胶层远离第一厚胶层的表面形成重布线层，重布线层与焊盘相接触。在整个制备工艺中使用的是全厚度晶圆，可以保证芯片封装过程中晶圆的翘曲度保持在较小的范围内，以达到减小晶圆翘曲的目的。

Description

扇出型晶圆级封装方法及封装结构
技术领域
本发明涉及嵌入式扇出型晶圆级芯片封装技术领域，特别是涉及一种扇出型晶圆级封装方法及封装结构。
背景技术
随着技术的发展芯片向轻薄短小化的发展越来越快，因此小型化晶圆级封装技术的重要性不断提高。扇出型(Fan-Out)晶圆级封装技术目前对于关注高性能和小尺寸的应用市场具有很强的吸引力。采用该技术，端子数更多的芯片即使不缩小间距也可以进行封装，即使芯片收缩也无需变更封装尺寸。然而，目前的扇出型晶圆封装技术在对芯片进行封装时，普遍存在翘曲度较大、芯片对位精度较差及封装工艺复杂等问题。
发明内容
基于此，有必要针对如何解决扇出型晶圆封装中存在的翘曲度较大、芯片对位精度较差及封装工艺复杂等问题，提供一种扇出型晶圆级封装方法及封装结构。
一种扇出型晶圆级封装方法，包括提供衬底晶圆，所述衬底晶圆包括第一表面和与所述第一表面相对的第二表面；在所述衬底晶圆的第一表面上形成第一厚胶层，并采用曝光显影工艺在所述第一厚胶层内形成凹槽；提供芯片，并将所述芯片键合于所述凹槽内；所述芯片的正面形成有焊盘，所述芯片的正面远离所述凹槽的底部；所述芯片的厚度大于所述凹槽的厚度；至少在所述第一厚胶层远离所述衬底晶圆的表面形成第二厚胶层，所述第二厚胶层覆盖所述芯片；在所述第二厚胶层上形成有第一开口，所述第一开口暴露出所述焊盘；在所述第二厚胶层远离所述第一厚胶层的表面形成重布线层，所述重布线层与所述焊盘相接触。
在其中一个实施例中，所述提供芯片，并将所述芯片键合于所述凹槽内之前还包括形成粘附层，所述粘附层覆盖所述第一厚胶层远离所述衬底晶圆的表面、所述凹槽的侧壁及所述凹槽的底部。
在其中一个实施例中，所述提供芯片，并将所述芯片键合于所述凹槽内之前还包括在所述凹槽的底部形成粘附层；所述芯片键合于所述粘附层远离所述衬底晶圆的表面；所述芯片与所述凹槽的侧壁之间具有间隙，在所述第一厚胶层远离所述衬底晶圆的表面形成第二厚胶层的同时，所述第二厚胶层还填满所述间隙。
在其中一个实施例中，所述在所述第二厚胶层远离所述第一厚胶层的表面形成重布线层之后还包括在所述第二厚胶层远离所述第一厚胶层的表面形成钝化层，所述钝化层覆盖所述重布线层；在所述钝化层内形成第二开口，所述第二开口暴露出所述重布线层；在所述第二开口内形成焊球，所述焊球与所述重布线层相接触。
在其中一个实施例中，所述在所述第二厚胶层远离所述第一厚胶层的表面形成重布线层之后还包括在所述第二厚胶层远离所述第一厚胶层的表面形成钝化层，所述钝化层覆盖上一步骤形成所述重布线层；并在所述钝化层内形成第二开口，所述第二开口暴露出上一步骤形成的所述重布线层；在上一步骤形成的所述钝化层远离所述第二厚胶层的表面及所述第二开口内形成又一重布线层，该步骤形成的所述重布线层与所述第二开口暴露出的重布线层相接触；在上一步骤形成的所述重布线层所在的所述钝化层的表面形成又一钝化层，该步骤形成的所述钝化层覆盖上一步骤形成的所述重布线层；并在该步骤形成的所述钝化层内形成第三开口，所述第三开口暴露出上一步骤形成的所述重布线层；在所述第三开口内形成焊球，所述焊球与所述第三开口暴露出的所述重布线层相接触。
在其中一个实施例中，所述在所述第三开口内形成焊球之前还包括重复如下步骤至少一次在上一步骤形成的所述钝化层远离所述第二厚胶层的表面及所述第二开口内形成又一重布线层，该步骤形成的所述重布线层与所述第二开口暴露出的重布线层相接触；在上一步骤形成的所述重布线层所在的所述钝化层的表面形成又一钝化层，该步骤形成的所述钝化层覆盖上一步骤形成的所述重布线层；并在该步骤形成的所述钝化层内形成第三开口，所述第三开口暴露出上一步骤形成的所述重布线层。
在其中一个实施例中，在所述第一厚胶层内形成多个所述凹槽；将所述芯片键合于所述凹槽内之后，各所述凹槽内均键合有所述芯片；形成所述焊球之后还包括将所述衬底晶圆进行背面减薄；自相邻所述凹槽之间对所得结构进行切割，以得到多个封装单元。
在其中一个实施例中，不同所述凹槽内键合的所述芯片不尽相同。
在其中一个实施例中，所述提供芯片，并将所述芯片键合于所述凹槽内包括提供多个芯片；将至少两个所述芯片键合于同一所述凹槽内；所述重布线层将位于同一所述凹槽内的多个所述芯片电连接。
在其中一个实施例中，所述第一厚胶层及所述第二厚胶层均包括光敏材料层，在所述第二厚胶层内形成有第一开口包括采用曝光显影工艺在所述第二厚胶层内形成所述第一开口。
一种扇出型晶圆级封装结构，包括衬底晶圆，所述衬底晶圆包括第一表面和与所述第一表面相对的第二表面；第一厚胶层，位于所述衬底晶圆的第一表面，所述第一厚胶层内具有凹槽；芯片，位于所述凹槽内；所述芯片的正面形成有焊盘，所述芯片的正面远离所述凹槽的底部；所述芯片的厚度大于所述凹槽的厚度；第二厚胶层，至少位于所述第一厚胶层远离所述衬底晶圆的表面，且覆盖所述芯片；所述第二厚胶层内具有第一开口，所述第一开口暴露出所述焊盘；重布线层，位于所述第二厚胶层远离所述衬底晶圆的表面，且与所述焊盘电连接。
在其中一个实施例中，所述第一厚胶层的包括光敏型树脂层，所述第二厚胶层包括光敏型树脂层。
在其中一个实施例中，所述扇出型晶圆级封装结构还包括粘附层，粘附层，所述粘附层位于所述第一厚胶层与所述第二厚胶层之间、所述凹槽的侧壁及所述凹槽的底部。
在其中一个实施例中，所述扇出型晶圆级封装结构还包括粘附层，位于所述凹槽的底部，且位于所述芯片与所述衬底晶圆之间；所述第二厚胶层还延伸至所述芯片与所述第一厚胶层之间。
在其中一个实施例中，所述扇出型晶圆级封装结构还包括钝化层，位于所述第二厚胶层远离所述第一厚胶层的表面，所述钝化层覆盖所述重布线层，所述钝化层上形成有第二开口，所述第二开口暴露出所述重布线层；焊球，位于所述第二开口内，所述焊球与所述重布线层相接触。
在其中一个实施例中，所述扇出型晶圆级封装结构中所述凹槽的数量及所述芯片的数量均为多个，不同所述凹槽内的所述芯片不尽相同。
在其中一个实施例中，所述凹槽内设有多个所述芯片，所述重布线层将位于同一所述凹槽内的多个所述芯片电连接。
上述扇出型晶圆级封装方法，采用分两次涂覆厚胶来制作凹槽，将芯片封装于凹槽中。在第一厚胶层涂覆后通过曝光显影工艺来制作凹槽并将芯片放入第一厚胶层的凹槽中。芯片将部分嵌入凹槽内，另一部分则超出凹槽之上。然后对晶圆涂覆第二厚胶层，将芯片在凹槽之上的部分完全覆盖。上述扇出型晶圆级封装方法在整个工艺制作过程中使用的是全厚度晶圆，保证芯片封装过程中晶圆的翘曲度可以保持在一个较小的范围内，以达到减小晶圆翘曲的目的。通过两次涂覆厚胶来制作凹槽，将芯片封装于凹槽中可以实现确保芯片对位精确的目的；此外，上述扇出型晶圆级封装方法采用曝光显影工艺形成凹槽，在对芯片进行对位封装时的工艺难度及工艺成本更低。
附图说明
为了更清楚地说明本说明书实施方式或现有技术中的技术方案，下面将对实施方式或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本说明书中记载的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请其中一个实施例中扇出型晶圆级封装方法的方法流程示意图；
图2a至图2g为本申请其中一个实施例中扇出型晶圆级封装方法中各步骤所得结构的截面结构示意图；
图3a至图3e为本申请另一个实施例中扇出型晶圆级封装方法中各步骤所得结构的截面结构示意图；
图4a至图4e为本申请又一个实施例中扇出型晶圆级封装方法中各步骤所得结构的截面结构示意图；
图5a至图5c为本申请又一个实施例中扇出型晶圆级封装方法中形成重布线层及焊球的步骤所得结构的截面结构示意图；
图6a至图6b为本申请又一个实施例中扇出型晶圆级封装方法中对衬底晶圆进行减薄及对减薄后所得结构进行切割的步骤所得结构的截面示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的优选实施方式。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反的，提供这些实施方式的目的是为了对本发明的公开内容理解得更加透彻全面。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”、“上”、“下”、“前”、“后”、“周向”以及类似的表述是基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
扇出型晶圆级封装技术目前有使用硅基来代替塑封料，采用硅基体取代模塑料作为扇出的基体。通过硅基体刻蚀制作出凹槽，然后将芯片半埋入进行扇出型封装。该方法一定程度上降低了芯片埋入硅基体时对凹槽刻蚀深度和凹槽底部刻蚀均匀性的要求，一定程度上降低了刻蚀和封装成本，一定程度上减小了翘曲度，但也存在一定的不足。比如，刻蚀硅基体均一性难度大，硅基体刻蚀成本高及制作工艺难度大。
为了解决上述技术问题本申请提供了一种扇出型晶圆级封装方法，图1为本申请其中一个实施例中扇出型晶圆级封装方法的方法流程示意图，在其中一个实施例中，扇出型晶圆级封装方法包括如下步骤S100至步骤S600。图2a至图2g分别为本申请其中一个实施例中扇出型晶圆级封装方法中各步骤所得结构的截面结构示意图，使用本申请提供的扇出型晶圆级封装方法对芯片进行封装，可以得到如图2a至图2g的截面结构示意图所示的扇出型晶圆级封装结构。
步骤S100：提供衬底晶圆，衬底晶圆包括第一表面和与第一表面相对的第二表面。
如图2a所示，在制备时，可以提供一个衬底晶圆100或同时提供多个衬底晶圆100，用于对后续的封装工艺提供支撑。衬底晶圆100的制作材料可以为硅、玻璃或其他材料。在一个衬底晶圆100上可以完成对一个或多个芯片的封装。其中，每一个衬底晶圆100都包含相对的两个表面，第一表面和与第一表面相对的第二表面。在本申请的一些实施例中，第一表面为正面，第二表面为底面；在一些其他的实施例中，第一表面也可以为底面，第二表面为正面。
在整个封装工艺制作过程中使用的衬底晶圆100都是全厚度晶圆，即衬底晶圆100没有被刻蚀、减薄处理过。衬底晶圆100具有一定的厚度且整体厚度均匀，因此衬底晶圆100上各处均匀受力，可以很好地减小封装过程中晶圆的翘曲度。
步骤S200：在衬底晶圆的第一表面上形成第一厚胶层，并采用曝光显影工艺在第一厚胶层内形成凹槽。
如图2b所示，在衬底晶圆100的第一表面上形成一层厚胶，该厚胶构成了第一厚胶层200。在本申请的一些实施例中，可以采用涂覆的方式在衬底晶圆100的第一表面上形成第一厚胶层200，并采用曝光显影工艺在第一厚胶层200上预设位置处形成凹槽。在一些其他的实施例中，也可以采用印刷的方式形成带有凹槽的第一厚胶层200。
形成第一厚胶层200所采用的材料可以为光敏型epoxy(环氧树脂)。相较于传统的硅基体刻蚀形成凹槽，本申请采用光敏型epoxy制备第一厚胶层200，利用其遇光会改变化学结构的特性，在第一厚胶层200上形成凹槽时采用的工艺成本更低、工艺难度也更低，从而解决了刻蚀硅基体均一性难度大、硅基体刻蚀成本高及制作工艺难度大的问题。在一些其他的实施例中，第一厚胶层200也可以采用其他具有绝缘特性的材料制作第一厚胶层200。
如图2c所示，凹槽形成于第一厚胶层200远离衬底晶圆100的一面上。图2c中所示的凹槽厚度与第一厚胶层200的厚度相同，是其中一种示例性的实施方式，但并不能因此而理解为对本申请中凹槽厚度范围的限制。在封装工艺流程中，凹槽可以起到对芯片300进行物理限位的作用，便于将芯片300固定放置于指定位置，避免或减少封装过程中芯片300的位移。因此，在实际应用中，可以根据待封装芯片300的尺寸来确定凹槽的尺寸。同时，可以根据待封装芯片300的厚度来确定凹槽的厚度，凹槽的厚度小于芯片300的厚度。
在通常的厚胶涂覆工艺中，涂覆形成的胶层厚度在45μm左右，而芯片的厚度则通常在100μm左右，因此此时凹槽的厚度可以小于或等于第一厚胶层200的厚度。当形成的胶层厚度大于等于芯片厚度时，则可以令凹槽的厚度小于芯片的厚度的一半，即，保证芯片300键合在凹槽中时，可以部分芯片300嵌于第一厚胶层200内部，部分芯片300高出第一厚胶层200。
步骤S300：提供芯片，并将芯片键合于凹槽内；芯片的正面形成有焊盘，芯片的正面远离凹槽的底部；芯片的厚度大于所述凹槽的厚度。
如图2d所示，提供一个或多个待封装的芯片300，将芯片300键合于第一厚胶层200上的凹槽内。其中，芯片300包括相对的两个表面，一个表面上形成有焊盘301，焊盘301用于与其他部件形成电接触。将芯片300具有焊盘301的表面定义为芯片的正面，与正面相对的一面定义为芯片的底面。待封装的芯片300可以为已完成经过背面减薄处理的芯片300，从而可以减小封装结构的封装体积。
在将芯片300键合于第一厚胶层200上时，将芯片300的正面朝上放置于第一厚胶层200上的凹槽内，即芯片300的底面与凹槽的底面接触，且芯片300的正面高于第一厚胶层200远离衬底晶圆100的表面。
采用固化工艺对第一厚胶层200进行处理，即可将芯片300固定在凹槽内。当第一厚胶层200采用的材料为光敏型epoxy时，可以利用紫外线对第一厚胶层200进行固化处理。在紫外线的照射下，光敏型epoxy的分子将结合成长长的交联聚合物高分子。在键结时，聚合物将由胶质树脂转变成坚硬物质，从而将芯片300固定在凹槽内。当第一厚胶层200采用其他材料制成时，则可以相应地采用高温固化、压力固化等其他固化工艺实现。
步骤S400：至少在第一厚胶层远离衬底晶圆的表面形成第二厚胶层，第二厚胶层覆盖芯片。
如图2e所示，在将芯片300固定在第一厚胶层200上的凹槽中后，芯片300将部分嵌入在第一厚胶层200内，部分裸露在第一厚胶层200之上。至少在第一厚胶层200远离衬底晶圆100的表面上形成第二厚胶层400，形成的第二厚胶层400将完全覆盖芯片300。第二厚胶层400可以与第一厚胶层200配合将芯片300完全包覆在内。
在本申请的一些实施例中，可以采用涂覆的方式在第一厚胶层200远离衬底晶圆100的表面上形成第二厚胶层400。在一些其他的实施例中，也可以采用印刷的方式形成带有凹槽的第二厚胶层400。第二厚胶层400的形成工艺可以与第一厚胶层200的形成工艺相同，也可以不同。同样地，形成第二厚胶层400所采用的材料可以为光敏型epoxy。在一些其他的实施例中，第一厚胶层200也可以采用其他具有绝缘特性的材料制作第一厚胶层200。第二厚胶层400所采用的材料可以与第一厚胶层200所采用材料相同，也可以不同。
步骤S500：在第二厚胶层上形成有第一开口，第一开口暴露出焊盘。
如图2f所示，形成第二厚胶层400所采用的材料也为光敏型epoxy，且采用涂覆的工艺形成时，可以采用曝光显影工艺在第二厚胶层400上与芯片300焊盘301对应的位置开出第一开口，第一开口贯穿第二厚胶层400，芯片300的焊盘301可以通过第一开口裸露出来。也可以采用印刷工艺或贴干膜的方式制作第二厚胶层400，采用印刷工艺时可以直接获取具有第一开口的第二厚胶层400，省去了制作开口的步骤，进一步地简化了封装工艺。
采用固化工艺对第二厚胶层400进行固化处理。同样地，当第二厚胶层400采用的材料为光敏型epoxy时，可以利用紫外线对第二厚胶层400进行固化处理。当第二厚胶层400采用其他材料制成时，则可以相应地采用高温固化、压力固化等其他固化工艺实现。
步骤S600：在第二厚胶层远离第一厚胶层的表面形成重布线层，重布线层与焊盘相接触。
如图2g所示，在第二厚胶层400远离第一厚胶层200的表面形成重布线层500，重布线层500与芯片300正面的焊盘301相接触其他部件可以通过重布线层500与芯片300的焊盘301形成电连接。在本申请的一些实施例中，可以采用薄膜溅射、光刻、电镀、去胶、湿法刻蚀等工艺制作重布线层500。
上述扇出型晶圆级封装方法，采用分两步制作厚胶层来形成用于容纳芯片300的凹槽，将芯片300封装于内。在第一厚胶层200涂覆后通过曝光显影工艺来制作凹槽并将芯片300放入第一厚胶层的凹槽中。部分芯片300将嵌入凹槽内，另一部分则超出凹槽之上。然后涂覆第二厚胶层400，将芯片300在凹槽之上的部分完全覆盖。第一厚胶层200和第二厚胶层400配合可以将芯片300完全包覆在内。上述扇出型晶圆级封装方法在整个工艺制作过程中使用的是全厚度晶圆，保证芯片封装过程中晶圆的翘曲度可以保持在一个较小的范围内，以达到减小晶圆翘曲的目的。此外，在制备封装结构时无需刻蚀硅基体，因而在成本上更低、工艺难度上也更低。
图3a至图3e为本申请另一个实施例中扇出型晶圆级封装方法中各步骤所得结构的截面结构示意图，在其中一个实施例中，在提供芯片，并将芯片键合于凹槽内之前还可以包括如下步骤S210。
步骤S210：形成粘附层，粘附层覆盖第一厚胶层远离衬底晶圆的表面、凹槽的侧壁及凹槽的底部。
在提供一个或多个衬底晶圆100，在衬底晶圆100上涂覆形成第一厚胶层200，通过曝光显影技术在第一厚胶层200上形成凹槽后，并在将芯片300键合于凹槽之前，可以先形成一层粘附层600，如图3a所示。可以采用粘合剂作为粘附层600的制作材料，在一些其他的实施例中也可以采用其他具有粘性的材料作为粘附层600的制作材料。由于第一厚胶层200上具有凹槽结构，因此可以采用喷涂的方式进行涂覆，将粘性材料覆盖第一厚胶层200的上表面以及第一厚胶层200上凹槽结构的底部、侧壁等所有外表面。
在形成粘附层600后，可以采用贴片工艺将芯片300准确地键入相对应的凹槽结构内，芯片300的底部以及芯片300嵌入第一厚胶层200内的部分侧壁均与粘附层600相接触，如图3b所示。在完成利用粘附层600将芯片300粘附在凹槽中后，可以继续执行上述步骤S400至S600的封装操作，如图3c至图3e所示。
利用粘附层600可以进一步地避免或减少封装过程中芯片300出现位移的概率，提高封装工艺的精准性。第一厚胶层200上凹槽结构的长宽尺寸略大于芯片300的长宽尺寸，在其中一个实施例中，凹槽侧壁与芯片300侧壁之间的距离可以为8-12μm。粘附层600可以填充芯片300与凹槽之间间隔的空隙，以确保封装结构内每一层结构之间均精密贴合，减小封装结构的封装尺寸。因此，凹槽侧壁上粘附层600的厚度与凹槽侧壁与芯片300侧壁之间的距离相等，在实际应用中，可以根据凹槽侧壁与芯片300侧壁之间的距离确定凹槽侧壁上粘附层600的厚度。
图4a至图4e为本申请又一个实施例中扇出型晶圆级封装方法中各步骤所得结构的截面结构示意图，在其中一个实施例中，在提供芯片，并将芯片键合于凹槽内之前还可以包括如下步骤S220至步骤S230。
步骤S220：在凹槽的底部形成粘附层；芯片键合于粘附层远离衬底晶圆的表面。
在提供一个或多个衬底晶圆100，在衬底晶圆100上涂覆形成第一厚胶层200，通过曝光显影技术在第一厚胶层200上形成凹槽后，并在将芯片300键合于凹槽之前，可以先形成一层粘附层600，如图4a所示。在本申请的一些实施例中，粘附层600在封装工艺中起到的作用是利用粘性将芯片300固定于凹槽内，因此可以只在凹槽底部形成粘附层600。可以使用点胶工艺在凹槽的底部形成粘附层600，再使用贴片工艺对芯片300进行键合。芯片300的底部与粘附层600远离衬底晶圆100的表面相接触，粘附层600的粘性可以把芯片300固定于凹槽内，从而避免或减少封装过程中芯片300出现位移的概率，提高封装工艺的精准性。
步骤S230：芯片与凹槽的侧壁之间具有间隙，在第一厚胶层远离衬底晶圆的表面形成第二厚胶层的同时，第二厚胶层还填满间隙。
第一厚胶层200上形成的凹槽的长宽尺寸略大于芯片300的长宽尺寸，在其中一个实施例中，凹槽侧壁与芯片300侧壁之间的距离可以为8-12μm。芯片300与凹槽的侧壁之间存在一定距离的间隙。因此，在步骤S400中在第一厚胶层200远离衬底晶圆100的表面形成第二厚胶层400时，还可以如图4c所示在芯片300与凹槽的侧壁之间形成部分第二厚胶层400，利用第二厚胶层400填满芯片300与凹槽之间间隔的空隙，以确保封装结构内每一层结构之间均精密贴合，减小封装结构的封装尺寸。因此，芯片300与凹槽之间第二厚胶层400的厚度与凹槽侧壁与芯片300侧壁之间的距离相等，在实际应用中，可以根据凹槽侧壁与芯片300侧壁之间的距离确定芯片300与凹槽之间第二厚胶层400的厚度。在利用第二厚胶层400与第一厚胶层200配合将芯片300完全包覆在内后，可以继续执行上述步骤S500至S600的封装操作，如图4d至图4e所示。
图5a至图5c为本申请又一个实施例中扇出型晶圆级封装方法中形成重布线层及焊球的步骤所得结构的截面结构示意图，在其中一个实施例中，在第二厚胶层远离第一厚胶层的表面形成重布线层之后还可以包括如下步骤S710至步骤S730。
步骤S710：在第二厚胶层远离第一厚胶层的表面形成钝化层，钝化层覆盖重布线层。
在本申请的一些实施例中，如图5a所示可以通过涂胶工艺来制作钝化层700。钝化层700完全覆盖重布线层500，钝化层700可以对重布线层500起到绝缘保护的作用。钝化层700的制作材料可以与第一厚胶层200和/或第二厚胶层400的制作材料相同，也可以不同，只要保证钝化层700覆盖在重布线层500上后能够使重布线层500上的金属表面转化为不易被氧化的状态，从而延缓金属的腐蚀速度即可。
步骤S720：在钝化层内形成第二开口，第二开口暴露出重布线层。
在本申请的一些实施例中，如图5b所示可以采用曝光显影工艺在钝化层700上与重布线层500相对应的位置形成第二开口，第二开口贯穿钝化层700，重布线层500可以通过第二开口完全暴露在外。
在一些其他的实施例中，也可以采用印刷工艺制作钝化层700，采用印刷工艺时可以直接获取具有第二开口的钝化层700，从而省去了制作开口的步骤，进一步地简化了封装工艺。
步骤S730：在第二开口内形成焊球，焊球与重布线层相接触。
在本申请的一些实施例中，如图5c所示可以采用植球、印刷、电镀等工艺在第二开口内制作焊球800。焊球800与重布线层500相连接，从而重布线层500可以通过焊球800与外部部件形成电连接。由于重布线层500与芯片300的焊盘301相连接，因此焊球800可以通过再布线层500与芯片300的焊盘301电连接。可以从具有良好导电性能的金属材料中选择一种或多种金属材料作为焊球800的材料，例如，焊球800可以为锡球、铜球或锡铜合金球。
在其中一个实施例中，在第二厚胶层远离第一厚胶层的表面形成重布线层之后还可以包括如下步骤S740至步骤S770。
步骤S740：在第二厚胶层远离第一厚胶层的表面形成钝化层，钝化层覆盖上一步骤形成重布线层；并在钝化层内形成第二开口，第二开口暴露出上一步骤形成的重布线层。
在第二厚胶层400远离第一厚胶层200的表面再次形成钝化层700，在本申请的一些实施例中，可以通过涂胶工艺来制作钝化层700。形成的钝化层700完全覆盖步骤S600中形成的重布线层500，钝化层700可以对重布线层500起到绝缘保护的作用。
可以采用曝光显影工艺在钝化层700上与重布线层500相对应的位置形成第二开口，第二开口贯穿钝化层700，重布线层500可以通过第二开口完全暴露在外。在一些其他的实施例中，也可以采用印刷工艺制作钝化层700，采用印刷工艺时可以直接获取具有第二开口的钝化层700，从而省去了制作开口的步骤，进一步地简化了封装工艺。
步骤S750：在上一步骤形成的钝化层远离第二厚胶层的表面及第二开口内形成又一重布线层，该步骤形成的重布线层与第二开口暴露出的重布线层相接触。
在步骤S740中形成的钝化层700远离第二厚胶层400的表面上的第二开口内形成又一重布线层500。可以采用薄膜溅射、光刻、电镀、去胶、湿法刻蚀等工艺制作重布线层500。本步骤中形成的重布线层500与第二开口暴露出来的重布线层500电连接。
步骤S760：在上一步骤形成的重布线层所在的钝化层的表面形成又一钝化层，该步骤形成的钝化层覆盖上一步骤形成的重布线层；并在该步骤形成的钝化层内形成第三开口，第三开口暴露出上一步骤形成的重布线层。
在步骤S750中形成的重布线层500所在的钝化层700的表面形成又一钝化层700，本步骤中形成的钝化层700覆盖步骤S600中形成的重布线层500。在本步骤的钝化层700内形成第三开口，第三开口贯穿钝化层700，步骤S750中形成的重布线层500可以通过第三开口完全暴露在外。
即，在本申请提供的扇出型晶圆级封装方法中，可以制作一层或多层重布线层500。相应地，每形成一层重布线层500后，在重布线层500上形成一层钝化层700，用于对其进行隔离防护。一层重布线层500、一层钝化层700重复交替设置。可以通过形成开口和/或通孔的方式来实现多层重布线层500之间的电连接。
步骤S770：在第三开口内形成焊球，焊球与第三开口暴露出的重布线层相接触。
在本申请的一些实施例中，可以采用植球、印刷、电镀等工艺在第三开口内制作焊球800。焊球800与重布线层500相连接，从而重布线层500可以通过焊球800与外部部件形成电连接。由于重布线层500与芯片300的焊盘301相连接，因此焊球800可以通过再布线层500与芯片300的焊盘301电连接。可以从具有良好导电性能的金属材料中选择一种或多种金属材料作为焊球800的材料，例如，焊球800可以为锡球、铜球或锡铜合金球。
在其中一个实施例中，在第三开口内形成焊球之前还可以包括重复上述步骤S750至步骤S760至少一次。即，在封装工艺流程中可以形成一层或者多层重布线层500，相应地也可以包括一层或多层钝化层700用于对重布线层500进行防护、隔离。优选地，当封装结构中包括多层重布线层500时，多层钝化层700与多层重布线层500交替设置，多层钝化层700可以设置于相邻两层重布线层500之间，从而可将每层重布线层500隔开。在多层重布线层500之间可以通过形成通孔的方式实现电连接。
图6a至图6b为本申请又一个实施例中扇出型晶圆级封装方法中对衬底晶圆进行减薄及对减薄后所得结构进行切割的步骤所得结构的截面示意图，在其中一个实施例中，在第一厚胶层内形成多个凹槽；将芯片键合于凹槽内之后，各凹槽内均键合有芯片；形成焊球之后还可以包括如下步骤S800至步骤S900。
步骤S800：将衬底晶圆进行背面减薄。
在完成第三开口内形成焊球的步骤后，即可视为完成了对于芯片的封装工艺，此时衬底晶圆100提供的支撑作用已完成，而且在完成封装工艺后衬底晶圆100的翘曲度将不会影响封装效果，因此可以如图6a所示对衬底晶圆100进行减薄切割处理，以减小封装结构的封装体积。
步骤S900：自相邻凹槽之间对所得结构进行切割，以得到多个封装单元。
如图6b所示，可以在相邻两个凹槽之间对上述封装结构进行切割处理。在一些其他的实施例中，也可以在预设位置划出切割线，从而利用划片技术将上述封装结构分割成多个扇出型晶圆级封装单元。
在其中一个实施例中，不同凹槽内键合的芯片300不尽相同。在第一厚胶层200内形成了多个凹槽，每一个凹槽都可以对一个或多个芯片300进行键合封装。同一个凹槽内可以放置一个或多个芯片300，同一个凹槽内放置的一个或多个芯片300可以是相同型号的芯片300，也可以是不同型号的芯片300。多个凹槽之间封装的芯片300也可以是相同型号的芯片300，也可以是不同型号的芯片300。
在其中一个实施例中，提供芯片，并将芯片键合于凹槽内可以包括如下步骤S310至步骤S320。
步骤S310：提供多个芯片。
提供多个待封装的芯片300，将多个芯片300键合于第一厚胶层200上的一个或多个凹槽内。其中，芯片300包括相对的两个表面，一个表面上形成有焊盘301，焊盘301用于与其他部件形成电接触。将芯片300具有焊盘301的表面定义为芯片的正面，与正面相对的一面定义为芯片的底面。待封装的芯片300可以为已完成经过背面减薄处理的芯片300，从而可以减小封装结构的封装体积。
步骤S320：将至少两个芯片键合于同一凹槽内；重布线层将位于同一凹槽内的多个芯片电连接。
在将多个芯片300键合于第一厚胶层200上的一个或多个凹槽内时，同一个凹槽内至少键合两个芯片300，两个芯片300并列排布。在后续步骤中形成的重布线层500可以将位于同一凹槽内的多个芯片电连接。可以采用贴片技术将至少两个芯片300键合于同一个凹槽内。在将至少两个芯片300键合于同一个凹槽内时，将至少两个芯片300均正面朝上并列地放置于第一厚胶层200上的凹槽内，即芯片300的底面与凹槽的底面接触，且芯片300的正面高于第一厚胶层200远离衬底晶圆100的表面。至少两个芯片300之间可以间隔一定距离，也可以紧密排布，根据实际的封装需求确定。
在其中一个实施例中，第一厚胶层200及第二厚胶层400均包括光敏材料层，即第一厚胶层200及第二厚胶层400均采用光敏性树脂材料制成。因此，可以采用曝光显影工艺在第二厚胶层400内第一开口。采用光敏性材料分两次涂覆厚胶制作凹槽，第一层厚胶涂覆后通过曝光显影制作凹槽，此时芯片放入凹槽后，芯片一部分嵌入在凹槽内，一部分在凹槽之上。然后涂覆第二层厚胶，将芯片在凹槽之上的部分完全覆盖，通过曝光显影工艺开出芯片焊盘301开口。
上述扇出型晶圆级封装方法在整个工艺制作过程中采用光敏性材料分两次涂覆厚胶形成第一厚胶层200和第二厚胶层400，就可以不刻蚀硅基体，使得制备成本更低且工艺难度也更低。此外，在整个工艺制作过程中使用的衬底晶圆为全厚度晶圆，可以保证晶圆的翘曲度保持在一个较小的范围，达到减小晶圆翘曲的目的。
应该理解的是，虽然说明书附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其他的顺序执行。而且，说明书附图的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
基于上述扇出型晶圆级封装方法实施例的描述，本申请还提供了一种扇出型晶圆级封装结构。基于同一创新构思，本申请实施例提供的一个或多个实施例中的扇出型晶圆级封装结构如下面的实施例所述。由于扇出型晶圆级封装结构解决问题的实现方案与方法相似，因此本说明书实施例具体的扇出型晶圆级封装结构的实施可以参见前述方法的实施，重复之处不再赘述。
请继续参阅图2g所示的扇出型晶圆级封装结构的截面示意图，在其中一个实施例中，扇出型晶圆级封装结构可以包括衬底晶圆100、第一厚胶层200、芯片300、第二厚胶层400、重布线层500。
衬底晶圆100包括第一表面和与第一表面相对的第二表面。
第一厚胶层200，位于衬底晶圆100的第一表面，第一厚胶层200内具有凹槽。
芯片300，位于凹槽内；芯片300的正面形成有焊盘301，芯片300的正面远离凹槽的底部；芯片300的厚度大于凹槽的厚度。
第二厚胶层400，至少位于第一厚胶层200远离衬底晶圆100的表面，且覆盖芯片；第二厚胶层400内具有第一开口，第一开口暴露出焊盘301。
重布线层500，位于第二厚胶层400远离衬底晶圆100的表面，且与焊盘301电连接。
在其中一个实施例中，第一厚胶层的包括光敏型树脂层，第二厚胶层包括光敏型树脂层。
请继续参阅图3e所示的扇出型晶圆级封装结构的截面示意图，在其中一个实施例中，扇出型晶圆级封装结构还可以包括粘附层600。粘附层600位于第一厚胶层200与第二厚胶层400之间、凹槽的侧壁及凹槽的底部。
请继续参阅图4e所示的扇出型晶圆级封装结构的截面示意图，在其中一个实施例中，扇出型晶圆级封装结构还可以包括粘附层600，粘附层600位于凹槽的底部，且位于芯片300与衬底晶圆100之间；第二厚胶层400还延伸至芯片300与第一厚胶层200之间。
请继续参阅图5c所示的扇出型晶圆级封装结构的截面示意图，在其中一个实施例中，扇出型晶圆级封装结构还可以包括钝化层700和焊球800。钝化层700位于第二厚胶层400远离第一厚胶层200的表面，钝化层700覆盖重布线层500，钝化层700上形成有第二开口，第二开口暴露出重布线层500。焊球800位于第二开口内，焊球800与重布线层500相接触。
在其中一个实施例中，扇出型晶圆级封装结构中凹槽的数量及芯片300的数量均为多个，不同凹槽内的芯片300不尽相同。
在其中一个实施例中，凹槽内设有多个芯片，重布线层500将位于同一凹槽内的多个芯片300电连接。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于硬件+程序类实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
需要说明的，上述所述的结构等根据方法实施例的描述还可以包括其他的实施方式，具体的实现方式可以参照相关方法实施例的描述。同时各个方法以及结构实施例之间特征的相互组合组成的新的实施例仍然属于本申请所涵盖的实施范围之内，在此不作一一赘述。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以作出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (17)

1.一种扇出型晶圆级封装方法，其特征在于，包括：
提供衬底晶圆，所述衬底晶圆为全厚度晶圆，所述衬底晶圆包括第一表面和与所述第一表面相对的第二表面；
在所述衬底晶圆的第一表面上形成第一厚胶层，形成所述第一厚胶层所采用的材料为光敏型环氧树脂，并采用曝光显影工艺在所述第一厚胶层内形成凹槽；
提供芯片，并将所述芯片放置于凹槽内，利用紫外线对所述第一厚胶层进行固化处理，以使所述芯片键合于所述凹槽内；所述芯片的正面形成有焊盘，所述芯片的正面远离所述凹槽的底部；所述芯片的厚度大于所述凹槽的厚度；
至少在所述第一厚胶层远离所述衬底晶圆的表面形成第二厚胶层，所述第二厚胶层覆盖所述芯片；形成所述第二厚胶层所采用的材料为光敏型环氧树脂；
采用曝光显影工艺在所述第二厚胶层上形成有第一开口，所述第一开口暴露出所述焊盘；并利用紫外线对所述第二厚胶层进行固化处理；
在所述第二厚胶层远离所述第一厚胶层的表面形成重布线层，所述重布线层与所述焊盘相接触。
2.根据权利要求1所述的扇出型晶圆级封装方法，其特征在于，所述提供芯片，并将所述芯片键合于所述凹槽内之前还包括：
形成粘附层，所述粘附层覆盖所述第一厚胶层远离所述衬底晶圆的表面、所述凹槽的侧壁及所述凹槽的底部。
3.根据权利要求1所述的扇出型晶圆级封装方法，其特征在于，所述提供芯片，并将所述芯片键合于所述凹槽内之前还包括：
在所述凹槽的底部形成粘附层；所述芯片键合于所述粘附层远离所述衬底晶圆的表面；
所述芯片与所述凹槽的侧壁之间具有间隙，在所述第一厚胶层远离所述衬底晶圆的表面形成第二厚胶层的同时，所述第二厚胶层还填满所述间隙。
4.根据权利要求1所述的扇出型晶圆级封装方法，其特征在于，所述在所述第二厚胶层远离所述第一厚胶层的表面形成重布线层之后还包括：
在所述第二厚胶层远离所述第一厚胶层的表面形成钝化层，所述钝化层覆盖所述重布线层；
在所述钝化层内形成第二开口，所述第二开口暴露出所述重布线层；
在所述第二开口内形成焊球，所述焊球与所述重布线层相接触。
5.根据权利要求1所述的扇出型晶圆级封装方法，其特征在于，所述在所述第二厚胶层远离所述第一厚胶层的表面形成重布线层之后还包括：
在所述第二厚胶层远离所述第一厚胶层的表面形成钝化层，所述钝化层覆盖上一步骤形成所述重布线层；并在所述钝化层内形成第二开口，所述第二开口暴露出上一步骤形成的所述重布线层；
在上一步骤形成的所述钝化层远离所述第二厚胶层的表面及所述第二开口内形成又一重布线层，该步骤形成的所述重布线层与所述第二开口暴露出的重布线层相接触；
在上一步骤形成的所述重布线层所在的所述钝化层的表面形成又一钝化层，该步骤形成的所述钝化层覆盖上一步骤形成的所述重布线层；并在该步骤形成的所述钝化层内形成第三开口，所述第三开口暴露出上一步骤形成的所述重布线层；
在所述第三开口内形成焊球，所述焊球与所述第三开口暴露出的所述重布线层相接触。
6.根据权利要求5所述的扇出型晶圆级封装方法，其特征在于，所述在所述第三开口内形成焊球之前还包括重复如下步骤至少一次：
在上一步骤形成的所述钝化层远离所述第二厚胶层的表面及所述第二开口内形成又一重布线层，该步骤形成的所述重布线层与所述第二开口暴露出的重布线层相接触；
在上一步骤形成的所述重布线层所在的所述钝化层的表面形成又一钝化层，该步骤形成的所述钝化层覆盖上一步骤形成的所述重布线层；并在该步骤形成的所述钝化层内形成第三开口，所述第三开口暴露出上一步骤形成的所述重布线层。
7.根据权利要求4至6中任一项所述的扇出型晶圆级封装方法，其特征在于，在所述第一厚胶层内形成多个所述凹槽；将所述芯片键合于所述凹槽内之后，各所述凹槽内均键合有所述芯片；形成所述焊球之后还包括：
将所述衬底晶圆进行背面减薄；
自相邻所述凹槽之间对所得结构进行切割，以得到多个封装单元。
8.根据权利要求7所述的扇出型晶圆级封装方法，其特征在于，不同所述凹槽内键合的所述芯片不尽相同。
9.根据权利要求1所述的扇出型晶圆级封装方法，其特征在于，所述提供芯片，并将所述芯片键合于所述凹槽内包括：
提供多个芯片；
将至少两个所述芯片键合于同一所述凹槽内；所述重布线层将位于同一所述凹槽内的多个所述芯片电连接。
10.根据权利要求1所述的扇出型晶圆级封装方法，其特征在于，所述第一厚胶层及所述第二厚胶层均包括光敏材料层，在所述第二厚胶层内形成有第一开口包括：
采用曝光显影工艺在所述第二厚胶层内形成所述第一开口。
11.一种扇出型晶圆级封装结构，其特征在于，包括：
衬底晶圆，所述衬底晶圆包括第一表面和与所述第一表面相对的第二表面；
第一厚胶层，位于所述衬底晶圆的第一表面，所述第一厚胶层的材料为光敏型环氧树脂，所述第一厚胶层内具有凹槽；
芯片，位于所述凹槽内；所述芯片的正面形成有焊盘，所述芯片的正面远离所述凹槽的底部；所述芯片的厚度大于所述凹槽的厚度；
第二厚胶层，至少位于所述第一厚胶层远离所述衬底晶圆的表面，且覆盖所述芯片；所述第二厚胶层的材料为光敏型环氧树脂；所述第二厚胶层内具有第一开口，所述第一开口暴露出所述焊盘；
重布线层，位于所述第二厚胶层远离所述衬底晶圆的表面，且与所述焊盘电连接；
所述衬底晶圆在所述扇出型晶圆级封装结构封装完成之前为全厚度晶圆，所述衬底晶圆在所述扇出型晶圆级封装结构封装完成之后为经过背面减薄处理的晶圆。
12.根据权利要求11所述的扇出型晶圆级封装结构，其特征在于，所述第一厚胶层的包括光敏型树脂层，所述第二厚胶层包括光敏型树脂层。
13.根据权利要求11所述的扇出型晶圆级封装结构，其特征在于，所述扇出型晶圆级封装结构还包括：
粘附层，所述粘附层位于所述第一厚胶层与所述第二厚胶层之间、所述凹槽的侧壁及所述凹槽的底部。
14.根据权利要求11所述的扇出型晶圆级封装结构，其特征在于，所述扇出型晶圆级封装结构还包括：
粘附层，位于所述凹槽的底部，且位于所述芯片与所述衬底晶圆之间；所述第二厚胶层还延伸至所述芯片与所述第一厚胶层之间。
15.根据权利要求11所述的扇出型晶圆级封装结构，其特征在于，所述扇出型晶圆级封装结构还包括：
钝化层，位于所述第二厚胶层远离所述第一厚胶层的表面，所述钝化层覆盖所述重布线层，所述钝化层上形成有第二开口，所述第二开口暴露出所述重布线层；
焊球，位于所述第二开口内，所述焊球与所述重布线层相接触。
16.根据权利要求11所述的扇出型晶圆级封装结构，其特征在于，所述扇出型晶圆级封装结构中所述凹槽的数量及所述芯片的数量均为多个，不同所述凹槽内的所述芯片不尽相同。
17.根据权利要求11所述的扇出型晶圆级封装结构，其特征在于，所述凹槽内设有多个所述芯片，所述重布线层将位于同一所述凹槽内的多个所述芯片电连接。
CN202210157206.XA 2022-02-21 2022-02-21 扇出型晶圆级封装方法及封装结构 Active CN114551257B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210157206.XA CN114551257B (zh) 2022-02-21 2022-02-21 扇出型晶圆级封装方法及封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210157206.XA CN114551257B (zh) 2022-02-21 2022-02-21 扇出型晶圆级封装方法及封装结构

Publications (2)

Publication Number Publication Date
CN114551257A CN114551257A (zh) 2022-05-27
CN114551257B true CN114551257B (zh) 2023-09-22

Family

ID=81674618

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210157206.XA Active CN114551257B (zh) 2022-02-21 2022-02-21 扇出型晶圆级封装方法及封装结构

Country Status (1)

Country Link
CN (1) CN114551257B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101615584A (zh) * 2008-06-25 2009-12-30 南茂科技股份有限公司 具有模拟基板的芯片重新配置结构及其封装方法
CN101996958A (zh) * 2009-08-20 2011-03-30 精材科技股份有限公司 芯片封装体及其制造方法
CN103050447A (zh) * 2011-10-11 2013-04-17 台湾积体电路制造股份有限公司 半导体器件的封装方法及其结构
CN110416091A (zh) * 2019-07-31 2019-11-05 中国电子科技集团公司第五十八研究所 一种硅基扇出型封装方法及结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101615584A (zh) * 2008-06-25 2009-12-30 南茂科技股份有限公司 具有模拟基板的芯片重新配置结构及其封装方法
CN101996958A (zh) * 2009-08-20 2011-03-30 精材科技股份有限公司 芯片封装体及其制造方法
CN103050447A (zh) * 2011-10-11 2013-04-17 台湾积体电路制造股份有限公司 半导体器件的封装方法及其结构
CN110416091A (zh) * 2019-07-31 2019-11-05 中国电子科技集团公司第五十八研究所 一种硅基扇出型封装方法及结构

Also Published As

Publication number Publication date
CN114551257A (zh) 2022-05-27

Similar Documents

Publication Publication Date Title
CN106057768B (zh) 具有不连续聚合物层的扇出pop结构
CN108666264B (zh) 晶圆级系统封装方法及封装结构
CN106356340B (zh) 半导体器件及其制造方法
US6603191B2 (en) Semiconductor device and method of manufacturing the same
WO2019179184A1 (zh) 一种封装结构及其制作方法、电子设备
CA2464078C (en) Semiconductor device and method of manufacturing the same
US8319347B2 (en) Electronic device package and fabrication method thereof
US6326697B1 (en) Hermetically sealed chip scale packages formed by wafer level fabrication and assembly
US7192805B2 (en) Semiconductor device and method of manufacturing the same
US6633081B2 (en) Semiconductor device on a packaging substrate
US20100213599A1 (en) Semiconductor device and manufacturing method thereof
JP7371882B2 (ja) 電子回路装置および電子回路装置の製造方法
CN105374731A (zh) 封装方法
US20210257227A1 (en) Semiconductor package and manufacturing method thereof
TW201740461A (zh) 具有改良的拓撲之扇出型晶圓層級封裝
JP2000124354A (ja) チップサイズパッケージ及びその製造方法
US11309279B2 (en) Package structure of wafer-level system-in-package
CN114551257B (zh) 扇出型晶圆级封装方法及封装结构
JP2005019754A (ja) 複合部品及びその製造方法
CN105097565A (zh) 封装结构的形成方法
CN111146099B (zh) 半导体结构及其制作方法
CN207517687U (zh) 芯片的封装结构
CN114551258A (zh) 扇出型晶圆级封装方法及封装结构
CN210668359U (zh) 一种无基板集成天线封装结构
CN113725095B (zh) 半导体封装方法及半导体封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant