CN207517687U - 芯片的封装结构 - Google Patents
芯片的封装结构 Download PDFInfo
- Publication number
- CN207517687U CN207517687U CN201721553488.6U CN201721553488U CN207517687U CN 207517687 U CN207517687 U CN 207517687U CN 201721553488 U CN201721553488 U CN 201721553488U CN 207517687 U CN207517687 U CN 207517687U
- Authority
- CN
- China
- Prior art keywords
- chip
- packaged
- encapsulating structure
- layer
- transparent substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型揭示了一种芯片的封装结构,包括:透光基板;待封装芯片,排布于透光基板上,具有相对设置的第一表面和第二表面,所述第一表面包括有感应区和第一焊垫,所述第一焊垫与所述感应区电耦合,所述第一表面朝向所述透光基板;塑封层,覆盖所述透光基板上未被所述待封装芯片占据的空间,所述塑封层的上表面与所述待封装芯片的第二表面相平;再布线层,设置于所述塑封层和所述待封装芯片的第二表面,至少用于电连接所述第一焊垫;电连接端子,设置在所述再布线层,所述电连接端子与所述再布线层电连接,且用于与外部电路电连接。本实用新型的封装结构能够实现更薄的厚度。
Description
技术领域
本实用新型涉及半导体技术领域,尤其是一种芯片的封装结构。
背景技术
随着摄像等光影技术的发展,影像传感芯片作为可以将接收的光信号转换为电信号的功能芯片,常用于电子产品的摄像头中,有巨大的市场需求。与此同时,影像传感芯片的封装技术也有着长足发展,现今主流的影像传感芯片封装技术是晶圆级芯片尺寸封装技术(Wafer Level Chip Size Packaging,WLCSP),是对整片晶圆进行封装并测试后再切割得到单个成品芯片的技术。利用此种封装技术封装后的单个成品芯片尺寸与单个晶粒尺寸差不多,顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。
随着技术发展,晶圆上集成的影像传感芯片越来越多,但是对整片晶圆进行封装并测试后再切割得到单个成品芯片的技术并不能满足芯片封装超薄的需要,为此,仍需对现有技术进行改进。
实用新型内容
本实用新型的目的在于提供一种芯片的封装结构,该芯片的封装结构制造容易,能够实现超薄的厚度。
为实现上述实用新型目的,本实用新型揭示了一种芯片的封装结构,包括:透光基板;待封装芯片,排布于透光基板上,具有相对设置的第一表面和第二表面,所述第一表面包括有感应区和第一焊垫,所述第一焊垫与所述感应区电耦合,所述第一表面朝向所述透光基板;塑封层,覆盖所述透光基板上未被所述待封装芯片占据的空间,所述塑封层的上表面与所述待封装芯片的第二表面相平;再布线层,设置于所述塑封层和所述待封装芯片的第二表面,至少用于电连接所述第一焊垫;电连接端子,设置在所述再布线层,所述电连接端子与所述再布线层电连接,且用于与外部电路电连接。
作为本实用新型一实施方式的进一步改进,所述待封装芯片的第一表面涂布有折射率低于1.4的低折射率材料层。
作为本实用新型一实施方式的进一步改进,所述透光基板是玻璃基板,所述玻璃基板的厚度为100-200微米。
作为本实用新型一实施方式的进一步改进,所述再布线层和塑封层之间还具有绝缘层。
作为本实用新型一实施方式的进一步改进,所述透光基板和所述待封装芯片之间还设置有透光粘合层。
作为本实用新型一实施方式的进一步改进,所述透光粘合层是DAF膜、DF膜或者涂布的透光粘合材料。
作为本实用新型一实施方式的进一步改进,所述透光基板和待封装芯片之间形成有支撑结构,所述支撑结构和感应区之间具有空腔。
作为本实用新型一实施方式的进一步改进,热固性材料,在小于150℃的区间,CTE低于10ppm/℃。
作为本实用新型一实施方式的进一步改进,所述热固性材料是环氧塑封料。
作为本实用新型一实施方式的进一步改进,所述再布线层表面还设置有阻焊层。
作为本实用新型一实施方式的进一步改进,所述再布线层经过埋孔电气延伸至所述待封装芯片的第一焊垫。
作为本实用新型一实施方式的进一步改进,所述电连接端子构造为焊接凸起或者平面焊垫
与现有技术相比,本实用新型的有益效果在于:本实用新型在待封装芯片的第一表面封装透光基板,在待封装芯片之间的空间填充塑封层,在芯片第二表面以及与其共面的塑封层表面设置再布线层,在再布线层上设置电连接端子,通过电连接端子和再布线层与芯片第一表面的第一焊垫电连接,以便于与外部电路电连接。由此,可以形成超薄的芯片封装结构,并且工艺稳定和可靠性高。
附图说明
图1是本实用新型优选的第一实施方式中芯片封装结构的示意图;
图2到图8是图1中芯片封装结构的封装方法的工艺步骤图,其中:
图2是图1中芯片封装结构的透光基板的示意图;
图3是图2中的透光基板上排布芯片的示意图;
图4是图3中芯片安装后被塑封后的封装结构示意图;
图5是图4中的封装结构进行研磨后的示意图;
图6是图5中的封装结构进行打孔并施加绝缘层的示意图;
图7是图6中的封装结构的进行再布线的示意图;
图8是图7中的封装结构在再布线层上覆盖绝缘层的示意图;
图9是图8中的封装结构在绝缘层上开口并形成焊接凸起的示意图;
图10是本实用新型优选的第二实施方式中芯片封装结构的示意图。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
需要说明的是,提供这些附图的目的是为了有助于理解本实用新型的实施例,而不应解释为对本实用新型的不当限制。为了更清楚起见,图中所示尺寸并未按比例绘制,可能会做放大、缩小或其他改变。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。另外,以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例,也可以包括另外的特征形成在第一和第二特征之间的实施例,这样第一和第二特征可能不是直接接触。
为使本实用新型的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本实用新型作进一步详细的说明。
参考图1到图9所示,为本实用新型优选的第一实施例中一种芯片的封装结构,该封装结构包括透光基板20,即用于封装芯片的载板,可以是玻璃或者其它材料的透光基板,本实施例中优选为玻璃基板,玻璃基板的厚度为100-200微米。透光基板20具有相对设置的上表面21和下表面22,透光基板20的上表面21上贴覆有透光粘合层30,该透光粘合层30可以是DAF膜、DF膜或者涂布的透光粘合材料等等。待封装芯片为由晶元切割而成的待封装芯片10,待封装芯片10重新排布于透光粘合层上。
待封装芯片10包括相对设置的第一表面11和第二表面12,第一表面11为具有感应区A和封装区B的正面,第二表面12即为待封装芯片10的反面,待封装芯片10的第一表面11朝向透光基板20设置。其中,待封装芯片10正面涂布有低折射率的材料,该低折射率材料为折射率小于1.4的材料。透光基板20上未被待封装芯片10占据的空间覆盖有塑封层40,塑封层40由塑封材料封胶成型,并且塑封层40的上表面与待封装芯片10的第二表面12相平,也就是说,待封装芯片10的外围设有塑封材料,其填充到待封装芯片之间的空隙并且与待封装芯片的反面持平。其中,塑封材料应为低应力低翘曲的材料,如塑封层的材料是热固性材料,在小于150℃的区间,CTE低于10ppm/℃,热固性材料优选为环氧塑封料(EMC:EpoxyMoldingCompound)或其它热固型材料。
其中,封装区B具有第一焊垫13,第一焊垫13与感应区A电耦合。第一焊垫13设置在包围感应区A的封装区B内,或者第一焊垫13设置于感应区A的两侧。待封装芯片10的第二表面12以及与其共面的塑封层40表面设置有再布线层50,至少用于电连接第一焊垫13。再布线层50上设置有电连接端子,本实施例中优选的,电连接端子构造为焊接凸起55(BGA),当然也可以是形成在再布线层50上的平面焊垫(LGA),即由再布线层50的一部分构成的接触端子。焊接凸起55与通过再布线层50与第一焊垫13电连接,且用于与外部电路电连接。再布线的金属线材料是铜,再布线铜与第一焊垫13之间有增强再布线铜和第一焊垫13相互附着力的金属或合金薄膜,该金属或者合金材料可以是镍,钛,镍铬,钛钨等。再布线层50的形成方法包括金属着膜、光刻、镀铜、去膜、铜/钛蚀刻的一序列工艺。
待封装芯片10可以为电容式感应芯片,如可以为指纹识别芯片。待封装芯片10还可以为感光型芯片,如影像传感芯片。待封装芯片10的第二表面12设置有贯穿待封装芯片10的过孔15,过孔15用于露出第一焊垫13,以便于实现焊接凸起55与第一焊垫13的电连接。其中,过孔15可以为双层台阶过孔,倒梯形孔或者直孔。具体的,直孔可以为圆柱形或是棱柱形过孔。此时,过孔在由第一表面指向第二表面的方向上,过孔的孔径逐渐不变。当然,直孔的横截面还可以是矩形、椭圆形或者其它形状。过孔15与第一焊垫13一一对应,过孔15用于露出对应的第一焊垫13。形成过孔15的方法有激光打孔、光刻等。
焊接凸起55通过设置在过孔15内的再布线层50与第一焊垫13电连接。再布线层50与待封装芯片10之间还具有绝缘层60。绝缘层60覆盖过孔15的侧壁,且露出过孔15的底部,以便于再布线层50和第一焊垫13电连接。再布线层50覆盖过孔的底部以及绝缘层60。焊接凸起55位于绝缘层60表面。绝缘层60优选的构造为绝缘/介电薄膜,绝缘/介电薄膜是光敏感的绝缘/介电薄膜,如SU-8。光敏感介电薄膜可以通过旋转涂覆或压膜、光刻的一序列工艺沉积在待封装芯片10的第二表面12以及与其共面的塑封层40上。
具体的,在再布线层50表面还设置有阻焊层70,阻焊层70表面具有设置有焊接凸起55的开口,以便于设置焊接凸起55,使得焊接凸起55和开口处的再布线层50电连接。形成阻焊层70的方法包括防沉积、光刻、化学镀镍/铝的一序列工艺。
参照图10所示,本实用新型优选的第二实施例中一种芯片的封装结构,与第一实施例不同的是,在透光基板10的表面形成支撑结构80,支撑结构80与透光基板10之间形成空腔,空腔对应感应区A。本实施例中,支撑结构80为感光胶,通过喷涂或者旋涂等工艺在透光基板的表面形成感光胶涂层,然后通过曝光显影工艺对感光涂层进行图形化形成支撑结构80。支撑结构80的材质还可以是氧化硅、氮化硅、氮氧化硅等绝缘介质材料,通过沉积工艺形成,后续采用光刻和刻蚀工艺进行图形化形成支撑结构80。
另外,设置支撑结构80的透光基板10可以通过对位压合的方式与待封装芯片10进行封装,例如,可以在支撑结构的表面形成粘合层,通过丝网印刷或者旋涂工艺形成粘合层,再将透光基板10设置支撑结构80的一面与待封装芯片10的第一表面对位压合,通过粘合层结合。粘合层既可以实现粘接作用,又可以起到绝缘和密封作用。粘合层可以为高分子粘接材料,例如硅胶、环氧树脂、苯并环丁烯等聚合物材料。
本实施例中,透光粘合层30可以设置成无空腔或者有空腔,芯片正面有空腔,然后与玻璃基板封装。
通过上述描述可知,本实用新型实施例封装结构中,在待封装芯片10的第一表面11封装透光基板20,在待封装芯片10之间的空间填充塑封层40,在第二表面12以及与其共面的塑封层40表面设置再布线层50,在再布线层50上设置焊接凸起55,通过焊接凸起55和再布线层50与第一表面11的第一焊垫13电连接,以便于与外部电路电连接。由此,可以形成超薄的芯片封装结构。如图9中,由多个待封装芯片形成的封装结构可以进行切割以形成如图1中单个待封装芯片形成的封装结构。
基于上述封装结构实施例,本实用新型还提供了一种封装方法,该封装方法用于形成上述实施例的封装结构,该封装方法包括:
步骤S1:提供透光基板20;
如图2所示,该透光基板可以是玻璃基板,玻璃基板的厚度为100-200微米。
步骤S2:提供切割好的待封装芯片10,该待封装芯片10具有相对设置的第一表面11和第二表面12,第一表面11包括有感应区A和第一焊垫13,第一焊垫13与感应区A电耦合,将待封装芯片10的第一表面11朝向透光基板20排布;如图3所示。
另外,其中,待封装芯片10正面涂布有低折射率的材料,该低折射率材料为折射率小于1.4的材料。
步骤S3:在透光基板20设置待封装芯片10的一面施加塑封材料40,使待封装芯片10之间的空间被完全填充,并且待封装芯片10的第二表面12完全被塑封材料40覆盖;如图4所示。
步骤S4:研磨塑封材料,露出待封装芯片10;如图5所示。
步骤S5:在露出的待封装芯片10表面以及与其共面的塑封材料40表面上形成至少用于电气连接芯片的再布线层50;如图6和图7所示。
再布线层50的形成方法包括金属着膜、光刻、镀铜、去膜、铜/钛蚀刻的一序列工艺。
步骤S6:在再布线层50上形成电连接端子。如图8和图9所示。
上述步骤S2中,提供的待封装芯片10可以是通过一晶圆切割而成,晶圆包括多个阵列排布的待封装芯片10。相邻的待封装芯片10之间具有切割沟道,以便于在切割工艺中进行切割处理。
上述制作方法还包括在所述透光基板的一个表面上形成透光粘合层30,将待封装芯片10排布于透光粘合层30上。另外,在将待封装芯片排布于透光粘合层前,在待封装芯片的第一表面涂布折射率小于1.4的低折射率材料层。
上述步骤S5中,在每一个待封装芯片10的第二表面12形成贯穿待封装芯片10的过孔15,过孔用于露出第一焊垫13。进一步,在形成再布线层50之前,在待封装芯片10的背面形成多个过孔15,每一过孔15对应一个焊垫,过孔15暴露第一焊垫13,然后依次形成绝缘层60、再布线层50以及阻焊层70,如图6所示。
在步骤S6中,在阻焊层70上进行开口,开口用于露出部分再布线层50,在开口处形成焊接凸起55或者平面焊垫。
步骤S7:如图9和图1所示,对图9中形成的封装结构进行切割,形成多个如图1中所示的单个的待封装芯片的封装结构。
通过上述描述可知,本实用新型实施例封装方法可以用于形成上述实施例的封装结构,封装工艺简单,制作成本低,形成的封装结构具有较薄的厚度。
在第二实施例中,制造方法与第一实施例不同的是在透光基板的一个表面形成支撑结构,如图10所示,将待封装芯片10排布于支撑结构80并且使支撑结构80和感应区A之间具有空腔,其它几个步骤与前述第一实施例相同,这里不再赘述。
虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施方式中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本实用新型的可行性实施方式的具体说明,它们并非用以限制本实用新型的保护范围,凡未脱离本实用新型技艺精神所作的等效实施方式或变更均应包含在本实用新型的保护范围之内。
Claims (12)
1.一种芯片的封装结构,其特征在于,包括:
透光基板;
待封装芯片,排布于透光基板上,具有相对设置的第一表面和第二表面,所述第一表面包括有感应区和第一焊垫,所述第一焊垫与所述感应区电耦合,所述第一表面朝向所述透光基板;
塑封层,覆盖所述透光基板上未被所述待封装芯片占据的空间,所述塑封层的上表面与所述待封装芯片的第二表面相平;
再布线层,设置于所述塑封层和所述待封装芯片的第二表面,至少用于电连接所述第一焊垫;
电连接端子,设置在所述再布线层,所述电连接端子与所述再布线层电连接,且用于与外部电路电连接。
2.根据权利要求1所述的芯片的封装结构,其特征在于,所述待封装芯片的第一表面涂布有折射率低于1.4的低折射率材料层。
3.根据权利要求1所述的芯片的封装结构,其特征在于,所述透光基板是玻璃基板,所述玻璃基板的厚度为100-200微米。
4.根据权利要求1所述的芯片的封装结构,其特征在于,所述再布线层和塑封层之间还具有绝缘层。
5.根据权利要求1所述的芯片的封装结构,其特征在于,所述透光基板和所述待封装芯片之间还设置有透光粘合层。
6.根据权利要求5所述的芯片的封装结构,其特征在于,所述透光粘合层是DAF膜、DF膜或者涂布的透光粘合材料。
7.根据权利要求1所述的芯片的封装结构,其特征在于,所述透光基板和待封装芯片之间形成有支撑结构,所述支撑结构和感应区之间具有空腔。
8.根据权利要求1所述的芯片的封装结构,其特征在于,所述塑封层的材料是热固性材料,在小于150℃的区间,CTE低于10ppm/℃。
9.根据权利要求8所述的芯片的封装结构,其特征在于,所述热固性材料是环氧塑封料。
10.根据权利要求1所述的芯片的封装结构,其特征在于,所述再布线层表面还设置有阻焊层。
11.根据权利要求1所述的芯片的封装结构,其特征在于,所述再布线层经过埋孔电气延伸至所述待封装芯片的第一焊垫。
12.根据权利要求1所述的芯片的封装结构,其特征在于,所述电连接端子构造为焊接凸起或者平面焊垫。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201721553488.6U CN207517687U (zh) | 2017-11-20 | 2017-11-20 | 芯片的封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201721553488.6U CN207517687U (zh) | 2017-11-20 | 2017-11-20 | 芯片的封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN207517687U true CN207517687U (zh) | 2018-06-19 |
Family
ID=62540096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201721553488.6U Active CN207517687U (zh) | 2017-11-20 | 2017-11-20 | 芯片的封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN207517687U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107863363A (zh) * | 2017-11-20 | 2018-03-30 | 苏州晶方半导体科技股份有限公司 | 芯片的封装结构及其制作方法 |
-
2017
- 2017-11-20 CN CN201721553488.6U patent/CN207517687U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107863363A (zh) * | 2017-11-20 | 2018-03-30 | 苏州晶方半导体科技股份有限公司 | 芯片的封装结构及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10559525B2 (en) | Embedded silicon substrate fan-out type 3D packaging structure | |
CN106356340B (zh) | 半导体器件及其制造方法 | |
US20180182727A1 (en) | Embedded silicon substrate fan-out type packaging structure and manufacturing method therefor | |
CN103794569B (zh) | 封装结构及其制法 | |
CN106876356A (zh) | 芯片嵌入硅基式扇出型封装结构及其制作方法 | |
CN104617036A (zh) | 晶圆级芯片尺寸封装中通孔互连的制作方法 | |
TW201209991A (en) | Stackable molded microelectronic packages with area array unit connectors | |
CN107046008A (zh) | 一种指纹识别芯片的封装结构以及封装方法 | |
CN108321215A (zh) | 光学指纹识别芯片的封装结构及其制作方法 | |
US8288189B2 (en) | Package structure having MEMS element and fabrication method thereof | |
CN106469712A (zh) | 电子封装结构及其制法 | |
CN106206463B (zh) | 电子封装件的制法及电子封装结构 | |
CN206558495U (zh) | 芯片嵌入硅基式扇出型封装结构 | |
CN107958882A (zh) | 芯片的封装结构及其制作方法 | |
CN104495741A (zh) | 表面传感芯片封装结构及制作方法 | |
CN102738131A (zh) | 半导体模组、封装结构及其封装方法 | |
CN107195555A (zh) | 一种芯片封装方法 | |
CN110534485A (zh) | 一种集成天线的封装方法及封装结构 | |
CN207743214U (zh) | 多芯片并排式封装结构 | |
CN207517687U (zh) | 芯片的封装结构 | |
CN107863363A (zh) | 芯片的封装结构及其制作方法 | |
CN112768364A (zh) | 一种板级三维芯片封装结构及其制备方法 | |
US8653661B2 (en) | Package having MEMS element and fabrication method thereof | |
CN204508799U (zh) | 表面传感芯片封装结构 | |
CN110877892A (zh) | 一种带有空腔的器件封装结构和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |