JP2009224742A - 半導体のパッケージング方法 - Google Patents

半導体のパッケージング方法 Download PDF

Info

Publication number
JP2009224742A
JP2009224742A JP2008103014A JP2008103014A JP2009224742A JP 2009224742 A JP2009224742 A JP 2009224742A JP 2008103014 A JP2008103014 A JP 2008103014A JP 2008103014 A JP2008103014 A JP 2008103014A JP 2009224742 A JP2009224742 A JP 2009224742A
Authority
JP
Japan
Prior art keywords
layer
chip
resin layer
resin
blocking layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008103014A
Other languages
English (en)
Inventor
Chung-Mao Yeh
崇茂 葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lingsen Precision Industries Ltd
Original Assignee
Lingsen Precision Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lingsen Precision Industries Ltd filed Critical Lingsen Precision Industries Ltd
Publication of JP2009224742A publication Critical patent/JP2009224742A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

【課題】樹脂がはみ出してチップを損壊する事態を低減させることを可能にする半導体のパッケージング方法を提供する。
【解決手段】基板１１の正面１２の上にチップ配置区１３を形成する。正面１２の上方に遮断層１４を配置し、遮断層１４の下表面１５をチップ配置区１３に跨るように配置する。遮断層１４の上表面１７にＵＶ樹脂層１６を塗布する。露光および現像により、ＵＶ樹脂層１６の中のチップ配置区１３に対応する区域を除去する。遮断層１４の中のチップ配置区１３に対応する区域を除去し、ＵＶ樹脂層１６を遮断層１４の上方に位置させることにより開放的な収容室１８を構成する。ＵＶ樹脂層１６の上にキャップ層２２を被せ、キャップ層２２によって開放的な収容室１８を封じ、ＵＶ樹脂層１６を加熱することによりキャップ層２２を遮断層１４の上に固着する。
【選択図】図１

Description

本発明は半導体パッケージングに関し、特に半導体パッケージングのステップを改良する方法に関するものである。
チャンバーを有する従来のパッケージングユニット、例えばマイクロ機電チップまたはＣＭＯＳチップのパッケージング方法は基板のチップ配置区にチップを接着し、チップ配置区の周りに塀状の遮断層（dam）を形成し、遮断層の底面と基板の配置区の周辺との接合によってチップを中央に位置させて囲み、そののちチップと基板とを電気的に接続し、続いて遮断層の上表面に樹脂を塗布し、ガラスなどのキャップを遮断層の上方に貼り付ければ上述のチップを密閉空間内にパッケージングすることが可能である。
チャンバーを有する従来のマイクロ機電チップのパッケージング工程において、樹脂は膠状を呈し、物性が不安定であるため、塀状の遮断層の上方に樹脂を均質に塗布することは容易でない。また、遮断層に樹脂を塗布し、キャップを被せる場合、樹脂がはみ出してチップを汚染するような事態が発生することがある。また、遮断層にキャップを接着する場合、樹脂がまだ凝固していないことが原因でキャップのスライド現象が起こり、密封効果を低減させてしまうという事態が発生する。従って、上述の様々な事態は改善すべきである。
上述した通り、チャンバーを有する従来の半導体のパッケージング方法は設計および構造上の欠点が明らかであるため、改善すべきである。
本発明の主な目的は樹脂がはみ出してチップを損壊する事態を低減させることを可能にする半導体のパッケージング方法を提供することである。
上述の目的を達成するために、本発明による半導体のパッケージング方法は次のステップを含む。ステップ（ａ）は基板を用意し、基板の正面の上にチップ配置区を形成する。ステップ（ｂ）は正面の上方に遮断層（dam）を配置し、方形の塊状を呈する遮断層の下表面をチップ配置区に跨るように配置する。ステップ（ｃ）は遮断層の上表面にＵＶ樹脂層を塗布する。ステップ（ｄ）はＵＶ樹脂層に露光および現像を行い、ＵＶ樹脂層の中のチップ配置区に対応する区域を除去する。ステップ（ｅ）は遮断層の中のチップ配置区に対応する区域を除去し、ＵＶ樹脂層を遮断層の上方に位置させることにより開放的な収容室を構成する。ステップ（ｆ）は開放的な収容室のチップ配置区にチップを配置し、ワイヤボンディングによって基板及びチップの間に導線を配置し、導線によってチップと基板とを電気的に接続する。ステップ（ｇ）はＵＶ樹脂層の上にキャップ層を被せ、キャップ層によって開放的な収容室を封じ、ＵＶ樹脂層を加熱することによりキャップ層を遮断層の上に固着する。
上述したステップにより、本発明は半導体をパッケージングする際に樹脂がはみ出すという現象を大幅に低減させ、製造工程のコストを削減することが可能である。
以下、本発明の一実施例によるステップ及び特徴を説明するため、図１および図２Ａ〜２Ｇに基づいて説明を進める。
本発明の一実施例による半導体のパッケージング方法は次のステップを含む。
ステップ（ａ）は、正面１２を有する基板１１を用意し、正面１２の上にチップ配置区１３を形成する。
ステップ（ｂ）は、基板１１の正面１２の上方に遮断層（dam）１４を配置する。遮断層１４は方形のプロップ状を呈し、かつ遮断層１４はチップ配置区１３に跨るように配置されるため、チップ配置区１３は遮断層１４の下表面１５によって完全に被覆される。
ステップ（ｃ）は、遮断層１４の上表面１７に厚さが適切なＵＶ樹脂層１６を塗布し、ＵＶ樹脂層１６を上表面１７に分布させ、硬化させる。
ステップ（ｄ）は、ＵＶ樹脂層１６の上のチップ配置区１３に対応する区域を除去するため、まずＵＶ樹脂層１６の上の保留したい部位にマスクを被せ、続いて露光および現像によってＵＶ樹脂層１６の上のマスクを被せた部位以外の部位をエッジングすることによりＵＶ樹脂層１６の上のチップ配置区１３に対応する区域を除去し、そののちマスクを取り外す。
ステップ（ｅ）は、ＵＶ樹脂層１６の上のチップ配置区１３に対応する区域が除去されたため、ＵＶ樹脂層１６の下方に位置する遮断層１４が露出する。続いて遮断層１４の中のチップ配置区１３に対応する区域を除去する。除去方法は研磨、エッジング、穴あけなどの方法を採用することが可能である。またＵＶ樹脂層１６の中の除去された部分と遮断層１４の中の除去された部分とはチップ配置区１３に対応するため、ＵＶ樹脂層１６と遮断層１４とは開放的な収容室１８を構成することが可能である。開放的な収容室１８の底部はチップ配置区１３となる。
ステップ（ｆ）は、開放的な収容室１８のチップ配置区１３にチップ１９を配置し、ワイヤボンディングによって基板１１及びチップ１９の間に導線２１を配置することによりチップ１９と基板１１とを電気的に接続する。
ステップ（ｇ）は、開放的な収容室１８の上方にキャップ層２２を被せる。開放的な収容室１８は内部にチップ１９を有し、キャップ層２２は開放的な収容室１８の中にチップ１９を封じることが可能である。また開放的な収容室１８はＵＶ樹脂層１６と遮断層１４から構成され、ＵＶ樹脂層１６は遮断層１４の上方に位置付けられるため、キャップ層２２をＵＶ樹脂層１６に被せて接合し、そののちＵＶ樹脂層１６を加熱することによりＵＶ樹脂層１６を軟化させてキャップ層２２の上に固着すれば、チャンバーを有する半導体パッケージングが完成する。
なお、ＵＶ樹脂層１６はB-stage epoxy接合剤を採用することが可能であり、キャップ層２２はガラス層を採用することが可能である。
上述した通り、本発明は製造過程においてＵＶ接合層１６を遮断層１４の上に予め固着することにより、半導体をパッケージングする際に樹脂がはみ出すという現象を大幅に減少させる、パッケージングのステップを簡単化する、パッケージングのプロセスをよりスムーズにするなどの効果を達成することが可能である。また本発明のパッケージングのプロセスには特別な技術を導入する必要がないため、製造上のコストを増加させることなく、パッケージング作業をより簡単に実施することが可能である。
これにより、本発明は従来のものの欠点および使用に不便な点を解決することが可能である。
本発明の一実施例のプロセスを示すフロー図である。 本発明の一実施例の基板の上にチップ配置区を形成するステップにおける状態を示す模式図である。 本発明の一実施例の基板と遮断層とを積層するステップにおける状態を示す模式図である。 本発明の一実施例の遮断層の上方にＵＶ樹脂層を塗布するステップにおける状態を示す模式図である。 本発明の一実施例のＵＶ樹脂層の中のチップ配置区に対応する区域を除去するステップにおける状態を示す模式図である。 本発明の一実施例の遮断層の中のチップ配置区に対応する区域を除去するステップにおける状態を示す模式図である。 本発明の一実施例のチップ配置区にチップを配置するステップにおける状態を示す模式図である。 本発明の一実施例のＵＶ樹脂層の上にキャップ層を被せて接着するステップにおける状態を示す模式図である。
符号の説明
１１：基板、１２：正面、１３：チップ配置区、１４：遮断層、１５：下表面、１６：ＵＶ樹脂層、１７：上表面、１８：開放的な収容室、１９：チップ、２１：導線、２２：キャップ層

Claims (3)

  1. 正面を有する基板を用意し、前記正面の上にチップ配置区を形成するステップ（ａ）と、
    前記正面の上方に遮断層を配置し、前記遮断層の下表面を前記チップ配置区に跨るように配置するステップ（ｂ）と、
    前記遮断層の上表面にＵＶ樹脂層を塗布し、固化させるステップ（ｃ）と、
    前記ＵＶ樹脂層の露光および現像を行い、かつ前記ＵＶ樹脂層の中の前記チップ配置区に対応する区域を除去するステップ（ｄ）と、
    前記遮断層の中の前記チップ配置区に対応する区域を除去し、前記ＵＶ樹脂層を前記遮断層の上方に位置させることにより開放的な収容室を構成するステップ（ｅ）と、
    前記開放的な収容室の前記チップ配置区にチップを配置し、かつワイヤボンディングによって前記基板及び前記チップの間に導線を配置するステップ（ｆ）と、
    前記ＵＶ樹脂層の上にキャップ層を被せ、前記キャップ層によって前記開放的な収容室を封じ、前記ＵＶ樹脂層を加熱することにより前記キャップ層を前記遮断層の上に固着するステップ（ｇ）と、
    を含むことを特徴とする半導体のパッケージング方法。
  2. 前記ステップ（ｅ）において、前記遮断層の中の前記チップ配置区に対応する区域は研磨方法によって除去されることを特徴とする請求項１に記載の半導体のパッケージング方法。
  3. 前記ＵＶ樹脂層はB-stage epoxyであることを特徴とする請求項１に記載の半導体のパッケージング方法。
JP2008103014A 2008-03-18 2008-04-11 半導体のパッケージング方法 Pending JP2009224742A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097109545A TW200941598A (en) 2008-03-18 2008-03-18 Method for packaging semi-conductor chamber

Publications (1)

Publication Number Publication Date
JP2009224742A true JP2009224742A (ja) 2009-10-01

Family

ID=41089308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008103014A Pending JP2009224742A (ja) 2008-03-18 2008-04-11 半導体のパッケージング方法

Country Status (3)

Country Link
US (1) US20090239341A1 (ja)
JP (1) JP2009224742A (ja)
TW (1) TW200941598A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416091A (zh) * 2019-07-31 2019-11-05 中国电子科技集团公司第五十八研究所 一种硅基扇出型封装方法及结构

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI474410B (zh) * 2011-06-10 2015-02-21 King Yuan Electronics Co Ltd 晶粒自動包裝裝置
CN106848031A (zh) * 2015-12-04 2017-06-13 财团法人工业技术研究院 紫外光发光二极管的封装结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691567A (en) * 1995-09-19 1997-11-25 National Semiconductor Corporation Structure for attaching a lead frame to a heat spreader/heat slug structure
US7074638B2 (en) * 2002-04-22 2006-07-11 Fuji Photo Film Co., Ltd. Solid-state imaging device and method of manufacturing said solid-state imaging device
JP3898666B2 (ja) * 2003-04-28 2007-03-28 松下電器産業株式会社 固体撮像装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416091A (zh) * 2019-07-31 2019-11-05 中国电子科技集团公司第五十八研究所 一种硅基扇出型封装方法及结构

Also Published As

Publication number Publication date
TW200941598A (en) 2009-10-01
US20090239341A1 (en) 2009-09-24

Similar Documents

Publication Publication Date Title
JP7027577B2 (ja) ウェーハレベルシステムインパッケージ方法及びパッケージ構造
US9922943B2 (en) Chip-on-substrate packaging on carrier
TWI559473B (zh) 半導體邊界保護密封劑
CN108231606A (zh) 芯片封装方法及封装结构
CN209401627U (zh) 图像传感器封装
TWI621230B (zh) 用來控制積體電路封裝扭曲的可移除式基板
CN100565828C (zh) 传感器芯片的封胶方法
KR102082714B1 (ko) 이미지 센싱 칩을 위한 패키징 방법 및 패키지 구조
JP2011049560A (ja) 集積回路構造および集積回路構造を形成する方法
US10049971B2 (en) Package structure to enhance yield of TMI interconnections
CN104458101A (zh) 侧通气压力传感器装置
CN107799483A (zh) 半导体封装结构及其制造方法
US6242284B1 (en) Method for packaging a semiconductor chip
US7858446B2 (en) Sensor-type semiconductor package and fabrication method thereof
JP2009224742A (ja) 半導体のパッケージング方法
CN102122646B (zh) 晶圆封装装置的形成方法
TW201911477A (zh) 半導體製程及半導體結構
JP2008016606A (ja) 半導体装置及びその製造方法
CN104485319B (zh) 用于感光芯片的封装结构及工艺方法
JP2001223288A (ja) 集積回路装置とその製法
US20110127659A1 (en) Package including an interposer having at least one topological feature
JP2009170855A (ja) 半導体のパッケージング方法
CN203006934U (zh) 集成mems传感器的晶圆级封装结构
JP2010062514A (ja) 粘着性保護層を有する半導体ウェハ
JP2003197658A (ja) フリップチップパッケージの底層充填カプセル化方法及び底層充填カプセル化用部材