JP2013247356A - 異なる寸法を有するビアを備えた多層電子構造体 - Google Patents

Abstract

【課題】高密度の多数の導電層およびビアを有し、信頼性および適切な電気性能、薄さ、堅さ、平面性、良い熱放散および競争的な単価を有するＩＣ基板およびＩＣインターポーザのような支持構造体を提供する。
【解決手段】多層複合電子構造体１００であって、ＸＹ平面内に延在し、かつ２つの隣接するフィーチャ層１０２，１０４，１０６にはさまれる誘電材料を備えるビア層によって隔てられる少なくとも２つのフィーチャ層を備え、ビア１１８層がＸＹ平面に対して垂直なＺ方向に隣接するフィーチャ層を連結するビア柱を備え、第１のビアが、ビア層内の第２のビアとはＸＹ平面内の異なる寸法を有する、構造体。
【選択図】図１

Description

本発明は、異なる形状およびサイズを有する新奇なビアを含む多層相互接続構造体に向けられる。

ますます複雑な電子構成部品の小型化に対するますますより大きな需要によって駆り立てられて、コンピュータおよび遠隔通信装置のような民生用電子機器が、より集積化されるようになっている。これは、誘電材料によって互いに電気的に絶縁される高密度の多数の導電層およびビアを有するＩＣ基板およびＩＣインターポーザのような支持構造体に対する要求を作り出した。

この種の支持構造体に対する一般的な要件は、信頼性および適切な電気性能、薄さ、堅さ、平面性、良い熱放散および競争的な単価である。

これらの要件を達成するための種々のアプローチのうち、層の間に相互接続ビアを作り出す１つの広く実現された製造技法が、メッキ技法によってその中に堆積される金属、通常銅によるその後の充填のために、その後置かれた誘電体基板中に最後の金属層まで通して穴開けするためにレーザーを使用する。ビアを作り出すこのアプローチは時には『ドリルアンドフィル』と称され、それによって作り出されるビアは、『ドリルアンドフィルビア』と称されることができる。

ドリルアンドフィルビアアプローチには複数の欠点がある。各ビアが別々に穴開けされる必要があるので、処理率が限定され、精巧な多ビアＩＣ基板およびインターポーザを製作するコストがひどく高くなる。大きな配列では、ドリルアンドフィル方法論によって互いに極めて近傍に異なるサイズおよび形状を有する高密度の高品質ビアを生成することは、困難である。さらに、レーザー穴開けされたビアは誘電材料の厚さを通して内部に粗い側壁およびテーパーを有する。このテーパリングは、ビアの有効径を減少させる。それはまた、特に超小型ビア径で前の導電性金属層に対する電気接触に悪影響を与え、それによって信頼性問題を引き起こすかもしれない。その上、穴開けされる誘電体がポリマーマトリクスのガラスまたはセラミックファイバを備える複合材料である所で、側壁が特に粗く、この粗さが追加的な迷いインダクタンスを作り出す場合がある。

穴開けされたビアホールの充填プロセスは、通常銅の電気メッキによって達成される。電気メッキ堆積技法は、陥凹形成に結びつく場合があり、そこで小型のクレータがビアの上部に出現する。あるいは、ビアチャネルが、それが保持することができるより多くの銅で充填されるところでオーバフィルが起こる場合があり、および、周囲の材料の上に突き出る半球形の上面が作り出される。高密度基板およびインターポーザを製作する時必要に応じて、その後ビアを順に重ねてスタックする時、陥凹形成およびオーバフィルの両方が困難を作り出す傾向がある。さらに、理解されるであろうことは、特にそれらがインターポーザまたはＩＣ基板設計の同じ相互接続層内でより小型のビアに近接している時、大きなビアチャネルは均一に充填するのが困難であることである。

受け入れられるサイズおよび信頼性の範囲が時間とともに向上しているとはいえ、上記の欠点はドリルアンドフィル技術に固有であり、可能なビアサイズの範囲を限定すると予測される。レーザー穴開けが丸いビアチャネルを作り出すために最良であることが更に注意される。スロット形状のビアチャネルが理論的にはレーザーミリングによって製作されることができるとはいえ、実際には、製作されることができる幾何学形状の範囲はいくぶん限定され、および、所定の支持構造体内のビアは一般的に円柱状で実質的に同一である。

ドリルアンドフィルによるビアの製作は高価であり、および相対的に費用効果的な電気メッキプロセスを使用してそれによって銅によって作り出されるビアチャネルを均一に一貫して充填することは困難である。

複合誘電材料内にレーザー穴開けされたビアは、実用的に６０×１０^−６ｍの直径に限定され、かつそれでも、必要とされる除去プロセスの結果、穴開けされる複合材料の性質に起因する有意なテーパリング形状、同じく粗い側壁に苦しむ。

前述のレーザー穴開けの他の限定に加えて、異なる穴開けサイズのビアチャネルが穴開けされて、そして次に、異なるサイズのビアを製作するために金属で充填される時、ビアチャネルが異なる速度で埋まるという理由から、同じ層内に異なる直径のビアを作り出すことが困難であるという点で、ドリルアンドフィル技術の付加的限定事項がある。従って、異なるサイズのビアに対して堆積技法を同時に最適化することは不可能であるので、ドリルアンドフィル技術を特徴づける陥凹形成またはオーバフィルの典型的課題は悪化する。

ドリルアンドフィルアプローチの欠点の多くを克服する一代替案は、別名『パターンメッキ』技術を使用して、フォトレジスト内に作り出されるパターンに銅または他の金属を堆積することによってビアを製作することである。

パターンメッキでは、シード層が最初に堆積される。次いで、フォトレジストの層がその上に堆積され、その後パターンを作り出すために露光されて、シード層を露出させる溝を作るために選択的に除去される。ビア柱が、フォトレジスト溝内に銅を堆積することによって作り出される。残りのフォトレジストが次いで除去され、シード層がエッチング除去され、一般的にポリマー含浸されたガラスファイバマットである誘電材料が、ビア柱をおおうためにその上におよびその周りに積層される。種々の技法およびプロセスが、次いで誘電材料を平坦化するために使用され、その一部を除去してビア柱の上部を露出し、そこで次の金属層を構築するためにそれによって接地に対する導電接続を可能にすることができる。所望の多層構造体を構築するためにこのプロセスを繰り返すことによって、金属導体およびビア柱の以降の層がその上に堆積されることができる。

以下に『パネルメッキ』として知られる、代わりの、しかし密接に関連づけられた技術において、金属または合金の連続層が基板上へ堆積される。フォトレジストの層が基盤の上部に堆積され、パターンがその中に現像される。現像されたフォトレジストのパターンが剥離され、その下に金属を選択的に露出し、それが次いでエッチング除去されることができる。未現像のフォトレジストが下層金属をエッチング除去されることから保護して、直立したフィーチャおよびビアのパターンを残す。

未現像のフォトレジストを剥離した後に、ポリマー含浸されたガラスファイバマットのような誘電材料が、直立した銅フィーチャおよび／またはビア柱周辺におよびその上に積層されることができる。平坦化の後、所望の多層構造体を構築するためにこのプロセスを繰り返すことによって、金属導体およびビア柱の以降の層がその上に堆積されることができる。

上記したパターンメッキまたはパネルメッキ方法論によって作り出されるビア層は、一般的に銅由来の『ビア柱』およびフィーチャ層として公知である。

理解されるであろうことは、マイクロエレクトロニクスの進化の全般的な推進力は高い信頼性を有する、ますますより小さく、より薄くおよびより軽く、およびより強力な製品を製作する方へ向けられるということである。厚い、コアを持つ相互接続部の使用は極薄の製品が到達可能であることを妨げる。相互接続ＩＣ基板または『インターポーザ』内にますますより高い密度の構造体を作り出すために、ますますより小さい接続部のますますより多くの層が必要とされる。実際に、時には互いの上に構成要素をスタックすることが、望ましい。

メッキした積層構造体が銅または他の適切な犠牲基板上に堆積されるならば、基板がエッチング除去され、自立コアレス層状構造体を残すことができる。更なる層が、犠牲基板に以前に接着された側面上に堆積され、それによって両面ビルドアップを可能にすることができ、それが反りを最小化し、平面性を達成するのを補助する。

高密度相互接続部を製作するための１つの柔軟な技術が、誘電マトリクス内に金属ビアまたはフィーチャからなるパターンまたはパネルメッキした多層構造体を構築することである。金属は銅であることができ、誘電体はファイバ強化ポリマーであることができ、一般的に、例えばポリイミドのような、高ガラス転移温度（Ｔｇ）を備えたポリマーが使用される。これらの相互接続部は、コアを持つかまたはコアレスであることができ、かつ構成要素をスタックするためのキャビティを含むことができる。それらは、奇数または偶数の層を有することができる。可能にする技術は、Ａｍｉｔｅｃ−Ａｄｖａｎｃｅｄ Ｍｕｌｔｉｌａｙｅｒ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ社に付与された以前の特許内に記載されている。

例えば、Ｈｕｒｗｉｔｚ他に付与された（特許文献１）が、上位の電子支持構造体の構成における前駆体としての用途のために、誘電体内にビア配列を含む自立膜を製作する一方法を記載し、犠牲キャリア上の誘電体周囲内に導電性ビアの膜を製作するステップと、自立積層配列を形成するために膜を犠牲キャリアから分離するステップとを含む。この種の自立膜に基づく電子基板は、積層配列を薄くして平坦化することによって形成され、ビアを終端することが続くことができる。この刊行物は、全体として本願明細書に引用したものとする。

Ｈｕｒｗｉｔｚ他に付与された（特許文献２）が、第２のＩＣダイと直列に接続される第１のＩＣダイを支持するためのＩＣ支持体を製作するための一方法であって、このＩＣ支持体が絶縁周囲内の銅フィーチャおよびビアの交互層のスタックを備え、第１のＩＣダイがＩＣ支持体上へボンディング可能であり、および第２のＩＣダイがＩＣ支持体内部でキャビティ内にボンディング可能であり、キャビティが、銅ベースをエッチング除去し、かつビルトアップ銅を選択的にエッチング除去することによって形成される方法を記載する。この刊行物は、全体として本願明細書に引用したものとする。

Ｈｕｒｗｉｔｚ他に付与された（特許文献３）が、以下のステップ、すなわち、（Ａ）第１のベース層を選択するステップと、（Ｂ）第１のベース層上へ第１の耐エッチング液バリア層を堆積するステップと、（Ｃ）交互の導電層および絶縁層の第１のハーフスタックを構築するステップであって、導電層が絶縁層を通してビアによって相互接続されるステップと、（Ｄ）第１のハーフスタック上へ第２のベース層を塗布するステップと、（Ｅ）第２のベース層にフォトレジストの保護コーティングを塗布するステップと、（Ｆ）第１のベース層をエッチング除去するステップと、（Ｇ）フォトレジストの保護コーティングを除去するステップと、（Ｈ）第１の耐エッチング液バリア層を除去するステップと、（Ｉ）交互の導電層および絶縁層の第２のハーフスタックを構築するステップであって、導電層が絶縁層を通してビアによって相互接続され、第２のハーフスタックが、第１のハーフスタックに実質的に対称のレイアップを有するステップと、（Ｊ）交互の導電層および絶縁層の第２のハーフスタック上へ絶縁層を塗布するステップと、（Ｋ）第２のベース層を除去するステップと、（Ｌ）スタックの外面上にビアの端部を露出することによって基板を終端し、かつそれに終端部を付加するステップと、を含む電子基板を製作する一方法を記載する。この刊行物は、全体として本願明細書に引用したものとする。

米国特許第７，６８２，９７２号明細書、名称「先端多層コアレス支持構造体およびそれらの製作のための方法」 米国特許第７，６６９，３２０号明細書、名称「チップパッケージング用のコアレスキャビティ基板およびそれらの製作」 米国特許第７，６３５，６４１号明細書、名称「集積回路支持構造体およびそれらの製作」

本発明の第１の態様が、多層複合電子構造体であって、ＸＹ平面内に延在し、かつ２つの隣接するフィーチャ層間にはさまれる誘電材料を備えるビア層によって隔てられる少なくとも２つのフィーチャ層を備え、ビア層がＸＹ平面に対して垂直なＺ方向に隣接するフィーチャ層を連結するビア柱を備え、第１のビア柱が、ビア層内の第２のビア柱とはＸＹ平面内の異なる寸法を有する、構造体を提供することに向けられる。

任意選択で、少なくとも１本の前記ビア柱が実質的に非円柱状である。

任意選択で、この少なくとも１本のビア柱が電気メッキによってその上に堆積される金属層によって覆われるシード層を備える。

任意選択で、シード層が銅を備える。

一般的に、金属層が銅を備える。

いくつかの実施態様において、シード層が誘電材料に対する接着力を増進するために最初に置かれる接着金属層を更に備える。

いくつかの実施態様において、接着金属層がチタン、クロム、タンタルおよびタングステンを含む群の少なくとも１つを備える。

任意選択で、第１のビアのＸＹ平面内の最小寸法が、同じ平面内の第２のビアのＸＹ平面内の最小寸法より少なくとも２０％大きい。

任意選択で、第３のビアのＸＹ平面内の最小寸法が、第１のビアのＸＹ平面内の最小寸法より少なくとも２０％大きい。

任意選択で、少なくとも１個のビアがＸＹ平面内に円形断面を有する。

任意選択で、少なくとも１個のビアがＸＹ平面内に非円形断面を有する。

いくつかの実施態様において、少なくとも１個のビアがＸＹ平面内に正方形断面を有する。

いくつかの実施態様において、少なくとも１個のビアがＸＹ平面において非対称であり、線形形状を有する。

いくつかの実施態様において、少なくとも１個のビアがＸＹ平面において非対称であり、第１の方向に対して垂直なＸＹ平面内の第２の方向の少なくとも３倍延長してＸＹ平面内の第１の方向に延在する。

いくつかの実施態様において、少なくとも１個のビアが５０ミクロン未満の直径を有する。

いくつかの実施態様において、少なくとも１個のビアが４０ミクロン未満の直径を有する。

いくつかの実施態様において、少なくとも１個のビアが３０ミクロン以下の直径を有する。

いくつかの実施態様において、Ｚ方向の構造体の厚さが、５０ミクロンを上回る。

いくつかの実施態様において、フィーチャ層および少なくとも１つのビア層が以下のステップ、すなわち、
（ａ）それの銅を露出するために処理される下位ビア層を含む基板を得るステップと、（ｂ）シード層によって基板を覆うステップと、（ｃ）シード層の上に第１のフォトレジスト層を塗布するステップと、（ｄ）フィーチャのネガパターンを形成するためにフォトレジストを露光してかつ現像するステップと、（ｅ）フィーチャ層を製作するためにネガパターンに金属を堆積するステップと、（ｆ）第１のフォトレジスト層を剥離するステップと、（ｇ）第２のフォトレジスト層を塗布するステップと、（ｈ）ネガパターン内の異なる寸法の少なくとも２本のビア柱を含むネガパターンを露光してかつ現像するステップと、（ｅ）ネガパターンに金属層を堆積するステップと、（ｆ）フォトレジストを剥離して、フィーチャ層およびビア層内の異なる寸法の少なくとも２本のビア柱を直立したままに残すステップと、（ｋ）シード層を除去するステップと、（ｌ）ビア層内の少なくとも２本のビア柱の上に誘電材料を積層するステップと、を含むプロセスによって製作されることができる。

一般的に、以下の限定の少なくとも１つがあてはまる：
（ｉ）シード層が銅を備える、（ｉｉ）金属層が銅を備える、（ｉｉｉ）誘電材料がポリマーを備える、および（ｉｖ）誘電材料がセラミックまたはガラス含有物を更に備える。

任意選択で、以下の限定の少なくとも１つがあてはまる：（ｉ）ポリマーが、ポリイミド、エポキシ、ビスマレイミド、トリアジンおよびそれの混合物を備える、（ｉｉ）含有物がガラスファイバを備える、および（ｉｉｉ）含有物がセラミック粒子フィラーを備える。

このプロセスが、（ｍ）金属を露出するために平坦化する更なるステップを含むことができる。

この方法が、（ｎ）接地表面の上に金属シード層を堆積する更なるステップを含むことができる。

任意選択で、金属シード層が銅を備える。

いくつかの実施態様において、少なくとも１つのビア層が以下のステップ、すなわち、
（ｉ）それの銅が露出される下位フィーチャ層を含む基板を得るステップと、（ｉｉ）シード層によって基板を覆うステップと、（ｉｉｉ）シード層の上に金属層を堆積するステップと、（ｉｖ）金属層の上にフォトレジスト層を塗布するステップと、（ｖ）ビアのポジパターンを露光してかつ現像するステップと、（ｖｉ）露出された金属層をエッチング除去するステップと、（ｖｉｉ）フォトレジストを剥離して、ビア層内の異なる寸法の少なくとも２個のビアを直立したままに残すステップと、（ｖｉｉｉ）シード層を除去するステップと、（ｘｉ）少なくとも２個のビアの上に誘電材料を積層するステップと、によって製作される。

一般的に、以下の限定の少なくとも１つが、あてはまる：（ａ）シード層が銅を備える、（ｂ）金属層が銅を備える、（ｃ）誘電材料がポリマーを備える、および（ｄ）誘電材料がセラミックまたはガラス含有物を更に備える。

任意選択で、以下の限定の少なくとも１つが、あてはまる：（ｅ）ポリマーが、ポリイミド、エポキシ、ビスマレイミド、トリアジンおよびそれの混合物を備える、（ｆ）含有物がガラスファイバを備える、および（ｇ）含有物がセラミックフィラーを備える。

この方法が、（ｘ）金属を露出するために平坦化してかつ薄くする更なるステップを含むことができる。

この方法が、（ｘｉ）薄くされた表面の上に金属シード層を堆積する更なるステップを含むことができる。

任意選択で、金属シード層が銅を含む。

用語ミクロンまたはμｍは、マイクロメートルまたは１０^−６ｍを指す。

本発明のより良い理解のために、かつ、それがどのように実行に移されることができるかを示すために、参照がここで、単に一例として添付の図面になされる。

次に詳細に図面に対する特定の参照によって、強調されるのは、示される詳細は、例として、および、本発明の好適な実施態様に関する例証となる議論のためだけにあり、ならびに、本発明の原理および概念上の態様の最も役立って容易に理解される記述であると信じられることを提供するために提示されることである。この点に関しては、本発明の基本理解のために必要であるより、より詳細に本発明の構造細部を示すために何の試みもなされず、本発明のいくつかの形態が実際問題としてどのように具体化されることができるかを当業者に明らかにする図面とともに記述がなされる。添付の図面において：

従来技術の多層複合支持構造体の簡略断面図である。 ＸＹ平面内のビア層の断面図の顕微鏡写真であり、大きな正方形ビア、外延的ビアおよびマイクロビアを示し、製作されることができるさまざまな形状およびサイズを例示する。 得られるフィーチャの範囲の注釈付き概略平面図である。 本発明の構造体がそれによって製作されることができる１つのプロセスを示す１つの流れ図である。および 本発明の構造体がそれによって製作されることができる変形プロセスを示す第２の流れ図である。

種々の図面内の同様な参照番号および指示は、同様な要素を示した。

以下の記述では、ガラスファイバによって強化された、誘電マトリクス内の金属ビア、特にポリイミド、エポキシまたはＢＴ（ビスマレイミド／トリアジン）またはそれらの混合物のような、ポリマーマトリクス内の銅ビア柱からなる支持構造体が考慮される。

ここにて組み込まれる、Ｈｕｒｗｉｔｚ他に付与された（特許文献１）、（特許文献２）および（特許文献３）に記載されるように、フィーチャの面内方向寸法に何の実効上限もないということが、Ａｃｃｅｓｓのフォトレジストおよびパターンまたはパネルメッキおよび積層技術の特徴である。

図１は、従来技術の多層複合支持構造体の簡略断面図である。従来技術の多層支持構造体１００は、個々の層を絶縁する誘電体１１０、１１２、１１４、１１６の層によって隔てられる構成要素またはフィーチャ１０８の機能層１０２、１０４、１０６を含む。誘電層を通してのビア１１８は、隣接する機能またはフィーチャ層間の電気接続を与える。したがって、フィーチャ層１０２、１０４、１０６はＸＹ平面内の、層内に概ね配置されるフィーチャ１０８および誘電層１１０、１１２、１１４、１１６を横切って電流を導通するビア１１８を含む。ビア１１８は、最小のインダクタンスを有するように設計されていて、かつその間に最小静電容量を有するように十分に隔てられる。

ビアがドリルアンドフィル技術によって製作される所で、それらが誘電体内にレーザー穴を最初に穴開けすることによって製作されるので、ビアは一般に実質的に円形断面を有する。誘電体が異質で異方性でかつ無機フィラーおよびガラスファイバ強化材を備えたポリマーマトリクスから成るので、それの円形断面は一般的に粗いエッジを持ち、それの断面が真円形状からわずかにゆがめられることになる。さらに、ビアはいくぶんテーパーがつく傾向があり、円柱状の代わりに逆円錐台形である。

例えば（特許文献１）、（特許文献２）および（特許文献３）に記載されるように、図１の構造体は、あるいは、フォトレジスト内のパターン内にメッキをする（パターンメッキ）か、またはパネルメッキし、次いで選択的にエッチングし、どちらにせよ直立したビア柱を残し、そして次に、その上に誘電プリプレグを積層することによって製作されることができる。

『ドリルアンドフィルビア』アプローチを使用して非円形ビアを製作することは、断面制御および形状における困難に起因してひどく高くなる。レーザー穴あけの限界に起因する約５０−６０ミクロン直径の最小ビアサイズもまた、ある。これらの困難は、先に背景技術で詳細に記載されたものであり、かつ、なかでも、銅ビアフィル電気メッキプロセスに起因する陥凹形成および／または半球形の成型、レーザー穴あけプロセスに起因するビアテーパリング形状および側壁粗さ、およびポリマー／ガラス誘電体内に溝を生成する『ルーティング』モードでスロットをミリングするための高価なレーザー穴あけ機を使用することに起因するより高いコスト、に関連する。

前述のレーザー穴開けの他の限定に加えて、穴開け異なるサイズのビアチャネルが穴開けされて、そして次に、異なるサイズのビアを製作するために金属で充填される時、ビアチャネルが異なる速度で埋まるという理由から、同じ層内に異なる直径のビアを作り出すことが困難であるという点で、ドリルアンドフィル技術の付加的限定事項がある。従って、異なるサイズのビアに対して堆積技法を同時に最適化することは不可能であるので、ドリルアンドフィル技術を特徴づける陥凹形成またはオーバフィル（半球形成）の典型的課題は悪化する。したがって、実用的用途では、時には、基板の異質の性質に起因して幾分ゆがめられるが、ドリルアンドフィルビアは実質的に円形断面を有し、全てのビアが実質的に類似した断面を有する。

さらに、ポリイミド／ガラスもしくはエポキシ／ガラスもしくはＢＴ（ビスマレイミド／トリアジン）／ガラスまたはセラミックおよび／または他のフィラー粒子とのそれらの混合物のような複合誘電材料内のレーザー穴開けされたビアが実用的に約６０×１０^−６ｍの直径に限定されることが注意され、かつそれでも、必要とされる除去プロセスの結果、穴開けされる複合材料の性質に起因する有意なテーパリング形状、ならびに粗い側壁に苦しむ。

メッキおよびフォトレジスト技法の柔軟性を使用して、広範囲にわたるビア形状およびサイズが、費用対効果が高い状態で製作されることができることが驚くべきことに見いだされた。さらに、異なるビア形状およびサイズが同じ層内に製作されることができる。金属シード層を最初に堆積し、そして次に、フォトレジスト材料を堆積し、かつその中に円滑な、まっすぐな、テーパーがつかない溝を発現させ、それが、露出されたシード層上へのパターンメッキによってこれらの溝に銅を堆積することによってその後埋められることができることによって、銅パターンメッキアプローチが使用される時、これは特に容易になる。ドリルアンドフィルビアアプローチとは対照的に、ビアポスト技術は陥凹なしで半球なしの銅コネクタを得るようにフォトレジスト層内の溝が充填されることを可能にする。銅の堆積の後、フォトレジストがその後剥離され、金属シード層が除去され、および、永続的な、ポリマーガラス誘電体がその上におよびその周りに塗布される。このように作り出される『ビア導体』構造体は、Ｈｕｒｗｉｔｚ他に付与された（特許文献１）、（特許文献２）および（特許文献３）内に記載されるプロセスフローを使用することができる。

図２を参照して、ビア層を通してのＸＹ平面内の断面図の顕微鏡写真が、これを例示するために示され、概念立証を与える。ほぼ３０ミクロンの直径を有するマイクロビア２０２が、示される。ドリルアンドフィル技術はこの種の小さいビアの製作を可能にせず、現在の最高水準の技術はドリルアンドフィルビアに対して約６０ミクロン直径の実効下限を有する。マイクロビア間の分離は、２０ミクロン未満であることができる。さらに示されるのが、かなり大きい矩形のヒートシンク２０４および１２０ミクロンｘ１２０ミクロンほどであることができる正方形ビア２０６である。示すように、矩形および正方形ビアならびにヒートシンクは、２または３ミクロンだけの曲率半径を有する正方形の角を有することができる。理解されるであろうことは、穴あけ技術を使用してきつい角を作り出すのは不可能であることである。メッキ技法がそれらの製作を容易にするとはいえ、一般的に、それらが応力集中部として作用する場合があるので、正方形の角は回避される。ビアは、一般的にガラスファイバによって強化されて無機フィラーを含むことができるポリマーである誘電材料２０８内に埋め込まれる。この種の誘電材料は、編ファイバプリプレグとして入手可能であることができる。

延在されたビア構成要素２１０もまた、示される。延在されたビア構成要素２１０は、隣接した層内の異なるフィーチャを接続することができてかつ面内方向信号キャリアとして機能することができる。したがって、ビア層内の構成要素はＸＹ平面内の異なる位置の構成要素を連結するために役に立つことができて機能構成要素であることができる。例えば、構成要素２１２はそれ自体異なる層内のフィーチャに連結されることができる丸いビア２１４を接続する。きわめて複雑な形状が製作されることができ、それで面内方向ビアが隣接層内のフィーチャを連結する直線ビアのまわりに巻きつけられることができることが注意される。

図３は、例えば図２に示すもののような、形状化されたビアの概略平面図である。『ドリルアンドフィル』アプローチによって製作されるビアと対照的に、ここにて組み込まれる、Ｈｕｒｗｉｔｚ他に付与された（特許文献１）、（特許文献２）および（特許文献３）に記載されるように、フィーチャの面内方向寸法に何の実効上限もないということが、Ａｃｃｅｓｓのフォトレジストおよびパターンまたはパネルメッキおよび積層技術の特徴である。現在、執筆時に、実効最小直径ビアは約３０ミクロンであるが、この最小サイズ限界値は時間とともに更に低下すると予想される。

単に異なるフィーチャ層間の信号を導通するだけのために役に立って、かつ実質的に同一のビア形状を与えるレーザー穴あけによって製作される従来技術のビアと対照的に、本発明の実施態様では、第１のビアが同じビア層内の第２のビアとはＸＹ平面内の非常に異なる寸法を有することができることが、注意される。ビアは、ヒートシンクとして機能することができてＸＹ平面内の異なる位置を有する隣接した層内の構成要素を接続することができる。ビア層内のいくつかの構成要素は、物理的硬化のような追加機能を果たすか、またはインダクタもしくはコンデンサ、同軸データキャリアなどのような機能電子構成部品として、かつ単に隣接層間の導電接続部としてだけでなく役に立つことができる。

したがって、図３の注釈付き模式マップを参照して、同じ層上の異なるビアが非常に異なるサイズ（および形状）を有することができる。例えば、大きなリボンビア３０２が長さ２、３ミリメートルであることができ、最小銅ビア３０４が直径約３０ミクロンであることができる。一部または実際にほとんどのビアが、ドリルアンドフィル技術によって得られる現在の最高水準の技術と互換性を持つために、約６０ミクロンの直径を有する単純なビア３２２であることができる。しかしながら、理解されるであろうことは、フォトレジストにメッキをすることによって、またはメッキをして次いでエッチングすることによって作り出されるビアは、類似した寸法を有する時でさえ、一般に、異質のかつ異方性の誘電層へのレーザー穴あけによって得られるものより円滑であるということである。

したがって、ＡＭＩＴＥＣおよびＡｃｃｅｓｓによって開発されたプレートおよびエッチングならびに選択パターンメッキ技術に固有の多くの柔軟性があり、かつここにて組み込まれる、Ｈｕｒｗｉｔｚ他に付与された（特許文献１）、（特許文献２）および（特許文献３）に一般的に記載される。

例えば、３０ミクロン直径ビア柱３０４またはマイクロビアが、ヒートシンク３０８に近接して配置されることができ、それが相対的に大きい、例えば１５０×１０^−６ｍ×１５０×１０^−６ｍであることができる。異なる構成要素を互いに絶縁されるように保つために、隣接する構成要素間の典型的離間距離は１４０×１０^−６ｍほどであることができるが、この製作技法はさらにビアが１０ミクロン以下の分離で配置されることを可能にする。構成要素を隔てる誘電材料３１０は、加熱されて圧縮されるポリマー含浸編ガラスファイバプリプレグであることができる。

理解されるであろうことは、ドリルアンドフィル技術によって、異なるサイズの隣接するフィーチャの充填がより大きなフィーチャの陥凹形成およびより小さいもののオーバフィル（半球形成）を作り出すので、非常に異なるサイズの隣接するフィーチャを作り出すのは不可能ではないとしても困難であるということである。

ＡＭＩＴＥＣおよびＡｃｃｅｓｓによって開発され、かつここにて組み込まれる、Ｈｕｒｗｉｔｚ他に付与された（特許文献１）、（特許文献２）および（特許文献３）に一般的に記載される、プレートおよびエッチングならびに選択パターンメッキ技術に固有の柔軟性が、並列の構成要素がその間に電荷を蓄積するのに十分に近傍にある、ビアコンデンサ構造体３１２、および通常のビア柱３１８のまわりのトロイドビア３１６が基板の厚さを通して同軸構造体を与える同軸構造体３１４のような、専門の構成要素の製作を可能にする。また、バー形状のビア３２０、エッジ補強材３２２および角補強材３２４が示される。共通誘電層内の全ての構成要素が、電着によって同時に製作されることができる。

第１のビアのＸＹ平面内の最小寸法は、有意により大きくなることができて、同じ平面内の第２のビアのＸＹ平面内の最小寸法より一般的に２０％以上、大きくなることができる。実際に、第３のビアのＸＹ平面内の最小寸法は第１のビアのＸＹ平面内の最小寸法より有意に（２０％以上）大きくなることができる。

任意選択で従来技術と同様に、種々のビアがＸＹ平面内に実質的に円形断面を有することができる。さらに、ビア柱がフォトレジストにメッキによって製作され、そして次に、誘電体がその周りに塗布されるので、電気メッキ技術によって、誘電体の異質性および異方性が粗い表面をもつ穴を作り出す場合があるドリルアンドフィルによって達成可能であるよりも、非常により円滑なビアを達成することが可能である。

しかしながら、ドリルアンドフィル技術によって作り出されるビアとは異なり、メッキアプローチによって製作されるビアは円形である必要はない。ビアは、ＸＹ平面において非対称であることができる。それらは、例えば、第１の方向に対して垂直であるＸＹ平面内の第２の方向の少なくとも３倍延長してＸＹ平面内の第１の方向に延在し、かつ、より線形であることができる。

ドリルアンドフィルビアが陥凹形成または半球形成効果に起因して実際上直径約６０ミクロンに限られているのに対して、ビアが電気メッキによって作り出されるいくつかの実施態様では、少なくとも１個のビアが５０ミクロン未満、おそらく４０ミクロン未満の直径を有する。実際に、実施態様によっては、少なくとも１個のビアが３０ミクロン以下の直径を有する。直径３０ミクロンのマイクロビア３０６が、図３内に例示されて、図２に示すように、電気メッキによって製作された。

誘電体上へメッキ技術によって堆積されるフィーチャ層によって、ビア層が概ね覆われるので、誘電体の上のメッキを可能にするために、一般的に、少なくとも１つのビア層が、電気メッキによってその上に堆積される、銅のような金属層によって覆われる、銅のようなシード層を備えることができる。シード層は、一般的に厚さ０．５ミクロンから１．５ミクロンである。さらに、下層誘電体へのシード層の接着を補助するために、第１の接着層が塗布されることができる。接着層は、チタン、クロム、タンタル、タングステンまたはこれらの金属の混合物で製作されることができてかつ一般的に非常に薄い。接着材層は、例えば、厚さ０．０４ミクロンから０．１ミクロンであることができる。

図４を参照して、実施態様によっては、少なくとも１つのビア層が以下の諸ステップからなるプロセスによって製作される：それの銅を露出するために処理される下位ビア層を含む基板を得る−ステップ（ａ）、およびシード層、一般的に銅によって基板を覆う−ステップ（ｂ）。第１の、薄いフォトレジスト層が、シード層の上に塗布され−ステップ（ｃ）、および、第１の、薄いフォトレジスト層がフィーチャのネガパターンを形成するために露光されてかつ現像される−ステップ（ｄ）。金属、一般的に銅が、フィーチャのネガパターンに堆積され−ステップ（ｅ）、および、第１の薄いフォトレジスト層が剥離され−ステップ（ｆ）、フィーチャの層を直立したままに残す。第２の、より厚いフォトレジスト層が、次に塗布され−ステップ（ｇ）、および、ビア柱の第２のネガパターンが露光されてその中に現像される−ステップ（ｈ）。金属、一般的に銅の層が、第２のパターン内に発現される溝内に堆積され−ステップ（ｉ）、異なる寸法のビア柱を含むビア層を製作する。第２のフォトレジスト層が剥離され−ステップ（ｊ）、異なる寸法の少なくとも２本のビア柱を含むビア柱の層およびフィーチャ層を直立したままに残す。露出されたシード層が、次に除去される−ステップ（ｋ）。これは、例えば、水酸化アンモニウムまたは塩化銅のウエットエッチングに構造体をさらすことによって達成されることができる。誘電材料が、次いで異なる寸法のビア柱を含むビア層上に積層される−ステップ（ｌ）。

誘電材料は、一般に、ポリイミド、エポキシ、ビスマレイミド、トリアジンおよびそれの混合物のような、ポリマーマトリクスを備える複合材料であってセラミックまたはガラスを更に備えることができる。一般的に、誘電体はセラミックフィラーを備えたポリマー樹脂プリプレグ内の編ガラスファイバのバンドルからなるプリプレグとして与えられる。

追加的な層の更なるビルドアップを可能にするために、誘電材料は金属を露出するために薄くされることができる−ステップ（ｍ）。薄層化は、機械研削もしくは研磨、化学研摩、または化学機械研摩ＣＭＰを使用して達成されることができる。薄層化はさらに、構造体を平坦化する。次いで、銅のような金属シード層が薄くされた表面の上に堆積されることができ−ステップ（ｎ）、更なる層が構築されることを可能にする。シード層は、一般的に０．５ミクロン−１．５ミクロンまでである。その接着を補助するために、一般的に厚さ０．０４から０．１ミクロンの、チタン、タンタル、クロム、タングステンまたはそれの混合物の接着材層が、最初に堆積されることができる。シード層は、例えば、スパッタリングまたは無電解メッキを使用して堆積されることができる。

図５を参照して、変形製作ルートにおいて、少なくとも１つのビア層が次のステップによって製作される：それの銅を露出するために平坦化される下位フィーチャ層を含む基板を得る−ステップ（ｉ）、およびシード層によって下位フィーチャ層を覆う−ステップ（ｉｉ）、それは、一般的に銅であってかつ一般的にスパッタリングによるかまたは無電解メッキによって堆積される。金属層が、シード層の上に堆積される−ステップ（ｉｉｉ）。この金属層は、一般的に銅であってかつ電気メッキによって堆積されることができる。フォトレジスト層が金属層の上に置かれ−ステップ（ｉｖ）、および、ビア柱のポジパターンが露光されてその中に現像され、そこで２本以上のビア柱が異なる面内方向寸法を有することができる−ステップ（ｖ）。露出された金属層が、エッチング除去される−ステップ（ｖｉ）。銅のエッチング除去は、例えば、水酸化アンモニウムまたは塩化銅のような銅のエッチング液を使用して実行されることができる。フォトレジストが、次いで剥離され−ステップ（ｖｉｉ）、ビア層内の少なくとも１個の構成要素を直立したままに残し、および、誘電材料がビア層内の少なくとも１個の構成要素の上に積層される−ステップ（ｖｉｉｉ）。

更なるビルドアップを可能にするために、誘電層が薄くされることができ−ステップ（ｉｘ）、例えば、化学もしくは機械研摩または研削、または化学機械研摩を使用して金属を露出する。薄層化は、層を平坦化する。

次いで、銅のような金属シード層が薄くされた表面の上に堆積されることができる−ステップ（ｘ）。

上記の記述は、説明だけとして提供される。理解されるであろうことは、本発明は多くの変形が可能であることである。

本発明のいくつかの実施態様が記載された。それにもかかわらず、種々の変更が本発明の趣旨と範囲から逸脱することなく、なされることができることが理解される。したがって、他の実施態様は以下の請求項の範囲内である。

したがって当業者は、本発明が上に特に図と共に記載されたものに限定されないということを認識する。むしろ本発明の有効範囲は、添付の請求の範囲によって規定され、かつ上記のさまざまな特徴の組合せおよび副組合せ、同じく、前述の記述を読み込むと即座に当業者に思いつくであろう、その変形例および変更態様の両方を含む。

請求項において、語「備える（ｃｏｍｐｒｉｓｅ）」、および「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えた（ｃｏｍｐｒｉｓｉｎｇ）」、等のようなその変形は、記載される構成要素が含まれるが、しかし、一般に他の構成要素の除外ではないことを示唆する。

１００ 多層支持構造体
１０２、１０４、１０６ 機能層またはフィーチャ層
１０８ フィーチャ
１１０、１１２、１１４、１１６ 誘電体
１１８ ビア
２０２ マイクロビア
２０４ ヒートシンク
２０６ 正方形ビア
２０８ 誘電材料
２１０ ビア構成要素
２１２ 構成要素
２１４ 丸いビア
３０２ リボンビア
３０４ 銅ビア ビア柱
３０６ マイクロビア
３１０ 誘電材料
３１２ ビアコンデンサ構造体
３１４ 同軸構造体
３１６ トロイドビア
３１８ 通常のビア柱
３２０ バー形状のビア
３２２ 単純なビア エッジ補強材
３２４ 角補強材

Claims (19)

1. ＸＹ平面内に延在する少なくとも２つのフィーチャ層を備え、かつ２つの隣接するフィーチャ層間にはさまれる誘電材料を備えるビア層によって隔てられる多層電子支持構造体であって、前記ビア層が、前記ＸＹ平面に対して垂直なＺ方向に隣接するフィーチャ層を連結する複数のビア柱を備え、前記ビア層内の第１のビア柱が、前記ビア層内の第２のビア柱とは前記ＸＹ平面内の異なる寸法を有する、ことを特徴とする構造体。
2. 前記第１のビア柱および第２のビア柱のうち１本が、実質的に円柱形状でないことを特徴とする請求項１に記載の多層電子支持構造体。
3. 前記少なくとも１個のビアが、シード層および前記シード層の上に電気メッキされる金属層を備えることを特徴とする請求項１に記載の多層電子支持構造体。
4. 前記シード層が銅を備えることを特徴とする請求項３に記載の多層電子支持構造体。
5. 前記シード層が、チタン、クロム、タンタルおよびタングステンからなる群の少なくとも１つを備える下位接着金属層を更に備えることを特徴とする請求項４に記載の多層電子支持構造体。
6. 前記金属層が銅を備えることを特徴とする請求項３に記載の多層電子支持構造体。
7. 第１のビア柱の前記ＸＹ平面内の最小寸法が、同じビア層内の第２のビア柱の前記ＸＹ平面内の最小寸法より少なくとも２０％大きいことを特徴とする請求項１に記載の多層電子支持構造体。
8. 第３のビア柱の前記ＸＹ平面内の最小寸法が、前記第１のビア柱の前記ＸＹ平面内の最小寸法より少なくとも２０％大きいことを特徴とする請求項７に記載の多層電子支持構造体。
9. 少なくとも１本のビア柱が、実質的に円形断面を有することを特徴とする請求項１に記載の多層電子支持構造体。
10. 少なくとも１本のビア柱が、正方形断面を有することを特徴とする請求項１に記載の多層電子支持構造体。
11. 少なくとも１本のビア柱が前記ＸＹ平面において非対称であり、線形形状を有することを特徴とする請求項１に記載の多層電子支持構造体。
12. 少なくとも１本のビア柱が前記ＸＹ平面において非対称であり、第１の方向に対して垂直である前記ＸＹ平面内の第２の方向の少なくとも３倍延長して前記ＸＹ平面内の前記前記第１の方向に延在することを特徴とする請求項１に記載の多層電子支持構造体。
13. 少なくとも１本のビア柱が、５０ミクロン未満の直径を有することを特徴とする請求項１に記載の多層電子支持構造体。
14. 少なくとも１本のビア柱が、４０ミクロン未満の直径を有することを特徴とする請求項１に記載の多層電子支持構造体。
15. 少なくとも１本のビア柱が、３０ミクロン以下の直径を有することを特徴とする請求項１に記載の多層電子支持構造体。
16. 請求項１に記載の多層電子支持構造体であって、フィーチャ層および前記少なくとも１つのビア層が、以下のステップ、すなわち、
    （ａ）それの前記銅を露出するために処理される下位ビア層を含む基板を得るステップと、
    （ｂ）前記下位ビア層の上にシード層を堆積するステップと、
    （ｃ）前記シード層の上に第１のフォトレジスト層を塗布するステップと、
    （ｄ）ネガパターンを形成するために前記第１のフォトレジスト層を露光してかつ現像するステップと、
    （ｅ）前記ネガパターンに金属層を堆積するステップと、
    （ｆ）前記第１のフォトレジスト層を剥離して前記フィーチャ層を直立したままに残すステップと、
    （ｇ）第２のフォトレジスト層を置くステップと、
    （ｈ）異なる面内方向寸法の少なくとも２本のビア柱を備えるビア層を含むネガパターンを作り出すために前記第２のフォトレジスト層を露光してかつ現像するステップと、
    （ｉ）前記第２のフォトレジスト層内の前記パターンに金属層を堆積するステップと、
    （ｊ）前記第２のフォトレジスト層を剥離するステップと、
    （ｋ）前記露出されたシード層を除去するステップと、
    （ｌ）前記異なる面内方向寸法の少なくとも２本のビア柱の上に誘電材料を積層するステップと、を含むプロセスによって製作されることを特徴とする構造体。
17. 前記プロセスが、（ｍ）前記金属を露出するために前記誘電体を薄くするステップを更に含むことを特徴とする請求項１７に記載の多層電子支持構造体。
18. 前記プロセスが、（ｎ）前記薄くされた表面の上に金属シード層を堆積するステップを更に含むことを特徴とする請求項１７に記載の多層電子支持構造体。
19. 請求項１に記載の多層電子支持構造体であって、前記少なくとも１つのビア層が、以下のステップ、すなわち、
    （ｉ）それの前記銅を露出するために処理される下位フィーチャ層を含む基板を得るステップと、
    （ｉｉ）シード層によって前記下位フィーチャ層を覆うステップと、
    （ｉｉｉ）前記シード層の上に金属層を堆積するステップと、
    （ｉｖ）前記金属層の上にフォトレジスト層を塗布するステップと、
    （ｖ）ビアのポジパターンを露光するステップと、
    （ｖｉ）前記露出された金属層およびシード層をエッチング除去するステップと、
    （ｖｉｉ）前記フォトレジストを剥離して、異なる面内方向寸法を有する前記ビア層内の少なくとも２個の構成要素を残すステップと、
    （ｖｉｉｉ）前記ビア層内の前記少なくとも２個の構成要素の上に誘電材料を積層するステップと、を含むプロセスによって製作されることを特徴とする構造体。