KR20130133635A - 상이한 치수를 갖는 비아를 구비한 다층 전자 구조체 - Google Patents

상이한 치수를 갖는 비아를 구비한 다층 전자 구조체 Download PDF

Info

Publication number
KR20130133635A
KR20130133635A KR1020120098223A KR20120098223A KR20130133635A KR 20130133635 A KR20130133635 A KR 20130133635A KR 1020120098223 A KR1020120098223 A KR 1020120098223A KR 20120098223 A KR20120098223 A KR 20120098223A KR 20130133635 A KR20130133635 A KR 20130133635A
Authority
KR
South Korea
Prior art keywords
layer
support structure
plane
multilayer electronic
electronic support
Prior art date
Application number
KR1020120098223A
Other languages
English (en)
Other versions
KR101385007B1 (ko
Inventor
디러 허위츠
Original Assignee
액세스 어드밴스드 칩 캐리어즈 앤드 이-서브스트레이트 솔루션즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 액세스 어드밴스드 칩 캐리어즈 앤드 이-서브스트레이트 솔루션즈 filed Critical 액세스 어드밴스드 칩 캐리어즈 앤드 이-서브스트레이트 솔루션즈
Publication of KR20130133635A publication Critical patent/KR20130133635A/ko
Application granted granted Critical
Publication of KR101385007B1 publication Critical patent/KR101385007B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은, 2개의 인접 피쳐층들 사이에 개재된 유전체를 갖는 비아층에 의해 분리되고 X-Y 평면에서 연장되는 적어도 2개의 피쳐층을 구비하는 다층 전자 지지 구조체에 관한 것으로, 상기 비아층은 X-Y 평면에 수직한 Z 방향으로 인접 피쳐층을 결합시키는 비아 포스트를 포함하며, 제1 비아는 비아층의 제2 비아로부터 X-Y 평면에서 상이한 치수를 갖는다.

Description

상이한 치수를 갖는 비아를 구비한 다층 전자 구조체 {MULTILAYER ELECTRONIC STRUCTURES WITH VIAS HAVING DIFFERENT DIMENSIONS}
본 발명은 상이한 형상 및 크기를 갖는 신규한 비아를 포함하는 다층 상호접속 구조체에 관한 것이다.
보다 복잡한 전자 요소의 소형화에 대한 커지는 요구로 인해, 연산 및 통신 장치와 같은 가정용 전자 기기는 보다 집적화된다. 이러한 점은 다층 전도층의 고밀도를 갖는 IC 기판 및 IC 인터포져와, 유전체에 의해 서로로부터 전기적으로 절연된 비아와 같은 지지 구조체에 대한 요구를 발생시켰다.
이러한 지지 구조체에 대해 통상적으로 요구되는 점은, 신뢰성과, 적절한 전기 성능, 얇음, 견고성, 평탄화, 양호한 방열성 및 경쟁력 있는 단가이다.
이들 요구사항을 달성하기 위한 다양한 접근법 중, 금속, 통상적으로 구리로 연속 충전하여 도금 기술에 의해 내부 침착되도록 가장 마지막 금속층까지 연속하여 놓여진 유전체 기판을 관통하는 구멍을 드릴링하는 데 레이저를 사용하여, 층들 사이에 상호접속 비아를 생성하는 제조 기술이 널리 실시되고 있다. 이러한 비아 생성을 위한 접근법은 종종 "드릴 앤 필(drill & fill)"로 언급되며, 이로 인해 생성된 비아를 "드릴드 앤 필드 비아(drilled & filled vias)"로 언급될 수 있다.
상기 드릴드 앤 필드 비아 접근법에는 단점이 몇가지 있다. 각각의 비아가 별도로 드릴링되는 것이 요구되기 때문에, 생산량이 제한되고, 복잡해진 다중 비아 IC 기판 및 인터포져 제조 비용은 비싸진다. 큰 어레이에서, 드릴 앤 필 방법론에 의해 서로에 밀접한 근접부에서 상이한 크기 및 형상을 갖는 높은 품질의 비아를 고밀도로 생성하기 어렵다. 또한, 레이저로 드릴링된 비아는 유전체의 두께를 통해 내향하는 테이퍼 및 거친 측벽을 갖는다. 이러한 테이퍼는 비아의 효과적인 직경을 감소시킨다. 또한, 역으로, 특별히 극도로 작은 비아 직경에서 이전 도전체층에의 전기 접속에 영향을 미쳐 신뢰성이 쟁점화 될 수도 있다. 또한, 측벽은 드릴링된 유전체가 폴리머 매트릭스 형태로 유리 또는 세라믹 섬유를 포함하는 합성 재료인 경우 특히 거칠며, 이러한 거침은 부가의 표유 인덕턴스(stray inductance)를 발생시킬 수 있다.
드릴링된 비아 구멍의 충정 공정은 통상적으로 구리 전기도금에 의해 달성된다. 전기도금 침착 기술은 비아의 상부에 작은 크레이터(crater)가 생성되는 딤플링이 결과로 나타날 수 있다. 이와 달리, 보유할 수 있는 것보다 많은 구리로 비아 채널이 충전되고 주변 재료 위로 돌출되는 돔형 상부면이 생성되는 과충전(overfill)이 결과로 나타날 수 있다. 딤플링 및 과충전 모두에는, 고밀도 기판 및 인터포져를 제조할 때 요구되는 것과 같이, 다른 것 위에 놓이는 방식으로 비아를 연속하여 적층시킬 때 문제점이 발생되는 경향이 있다. 또한, 큰 비아 채널은, 특히 인터포져 또는 IC 기판 설계의 동일한 상호접속층에서 작은 비아의 근접부에 있을 때, 균일하게 충전하기 어렵다는 점을 알 수 있다.
허용가능한 크기 및 신뢰성의 범위가 시간에 지남에 따라 개선되었음에도, 상술한 단점은 드릴 앤 필 기술의 본질적인 문제이며, 제조가능한 비아 크기의 유효한 범위는 제한되는 것으로 예상된다. 또한, 레이저 드릴링은 둥근 비아 채널을 생성하는 데 최선이라는 점도 알아야 한다. 슬롯형 비아 채널이 이론적으로 레이저 밀링에 의해 제조될 수 있지만, 실제 제조될 수 있는 기하학적 범위는 다소 제한되고, 주어진 지지 구조체의 비아는 전형적으로 원통형이며 사실상 동일하다.
드릴 앤 필에 의한 비아의 제조는 고비용이고, 비교적 비용면에서 효과적인 전기도금 공정을 이용하여 생성된 비아 채널에 구리로 균일하고 일정하게 충전하기는 어렵다.
합성 유전체의 레이저 드릴식 비아는 실제적으로 60 x 10-6m 직경으로 제한되고, 관련된 애브레이션(ablation) 공정의 결과 드릴링된 합성 재료의 본성으로 인한 현저한 테이퍼 형상 및 거친 측벽이 나타난다.
상술한 바와 같이 레이저 드릴링의 다른 제한에 부가하여, 드릴 앤 필 기술은, 상이한 크기의 비아 채널이 드릴링된 뒤 상이한 크기의 비아를 제조하도록 금속으로 충전할 때 비아 채널은 상이한 속도로 충전되므로 동일한 층에서 상이한 직경의 비아를 생성하기 어렵다는 제한을 더 갖는다. 결국, 상이한 크기의 비아에 대해 침착 기술을 동시에 최적화할 수 없기 때문에, 드릴 앤 필 기술을 특징화하는 딤플링 또는 과충전의 전형적인 문제는 악화된다.
드릴 앤 필 접근법의 많은 단점을 극복하기 위한 대체 해법으로는, "패턴 도금"으로 공지되어 있는 기술을 사용하여 포토-레지시트에 생성된 패턴으로 구리 또는 다른 금속을 침착시킴으로써 비아를 제조하는 것이다.
패턴 도금에서, 시드층이 우선 침착된다. 이후, 포토-레지스트층이 그 위에 침착되고 연속하여 패턴을 형성하도록 노출되고, 시드층을 노출시키는 트렌치(trench)를 형성하도록 선택적으로 제거된다. 구리를 포토-레지스트의 트렌치로 침착시킴으로써 비아 포스트(post)가 생성된다. 이후, 나머지 포토-레지스트는 제거되고, 시드층이 에칭되고, 전형적으로 폴리머 침습 유리 섬유 매트(mat)인 유전체가 비아 포스트를 둘러싸도록 그 위와 주위에 적층된다. 이후, 유전체를 평탄화하고, 그 위의 다음 금속층을 빌드업하기 위해 그라운드에 도전성 접속을 허용하는 비아 포스트의 상부를 노출시키도록 일부를 제거하는 다양한 기술 및 공정이 사용될 수 있다. 양호한 다층 구조를 빌드업하기 위한 공정을 반복함으로써 금속 도전체 및 비아 포스트의 연속층이 그 위에 침착될 수 있다.
이후 "패널 도금"으로서 언급된 밀접한 관련 기술 외의 대체 방법에서, 금속 또는 합금의 연속층이 기판 상에 적층된다. 그 상부에 포토-레지스트층이 적층되고, 패턴이 내부에 현상되고, 현상된 포토 레지스트의 패턴이 박피되어 이후 에칭될 수 있는 아래의 금속을 선택적으로 노출시킨다. 현상되지 않은 포토-레지스트는 아래에 놓여진 금속이 에칭되는 것을 보호하여 직립 피쳐(feature) 및 비아의 패턴을 남긴다.
현상되지 않은 포토-레지스트가 박피된 후, 폴리머 침습 유리 섬유와 같은 유기체가 직립 구리 피쳐 및/또는 비아 포스트 주위와 그 위에 적층될 수 있다. 평탄화 이후, 양호한 다층 구조체를 빌드업하기 위한 공정을 반복함으로써 금속 컨덕터 및 비아 포스트의 연속층이 그 위에 침착될 수 있다.
상술한 바와 같은 패턴 도금 또는 패널 도금 방법론에 의해 생성된 비아층은 통상적으로 구리로부터의 피쳐층(feature layer) 및 "비아 포스트"로서 공지되어 있다.
마이크로 전자 공학 발전의 일반적인 경향은 보다 작고 얇고 경량이고 높은 신뢰성을 갖는 파워풀한 제품의 제조 방향으로 향한다. 두꺼운 코어식 상호접속부의 사용은 극도로 얇은 제품이 달성되는 것을 방해한다. 상호접속 IC 기판 또는 '인터포져'에서의 보다 고밀도의 구조를 생성하기 위해, 보다 작은 접속부의 보다 많은 층이 요구된다. 실제로, 종종 서로의 상부에 구성 요소를 적층시키는 것이 바람직하다.
도금되는 경우, 라미네이트식 구조체는 구리 또는 다른 적절한 희생 기판에 적층되고, 상기 기판은 독립식 코어리스 라미너 구조를 남기고 에칭될 수 있다. 또한, 희생 기판에 미리 부착된 측면 상에 추가의 층이 적층될 수 있어, 휘어짐을 최소화하여 평탄화의 달성에 조력하는 2측면 빌드업이 가능해진다.
고밀도 상호접속부를 제조하기 위한 하나의 탄력적인 기술은 유전체 매트릭스에 금속 비아 또는 피쳐로 구성된 패널 도금 다층 구조 또는 패턴을 빌드업하는 것이다. 금속은 구리일 수 있고, 유전체는 섬유 강화 폴리머일 수 있다. 전형적으로, 예로써 폴리이미드와 같이 높은 유리 천이 온도(Tg)를 갖는 폴리머가 사용된다. 이러한 상호접속부는 코어식 또는 코어리스식일 수 있고, 요소를 적층하기 위한 공동을 포함할 수 있다. 이들은 홀수 또는 짝수의 층을 가질 수 있다. 아미텍-어드밴스드 멀티레이어 인터커넥트 테크놀로지 엘티디.(Amitec-Advanced Multilayer Interconnect Technologies Ltd.)에 허여된 이전 특허에는 허용 가능한 기술이 기재되어 있다.
예로써, 후르비츠(Hurwitz) 등에게 허여된 미국 특허 제7,682,972호(발명의 명칭 : 개선된 다층 코어리스 지지 구조체 및 그 제조 방법)에는 우수한 전자 지지 구조체의 구축에서의 전구체로서 사용하기 위한 유전체 내에 비아 어레이를 구비하는 독립 멤브레인의 제조 방법이 기재되어 있다. 이러한 방법은 희생 캐리어 상에 둘라싸여진 유전체에 도전성 비아의 멤브레인을 제조하는 단계와, 독립식 적층 어레이를 형성하도록 멤브레인을 희생 기판으로부터 탈거하는 단계를 포함한다. 이러한 독립 멤브레인을 베이스로 하는 전자 기판은 비아를 종결한 이후 적층된 어레이를 얇게하고 평탄화함으로써 형성될 수 있다. 상기 특허의 내용은 본 명세서 전반에 걸쳐 참조한다.
후르비츠에게 허여된 미국 특허 제7,669,320호(발명의 명칭 : 칩 패키징용 코어리스 공동 기판 및 그 제조 방법)에는 제2 IC 다이에 직렬로 접속된 제1 IC 다이를 지지하기 위한 IC 지지체 제조용 방법이 기재되어 있으며, 상기 IC 지지체는 주위와 절연된 상태의 구리 피쳐 및 비아의 교대층의 적층체를 포함하고, 제1 IC 다이는 IC 지지체에 접착가능하고, 제2 IC 칩은 IC 지지체 내측의 공동 내에 접착 가능하고, 상기 공동은 구리 베이스를 에칭하고 빌드업된 구리를 선택적으로 에칭함으로써 형성된다. 상기 특허의 내용은 본 명세서에서 참조한다.
후르비츠에게 허여된 미국 특허 제7,635,641호(발명의 명칭 : 집적 회로 지지체 구조체 및 그 제조 방법)에는, (A) 제1 베이스층을 선택하는 단계와, (B) 제1 베이스층 상에 제1 에칭액 저항 베리어층을 침착하는 단계와, (C) 교대식 도전층 및 절연층의 제1 절반 스택을 빌드업하는 단계로서, 상기 도전층은 절연층을 통해 비아에 접속되는 단계와, (D) 상기 제1 절반 스택 상에 제2 베이스층을 도포하는 단계와, (E) 제2 베이스층에 포토-레지스트의 보호막을 도포하는 단계와, (F) 제1 베이스층을 에칭하는 단계와, (G) 포토-레지스트의 보호막을 제거하는 단계와, (H) 제1 에칭액 저항 베리어층을 제거하는 단계와, (I) 교대식 도전층 및 절연층의 제2 절반 스택을 빌드업하는 단계로서, 상기 도전층은 절연층을 통해 비아에 접속되고 상기 제2 절반 스택은 제1 절반 스택에 사실상 대칭으로 놓여지는 단계와, (J) 교대식 도전층 및 절연층의 제2 절반 스택 상에 절연층을 도포하는 단계와, (K) 제2 베이스층을 제거하는 단계와, (L) 스택의 외부면 상의 비아의 노출 단부를 노출시키고 종결부를 적용함으로써 상기 기판을 종결하는 단계를 포함하는 전자 기판 제조 방법이 기재되어 있다. 상기 특허의 내용은 본 명세서에서 참조한다.
본 발명의 제1 태양은 2개의 인접 피쳐층들 사이에 개재된 유전체를 갖는 비아층에 의해 분리되고 X-Y 평면에서 연장되는 적어도 2개의 피쳐층을 구비하는 다층 합성 전자 지지 구조체를 제공하기 위한 것으로, 상기 비아층은 X-Y 평면에 수직한 Z 방향으로 인접 피쳐층을 결합시키는 비아 포스트를 포함하며, 제1 비아 포스트는 비아층의 제2 비아 포스트로부터 X-Y 평면에서 상이한 치수를 갖는다.
선택적으로, 상기 비아 포스트 중 적어도 하나는 사실상 원통형 형상이 아니다.
선택적으로, 상기 적어도 하나의 비아 포스트는 전기도금에 의해 그 위에 침착된 금속층에 의해 커버되는 시드층을 포함한다.
선택적으로, 상기 시드층은 구리를 포함한다.
전형적으로, 상기 금속층은 구리를 포함한다.
몇몇 실시예에서, 상기 시드층은 유전체에의 접합을 강화시키도록 우선적으로 배치된 접착 금속층을 더 포함한다.
몇몇 실시예에서, 접착 금속층은 티탄, 크롬, 탄탈늄 및 텅스텐을 포함하는 그룹의 적어도 하나를 포함한다.
선택적으로, 제1 비아의 X-Y 평면에서의 최소 치수는 동일한 평면에서의 제2 비아의 X-Y 평면에서의 최소 치수보다 적어도 20% 크다.
선택적으로, 제3 비아의 X-Y 평면에서의 최소 치수는 제1 비아의 X-Y 평면에서의 최소 치수보다 적어도 20% 크다.
선택적으로, 적어도 하나의 비아는 X-Y 평면에서 원형 단면을 갖는다.
선택적으로, 적어도 하나의 비아는 X-Y 평면에서의 비원형 단면을 갖는다.
몇몇 실시예에서, 적어도 하나의 비아는 X-Y 평면에서 사각형 단면을 갖는다.
몇몇 실시예에서, 적어도 하나의 비아는 X-Y 평면에서 비대칭이고, 선형 형상을 갖는다.
몇몇 실시예에서, 적어도 하나의 비아는 X-Y 평면에서 비대칭이고, X-Y 평면에서 제1 방향으로 연장되고, 제1 방향에 수직한 X-Y 평면에서의 제2 방향에서의 연장부에 적어도 3배이다.
몇몇 실시예에서, 적어도 하나의 비아는 50 미크론보다 작은 직경을 갖는다.
몇몇 실시예에서, 적어도 하나의 비아는 40 미크론보다 작은 직경을 갖는다.
몇몇 실시예에서, 적어도 하나의 비아 포스트는 30 미크론 이하의 직경을 갖는다.
몇몇 실시예에서, Z 방향에서의 구조체의 두께는 50 미크론을 초과한다.
몇몇 실시예에서, 피쳐층 및 적어도 하나의 비아층은, (a) 구리를 노출시키도록 처리되는 언더라잉 비아층을 구비하는 기판을 습득하는 단계와, (b) 상기 기판을 시드층으로 커버하는 단계와, (c) 상기 시드층 위로 포토레지스트의 제1층을 도포하는 단계와, (d) 피쳐의 네거티브 패턴을 형성하도록 포토레지스트를 노출 및 현상하는 단계와, (e) 상기 피쳐층을 제조하도록 네거티브 패턴으로 금속층을 침착하는 단계와, (f) 상기 포토레지스트의 제1층을 박피하는 단계와, (g) 포토레지스트의 제2층을 도포하는 단계와, (h) 네거티브 패턴인 상이한 치수의 적어도 2개의 비아 포스트를 갖는 네거티브 패턴을 노출 및 현상하는 단계와, (e) 네거티브 패턴으로 금속층을 침착시키는 단계와, (f) 포토레지스트를 박피하여 비아층에서의 상이한 치수의 적어도 2개의 비아 포스트 및 피쳐층을 직립 상태로 남기는 단계와, (k) 시드층을 제거하는 단계와, (l) 비아층의 적어도 2개의 비아 포스트 위로 유전체를 라미네이트하는 단계를 포함하는 공정에 의해 제조된다.
전형적으로,(i) 상기 시드층은 구리를 포함하는 것, (ii) 상기 금속층은 구리를 포함하는 것, (iii) 상기 유전체는 폴리머를 포함하는 것, (iv) 상기 유전체는 세라믹 또는 유리 함유물을 더 포함하는 것 중 적어도 하나의 제한이 적용된다.
선택적으로, (i) 상기 폴리머는 폴리이미드, 에폭시, 비스메일이미드(Bismaleimide), 트라이진 및 이들의 혼합물을 포함하는 것, (ii) 상기 함유물은 유리 섬유를 포함하는 것, (iii) 상기 함유물은 세라믹 입자 필러를 포함하는 것 중 적어도 하나의 제한이 적용된다.
상기 공정은 (m) 금속을 노출하도록 평탄화하는 단계를 더 포함할 수 있다.
상기 방법은 (n) 금속 시드층을 그라운드면 위로 침착시키는 단계를 더 포함할 수 있다.
선택적으로, 상기 금속 시드층은 구리를 포함한다.
몇몇 실시예에서, 상기 적어도 하나의 비아층은, (i) 구리가 노출된 언더라잉 피쳐층을 갖는 기판을 습득하는 단계와, (ii) 상기 기판을 시드층으로 커버하는 단계와, (iii) 상기 시드층 위로 금속층을 침착시키는 단계와, (iv) 상기 금속층 위로 포토레지스트층을 도포하는 단계와, (v) 비아의 포지티브 패턴을 노출 및 현상하는 단계와, (vi) 상기 노출된 금속층을 에칭하는 단계와, (vii) 상기 포토레지스트를 박피하여, 비아층에서의 상이한 치수의 적어도 2개의 비아를 직립 상태로 남기는 단계와, (viii) 상기 시드층을 제거하는 단계와, (xi) 적어도 2개의 비아 위로 유전체를 라미네이트하는 단계에 의해 제조된다.
전형적으로, (a) 상기 시드층은 구리를 포함하는 것, (b) 상기 금속층은 구리를 포함하는 것, (c) 상기 유전체는 폴리머를 포함하는 것, (d) 상기 유전체는 세라믹 또는 유리 함유물을 더 포함하는 것 중 적어도 하나의 제한이 적용된다.
선택적으로, (e) 상기 폴리머는 폴리이미드, 에폭시, 비스메일이미드, 트라이진 및 이들의 혼합물을 포함하는 것, (f) 상기 함유물은 유리 섬유를 포함하는 것, (g) 상기 함유물은 세라믹 필러를 포함하는 것 중 적어도 하나의 제한이 적용된다.
상기 방법은 (x) 금속을 노출시키도록 평탄화 및 얇게하는 단계를 더 포함할 수 있다.
상기 방법은 (xi) 상기 얇아진 표면 위로 금속 시드층을 침착시키는 단계를 더 포함할 수 있다.
선택적으로, 상기 금속 시드층은 구리를 포함한다.
용어 미크론 또는 ㎛은 마이크로미터 또는 10-6 m를 칭한다.
본 발명을 보다 잘 이해하기 위해 그리고 어떻게 효과적으로 진행되는 지를 도시하기 위해, 첨부도면에 순수 예시를 목적으로 도면부호를 도시한다.
이제, 상세하게 도면을 참고하여, 도시된 상세한 점은 본 발명의 양호한 실시예의 예시적 설명을 목적으로 하는 일예이며, 본 발명의 원리 및 개념의 설명이 가장 유용하게 신속하게 이해될 수 있도록 제공되는 것이다. 이와 관련하여, 본 발명의 기본적 이해를 위해 필요한 것 이상으로 상세하게 본 발명의 구조적 상세함을 도시하지 않았으며, 발명의 설명은 이 기술 분야의 숙련자에게는 본 발명의 몇몇 형태가 실제로 어떻게 구현될 수 있는지 알 수 있게 작성된 도면을 참조하여 이루어진다.
도 1은 종래 기술의 다층 합성 지지 구조체의 간단화된 단면도이다.
도 2는 X-Y 평면에서 비아층을 관통하는 현미경 사진으로, 큰 사각 비아, 넓은 비아 및 마이크로-비아를 도시하고, 제조되는 형상 및 크기의 범위를 나타내는 도면이다.
도 3은 습득가능한 피쳐의 범위의, 주석이 달린 개략 평면도.
도 4는 본 발명의 구조체를 제조하는 하나의 공정을 도시한 첫번째 플로우챠트이다.
도 5는 본 발명의 구조체를 제조하는 변형 공정을 도시한 두번째 플로우챠트이다.
많은 도면에서 유사한 요소에 대해서는 유사한 도면 부호로 나타낸다.
이하의 설명에서, 유전체 매트릭스 형태의 금속 비아로 구성된 지지 구조체, 특히 폴리이미드 또는 에폭시 또는 비티(비스메일이미드/트라이진) 또는 이들의 혼합물과 같이 유리 섬유 강화된 폴리머 매트릭스 형태의 구리 비아 포스트가 고려된다.
후르비츠에게 허여된 미국 특허 제7,682,972호, 미국 특허 제7,669,320호 및 미국 특허 제7,635,641호에 기재된 바와 같이, 어세스(Access) 포토-레지스트 및 패턴 또는 패널 도금 및 라미네이팅 기술의 피쳐가 본원 명세서에서 참조되며, 피쳐의 평면 치수의 상한에 영향을 미치지 않는다.
도 1은 종래 기술의 다층 합성 지지 구조체의 간단화된 단면도이다. 종래 기술의 다층 지지 구조체(100)는 개별층들을 절연시키는 유전체(110, 112, 114, 116)의 층에 의해 분리된 구성요소 또는 피쳐(108)의 기능층(102, 104, 106)을 포함한다. 유전체층을 통한 비아(118)는 인접한 기능 또는 피쳐층 사이의 전기 접속부를 제공한다. 따라서, 피쳐층(102, 104, 106)은 일반적으로 X-Y 평면에서 층 내에 놓여진 피쳐(108)와, 유전체층(110, 112, 114, 116)을 가로질러 전류를 도전시키는 비아(118)를 포함한다. 비아(118)는 최소의 인덕턴스를 갖도록 설계되며, 그들 사이에 최소의 커패시턴스를 갖도록 충분하게 분리된다.
비아가 드릴 앤 필 기술로 제조될 때, 우선 유전체에 레이저 구멍을 드릴링함으로써 제조되기 때문에, 비아는 일반적으로 사실상 원형의 단면을 갖는다. 유전체가 이질적이고 이방성이고 무기 필러 및 유리 섬유 강화제를 갖는 폴리머 매트릭스로 구성되기 때문에, 원형 단면은 전형적으로 거친 에지를 갖고, 단면은 진원 형상으로부터 약간 뒤틀릴 수 있다. 또한, 비아는 다소 테이퍼지는 경향이 있어, 원통형 대신 역원뿔대일 수 있다
미국 특허 제7,682,972호, 제7,669,320호 및 제7,635,641호에 설명된 바와 같이, 예로써, 도1의 구조체는 포토-레지스트의 패턴으로 도금하고(패턴 도금), 또는 패널 도금한 뒤 선택적으로 에칭하여 직립 비아 포스트를 남긴 뒤 유전체 프레-프레그(pre-preg)를 라미네이팅함으로써 제조될 수 있다.
'드릴드 앤 필드 비아' 접근법을 사용하여, 단면 제어 및 형상면에서의 어려움으로 인해 비원형 비아를 제조하는 것을 금지한다. 또한, 레이저 드릴링의 한계로 인해 최소 비아 크기는 약 50 - 60 미크론이다. 이러한 어려움은 상술한 배경 기술 항목에서 상세하게 설명하였고, 특히 폴리머/유리 유전체에서 트렌치를 생성하기 위한 "라우팅(routing)" 모드에서 슬롯을 밀링하기 위한 비싼 레이저 드릴링 기계의 사용으로 인한 고비용, 레이저 드릴링 공정으로 인해 비아 테이퍼링 형상 및 측벽이 거칠함, 구리 비아 필 전기도금 공정으로 인한 딤플링 및/또는 돔 형상과 관련된다.
상술한 바와 같이 레이저 드릴링의 다른 제한에 부가하여, 드릴 앤 필 기술은, 상이한 크기의 비아 채널이 드릴링된 뒤 상이한 크기의 비아를 제조하도록 금속으로 충전할 때 비아 채널은 상이한 속도로 충전되므로 동일한 층에서 상이한 직경의 비아를 생성하기 어렵다는 제한을 더 갖는다. 결국, 상이한 크기의 비아에 대해 침착 기술을 동시에 최적화할 수 없기 때문에, 드릴 앤 필 기술을 특징화하는 딤플링 또는 과충전의 전형적인 문제는 악화된다. 따라서, 실제 적용 시, 드릴 앤 필 비아는 기판의 이질적인 본성으로 인해 다소 뒤틀려졌지만 사실상 원형 단면을 갖고, 모든 비아는 사실상 유사한 단면을 갖는다.
또한, 폴리이미드/유리 또는 에폭시/유리 또는 BT(비스메일이미드/트라이진)/유리 또는 세라믹 및/또는 다른 필러 입자와의 혼합물과 같은 합성 유전체의 레이저 드릴링 비아는 실제로 약 60 x 10-6 m의 직경으로 제한되고, 관련된 애브레이션(ablation) 공정의 결과 드릴링된 합성 재료의 본성으로 인한 현저한 테이퍼 형상 및 거친 측벽이 나타난다.
놀랍게도, 도금 및 포토-레지스트 기술의 융통성을 사용하여, 넓은 범위의 비아 형상 및 크기가 비용면에서 효과적으로 제조될 수 있다는 점을 발견하였다. 또한, 상이한 비아 형상 및 크기가 동일한 층에서 제조될 수 있다. 이러한 점은, 구리 패턴 도금 접근법이 사용될 때, 우선 금속 시드층을 침착한 뒤, 노출된 시드층 상에 패턴을 도금하여 구리를 상기 트렌치로 침착시킴으로써 연속 충전될 수 있는 매끈하고 직선의 테이퍼없는 트렌치를 현상함으로써 특히 용이해진다. 드릴드 앤 필드 비아 접근법에 반해, 비아 포스트 기술은 딤플없고 돔이 없는 구리 커넥터를 습득하기 위해 포토레지스트층의 트랜치가 충전되게 한다. 구리의 침착 이후, 포토레지스트는 연속하여 박피되고, 금속 시드층이 제거된 뒤, 영구적인 폴리머-유리 유전체가 그 위와 주위에 도포된다. 이와 같이 생성된 '비아 커넥터' 구조체는, 후르비츠 등에게 허여된 미국 특허 제7,682,972호, 제7,669,320호 및 제7,635,641호에 기재된 것과 같은 공정 흐름을 사용할 수 있다.
도 2에서, 비아층을 통한 X-Y 평면의 단면의 현미경 사진은 개념 증명을 제공하기 위해 도시된 것이다. 대략 30 미크론의 직경을 갖는 마이크로-비아(202)가 도시된다. 드릴 앤 필 기술은 이러한 작은 비아의 제조를 허용하지 않고, 이 기술의 현재 상태는 드릴 앤 필 비아에 대한 약 60 미크론의 유효 하한을 갖는다. 마이크로-비아들 사이의 이격은 20 미크론보다 적을 수 있다. 또한, 120 미크론 x 120 미크론 정도일 수 있는 사각형 비아(206)와 꽤 큰 직사각형 히트 싱크(204)가 도시된다. 도시된 바와 같이, 직사각형 및 사각형 비아와 히트 싱크는, 단지 2 또는 3 미크론의 곡률 반경을 갖는 사각형 코너를 가질 수 있다. 드릴링 기술을 사용하여 타이트 코너(tight corner)를 생성하기 불가능하다는 점을 알 수 있다. 도금 기술이 이들 제조를 용이하게 하더라도, 응력 집중기로서 작용할 수 있기 때문에, 전형적으로 4각형 코너는 회피된다. 비아는, 전형적으로 유리 섬유로 강화된 폴리머인 유전체(208)에 매립되며 무기 필러를 포함할 수 있다. 이러한 유전체는 직물 섬유 프레-프레그로써 이용가능할 수 있다.
연장된 비아 구성요소(210)도 도시된다. 연장된 비아 구성요소(210)는 이웃층에 상이한 피쳐들을 접속시킬 수 있고 면내 신호 캐리어로써 기능을 할 수도 있다. 따라서, 비아층 내의 구성요소는 X-Y 평면의 상이한 위치의 구성요소들을 결합시키는 기능을 할 수 있고, 기능적인 구성요소일 수 있다. 예로써, 구성요소(212)는 자체에 결합될 수 있는 둥근 비아(214)를 상이한 층의 피쳐에 연결하다. 꽤 복잡한 형상이 제조될 수 있고, 면내에서 비아는 인접층 내에서의 비틀린 둥근 직선 비아 결합 피쳐일 수 있다는 점을 알 수 있다.
도 3은 예로써, 도 2에 도시된 것과 같은 형상의 비아의 개략적 평면도이다. '드릴 앤 필' 접근법에 의해 제조되는 비아에 반해, 후르비츠 등에게 허여된 미국 특허 제7,682,972호, 제7,669,320호 및 제7,635,641호에 설명된 바와 같이, 어세스(Access) 포토레지스트 및 패턴 또는 패널 도금 및 라미네이팅 기술의 피쳐가 본원 명세서에서 참조되며, 피쳐의 평면 치수의 상한에 영향을 미치지 않는다. 본 명세서를 작성하는 최근, 유효한 최소 직경의 비아는 약 30 미크론이지만, 시간이 경과함에 따라 최소 크기의 한계는 더 감소되리라 예상된다.
상이한 피쳐층들 사이에 신호를 전도하는 기능을 하고 레이저 드릴링으로 제조되어 사실상 동일한 비아 형상을 갖는 종래 기술의 비아에 반해, 본 발명의 실시예에서는 제1 비아는 동일한 비아층의 제2 비아와 X-Y 평면에서 매우 상이한 치수를 가질 수 있다는 점을 알아야 한다. 상기 비아는 히트 싱크로써 기능을 할 수 있고, X-Y 평면에서 상이한 위치를 갖는 이웃 층들에서 구성 요소들을 접속할 수 있다. 비아층의 몇몇 구성요소는 기계적 경도와 같은 부가의 기능, 또는 인덕터 또는 커패시터, 동축 데이터 캐리어 등과 같은 기능적 전기 구성요소로서 기능할 수 있고, 인접층들 사이의 도전적 접속부로서 기능할 수도 있다.
도 3의 주석달린 개략 맵에서, 동일한 층에 상이한 비아가 매우 상이한 크기(및 형상)을 가질 수 있다. 예로써, 큰 리본 비아(302)는 몇 밀리미터의 길이일 수 있고, 최소 구리 비아(304)는 약 30 미크론의 직경을 가질 수 있다. 드릴 앤 필 기술로 습득가능한 이 기술 분야의 현 상태와 호환되도록, 몇몇 또는 실제 대부분의 비아는 60 미크론 정도의 직경을 갖는 간단한 비아(322)일 수 있다. 그러나, 포토레지스트로 도금 또는 도금 후 에칭에 의해 생성된 비아는 유사한 치수를 가질 때에도 이질적이고 이방성의 유전체층으로 레이저 드릴링함으로써 습득 가능한 것 보다 매끈하다는 점을 알아야 한다.
아미테크(AMITEC) 및 어세스(Access)에 의해 개발되고, 후르비츠에게 허여된 미국 특허 제7,682,972호, 제7,669,320호 및 제7,635,641호에 기재된 도금 및 에칭 및 선택적 패턴 도금 기술은 큰 범위의 융통성이 있으며, 본 명세서 전반에 걸쳐 참조한다.
예로써, 30 미크론 직경 비아 포스트(304) 또는 마이크로 비아는 비교적 큰 이른바 (150 x 10-6 m) x (150 x 10-6 m)일 수 있는 히트 싱크(308)의 근접부에 위치될 수 있다. 인접 구성요소들 사이의 전형적인 간극은 상이한 구성요소들이 서로로부터 절연된 상태로 유지되록 140 x 10-6 m 정도일 수 있지만, 상기 제조 기술은 10 미크론 이하의 분리 상태로 비아가 위치되게 한다. 구성요소를 분리시키는 유전체(310)는 가열되어 가압되는 폴리머 침습 직물 유리 섬유 프레프레그일 수 있다.
드릴 앤 필 기술은, 상이한 크기의 인접 피쳐를 충전하는 것은 큰 피쳐의 딤플링 및 보다 작은 것의 과충전(돔형)이 생성되기 때문에, 매우 상이한 크기의 인접 피쳐를 생성하기 불가능하지 않다면 어렵다는 점을 이해할 수 있다.
아미테크 및 어세스에 의해 개발되고 후르비츠에게 허여된 미국 특허 제7,682,972호, 제7,669,320호 및 제7,635,641호에 기재되어 있으며 본 명세서 전반에 걸쳐 참조하는 도금, 에칭 및 선택적 패턴 도금 기술에서의 탄력적인 고유의 특성은, 평행한 구성 요소는 그들 사이에 전하를 충전하도록 충분히 밀접하게 근접한 비아 커패시터 구조체(312) 및 동축 구조체(314)와 같은 스페셜리스트 구성요소의 제조를 가능하게 하고, 정규의 비아 포스트(318) 주위의 토로이드(torroid) 비아(316)는 기판의 두께를 통해 동축 구조체를 제공한다. 또한, 바형 비아(320), 에지 스티프너(322) 및 코너 스티프너(324)도 도시한다. 공통 유전체층 내의 모든 구성 요소는 전착에 의해 동시에 제조될 수 있다.
제1 비아의 X-Y 평면에서의 최소 치수는 동일 평면에서의 제2 비아의 X-Y 평면에서의 최소 치수보다 현저하게, 전형적으로는 20 % 이상 클 수 있다. 실제로, 제3 비아의 X-Y 평면에서의 최소 치수는 제1 비아의 X-Y 평면에서의 최소 치수보다 현저하게 (20% 이상) 클 수 있다.
선택적으로, 종래 기술에서와 같이, 많은 비아가 X-Y 평면에서 사실상 원형 단면을 가질 수 있다. 또한, 비아 포스트가 포토레지스트로 도금하고 이후 유전체가 주위에 도포됨으로써 제조될 수 있기 때문에, 유전체의 이질성 및 이방성이 둥근 면처리 구멍을 생성할 수 있는 드릴 앤 필에 의해 달성될 수 있는 것 보다 전기 도금 기술에 의해 많은 매끄러운 비아를 달성할 수 있다.
그러나, 드릴 앤 필 기술에 의해 생성된 비아와 달리, 도금 접근법에 의해 제조된 비아는 원형이 될 필요는 없다. 비아는 X-Y 평면에서 비대칭일 수 있다. 예를 들어, 제1 방향에 수직한 X-Y 평면에서의 제2 방향에서의 연장부보다 적어도 3배인 X-Y 평면에서의 제1 방향으로 연장되고, 보다 선형일 수 있다.
드릴 앤 필 비아는 딤플링 또는 돔 효과로 인해 직경이 약 60 미크론으로 효과적으로 제한되는 반면, 비아가 전기도금에 의해 생성되는 몇몇 실시예에서, 적어도 하나의 비아는 50 미크론 미만, 아마도 40 미크론 미만의 직경을 갖는다. 실제, 몇몇 실시예에서, 적어도 하나의 비아는 30 미크론 이하의 직경을 갖는다. 직경이 30 미크론인 마이크로-비아(306)가 도 3에 도시하였으며, 도 2에 도시된 바와 같이 전기도금에 의해 제조되었다.
비아층이 일반적으로 유전체 상에 도금 기술로 침착된 피쳐층으로 커버되기 때문에, 유전체 상에 도금을 가능하게 하기 위해, 전형적으로 적어도 하나의 비아층은 전기도금에 의해 그 위로 침착되는 구리와 같은 금속층에 의해 커버되는 구리와 같은 시드층을 포함할 수 있다. 시드층은 전형적으로 0.5 미크론 내지 1.5 미크론의 두께를 갖는다. 또한, 언더라잉 유전체에의 시드층의 부착에 도움이 되도록, 제1 부착층이 도포된다. 부착층은 티탄, 크롬, 탄탈늄, 텅스텐 또는 이들 금속의 혼합물로부터 제조될 수 있고, 전형적으로 매우 얇다. 부착층은 예로써, 0.04 미크론 내지 0.1 미크론일 수 있다.
도 4를 참조할 때, 몇몇 실시예에서, 적어도 하나의 비아층은, 구리를 노출하도록 처리되는 언더라잉 비아층을 갖는 기판을 습득하는 단계 - 단계(a)와, 전형적으로 구리인 시드층으로 기판을 커버하는 단계 - 단계(b)로 구성되는 공정에 의해 제조된다. 우선, 포토 레지스트의 얇은층은 시드층 위로 도포되고 - 단계(c), 포토레지스트의 제1 얇은층이 노출되어 피쳐의 네거티브 패턴을 형성하도록 현상된다 - 단계(d). 전형적으로 구리인 금속이 피쳐의 네거티브 패턴으로 침착되고 - 단계(e), 포토레지스트의 제1 얇은층은 박피되어 - 단계(f), 피쳐층이 직립 상태로 남겨진다. 포토레지스트의 제2 두꺼운층이 도포되고 - 단계(g), 비아 포스트의 제2 네거티브 패턴이 노출되어 현상된다 - 단계(h). 상이한 치수의 비아 포스트를 갖는 비아층을 제조하도록, 전형적으로 구리인 금속층이 제2 패턴으로 현상된 트렌치에 침착된다 - 단계(i). 포토레지스트의 제2층이 박피되어 - 단계(j), 상이한 치수의 적어도 2개의 비아 포스트를 갖는 비아 포스트층과 피쳐층이 직립 상태로 남겨진다. 이제 노출된 시드층이 제거된다 - 단계(k). 이러한 점은 예로써, 수산화 암모늄 또는 염화 구리의 습윤 에칭에 상기 구조체를 노출시킴으로써 달성될 수 있다. 이후, 유전체는 상이한 치수의 비아 포스트를 갖는 비아층 위로 라미네이트된다 - 단계(l).
유전체는 일반적으로 폴리이미드, 에폭시, 비스메일이미드, 트라이진 및 이들 혼합물과 같은 폴리머를 포함하는 합성 재료이고, 세라믹 또는 유리를 더 포함할 수 있다. 전형적으로, 유전체는 세라믹 필러를 갖는 폴리머 수지 프레프레그의 직물 유리 섬유 번들로 구성된 프레프레그로서 제공된다.
부가층들을 추가로 빌드업하기 위해, 유전체는 금속을 노출시키도록 얇아질 수 있다 - 단계(m). 얇게하는 것은 그라인딩 또는 연마, 화학적 연마, 또는 화학 기계적 연마(CMP)를 사용하여 달성될 수 있다. 또한, 얇게하는 것은 구조체를 평탄화한다. 이후, 구리와 같은 금속 시드층은 부가층들이 빌드업되도록 얇아진 표면 위로 침착된다 - 단계(n). 시드층은 전형적으로 0.5 미크론 - 1.5 미크론이다. 이러한 부착에 조력하도록, 전형적으로 0.04 내지 0.1 미크론인 티탄, 탄탈늄, 크롬, 텅스텐 또는 이들의 혼합물의 부착층이 우선 침착된다. 시드층은 예로써, 스퍼터링 또는 무전해 도금을 사용하여 침착될 수 있다.
도 5를 참조할 때, 변경된 제조 루트에서는, 적어도 하나의 비아층은, 구리를 노출하도록 평탄화된 언더라잉 피쳐층을 갖는 기판을 습득하는 단계 - 단계(i)와, 전형적으로 구리이고 전형적으로 스퍼터링 또는 무전해 도금에 의해 침착되는 시드층으로 언더라잉 피쳐층을 커버하는 단계 - 단계(ii)에 의해 제조된다. 금속층은 시드층 위로 침착된다 - 단계(iii). 이러한 금속층은 전형적으로 구리이고, 전기 도금에 의해 침착될 수 있다. 포토레지스트층이 금속층 위로 배치되고 - 단계(iv), 비아 포스트의 포지티브 패턴이 노출되어 현상되며, 2개 이상의 비아 포스트는 상이한 평면 치수를 가질 수 있다 - 단계(v). 금속층은 에칭된다 - 단계(vi). 구리의 에칭은 수산화 암모늄 또는 염화 구리와 같은 구리 에칭액을 사용하여 수행될 수 있다. 이후, 포토레지스트는 박피되어, 비아층에 적어도 하나의 구성요소가 직립 상태로 남겨지며 - 단계(vii), 유전체가 비아층의 적어도 하나의 구성요소 위로 라미네이트된다 - 단계(viii).
추가의 빌드업을 허용하도록, 금속을 노출시키기 위해 유전체는, 예로써, 화학적 또는 기계적 연마 또는 그라인딩, 또는 화학 기계적 연마를 사용하여 얇게 될 수 있다 - 단계(ix). 얇게하는 것은 층을 평탄화한다.
이후, 구리와 같은 금속층은 얇아진 표면 위로 침착될 수 있다 - 단계(x).
상기 기재는 단지 설명을 위해 제공된 것이다. 본 발명은 많은 변경예가 가능하다는 점을 알아야 한다.
본 발명의 몇몇 실시예에 대해 설명하였다. 그럼에도 불구하고, 다양한 변형이 본 발명의 기술 사상 및 범위 내에서 가능하다는 점을 알아야 한다. 따라서, 본 발명의 범위 내의 다른 실시예는 이하의 청구범위에 포함된다.
이 기술 분야의 숙련자는 상기 특별히 도시하고 설명한 것으로 본 발명이 제한되는 것은 아니라는 점을 알아야 한다. 본 발명의 범위는 첨부된 청구범위로 한정되며, 상술한 다양한 특징의 조합 및 서브 조합과 수정 및 변경예도 포함할 수 있다는 점은 이 기술 분야의 숙련자가 상기 설명을 읽을 때 알 수 있다.
청구범위에서, 단어 "포함하다"와, "포함하다", "포함하는" 등과 같은 변형예는 나열된 구성요소가 포함되지만 다른 구성요소를 배재하는 것은 아니라는 점을 나타낸다.

Claims (19)

  1. 2개의 인접 피쳐층들 사이에 개재된 유전체를 갖는 비아층에 의해 분리되고 X-Y 평면에서 연장되는 적어도 2개의 피쳐층을 구비하는 다층 전자 지지 구조체이며, 상기 비아층은 X-Y 평면에 수직한 Z 방향으로 인접 피쳐층을 결합시키는 복수의 비아 포스트를 포함하며, 상기 비아층의 제1 비아 포스트는 비아층의 제2 비아 포스트로부터 X-Y 평면에서 상이한 치수를 갖는, 다층 전자 지지 구조체.
  2. 제1항에 있어서, 상기 제1 비아 포스트 및 제2 비아 포스트 중 하나는 사실상 원통형 형상이 아닌, 다층 전자 지지 구조체.
  3. 제1항에 있어서, 상기 적어도 하나의 비아는 시드층과 상기 시드층 위로 전기도금된 금속층을 포함하는, 다층 전자 지지 구조체.
  4. 제3항에 있어서, 상기 시드층은 구리를 포함하는, 다층 전자 지지 구조체.
  5. 제4항에 있어서, 상기 시드층은 티탄, 크롬, 탄탈늄 및 텅스텐으로 구성된 그룹 중 적어도 하나를 구비하는 언더라잉 접착 금속층을 더 포함하는, 다층 전자 지지 구조체.
  6. 제3항에 있어서, 상기 금속층은 구리를 포함하는, 다층 전자 지지 구조체.
  7. 제1항에 있어서, 제1 비아 포스트의 X-Y 평면에서의 최소 치수는 동일한 비아층의 제2 비아 포스트의 X-Y 평면에서의 최소 치수보다 적어도 20% 큰, 다층 전자 지지 구조체.
  8. 제7항에 있어서, 제3 비아 포스트의 X-Y 평면에서의 최소 치수는 제1 비아 포스트의 X-Y 평면에서의 최소 치수보다 적어도 20% 큰, 다층 전자 지지 구조체.
  9. 제1항에 있어서, 적어도 하나의 비아 포스트는 사실상 원형 단면을 갖는, 다층 전자 지지 구조체.
  10. 제1항에 있어서, 적어도 하나의 비아 포스트는 사각형 단면을 갖는, 다층 전자 지지 구조체.
  11. 제1항에 있어서, 적어도 하나의 비아 포스트는 X-Y 평면에서 비대칭이고 선형 형상을 갖는, 다층 전자 지지 구조체.
  12. 제1항에 있어서, 적어도 하나의 비아 포스트는 X-Y 평면에서 비대칭이고, X-Y 평면에서 제1 방향으로 연장되고, 제1 방향에 수직한 X-Y 평면에서의 제2 방향에서의 연장부에 적어도 3배인, 다층 전자 지지 구조체.
  13. 제1항에 있어서, 적어도 하나의 비아 포스트는 50 미크론보다 작은 직경을 갖는, 다층 전자 지지 구조체.
  14. 제1항에 있어서, 적어도 하나의 비아 포스트는 40 미크론보다 작은 직경을 갖는, 다층 전자 지지 구조체.
  15. 제1항에 있어서, 적어도 하나의 비아 포스트는 30 미크론 이하의 직경을 갖는, 다층 전자 지지 구조체.
  16. 제1항에 있어서, 피쳐층 및 적어도 하나의 비아층은,
    (a) 구리를 노출시키도록 처리되는 언더라잉 비아층을 구비하는 기판을 습득하는 단계와,
    (b) 상기 언더라잉 비아층 위로 시드층을 침착시키는 단계와,
    (c) 상기 시드층 위로 포토레지스트의 제1층을 도포하는 단계와,
    (d) 네거티브 패턴을 형성하도록 포토레지스트의 제1층을 노출 및 현상하는 단계와,
    (e) 상기 네거티브 패턴으로 금속층을 침착하는 단계와,
    (f) 상기 포토레지스트의 제1층을 박피하여, 상기 피쳐층을 직립 상태로 남기는 단계와,
    (g) 포토레지스트의 제2층을 배치하는 단계와,
    (h) 면내 치수가 상이한 적어도 2개의 비아 포스트를 갖는 비아층을 구비하는 네거티브 패턴을 생성하도록 포토레지스트의 제2층을 노출 및 현상하는 단계와,
    (i) 금속층을 포토레지스트의 제2층의 패턴으로 침착시키는 단계와,
    (j) 포토레지스트의 제2층을 박피하는 단계와,
    (k) 상기 노출된 시드층을 제거하는 단계와,
    (l) 면내 치수가 상이한 적어도 2개의 비아 포스트 위로 유전체를 라미네이트하는 단계를 포함하는 공정에 의해 제조되는, 다층 전자 지지 구조체.
  17. 제16항에 있어서, 상기 공정은 (m) 금속을 노출하도록 유전체를 얇게하는 단계를 더 포함하는, 다층 전자 지지 구조체.
  18. 제17항에 있어서, 상기 공정은 (n) 얇아진 표면 위로 금속 시드층을 침착시키는 단계를 더 포함하는, 다층 전자 지지 구조체.
  19. 제1항에 있어서, 상기 적어도 하나의 비아층은,
    (i) 구리를 노출하도록 처리되는 언더라잉 피쳐층을 갖는 기판을 습득하는 단계와,
    (ii) 상기 언더라잉 피쳐층을 시드층으로 커버하는 단계와,
    (iii) 상기 시드층 위로 금속층을 침착시키는 단계와,
    (iv) 상기 금속층 위로 포토레지스트층을 도포하는 단계와,
    (v) 비아의 포지티브 패턴을 노출시키는 단계와,
    (vi) 상기 노출된 금속층 및 시드층을 에칭하는 단계와,
    (vii) 상기 포토레지스트를 박피하여, 상이한 면내 치수를 갖는 비아층에서의 적어도 2개의 구성요소를 남기는 단계와,
    (viii) 상기 비아층에서의 적어도 2개의 구성요소 위로 유전체를 라미네이트하는 단계를 포함하는 공정에 의해 제조되는, 다층 전자 지지 구조체.

KR1020120098223A 2012-05-29 2012-09-05 상이한 치수를 갖는 비아를 구비한 다층 전자 구조체 KR101385007B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/482,074 2012-05-29
US13/482,074 US8816218B2 (en) 2012-05-29 2012-05-29 Multilayer electronic structures with vias having different dimensions

Publications (2)

Publication Number Publication Date
KR20130133635A true KR20130133635A (ko) 2013-12-09
KR101385007B1 KR101385007B1 (ko) 2014-04-15

Family

ID=48755654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120098223A KR101385007B1 (ko) 2012-05-29 2012-09-05 상이한 치수를 갖는 비아를 구비한 다층 전자 구조체

Country Status (5)

Country Link
US (1) US8816218B2 (ko)
JP (1) JP2013247356A (ko)
KR (1) KR101385007B1 (ko)
CN (1) CN103208480A (ko)
TW (1) TWI556700B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5605414B2 (ja) * 2012-10-17 2014-10-15 Ｔｄｋ株式会社 電子部品内蔵基板及びその製造方法
US10028394B2 (en) 2012-12-17 2018-07-17 Intel Corporation Electrical interconnect formed through buildup process
WO2018152672A1 (en) * 2017-02-21 2018-08-30 3M Innovative Properties Company Flexible multilayer system with stiffening features
KR102537005B1 (ko) 2019-03-12 2023-05-26 앱솔릭스 인코포레이티드 유리를 포함하는 기판의 적재 카세트 및 이를 적용한 기판의 적재방법
KR102653023B1 (ko) 2019-03-12 2024-03-28 앱솔릭스 인코포레이티드 패키징 기판 및 이를 포함하는 반도체 장치
WO2020185021A1 (ko) 2019-03-12 2020-09-17 에스케이씨 주식회사 패키징 기판 및 이를 포함하는 반도체 장치
CN113383413B (zh) 2019-03-29 2022-04-08 爱玻索立克公司 半导体用封装玻璃基板、半导体用封装基板及半导体装置
JP7104245B2 (ja) * 2019-08-23 2022-07-20 アブソリックス インコーポレイテッド パッケージング基板及びこれを含む半導体装置
TWI782696B (zh) * 2021-09-06 2022-11-01 先豐通訊股份有限公司 具有多網路通孔的線路板及其製作方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713685B1 (en) * 1998-09-10 2004-03-30 Viasystems Group, Inc. Non-circular micro-via
JP2000286628A (ja) * 1999-03-30 2000-10-13 Kokusai Electric Co Ltd 八木アンテナ基板及びそれを用いた無線通信機
JP2001007530A (ja) * 1999-06-25 2001-01-12 Matsushita Electric Ind Co Ltd 回路基板
JP3822009B2 (ja) * 1999-11-17 2006-09-13 株式会社東芝 自動設計方法、露光用マスクセット、半導体集積回路装置、半導体集積回路装置の製造方法、および自動設計プログラムを記録した記録媒体
JP2001237511A (ja) * 2000-02-23 2001-08-31 Hitachi Cable Ltd めっきバンプ付き基板およびその製造方法
TW472352B (en) * 2001-01-17 2002-01-11 United Microelectronics Corp Metal dual damascene opening process
TW561805B (en) * 2001-05-16 2003-11-11 Unimicron Technology Corp Fabrication method of micro-via
JP2003218199A (ja) * 2002-01-22 2003-07-31 Hitachi Ltd 半導体装置の製造方法
JP4455214B2 (ja) * 2004-08-05 2010-04-21 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
US7088000B2 (en) * 2004-11-10 2006-08-08 International Business Machines Corporation Method and structure to wire electronic devices
US6946692B1 (en) * 2004-11-16 2005-09-20 United Microelectronics Corp. Interconnection utilizing diagonal routing
TWI249226B (en) * 2004-11-17 2006-02-11 United Microelectronics Corp Interconnection utilizing diagonal routing
JP4611010B2 (ja) * 2004-12-10 2011-01-12 日立ビアメカニクス株式会社 多層回路基板の製造方法
KR20060079428A (ko) 2004-12-31 2006-07-06 삼성전자주식회사 칩 온 보드 패키지용 인쇄 회로 기판 및 이를 이용한 칩온 보드 패키지
CN1901163B (zh) * 2005-07-22 2011-04-13 米辑电子股份有限公司 连续电镀制作线路组件的方法及线路组件结构
US7602062B1 (en) * 2005-08-10 2009-10-13 Altera Corporation Package substrate with dual material build-up layers
IL171378A (en) 2005-10-11 2010-11-30 Dror Hurwitz Integrated circuit support structures and the fabrication thereof
US7631423B2 (en) * 2006-02-13 2009-12-15 Sanmina-Sci Corporation Method and process for embedding electrically conductive elements in a dielectric layer
IL175011A (en) * 2006-04-20 2011-09-27 Amitech Ltd Coreless cavity substrates for chip packaging and their fabrication
US7682972B2 (en) * 2006-06-01 2010-03-23 Amitec-Advanced Multilayer Interconnect Technoloiges Ltd. Advanced multilayer coreless support structures and method for their fabrication
JP2008052944A (ja) * 2006-08-22 2008-03-06 Sumitomo Metal Electronics Devices Inc 導電性ペーストおよびそれを用いた窒化アルミ焼結体およびそれを用いた半導体発光素子搭載基板

Also Published As

Publication number Publication date
US8816218B2 (en) 2014-08-26
US20130319747A1 (en) 2013-12-05
KR101385007B1 (ko) 2014-04-15
TWI556700B (zh) 2016-11-01
CN103208480A (zh) 2013-07-17
JP2013247356A (ja) 2013-12-09
TW201404267A (zh) 2014-01-16

Similar Documents

Publication Publication Date Title
KR101385007B1 (ko) 상이한 치수를 갖는 비아를 구비한 다층 전자 구조체
JP6079993B2 (ja) 多層穴を製作するためのプロセス
US9269593B2 (en) Multilayer electronic structure with integral stepped stacked structures
US9049791B2 (en) Terminations and couplings between chips and substrates
KR20140134243A (ko) 일체식 패러데이 실딩을 갖는 ic 지지 구조체
KR101409801B1 (ko) 면내 방향으로 연장된 일체식 비아를 갖는 다층 전자 구조체
JP6142980B2 (ja) 厚さ方向同軸構造体を備えた多層電子構造体
US9312593B2 (en) Multilayer electronic structure with novel transmission lines
JP7450063B2 (ja) 多層基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170323

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180328

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190122

Year of fee payment: 6