KR102653023B1 - 패키징 기판 및 이를 포함하는 반도체 장치 - Google Patents

패키징 기판 및 이를 포함하는 반도체 장치 Download PDF

Info

Publication number
KR102653023B1
KR102653023B1 KR1020227014092A KR20227014092A KR102653023B1 KR 102653023 B1 KR102653023 B1 KR 102653023B1 KR 1020227014092 A KR1020227014092 A KR 1020227014092A KR 20227014092 A KR20227014092 A KR 20227014092A KR 102653023 B1 KR102653023 B1 KR 102653023B1
Authority
KR
South Korea
Prior art keywords
layer
core
cavity
glass substrate
distribution
Prior art date
Application number
KR1020227014092A
Other languages
English (en)
Other versions
KR20220060557A (ko
Inventor
김성진
노영호
김진철
장병규
Original Assignee
앱솔릭스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앱솔릭스 인코포레이티드 filed Critical 앱솔릭스 인코포레이티드
Publication of KR20220060557A publication Critical patent/KR20220060557A/ko
Application granted granted Critical
Publication of KR102653023B1 publication Critical patent/KR102653023B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

구현예는 패키징 기판 및 반도체 장치에 관한 것으로, 반도체 소자를 포함하는 소자부;와 상기 소자부와 전기적으로 연결되는 패키징 기판;을 포함하며 상기 패키징 기판에 유리기판을 코어로 적용하여 반도체 소자와 마더보드 사이를 보다 가깝게 연결해 전기적 신호가 최대한 짧은 거리로 전달되도록 한다. 이에, 신호 전달 속도 등의 전기적 특성을 크게 향상시키고, 기생소자 발생을 실질적으로 막아 절연막 처리 공정을 보다 단순화시킬 수 있으며, 고속 회로에 적용 가능한 패키징 기판을 제공한다.

Description

패키징 기판 및 이를 포함하는 반도체 장치{PACKAGING SUBSTRATE AND SEMICONDUCTOR DEVICE COMPRISING SAME}
구현예는 캐비티 구조를 갖는 패키징 기판 및 이를 포함하는 반도체 장치에 관한 것이다.
[연관된 출원과의 상호참조]
본 출원은 2019년 03월 12일에 출원된 미국 가출원 특허출원번호 62/816,984, 2019년 03월 12일에 출원된 미국 가출원 특허출원번호 62/817,003, 2019년 03월 12일에 출원된 미국 가출원 특허출원번호 62/817,027, 2019년 03월 28일에 출원된 미국 가출원 특허출원번호 62/825,216, 2019년 03월 29일에 출원된 미국 가출원 특허출원번호 62/826,122 및 2019년 03월 29일에 출원된 미국 가출원 특허출원번호 62/826,144에 의한 우선권의 이익을 가지며, 상기 우선권의 기초 출원의 내용 모두는 본 출원의 내용으로 포함된다.
전자부품을 제작하는데 있어 반도체 웨이퍼에 회로를 구현하는 것을 전 공정 (FE:Front-End)이라 하고, 웨이퍼를 실제 제품에서 사용할 수 있는 상태로 조립하는 것을 후 공정(BE:Back-End) 이라 하며, 이 후 공정 중에 패키징 공정이 포함된다.
최근 전자제품의 급속한 발전을 가능하게 한 반도체 산업의 4가지 핵심기술로는 반도체 기술, 반도체 패키징 기술, 제조공정 기술, 소프트웨어 기술이 있다. 반도체 기술은 마이크로 이하 나노 단위의 선폭, 천만 개 이상의 셀(Cell), 고속 동작, 많은 열 방출 등 다양한 형태로 발전하고 있으나 상대적으로 이를 완벽하게 패키징하는 기술이 뒷받침되지 못하고 있다. 이에, 반도체의 전기적 성능이 반도체 기술 자체의 성능보다는 패키징 기술과 이에 따른 전기적 접속에 의해 결정되기도 한다.
패키징 기판의 재료로는 세라믹 또는 수지가 적용된다. 세라믹 기판의 경우, 저항값이 높거나 유전율이 높아 고성능 고주파의 반도체 소자를 탑재하기에 쉽지 않다. 수지 기판의 경우 상대적으로 고성능 고주파의 반도차체 소자를 탑재할 수는 있으나, 배선의 피치 축소에 한계가 있다.
최근, 하이엔드용 패키징 기판으로 실리콘이나 유리를 적용한 연구들이 진행중이다. 실리콘이나 유리 기판에 관통구멍을 형성하고 도전성 물질을 이 관통구멍에 적용해서 소자와 마더보드 사이에 배선길이가 짧아지고 우수한 전기적 특징을 가질 수 있다.
또한, 반도체 패키지는 동작 시에 열이 발생할 수 있고, 이러한 열을 방출하기 위한 방열수단이 추가로 포함되기도 한다.
관련 선행문헌으로,
한국 공개특허공보 제10-2019-0008103호,
한국 공개특허공보 제10-2016-0114710호,
한국 등록특허공보 제10-1468680호 등이 있다.
구현예의 목적은 유리기판을 적용하여 캐비티 구조를 갖는 패키징 기판을 제조해, 보다 집적화된 반도체 장치를 제공하는 것에 있다.
상기 목적을 달성하기 위하여, 일 구현예에 따른 패키징 기판은, 코어층 그리고 상기 코어층 상에 위치하는 상부층을 포함한다.
상기 코어층은 유리기판 및 코어비아를 포함한다.
상기 유리기판은 서로 마주보는 제1면과 제2면을 갖는다.
상기 유리기판은 제1두께를 갖는 제1구역과, 상기 제1구역과 이웃하며 상기 제1두께보다 얇은 두께인 제2두께를 갖는 제2구역을 포함한다.
상기 코어비아는 상기 유리기판을 두께 방향으로 관통하는 것으로 다수 개 배치된다.
상기 코어층은 상기 유리기판 또는 코어비아의 표면 상에 위치하는 코어분배층을 포함한다.
상기 코어분배층은 적어도 그 일부가 상기 코어비아를 통하여 상기 제1면 상의 전기전도성층과 상기 제2면 상의 전기전도성층을 전기적으로 연결한다.
상기 상부층은 상기 제1면 상에 위치하며 상기 코어분배층과 외부의 반도체소자부를 전기적으로 연결하는 전기전도성층을 포함한다.
상기 제2구역의 위 또는 아래에 위치하는 캐비티부;를 포함한다.
상기 캐비티부는 내부공간을 포함한다.
상기 내부공간은 상기 코어분배층과 전기적으로 연결되는 캐비티분배층과 캐비티소자가 위치한다.
상기 캐비티분배층은 상기 캐비티소자와 상기 코어분배층을 전기적으로 연결하는 캐비티분배패턴 및 상기 캐비티분배패턴을 감싸는 절연층인 캐비티절연층을 포함할 수 있다.
상기 캐비티소자는 접속 전극을 포함할 수 있다.
상기 캐비티소자의 접속 전극과 접하는 상기 제2구역의 상기 코어비아는 충진비아의 형태를 가질 수 있다.
상기 캐비티분배패턴은 상기 제1구역과 상기 제2구역의 경계에 상기 유리기판의 두께방향면 상에 위치하는 측벽면패턴을 포함할 수 있다.
상기 측벽면패턴의 열전도율이 300 W/mK 내지 450 W/mK일 수 있다.
상기 측벽면패턴은 상기 유리기판과 3 N/cm 이상의 접착력을 가질 수 있다.
상기 측벽면패턴은 두께가 4 ㎛ 이상일 수 있다.
상기 코어비아는, 상기 제1면과 접하는 제1개구부; 제2면과 접하는 제2개구부; 그리고 상기 제1개구부와 상기 제2개구부를 연결하는 전체 코어비아에서 그 내경이 가장 좁은 구역인 최소내경부;를 포함할 수 있다.
상기 제1개구부의 직경과 제2개구부의 직경은 각각 40 ㎛ 내지 200 ㎛일 수 있다.
상기 목적을 달성하기 위하여, 일 구현예에 따른 반도체 장치는, 1 이상의 반도체소자가 위치하는 반도체소자부; 상기 반도체소자와 전기적으로 연결되는 상기 패키징 기판; 및 상기 패키징 기판과 전기적으로 연결되며 상기 반도체소자와 외부의 전기적 신호를 전달하고 서로 연결하는 마더보드;를 포함한다.
구현예의 패키징 기판 및 이를 포함하는 반도체 장치는 반도체 소자와 마더보드 사이를 보다 가깝게 연결해 전기적 신호가 최대한 짧은 거리로 전달되도록 하여 신호 전달 속도 등의 전기적 특성을 크게 향상시킬 수 있다.
또한, 기판의 코어로 적용하는 유리기판은 그 자체가 절연체이기 때문에 기존의 실리콘 코어와 비교하여 기생 소자 발생의 염려가 거의 없어서 절연막 처리 공정을 보다 단순화시킬 수 있고, 고속 회로에도 적용이 가능하다.
아울러, 실리콘이 둥근 웨이퍼의 형태로 제조되는 것과 달리, 유리 기판은 대형 패널 형태로 제조되기 때문에 대량 제조가 비교적 용이하고 경제성을 보다 향상시킬 수 있다.
더욱이, 패키징 기판 내에 트랜지스터 등과 같은 소자가 위치하도록 하여, 전달되는 전기적인 신호가 보다 더 짧은 거리에서 전달될 수 있도록 하며, 보다 박막화된 기판으로 우수한 성능을 가질 수 있다.
나아가. 캐비티부 내 지지부에 의하여 보다 정확한 위치에 캐비티소자를 고정시키고 작업성을 보다 향상시킬 수 있다.
도 1은 일 구현예에 따른 반도체 장치의 단면 구조를 설명하는 개념도.
도 2는 다른 일 구현예에 따른 패키징 기판의 단면 구조를 설명하는 개념도.
도 3의 (a)와 (b)는 각각 구현예에 따른 패키징 기판의 일부를 단면으로 설명하는 개념도.
도 4의 (a)와 (b)는 각각 구현예에 따른 패키징 기판의 일부를 단면으로 설명하는 개념도.
도 5는 구현예에 따른 패키징 기판의 단면의 일부를 설명하는 상세개념도(동기라미는 상면 또는 저면에서 관찰한 모습을 나타냄).
도 6은 구현예에 따른 패키징 기판의 단면의 일부를 설명하는 상세개념도(동기라미는 상면 또는 저면에서 관찰한 모습을 나타냄).
도 7은 구현예에 따른 유리기판에 형성된 코어비아의 형태를 단면으로 설명하는 개념도.
도 8은 다른 구현예에 따른 패키징 기판의 구조를 단면으로 설명하는 개념도.
도 9의 (a)와 (b)는 각각 다른 구현예에 따른 패키징 기판의 일부를 단면으로 설명하는 개념도.
도 10의 (a)와 (b)는 각각 다른 구현예의 패키징 기판의 일부를 단면으로 설명하는 개념도.
도 11은 구현예에 따라 지지부를 적용한 캐비티부를 갖는 유리기판에 캐비티소자가 고정되는 모습을 설명하는 개념도.
도 12는 구현예에 따라 지지부를 적용한 캐비티부를 갖는 유리기판을 위에서 본 모습으로 설명하는 개념도.
도 13은 구현예에 따라 지지부를 적용한 캐비티 유리기판과 코어분배패턴을 단면으로 설명하는 개념도로, (a)는 도 11의 a-a'에서 본 단면이고, (b)는 (a)에 코어분배패턴이 형성된 것의 단면.
도 14는 구현예에 따라 지지부를 적용한 패키징 기판 중에서 코어부와 캐비티부를 단면으로 설명하는 개념도.
도 15는 구현예에 따라 지지부를 적용한 패키징 기판의 단면을 설명하는 개념도.
이하, 구현예가 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 구현예는 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
본 명세서 전체에서, 마쿠시 형식의 표현에 포함된 "이들의 조합"의 용어는 마쿠시 형식의 표현에 기재된 구성 요소들로 이루어진 군에서 선택되는 하나 이상의 혼합 또는 조합을 의미하는 것으로서, 상기 구성 요소들로 이루어진 군에서 선택되는 하나 이상을 포함하는 것을 의미한다.
본 명세서 전체에서, “제1”, “제2” 또는 “A”, “B”와 같은 용어는 동일한 용어를 서로 구별하기 위하여 사용된다. 또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 명세서에서, “~”계는, 화합물 내에 “~”에 해당하는 화합물 또는 “~”의 유도체를 포함하는 것을 의미하는 것일 수 있다.
본 명세서에서, A 상에 B가 위치한다는 의미는 A 상에 직접 맞닿게 B가 위치하거나 그 사이에 다른 층이 위치하면서 A 상에 B가 위치하는 것을 의미하며 A의 표면에 맞닿게 B가 위치하는 것으로 한정되어 해석되지 않는다.
본 명세서에서, A 상에 B와 연결된다는 의미는 A와 B가 직접 연결되거나 A와 B 사이에 다른 구성요소를 통해서 연결되는 것을 의미하며, 특별한 언급이 없는 한 A와 B가 직접 연결되는 것으로 한정하여 해석되지 않는다.
본 명세서에서 단수 표현은 특별한 설명이 없으면 문맥상 해석되는 단수 또는 복수를 포함하는 의미로 해석된다.
발명자들은 보다 집적화되고 얇은 두께로 고성능을 발휘할 수 있는 반도체 장치를 개발하는 과정에서, 소자 자체 자체만이 아니라 패키징에 대한 부분이 성능향상에서 중요한 요소라는 점을 인식하고 이에 대해 연구하던 중, 기존의 인터포저와 유기기판(organic substrate)과 같이 2 층 이상의 코어를 패키징 기판으로 마더보드 상에 적용하던 것과 달리, 유리 코어를 단일 층으로 적용하고 캐비티구조를 적용하는 등의 방법으로 패키징 기판을 보다 얇고 반도체 장치의 전기적 특성 향상에 도움이 되도록 할 수 있다는 점을 확인하고 발명을 완성했다.
또한, 내부소자에 의해 발생하는 열을 외부로 전달할 수 있는 방열부를 적용하는 등의 방법으로 패키징 기판을 보다 얇은 패키징 기판으로 반도체 장치의 전기적 특성 향상에 도움을 줄 수 있다는 점을 확인하고 발명을 완성했다.
더욱이, 이러한 캐비티 구조에 소자를 위치시킬 때, 미리 설정된 정확한 위치에 상기 소자가 위치하고 그 위치가 유지되어야 반도체 장치의 성능이 보다 향상될 수 있으므로, 캐비티 공간 내에 소자의 위치를 가이드하고 지지하는 지지부를 더 적용하여 기판 제조의 작업성과 패키징 기판의 성능을 보다 향상시킬 수 있다는 점을 확인하여 발명을 완성하였다.
도 1은 구현예에 따른 패키징 기판의 단면 구조를 설명하는 개념도이고, 도 2는 다른 구현예에 따른 패키징 기판의 구조를 단면으로 설명하는 개념도이며, 도 3의 (a)와 (b)는 각각 구현예에 따른 패키징 기판의 일부를 단면으로 설명하는 개념도이다. 도 4의 (a)와 (b)는 각각 구현예에 따른 패키징 기판의 일부를 단면으로 설명하는 개념도이고, 도 5는 구현예에 따른 패키징 기판의 단면의 일부를 설명하는 상세개념도(동그라미는 상면 또는 저면에서 관찰한 모습을 나타냄)이며, 도 6은 구현예에 따른 패키징 기판의 단면의 일부를 설명하는 상세개념도(동그라미는 상면 또는 저면에서 관찰한 모습을 나타냄)이다. 또한, 도 7은 구현예에 따른 유리기판에 형성된 코어비아의 형태를 단면으로 설명하는 개념도이다. 도 8은 다른 구현예에 따른 패키징 기판의 구조를 단면으로 설명하는 개념도이고, 도 9의 (a)와 (b)는 각각 다른 구현예에 따른 패키징 기판의 일부를 단면으로 설명하는 개념도이다. 도 10의 (a)와 (b)는 각각 다른 구현예의 패키징 기판의 일부를 단면으로 설명하는 개념도이고, 도 11은 구현예에 따라 지지부를 적용한 캐비티부를 갖는 유리기판에 캐비티소자가 고정되는 모습을 설명하는 개념도이다. 도 12는 구현예에 따라 지지부를 적용한 캐비티부를 갖는 유리기판을 위에서 본 모습으로 설명하는 개념도이고, 도 13은 구현예에 따라 지지부를 적용한 캐비티 유리기판과 코어분배패턴을 단면으로 설명하는 개념도로, (a)는 도 11의 a-a'에서 본 단면이고, (b)는 (a)에 코어분배패턴이 형성된 것의 단면이다. 도 14는 구현예에 따라 지지부를 적용한 패키징 기판 중에서 코어부와 캐비티부를 단면으로 설명하는 개념도이고, 도 15는 구현예에 따라 지지부를 적용한 패키징 기판의 단면을 설명하는 개념도이다. 이하, 상기 도면을 참조해 본 발명을 보다 상세하게 설명한다.
상기 목적을 달성하기 위하여, 구현예에 따른 반도체 장치(100)는 1 이상의 반도체소자(32, 34, 36)가 위치하는 반도체소자부(30); 상기 반도체소자와 전기적으로 연결되는 패키징 기판(20); 및 상기 패키징 기판과 전기적으로 연결되며 상기 반도체소자와 외부의 전기적 신호를 전달하고 서로 연결하는 마더보드(10);를 포함한다.
다른 구현예에 따른 패키징 기판(20)은 코어층(22); 상기 코어층의 일면 상에 위치하는 상부층(26); 그리고 캐비티소자(40)가 위치할 수 있는 캐비티부(28);를 포함한다.
상기 패키징 기판은 상기 코어층과 상기 캐비티부 사이에 위치하는 방열부(H); 및/또는 상기 캐비티부의 적어도 일면에 상기 내부공간으로 돌출된 지지부(285)를 더 포함한다.
상기 반도체소자부(30)는 반도체 장치에 실장되는 소자들을 의미하며, 접속전극 등에 의해 상기 패키징 기판(20)에 실장된다. 구체적으로 상기 반도체소자부 (30)로는 예를 들어, CPU, GPU 등의 연산소자(제1소자: 32, 제2소자: 34), 메모리칩 등의 기억소자(제3소자, 36) 등이 적용될 수 있으나, 반도체 장치에 실장되는 반도체 소자라면 제한없이 적용 가능하다.
상기 마더보드(10)는 인쇄회로기판, 인쇄배선기판 등의 마더보드가 적용될 수 있다.
상기 패키징 기판(20)은 선택적으로 코어층 하에 위치하는 하부층(29)을 더 포함할 수 있다.
상기 코어층(22)은, 제1두께(211)를 갖는 제1구역(221)과 이웃하며 상기 제1두께보다 얇은 두께인 제2두께(212)를 갖는 제2구역(222)을 포함하는 유리기판(21); 상기 유리기판을 두께 방향으로 관통하는 다수의 코어비아(23); 및 상기 유리기판 또는 코어비아의 표면 상에 위치하며 상기 코어비아를 통하여 상기 유리기판의 제1면(213)과 상기 제1면과 마주보는 제2면(214)를 전기적으로 연결하는 코어분배층(24)를 포함할 수 있다.
상기 코어층(22)은, 제1두께(211)를 갖는 제1구역(221)과 상기 제1구역과 이웃하며 상기 제1두께부다 얇은 두께인 제2두께(212)를 갖는 제2구역(222)을 포함하는 것으로, 상기 제2구역은 캐비티구조로써 역할을 할 수 있다.
같은 구역 내애서 상기 유리기판(21)은 서로 마주보는 제1면(213)과 제2면(214)을 가지며 이 두 면은 서로 대체로 평행하여 유리기판 전체적으로 일정한 두께를 갖는다.
상기 유리기판(21)은 서로 마주보는 제1면(213)과 제2면(214)을 갖는 것으로, 제1구역의 두께인 제1두께(211)가 제2구역의 두께인 제2두께(212)보다 더 두꺼운 것을 일 특징으로 한다. 따라서, 제1구역과 제2구역이 접하는 부분에서 상기 유리기판에는 코어비아가 아닌 곳에서 상기 제1구역의 두께방향 일면인 측면벽이 노출되는 특징을 갖는다. 그리고, 제1구역과 제2구역의 두께 차이에 의해 형성되는 내부공간(281)은 캐비티소자의 일부 또는 전부를 수용하는 역할을 한다.
상기 측면벽이 노출된 제1구역의 두께방향 일 면에서 캐비티의 내부공간(281)으로 돌출된 지지부(285)가 위치할 수 있다. 상기 지지부(285)는 상기 지지부의 적어도 일부는 제1구역의 두께방향 일 면과 연결되고 상기 지지부(285)의 다른 일부는 상기 내부공간(281)으로 돌출되어, 삽입되는 캐비티소자(40)의 위치를 고정할 수 있다.
이렇게 서로 두께가 다른 제1구역과 제2구역이 이웃하게 위치하는 형태의 유리기판(21)은, 서로 그 크기가 다른 유리기판을 적층하거나 결합시켜 제조될 수 있고, 내구성이나 제조의 효율성 등을 고려하면 유리기판에서 제1두께와 제2두께의 차이 부분을 제거하는 방식으로 제조하는 것이 좋다. 이 때, 제거는 이후 설명하는 코어비아의 형성을 위한 과정과 동시에 또는 별도로 진행되는 식각 과정으로 그 결합력이 약화된 부분에 기계적 힘을 가해 제거하는 방식 등이 적용될 수 있으나 이에 한정되는 것은 아니다.
상기 유리기판은(21)은 상기 제거와 동시에 상기 지지부(285)를 형성할 수 있다. 구체적으로, 유리기판(21)에 레이저 조사 등의 방법으로 결함을 형성한 후 불산 등 강산을 적용하여 식각하는 방법으로 비아 또는 캐비티부를 형성할 때, 레이저 조사의 간격과 강도를 조절하여 캐비티부 옆에 지지부를 형성할 수 있으나, 상기 지지부의 제조 방법이 위에서 설명한 방법에 한정되는 것은 아니다.
상기 유리기판(21)는 상기 제1면과 상기 제2면을 관통하는 코어비아(23)를 가질 수 있다. 상기 코어비아(23)는 상기 제1구역과 제2구역에 모두 형성될 수 있고, 의도하는 피치와 패턴으로 형성될 수 있다.
반도체 장치의 패키징 기판으로는, 기존에는 실리콘 기판과 유기기판(organic substrate)이 적층된 형태로 적용되었다. 실리콘기판의 경우에는 반도체라는 특성상 고속회로에 적용 시에는 기생 소자가 발생할 염려가 있고, 전력 손실이 상대적으로 크다는 단점이 있었다. 또한 유기기판의 경우에는 보다 복잡해지는 분배 패턴을 형성하기에는 대면적화가 필요하나 이는 초소형화 되는 전자기기의 제조의 흐름에 부합되지 않는다. 정해진 크기 내에서 복잡한 분배 패턴을 형성하기 위해서는 실질적으로 패턴 미세화가 필요하나, 유기기판에 적용하는 고분자 등 소재 특성상 패턴 미세화에 실질적인 한계가 있었다.
구현예에서는 이러한 문제점들을 해결하는 방법으로 유리기판(21)을 코어층(22)의 지지체로 적용한다. 또한, 유리기판과 함께 유리기판을 관통하며 형성된 코어비아(23)를 적용하여, 전기적 흐름의 길이를 보다 단축하고, 보다 소형화되며, 보다 빠른 반응, 보다 적은 손실 특성을 갖는 패키징 기판(20)을 제공한다.
상기 유리기판(21)은 반도체에 적용되는 유리기판을 적용하는 것이 좋고, 예를 들어 보로실리케이트 유리기판, 무알카리 유리기판 등이 적용될 수 있으나, 이에 한정되는 것은 아니다.
상기 유리기판(21)은 제1구역에서 측정한 두께(제1두께, 211)가 1,500 ㎛ 이하일 수 있고 300 ㎛ 내지 1,200 ㎛ 일 수 있으며, 350 ㎛ 내지 900 ㎛일 수 있고, 350 ㎛ 내지 700 ㎛일 수 있다. 보다 얇은 패키징 기판을 형성하는 것이 전기적 신호 전달을 보다 효율화할 수 있다는 점에서 유리하나 지지체로써의 역할도 하여야 하므로, 상기한 두께를 갖는 유리기판(21)을 적용하는 것이 좋다.
상기 유리기판(21)의 제2부분의 두께(212, 제2두께)는 상기 제1두께의 80 % 이하일 수 있고, 20 % 내지 80 %일 수 있으며, 30 % 내지 70 %일 수 있다. 구체적으로, 상기 유리기판(21)은 제2구역에서 측정한 두께(제2두께, 212)가 1,000 ㎛ 이하일 수 있고, 700 ㎛ 이하일 수 있으며, 500 ㎛ 이하일 수 있다. 또한 상기 제2두께(212)는 100 ㎛ 내지 500 ㎛ 일 수 있고, 100 ㎛ 내지 350 ㎛일 수 있다. 또한, 제1구역과 제2구역의 두께 차이는 캐비티소자의 두께보다 큰 것일 수 있다. 이러한 두께로 제2부분의 유리기판을 적용하는 경우 보다 효율적이고 안정적으로 캐비티구조를 형성할 수 있다.
여기서 유리기판의 두께는 유리기판 상에 위하는 전기전도성층의 두께를 제외한 유리기판 자체의 두께를 의미한다.
상기 유리기판(21)의 제2두께와 상기 제1두께의 차이는 상기 캐비티소자의 두께보다 작을 수 있고 클 수 있다. 상기 차이가 상기 캐비티소자의 두께보다 작을 경우 상기 내부구역에 상기 캐비티소자 전체가 위치하기 어려울 수 있고, 이러한 경우 패키징 기판의 구조가 보다 복잡해질 가능성이 있다. 따라서 상기 차이는 상개 캐비티소자의 두께보다 큰 것이 패키징기판의 구조 단순화를 위해 바람직하다.
상기 내부구역의 높이는 50 ㎛ 내지 500 ㎛일 수 있고, 150 ㎛ 내지 450 ㎛일 수 있으며, 250 ㎛ 내지 400 ㎛m일 수 있다.
상기 코어비아(23)는 상기 유리기판(21)을 관통한다. 상기 코어비아는 상기 유리기판(21)의 미리 정해진 영역을 제거하는 방식으로 형성될 수 있으며, 구체적으로 물리 및/또는 화학적인 방법으로 판형 유리를 식각하여 형성된 것일 수 있다.
구체적으로, 상기 코어비아(23)의 형성은 유리기판의 표면에 레이저 등의 방식으로 결함(흠)을 형성한 후 화학적으로 에칭하는 방식, 레이저 식각 등이 적용될 수 있으나, 이에 한정되는 것은 아니다.
상기 코어비아(23)는, 상기 제1면과 접하는 제1개구부(233); 제2면과 접하는 제2개구부(234); 그리고 상기 제1개구부와 상기 제2개구부를 연결하는 전체 코어비아에서 그 내경이 가장 좁은 구역인 최소내경부(235);를 포함한다.
상기 제1개구부의 직경인 제1개구부직경(CV1)과 상기 제2개구부의 직경인 제2개구부직경(CV2)은 실질적으로 다를 수 있고, 상기 제1개구부직경과 상기 제2개구부직경은 그 직경이 실질적으로 같을 수 있다.
직경이 실질적으로 다른 전자의 경우, 상기 코어비아(23)를 단면에서 본 형태가 실질적으로 사각형의 형태로, 전체적으로 원기둥 형태의 코어비아이거나, 유리기판의 두께를 기준으로 중앙 부분에서 코어비아의 내경이 다소 좁아지는 전체적으로 배럴 형태의 코어비아일 수 있다(도 7의 (b) 참고).
직경이 실질적으로 같은 후자의 경우, 두 개의 개구부(CV1, CV2) 중 어느 하나가 다른 하나보다 더 작은 직경을 가지며 실질적으로 그 단면이 사다리꼴인 잘린원뿔형태의 코어비아(도 7의 (a) 참고)일 수 있다.
상기 제1개구부직경(CV1)과 제2개구부직경(CV2)은 각각 150 ㎛ 이하일 수 있고, 40 ㎛ 내지 200 ㎛일 수 있고, 70 ㎛ 내지 120 ㎛일 수 있다.
상기 최소내경부는 상기 제1개구부 또는 상기 제2개구부에 위치할 수 있으며, 이 때 코어비아는 원통형 또는 (잘린)삼각뿔형의 코어비아일 수 있다. 이 경우 상기 최소내경부의 직경(CV3)은 제1개구부와 상기 제2개구부 중에서 작은 것의 직경에 해당한다.
상기 최소내경부는 상기 제1개구부와 상기 제2개구부 사이에 위치하며, 이때 코어비아는 배럴형의 코어비아일 수 있다. 이 경우 최소내경부의 직경(CV3)은 상기 제1개구부의 직경과 상기 제2개구부의 직경 중에서 큰 것 보다 작을 수 있다.
상기 코어비아(23)가 비아의 적어도 일부에 좁아지는 구역이 있는 경우, 좁아진 최소내경(CV3)의 크기가 제1개구부직경(CV1)과 제2개구부직경(CV2) 중에서 큰 것을 기준으로 50 % 내지 99 %의 크기일 수 있고, 70 % 내지 95 %의 크기일 수 있다. 이러한 범위로 좁아진 내경의 크기를 갖는 경우 전기전도성층 형성 등이 보다 원활하게 진행될 수 있다.
상기 최소내경부의 평균 직경은 구체적으로 50 ㎛ 내지 95 ㎛일 수 있다.
상기 최소내경부는 아래 식 1의 조건을 만족하는 것일 수 있다.
[식 1]
0.83×D90≤ D50 ≤1.25×D10
상기 식 1에서, D50은 최소내경부의 직경분포 중 50 %에 해당하는 값이고, D90은 최소내경부의 직경분포 중 90 %에 해당하는 값이며, D10은 최소내경부의 직경분포 중 10 %에 해당하는 값이다.
상기 최소내경부의 평균 직경이 55 ㎛ 내지 85 ㎛일 수 있고, 60 ㎛ 내지 70 ㎛일 수 있다.
더 구체적으로 상기 최소내경부는 아래 식 1-1의 조건을 만족하는 것일 수 있다.
[식 1-1]
0.88×D90≤D50≤1.18×D10
상기 식 1-1에서, D50은 최소내경부의 직경분포 중 50 %에 해당하는 값이고, D90은 최소내경부의 직경분포 중 90 %에 해당하는 값이며, D10은 최소내경부의 직경분포 중 10 %에 해당하는 값이다.
구체적으로 상기 제1개구부직경과 상기 제2개구부직경 중에서 큰 것인 대상개구부는 그 평균 직경이 70 ㎛ 내지 120 ㎛일 수 있다.
구체적으로 상기 제1개구부직경과 상기 제2개구부직경 중에서 큰 것인 대상개구부는 아래 식 2의 조건을 만족할 수 있다.
[식 2]
0.9×D90≤D50≤1.1×D10
상기 식 2에서, D50은 대상개구부의 직경분포 중 50 %에 해당하는 값이고, D90은 대상개구부의 직경분포 중 90 %에 해당하는 값이며, D10은 대상개구부의 직경분포 중 10 %에 해당하는 값이다.
구체적으로 상기 제1개구부직경과 상기 제2개구부직경 중에서 큰 것인 대상개구부는 그 평균 직경이 80 ㎛ 내지 105 ㎛일 수 있다.
구체적으로 상기 제1개구부직경과 상기 제2개구부직경 중에서 큰 것인 대상개구부는 아래 식 2-1의 조건을 만족할 수 있다.
[식 2-1]
0.92×D90≤D50≤1.08×D10
상기 식 2-1에서, D50은 대상개구부의 직경분포 중 50 %에 해당하는 값이고, D90은 대상개구부의 직경분포 중 90 %에 해당하는 값이며, D10은 대상개구부의 직경분포 중 10 %에 해당하는 값이다.
상기 코어비아는, 상기 제1면과 접하는 개구부에서의 직경인 제1개구부직경과 제2면과 접하는 개구부에서의 직경인 제2개구부직직경 중에서 큰 것인 대상개구부의 평균 직경은 대상개구부의 직경분포 중 50 %에 해당하는 값인 D50보다 큰 값을 가질 수 있다.
위에서 설명한 직경 분포는 제조된 샘플을 9개의 구획(3 X 3)을 구분한 후 좌상, 좌하, 중앙, 우상, 우하의 5개 영역의 샘플들을 취하여 절단 처리한 후 단면에서 현미경으로 관찰하여 측정한 직경을 기준으로 평가했다.
상기 최소내경부가 위치하는 지점이 상기 코어비아 길이 전체를 100 %로 보았을 때, 상기 제1개구부를 기준으로 40 % 내지 60 % 지점에 위치할 수 있고, 45 % 내지 55 % 지점에 위치할 수 있다. 이렇게 코어비아 길이 전체를 기준으로 상기 최소내경부가 위에서 설명한 위치에 존재하는 경우, 패키징 기판의 전기전도성층 설계와 전기전도성층 형성 과정이 보다 용이할 수 있다.
상기 제1개구부직경(CV1)과 상기 제2개구부직경(CV2) 중 큰 것에서 측정한 전기전도성층의 두께는 코어비아 중에서 최소내경을 갖는 부분(CV3) 상에 형성된 전기전도성층의 두께와 같거나 두꺼울 수 있다.
상기 코어비아(23)는 상기 유리기판(21)의 단위면적(1 cm x 1 cm)을 기준으로 100 개 내지 3000 개가 위치할 수 있고, 100 개 내지 2500 개가 위치할 수 있으며, 225 개 내지 1024 개가 위치할 수 있다. 이러한 피치 조건을 만족하는 경우, 전기전도성층 등의 형성과 패키징 기판의 성능을 향상시킬 수 있다.
상기 코어비아(23)는 상기 유리기판(21)에 1.2 mm 이하의 피치로 위치할 수 있고, 0.12 mm 내지 1.2 mm의 피치로 위치할 수 있으며, 0.3 mm 내지 0.9 mm의 피치로 위치할 수 있다. 이러한 경우, 유리기판의 기계적 물성을 일정 수준 이상으로 유지하면서 전기전도성층 등을 형성하기에 유리하다.
상기 유리기판(21)은 그 제1면(213) 상에서 상기 코어비아(23)가 형성되지 않은 곳을 잇는 직선인 무지라인에서 측정된 응력과 상기 코어비아(23)가 형성된 곳을 잇는 직선인 비아라인에서 측정한 응력이 아래 식 (1)에 따른 응력차이값(P)이 1.5 MPa 이하인 조건을 만족하는 것일 수 있다.
식 (1) P Vp - Np
식 (1)에서, 상기 P는 동일한 유리기판에서 측정한 응력차이값이고, 상기 Vp는 비아라인에서 측정한 응력의 최대값과 최소값의 차이이고, 상기 Np는 무지라인에서 측정한 응력의 최대값과 최소값의 차이이다.
상기 P 값은 1.35 MPa 이하일 수 있고, 상기 P 값은 1.2 MPa 이하일 수 있으며, 1.1 MPa 이하일 수 있다. 또한, 상기 P 값은 0.01 MPa 이상일 수 있고, 0.1 MPa 이상일 수 있다.
이러한 범위로 응력차이값(P)를 갖는 코어비아가 형성된 유리기판을 반도체 패키징용 기판으로 적용하는 경우, 보다 안정적인 기계적 물성을 갖는 패키징기판의 제조가 가능하다.
상기 Vp 값은 2.5 MPa 이하일 수 있고, 2.3 MPa 이하일 수 있으며, 상기 Vp 값은 2.0 MPa 이하일 수 있고, 1.8 MPa 이하일 수 있다. 또한, 상기 Vp 값은 0.2 MPa 이상일 수 있고, 0.4 MPa 이상일 수 있다.
비아라인에서 측정한 응력의 최대값과 최소값의 차이(Vp)가 이러한 범위인 경우, 코어비아가 형성된 유리기판을 반도체 패키징용 기판으로 적용하는 경우, 보다 안정적인 기계적 물성을 갖는 패키징기판의 제조가 가능하다.
상기 Np 값은 1.0 MPa 이하일 수 있고, 0.9 MPa 이하일 수 있으며, 0.8 MPa 이하일 수 있다. 또한, 상기 Np 값은 0.1 MPa 이상일 수 있고, 0.2 MPa 이상일 수 있다.
무지라인에서 측정한 응력의 최대값과 최소값의 차이(Np)가 이러한 범위인 경우, 코어비아가 형성된 유리기판을 반도체 패키징용 기판으로 적용하는 경우, 보다 안정적인 기계적 물성을 갖는 패키징기판의 제조가 가능하다.
상기 유리기판은, 아래 식 (2)에 따른 응력차이비율(K)이 6 이하인 조건을 만족하는 것일 수 있다.
식 (2): K = Lp / La
식 (2)에서, 상기 K는 동일한 유리기판의 동일한 면에서 측정한 응력차이비율이고, 상기 Lp는 코어비아가 형성되지 않은 곳을 잇는 직선인 무지라인 또는 코어비아가 형성된 곳을 잇는 직선인 비아라인에서 선택된 대상라인에서 측정한 응력의 최대값과 최소값의 차이이며, 상기 La는 상기 대상라인에서 측정한 응력의 평균값이다.
구체적으로, 상기 K 값은 5 이하일 수 있고, 4.5 이하일 수 있으며, 4 이하일 수 있다. 상기 K 값이 이러한 범위인 경우, 코어비아가 형성된 유리기판을 반도체 패키징용 기판으로 적용하는 경우, 보다 안정적인 기계적 물성을 갖는 패키징기판의 제조가 가능하다.
상기 응력차이비율(K)는 상기 무지라인에서 측정된 것으로 2 이하의 값을 가질 수 있다. 구체적으로, 무지라인의 응력차이비율(Kn)는 1.8 이하일 수 있고, 0.3 초과일 수 있으며, 0.5 초과일 수 있다.
상기 응력차이비율(K)는 상기 비아라인에서 측정된 것으로 6 이하의 값을 가질 수 있고, 5 이하의 값을 가질 수 있다. 비아라인의 응력차이비율(Kv)는 4.5 이하일 수 있고, 3 이하일 수 있다. 또한, 비아라인의 응력차이비율(Kv)는 0.5 이상일 수 있고, 1.0 이상일 수 있으며, 1.5 이상일 수 있다.
이러한 응력차이비율(K)을 갖는 경우 코어비아가 형성된 유리기판을 반도체 패키징용 기판으로 적용 시에 보다 안정적인 기계적 물성을 갖는 패키징기판의 제조가 가능하다.
상기 응력은 복굴절 2차원 평가장치를 적용하여 분석한다. 구체적으로, 복굴절의 2차원 분포 평가 장치는 NPM사(Nippon Pulse Korea Co.,LTD)의 WPA-200 장치가 적용될 수 있다. 구체적으로, 프로브로 도 2에 나타낸 응력 측정 경로를 따라서 유리기판 상에서 데이터를 읽으면 상기 장치로 복굴절율 값 등의 측정치가 입력되고, 미리 정해진 연산과정을 통해 측정 경로에서 응력이 압력 단위(예, MPa)로 제시된다. 이 때, 광탄성계수와 측정대상의 두께를 입력하여 응력 측정이 가능하며, 본 발명에서는 광탄성계수 값으로 2.4를 적용한다.
구체적인 측정 예를 제시한다.
개구부 평균 직경이 100 ㎛, 최소내경부 평균 직경이 75 ㎛이고, 평균 두께가 약 300 ㎛인 유리기판 샘플 4개의 무지라인과 비아라인의 응력(Stress)을 각각 4회 이상 위치를 변경하면서 위에서 설명한 설정으로 측정하고 그 평균값을 이용하여 Vp, Np, P 값을 각각 아래 표 1에 나타냈다.
상기 코어분배층(24)은 상기 유리기판의 제1면과 제2면을 관통비아를 통해 전기적으로 연결하는 전기전도성층인 코어분배패턴(241)과 상기 코어분배패턴을 감싸는 코어절연층(223)을 포함한다.상기 코어층(22)은 그 내부에 코어비아를 통해 전기전도성층이 형성되어 유리기판(21)을 가로지르는 전기적 통로로써 역할 하며, 비교적 짧은 거리로 유리기판의 상부와 하부를 연결하여 보다 빠른 전기적 신호 전달과 저손실의 특성을 가질 수 있다.
상기 코어분배패턴(241)은 상기 유리기판의 제1면(213)과 제2면(214)을 코어비아(23)를 통해 전기적으로 연결하는 패턴으로, 구체적으로 상기 제1면(213)의 적어도 일부 상에 위치하는 전기전도성층인 제1면분배패턴(241a)과 상기 제2면(214)의 적어도 일부 상에 위치하는 전기전도성층인 제2면분배패턴(241c), 그리고 상기 제1면분배패턴과 상기 제2면분배패턴을 상기 코어비아(23)를 통해 서로 전기적으로 연결하는 전기전도성층인 코어비아분배패턴(241b)을 포함한다. 상기 전기전도성층들은 예를 들어 구리도금층이 적용될 수 있으나, 이에 한정되는 것은 아니다.
상기 유리기판(21)은 상부와 하부에 각각 반도체소자(30)와 마더보드(10)를 연결하는 중간 역할, 중개 역할을 하고, 상기 코어비아(23)는 이들의 전기적 신호를 전달하는 통로로 역할하기에 원활한 신호전달을 한다.
상기 제1개구부직경과 상기 제2개구부직경 중에서 큰 것에서 측정한 전기전도성층의 두께는 코어비아 중에서 최소내경을 갖는 부분 상에 형성된 전기전도성층의 두께와 같거나 두꺼울 수 있다.
상기 코어분배층(24)은 유리기판 상에 형성되는 전기전도성층으로, ASTM D3359에 따른 부착력 테스트(Cross Cut Adhesion Test) 값이 4B 이상을 만족할 수 있고, 구체적으로 5 B이상을 만족할 수 있다. 또한, 코어분배층(24)인 전기전도성층은 상기 유리기판과 3 N/cm 이상의 접착력을 가질 수 있고, 4.5 N/cm 이상의 접합력을 가질 수 있다. 이러한 접합력 정도를 만족하는 경우, 패키징 기판으로 적용하기에 충분한 기판-전기전도성층 사이의 접합력을 갖는다.
상기 제1면(213) 상에는 상부층(26)이 위치한다.
상기 상부층(26)은 상부분배층(25)과 상기 상부분배층 상에 위치하는 상면접속층(27)을 포함하며, 상기 상부층(26)의 가장 윗면은 반도체소자부의 접속전극이 직접 맞닿을 수 있는 개구부가 형성된 커버층(60)에 의해 보호될 수 있다.
상기 상부분배층(25)은 상기 제1면 상에 위치하는 상부절연층(253); 미리 정해진 패턴을 가지며 상기 코어분배층(24)과 그 적어도 일부가 전기적으로 연결되는 전기전도성층으로 상기 상부절연층에 내장되는 상부분배패턴(251)을 포함한다.
상기 상부절연층(253)은 반도체 소자나 패키징 기판에 절연체층으로 적용하는 것이라면 적용 가능하고, 예를 들어 필러가 포함된 에폭시계 수지 등이 적용될 수 있으나, 이에 한정되는 것은 아니다.
상기 절연체층은 코팅층을 형성하고 경화하는 방식으로 형성될 수도 있고, 미경화 또는 반경화된 상태로 필름화된 절연체필름을 상기 코어층에 라미네이션 하고 경화하는 방법으로 형성될 수도 있다. 이 때, 감압 라미네이션 방법 등을 적용하면 코어비아 내부의 공간까지 상기 절연체가 함입되어 효율적인 공정 진행이 가능하다. 또한, 복층의 절연체층을 적층하여 적용하더라도 절연체층 사이에 실질적인 구분이 어려울 수 있으며, 복수의 절연체층들을 통칭하여 상부절연층이라 칭한다. 또한, 코어절연층(223)과 상부절연층(253)은 동일한 절연재료가 적용될 수 있고, 이러한 경우 그 경계가 실질적으로 구분되지 않을 수 있다.
상기 상부분배패턴(251)은 미리 설정된 형태로 상기 상부절연층(253) 내에 위치하는 전기전도성층을 의미하며, 예를 들어 빌드-업 레이어 방식으로 형성될 수 있다. 구체적으로, 절연체층을 형성하고, 절연체층의 불필요한 부분을 제거한 후 구리도금 등의 방식으로 전기전도성층을 형성하고, 선택적으로 전기전도성층 중 불필요한 부분을 제거한 후, 이 전기전도성층 상에 다시 절연체층을 형성하고, 다시 불필요한 부분을 제거한 후 도금 등의 방식으로 전기전도성층을 형성하는 방식을 반복하여, 의도하는 패턴으로 수직 또는 수평 방향으로 전지전도성층이 형성된 상부분배패턴(251)을 형성할 수 있다.
상기 상부분배패턴(251)은 코어층(22)과 반도체소자부(30)의 사이에 위치하기 때문에, 반도체소자부(30)와 전기적 신호의 전달이 원활하게 진행되고 의도하는 복잡한 패턴이 충분하게 수용될 수 있도록, 적어도 그 일부에 미세패턴을 포함하도록 형성한다. 이 때, 미세패턴이라 함은, 폭과 간격이 각각 4 ㎛ 미만인 것일 수 있고, 3.5 ㎛ 이하인 것일 수 있으며, 3 ㎛ 이하인 것일 수 있고, 2.5 ㎛ 이하인 것일 수 있으며, 1 내지 2.3 ㎛인 것일 수 있다(이하, 미세패턴에 대한 설명은 동일함).
상부분배패턴(251)에 미세패턴이 포함되도록 형성하기 위해, 구현예에서는 적어도 두 가지 이상의 방법을 적용한다.
그 하나는, 패키징 기판의 유리기판(21)으로 유리기판(21)을 적용한다. 상기 유리기판(21)은 표면 조도(Ra)가 10 옹스트롬 이하로 상당히 평탄한 표면 특성을 가질 수 있고, 따라서 미세패턴 형성에 미치는 지지체기판 표면 모폴로지의 영향을 최소화할 수 있다.
다른 하나는, 상기 절연체의 특성에 있다. 상기 절연체의 경우 레진과 함께 필러 성분을 함께 적용하는 경우가 많은데, 상기 필러는 실리카 입자와 같은 무기계 입자가 적용될 수 있다. 무기계 입자가 필러로 절연체에 적용되는 경우, 이 무기계 입자의 크기가 미세패턴 형성 가부에 영향을 미칠 수 있는데, 구현예에서 적용하는 절연체는 그 평균직경이 150 nm 이하의 입자형 필러를 적용하고, 구체적으로 평균직경이 1 내지 100 nm인 입자형 필러를 포함한다. 이러한 특징은, 절연체에 필요한 물성을 일정 수준 이상으로 유지하면서 수 마이크로미터 단위의 폭을 갖는 전기전도성층 형성에 절연체 자체가 미치는 영향을 최소화하고, 미세한 표면 모폴로지로 그 표면 상에 우수한 부착력을 갖는 미세패턴을 형성하도록 돕는다.
상기 상면접속층(27)은 상기 상부분배패턴(251)과 그 적어도 일부가 전기적으로 연결되며 상기 상부절연층(253)에 위치하는 상면연결패턴(272)과 상기 반도체소자부(30)와 상기 상면연결패턴(272)을 전기적으로 연결하는 상면접속전극(271)을 포함한다. 상기 상면연결패턴(272)은 상부절연층(253)의 일면 상에 위치할 수도 있고, 적어도 그 일부가 상부절연층 상으로 노출되며 박혀(embedded) 있을 수도 있다. 예를 들어, 상기 상면연결패턴이 상기 상부절연층의 일면 상에 위치하는 경우에는 도금 등의 방식으로 상기 상부절연층을 형성할 수 있고, 상기 상면연결패턴이 그 일부가 상부절연층 상으로 노출되며 박혀있는 경우는 구리도금층 등을 형성한 후 표면연마, 표면식각 등의 방법으로 절연층 또는 전기전도성층의 일부가 제거된 것일 수 있다.
상기 상면연결패턴(272)은 위에서 설명한 상부분배패턴(251)과 같이 미세패턴을 적어도 그 일부에 포함할 수 있다. 이렇게 미세패턴을 포함하는 상면연결패턴(272)은 보다 다수개의 소자들을 좁은 면적 하에서도 전기적으로 연결할 수 있도록 하여, 소자간 또는 외부와의 전기적 신호 연결을 보다 원활하게 하며, 보다 집적화된 패키징이 가능하다.
상기 상면접속전극(271)은 상기 반도체소자부(30)와 단자 등으로 직접 연결될 수도 있고, 솔더볼과 같은 소자연결부(51)를 매개로 연결될 수도 있다.
상기 캐비티부(28)는 상기 제2구역의 위 및/또는 아래에 위치하며 상기 코어분배층과 전기적으로 연결되는 캐비티분배층(282)과 캐비티소자(40)가 위치하는 내부공간(281)을 포함한다.
구체적으로, 상기 제2구역은 상기 제1구역과 비교하여 유리기판의 두께가 더 얇고, 그 두께의 차이로 인해 형성되는 내부공간(281)에는 캐비티소자(40)가 위치할 수 있다. 또한, 유리기판에 형성되는 코어비아와 코어분배층은 캐비티소자와 외부소자를 연결하는 전기적인 연결구조로 역할한다.
상기 캐비티부(28)는 실질적으로 원형, 삼각형, 사각형, 육각형, 팔각형, 십자가형 등 그 형태에는 한정이 없으나, 본 발명에서는 사각형을 예시적으로 설명한다.
상기 캐비티부(28)의 일 옆면은 상기 내부공간으로 돌출되는 지지부(285)를 더 포함한다.
상기 캐비티부(28)의 일 옆면을 캐비티 제1옆면(281a)이라 칭하고, 상기 캐비티 제1옆면과 다른 면을 캐비티 제2옆면(281b)라고 칭하면, 상기 캐비티 제1옆면(281a)과 상기 캐비티 제2옆면(281b) 중 적어도 하나에 상기 지지부(285)가 위치할 수 있다.
또한, 서로 이웃하는 캐비티 제1옆면(281a)과 캐비티 제2옆면(281b)에 각각 제1옆면지지부(285a)와 제2옆면지지부(285b)가 위치할 수 있다.
상기 제1옆면지지부(285a)와 상기 제2옆면지지부(285b)는 상기 캐비티소자(40)를 지지하며 그 위치를 고정하는 역할을 한다. 상기 지지부를 1개만 적용하는 것과 비교하여, 상기 지지부를 서로 이웃하게 2 개 이상 적용하는 것이 캐비티소자의 위치를 보다 견고하게 고정할 수 있다.
상기 지지부(285)는 스프링과 같이 탄성력을 갖는 것이 적용될 수 있으며, 구체적으로 상기 지지부(285)는 상기 유리기판(21)과 동일한 재료로 형성된 것으로써 상기 캐비티소자(40)에 의해서 상기 지지부에 가해지는 힘의 반대방향으로 탄성력을 갖는 유리스프링 지지부일 수 있다.
상기 캐비티소자(40)는 그 형태가 대체로 원통형, 직육면체형 또는 다각형일 수 있다.
상기 캐비티 제1옆면(281a)과 캐비티 제2옆면(281b)이 서로 접하는 지점에서의 각도는 45 내지 135 도일 수 있고, 75 내지 105도 일 수 있으며, 실질적으로 90 도일 수 있다. 상기 캐비티 제1옆면(281a)과 캐비티 제2옆면(281b) 각각에 마련된 옆면지지부에 의해서, 캐비티 제1옆면(281a)과 캐비티 제1옆면(281a) 자체가 접하는 지점에서의 각도가 위와 같은 범위의 임의의 각도를 가지더라도 상기 캐비티소자(40)를 안정적으로 지지하게 유리하다.
호 형태를 갖는 상기 제1옆면지지부(285a)가 캐비티소자와 만나는 지점에서의 접선(제1접선)과 호 형태를 갖는 상기 제2옆면지지부(285b)가 캐비티소자와 만나는 지점에서의 접선(제2접선)이 서로 만나는 지점(제1접선과 제2접선의 접점)에서의 제1접선과 제2접선 사이의 각도는 45 내지 135 도일 수 있고, 75 내지 105도 일 수 있으며, 실질적으로 90 도일 수 있다. 이러한 경우, 캐비티소자의 외형이 각진 경우는 물론 각진 형태가 아니더라도 그 위치를 고정하기에 보다 유리할 수 있다.
상기 제1옆면지지부(285a)의 최대 돌출부까지의 길이인 제1옆면지지부길이(CS1)는 상기 캐비티 제1옆면 길이(C1)를 100 %로 보았을 때, 15 % 이하일 수 있고, 10 % 이하일 수 있다. 또한, 상기 제1옆면지지부길이(CS1)는 상기 캐비티 제1옆면 길이(C1)를 100 %로 보았을 때, 1 % 이상일 수 있고, 3 % 이상일 수 있다.
상기 제2옆면지지부(285b)의 최대 돌출부까지의 길이인 제2옆면지지부길이(CS2)는 상기 캐비티 제1옆면 길이(C2)를 100 %로 보았을 때, 15 % 이하일 수 있고, 10 % 이하일 수 있다. 또한, 상기 제2옆면지지부길이(CS2)는 상기 캐비티 제1옆면 길이(C2)를 100 %로 보았을 때, 1 % 이상일 수 있고, 3 % 이상일 수 있다.
상기 지지부(285)는 상기 유리기판(21)과 직접 연결되어 일체를 이루는 것일 수 있다. 이러한 경우, 유리기판의 식각을 통해 상기 지지부(285)를 형성할 수 있기에, 보다 유리기판의 제조과정을 보다 단순화할 수 있고, 탄성력을 갖는 지지부의 물리적 특성이 대체로 유리기판과 유사하여 패키징 기판의 물성 제어에 보다 유리할 수 있다.
상기 지지부(285)는 상기 캐비티부의 옆면에서 도출되어 삽입되는 캐비티소자를 지지하는 역할을 하면 충분하며, 구체적으로 캐비티부의 옆면의 일 지점에서 타 지점을 연결하는 호(arc) 형태를 갖는 것일 수 있고, 옆면의 일 말단에서 타 말단을 연결하는 호(arc) 형태를 갖는 것이 수 있다. 상기 지지부가 호 형태를 갖는 경우, 상기 지지부길이(CS1, CS2)는 상기 호 형태의 지지부의 중간 부분에서 측정될 수 있다.
상기 제1옆면지지부(285a)의 가장 돌출된 위치에서 마주보는 상기 캐비티부의 옆면까지의 길이와 상기 제2옆면지지부(285b)의 가장 돌출된 위치에서 마주보는 상기 캐비티부의 옆면까지의 길이는 각각 상기 캐비티부에 삽입되는 캐비티소자의 대응되는 위치에서의 길이와 같거나 10 % 이내로 작은 것일 수 있고, 좋게는 0.1 % 내지 8 % 작은 것일 수 있다. 이러한 경우 캐비티소자를 상기 지지부가 안정적으로 고정하기에 보다 유리하다.
상기 캐비티부(28)는 상기 캐비티소자(40)와 상기 코어분배층(24)을 전기적으로 연결하는 전기전도성층인 캐비티분배패턴(283)을 포함할 수 있으며, 상기 캐비티분배패턴(283)은 상기 제1구역과 상기 제2구역의 경계에 유리기판(21)의 두께방향면 상에 위치하는 전기전도성층인 측벽면패턴(283a)을 포함할 수 있다. 다만, 상기 측벽면패턴은 상기 지지부가 형성된 옆면은 제외한 면에 형성되는 것이 좋다.
상기 측벽면패턴(283a)은 전기적인 신호를 전달하는 역할과 함께 캐비티소자 등에 의하여 캐비티부(28)에 발생하는 열을 외부로 이동시키는 방열층으로도 기능할 수 있다.
구체적으로, 상기 캐비티분배층(282)은 상기 내부공간 내에 그 적어도 일부가 위치하는 캐비티소자(40)와 상기 코어분배층과 전기적으로 연결되는 전기전도성층인 캐비티분배패턴(283) 및/또는 측벽면패턴(283a)를 감싸는 절연층인 캐비티절연층(284)을 포함할 수 있다.
상기 캐비티분배패턴은 상기 패키징 기판에 형성되어 있는 것일 수 있고, 캐비티소자(40)의 전극(42, 접속전극) 등 단자 형태로 제공되는 것일 수도 있다.
상기 캐비티소자(40)는 트랜지스터를 포함할 수 있다. 상기 캐비티소자(40)로 마더보드와 반도체소자부 사이의 전기적인 신호를 적절한 수준으로 변환하는 역할을 하는 트랜지스터와 같은 소자가 적용되는 경우, 패키징소자(20)의 길목에 트랜지스터 등이 적용되는 형태가 되어, 보다 효율적이고 빠른 속도를 갖는 반도체장치(100)를 제공할 수 있다.
상기 캐비티소자(40)는 커패시터 등의 수동소자가 개별로 삽입되어 적용될 수 있고, 절연체층(캐비티소자 절연층, 46) 사이에 박혀(embedded) 있는 형태로 다수의 수동소자들이 포함된 소자그룹이 전극이 노출되도록 형성된 후 캐비티 소자 내에 삽입될 수도 있다. 후자의 경우 패키징 기판 제조의 작업성을 보다 원활히 할 수 있고, 복잡한 소자들 사이 공간에 충분하고 신뢰도 높게 절연층이 위치하도록 하기에 보다 유리하다.
또한, 상기 캐비티소자(40)의 전극과 접하는 제2구역 코어비아(232)는 충진비아(283c)의 형태로 형성된 코어분배패턴을 가질 수 있다. 예를 들어, 제1구역 코어비아(231) 상에 형성되는 코어분배패턴인 코어비아분배패턴(241b)은 내부에 코어절연층이 채워지는 형태로 금속층과 같은 전기전도성층의 측면에서 보면 내부에 공간이 형성될 수 있는데, 위의 캐비티소자(40)와 연결되는 코어비아의 경우, 이와 달리, 그 내부에 전기전도성층으로 채워진 충진비아(283c)의 형태를 가질 수 있다. 이러한 경우, 커패시터 등이 배치되는 캐비티소자의 전력 전달이 보다 원활해지고 패키징 기판의 특성을 보다 향상시킬 수 있다.
구체적으로, 상기 제2구역(222)의 아래에 위치하는 캐비티부(28)에는 캐비티소자(40)가 위치할 수 있다. 또한, 상기 캐비티소자는 그 하면에 형성된 접속전극으로 직접 또는 하부층을 통해 마더보드(10)와 전기적으로 접속할 수 있다.
구체적으로, 상기 제2구역(222)의 위에 위치하는 캐비티부(28)에는 캐비티소자(40)가 위치할 수 있다. 또한, 상기 캐비티소자는 그 상면에 형성된 접속전극을 통해 직접 또는 상부층을 통해 반도체소자부(30)와 전기적으로 접속할 수 있다.
이렇게 상기 캐비티부가 상기 제2구역의 위 또는 아래에 배치되는 경우, 캐비티소자의 양측에 존재하는 접속전극 중 적어도 하나의 접속전극을 상기 유리기판의 상부층 또는 하부층과 직접 연결하거나 반도체소자 또는 마더보드와 직접 연결할 수 있어서 보다 간단한 구조의 반도체 장치를 제공할 수 있다.
상기 방열부(H)는 상기 유리기판의 제1구역(221)과 상기 캐비티부의 내부구역(281)이 접하는 면에 위치할 수 있다.
상기 방열부(H)는 상기 유리기판의 제1구역(221)과 제2구역(222)의 사이, 그리고 상기 유리기판의 제1구역(221)과 상기 캐비티부의 내부구역(281)의 사이에 위치할 수 있다.
상기 방열부(H)는 적어도 그 일부가 상기 코어분배층(24)과 연결될 수 있다. 구체적으로, 상기 내부구역(281)이 상기 제2구역 위에 위치하는 경우 상기 방열부(H)은 상기 제2구역의 제1면분배패턴(241a) 중 적어도 일부와 연결될 수 있다. 구체적으로, 상기 내부구역(281)이 상기 제2구역 아래에 위치하는 경우 상기 방열부(H)은 상기 제2구역의 제2면코어패턴(241b) 중 적어도 일부와 연결될 수 있다.
상기 방열부(H)는 상기 캐비티부(28)에서 발생하는 열을 상기 패키징 기판 외부로 전달할 수 있다. 또한, 상기 코어패턴층과 서로 연결되는 방열부(H)는 코어분배층과 연결되거나 상부층 및/또는 하부층의 전기전도성층, 방열층 등과 연결되어 접속된 소자 등으로부터 발생하는 열을 반도체 패키징 외부로 방열시킬 수 있다.
상기 방열부(H)과 상기 캐비티분배층(282)은 상기 캐비티분배층을 감싸는 절연층인 캐비티절연층(284)으로 전기적으로 절연되는 것일 수 있다.
상기 방열부는 별도의 방열소재가 적용될 수 있고, 전기전도성과 방열특성을 동시에 같는 금속층이 적용될 수도 있다. 이러한 경우, 분배층들 특히, 서로 이웃하게 위치하기 쉬운 캐비티분배층과는 연결을 위해 미리 정해진 영역을 제외하고는 절연처리되는 것이 필요하다. 이러한 절연 처리는 위에서 설명한 절연층을 형성하는 방법과 유사하게 진행될 수 있다.
위에서 설명한 것처럼, 상기 캐비티부(28)은 상기 캐비티소자(40)와 상기 코어분배층(24)을 전기적으로 연결하는 전기전도성층인 캐비티분배패턴(283)을 포함할 수 있으며, 상기 캐비티분배패턴(283)은 상기 제1구역과 상기 제2구역의 경계에 유리기판(21)의 두께방향면 상에 위치하는 전기전도성층인 측벽면패턴(미도시)을 포함할 수 있다. 상기 측병면패턴은 상기 방열부(H)로 역할 할 수 있으며, 특히 상기 측벽면패턴으로 열전도율이 비교적 높은 전기전도성층이 적용되는 경우 측벽면패턴과 방열부의 역할을 동시에 할 수 있다.
상기 방열부(H)는 열전도율이 300 W/mK 내지 450 W/mK인 것이 적용될 수 있다.
상기 방열부(H)는 상기 전기전도성층과 동일한 재료가 적용될 수 있다.
상기 방열부(H)는 상기 전기전도성층 형성 시에 함께 형성될 수 있다.
상기 방열부(H)는 그 두께가 4 ㎛ 이상인 전기전도성 금속층일 수 있다.
상기 방열부(H)는 유리기판 상에 형성되는 열전도층으로, ASTM D3359에 따른 부착력 테스트(Cross Cut Adhesion Test) 값이 4B 이상을 만족할 수 있고, 구체적으로 5 B이상을 만족할 수 있다. 또한, 방열부(H)는 상기 유리기판과 3 N/cm 이상의 접착력을 가질 수 있고, 4.5 N/cm 이상의 접합력을 가질 수 있다. 이러한 접합력 정도를 만족하는 경우, 패키징 기판으로 적용하기에 충분한 기판-방열부 사이의 접합력을 갖는다.
상기 패키징 기판(20)은 상기 코어층(22)의 아래에 위치하는 하부층(29)을 더 포함할 수 있다.
상기 하부층(29)은 상기 코어분배층과 전기적으로 연결되는 하부분배층(291)과 외부의 마더보드와 접속되는 하면접속전극(292a)을 제공하는 하면접속층(292)을 포함할 수 있다. 이때, 상기 방열부(H)는 상기 하부분배층(291)과 연결될 수 있다.
구체적으로, 상기 캐비티부(28)는 전기전도성층인 측벽면패턴(283a)에 의하여 전기적 신호를 전달하는 통로 역할과 함께 열 전달의 통로로써의 역할을 한다. 패키징 기판은 패키징 내부에서 발생되거나 외부의 소자로부터 발생하여 패키징 기판에 전달되는 열을 외부로 배출해주는 발열 기능을 갖출 것에 대한 요구가 있다. 구리 등의 금속과 같은 열전도성이 우수한 물질이 적용되는 전기전도성층을 상기 캐비티부의 측변면 등에 적용하는 경우, 전기적 신호의 전달과 함께 방열이라는 두 가지 효과를 동시에 얻을 수 있다. 또한, 이러한 측벽면패턴은 코어분배패턴 등을 형성하는 과정에서 함께 형성할 수 있기 때문에, 제조공정상의 효율성도 우수하다.
상기 패키징 기판(20)은 마더보드(10)와도 연결된다. 상기 마더보드(10)는 상기 코어층(22)의 상기 제2면(214)의 적어도 일부에 상에 위치하는 코어분배층인 제2면분배패턴(241c)과 마더보드의 단자가 직접 연결될 수 있고, 솔더볼과 같은 보드연결부를 매개로 하여 전기적으로 연결될 수도 있다. 또한, 상기 제2면분배패턴(241c)은 상기 코어층(22)의 하부에 위치하는 하부층(29)을 매개로 상기 마더보드(10)와 연결될 수도 있다.
상기 하부층(29)은, 하부분배층(291)과 하면접속층(292)을 포함한다.
하부분배층(291)은 i) 상기 제2면(214)과 그 적어도 일부가 접하는 하부절연층(291b); 그리고 ii) 상기 하부절연층에 내장(매설)되어 미리 정해진 패턴을 가지는 것으로 상기 코어분배층과 그 적어도 일부가 전기적으로 연결되는 하부분배패턴(291a)을 포함한다.
하면접속층(292)은 i) 상기 하면연결패턴과 전기적으로 연결되는 하면접속전극(292a)을 포함하며, ii) 상기 하부분배패턴과 그 적어도 일부가 전기적으로 연결되며 상기 하부절연층의 일면 상에 적어도 그 일부가 노출되는 하면연결패턴(292b)을 더 포함할 수 있다.
상기 하면연결패턴(292b)은 마더보드(10)와 연결되는 부분으로 보다 효율적인 전기적 신호 전달을 위하여, 상기 상면연결패턴(272)과 달리 미세패턴보다 폭이 넓은 비미세패턴으로 형성될 수 있다.
상기 반도체소자부(30)와 상기 마더보드(10) 사이에 위치하는 패키징 기판(20)에는 상기 유리기판(21) 외에 실질적으로 추가적인 다른 기판을 적용하지 않는 것을 발명의 특징 중 하나로 한다.
기존에는 소자와 마더보드를 연결하는 사이에, 인터포저와 유기기판(organic substrate)을 함께 적층하여 적용했다. 이는 적어도 두 가지 이유에서 이렇게 다단의 형태로 적용한 것으로 파악되는데, 그 하나는 소자의 미세한 패턴을 마더보드에 직접 접합시키기에는 스케일 상의 문제가 있다는 점, 그리고 다른 하나는 접합 과정에서 또는 반도체 장치의 구동 과정에서 열팽창계수의 차이로 인한 배선 손상의 문제가 발생할 수 있다는 점 때문이다. 구현예에서는 열팽창계수가 반도체 소자와 유사한 유리기판을 적용하고, 유리기판의 제1면과 그 상부층에는 소자 실장에 충분한 정도로 미세한 스케일을 갖는 미세패턴을 형성하여, 이러한 문제를 해결했다.
구현예에서 상기 코어분배패턴(241)을 구성하는 전기전도성층은 상기 코어비아(23)의 내경면으로부터 상기 코어분배패턴(241)의 표면까지의 거리를 전체로 보았을 때, 상기 전기전도성층의 두께가 90 % 이상일 수 있고, 93 % 내지 100 %일 수 있으며, 95 % 내지 100 %일 수 있다. 또한, 상기 코어분배패턴(241)을 구성하는 전기전도성층은 상기 코어비아(23)의 내경면으로부터 상기 코어분배패턴(241)의 표면까지의 거리를 전체로 보았을 때, 상기 전기전도성층의 두께가 97 % 내지 100 %일 수 있고, 96 % 내지 100 %일 수 있다.
상기 코어비아패턴의 상기 코어비아의 내경면과 가까운 면과 상기 코어비아의 내경면 사이의 거리는 1 ㎛ 이하일 수 있고, 실질적으로 내경면과 전기전도성층 사이에 별도로 1 ㎛ 이상의 두께를 갖는 접착층 등이 형성되지 않을 수 있다.
구체적으로, 제1개구부직경(CV1)과 제2개구부직경(CV2) 중에서 큰 것이 위치하는 개구부에서 상기 코어비아(23)의 내경면으로부터 상기 코어분배패턴(241)의 표면까지의 거리를 전체 100 %로 보았을 때, 상기 전기전도성층의 두께가 90 % 이상일 수 있고, 93 % 내지 100 %일 수 있으며, 95 % 내지 100 %일 수 있고 98 % 내지 99.9%일 수 있다.
구체적으로, 최소내경(CV3)의 위치에서 상기 코어비아(23)의 내경면으로부터 상기 코어분배패턴(241)의 표면까지의 거리를 전체 100 %로 보았을 때, 상기 전기전도성층의 두께가 90 % 이상일 수 있고, 93 % 내지 100 %일 수 있으며, 95 % 내지 100 %일 수 있고, 95.5 % 내지 99 %일 수 있다.
이렇게 코어분배패턴(241)이 상기 코어비아(23)의 내경면과 가깝게, 실질적으로는 직접 상기 내경면 상에 형성되도록 하는 경우, 보다 처리공정이 단순화되어 공정 효율성을 향상시킬 수 있을 뿐만 아니라 코어비아의 크기에 비해 전기전도성층인 코어비아패턴이 보다 두껍게 형성될 수 있어서 공간 효율성을 보다 향상시킬 수 있고, 정해진 공간 내에서 보다 패키징 기판의 전기적 특성을 보다 향상시킬 수 있다.
구현예에서 상기 코어분배층(24)의 전기전도성층 중에서 얇은 것의 두께는 상기 상부층(26)의 전기전도성층 중에서 얇은 것의 두께(Tus)와 같거나 두꺼운 것일 수 있다. 이렇게 코어분배층(24)의 전기전도성층 중에서 얇은 것의 두께가 상기 상부층(26)의 전기전도성층 중 얇은 것의 두께와 같거나 두꺼운 경우 보다 소자와 마더보드 사이에서 전기적 신호 전달을 보다 효율적으로 할 수 있다.
상기 코어비아(23)의 최소내경에서의 전기전도성층의 두께는 상기 상부층(26)의 전기전도성층 중에서 얇은 것의 두께와 같거나 두꺼운 것일 수 있다. 이렇게 코어비아의 최소내경에서의 전기전도성층의 두께가 상기 상부층의 전기전도성층 중에서 얇은 것의 두께와 보다 같거나 두꺼운 경우 소자와 마더보드 사이에서 전기적 신호 전달을 보다 효율적으로 할 수 있다.
구현예에서 코어분배패턴(241)의 평균 두께는 상기 상면연결패턴(272) 중 얇은 것의 두께(Tus)를 기준으로 0.7 내지 12배로 두꺼운 두께(Tcv)를 갖는 것일 수 있고, 1.0 내지 10배로 두꺼운 두께(Tcv)를 가질 수 있다. 또한, 코어분배패턴(241)은 상기 상면연결패턴(272) 중 얇은 것의 두께(Tus)를 기준으로 1.1 내지 8배로 두꺼운 두께(Tcv)를 가질 수 있고, 1.1 내지 6배로 두꺼운 두께(Tcv)를 가질 수 있으며, 1.1 내지 3배로 두꺼운 두께(Tcv)를 가질 수 있다. 이러한 두께 비율을 나타내는 코어분배패턴(241)을 갖는 경우 고도로 집적화된 소자로부터 전기적 신호가 마더보드로 연결되는 과정을 보다 효율화할 수 있다.
상기 코어분배패턴(241)은 도면에 개시된 것처럼 코어비아의 내경에 일정한 두께로 전기전도성층이 형성된 형태로 그 나머지 부분에는 절연체층이 채워진 것일 수 있고, 필요에 따라 코어비아의 공간이 여분의 공간 없이 전기전도성층으로 채워진 것일 수도 있다. 이렇게 코어비아의 공간이 전기전도성층으로 채워진 경우, 코어비아패턴의 폭은 내경면에 가까운 코어비아패턴의 일측으로부터의 전기전도성층 중앙까지의 거리로 한다(이하 동일함).
구현예에서 제2면분배패턴(241c) 중에서 두꺼운 것은 상기 상면연결패턴(272) 중 얇은 것의 두께(Tus)를 기준으로 0.7 내지 20배로 두꺼운 배선 두께(Tsc)를 갖는 것일 수 있고, 0.7 내지 15배로 두꺼운 배선 두께(Tsc)를 갖는 것일 수 있다. 또한, 제2면분배패턴(241c)은 상기 상면연결패턴(272) 중 얇은 것의 두께(Tus)를 기준으로 1 내지 12배로 두꺼운 배선 두께(Tsc)를 가질 수 있으며, 1.1 내지 5배로 두꺼운 배선 두께(Tsc)를 가질 수 있다. 이러한 배선 두께를 제2면분배패턴(241c)이 갖는 경우, 고도로 집적화된 소자로부터 전기적 신호가 마더보드로 연결되는 과정을 보다 효율화할 수 있다.
구현예에서 상기 하면연결패턴(292b)은 적어도 일부가 상기 상면연결패턴(272) 중 얇은 것의 두께(Tus)를 기준으로 0.7배 내지 30배의 두께(Tds)를 가질 수 있고, 1배 내지 25배로 넓은 두께(Tds)를 가질 수 있으며, 1.5배 내지 20배로 넓은 두께(Tds)를 가질 수 있다. 이러한 비율을 갖는 하면접속전극(292a)을 적용하는 경우, 고도로 집적화된 소자로부터 전기적 신호가 마더보드로 연결되는 과정을 보다 효율화할 수 있다.
상기 반도체 장치(100)는 상당히 얇은 두께를 갖는 패키징 기판(30)를 가져서 상기 반도체 장치의 전체적인 두께를 얇게 할 수 있으며, 미세패턴을 적용하여 보다 좁은 면적에서도 의도하는 전기적인 연결 패턴을 배치할 수 있다. 구체적으로 상기 패키징 기판(30)는 그 두께가 2000 ㎛ 이하일 수 있고, 1800 ㎛ 이하일 수 있으며, 1500 ㎛일 수 있다. 또한 상기 패키징 기판(30)는 그 두께가 350 ㎛ 이상일 수 있고, 550 ㎛ 이상일 수 있다. 상기 패키징 기판은 위에서 설명한 특징으로 비교적 얇은 두께로도 소자와 마더보드를 전기적으로 그리고 구조적으로 안정적으로 연결하며, 반도체 장치의 소형화 박막화에 보다 기여할 수 있다.
구현예의 패키징 기판의 제조방법은, 유리기판의 제1면과 제2면의 미리 정해진 위치에 결함을 형성하는 준비단계; 식각액을 상기 결함이 형성된 유리기판에 가하여 코어비아가 형성된 유리기판을 마련하는 식각단계; 상기 코어비아가 형성된 유리기판의 표면을 도금하여 전기전도성층인 코어분배층을 형성하여 코어층을 제조하는 코어층제조단계; 그리고 상기 코어층의 일면 상에 절연층에 감싸인 전기전도성층인 상부분배층을 형성하는 상부층제조단계;를 포함하여, 위에서 설명한 패키징 기판을 제조한다.
상기 코어층제조단계는 상기 코어비아가 형성된 유리기판의 표면에 아민기를 갖는 나노입자를 포함하는 유무기 복합 프라이머층을 형성하여 전처리된 유리기판을 마련하는 전처리과정; 그리고 상기 전처리된 유리기판에 금속층을 도금하는 도금과정;을 포함할 수 있다.
상기 코어층제조단계는 상기 코어비아가 형성된 유리기판의 표면에 스퍼터링을 통해 금속 함유 프라이머층을 형성하여 전처리된 유리기판을 마련하는 전처리과정; 그리고 상기 전처리된 유리기판에 금속층을 도금하는 도금과정;을 포함할 수 있다.
상기 코어층제조단계와 상기 상부층제조단계 사이에는 절연층형성단계가 더 포함될 수 있다.
상기 절연층형성단계는 절연체필름을 상기 코어층 상에 위치시킨 후 감압라미네이션 하여 코어절연층을 형성하는 단계일 수 있다.
패키징 기판의 제조방법을 보다 자세히 설명한다.
1) 준비단계(유리결함 형성과정): 평탄한 제1면과 제2면을 갖는 유리기판을 준비하여, 코어비아 형성을 위해 미리 정해진 위치에 유리 표면에 결함(홈)을 형성한다. 상기 유리는 전자장치의 기판 등에 적용되는 유리기판이 적용될 수 있으며, 예를 들어 무알카리 유리기판, 보로실리케이트 유리기판 등이 적용될 수 있으나, 이에 한정되지 않는다. 시판 제품으로 코닝사, 쇼트사, AGC 등의 제조사가 제조한 제품이 적용될 수 있다. 이때, 유리기판의 일부가 제거되는 방식으로 캐비티부가 형성된 유리기판이 적용될 수 있고, 평탄한 유리기판을 접합하여 캐비티부를 갖는 유리기판이 적용될 수 있으며, 평평한 유리기판에 캐비티부에도 이하 설명하는 결함을 형성하여 코어비아와 캐비티부를 동시에 제조할 수도 있다. 또한, 상기 캐비티부의 제조와 동시에 또는 별도로 지지부도 형성할 수 있다. 상기 결함(홈)의 형성에는 기계적인 식각, 레이저 조사 등의 방식이 적용될 수 있다.
2-1) 식각단계(코어비아 형성단계): 결함(홈)이 형성된 유리기판은 물리적 또는 화학적인 에칭 과정을 통해 코어비아를 형성한다. 에칭 과정에서 유리기판은 결함 부분에 비아를 형성하며 동시에 유리기판의 표면도 동시에 식각될 수 있다. 이러한 유리 표면의 식각을 막기 위하여 마스킹 필름 등을 적용할 수도 있으나, 마스킹 필름을 적용하고 제거하는 과정의 번거로움 등을 고려하여 결함이 있는 유리기판 자체를 식각할 수 있으며, 이러한 경우 최초 유리기판의 두께보다 코어비아를 갖는 유리기판의 두께가 다소 얇아질 수 있다.
화학적인 에칭은 불산 및/또는 질산이 포함된 배스 내에 홈이 형성된 유리기판을 위치시키고, 초음파 처리 등을 가하여 진행될 수 있다. 이때, 상기 불산 농도는 0.5 M 이상일 수 있고, 1.1 M 이상일 수 있다. 상기 불산 농도는 3 M 이하일 수 있고, 2 M 이하일 수 있다. 상기 질산 농도는 0.5 M 이상일 수 있고, 1 M 이상일 수 있다. 상기 질산 농도는 2 M 이하일 수 있다. 상기 초음파 처리는 40 Hz 내지 120 Hz의 주파수로 진행될 수 있고, 60 Hz 내지 100 Hz의 주파수로 진행될 수 있다.
2-2) 캐비티부의 형성단계: 상기 에칭 과정과 동시에 또는 별도로 상기 유리기판의 일부를 제거하여 캐비티부를 형성한다. 구체적으로, 위에서 코어비아를 형성하기 위한 결함 외에 캐비티부를 형성하기 위한 결함을 별도로 형성한다. 이후 상기 코어비아 형성을 위한 에칭과 동시에 또는 별도로 에칭 과정을 통해 제1구역보다 얇은 두께를 갖는 제2구역을 갖는 유리기판을 제조한다. 더욱이, 조사되는 레이저를 캐비티부 내부가 일부 제거되지 않도록 설정하는 방식으로 상기 식각과정에서 코어비아와 캐비티부 형성과 동시에 지지부도 함께 형성할 수 있다.
3-1) 코어층제조단계: 유리기판 상에 전기전도성층을 형성한다. 상기 전기전도성층은 대표적으로 구리금속을 포함하는 금속층이 적용될 수 있으나, 이에 한정되는 것은 아니다.
유리의 표면(유리기판의 표면과 코어비아의 표면을 포함함)과 구리금속의 표면은 그 성질이 달라 부착력이 떨어지는 편이다. 구현예에서는 드라이 방식과 Ÿ‡ 방식의 두 가지 방법으로 유리 표면과 금속 사이의 부착력을 향상시켰다.
드라이 방식은, 스퍼터링을 적용하는 방식, 즉 금속 스퍼터링으로 유리 표면과 코어비아 내경에 시드층을 형성하는 방식이다. 상기 시드층의 형성에는 티타늄, 크롬, 니켈과 같은 이종 금속이 구리 등과 함께 스퍼터링될 수 있으며, 이러한 경우 유리의 표면 모폴로지와 금속 입자가 상호작용하는 앵커 효과 등에 의해 유리-금속 부착력이 향상되는 것으로 생각된다.
Ÿ‡ 방식은 프라이머 처리를 하는 방식으로, 아민 등의 작용기를 갖는 화합물질로 전처리를 하여 프라이머층을 형성하는 방식이다. 의도하는 부착력의 정도에 따라 실란 커플링제로 전처리를 한 후 아민 작용기를 갖는 화합물 또는 입자로 프라이머 처리를 할 수 있다. 위에서도 언급한 바와 같이, 구현예의 지지체기판은 미세패턴을 형성할 수 있을 정도의 고성능일 것을 필요로 하고, 이는 프리이머 처리 후에도 유지되어야 한다. 따라서, 이러한 프라이머가 나노입자를 포함하는 경우에는, 평균 직경이 150 nm 이하의 크기를 갖는 나노입자가 적용되는 것이 좋으며, 예를 들어 아민기를 갖는 입자는 나노입자가 적용되는 것이 좋다. 상기 프라이머층은 예시적으로 MEC사의 CZ 시리즈 등에서 제조하는 접합력개선제가 적용되어 형성될 수 있다.
상기 시드층/프라이머층은 전기전도성층 형성이 불필요한 부분을 제거한 상태로 또는 제거하지 않은 상태로 선택적으로 전기전도성층이 금속층을 형성할 수 있다. 또한, 상기 시드층/프라이머층(21c)는 전기전도성층의 형성이 필요한 부분 또는 불필요한 부분을 선택적으로 금속 도금에 활성화된 상태로 또는 불활성화된 상태로 처리하여 이후 공정을 진행할 수 있다. 예를 들어 상기 활성화 또는 불활성화 처리는 일정한 파장의 레이저 등의 광조사 처리, 약품처리 등이 적용될 수 있다. 금속층의 형성에는 반도체 소자 제조에 적용되는 구리도금 방법 등이 적용될 수 있으나, 이에 한정되는 것은 아니다.
상기 금속도금 시에 도금액의 농도, 도금 시간, 적용하는 첨가제의 종류 등의 여러 변수들을 조절하여 형성되는 전기전도성층의 두께를 조절할 수 있다.
상기 코어분배층의 일부가 불필요한 경우에는 제거될 수 있으며, 시드층이 일부 제거되거나 불활성화 처리된 후에 금속도금을 진행하여 미리 정해진 패턴으로 전기전도성층을 형성하여 코어분배층의 식각층이 형성될 수도 있다.
상기 코어분배층 형성과 동시에 전기전도성층이자 열전도성이 우수한 구리 등을 적용하여 방열부를 형성한다. 방열부는 코어분배층 형성과 별도로 형성할 수도 있으나, 위와 같은 도금공정 등으로 코어분배층과 방열부를 동시에 형성하는 것도 가능하기 때문에, 보다 공정의 효율성을 향상시킬 수 있다.
상기 코어분배층을 형성하는 과정에서 상기 지지부에는 별도의 전기전도성층이 형성되거나 형성되지 않도록 조절할 수 있다.
또한, 상기 캐비티소자의 전극과 연결되는 코어비아(제2구역 코어비아, 232)의 적어도 일부는 보다 효율적인 전력 전달 등을 위해 충진비아(283c)의 형태로 제조될 수 있으며, 상기 도금층형성단계에서 함께 또는 별도의 충진비아 형성 단계를 통해 상기 제2구역 코어비아가 전기전도성층을 형성하는 구리 등의 금속으로 충진되어 보다 효율적인 신호 전달이 가능한 충진비아를 형성할 수 있다.
아울러, 상기 캐비티소자는 이후 절연층형성단계 진행 이전에 삽입될 수 있다.
3-2) 절연층형성단계: 코어비아는 상기 전기전도층인 코어분배층 형성 이후 절연층으로 빈 공간을 매꾸는 절연층형성단계를 거칠 수 있다. 이때, 적용되는 절연층은 필름 형태로 제조된 것이 적용될 수 있으며, 예를 들어 필름 형태의 절연층을 감압 라미네이션하는 방법 등으로 적용될 수 있다. 이렇게 감압 라미네이션을 진행하면 절연층이 상기 코어비아 내부의 빈 공간까지 충분하게 함입되어 보이드 형성 없는 코어절연층을 형성하 수 있다.
4) 상부층제조단계: 코어층 상에 상부절연층과 상부분배패턴을 포함하는 상부분배층을 형성하는 단계이다. 상부절연층은 절연층을 형성하는 수지 조성물을 코팅하거나 절연필름을 적층하는 방식으로 진행될 수 있으며, 간편하게는 절연필름을 적층하는 방식의 적용이 좋다. 절연필름의 적층은 절연필름을 라미네이션하여 경화하는 과정으로 진행될 수 있는데, 이 때 감압 라미네이션 방법을 적용하면 코어비아 내부에 전기전도성층이 형성되지 않은 층 등까지도 절연수지가 충분히 함입될 수 있다. 상기 상부절연층도 유리기판과 적어도 그 일부에서 직접 맞닿고, 따라서 충분한 부착력을 갖는 것을 적용한다. 구체적으로 상기 유리기판과 상기 상부절연층은 ASTM D3359에 따른 부착력 테스트 값이 4B 이상을 만족하는 특성을 갖는 것이 좋다.
상부분배패턴은 상기 절연층의 형성과 미리 정해진 패턴으로 전기전도성층을 형성하고 불필요한 부분을 식각하여 전기전도성층의 식각층을 형성하는 과정을 반복하여 형성될 수 있고, 절연층을 사이에 두고 이웃하게 형성되는 전기전도성층의 경우에는 절연층에 블라인드비아를 형성한 후에 도금공정을 진행하는 방식으로 형성될 수 있다. 블라인드비아의 형성은 레이저 식각, 플라즈마 식각 등의 건식 식각방식, 마스킹층과 식각액을 이용한 습식식각방식 등이 적용될 수 있다.
5) 상면접속층 및 커버층 형성단계: 상면연결패턴과 상면접속전극도 상부분배층 형성과 유사한 과정으로 형성될 수 있다. 구체적으로, 절연층에 절연층의 식각층을 형성하고 여기에 다시 전기전도성층을 형성한 후, 전기전도성층의 식각층을 형성하는 방식 등으로 형성될 수 있으나, 식각의 방식을 적용하지 않고 전기전도성층만을 선택적으로 형성하는 방법으로 적용될 수도 있다. 커버층은 상면접속전극에 대응하는 위치에 개구부가 형성되어 상면접속전극이 노출되고, 소자연결부 또는 소자의 단자 등과 직접 연결될 수 있도록 형성될 수 있다.
6) 하면접속층 및 커버층의 형성단계; 위에서 설명한 상면접속층 및 커버층 형성단계와 유사한 방식으로 하부분배층 및/또는 하면접속층, 그리고 선택적으로 커버층을 형성할 수 있다.
이상에서 구현예의 바람직한 실시예에 대하여 상세하게 설명하였지만 구현예의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 구현예의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 구현예의 권리범위에 속하는 것이다.
100: 반도체 장치 10: 마더보드
30: 반도체소자부 32: 제1반도체소자
34: 제2반도체소자 36: 제3반도체소자
20: 패키징 기판 22: 코어층
223: 코어절연층 21, 21a: 유리기판
213: 제1면 214: 제2면
23: 코어비아 233: 제1개구부
234: 제2개구부 235: 최소내경부
24: 코어분배층 241: 코어분배패턴
241a: 제1면분배패턴 241b: 코어비아분배패턴
241c: 제2면분배패턴 26: 상부층
25: 상부분배층 251: 상부분배패턴
252: 블라인드비아 253: 상부절연층
27: 상면접속층 271: 상면접속전극
272: 상면연결패턴
28: 캐비티부 281a: 캐비티 제1옆면
281b: 캐비티 제2옆면 282: 캐비티분배층
283: 캐비티분배패턴 283a: 측벽면패턴
282b: 코어캐비티연결패턴 or 캐비티소자접속전극
283c: 충진비아 284: 캐비티절연층
285: 지지부 29: 하부층
291: 하부분배층 291a: 하부분배패턴
291b: 하부절연층 292: 하면접속층
292a: 하면접속전극 292b: 하면연결패턴
40: 캐비티소자 42: 캐비티소자 전극
46: 캐비티소자 절연층 50: 연결부
51: 소자연결부 52: 보드연결부
60: 커버층 H: 방열부

Claims (10)

  1. 코어층 그리고 상기 코어층 상에 위치하는 상부층을 포함하고,
    상기 코어층은 유리기판 및 코어비아를 포함하고,
    상기 유리기판은 서로 마주보는 제1면과 제2면을 갖고,
    상기 유리기판은 제1두께를 갖는 제1구역과, 상기 제1구역과 이웃하며 상기 제1두께보다 얇은 두께인 제2두께를 갖는 제2구역을 포함하고,
    상기 코어비아는 상기 유리기판을 두께 방향으로 관통하는 것으로 다수 개 배치되고,
    상기 코어층은 상기 유리기판 또는 코어비아의 표면 상에 위치하는 코어분배층을 포함하고,
    상기 코어분배층은 적어도 그 일부가 상기 코어비아를 통하여 상기 제1면 상의 전기전도성층과 상기 제2면 상의 전기전도성층을 전기적으로 연결하고,
    상기 상부층은 상기 제1면 상에 위치하며 상기 코어분배층과 외부의 반도체소자부를 전기적으로 연결하는 전기전도성층을 포함하고,
    상기 제2구역의 위 또는 아래에 위치하는 캐비티부;를 포함하고,
    상기 캐비티부는 내부공간을 포함하고,
    상기 내부공간은 상기 코어분배층과 전기적으로 연결되는 캐비티분배층과 캐비티소자가 위치하고,
    상기 캐비티소자는 접속 전극을 포함하고,
    상기 캐비티소자의 접속 전극과 접하는 상기 제2구역의 상기 코어비아는 충진비아의 형태를 갖고,
    상기 코어비아는, 상기 제1면과 접하는 제1개구부; 제2면과 접하는 제2개구부; 그리고 상기 제1개구부와 상기 제2개구부를 연결하는 전체 코어비아에서 그 내경이 가장 좁은 구역인 최소내경부;를 포함하는, 패키징 기판.
  2. 제1항에 있어서,
    상기 캐비티분배층은 상기 캐비티소자와 상기 코어분배층을 전기적으로 연결하는 캐비티분배패턴 및 상기 캐비티분배패턴을 감싸는 절연층인 캐비티절연층을 포함하는, 패키징 기판.
  3. 삭제
  4. 코어층 그리고 상기 코어층 상에 위치하는 상부층을 포함하고,
    상기 코어층은 유리기판 및 코어비아를 포함하고,
    상기 유리기판은 서로 마주보는 제1면과 제2면을 갖고,
    상기 유리기판은 제1두께를 갖는 제1구역과, 상기 제1구역과 이웃하며 상기 제1두께보다 얇은 두께인 제2두께를 갖는 제2구역을 포함하고,
    상기 코어비아는 상기 유리기판을 두께 방향으로 관통하는 것으로 다수 개 배치되고,
    상기 코어층은 상기 유리기판 또는 코어비아의 표면 상에 위치하는 코어분배층을 포함하고,
    상기 코어분배층은 적어도 그 일부가 상기 코어비아를 통하여 상기 제1면 상의 전기전도성층과 상기 제2면 상의 전기전도성층을 전기적으로 연결하고,
    상기 상부층은 상기 제1면 상에 위치하며 상기 코어분배층과 외부의 반도체소자부를 전기적으로 연결하는 전기전도성층을 포함하고,
    상기 제2구역의 위 또는 아래에 위치하는 캐비티부;를 포함하고,
    상기 캐비티부는 내부공간을 포함하고,
    상기 내부공간은 상기 코어분배층과 전기적으로 연결되는 캐비티분배층과 캐비티소자가 위치하고,
    상기 캐비티분배층은 상기 캐비티소자와 상기 코어분배층을 전기적으로 연결하는 캐비티분배패턴 및 상기 캐비티분배패턴을 감싸는 절연층인 캐비티절연층을 포함하고,
    상기 캐비티분배패턴은 상기 제1구역과 상기 제2구역의 경계에 상기 유리기판의 두께방향면 상에 위치하는 측벽면패턴을 포함하는, 패키징 기판.
  5. 제4항에 있어서,
    상기 측벽면패턴의 열전도율이 300 W/mK 내지 450 W/mK인, 패키징 기판.
  6. 제4항에 있어서,
    상기 측벽면패턴은 상기 유리기판과 3 N/cm 이상의 접착력을 갖는, 패키징 기판.
  7. 제4항에 있어서,
    상기 측벽면패턴은 두께가 4 ㎛ 이상인, 패키징 기판.
  8. 삭제
  9. 제1항에 있어서,
    상기 제1개구부의 직경과 제2개구부의 직경은 각각 40 ㎛ 내지 200 ㎛인, 패키징 기판.
  10. 1 이상의 반도체소자가 위치하는 반도체소자부; 상기 반도체소자와 전기적으로 연결되는 패키징 기판; 및 상기 패키징 기판과 전기적으로 연결되며 상기 반도체소자와 외부의 전기적 신호를 전달하고 서로 연결하는 마더보드;를 포함하고,
    상기 패키징 기판은 제1항에 따른 패키징 기판인, 반도체 장치.
KR1020227014092A 2019-03-12 2020-03-12 패키징 기판 및 이를 포함하는 반도체 장치 KR102653023B1 (ko)

Applications Claiming Priority (14)

Application Number Priority Date Filing Date Title
US201962816984P 2019-03-12 2019-03-12
US201962817027P 2019-03-12 2019-03-12
US201962817003P 2019-03-12 2019-03-12
US62/816,984 2019-03-12
US62/817,003 2019-03-12
US62/817,027 2019-03-12
US201962825216P 2019-03-28 2019-03-28
US62/825,216 2019-03-28
US201962826122P 2019-03-29 2019-03-29
US201962826144P 2019-03-29 2019-03-29
US62/826,122 2019-03-29
US62/826,144 2019-03-29
PCT/KR2020/003476 WO2020185016A1 (ko) 2019-03-12 2020-03-12 패키징 기판 및 이를 포함하는 반도체 장치
KR1020217015659A KR102396184B1 (ko) 2019-03-12 2020-03-12 패키징 기판 및 이를 포함하는 반도체 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020217015659A Division KR102396184B1 (ko) 2019-03-12 2020-03-12 패키징 기판 및 이를 포함하는 반도체 장치

Publications (2)

Publication Number Publication Date
KR20220060557A KR20220060557A (ko) 2022-05-11
KR102653023B1 true KR102653023B1 (ko) 2024-03-28

Family

ID=72427150

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020227014092A KR102653023B1 (ko) 2019-03-12 2020-03-12 패키징 기판 및 이를 포함하는 반도체 장치
KR1020217015659A KR102396184B1 (ko) 2019-03-12 2020-03-12 패키징 기판 및 이를 포함하는 반도체 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020217015659A KR102396184B1 (ko) 2019-03-12 2020-03-12 패키징 기판 및 이를 포함하는 반도체 장치

Country Status (6)

Country Link
US (1) US11652039B2 (ko)
EP (1) EP3916771A4 (ko)
JP (2) JP7228697B2 (ko)
KR (2) KR102653023B1 (ko)
CN (2) CN115440697A (ko)
WO (1) WO2020185016A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022000191A1 (zh) * 2020-06-29 2022-01-06 庆鼎精密电子（淮安）有限公司 内埋式电路板及其制作方法
CN112867243A (zh) * 2021-01-06 2021-05-28 英韧科技(上海)有限公司 多层电路板
KR102515303B1 (ko) * 2021-04-30 2023-03-29 앱솔릭스 인코포레이티드 패키징 기판 및 이를 포함하는 반도체 장치
US11854922B2 (en) * 2021-06-21 2023-12-26 Texas Instruments Incorporated Semicondutor package substrate with die cavity and redistribution layer
KR102613002B1 (ko) * 2021-09-30 2023-12-13 한국전자기술연구원 반도체 패키지 및 그 제조방법
US20230197697A1 (en) * 2021-12-16 2023-06-22 Intel Corporation Microelectronic assemblies with glass substrates and thin film capacitors
US20230197646A1 (en) * 2021-12-21 2023-06-22 Intel Corporation Low loss microstrip and stripline routing with blind trench vias for high speed signaling on a glass core

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014139963A (ja) * 2013-01-21 2014-07-31 Ngk Spark Plug Co Ltd ガラス基板の製造方法
JP2017050315A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2017216398A (ja) * 2016-06-01 2017-12-07 凸版印刷株式会社 ガラス回路基板

Family Cites Families (114)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4835598A (en) 1985-06-13 1989-05-30 Matsushita Electric Works, Ltd. Wiring board
US5081563A (en) 1990-04-27 1992-01-14 International Business Machines Corporation Multi-layer package incorporating a recessed cavity for a semiconductor chip
US5304743A (en) 1992-05-12 1994-04-19 Lsi Logic Corporation Multilayer IC semiconductor package
JP3173250B2 (ja) 1993-10-25 2001-06-04 ソニー株式会社 樹脂封止型半導体装置の製造方法
KR0184043B1 (ko) 1995-08-01 1999-05-01 구자홍 브이오디용 멀티인터페이스 시스템
KR0150124B1 (ko) 1995-12-13 1998-10-15 김광호 액정표시장치 글래스 적재용 카세트 및 지그
ES2281188T3 (es) 1998-09-10 2007-09-16 Viasystems Group, Inc. Micro-via no circular.
JP3878663B2 (ja) 1999-06-18 2007-02-07 日本特殊陶業株式会社 配線基板の製造方法及び配線基板
JP4605184B2 (ja) 1999-08-25 2011-01-05 日立化成工業株式会社 配線接続材料及びそれを用いた配線板製造方法
KR100361464B1 (ko) 2000-05-24 2002-11-18 엘지.필립스 엘시디 주식회사 기판 수납용 카세트
KR20020008574A (ko) 2000-07-24 2002-01-31 김영민 멀티 포크형 엔드 이펙터 및 유리기판의 반송방법
KR100720090B1 (ko) 2000-08-29 2007-05-18 삼성전자주식회사 액정 표시 장치용 글래스 적재 카세트
EP1220309A1 (en) * 2000-12-28 2002-07-03 STMicroelectronics S.r.l. Manufacturing method of an electronic device package
JP4012375B2 (ja) 2001-05-31 2007-11-21 株式会社ルネサステクノロジ 配線基板およびその製造方法
KR200266536Y1 (ko) 2001-07-12 2002-02-28 (주)상아프론테크 액정표시장치 글래스 적재용 카세트의 사이드 프레임
JP3998984B2 (ja) 2002-01-18 2007-10-31 富士通株式会社 回路基板及びその製造方法
KR100447323B1 (ko) 2002-03-22 2004-09-07 주식회사 하이닉스반도체 반도체 소자의 물리기상 증착 방법
US20040107569A1 (en) 2002-12-05 2004-06-10 John Guzek Metal core substrate packaging
EP1435651B1 (en) 2003-01-02 2012-11-07 E.I. Du Pont De Nemours And Company Process for the constrained sintering of asymetrically configured dielectric layers
JP4771808B2 (ja) 2003-09-24 2011-09-14 イビデン株式会社 半導体装置
JP3951055B2 (ja) 2004-02-18 2007-08-01 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置及び電子機器
US7416789B2 (en) 2004-11-01 2008-08-26 H.C. Starck Inc. Refractory metal substrate with improved thermal conductivity
CN101189921A (zh) 2005-06-01 2008-05-28 松下电器产业株式会社 电路基板和其制造方法以及使用该电路基板的电子部件
KR100687557B1 (ko) 2005-12-07 2007-02-27 삼성전기주식회사 뒤틀림이 개선된 기판 및 기판형성방법
TWI433626B (zh) 2006-03-17 2014-04-01 Ngk Spark Plug Co 配線基板之製造方法及印刷用遮罩
JP2007281252A (ja) 2006-04-07 2007-10-25 E I Du Pont De Nemours & Co 基板カセット
KR100794961B1 (ko) 2006-07-04 2008-01-16 주식회사제4기한국 인쇄회로기판 제조용 ｐｓａｐ 방법
US20080017407A1 (en) 2006-07-24 2008-01-24 Ibiden Co., Ltd. Interposer and electronic device using the same
WO2008105496A1 (ja) 2007-03-01 2008-09-04 Nec Corporation キャパシタ搭載インターポーザ及びその製造方法
US20080217761A1 (en) 2007-03-08 2008-09-11 Advanced Chip Engineering Technology Inc. Structure of semiconductor device package and method of the same
KR100859206B1 (ko) 2007-03-15 2008-09-18 주식회사제4기한국 플라즈마를 이용한 ｌｖｈ 제조방법
JP2009295862A (ja) 2008-06-06 2009-12-17 Mitsubishi Electric Corp 高周波樹脂パッケージ
JP5378380B2 (ja) 2008-07-23 2013-12-25 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2010080679A (ja) 2008-09-26 2010-04-08 Kyocera Corp 半導体装置の製造方法
KR100993220B1 (ko) 2008-10-22 2010-11-10 주식회사 디이엔티 노광장비용 카세트의 위치 정렬장치
KR101058685B1 (ko) 2009-02-26 2011-08-22 삼성전기주식회사 패키지 기판 및 이의 제조 방법
EP2447989B1 (en) 2009-06-22 2016-05-04 Mitsubishi Electric Corporation Semiconductor package and semiconductor package mounting structure
US8774580B2 (en) * 2009-12-02 2014-07-08 Alcatel Lucent Turning mirror for photonic integrated circuits
CN102097330B (zh) 2009-12-11 2013-01-02 日月光半导体（上海）股份有限公司 封装基板的导通结构及其制造方法
US9420707B2 (en) 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
JP5904556B2 (ja) 2010-03-03 2016-04-13 ジョージア テック リサーチ コーポレイション 無機インターポーザ上のパッケージ貫通ビア（ｔｐｖ）構造およびその製造方法
KR101179386B1 (ko) 2010-04-08 2012-09-03 성균관대학교산학협력단 패키지 기판의 제조방법
CN102844857A (zh) 2010-04-20 2012-12-26 旭硝子株式会社 半导体器件贯通电极用的玻璃基板
US8846451B2 (en) 2010-07-30 2014-09-30 Applied Materials, Inc. Methods for depositing metal in high aspect ratio features
US8584354B2 (en) 2010-08-26 2013-11-19 Corning Incorporated Method for making glass interposer panels
US9167694B2 (en) 2010-11-02 2015-10-20 Georgia Tech Research Corporation Ultra-thin interposer assemblies with through vias
KR20120051992A (ko) 2010-11-15 2012-05-23 삼성전기주식회사 방열 기판 및 그 제조 방법, 그리고 상기 방열 기판을 구비하는 패키지 구조체
CN102122691B (zh) 2011-01-18 2015-06-10 王楚雯 Led外延片、led结构及led结构的形成方法
JP5855905B2 (ja) 2010-12-16 2016-02-09 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP2013038374A (ja) 2011-01-20 2013-02-21 Ibiden Co Ltd 配線板及びその製造方法
US9420708B2 (en) 2011-03-29 2016-08-16 Ibiden Co., Ltd. Method for manufacturing multilayer printed wiring board
KR101160120B1 (ko) 2011-04-01 2012-06-26 한밭대학교 산학협력단 유리기판의 금속 배선 방법 및 이를 이용한 유리기판
US20130050227A1 (en) 2011-08-30 2013-02-28 Qualcomm Mems Technologies, Inc. Glass as a substrate material and a final package for mems and ic devices
JP5820673B2 (ja) 2011-09-15 2015-11-24 新光電気工業株式会社 半導体装置及びその製造方法
TWI437672B (zh) 2011-12-16 2014-05-11 利用氣體充壓以抑制載板翹曲的載板固定方法
US20130293482A1 (en) 2012-05-04 2013-11-07 Qualcomm Mems Technologies, Inc. Transparent through-glass via
US8816218B2 (en) 2012-05-29 2014-08-26 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with vias having different dimensions
JP6083152B2 (ja) 2012-08-24 2017-02-22 ソニー株式会社 配線基板及び配線基板の製造方法
JP6007044B2 (ja) 2012-09-27 2016-10-12 新光電気工業株式会社 配線基板
JP6114527B2 (ja) 2012-10-05 2017-04-12 新光電気工業株式会社 配線基板及びその製造方法
JP2015038912A (ja) * 2012-10-25 2015-02-26 イビデン株式会社 電子部品内蔵配線板およびその製造方法
US9113574B2 (en) * 2012-10-25 2015-08-18 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
JP2014127701A (ja) 2012-12-27 2014-07-07 Ibiden Co Ltd 配線板及びその製造方法
KR101825276B1 (ko) 2013-03-15 2018-02-02 쇼오트 글라스 테크놀로지스 (쑤저우) 코퍼레이션 리미티드. 화학 강인화 가요성 초박형 유리
KR101468680B1 (ko) 2013-05-09 2014-12-04 (주)옵토레인 인터포저 기판의 관통전극 형성 방법 및 인터포저 기판을 포함하는 반도체 패키지
KR20150014167A (ko) 2013-07-29 2015-02-06 삼성전기주식회사 유리 코어가 구비된 인쇄회로기판
KR101531097B1 (ko) 2013-08-22 2015-06-23 삼성전기주식회사 인터포저 기판 및 이의 제조방법
US9296646B2 (en) 2013-08-29 2016-03-29 Corning Incorporated Methods for forming vias in glass substrates
US9263370B2 (en) 2013-09-27 2016-02-16 Qualcomm Mems Technologies, Inc. Semiconductor device with via bar
US9517963B2 (en) 2013-12-17 2016-12-13 Corning Incorporated Method for rapid laser drilling of holes in glass and products made therefrom
KR20160114710A (ko) 2014-01-31 2016-10-05 코닝 인코포레이티드 반도체칩을 상호연결하기 위한 인터포저를 제공하기 위한 방법 및 장치
US9768090B2 (en) 2014-02-14 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US10026671B2 (en) * 2014-02-14 2018-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9935090B2 (en) * 2014-02-14 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
KR102155740B1 (ko) 2014-02-21 2020-09-14 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
JP6466252B2 (ja) 2014-06-19 2019-02-06 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
JP2016009844A (ja) 2014-06-26 2016-01-18 ソニー株式会社 半導体装置および半導体装置の製造方法
JP5994958B2 (ja) 2014-09-30 2016-09-21 株式会社村田製作所 半導体パッケージおよびその実装構造
WO2016073549A1 (en) 2014-11-05 2016-05-12 Corning Incorporated Glass articles with non-planar features and alkali-free glass elements
JP2016111221A (ja) 2014-12-08 2016-06-20 日本特殊陶業株式会社 配線基板の製造方法及び配線基板
KR102380304B1 (ko) 2015-01-23 2022-03-30 삼성전기주식회사 전자부품 내장 기판 및 그 제조방법
KR101696705B1 (ko) 2015-01-30 2017-01-17 주식회사 심텍 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
US9585257B2 (en) 2015-03-25 2017-02-28 Globalfoundries Inc. Method of forming a glass interposer with thermal vias
KR102172630B1 (ko) 2015-04-16 2020-11-04 삼성전기주식회사 반도체 소자 패키지 및 그 제조방법
JP6596906B2 (ja) 2015-04-30 2019-10-30 大日本印刷株式会社 貫通電極基板並びに貫通電極基板を用いたインターポーザ及び半導体装置
TWI544580B (zh) 2015-05-01 2016-08-01 頎邦科技股份有限公司 具中空腔室之半導體封裝製程
US9984979B2 (en) 2015-05-11 2018-05-29 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package and method of manufacturing the same
KR20160132751A (ko) 2015-05-11 2016-11-21 삼성전기주식회사 전자부품 패키지 및 그 제조방법
KR102425753B1 (ko) 2015-06-01 2022-07-28 삼성전기주식회사 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 반도체 패키지
US20170103249A1 (en) 2015-10-09 2017-04-13 Corning Incorporated Glass-based substrate with vias and process of forming the same
JP6690929B2 (ja) 2015-12-16 2020-04-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR102450599B1 (ko) 2016-01-12 2022-10-07 삼성전기주식회사 패키지기판
US10330874B2 (en) 2016-02-02 2019-06-25 Georgia Tech Research Corporation Mixed-signal substrate with integrated through-substrate vias
KR20190003461A (ko) 2016-04-28 2019-01-09 에이지씨 가부시키가이샤 유리 적층체 및 그 제조 방법
KR102325873B1 (ko) 2016-04-29 2021-11-12 쇼오트 글라스 테크놀로지스 (쑤저우) 코퍼레이션 리미티드. 고강도 초박형 유리 및 이의 제조 방법
TWI559410B (zh) 2016-05-09 2016-11-21 以壓差法抑制材料翹曲的方法
KR102377183B1 (ko) 2016-05-24 2022-03-21 이매진 코퍼레이션 고정밀 섀도 마스크 증착 시스템 및 그 방법
US10366904B2 (en) 2016-09-08 2019-07-30 Corning Incorporated Articles having holes with morphology attributes and methods for fabricating the same
CN206541281U (zh) 2016-10-12 2017-10-03 肖特玻璃科技(苏州)有限公司 一种电子器件结构及其使用的超薄玻璃板
CN106449574B (zh) 2016-12-05 2019-04-30 中国科学院微电子研究所 同轴式差分对硅通孔结构
JP6810617B2 (ja) 2017-01-16 2021-01-06 富士通インターコネクトテクノロジーズ株式会社 回路基板、回路基板の製造方法及び電子装置
JP7021854B2 (ja) 2017-01-24 2022-02-17 ゼネラル・エレクトリック・カンパニイ 電力用電子回路パッケージおよびその製造方法
DE102018100299A1 (de) 2017-01-27 2018-08-02 Schott Ag Strukturiertes plattenförmiges Glaselement und Verfahren zu dessen Herstellung
US20180240778A1 (en) 2017-02-22 2018-08-23 Intel Corporation Embedded multi-die interconnect bridge with improved power delivery
KR20180116733A (ko) 2017-04-14 2018-10-25 한국전자통신연구원 반도체 패키지
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
JP2018199605A (ja) 2017-05-29 2018-12-20 Ａｇｃ株式会社 ガラス基板の製造方法およびガラス基板
JP6928896B2 (ja) 2017-07-05 2021-09-01 大日本印刷株式会社 実装基板及び実装基板の製造方法
JP6871095B2 (ja) 2017-07-14 2021-05-12 株式会社ディスコ ガラスインターポーザの製造方法
CN109411432B (zh) 2017-08-18 2020-09-18 财团法人工业技术研究院 半导体封装重布线层结构
KR102028715B1 (ko) 2017-12-19 2019-10-07 삼성전자주식회사 반도체 패키지
KR101903485B1 (ko) 2018-03-27 2018-10-02 (주)상아프론테크 기판 적재용 카세트
CN108878343B (zh) 2018-06-29 2022-05-03 信利半导体有限公司 一种柔性显示装置的制造方法
KR101944718B1 (ko) 2018-07-05 2019-02-01 (주)상아프론테크 인서트 구조체 및 이를 구비한 기판 적재용 카세트

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014139963A (ja) * 2013-01-21 2014-07-31 Ngk Spark Plug Co Ltd ガラス基板の製造方法
JP2017050315A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2017216398A (ja) * 2016-06-01 2017-12-07 凸版印刷株式会社 ガラス回路基板

Also Published As

Publication number Publication date
KR102396184B1 (ko) 2022-05-10
EP3916771A1 (en) 2021-12-01
US11652039B2 (en) 2023-05-16
EP3916771A4 (en) 2023-01-11
CN113366628A (zh) 2021-09-07
JP2023052130A (ja) 2023-04-11
WO2020185016A1 (ko) 2020-09-17
CN113366628B (zh) 2022-09-30
KR20210068579A (ko) 2021-06-09
JP7228697B2 (ja) 2023-02-24
CN115440697A (zh) 2022-12-06
US20220051972A1 (en) 2022-02-17
KR20220060557A (ko) 2022-05-11
JP2022517061A (ja) 2022-03-04

Similar Documents

Publication Publication Date Title
KR102653023B1 (ko) 패키징 기판 및 이를 포함하는 반도체 장치
JP7433318B2 (ja) パッケージング基板及びこれを含む半導体装置
US20230207442A1 (en) Packaging substrate and semiconductor device comprising same
JP2023103353A (ja) パッケージング基板及びその製造方法
TWI792999B (zh) 封裝基板及包括其的半導體裝置
KR102528166B1 (ko) 패키징 기판 및 이를 포함하는 반도체 장치
KR102652986B1 (ko) 패키징 기판 및 이를 포함하는 반도체 장치
KR102515304B1 (ko) 반도체용 패키징 유리기판, 반도체용 패키징 기판 및 반도체 장치
JP7416868B2 (ja) パッケージング基板及びこれを含む半導体装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant