KR100687557B1 - 뒤틀림이 개선된 기판 및 기판형성방법 - Google Patents
뒤틀림이 개선된 기판 및 기판형성방법 Download PDFInfo
- Publication number
- KR100687557B1 KR100687557B1 KR1020050118751A KR20050118751A KR100687557B1 KR 100687557 B1 KR100687557 B1 KR 100687557B1 KR 1020050118751 A KR1020050118751 A KR 1020050118751A KR 20050118751 A KR20050118751 A KR 20050118751A KR 100687557 B1 KR100687557 B1 KR 100687557B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- layer
- core layer
- reinforcing
- prepreg
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Laminated Bodies (AREA)
Abstract
절연층에 포함되는 보강기재의 적층각을 달리하여, 종래 재료로 설계를 크게 변경하지 않으면서 뒤틀림이 크게 개선되고, 코어를 포함한 전체 두께가 종래와 비교하여 증가되지 않는 기판을 제공한다. 또한 단순한 기판의 뒤틀림 현상 이외에 좌우 비대칭에 의한 기판의 뒤틀림 현상을 개선시키는 것에도 용이한 뒤틀림을 개선시키는 기판형성방법을 제공한다. 본 발명의 일 측면에 따르면, 기판의 중심에 포함되는 절연성의 코어층에 있어서, 상기 코어층에 포함되는 둘 이상의 보강기재들 중 적어도 두 층은 서로 적층각을 달리하는 기판이 제공된다.
기판, 뒤틀림, 적층각, warpage
Description
도 1은 본 발명의 바람직한 실시예에 따른 적층각 및 적층을 모식적으로 나타내는 도면;
도 2는 본 발명의 바람직한 실시예에 따른 기판의 단면;
도 3은 본 발명의 바람직한 실시예에 칩사이즈 패키지(CSP);
도 4은 본 발명의 실시예에 따른 기판의 뒤틀림을 측정한 결과 그래프;
도 5은 본 발명의 실시예에 따른 기판 끝 단에서의 뒤틀림 정도 편차를 나타내는 그래프;
도 6 및 7은 본 발명의 비교예에 따른 기판의 뒤틀림을 측정한 결과 그래프;
도 8은 본 발명의 비교예에 따른 기판 끝 단에서의 뒤틀림 정도 편차를 나타내는 그래프;
도 9는 본 발명의 비틀림에 영향을 주는 3요소의 효과를 나타내는 그래프;
도 10은 본 발명의 바람직한 다른 실시예에 따른 기판의 뒤틀림을 측정한 결과 그래프;
도 11은 본 발명의 바람직한 다른 실시예에 따른 기판 끝 단에서의 뒤틀림 정도 편차를 나타내는 그래프;
도 12는 본 발명의 비교예에 따른 기판의 뒤틀림을 측정한 결과 그래프; 및
도 13은 본 발명의 비교예에 따른 기판 끝 단에서의 뒤틀림 정도 편차를 나타내는 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
110 : 코어층 130 : 프리프래그층
150 : 솔더 레지스트층 121, 127 : 구리+솔더 레지스트층
123, 125 : 구리+프리프래그층
본 발명은 기판 및 기판형성방법에 관한 것으로, 특히 뒤틀림이 개선된 기판 및 기판형성방법에 관한 것이다.
현재 반도체 패키지 기판이나 인쇄회로기판(PCB)의 안정성에 가장 영향을 미치는 요소로 비아 크랙(via crack), 층 분리(delamination) 이외에도 뒤틀림(휨, warpage) 현상이 있다. 이 뒤틀림 현상은 기판이 점차 얇아짐에 따라, 솔더링(soldering) 공정에서 반도체 패키지 기판의 뒤틀림 문제가 공정율 및 생산성에 많은 영향을 미치고 있다. 또한 반도체 패키지 기판의 뒤틀림 정도에 따라 솔더링 공정에서 솔더 볼(solder ball)이 솔더 볼 패드(solder ball pad)에 형성되지 않는 문제나 반도체 소자 실장 시에 반도체 소자와 반도체 패키지 가판에 형성된 솔더 볼이 접합되지 않는 문제를 일으킬 수 있다. 이에 따라 반도체 소자와 반도체 패키지 기판 간의 통전성에 영향을 미쳐 제품의 불량을 초래할 수도 있다.
이러한 기판의 뒤틀림 현상을 개선하기 위하여 솔더 레지스터(solder resister)의 두께를 변화시켜 상층과 하층의 열팽창 계수의 차이를 줄이는 방법이 제시되었다. 그러나 이 방법에 의하면 공정 상에서 두께의 변경에 한계가 있고, 두께 변경에 따른 오차가 커서 공정을 제어하는데 어려움이 있다. 다른 방안으로 외곽 더미(dummy)의 형상과 점유율을 변화시켜 기판의 뒤틀림을 개선하고자 하는 시도가 이루어지고 있으나, 더미의 설계가 가능한 범위 및 형상이 한정되어 있다. 또 다른 방안으로 코어의 재질을 변경하거나 두께를 변경시켜 강성을 변화시키는 방법이 제안되고 있으나, 이와 같이 재질을 변경하면 그에 따른 적층이나 비아 또는 쓰루 홀(via or through hole) 형성공정에 문제가 생길 수 있고, 두께를 변경에 따라 열 방출에 있어 불리하며 기판의 박막화 추세에도 역행하는 것이다.
따라서 기판의 재료와 설계를 크게 변경하지 않으면서, 뒤틀림 현상이 개선되면서도 두께의 증가가 없는 기판과 이를 형성하는 방법이 요구된다.
본 발명은 기판의 종래 재료로 설계를 크게 변경하지 않으면서 뒤틀림이 개선된 기판을 제공한다. 또한, 본 발명은 절연층에 포함되는 보강기재의 적층각을 달리하여 적층하되, 코어를 포함한 전체 두께가 종래와 비교하여 증가되지 않는 기판을 제공한다. 또한 단순한 기판의 뒤틀림 현상 이외에 좌우 비대칭에 의한 기판 의 뒤틀림 현상을 개선시키는 것에도 용이한 뒤틀림을 개선시키는 기판형성방법을 제공한다.
본 발명의 일 측면에 따르면, 기판의 중심에 포함되는 절연성의 코어층에 있어서, 상기 코어층에 포함되는 둘 이상의 보강기재들 중 적어도 두 층은 서로 적층각을 달리하는 기판을 제시할 수 있다.
여기서, 도전층 간의 절연을 위해 포함되는 하나 이상의 프리프래그층을 더 포함할 수 있으며, 바람직한 실시예에 따르면, 상기 코어층에 포함되는 적어도 하나의 상기 보강기재와 상기 프리프래그층에 포함되는 적어도 하나의 상기 보강기재는 서로 적층각을 달리한다.
여기서, 상기 적층각은 0° 내지 90°일 수 있다.
또한 여기서 상기 코어층의 상기 보강기재 및 상기 프리프래그층의 상기 보강기재는 유리섬유, 유리 웹(web), 아라미드(aramid) 및 종이로 이루어진 군으로부터 선택되는 하나이상의 기재를 포함할 수 있다. 바람직한 실시예에 따르면, 상기 코어층의 상기 보강기재 및 상기 프리프래그층의 상기 보강기재는 유리 섬유이고, 상기 코어층의 상기 보강기재 및 상기 프리프래그층의 상기 보강기재는 직조 형태를 이룬다.
여기서 뒤틀림이 개선된 인쇄회로기판 뒤틀림이 개선된 반도체 패키지 기판을 제시할 수 있다.
본 발명의 다른 측면에 따르면, 둘 이상의 보강기재들을 포함하는 코어층에 있어서, 상기 보강기재들 중 적어도 두 층은 서로 적층각을 달리하여 적층되는 단계 및 상기 코어층의 상부에 도전층을 형성하는 단계를 포함하는 기판형성방법을 제시할 수 있다.
여기서, 상기 도전층의 상부에 하나 이상의 프리프래그층을 형성하는 단계를 더 포함할 수 있으며, 바람직한 실시예에 따르면, 상기 코어층에 포함되는 적어도 하나의 상기 보강기재와 상기 프리프래그층에 포함되는 적어도 하나의 보강기재는 서로 적층각을 달리한다.
여기서 상기 적층각은 0° 내지 90°일 수 있다.
이하, 본 발명에 따른 뒤틀림이 개선된 기판 및 기판형성방법을 바람직한 실시예들에 따라 상세히 설명하기로 한다. 또한, 본 발명의 바람직한 실시예들을 상세히 설명하기에 앞서 기판의 뒤틀림 현상과 이에 관한 이론에 대해서 먼저 설명하기로 한다.
뒤틀림 현상은 각 층을 이루는 재료의 열팽창 계수(CTE)의 차이에 의하여 발생하는 것으로 알려져 있으며, 이 뒤틀림 현상에 영향을 미치는 요소로 각 재료의 탄성계수(Young's Modulus), 열팽창계수(CTE), 공정 중에 가해지는 온도변화, 흡습, 기계적인 하중 등이 있다.
본 발명의 바람직한 실시예에 따르면 코어 또는 프리프래그와 같은 절연층은 각 방향(x,y,z)으로 재료의 물성값이 서로 다른 복합재료이다. 이 복합재료는 절연성 재료 이외에 일정한 방향성을 가지는 보강기재들을 포함하게 되는데, 이 보강기재는 비강성과 비강도가 등방성 재료에 비해 크고, 적층각을 변화시켜 원하는 방향으로 강성을 조절할 수 있으므로 뒤틀림의 개선이 가능한 것이다.
뒤틀림 현상을 개선하기 위하여 필요한 이론을 설명하기 위하여, FSDT(First order shear deformation plate theory)를 적용한 경우 각 변위의 함수로 표시된 변위 벡터는 다음과 같다.
u(x,y,z) = u0(x,y)+zβx(x,y)
v(x,y,z) = v0(x,y)+zβy(x,y)
w(x,y) = w0(x,y)
여기에서 u0, v0, w0는 각각 x, y, z 축 방향의 병진변형(translation)을 나타내며, βx, βy는 x, y 축에 관한 회전각을 나타낸다. 일반적인 방향성(general orthotropic)을 가지는 복합재료의 응력-변형률 관계식을 나타내면 다음 식(1)과 같다.
이때, 위첨자 k는 k번째 적층된 층을 의미하며, 는 k번째 적층판의 변환 탄성계수를 나타낸다. 또한, εij는 변형률 텐서의 성분이며, T는 온도, αx, αy, αz는 각각 x, y, z 축 방향 열팽창 계수이다. 구성방정식을 두께방향으로 적분하면 다음과 같은 합 응력(stress resultant)과 합 모멘트(stress couples)를 구할 수 있다.
식 (2)에서 행렬 [A]는 인장강성(extension stiffness), [B]은 연성강성(coupling stiffness), [D]는 굽힘강성(bending stiffness)을 나타내며, 은 인장변형률, 는 굽힘 변형률이다. 강성행렬은 에 의하여 결정되며, 는 적층각의 조절에 의해 결정된다. 예를 들면 적층각을 조절하여 [B]가 0이 되도록 를 조절하면 합응력을 가하였을 때 굽힘이 발생하지 않는 것을 알 수 있다.
본 발명에서 '적층각'은 일정한 방향성을 가지는 보강기재가 적층될 때, 일정한 기준에 대한 회전각을 말한다. 이때 일정한 기준에 대한 보강기재가 가지는 일정한 방향성이 이루는 보다 작은 각을 기준으로 설명하기로 한다. 따라서 이 적층각은 최소 0°에서 최대 90°를 가진다. 예를 들면 보강기재로 직조 형태의 유리 섬유인 경우 섬유가 서로 직각으로 직조되었다고 가정하였을 때 도 1에 도시된 바와 같이 θ값이 적층각에 해당하고, 0 내지 90°까지 변한다.
도 1에서와 같이 기본 구조는 도 1 a)와 같이 섬유가 직조되어 있는 상태이며 이때 물성값은 각각 x, y, z 축 방향으로 다른 값을 가진다. 이때, 도 1 b)와 같이 적층각을 변화시키면 x, y, z 축 방향의 물성이 기본구조와는 다른 값을 가진다. 또한 절연층으로 복합재료인 프리프래그층와 코어층의 적층각을 변화시키면, 그에 따라 x, y, z 축 방향의 탄성계수와 열팽창 계수가 변화한다. 따라서, 본 발명에서는 기판을 구성하는 재료의 근본적인 변화없이 적층 구조의 변화만으로 뒤틀림이 개선된 기판을 얻을 수 있다.
바람직한 일 실시예에 따르면, 절연층으로 코어층과 프리프래그층 및 도전층을 포함하는 기판에 있어서, 코어층을 구성하는 복수의 보강기재들 중 적어도 두 층은 서로 적층각을 달리하여 적층하여 뒤틀림을 개선할 수 있다.
도 2는 본 발명의 바람직한 실시예에 따른 기판의 단면이다. 도 2를 참조하면, 양면 다층기판의 일 실시예로 중심에 코어층(110)이 놓이고, 이 코어층의 상부에 도전층인 구리배선과 배선 간에는 프리프래그가 채워진 구리+프리프래그층(123, 125)이 적층된다. 이 상부에 배선간의 절연을 위한 프리프래그층(130)이 놓이고, 다시 내부 배선으로 구리배선과 배선 간에는 솔더 레지스트가 채워진 구리+솔더 레지스트층(121, 127)이 적층된다. 바람직한 실시예에 따른 본 발명의 기판은 코어층(110)을 구성하는 복수의 보강기재들 중 적어도 하나의 보강기재와 프리프래그층(130)에 포함되는 보강기재와 서로 적층각을 달리하여 적층하여 뒤틀림을 개선할 수 있다.
코어층이나 프리프래그층과 같은 절연층의 보강기재로는 당해 기술분야의 통상적인 범위에서 사용되어온 기재를 사용할 수 있으며, 예를 들면 유리섬유, 유리 웹(web), 아라미드(aramid) 및 종이로 이루어진 군으로부터 선택되는 하나이상의 기재일 수 있다. 이와 같은 보강기재는 기판에 강도를 부여하기 위하여 사용되며, 이들 기재를 일정한 방향성을 가지도록 적층하여, 기판에 소망하는 강도를 부여한다. 여기서 방향성은 한 방향 배열(orientation)하여 얻어질 수도 있고, 직조형식으로 직각으로 교차하여 양 방향으로 배열하여 얻어질 수도 있다. 본 발명의 바람직한 실시예에 따르면, 유리섬유를 기재로 사용하는 것이며, 보다 바람직한 실시예에 따르면 직조형태의 유리섬유를 기재로 사용하는 것이다. 이는 기판전체에 고른 강성을 부여할 수 있기 때문이다.
이외에 절연층이나 도전층을 이루는 재료는 당해 기술분야에서 통상적인 범위에서 사용되어온 재료를 제한 없이 사용할 수 있다. 예를 들면 절연재료로 에폭시 수지나 BT 수지와 같은 B-상태 수지를 사용할 수 있다.
이와 같이 서로 다른 적층각을 포함하는 보강기재로 통상의 방법에 의하여 인쇄회로 기판이나 반도체 패키지 기판을 제조할 수 있다. 통상적인 다층 인쇄회로기판의 제조공정은, 먼저 동박적층판(CCL) 등의 코어층에 기계적 드릴링(mechanical drilling) 등에 의해 비아 홀을 천공하고, 코어층의 표면 및 비아 홀의 내주면에 화학동도금 및/또는 전기동도금 등으로 도금층을 형성하고, 코어층의 표면에 적층공법 또는 서브트랙티브 공법 등을 적용하여 내층회로를 형성한 후 회로를 검사한다. 다음으로, 표면처리 및 RCC(resin coated copper) 또는 프리프래그 등의 적층에 의해 빌드업을 진행하며, 회로패턴의 층간 전기적 연결을 위한 비 아 홀을 레이저 드릴링 등에 의해 형성하고 비아 홀의 표면을 도금한 후 적층된 기판의 표면에 외층회로를 형성하고 회로를 검사한다. 회로패턴의 층을 추가하기 위해서는 다시 표면처리 및 RCC 등을 적층하고, 비아 홀을 형성하고 비아 홀의 표면을 도금한 후 외층회로를 형성한다. 이와 같은 빌드업 공정을 진행하여 원하는 수만큼의 회로패턴 층을 형성한다.
유사한 방법으로 회로패턴을 형성한 기판에 반도체 패키지를 실장하기 위하여 솔더 볼을 부가하는 공정이 추가하면 반도체 패키지 기판을 형성할 수 있다.
이상에서 기판 및 기판형성방법을 일반적으로 도면으로 설명하였으며, 이하에서는 첨부 도면을 참조하여, 본 발명에 따른 기판과 기판형성방법을 구체적인 실시예를 기준으로 설명하기로 한다.
본 발명은 실시예들에서는 보강기재 간의 적층각의 차이가 기판의 뒤틀림을 개선하는데 영향을 미치는 것을 보여주기 위한 참고적인 예들에 불과하고 보강기재와 절연재료의 종류, 두께, 내부회로 및 외부회로를 포함하는 기판의 설계 등에 따라 뒤틀림을 최소화 할 수 있는 보강기재 간의 적층각은 달라질 수 있다. 따라서, 이 실시예들은 발명의 기술적 사상을 제한할 의도가 없으며, 본 발명의 권리의 범위는 이하 청구항에 의해서만 제한된다.
실시예
본 발명에서는 도 2와 같은 적층 구조를 가지는 칩사이즈 패키지(CSP)에 대하여 뒤틀림 정도를 실험하였다.
이때 각 층의 두께는 표 1에 기재한 바와 같다.
[표 1]
층 | 두께(㎛) |
구리+솔더 레지스트층(121) | 20 |
구리+프리프래그층(123) | 18 |
구리+프리프래그층(125) | 18 |
구리+솔더 레지스트층(127) | 20 |
각 프리프래그층 | 45 |
코어층 | 150 |
각 솔더 레지스트층 | 17 |
뒤틀림 현상을 해석하기 위하여 유한요소해석 프로그램(FEM tool)인 ABAQU를 이용하였으며, 각 적층을 고려하여 셀(shell)로 모식화 하였으며, 스트립(strip) 상태의 기판이 축 대칭이므로 전체 기판의 1/2부분만 모식화 하였다. 도 3은 본 발명의 바람직한 실시예에 칩사이즈 패키지(CSP)의 일 예를 나타낸다.
경계조건은 대칭 단면의 하나의 점을 고정하였으며, 하중조건은 온도가 175℃에서 상온인 25℃로 냉각하였으며, 시간에 대한 영향은 무시하였다. 각 층의 적층을 고려하여 각각의 물성값을 인가하였으며, 회로가 있는 층은 각 재질의 평균 물성값을 사용하였다. 사용된 재료의 물성값을 표2 내지 4에 기재하였다.
[표 2] 구리의 물성값
온도(℃) | 25 | 50 | 125 | 175 |
CTE(α) | 1.64e-5 | 1.67 e-5 | 1.73 e-5 | 1.771 e-5 |
탄성계수(Mpa) | 30000 | |||
Poisson비 | 0.343 |
[표 3] 솔더 레지스트의 물성값(AUS303 : 타이요(Taiyo), 일본)
온도(℃) | 20 | 80 | 120 | 150 | 180 |
탄성계수(Mpa) | 3221 | 2621 | 654 | 118 | 93 |
Poisson비 | 0.3 | ||||
온도(℃) | 25 | 50 | 120 | 150 | 180 |
CTE(α) | 4 e-5 | 5 e-5 | 0.0001 | 0.00013 | 0.00016 |
[표 4] 코어 및 PPG의 물성값(HL832 : 미츠미시 가스 케미칼(Mitsubishi Gas Chemical), 일본)
E1 | E2 | E3 | γ12 | γ13 | γ23 | G12 | G13 | G23 |
255000 | 21000 | 6000 | 0.15 | 0.3 | 0.3 | 10200 | 2310 | 2310 |
α11 | α22 | α33 | ||||||
1.4 e-5 | 1.7 e-5 | 4 e-5 |
또한 여기서 뒤틀림은 일본 미츠토요(mitsutoyo)사의 3D quik vision으로 측정하였으며 그 그래프를 도면들에 도시하였다.
<실시예 1 및 비교예 1과 2>
적층각의 변화에 따른 뒤틀림의 변화를 알기 위하여 코어층과 2개의 PPG층을 적층각을 각각 0°, 30°, 45°의 3가지로 27번의 실험을 수행하였다. 단, 여기서 코어층 내의 층들에는 적층각은 차이를 두지 않았다.
[표 5]
보강기재의 적층각(°) | 실시예 1 | 비교예 1 | 비교예 2 |
코어층 | 45 | 0 | 0 |
PPG #1 | 30 | 0 | 45 |
PPG #2 | 45 | 0 | 0 |
뒤틀림(mm) | 1.509 | 2.272 | 12.112 |
실시예 1은 코어층/PPG #1/PPG #2의 적층각이 40°/30°/45°인 경우로 뒤틀림이 비교예 1과 비교하였을 때 34%가량 감소하였다. 도 4은 본 발명의 실시예에 따른 기판의 뒤틀림을 측정한 결과 그래프를 나타내고, 도 5은 본 발명의 실시예에 따른 기판 끝 단에서의 뒤틀림 정도 편차를 나타내는 그래프이다. 도 4 및 5를 참조하면, 실시예 1에 따른 기판의 형상에 있어서는 끝 모서리 부분이 위쪽 방향으로 변형이 일어났다. 이것은 적층각이 바뀌면서 비교예 1과 달리 x, y, z축 방향의 강 성이 달라져서 생기는 현상이다. 이에 따라 원하는 부위의 뒤틀림 현상의 제어가 가능함을 알 수 있었다. 더욱이 도 5는 실시예 1의 끝 단의 뒤틀림 값의 분포를 나타내며, 뒤틀림의 정도를 알 수 있다.
비교예 1은 코어층/PPG #1/PPG #2의 적층각이 모두 0°인 경우로 종래의 방식에 의하여 적층되었을 때의 뒤틀림을 나타낸다. 비교예 2는 코어층/PPG #1/PPG #2의 적층각이 0°/45°/0°인 경우로 뒤틀림이 비교예 1 보다도 더 큰 경향을 나타내었다. 이에 따라 적층각이 변함에 따라 뒤틀림에 큰 차이가 나는 것을 알 수 있었으며, 적층에 대한 영향을 많이 받을 알 수 있었다. 도 6 및 7은 본 발명의 비교예 1 및 2에 따른 기판의 뒤틀림을 측정한 결과 그래프를 각각 나타내며, 도 8은 본 발명의 비교예 2에 따른 기판 끝 단에서의 뒤틀림 정도 편차를 나타내는 그래프이다. 도 8을 참조하면, 도 5와 비교하여 끝 단에서의 뒤틀림 값의 차이가 큰 것을 알 수 있었다. 따라서 비교예 2에서의 비틀림이 더 큰 것을 알 수 있었다.
도 9는 본 발명의 비틀림에 영향을 주는 3요소의 효과를 나타내는 그래프이다. 도 9를 참조하면, 코어층, PPG #1, PPG #2 3가지 요소 중 코어층의 영향이 가장 크다는 것을 알 수 있었다.
<실시예 2 및 비교예 3>
보강기재는 적층에 따른 물성 변화가 가능하므로 코어층의 물성변화를 위하여 총 150㎛의 두께를 가지는 코어층을 각각 50㎛ 두께의 판으로 적층된 형상으로 가정하여 모식화 하였다. 여기서 코어층을 이루는 3개의 층은 적층각을 변화시켜 전체 코어층의 물성값을 얻었다. 실시예 1에서 얻었던 결과를 이용하여 본 실시예 에서 최적치를 찾기 위하여 코어층/PPG #1/PPG #2의 적층각이 40°/30°/45°인 것을 조건으로 하였다. 즉, PPG #1/PPG #2는 30°/45°으로 고정하고 코어층의 적층에 따른 영향을 살펴보았다.
[표 6]
보강기재의 적층각(°) | 실시예 2 | 비교예 3 |
코어 #1 | 30 | 0 |
코어 #2 | 30 | 0 |
코어 #3 | 0 | 45 |
뒤틀림(mm) | 0.494 | 4.600 |
실시예 2는 코어 #1/코어 #2/코어 #3의 적층각이 30°/30°/0°인 경우이며, 뒤틀림이 실시예 1에 비하여 67.8% 감소함을 알 수 있었다. 도 10는 본 발명의 바람직한 다른 실시예에 따른 기판의 뒤틀림을 측정한 결과 그래프이고, 도 11는 본 발명의 바람직한 다른 실시예에 따른 기판 끝 단에서의 뒤틀림 정도 편차를 나타내는 그래프이다. 도 10 및 11을 참조하면, 실시예 2에 의해 제조된 기판의 비틀림 현상은 매우 작음을 알 수 있었다.
비교예 3은 코어 #1/코어 #2/코어 #3의 적층각이 0°/0°/45°인 경우이며, 뒤틀림이 실시예 1에 비하여 200%이상 증가하였다. 도 12은 본 발명의 비교예에 따른 기판의 뒤틀림을 측정한 결과 그래프이고, 도 13은 본 발명의 비교예에 따른 기판 끝 단에서의 뒤틀림 정도 편차를 나타내는 그래프이다. 도 11과 13에서 최대값과 최소값의 차이가 적을수록 비틀림이 적은 것을 의미하는데, 도 13이 비틀림이 더 큰 것을 알 수 있었다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 물론이다.
상술한 바와 같이 본 발명에 따른 기판은 종래 재료로 설계를 크게 변경하지 않으면서 뒤틀림이 개선되며, 절연층에 포함되는 보강기재의 적층각을 달리하여 적층하되, 코어를 포함한 전체 두께가 종래와 비교하여 증가되지 않는다. 또한 단순한 기판의 뒤틀림 현상 이외에 좌우 비대칭에 의한 기판의 뒤틀림 현상을 개선시키는 것에도 용이한 뒤틀림을 개선시키는 기판형성방법을 제공한다.
Claims (15)
- 기판의 중심에 포함되는 절연성의 코어층에 있어서, 상기 코어층에 포함되는 둘 이상의 보강기재들 중 적어도 두 층은 서로 적층각을 달리하는 기판.
- 청구항 1에 있어서,도전층 간의 절연을 위해 포함되는 하나 이상의 프리프래그층을 더 포함하는 기판.
- 청구항 2에 있어서,상기 코어층에 포함되는 적어도 하나의 상기 보강기재와 상기 프리프래그층에 포함되는 적어도 하나의 상기 보강기재는 서로 적층각을 달리하는 기판.
- 청구항 1 또는 3에 있어서,상기 적층각은 0° 내지 90°인 기판.
- 청구항 1에 있어서,상기 코어층에 포함되는 보강기재는 유리섬유, 유리 웹(web), 아라미드(aramid) 및 종이로 이루어진 군으로부터 선택되는 하나 이상의 기재를 포함하는 기판.
- 청구항 2에 있어서,상기 프리프래그층에 포함되는 보강기재는 유리섬유, 유리 웹(web), 아라미드(aramid) 및 종이로 이루어진 군으로부터 선택되는 하나 이상의 기재를 포함하는 기판.
- 청구항 2에 있어서,상기 코어층에 포함되는 보강기재 및 상기 프리프래그층에 포함되는 보강기재는 유리 섬유인 기판.
- 청구항 1에 있어서,상기 코어층에 포함되는 보강기재는 직조 형태를 이루는 기판.
- 청구항 2에 있어서,상기 프리프래그층에 포함되는 보강기재는 직조 형태를 이루는 기판.
- 청구항 1 내지 3 중 어느 한 항에 있어서,상기 기판은 뒤틀림이 개선된 인쇄회로기판인 기판.
- 청구항 1 내지 3 중 어느 한 항에 있어서,상기 기판은 뒤틀림이 개선된 반도체 패키지 기판인 기판.
- 둘 이상의 보강기재들을 포함하는 코어층에 있어서, 상기 보강기재들 중 적어도 두 층은 서로 적층각을 달리하여 적층되는 단계; 및상기 코어층의 상부에 도전층을 형성하는 단계를 포함하는 기판형성방법.
- 청구항 12에 있어서,상기 도전층의 상부에 하나 이상의 프리프래그층을 형성하는 단계를 더 포함하는 기판형성방법.
- 청구항 13에 있어서,상기 코어층에 포함되는 적어도 하나의 상기 보강기재와 상기 프리프래그층에 포함되는 적어도 하나의 보강기재는 서로 적층각을 달리하는 기판형성방법.
- 청구항 12 또는 14에 있어서,상기 적층각은 0° 내지 90°인 기판형성방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050118751A KR100687557B1 (ko) | 2005-12-07 | 2005-12-07 | 뒤틀림이 개선된 기판 및 기판형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050118751A KR100687557B1 (ko) | 2005-12-07 | 2005-12-07 | 뒤틀림이 개선된 기판 및 기판형성방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100687557B1 true KR100687557B1 (ko) | 2007-02-27 |
Family
ID=38104768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050118751A KR100687557B1 (ko) | 2005-12-07 | 2005-12-07 | 뒤틀림이 개선된 기판 및 기판형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100687557B1 (ko) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210119792A (ko) | 2020-03-25 | 2021-10-06 | 한화솔루션 주식회사 | 접힘 시 고정력이 증대된 연성인쇄회로기판 |
US11437308B2 (en) | 2019-03-29 | 2022-09-06 | Absolics Inc. | Packaging glass substrate for semiconductor, a packaging substrate for semiconductor, and a semiconductor apparatus |
US11469167B2 (en) | 2019-08-23 | 2022-10-11 | Absolics Inc. | Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same |
US11652039B2 (en) | 2019-03-12 | 2023-05-16 | Absolics Inc. | Packaging substrate with core layer and cavity structure and semiconductor device comprising the same |
US11967542B2 (en) | 2019-03-12 | 2024-04-23 | Absolics Inc. | Packaging substrate, and semiconductor device comprising same |
US11981501B2 (en) | 2019-03-12 | 2024-05-14 | Absolics Inc. | Loading cassette for substrate including glass and substrate loading method to which same is applied |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11298153A (ja) | 1998-04-13 | 1999-10-29 | Shin Kobe Electric Mach Co Ltd | 多層プリント回路板 |
KR20020049720A (ko) * | 2000-12-20 | 2002-06-26 | 윤종용 | 박형 웨이퍼 및 그 제조방법 |
KR20020069146A (ko) * | 2001-02-22 | 2002-08-29 | 티디케이가부시기가이샤 | 전자 부품 및 이의 제조 방법 |
JP2003001656A (ja) | 2001-06-26 | 2003-01-08 | Matsushita Electric Works Ltd | 積層板の製造方法 |
-
2005
- 2005-12-07 KR KR1020050118751A patent/KR100687557B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11298153A (ja) | 1998-04-13 | 1999-10-29 | Shin Kobe Electric Mach Co Ltd | 多層プリント回路板 |
KR20020049720A (ko) * | 2000-12-20 | 2002-06-26 | 윤종용 | 박형 웨이퍼 및 그 제조방법 |
KR20020069146A (ko) * | 2001-02-22 | 2002-08-29 | 티디케이가부시기가이샤 | 전자 부품 및 이의 제조 방법 |
JP2003001656A (ja) | 2001-06-26 | 2003-01-08 | Matsushita Electric Works Ltd | 積層板の製造方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11652039B2 (en) | 2019-03-12 | 2023-05-16 | Absolics Inc. | Packaging substrate with core layer and cavity structure and semiconductor device comprising the same |
US11967542B2 (en) | 2019-03-12 | 2024-04-23 | Absolics Inc. | Packaging substrate, and semiconductor device comprising same |
US11981501B2 (en) | 2019-03-12 | 2024-05-14 | Absolics Inc. | Loading cassette for substrate including glass and substrate loading method to which same is applied |
US11437308B2 (en) | 2019-03-29 | 2022-09-06 | Absolics Inc. | Packaging glass substrate for semiconductor, a packaging substrate for semiconductor, and a semiconductor apparatus |
US11469167B2 (en) | 2019-08-23 | 2022-10-11 | Absolics Inc. | Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same |
US11728259B2 (en) | 2019-08-23 | 2023-08-15 | Absolics Inc. | Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same |
US12027454B1 (en) | 2019-08-23 | 2024-07-02 | Absolics Inc. | Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same |
KR20210119792A (ko) | 2020-03-25 | 2021-10-06 | 한화솔루션 주식회사 | 접힘 시 고정력이 증대된 연성인쇄회로기판 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7038142B2 (en) | Circuit board and method for fabricating the same, and electronic device | |
KR100687557B1 (ko) | 뒤틀림이 개선된 기판 및 기판형성방법 | |
JP4199198B2 (ja) | 多層配線基板およびその製造方法 | |
US8536460B2 (en) | Composite double-sided copper foil substrates and flexible printed circuit board structures using the same | |
US8446734B2 (en) | Circuit board and mounting structure | |
KR20120092050A (ko) | 배선기판 및 그 제조방법 | |
US20070120249A1 (en) | Circuit substrate and manufacturing method thereof | |
US9048229B2 (en) | Printed wiring board | |
US20100022054A1 (en) | Semiconductor package and method for manufacturing the same | |
US9867284B2 (en) | Warpage control with intermediate material | |
US9661762B2 (en) | Printed wiring board | |
KR102097847B1 (ko) | 다층 프린트 배선판 및 그 제조 방법 | |
KR101008892B1 (ko) | 배선 기판 | |
KR101077392B1 (ko) | 동박 적층판 및 그 제조방법 | |
KR20090107682A (ko) | 형상기억고분자를 포함하는 인쇄회로기판 및 그 제조 방법 | |
WO2009139121A1 (ja) | 電子部品 | |
US20240079303A1 (en) | Semiconductor package substrate with hybrid core structure and methods for making the same | |
US6423905B1 (en) | Printed wiring board with improved plated through hole fatigue life | |
JP2020150246A (ja) | 内蔵部品パッケージ構造、内蔵型パネル基板、およびその製造方法 | |
KR20160036247A (ko) | 집적회로 패키지용 기판 | |
JP3132337B2 (ja) | 液晶ディスプレイ装置 | |
US20160212854A1 (en) | Printed wiring board | |
US20090265028A1 (en) | Organic Substrate with Asymmetric Thickness for Warp Mitigation | |
US9226391B2 (en) | Substrates having voltage switchable dielectric materials | |
KR100971294B1 (ko) | 반도체 플라스틱 패키지 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130111 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131224 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150202 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |