WO2009139121A1 - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
WO2009139121A1
WO2009139121A1 PCT/JP2009/001900 JP2009001900W WO2009139121A1 WO 2009139121 A1 WO2009139121 A1 WO 2009139121A1 JP 2009001900 W JP2009001900 W JP 2009001900W WO 2009139121 A1 WO2009139121 A1 WO 2009139121A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic component
wiring pattern
insulating resin
ceramic substrate
resin sheet
Prior art date
Application number
PCT/JP2009/001900
Other languages
English (en)
French (fr)
Inventor
祥剛 林
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2009139121A1 publication Critical patent/WO2009139121A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to an electronic component having a component built-in structure in which different materials of a ceramic substrate and a resin material are laminated, and a method for manufacturing the same.
  • Electronic component modules on which electronic components, mainly semiconductor chips, are mounted greatly contribute to miniaturization, thinning, and high performance of information communication devices, office electronic devices, household electronic devices, medical electronic devices, etc. is doing.
  • the wiring pitch of the wiring board for mounting the electronic component electrode pitch and electronic components is progressing more and more.
  • the following processing is performed.
  • BGA All grid array
  • LGA Land grid array
  • a resin substrate is often used for this mother substrate.
  • resin boards or ceramic boards from various viewpoints such as wiring rules for electronic parts and mother boards, required board area and thickness, and heat dissipation of electronic parts. Is selected and used.
  • the thermal expansion coefficients of the ceramic substrate and the mother substrate are greatly different, so that a large stress is applied to the secondary mounting portion, for example, a crack is generated in a solder ball of BGA mounting An electrical connection failure such as occurrence may occur.
  • the resin layer is formed on the surface of the interposer substrate or the surface of the module substrate made of a ceramic material and mounted on the mother substrate.
  • Patent Document 1 there is no warp on the secondary mounting surface in the state of the heterogeneous stacked connection structure of the ceramic substrate and the resin substrate before the secondary mounting on the mother substrate. Desired.
  • the ceramic substrate is inherently high in rigidity and hardly generates warpage in the heterogeneous laminated connection structure with the resin substrate, but often contains stress inherently because the warpage hardly occurs. When this internal stress increases, it often causes various problems such as breakage such as chipping and cracking of the ceramic substrate all at once.
  • Patent Document 1 in a heterogeneous laminated connection structure of a ceramic substrate and a resin substrate, a method is proposed in which stress relaxation is achieved by connecting resin surfaces by a structure in which a resin layer is formed on the ceramic substrate. Has been.
  • an insulating resin sheet 335 in which a mounting ceramic substrate 333 in which circuit components 311b and 311c are mounted on a wiring pattern 302a of a ceramic substrate 301 and a via-hole conductor 334 made of a conductive resin composition are formed.
  • a transfer sheet 325 in which a wiring pattern 324 of a transfer forming material is formed on a carrier layer 323 of the transfer forming material is prepared.
  • the mounting ceramic substrate 333, the insulating resin sheet 335, and the transfer sheet 325 are aligned and laminated so that the via hole conductor 334 electrically connects the wiring pattern 302a of the ceramic substrate and the wiring pattern 324 of the transfer forming material.
  • a body 300 is formed (see FIG. 15A).
  • a laminate 300 corresponding to a single piece of electronic component obtained from an electronic component base material before cutting hereinafter simply referred to as “electronic component base material”
  • the insulating resin sheet 335 is thermally cured to integrate the laminated body 300 by pressurizing and heating the above-described laminated body with a hot press apparatus.
  • 356 is a metal plate
  • 352 is a cushioning material
  • 354 is a heater
  • 353 is a heating plate of a hot press machine.
  • the carrier layer 323 of the transfer sheet 325 is peeled off. (See FIG. 15E), the electronic component base material 343 (see FIG. 16) is produced.
  • the electronic component base material 343 is cut along a cutting line 355 shown in FIG.
  • FIGS. 17A and 17B due to the difference in thermal expansion coefficient between the ceramic substrate 301 and the insulating resin sheet 335, the transfer sheet 325, or the resin multilayer substrate when the pressure is heated.
  • distortion of the via-hole conductor 334 in this specification, examples of “distortion” include bending and inclination of the via-hole conductor
  • misalignment with the wiring pattern 324 provide a highly reliable connection. I could't.
  • FIG. 17A is a diagram schematically showing a cross section of the electronic component base material 343, and FIG. 17B shows the wiring pattern 302a and the via-hole conductor 334 in FIG. It is the schematic seen from the wiring pattern 324 (illustration omitted) side.
  • FIG. 16 is an exaggerated view of the state of warping in the electronic component base material 343 for explanation.
  • the present invention has been made in view of the above-described problems of conventional electronic components, and its main object is distortion of via-hole conductors 334 caused by the heterogeneous multilayer structure of electronic components including a ceramic substrate, and warpage of electronic components. It is an object of the present invention to provide an electronic component capable of suppressing the occurrence of at least one of the above and improving the reliability of electrical connection of secondary mounting of the electronic component to the mother board.
  • the first aspect of the present invention is A ceramic substrate having a first wiring pattern; A first insulating resin sheet layer having a via-hole conductor containing a conductive resin composition bonded to the first main surface of the ceramic substrate; A second wiring pattern bonded to the first insulating resin sheet layer and electrically connected to the first wiring pattern by the via-hole conductor, or a resin multilayer substrate layer having the second wiring pattern
  • An electronic component comprising a second insulating resin sheet layer bonded to a second main surface of the ceramic substrate.
  • the second aspect of the present invention The electronic component according to the first aspect of the present invention, wherein a ratio of a length to a diameter of the via-hole conductor (length / diameter) is in a range of 1.5 or more and 6 or less.
  • the third aspect of the present invention Mounted on the first wiring pattern in a state of being incorporated in the first or second insulating resin sheet layer on at least one of the first main surface and the second main surface of the ceramic substrate.
  • the electronic component according to the first or second aspect of the present invention further comprising a circuit component.
  • the fourth aspect of the present invention is The electronic component according to the third aspect of the present invention, wherein the circuit component includes a semiconductor element.
  • the fifth aspect of the present invention provides The second insulating resin sheet layer has a via-hole conductor containing the conductive resin composition, A third wiring pattern adhered to the second insulating resin sheet layer, a resin multilayer substrate layer having the third wiring pattern, or a conductive film layer, The first wiring pattern of the ceramic substrate layer and the third wiring pattern or the conductive film layer are electrically connected by the via-hole conductor according to any one of the first to fourth aspects of the present invention. It is an electronic component.
  • the sixth aspect of the present invention provides The electronic component according to the fifth aspect of the present invention, wherein a circuit component is mounted on the third wiring pattern.
  • the seventh aspect of the present invention The thickness of the first insulating resin sheet layer and the thickness of the second insulating resin sheet layer are the same as or greater than the thickness of the ceramic substrate, It is an electronic component of the present invention.
  • the eighth aspect of the present invention (A) a ceramic substrate; (b) an uncured insulating resin sheet having a via-hole conductor filled with a conductive resin composition in a via hole; (c) a transfer sheet having a predetermined wiring pattern; a resin multilayer substrate; Alternatively, a laminate is formed by laminating a metal foil, A ceramic plate is disposed on each of the upper surface side and the lower surface side of the laminate, and the uncured insulating resin sheet is cured by pressure and heating, and the laminate is integrated. This is a method for manufacturing an electronic component.
  • the ninth aspect of the present invention provides The electronic component manufacturing method according to the eighth aspect of the present invention, wherein the integrated laminate is divided into predetermined dimensions to obtain an electronic component.
  • the tenth aspect of the present invention is In the lamination step of the laminate, Laminating the insulating resin sheet on the first main surface of the ceramic substrate; It is the manufacturing method of the electronic component according to the eighth or ninth aspect of the present invention, wherein a second insulating resin sheet is laminated on the second main surface of the ceramic substrate.
  • the eleventh aspect of the present invention is The method for producing an electronic component according to any one of the eighth to tenth aspects, wherein a circuit component is mounted on the ceramic substrate.
  • the twelfth aspect of the present invention is The present invention according to any one of the eighth to eleventh aspects, wherein the resin multilayer substrate is a flexible substrate using at least one film base material selected from polyimide, aramid, PET, PPS, PEN, and Teflon (registered trademark). It is a manufacturing method of the electronic component.
  • the thirteenth aspect of the present invention is The method for producing an electronic component according to any one of the eighth to twelfth aspects, wherein the insulating resin sheet is a mixture containing 50% to 75% volume of an inorganic filler and a thermosetting resin.
  • the inorganic filler includes at least one inorganic filler selected from Al 2 O 3 , SiO 2 , MgO, BN, and AlN.
  • Invention 1 of an electronic component manufacturing method has a circuit component (for example, 111b in FIG. 1 (b)) on a wiring pattern (for example, 102a in FIG. 1 (a)) on at least one main surface. , 111c) to prepare a ceramic substrate (for example, 104 in FIG. 1B), Uncured insulating resin sheets A and B having via-hole conductors (for example, 134 in FIG. 1 (g)) formed by filling via holes (for example, 133 in FIG. 1 (f)) with a conductive resin composition. (For example, preparing the steps 135a and 135b in FIG. 1H); A transfer forming material (for example, 125 in FIG.
  • a second transfer forming material for example, the transfer forming material 125 in FIG. 1 used in place of the metal foil 141 in FIG. 1 used in place of the metal foil 141 in FIG. 1
  • a resin multilayer substrate having a wiring pattern for example, used in place of the metal foil 141 in FIG. 1.
  • the transfer forming material for example, 125 in FIG.
  • a ceramic base for example, 151 in FIG. 1 (j) is disposed on the upper and lower surfaces of the laminated body (for example, 145 in FIG. 1 (j)) laminated by the above process, and the uncured insulation is heated under pressure.
  • the carrier layer (for example, 123 in FIG. 1 (l)) of the transfer forming material is removed, and a wiring pattern (for example, 124 in FIG. 1 (l)) embedded in the insulating resin sheet is formed by transfer.
  • the insulating base is simply disposed on the upper and lower surfaces of the laminated body without adding a special process.
  • a highly reliable electronic component in which distortion of the via-hole conductor formed in the resin sheet and warpage of the electronic component hardly occur can be easily created.
  • the invention 2 (mainly see FIGS. 1 and 3) of the method of manufacturing an electronic component has a circuit component (for example, FIG. 1 (for example, FIG. 1 (a)) on a wiring pattern (for example, 102a in FIG. b) preparing a ceramic substrate (for example, 104 in FIG. 1B) on which 111b and 111c) are mounted; Uncured insulating resin sheets A and B having via-hole conductors (for example, 134 in FIG. 1 (g)) formed by filling via holes (for example, 133 in FIG. 1 (f)) with a conductive resin composition. (For example, preparing the steps 135a and 135b in FIG.
  • Preparing a first and second resin multilayer substrate having a wiring pattern and / or a metal foil for example, 141 in FIG. 1 (i)); (Ai) The first resin multilayer substrate having the second wiring pattern (for example, 126 in FIG. 3A), (ai) The uncured insulating resin sheet A (for example, FIG. 3 ( a) 135a), (a-iii) the ceramic substrate (for example, 104 in FIG. 3 (a)), (a-iv) the uncured insulating resin sheet B (for example, 135b in FIG. 3 (a)) And (av) a second resin multilayer substrate having a third wiring pattern (for example, 126 in FIG. 3 (a) used in place of 141 in FIG.
  • the same effects as those of the electronic component manufacturing method of the invention 1 can be obtained.
  • the second aspect by using a multilayer flexible substrate instead of the wiring transfer pattern, the occurrence of warpage can be further suppressed and the wiring capacity can be improved as compared with the configuration of the first aspect. Does not disturb the degree.
  • the metal foil is used in (av), and the wiring pattern is formed by processing the metal foil of the electronic component base material.
  • the wiring pattern is formed by processing the metal foil of the electronic component base material.
  • the circuit component is built in the insulating resin sheet bonded to both surfaces of the ceramic substrate, and the circuit component is further mounted on the wiring pattern formed on the insulating resin sheet.
  • the electronic component is a three-dimensionally mounted component.
  • the method for manufacturing an electronic component according to the second aspect of the invention is a configuration in which the second resin multilayer substrate is used in (av), and the second resin multilayer substrate of the electronic component base material (for example, FIG. 3).
  • 3A includes a step (for example, see FIG. 4B) of mounting circuit components on the third wiring pattern in FIG. 3A 126) used instead of 141 in FIG. According to this configuration, the same effects as those of the electronic component manufacturing method of the invention can be obtained.
  • the resin multilayer substrate is preferably a flexible substrate using at least one film base material selected from polyimide, aramid, PET, PPS, PEN, and Teflon (registered trademark).
  • the resin multilayer substrate is laminated on both sides of the ceramic substrate. As a result, the influence of the resin multilayer substrate on one side on the warp of the electronic component can be minimized.
  • the insulating resin sheet is made of a mixture containing 50% to 75% by volume inorganic filler and a thermosetting resin.
  • mixing the inorganic filler has an effect of reducing the thermal expansion coefficient of the insulating resin sheet, which is one of the causes of internal stress in the heterogeneous laminated structure.
  • the blending ratio is 75% by volume or more, the amount of liquid is too small with respect to the amount of powder, making it difficult to form a sheet.
  • it is 50% by volume or less, it becomes difficult to obtain effects such as reduction in thermal expansion and improvement in heat dissipation due to the mixing of the inorganic filler.
  • the compounding ratio of the inorganic filler is preferably large.
  • the inorganic filler contains at least one inorganic filler selected from Al 2 O 3 , SiO 2 , MgO, BN, and AlN.
  • thermosetting resin contains at least one thermosetting resin selected from an epoxy resin, a phenol resin, and a cyanate resin.
  • thermosetting resins selected from an epoxy resin, a phenol resin, and a cyanate resin.
  • the conductive resin composition includes metal particles including at least one metal selected from gold, silver, copper, and nickel as a conductive component, and includes an epoxy resin as a resin component.
  • the metal has a low electrical resistance, and the epoxy resin is excellent in heat resistance and electrical insulation.
  • metal particles coated with silver on the surface using copper powder as a core material are suitable because they have both the characteristics of copper powder that has high mechanical strength and is inexpensive and silver powder that is resistant to oxidation and low resistance.
  • the ceramic substrate layer having the first wiring pattern (for example, 104 in FIG. 1 and 104 in FIG. 3) and the first main surface of the ceramic substrate layer are bonded and electrically conductive.
  • Insulating resin sheet layer for example, 135a in FIG. 1, FIG. 3, 131a in FIG. 6) having via-hole conductors (for example, 134 in FIG. 1, FIG. 3, FIG. 6) made of a conductive resin composition, and the above insulation
  • a second wiring pattern (for example, 124 in FIG. 1) bonded to the conductive resin sheet layer and electrically connected to the first wiring pattern by the via-hole conductor, or a resin multilayer having a second wiring pattern
  • a substrate layer for example, 126 in FIG. 3) and an insulating resin sheet layer (for example, 135b in FIGS. 1, 3 and 131b in FIG. 6) adhered to the second main surface of the ceramic substrate were provided. Is.
  • the insulating resin sheet layers are formed on both sides of the ceramic substrate layer, the stress balance can be achieved, and the warpage caused by the lamination of different materials can be suppressed, and the highly reliable electronic component for secondary mounting. Can be obtained.
  • the invention of the electronic component is mounted on the first wiring pattern in a state of being embedded in the insulating resin sheet layer on both the first main surface and the second main surface of the ceramic substrate layer.
  • the circuit components for example, 111a and 112 in FIG. 3 similar to the circuit components (11a and 111c in FIG. 3) may be further provided.
  • the stress balance mismatch caused by the difference in the configuration of the built-in circuit components can be easily matched by changing the thickness of the insulating resin sheet layer bonded to both sides of the ceramic substrate layer. It is possible to obtain an electronic component without warping without necessarily having a completely symmetrical structure.
  • the circuit component includes a semiconductor chip.
  • a bare chip semiconductor or a semiconductor package in which external electrodes with fine pitches are formed is mounted, the electrical connection of the bare chip semiconductor or semiconductor package mounting due to warpage hardly occurs.
  • an insulating resin sheet layer (for example, 135b in FIGS. 1 and 3) that has a via-hole conductor made of a conductive resin composition that is bonded to the second main surface of the ceramic substrate layer.
  • a third wiring pattern (for example, 142 in FIG. 4) bonded to the insulating resin sheet layer or a second resin multilayer substrate layer (for example, 141 in FIG. 3) having the third wiring pattern. 3 used in place of FIG. 3 or a conductive film layer (for example, metal foil 141 of FIG. 3), and the first of the ceramic substrate layers is formed by the via-hole conductor (for example, 134 of FIGS. 1, 3, and 4).
  • the wiring pattern (for example, 102a and 102b in FIGS. 1, 3, and 4) and the third wiring pattern or the conductive film layer may be electrically connected.
  • a magnetic shield effect can be obtained by arranging the via-hole conductor around the built-in circuit component and connecting it to the ground.
  • circuit components for example, 113, 114a and 114b in FIG. 4
  • third wiring pattern for example, 142 in FIG. 4
  • Electronic components are mounted with high density components.
  • an uncured thermosetting resin sheet having a via-hole conductor filled with a conductive resin paste and a wiring pattern formed on both surfaces of a ceramic substrate on which circuit components are mounted.
  • a ceramic base is disposed on the upper and lower surfaces of the laminated body and heated under pressure, thereby It is possible to suppress the distortion of the via-hole conductor and the warp of the electronic component due to the different types of lamination.
  • the distortion caused by the difference in the thermal expansion coefficient between the ceramic substrate and the resin / metal material generated during heating can be suppressed by placing a ceramic base on both surfaces of the laminate and applying pressure. That is, according to the above configuration, the thermal expansion of the resin / metal material sandwiched between the ceramic bases can be suppressed, and the wiring pattern and the via hole conductor formed in the insulating resin sheet are not distorted. Does not cause a shift in the connection position.
  • a stress symmetric structure that is, a stress balanced structure
  • the occurrence of warpage can be controlled.
  • This manufacturing method simplifies the process because it can be heated and pressurized with circuit components mounted on both sides of the ceramic substrate.
  • the present invention exerts an effect that it is possible to provide an electronic component that can improve the reliability of the electrical connection of the secondary mounting of the electronic component to the mother board.
  • 101 is a 0.5 mm thick 6-layer ceramic substrate, non-shrinkable LTCC (low temperature co-fired ceramics), 102a and 102b are wiring patterns of the ceramic substrate 101, and a paste mainly composed of an Ag material.
  • the thickness is 20 ⁇ m formed by printing / firing.
  • the main surface on the side where the wiring pattern 102a is formed is an example of the first main surface of the present invention
  • the main surface on the side where the wiring pattern 102b is formed is an example of the second main surface of the present invention.
  • the wiring patterns 102a and 102b are an example of the first wiring pattern of the present invention.
  • 111a, 111b, and 111c are circuit components, which are chip components such as resistors, capacitors, and inductors, and 112 is a semiconductor element, which includes a semiconductor chip, a semiconductor package, and the like.
  • the transfer forming material 125 on which the wiring pattern is formed is a transfer forming material in which the wiring pattern 124 is formed on the carrier layer 123, and is an example of the transfer sheet of the present invention.
  • Reference numeral 132 denotes a protective film having a thickness of 0.02 mm, which is PPS (polyphenylene sulfide), but PET (polyethylene terephthalate), PEN (polyethylene naphthalate), or the like may be used.
  • 133 is a via hole having a diameter of 0.16 mm
  • 134 is a via hole conductor made of a conductive resin composition
  • 141 is a metal foil.
  • Reference numeral 135 denotes an insulating resin sheet on which a via-hole conductor is formed.
  • 151 is a ceramic base having a thickness of 2 mm
  • 152 is a cushioning material having a thickness of 2 mm
  • 154 is a heater
  • 153 is a heating plate of a hot press apparatus.
  • Reference numeral 143 denotes an electronic component base material before cutting the electronic component
  • 155 denotes a division processing line indicating a cutting position for obtaining an electronic component piece from the electronic component base material 143
  • 147 denotes the present invention. It is an electronic component.
  • the insulating resin sheet 131 is a mixture containing 50% to 75% by volume of an inorganic filler and a thermosetting resin.
  • the inorganic filler includes at least one inorganic filler selected from Al 2 O 3 , SiO 2 , MgO, BN, and AlN.
  • the thermosetting resin includes at least one thermosetting resin selected from an epoxy resin, a phenol resin, and a cyanate resin.
  • the conductive resin composition constituting the via-hole conductor 134 includes metal particles including at least one metal selected from gold, silver, copper, and nickel as a conductive component, and includes an epoxy resin as a resin component. .
  • metal particles including at least one metal selected from gold, silver, copper, and nickel as a conductive component, and includes an epoxy resin as a resin component.
  • the circuit components 111a, 111b, and 111c and the semiconductor element 112 are mounted on the wiring patterns 102a and 102b of the ceramic substrate 101.
  • the metal foil 122 of the transfer forming material 121 is processed to prepare a transfer forming material 125 on which a wiring pattern 124 is formed.
  • the protective film 132 is bonded to both surfaces of the insulating resin sheet 131, the via hole 133 is opened, and the conductive resin composition is filled therein to fill the via hole conductor 134. Then, the protective film 132 is removed to prepare an insulating resin sheet 135 on which the via-hole conductor 134 is formed.
  • the mounting ceramic substrate 104 on which circuit components are mounted, insulating resin sheets 135a and 135b having via-hole conductors, a transfer forming material 125 on which a wiring pattern is formed, and a metal foil 141 are stacked in the order shown in FIG.
  • one main surface of the ceramic substrate 101 (first of the present invention) is formed by a via-hole conductor 134 formed in the insulating resin sheet 135a (which is an example of the insulating resin sheet of the present invention).
  • the wiring pattern 102a formed on the main surface) and the wiring pattern 124 of the transfer forming material are aligned so as to be electrically connected.
  • the other main surface of the ceramic substrate 101 (the second main surface of the present invention) is formed by the via-hole conductor 134 formed in the insulating resin sheet 135b (which is an example of the second insulating resin sheet of the present invention).
  • the wiring pattern 102b formed in (an example) and the metal foil 141 are aligned and stacked so as to be electrically connected.
  • the mounting ceramic substrate 104 on which circuit components are mounted the insulating resin sheets 135a and 135b having via-hole conductors, the transfer forming material 125 on which the wiring pattern is formed, and the metal foil 141 are laminated.
  • the ceramic base 151 and the cushioning material 152 are disposed on the upper and lower surfaces of the laminated body 145. Then, the laminated body 145 is pressurized and heated by the heating plate 153 of the hot press device, whereby the insulating resin sheet 131 is thermoset to integrate the laminated body 145.
  • FIG. 1 (k) shows a laminated body 145 integrated by pressurization and heating.
  • the carrier layer 123 of the transfer forming material is removed from the laminate 145.
  • a large number of electronic components manufactured by the processes of FIGS. 1A to 1L are generally taken from a large-sized electronic component base material.
  • the electronic component base material 143 shown in FIG. 1 (m) is obtained.
  • the electronic parts of the present invention are manufactured as individual electronic parts 147 by dividing them into pieces by cutting lines 155.
  • the circuit components 111a to 111c and 112 are mounted on both surfaces of the ceramic substrate 101 and are incorporated in the insulating resin sheets 135a and 135b.
  • the present invention is not limited to this, and it may be mounted on only one side of the ceramic substrate 101, or may be a built-in component on a ceramic substrate formed of a thick film or a thin film.
  • the insulating resin sheet bonded to the other main surface of the ceramic substrate may not necessarily include the via-hole conductor 134 but may simply include a component.
  • the above manufacturing method distortion caused by the difference in thermal expansion coefficient between the ceramic substrate 101 and the resin material generated during heating can be suppressed by placing the ceramic base 151 on both sides with the ceramic substrate 101 as a core and applying pressure. . That is, according to the above configuration, the thermal expansion of the resin / metal material sandwiched between the ceramic bases 151 can be suppressed, and the via hole conductor 134 formed in the insulating resin sheet 131 is not distorted. The effect of preventing the displacement of the connection position between the via-hole conductor and the wiring pattern is exhibited. This point will be further described in detail in the fifth embodiment.
  • the stress symmetric structure can be easily realized by changing the thickness of the insulating resin sheet 131 bonded to both surfaces of the ceramic substrate 101 according to the configuration of the electronic component, the occurrence of warpage of the electronic component can be controlled.
  • the circuit component can be heated and pressed in a state where the circuit component is mounted on both surfaces of the ceramic substrate 101, the process of mounting the component after pressurization and heating can be omitted, and the process can be simplified.
  • the transfer pattern used in the first embodiment is formed with a wiring pattern (an example of the second wiring pattern of the present invention).
  • a resin multilayer substrate 126 an example of a resin multilayer layer having the second wiring pattern of the present invention is used.
  • 104 is a ceramic substrate on which circuit components are mounted, 135a and 135b are insulating resin sheets on which via-hole conductors are formed, and the respective components and manufacturing processes are the same as those in the first embodiment.
  • 126 is a resin multilayer substrate having wiring patterns 128a and 128b, and 141 is a metal foil.
  • a mounting ceramic substrate 104 on which circuit components are mounted insulating resin sheets 135a and 135b having via-hole conductors, a resin multilayer substrate 126 having a wiring pattern, and a metal foil 141, Laminate in the order shown in the figure.
  • the via hole conductor 134 aligns the wiring pattern 102a formed on one main surface of the ceramic substrate 101 and the wiring pattern 128b of the resin multilayer substrate 126 so as to be electrically connected.
  • the wiring pattern 102b formed on the other main surface of the ceramic substrate 101 and the metal foil 141 are aligned and laminated so as to be electrically connected.
  • the ceramic base 151 and the cushioning material 152 are disposed on the lower surface.
  • the laminated body 146 is pressurized and heated with the heating plate 153 of a hot press apparatus, the insulating resin sheet 131 is thermoset, and the laminated body 146 is integrated.
  • FIG. 3C shows a laminate 146 integrated by pressurization and heating.
  • the electronic component base material of the present invention is manufactured by dividing the large-sized electronic component base material into individual pieces in the same manner as in the first embodiment.
  • the circuit components 111a to 111c and 112 are mounted on both surfaces of the ceramic substrate 101 and are incorporated in the insulating resin sheets 135a and 135b.
  • the present invention is not limited to this, and it may be mounted on only one side of the ceramic substrate 101, or may be a built-in component on a ceramic substrate formed of a thick film or a thin film.
  • the insulating resin sheet bonded to the other main surface of the ceramic substrate may not necessarily include the via-hole conductor 134 but may simply include a component.
  • the resin multilayer substrate 126 is used instead of the transfer pattern (wiring pattern 124) which is a single-layer wiring layer, so that the wiring capacity is high and the design is high. An electronic component that does not impede the degree of freedom is obtained.
  • a flexible substrate (thickness 0.015 mm to 0 mm) using a film base material having a thickness of 0.005 mm to 0.05 mm such as polyimide, aramid, PET, PPS, PEN, or Teflon (registered trademark). .1 mm), warpage can be further reduced.
  • the main difference between the present embodiment and the second embodiment is that the metal foil 141 of the electronic component base material created in the above embodiment is subjected to a patterning process to form a wiring pattern 142 (first embodiment of the present invention).
  • 3 is an example of the wiring pattern 3), and circuit components and the like are mounted thereon.
  • 142 is a wiring pattern obtained by processing a metal foil 141, 114a and 114b are circuit components, and 112 and 113 are semiconductor elements, specifically, a semiconductor chip or a semiconductor package.
  • the wiring pattern 142 is formed by patterning the metal foil 141 of the electronic component base material manufactured in the second embodiment.
  • a semiconductor element 113 such as a semiconductor chip or a semiconductor package and circuit components 114a and 114b are mounted on the wiring pattern 142.
  • a large-sized electronic component base material which is a large number, is divided and separated into individual pieces to produce the electronic component of the present invention.
  • the electronic component base material described in the first embodiment may be used as the electronic component base material.
  • the wiring pattern 142 is formed by patterning the metal foil 141.
  • the present invention is not limited to this.
  • the wiring pattern 124 by the transfer forming material 125 is transferred or the resin multilayer substrate 126 is bonded. Then, circuit components may be mounted on the wiring pattern.
  • circuit components are stacked and mounted in multiple stages, an electronic component with a high mounting density can be obtained, which is advantageous for downsizing of components. It is.
  • the manufacturing method is basically the same as that of the above-described embodiment in that the insulating resin sheets 131a and 131b are laminated on both sides of the ceramic substrate 101 as a core and the ceramic base 151 is pressurized and heated from both sides. is there.
  • 101 is a ceramic substrate
  • 102a and 102b are wiring patterns of the ceramic substrate 101
  • 111a, 111b and 111c are circuit components, specifically chip components such as resistors, capacitors and inductors.
  • Reference numeral 112 denotes a semiconductor element, specifically a semiconductor chip or a semiconductor package.
  • Reference numeral 124 denotes a wiring pattern of the transfer forming material
  • 127 denotes a core material of the resin multilayer substrate
  • 128a and 128b denote wiring patterns of the resin multilayer substrate 126.
  • 131a and 131b are insulating resin sheets
  • 134 is a via-hole conductor made of a conductive resin composition
  • 141 is a metal foil.
  • metal foil 141 instead of the metal foil 141, a metal thin film formed by sputtering, vapor deposition, or the like, a metal thick film formed by plating, or a printing paste containing conductive particles may be used.
  • An example of the electronic component of the present invention shown in FIG. 5 is (a) a via-hole conductor 134 made of a conductive resin composition bonded to the first main surface of the ceramic substrate 101 having the first wiring patterns 102 and 102b. (B) a wiring pattern 124 bonded to the insulating resin sheet 131a and electrically connected to the first wiring pattern 102a by a via-hole conductor 134; and (c) a ceramic.
  • a circuit component 111a and a semiconductor element 112 such as a semiconductor chip or a semiconductor package are mounted on the second main surface of the substrate 101, and an insulating resin sheet 131b is bonded to the circuit component 111a and the semiconductor chip or semiconductor package.
  • the semiconductor element 112 is built in the insulating resin sheet 131b.
  • the warpage of the electronic component due to the lamination of different materials is balanced with the stress because the insulating resin sheets 131a and 131b are formed on both surfaces of the ceramic substrate, so that the secondary mounting reliability without warping can be achieved. High electronic parts can be obtained.
  • the stress balance can be easily adjusted by changing the thickness of the insulating resin sheets 131a and 131b bonded to both surfaces of the ceramic substrate. Matching is possible. Therefore, an electronic component without warping can be obtained without necessarily having a completely symmetrical structure.
  • FIG. 6 An example of the electronic component of the present invention shown in FIG. 6 is different from FIG. 5 in that the circuit components 111b and 111c are mounted on the first main surface of the ceramic substrate and incorporated in the insulating resin sheet. It is.
  • the insulating resin sheet bonded to the first main surface of the ceramic substrate has not only a simple stress relieving function at the time of secondary mounting on the mother substrate (not shown), but also as a layer containing components. As a result, high-density electronic components can be obtained.
  • the metal foil 141 is further bonded to the insulating resin sheet 131b that is bonded to the second main surface of the ceramic substrate 101 and contains the circuit component 111a and the like, and the via-hole conductor 134 is connected to the circuit.
  • the component 111a and the semiconductor element 112 such as a semiconductor chip or a semiconductor package so as to surround the component 111a and connecting it to the ground, it has a magnetic shield function.
  • FIGS. 9 to 12 An example of the electronic component of the present invention shown in FIGS. 9 to 12 is different from the above electronic component in that a resin multilayer substrate 126 is used instead of the wiring pattern 124 constituting the electronic component described in FIGS. .
  • 127 is a core material of the resin multilayer substrate 126, preferably a flexible substrate using at least one film base material selected from polyimide, aramid, PET, PPS, PEN and Teflon (registered trademark).
  • the resin multilayer substrate 126 is used instead of the transfer pattern (wiring pattern 124) that is a single-layer wiring layer, an electronic component that has high wiring capacity and does not hinder the design freedom is obtained. It is done.
  • the resin multilayer substrate 126 is illustrated as a two-layer substrate, but is not particularly limited thereto.
  • the via hole conductor 134 is described as being used for the purpose of magnetic shielding.
  • the via hole conductor 134 is not limited to this and may also serve as a signal line.
  • the wiring pattern has been described in the case where the wiring pattern 142 is formed by patterning the metal foil 141.
  • the present invention is not limited to this. A configuration in which 126 is pasted may be used.
  • a resin multilayer substrate is used on the secondary mounting surface side to the mother substrate, but a configuration by wiring pattern transfer may be used. Furthermore, the circuit component mounting on the ceramic substrate may be a mounting form on one side.
  • the electronic component used here is not limited to the manufacturing method of the first embodiment, and any method may be used as long as it is a manufacturing method of the present invention.
  • a wiring pattern 124 for evaluating the electrical connectivity of the via-hole conductor 134 formed on the insulating resin sheet 131 and wiring patterns 102a and 102b for mounting circuit components are formed.
  • a ceramic substrate 103 having a wiring pattern composed of four layers having a size of 100 ⁇ 100 mm and a thickness of 0.4 mm is prepared.
  • a semiconductor element 112 such as a semiconductor chip or a semiconductor package is flip-chip mounted on the wiring pattern of the ceramic substrate 103 shown in FIG. 1B by means of ACF, NCF, SBB or the like.
  • the cream solder paste is supplied by means such as screen printing, dispensing, etc., the circuit components 111a, 111b, 111c are mounted, and reflow is performed to prepare the mounting ceramic substrate 104 on which the circuit components are mounted.
  • SnSb solder having a melting point higher than that of Sn—Ag—Cu solder is used so that a short circuit does not occur due to remelting of the solder in the reflow process during secondary mounting. It is preferable to use a high temperature type cream solder, a melting point shift type solder, or a conductive adhesive.
  • the circuit component may be mounted on only one side of the ceramic substrate.
  • FIG. 1C shows a carrier copper foil having a thickness of 0.07 mm, and a copper foil 122 having a thickness of 0.012 mm is laminated on the carrier layer 123 of the transfer forming material via nickel plating as a release layer. It is a transfer forming material 121 (Furukawa Circuit Foil Co., Ltd. F-DP).
  • the transfer forming material may be produced by forming a resist pattern opposite to the wiring pattern 124 on the copper foil of the carrier layer 123, forming the wiring pattern 124 by plating, and then removing the resist.
  • insulating resin sheet 135 filled with conductive paste As shown in FIGS. 1E to 1H, first, an insulating resin sheet made of a mixture of an inorganic filler and a thermosetting resin was produced. That is, a mixture containing 35% by volume of epoxy resin (Epicure YH-306 made by oil-based shell epoxy) and 65% by volume of alumina filler (AS-40 made by Showa Denko) was stirred for 10 minutes, and this mixture was thickened by the doctor blade method A 0.1 mm insulating resin sheet material (not shown) was produced.
  • epoxy resin Epicure YH-306 made by oil-based shell epoxy
  • AS-40 65% by volume of alumina filler
  • the conductive resin paste used here is 85% by weight of spherical copper particles, 3% by weight of bisphenol A type epoxy resin (“Epicoat 828” manufactured by Yuka Shell Epoxy Co., Ltd.) as a resin component, and a glycidyl ester epoxy resin. 9% by weight (Toto Kasei “YD-171”) and 3% by weight of an amine adduct curing agent (“MY-24” manufactured by Ajinomoto Co., Inc.) as a curing agent were kneaded and adjusted using a three-roll.
  • bisphenol A type epoxy resin (“Epicoat 828” manufactured by Yuka Shell Epoxy Co., Ltd.)
  • a glycidyl ester epoxy resin 9% by weight (Toto Kasei “YD-171”) and 3% by weight of an amine adduct curing agent (“MY-24” manufactured by Ajinomoto Co., Inc.) as a curing agent were kneaded and adjusted using a
  • a cavity for embedding the circuit component in the insulating resin sheet may be processed according to the situation such as the size of the circuit component incorporated.
  • laminate 145 As shown in FIG. 1I, the transfer forming material 125 prepared in the above process, the insulating resin sheet 135a on which the via-hole conductor 134 is formed, the mounting ceramic substrate 104 on which circuit components are mounted, and the via-hole conductor are formed. Insulating resin sheet 135b and metal foil 141 made of copper foil having a thickness of 0.035 mm are laminated in this order.
  • the wiring pattern 102a formed on one main surface of the ceramic substrate, the wiring pattern 124 of the transfer forming material, and the other main surface of the ceramic substrate are formed by via-hole conductors 134 formed on the insulating resin sheet.
  • a laminated body 145 is prepared in which the wiring pattern 102b and the metal foil 141 made of copper foil are aligned so as to be electrically connected.
  • the carrier layer 123 of the transfer forming material was peeled off to produce an electronic component base material used in the present embodiment.
  • 154 is a heater for heating. Pressurization heating was performed using a hot press machine, the heating temperature was 200 ° C., the pressure was 3 MPa, and the pressure heating time was 2 hours.
  • the epoxy resin contained in the insulating resin sheet and the via hole conductor is also completely cured, and the wiring patterns 102a and 102b of the ceramic substrate, the wiring pattern 124 of the transfer forming material, and the metal foil 141 are passed through the via hole conductor formed in the insulating resin sheet. Was electrically connected.
  • the above-described cushioning material 152 is intended to equalize the pressure by absorbing the parallelism and flatness of the heating plate of the hot press.
  • the ceramic bases 151 are disposed on the upper and lower surfaces of the laminate 145, and the upper and lower resin materials and metal materials are placed on the ceramic base 151 using the ceramic substrate 101 as a core.
  • the elongation of the resin or metal material can be suppressed by the ceramic base 151 even when heated.
  • FIGS. 2 (a) and 2 (b) the inclination (distortion) of the via-hole conductor is suppressed, and no displacement occurs.
  • 2A is a cross-sectional view of the via-hole conductor 134
  • FIG. 2B is a top view thereof.
  • the structure is close to a symmetrical structure, and the ceramic base 151 suppresses the elongation of the insulating resin sheet layer when pressurized and heated. Therefore, the warpage is very small at 0 to 0.7 mm in the size of 100 ⁇ 100 m.
  • 13 (a) to 13 (e) are schematic diagrams for explaining the mechanism of the inclination (distortion) of the via-hole conductor in the conventional electronic component manufacturing method.
  • the configuration of the laminate 500 in FIG. 13A is basically the same as that of the laminate 300 shown in FIG. 15 except that a resin multilayer substrate 126 is used instead of the transfer sheet 325 having a wiring pattern. .
  • the circuit component 311b and the like are not shown.
  • FIG. 13A shows a state in which metal plates 356 are disposed on the upper and lower surfaces of the laminate 500.
  • FIG. 13 (b) is a diagram schematically showing the state of thermal expansion of each part when the pressure heating treatment is started on the laminated body 500.
  • the thermal expansion amount is exaggerated for the sake of explanation.
  • the extension of the metal plate 356 is large (see the arrow 510 in the figure), and the resin multilayer substrate 126 extends following the extension of the metal plate 356 (see the arrow 511a in the figure).
  • the ceramic substrate 301 hardly extends (see arrow 512a in the figure). Due to the difference in elongation, the via-hole conductors 334 at both ends are inclined.
  • the pressurizing and heating process further proceeds and the heating temperature rises to 200 ° C.
  • the via-hole conductor 334 is cured at around 100 ° C., but the resin component of the insulating resin sheet 335 further flows in the peripheral direction, further bending the via-hole conductor 334 (see arrow 513a in the same figure). .
  • the “deviation amount” ⁇ L due to the inclination of the via-hole conductor 334 exceeds the extension amount of the metal plate 356.
  • the shift amount ⁇ L is 0.1 to 0.3 mm.
  • the insulating resin sheet 335 containing a filler such as silica is hardened by being held at 200 ° C., and after hardening, it becomes a composite cured product of the resin containing the filler and has a smaller thermal expansion coefficient than that of the resin.
  • FIG. 13D shows a state in which the metal plate 356 is removed after the laminated body 500 is held at 200 ° C. for a predetermined time (see FIG. 13C).
  • FIG. 13E shows the electronic component 501 cooled from 200 ° C. to room temperature.
  • the ceramic substrate 301 slightly contracts (see arrow 512b in the figure).
  • the insulating resin sheet 335 contracts greatly when returning to room temperature (see arrow 513b in the figure), but as described above, the coefficient of thermal expansion is smaller after curing than before curing. It cannot return to the size.
  • the resin multilayer substrate 126 contracts following the insulating resin sheet 335. Since the via-hole conductor 334 also follows the contraction of the insulating resin sheet 335, the inclination becomes slightly gentle, but the position shift at the contact portion with the wiring pattern 128b (electrode) remains.
  • the electronic component warps when cooled to room temperature.
  • FIGS. 14 (a) to 14 (e) are schematic diagrams for explaining the reason why distortion of the via-hole conductor hardly occurs in the method for manufacturing an electronic component of the present invention.
  • the 14A is basically the same as the laminate 146 shown in FIG. 3 except that the resin multilayer substrate 126 is used instead of the metal foil 141.
  • the laminate 146 shown in FIG. The circuit component 111a and the like are not shown.
  • FIG. 14A shows a state in which the ceramic board 151 is disposed on the upper and lower surfaces of the laminate 550.
  • FIG. 14 (b) is a diagram schematically showing the state of thermal expansion of each part when the pressure heating treatment is started on the laminated body 550.
  • the thermal expansion amount is exaggerated for the sake of explanation.
  • the thermal expansion amount of the ceramic base 151 is small (see the arrow 510a in the figure), and the resin multilayer substrate 126 is pressed by the ceramic base 151, so that the elongation is suppressed (same as the figure). (See arrow 561a in the figure).
  • the thermal expansion amount of the ceramic substrate 101 is small (see the arrow 562a in the figure), the overall elongation amount is almost the same, and the via-hole conductor 134 is not inclined, so that the contact portion with the wiring pattern 128b (electrode) is not contacted. Misalignment does not occur.
  • the pressurization heating process further proceeds and the heating temperature rises to 200 ° C.
  • the via-hole conductor is cured at around 100 ° C.
  • the resin components of the insulating resin sheets 135a and 135b further flow in the peripheral direction, and push the middle part (see the arrow 571a in the figure) more than the both end parts (see the arrow 570a in the figure) of the via-hole conductor 134. Although it is going to bend, it is only about to bend (illustration omitted). Even at this stage, no displacement occurs at the contact portion with the wiring pattern 128b (electrode).
  • FIG. 14D shows a state in which the ceramic base 151 is removed after the laminated body 550 is held at 200 ° C. for a predetermined time (see FIG. 14C).
  • FIG. 14 (e) shows the electronic component 551 cooled from 200 ° C. to room temperature.
  • the ceramic substrate 101 and the resin multilayer substrate 126 are slightly contracted (see arrows 562b and 561b in the figure).
  • the insulating resin sheets 135a and 135b are slightly shrunk near the resin multilayer substrate (see the arrow 570b in the figure), and contracted to a greater extent at the distance (see the arrow 571b in the figure).
  • the bending of the via-hole conductor 134 that occurs in FIG. 14C is eliminated.
  • the electronic component as a comparative example was produced by dividing an electronic component base material having a size of 100 ⁇ 100 m obtained by the conventional manufacturing method described in FIG. 15 into individual pieces of 20 ⁇ 20 mm by dicing.
  • the evaluation method uses an electronic component mounting apparatus in which the electronic components of the present invention are secondarily mounted and an electronic component mounting apparatus of a comparative example, 50 pieces each, and a liquid bath thermal shock test (after immersion in a thermostatic bath at ⁇ 55 ° C. for 5 minutes). (Immersion in a 125 ° C. constant temperature bath for 5 minutes) was performed 1000 times, and the electrical connection resistance between the via-hole conductor and the secondary mounting portion was measured.
  • the via hole conductor itself failed in 18 samples, and the secondary mounting electrical connection failure occurred in 42 samples.
  • the defect of the via-hole conductor itself is a defect in which the via-hole conductor 334 is bent as shown in FIG. 17 so that the compressed state of the via-hole conductor becomes insufficient and the resistance value of the via-hole conductor itself increases.
  • the ceramic base 151 is disposed on the upper and lower surfaces of the laminate 145 using the ceramic substrate 101 as a core, and is heated under pressure.
  • the structure in which the insulating resin sheet layers 135a and 135b are laminated on both surfaces of the ceramic substrate 101 can improve the stress balance, suppress the occurrence of warpage of the electronic component 147, can be mounted on the mother substrate, and can be secondarily mounted. Improved reliability of electrical connection after the next mounting.
  • the difference between the present embodiment and the fifth embodiment is that the diameters and lengths of the via-hole conductors 134 and 334 (see FIGS. 1 and 18) have various values as shown in Table 1. This is the point of making and evaluating an electronic component changed to.
  • Table 1 shows that the ratio of the length to the diameter of the via-hole conductors 134 and 334 (length ( ⁇ m) / diameter ( ⁇ m): hereinafter simply referred to as aspect ratio) is in the range of 1 to 6.
  • the combination of the length and diameter of the via-hole conductor in the electronic component manufactured as described above is shown.
  • the length of the via-hole conductor was expressed as being the same as the thickness of the insulating resin sheet layer.
  • the leftmost column in Table 1 shows that the via hole conductor diameters (100, 150, 180, 200, 250 ( ⁇ m)) are set in five ways. Furthermore, the right column shows the thickness of the insulating resin sheet layer.
  • the column of the fifth column from the left in Table 1 shows the insulating resin sheet layer set to have an aspect ratio of 2 in combination with the five diameters of the via hole conductors in the leftmost column.
  • Five thicknesses 200, 300, 360, 400, 500 ( ⁇ m) are shown. The same applies to the other columns.
  • Table 2 shows the evaluation result of the electronic component mounting apparatus in which the electronic component created using the manufacturing method of the first embodiment is secondarily mounted
  • Table 3 shows the evaluation result of the electronic component mounting apparatus of the comparative example. Show. A circle indicates that there was no problem in the reliability of the electrical connection, and a cross indicates that there was a problem.
  • Table 1 and Table 2 how to read Table 1 and Table 2 is explained.
  • Table 1 among samples having an aspect ratio of 4 (see the third column from the right end), a sample in which the diameter of the via-hole conductor is set to 150 ⁇ m has a corresponding insulating resin sheet layer thickness of 600 ⁇ m. It turns out that it is.
  • the evaluation result of the sample is shown in Table 2 because a circle (the second circle from the top of the column with an aspect ratio of 4) is entered in the corresponding position of the third column from the right end. It turns out that there was no problem in reliability.
  • the blank column indicates that the evaluation confirmation test was not performed, but it can be presumed that all the blank columns are also marked with ⁇ as judged from the above confirmation results.
  • the length of the via-hole conductor is increased and the aspect ratio is increased.
  • the step of placing the ceramic base 151 on the upper and lower surfaces of the laminated body 145 using the ceramic substrate 101 as a core and pressurizing and heating is adopted. As a result, defects or misalignment of the via-hole conductor itself are reduced, and the special effect of greatly improving the reliability of electrical connection is exhibited.
  • the ceramic substrate 101 (having a thickness of t3) is used as a core, and a first insulating resin sheet layer (having a thickness of t1) (see 135a in FIG. 1 (i)) and a second insulating property are formed on both sides thereof.
  • a first insulating resin sheet layer (having a thickness of t1) (see 135a in FIG. 1 (i)) and a second insulating property are formed on both sides thereof.
  • the resin sheet layer is laminated (thickness is t2) (see 135b in FIG. 1 (i)) (for example, see 135a and 135b in FIG. 1 (i))
  • the stress balance Therefore, the warpage of the electronic component is reduced, and the secondary mounting property to the mother board and the electrical connection reliability after the secondary mounting are improved.
  • insulating resin sheets are laminated on both surfaces of a ceramic substrate, and ceramic plates are arranged from the upper and lower surfaces of the laminate using the ceramic substrate as a core.
  • the case where pressure heating is performed has been described.
  • the present invention is not limited to this.
  • the insulating resin sheet may be laminated only on one side of the ceramic substrate.
  • the electronic component may be warped, but the distortion of the via-hole conductor is suppressed, so that the entire component exhibits the effect of improving the reliability of electrical connection as compared with the conventional case.
  • the electronic component manufacturing method of the present invention includes a cutting step in which a laminated body is integrated and then cut into a predetermined size to obtain a plurality of electronic components.
  • the present invention is not limited to this.
  • the present invention can be applied to a configuration in which electronic parts are manufactured one by one without a cutting step.
  • the present invention is not limited to this, and for example, a configuration in which a resin multilayer substrate layer having a third wiring pattern is stacked on the second insulating resin sheet layer may be used.
  • the circuit component is incorporated in either the first or second insulating resin sheet layer.
  • the circuit component is incorporated in the second insulating resin sheet layer.
  • the case has been described (see FIG. 5).
  • the present invention is not limited to this.
  • a circuit component may be built in the first insulating resin sheet layer and electrically connected to the first wiring pattern formed on the ceramic substrate.
  • the wiring pattern on the secondary mounting surface is a transfer pattern, but a multilayer flexible substrate may be used. Further, the circuit component mounting surface may be one side.
  • the electronic component according to the present invention is formed on the upper and lower surfaces of the laminate when the laminate of the base material in which the insulating resin sheet and the wiring pattern are formed on both surfaces of the ceramic substrate is pressed and heated.
  • the ceramic base By disposing the ceramic base, there is an effect that the distortion of the via-hole conductor and the warp of the electronic component due to the different laminated structure are reduced, and the electrical connection reliability of the secondary mounting is improved.
  • An electronic component and a method for manufacturing the electronic component according to the present invention provide an electronic component that has excellent impact resistance, high inner via connection, and high electrical connection reliability for secondary mounting in a heterogeneous laminated structure including a ceramic substrate. It is useful as an electronic component having a component built-in structure in which different materials of a ceramic substrate and a resin material are laminated, a manufacturing method thereof, and the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

　セラミック基板を含む積層構成において、耐衝撃性に優れ、インナービアおよび二次実装の電気接続信頼性の高い電子部品を実現する。 　本発明の電子部品は、第１の配線パターンを有するセラミック基板１０３と、セラミック基板の第１の主面に接着された、導電性樹脂組成物を含むビアホール導体１３４を有した第１の絶縁性樹脂シート層１３５ａと、第１の絶縁性樹脂シート層に接着された、ビアホール導体により第１の配線パターンと電気的に接続された第２の配線パターンを有する樹脂多層基板層１２６と、セラミック基板の第２の主面に接着された第２の絶縁性樹脂シート層１３５ｂとを備える。

Description

電子部品
　本発明は、セラミック基板と樹脂材料との異種材料を積層した部品内蔵構造を有する電子部品とその製造方法に関する。
　半導体チップを中心とする電子部品が実装された電子部品モジュールは、情報通信機器、事務用電子機器、家庭用電子機器、医療用電子機器などの、小型化、薄型化、高性能化に大きく寄与している。特に、情報通信機器の分野での小型化、薄型化の要求に対し、半導体チップ等の電子部品の実装密度をより高めるために、電子部品の電極ピッチおよび電子部品を実装する配線基板の配線ルールの微細化が益々進んでいる。
　最近では、配線基板の表面に電子部品を実装する従来の２次元的な実装だけでなく、配線基板に電子部品を内蔵し、実装面積を大幅に縮小し、小型高密度化を図る３次元的な実装方法を用いた部品内蔵モジュールの開発も盛んに行われている。
　また、半導体チップ等の電子部品をパソコンや携帯電話等の電子機器のマザー基板に実装する場合、要求される精度が異なる配線ルール間での相互調整が必要となる。
　即ち、微細な（高精度が要求される）配線ルールが適用される電子部品と、それに対して比較的粗な（高精度が要求されない）配線ルールが適用されるマザー基板との間で、双方の配線ルールの調整を図るために、例えば、以下の様な処理が為されている。
　例えば、インターポーザー基板やモジュール基板と呼ばれる配線基板に電子部品を実装した後、半田ボールを用いたＢＧＡ（Ｂａｌｌ　ｇｒｉｄ　ａｒｒａｙ）実装や電極部半田印刷によるＬＧＡ（Ｌａｎｄ　ｇｒiｄ　ａｒｒａｙ）実装によってマザー基板に二次実装するといった段階的な実装形態が採られることが多い。
　このマザー基板には通常、樹脂基板が使用されることが多い。これに対して、インターポーザー基板やモジュール基板には、電子部品およびマザー基板の配線ルール、必要とされる基板の面積や厚さ、および電子部品の放熱性等さまざまな観点から樹脂基板もしくはセラミック基板が選択されて用いられている。
　ここでインターポーザー基板やモジュール基板としてセラミック基板を用いた場合、セラミック基板とマザー基板との熱膨張係数が大きく異なるため、二次実装部分に大きな応力がかかり、例えばＢＧＡ実装の半田ボールにクラックが発生する等の電気接続不良が発生することがあった。この様な異種材料を用いることに起因する不良発生に対し、セラミック材料で構成されるインターポーザー基板の表面またはモジュール基板の表面であって、マザー基板上へ実装される側の面に、樹脂層を形成することで応力を緩和させ不良発生を防ぐ方法（特許文献１）が提案されている。
特開２００３－１２４４３５号公報
　しかし、特許文献１に開示されている方法には、マザー基板への二次実装する前のセラミック基板と樹脂基板との異種積層接続構造の状態において、二次実装する面に反りがないことが求められる。
　ところで、本来、セラミック基板は剛性が高く樹脂基板との異種積層接続構造において反りの発生は少ないが、反りが発生しにくい分、応力を内在的に含んでいることが多い。この内部応力が大きくなると、例えば一気にセラミック基板の欠け、割れ等の破損に繋がるといった様々な問題の原因となることが多かった。
　そこで、セラミック基板と樹脂基板との異種積層接続構造において、特許文献１に開示されているように、セラミック基板に樹脂層を形成する構造によって、樹脂面同士の接続により応力緩和をする方法が提案されている。
　しかし、セラミック基板に直接樹脂層を形成する積層構造では、ＢＧＡ実装やＬＧＡ実装のように極小的なグリッドパターン接続ではなく全面接着となるため、熱膨張係数の差によって大きな反りが発生することでマザー基板への二次実装性を著しく損なうことになる。セラミック基板の厚さと樹脂層の厚さの関係によっても、異種積層構造に起因する内部応力や反りは変化しやすいため、従来のどのような異種積層構造においても、マザー基板への二次実装の信頼性を高いものにすることは非常に困難であった。
　以下に、図１５（ａ）～図１５（ｅ）と図１６と図１７を用いて従来の電子部品の製造方法と、その電子部品について説明する。
　図１５（ａ）において、セラミック基板３０１の配線パターン３０２ａに回路部品３１１ｂと３１１ｃを実装した実装セラミック基板３３３と、導電性樹脂組成物にて構成されるビアホール導体３３４を形成した絶縁性樹脂シート３３５と、転写形成材のキャリア層３２３上に転写形成材の配線パターン３２４が形成された転写シート３２５を準備する。
　ビアホール導体３３４で、セラミック基板の配線パターン３０２ａと転写形成材の配線パターン３２４を電気接続するように、実装セラミック基板３３３と絶縁性樹脂シート３３５と転写シート３２５との位置合わせを行い積層し、積層体３００を形成する（図１５（ａ）参照）。尚、図中では、説明を簡単にするために、後述する切断前の電子部品母材（以下、単に「電子部品母材」と呼ぶ）から得られる一個片の電子部品に対応する積層体３００を示している。
　図１５（ｂ）～図１５（ｅ）に示す様に、上述の積層体を熱プレス装置にて加圧加熱することで、絶縁性樹脂シート３３５を熱硬化して積層体３００を一体化する。３５６は金属プレート、３５２はクッション材、３５４はヒーター、３５３は熱プレス機の加熱プレートである。
　更に、その後、セラミック基板３０１の配線パターン３０２ｂ上に回路部品３１１ａと半導体チップまたは半導体パッケージなどの半導体素子３１２を実装した後（図１５（ｄ）参照）、転写シート３２５のキャリア層３２３を剥離して（図１５（ｅ）参照）、電子部品母材３４３（図１６参照）を作製する。
　電子部品母材３４３を、図１６に示す切断ライン３５５に沿って切断して個片に分割することで電子部品を作製する。
　しかし、加圧加熱する際にセラミック基板３０１と絶縁性樹脂シート３３５や転写シート３２５あるいは樹脂多層基板との異種積層構造による熱膨張係数の差によって、図１７（ａ）、（ｂ）に示す様にビアホール導体３３４の歪み（本明細書では、「歪み」の例として、ビアホール導体の曲がり、傾斜などを含む）が発生し、配線パターン３２４との位置合わせずれにより、信頼性の高い接続を得ることができなかった。ここで、図１７（ａ）は、電子部品母材３４３の断面を模式的に示した図であり、図１７（ｂ）は、図１７（ａ）の配線パターン３０２ａと、ビアホール導体３３４を、配線パターン３２４（図示省略）側から見た概略図である。
　また、異種積層構造による熱膨張係数の差によって反りの発生も大きく、電子部品母材３４３において、１００×１００ｍｍサイズで５～８ｍｍ程度の反りが発生していた。尚、図１６は、電子部品母材３４３における反りの状態を説明のために誇張して示した図である。
　本発明は、従来の電子部品の上記課題に鑑みてなされたものであり、その主な目的は、セラミック基板を含む電子部品の異種積層構造に起因するビアホール導体３３４の歪み、及び電子部品の反りの少なくとも何れか一方の発生を抑制し、電子部品のマザー基板への二次実装の電気的接続の信頼性を向上させる事が出来る電子部品を提供することである。
　第１の本発明は、
　第１の配線パターンを有するセラミック基板と、
　前記セラミック基板の第１の主面に接着された、導電性樹脂組成物を含むビアホール導体を有した第１の絶縁性樹脂シート層と、
　前記第１の絶縁性樹脂シート層に接着された、前記ビアホール導体により前記第１の配線パターンと電気的に接続された第２の配線パターンまたは、前記第２の配線パターンを有する樹脂多層基板層と、
　前記セラミック基板の第２の主面に接着された第２の絶縁性樹脂シート層とを備えた、電子部品である。
　また、第２の本発明は、
　前記ビアホール導体の径に対する長さの比（長さ／径）が、１．５以上で６以下の範囲内にある、上記第１の本発明の電子部品である。
　また、第３の本発明は、
　前記セラミック基板の前記第１の主面および前記第２の主面の少なくとも一方に、前記第１又は第２の絶縁性樹脂シート層に内蔵された状態で、前記第１の配線パターンに実装された回路部品をさらに備えた、上記第１または２の本発明の電子部品である。
　また、第４の本発明は、
　前記回路部品が半導体素子を含む、上記第３の本発明の電子部品である。
　また、第５の本発明は、
　前記第２の絶縁性樹脂シート層は、前記導電性樹脂組成物を含むビアホール導体を有しており、
　前記第２の絶縁性樹脂シート層に接着された第３の配線パターンまたは、前記第３の配線パターンを有した樹脂多層基板層または、導電性膜層を備え、
　前記ビアホール導体によって前記セラミック基板層の前記第１の配線パターンと、前記第３の配線パターンまたは前記導電性膜層とが電気的に接続された、上記第１～４の何れかの本発明の電子部品である。
　また、第６の本発明は、
　前記第３の配線パターンに、回路部品を実装した、上記第５の本発明の電子部品である。
　また、第７の本発明は、
　前記第１の絶縁性樹脂シート層の厚み、及び前記第２の絶縁性樹脂シート層の厚みは、前記セラミック基板の厚みと同一又はそれ以上の厚みである、上記第１～６の何れかの本発明の電子部品である。
　また、第８の本発明は、
　（ａ）セラミック基板と、（ｂ）ビアホールに導電性樹脂組成物を充填したビアホール導体を有した未硬化の絶縁性樹脂シートと、（ｃ）所定の配線パターンを有する転写シート、樹脂多層基板、または、金属箔とを積層して積層体を形成し、
　前記積層体の上面側と下面側にそれぞれセラミック板を配置し、加圧加熱して前記未硬化の絶縁性樹脂シートを硬化させ、前記積層体を一体化する、
ことを特徴とする電子部品の製造方法である。
　また、第９の本発明は、
　前記一体化された積層体を所定寸法に分割して電子部品を得る、上記第８の本発明の電子部品の製造方法である。
　また、第１０の本発明は、
　前記積層体の積層工程では、
　前記セラミック基板の第１の主面に前記絶縁性樹脂シートを積層し、
　前記セラミック基板の第２の主面に第２の絶縁性樹脂シートを積層する、上記第８又は９の本発明の電子部品の製造方法である。
　また、第１１の本発明は、
　前記セラミックス基板には、回路部品が実装されている上記第８～１０の何れかの本発明の電子部品の製造方法である。
　また、第１２の本発明は、
　前記樹脂多層基板が、ポリイミド、アラミド、ＰＥＴ、ＰＰＳ、ＰＥＮ、及びテフロン（登録商標）から選ばれる少なくとも一つのフィルムベース材を用いたフレキ基板である、上記第８～１１の何れかの本発明の電子部品の製造方法である。
　また、第１３の本発明は、
　前記絶縁性樹脂シートが、無機フィラーを５０％体積～７５％体積と熱硬化性樹脂とを含む混合物である、上記第８～１２の何れかの本発明の電子部品の製造方法である。
　また、第１４の本発明は、
　前記無機フィラーが、Ａｌ2Ｏ3、ＳｉＯ2、ＭｇＯ、ＢＮおよびＡｌＮから選ばれる少なくとも一つの無機フィラーを含む、上記第１３の本発明の電子部品の製造方法である。
　更に、以下に本発明を説明する。
　電子部品の製造方法の発明１（主として図１参照）は、少なくとも一方の主面の配線パターン（例えば、図１（ａ）の１０２ａ）上に、回路部品（例えば、図１（ｂ）の１１１ｂ、１１１ｃ）を実装したセラミック基板（例えば、図１（ｂ）の１０４）を準備する工程と、
　ビアホール（例えば、図１（ｆ）の１３３）に導電性樹脂組成物を充填してなる、ビアホール導体（例えば、図１（ｇ）の１３４）を有した未硬化の絶縁性樹脂シートＡおよびＢ（例えば、図１（ｈ）の１３５ａ、１３５ｂ）を準備する工程と、
　キャリア層（例えば、図１（ｃ）の１２３）と、配線パターン（例えば、図１（ｄ）の１２４）の少なくとも２層からなる転写形成材（例えば、図１（ｄ）の１２５）を準備する工程と、
　第２の転写形成材（例えば、図１の金属箔１４１に代えて用いる図１の転写形成材１２５）または、配線パターンを有した樹脂多層基板（例えば、図１の金属箔１４１に代えて用いる図３の樹脂多層基板１２６）または、金属箔（例えば、図１（ｉ）の１４１）を準備する工程と、
　（ａ－ｉ）前記転写形成材（例えば、図１（ｉ）の１２５）、（ａ－ｉｉ）前記未硬化の絶縁性樹脂シートＡ（例えば、図１（ｉ）の１３５ａ）、（ａ－ｉｉｉ）前記セラミック基板（例えば、図１（ｉ）の１０４）、（ａ－ｉｖ）前記未硬化の絶縁性樹脂シートＢ（例えば、図１（ｉ）の１３５ｂ）、および、（ａ－ｖ）第２の転写形成材または、配線パターンを有した樹脂多層基板または、金属箔を順次積層し、前記ビアホール導体（例えば、図１（ｇ）の１３４）によって、（ｂ－ｉ）前記セラミック基板の一方の主面の配線パターン（例えば、図１（ｉ）の１０２ａ）と、（ｂ－ｉｉ）前記転写形成材の配線パターン（例えば、図１（ｉ）の１２４）と、（ｂ－ｉｉｉ）前記セラミック基板の他方の主面の配線パターン（例えば、図１（ｉ）の１０２ｂ）と、（ｂ－ｉｖ）前記第２の転写形成材、または、配線パターンを有した樹脂多層基板、または、上記金属箔が電気的に接続されるように位置合わせして積層する工程と、
　前記工程により積層された積層体（例えば、図１（ｊ）の１４５）の上下面にセラミックベース（例えば、図１（ｊ）の１５１）を配置し、加圧加熱して前記未硬化の絶縁性樹脂シートＡおよびＢを硬化させ、前記積層体（例えば、図１（ｊ）の１４５）を一体化する工程と、
　前記転写形成材のキャリア層（例えば、図１（ｌ）の１２３）を除去し、前記絶縁樹脂シートに埋め込まれた配線パターン（例えば、図１（ｌ）の１２４）を転写形成し電子部品母材を作製する工程と、
　前記電子部品母材を分割し電子部品を作製する工程とを含むものである。
　この構成によると、前記積層体を加圧加熱して前記絶縁樹脂シートを硬化する際に、積層体の上下面にセラミックベースを配置しておくだけで、特別な工程を加えることなく、前記絶縁樹脂シート内に形成したビアホール導体の歪み、及び電子部品の反りが発生しにくい高信頼性の電子部品を簡単に作成することができる。
　また、ビアホール導体の歪み、及び電子部品の反りが発生しにくいことから、多数個取り用の電子部品母材として一括形成できる。よって、作製時間の大幅な増加なく、電子部品を作製することができる。
　また、電子部品の製造方法の発明２（主として図１，３参照）は、少なくとも一方の主面の配線パターン（例えば、図１（ａ）の１０２ａ）上に、回路部品（例えば、図１（ｂ）の１１１ｂ、１１１ｃ）を実装したセラミック基板（例えば、図１（ｂ）の１０４）を準備する工程と、
　ビアホール（例えば、図１（ｆ）の１３３）に導電性樹脂組成物を充填してなる、ビアホール導体（例えば、図１（ｇ）の１３４）を有した未硬化の絶縁性樹脂シートＡおよびＢ（例えば、図１（ｈ）の１３５ａ、１３５ｂ）を準備する工程と、
　配線パターンを有した第１、第２の樹脂多層基板及び／又は、金属箔（例えば、図１（ｉ）の１４１）を準備する工程と、
　（ａ－ｉ）前記第２配線パターンを有する第１の樹脂多層基板（例えば、図３（ａ）の１２６）、（ａ－ｉｉ）前記未硬化の絶縁性樹脂シートＡ（例えば、図３（ａ）の１３５ａ）、（ａ－ｉｉｉ）前記セラミック基板（例えば、図３（ａ）の１０４）、（ａ－ｉｖ）前記未硬化の絶縁性樹脂シートＢ（例えば、図３（ａ）の１３５ｂ）、および（ａ－ｖ）第３の配線パターンを有する第２の樹脂多層基板（例えば、図３（ａ）の１４１に代えて用いる図３（ａ）の１２６）または、金属箔を順次積層し、前記ビアホール導体によって、（ｂ－ｉ）前記セラミック基板の一方の主面の配線パターン（例えば、図３（ａ）の１０２ａ）と、（ｂ－ｉｉ）前記樹脂多層基板の配線パターン（例えば、図３（ａ）の１２８ｂ）と、（ｂ－ｉｉｉ）前記セラミック基板の他方の主面の配線パターン（図３（ａ）の１０２ｂ）と、（ｂ－ｉｖ）上記第２の樹脂多層基板または、上記金属箔が電気的に接続されるように位置合わせして積層する工程と、
　前記工程により積層された積層体（例えば、図３（ｂ）の１４６）の上下面にセラミックベース（例えば、図３（ｂ）の１５１）を配置し、上記積層体（例えば、図３（ｂ）の１４６）を一体化し電子部品母材を作製する工程と、
　前記記電子部品母材を分割し電子部品を作製する工程とを含むものである。
　この発明２の構成においても、上記発明１の電子部品の製造方法と同様の効果が得られる。また、発明２では、配線転写パターンに代えて多層フレキ基板を用いていることにより、発明１の構成に比べて、更に反りの発生を抑制出来て配線収容性を高めることができるので設計の自由度を妨げることはない。
　また、上記発明１又は発明２の電子部品の製造方法は、上記（ａ－ｖ）では金属箔を用いる構成であり、上記電子部品母材の上記金属箔を加工して配線パターンを形成する工程（例えば、図４（ａ）参照）と、上記金属箔を加工した配線パターン上に回路部品を実装する工程（例えば、図４（ｂ）参照）と、を含むものである。
　この構成によると前記セラミック基板の両面に接着された前記絶縁性樹脂シートに回路部品を内蔵したうえ、さらに前記絶縁性樹脂シートの上に形成された配線パターンに回路部品を実装することで、回路部品が高密度に三次元実装された電子部品となる。
　また、上記発明２の電子部品の製造方法は、上記（ａ－ｖ）では第２の樹脂多層基板を用いる構成であり、上記電子部品母材の前記第２の樹脂多層基板（例えば、図３（ａ）の１４１に代えて用いる図３（ａ）の１２６）の第３の配線パターン上に回路部品を実装する工程（例えば、図４（ｂ）参照）を含むものである。この構成によると上記発明の電子部品の製造方法と同じ効果を得ることができる。
　具体的には、上記樹脂多層基板がポリイミド、アラミド、ＰＥＴ、ＰＰＳ、ＰＥＮ、テフロン（登録商標）から選ばれる少なくとも一つのフィルムベース材を用いたフレキ基板であることが好ましい。
　この構成によれば、上記セラミック基板の両面に積層される上記絶縁性樹脂シートによる、電子部品の反り緩和構造の効果に加えて、上記樹脂多層基板が上記セラミック基板の両側に積層されていることにより、片側の樹脂多層基板が電子部品の反りに与える影響を最小限に抑えることが可能となる。
　具体的には、上記絶縁性樹脂シートが、無機フィラー５０％体積～７５％体積％と熱硬化性樹脂とを含む混合物からなるものである。
　この構成によると、無機フィラーを混合することで、異種積層構造における内部応力の原因の一つである絶縁性樹脂シートの熱膨張係数を小さくする効果がある。
　また配合比について、７５体積％以上であると、粉体量に対し、液体量が少なすぎ、シート化が難しくなる。一方、５０体積％以下であると、無機フィラーを混合したことによる熱膨張の低減や放熱性の向上等の効果が得られ難くなる。加圧加熱して半導体チップ等の回路部品を絶縁性樹脂シートに内蔵する時に、回路部品に損傷を与えない粘度であれば、無機フィラーの配合率は大きい方が好ましい。
　具体的には、上記無機フィラーが、Ａｌ2Ｏ3、ＳｉＯ2、ＭｇＯ、ＢＮおよびＡｌＮから選ばれる少なくとも一つの無機フィラーを含むものである。これらの無機フィラーを用いることで、絶縁性樹脂シートの放熱性が高くなり、熱膨張係数が小さいという効果がある。
　具体的には、上記熱硬化性樹脂が、エポキシ樹脂、フェノール樹脂およびシアネート樹脂から選ばれる少なくとも一つの熱硬化性樹脂を含むものである。これらの樹脂は多種多様な種類が市販されており、これらの樹脂を用いることで耐熱性や電気的絶縁性に優れたものとなる。
　具体的には、上記導電性樹脂組成物が、金、銀、銅、およびニッケルから選ばれる少なくとも一つの金属を含む金属粒子を導電性成分として含み、かつ、エポキシ樹脂を樹脂成分として含むものである。上記金属は電気抵抗が低く、また、エポキシ樹脂は耐熱性や電気絶縁性に優れている。特に、銅粉をコア材として、表面に銀でコートした金属粒子は、機械的強度が強く安価である銅粉と、酸化しにくく低抵抗である銀粉の両方の特性を併せ持ち、好適である。
　次に、電子部品の発明は、第１の配線パターンを有したセラミック基板層（例えば、図１の１０４、図３の１０４）と、上記セラミック基板層の第１の主面に接着され、導電性樹脂組成物からなるビアホール導体（例えば、図１、図３、図６の１３４）を有した絶縁性樹脂シート層（例えば、図１、図３の１３５ａ、図６の１３１ａ）と、上記絶縁性樹脂シート層に接着され、上記ビアホール導体により上記第１の配線パターンと電気的に接続される第２の配線パターン（例えば、図１の１２４）または、第２の配線パターンを有した樹脂多層基板層（例えば、図３の１２６）と、上記セラミック基板の第２の主面に接着される絶縁性樹脂シート層（例えば、図１、図３の１３５ｂ、図６の１３１ｂ）とを備えたものである。
　この構成によると、セラミック基板層の両面に絶縁性樹脂シート層を形成しているため応力バランスがとれ、異種材料の積層に起因する反りを抑制出来て、二次実装の信頼性の高い電子部品を得ることができる。
　また、セラミック基板層の第１の主面に、絶縁性樹脂シート層を介して接着される第２の配線パターンを積層した場合と、第２の配線パターンを有した樹脂多層基板層を積層した場合とによって生じる応力バランスの不整合を、セラミック基板層の両面に接着される絶縁性樹脂シート層の厚みを変えることで容易に応力バランスの整合をとることが可能であり、必ずしも完全な対称構造としなくても反りのない電子部品を得ることが出来る。
　また、電子部品の発明は、上記セラミック基板層の第１の主面および第２の主面の両面に、上記絶縁性樹脂シート層に内蔵した状態で、上記第１の配線パターンに実装されている回路部品（図３の１１ａ、１１１ｃ）と同様の回路部品（例えば、図３の１１１ａ、１１２）をさらに備えたものでもよい。
　この構成においてセラミック基板層の両面に回路部品を実装した形態では対称構造に近くなり応力バランスがとれ易くなるため好ましい。
　また、この構造においても内蔵回路部品の構成の相違に起因する応力バランスの不整合を、セラミック基板層の両面に接着される絶縁性樹脂シート層の厚みを変えることで容易に応力バランスの整合をとることが可能であり、必ずしも完全な対称構造としなくても反りのない電子部品を得ることが出来る。
　具体的には、上記回路部品が半導体チップを含むものである。特に、微細なピッチの外部電極が形成されたベアチップ半導体もしくは半導体パッケージが実装されている場合において、反りに起因するベアチップ半導体もしくは半導体パッケージ実装の電気接続の悪化が起こりにくい。
　また、電子部品の発明は、上記セラミック基板層の第２の主面に接着され、導電性樹脂組成物からなるビアホール導体を有した絶縁性樹脂シート層（例えば、図１，図３の１３５ｂ）と、上記絶縁性樹脂シート層に接着される第３の配線パターン（例えば、図４の１４２）または、第３の配線パターンを有した第２の樹脂多層基板層（例えば、図３の１４１に代えて用いる図３の１２６）または、導電性膜層（例えば、図３の金属箔１４１）を備え、上記ビアホール導体（例えば、図１，３，４の１３４）によって上記セラミック基板層の第１の配線パターン（例えば、図１、３、４の１０２ａ、１０２ｂ）と、上記第３の配線パターンまたは導電性膜層とが電気的に接続されたものでもよい。
　この構成において上記ビアホール導体を、内蔵された回路部品の周辺に配置してグランドに接続することによって磁気シールド効果を得ることができる。
　また、第３の配線パターン（例えば、図４の１４２）または、第３の配線パターンを有した樹脂多層基板上にさらに回路部品（例えば、図４の１１３，１１４ａ、１１４ｂ）を実装することにより高密度に部品実装された電子部品となる。
　上記発明によれば、例えば、回路部品が実装されたセラミック基板の両面に、導電性樹脂ペーストが充填されたビアホール導体を有した未硬化の熱硬化性樹脂シートと、配線パターンが形成された転写シートまたは樹脂多層基板または金属箔のいずれかを積層した積層体を加圧加熱して一体化する際に、積層体の上下面にセラミックベースを配置して加圧加熱することで、電子部品の異種積層に起因するビアホール導体の歪み、および、電子部品の反りの発生を抑制することができる。
　即ち、加熱時に発生するセラミック基板と樹脂・金属材料の熱膨張係数の差によって生ずる歪みを、セラミック基板をコアとして積層体の両面にセラミックベースを配して圧力をかけることで抑制できる。つまり、上記構成によれば、セラミックベースの間に挟まれた樹脂・金属材料の熱膨張を抑制することができ、絶縁性樹脂シートに形成されたビアホール導体の歪みを生じさせず、配線パターンとの接続位置のずれを発生させない。
　また、セラミック基板の両面に接着される絶縁性樹脂シートの厚みを電子部品構成に応じて変えることで、応力対称構造（即ち、応力バランスがとれた構造）を容易に実現できるため、電子部品の反りの発生を制御できる。
　この製造方法によればセラミック基板の両面に回路部品を実装した状態で加熱加圧できるため工程を単純化できる。
　また、電子部品内のビアホール導体の歪みおよび、電子部品の反りを低減することで、マザー基板への二次実装性、そして二次実装後の電気接続信頼性および耐落下衝撃信頼性を高めることができる。
　本発明は、電子部品のマザー基板への二次実装の電気的接続の信頼性を向上させることが出来る電子部品を提供出来るという効果を発揮する。
（ａ）～（ｍ）：本発明の第１の実施の形態における電子部品の製造方法の工程を示す工程断面図 （ａ）本発明の第１～４の実施の形態におけるビアホール導体の状態を示す断面図、（ｂ）本発明の第１～４の実施の形態におけるビアホール導体の状態を示す平面図 （ａ）～（ｃ）：本発明の第２の実施の形態における電子部品の製造方法示す工程断面図 （ａ）と（ｂ）：本発明の第３の実施の形態における電子部品の製造方法示す工程断面図 本発明の第４の実施の形態における電子部品の断面図 本発明の第４の実施の形態における電子部品の断面図 本発明の第４の実施の形態における電子部品の断面図 本発明の第４の実施の形態における電子部品の断面図 本発明の第４の実施の形態における電子部品の断面図 本発明の第４の実施の形態における電子部品の断面図 本発明の第４の実施の形態における電子部品の断面図 本発明の第４の実施の形態における電子部品の断面図 （ａ）～（ｅ）：従来の電子部品の製造方法における、ビアホール導体の傾斜（歪み）の発生メカニズム等を説明するための模式図 （ａ）～（ｅ）：本発明の電子部品の製造方法において、ビアホール導体の傾斜（歪み）が発生し難い理由等を説明するための模式図 （ａ）～（ｅ）：従来の電子部品の製造方法の工程を示す工程断面図 従来の電子部品母材を示す断面図 （ａ）従来の電子部品のビアホール導体の傾斜による位置ずれの状態を示す断面図、（ｂ）従来の電子部品のビアホール導体の傾斜による位置ずれの状態を示す平面図 従来の電子部品の断面図
　以下、本発明の実施の形態について、図１～図１８を用いて説明する。
　（第１の実施の形態）
　本発明の電子部品の製造方法の一実施の形態として、第１の実施の形態の電子部品の製造方法を図１（ａ）～図１（ｍ）の模式的な工程断面図を参照して説明する。尚、本発明の電子部品の一実施の形態についても同時に説明する。
　図１において、１０１は厚み０．５ｍｍの６層セラミック基板で無収縮のＬＴＣＣ（ｌｏｗ　ｔｅｍｐｅｒａｔｕｒｅ　ｃｏ－ｆｉｒｅｄ　ｃｅｒａｍｉｃｓ）、１０２ａ・１０２ｂはセラミック基板１０１の配線パターンでＡｇ材料を主成分としたペーストにて印刷・焼成形成され厚みは２０μｍである。
　尚、セラミック基板１０１の主面の内、配線パターン１０２ａが形成されている側の主面が、本発明の第１の主面の一例であり、配線パターン１０２ｂが形成されている側の主面が、本発明の第２の主面の一例である。また、配線パターン１０２ａ，１０２ｂが、本発明の第１の配線パターンの一例である。
　１１１ａ・１１１ｂ・１１１ｃは、回路部品で抵抗、コンデンサ、インダクタなどのチップ部品であり、１１２は半導体素子であり、半導体チップ、半導体パッケージ等が含まれる。
　１２４は転写形成材に形成された厚み０．０１２ｍｍのＣｕ箔（図１（ｃ）の１２２参照）からなる配線パターンであり、１２３は転写形成材のキャリア層で厚み０．０７ｍｍのＣｕ箔または樹脂フィルムである。配線パターンが形成された転写形成材１２５は、キャリア層１２３上に配線パターン１２４が形成された転写形成材であり、本発明の転写シートの一例である。
　１３１は厚み０．５ｍｍの絶縁性樹脂シートであり、それに内蔵される部品厚みに応じて、シートの厚みは調整される。１３２は厚み０．０２ｍｍの保護フィルムでＰＰＳ（ポリフェニレンサルファイド）であるが、ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）などを用いても良い。
　１３３は直径０．１６ｍｍのビアホール、１３４は導電性樹脂組成物からなるビアホール導体、１４１は金属箔である。１３５は、ビアホール導体が形成された絶縁性樹脂シートである。
　１５１は厚み２ｍｍのセラミックベース、１５２は厚み２ｍｍのクッション材、１５４はヒーター、１５３は熱プレス装置の加熱プレートである。
　１４３は、電子部品を切断する前の電子部品母材であり、１５５は、電子部品母材１４３から電子部品の個片を得るための切断位置を示す分割加工ラインであり、１４７は本発明の電子部品である。
　絶縁性樹脂シート１３１は、無機フィラー５０体積％～７５体積％と熱硬化性樹脂とを含む混合物である。ここで無機フィラーは、Ａｌ2Ｏ3、ＳｉＯ2、ＭｇＯ、ＢＮおよびＡｌＮから選ばれる少なくとも一つの無機フィラーを含む。また、熱硬化性樹脂は、エポキシ樹脂、フェノール樹脂およびシアネート樹脂から選ばれる少なくとも一つの熱硬化性樹脂を含む。
　さらに、ビアホール導体１３４を構成する導電性樹脂組成物は、金、銀、銅、およびニッケルから選ばれる少なくとも一つの金属を含む金属粒子を導電性成分として含み、かつ、エポキシ樹脂を樹脂成分として含む。このような構成は、以下に記載の第２～第６の実施の形態においても同様である。
　次に、本実施の形態の製造方法を各工程毎に説明する。
　図１（ａ）と図１（ｂ）の工程で、セラミック基板１０１の配線パターン１０２ａ・１０２ｂ上に回路部品１１１ａ・１１１ｂ・１１１ｃおよび半導体素子１１２を実装する。
　図１（ｃ）と図１（ｄ）の工程で、転写形成材１２１の金属箔１２２を加工して、配線パターン１２４が形成された転写形成材１２５を用意する。
　図１（ｅ）～図１（ｈ）の工程で、絶縁性樹脂シート１３１の両面に保護フィルム１３２を貼り合わせ、ビアホール１３３を開口し、そこに導電性樹脂組成物を充填してビアホール導体１３４を形成し、保護フィルム１３２を除去してビアホール導体１３４が形成された絶縁性樹脂シート１３５を用意する。
　図１（ｉ）の工程で、回路部品が実装された実装セラミック基板１０４と、ビアホール導体を備えた絶縁性樹脂シート１３５ａ、１３５ｂと、配線パターンが形成された転写形成材１２５、および金属箔１４１を、同図に示す順番で積層する。それらを積層する際には、絶縁性樹脂シート１３５ａ（本発明の絶縁性樹脂シートの一例である）に形成されたビアホール導体１３４によって、セラミック基板１０１の一方の主面（本発明の第１の主面の一例である）に形成された配線パターン１０２ａと、転写形成材の配線パターン１２４とが、電気的に接続されるように位置合わせする。また、絶縁性樹脂シート１３５ｂ（本発明の第２の絶縁性樹脂シートの一例である）に形成されたビアホール導体１３４によって、セラミック基板１０１の他方の主面（本発明の第２の主面の一例である）に形成された配線パターン１０２ｂと、金属箔１４１とが電気的に接続されるように位置合わせして積層する。
　図１（ｊ）の工程で、回路部品が実装された実装セラミック基板１０４、ビアホール導体を備えた絶縁性樹脂シート１３５ａ、１３５ｂ、配線パターンが形成された転写形成材１２５および金属箔１４１が積層された積層体１４５の上下面に、セラミックベース１５１とクッション材１５２とを配置する。そして、熱プレス装置の加熱プレート１５３にて積層体１４５を加圧加熱することで、絶縁性樹脂シート１３１を熱硬化して積層体１４５を一体化する。
　図１（ｋ）は、加圧加熱して一体化された積層体１４５を示している。
　図１（ｌ）の工程で、積層体１４５から、転写形成材のキャリア層１２３を除去する。
　図１（ａ）～図１（ｌ）の工程によって製作される電子部品は、実際の製造方法としては、大判の電子部品母材から多数個取りされるのが一般的であり、転写形成材のキャリア層１２３を除去した段階（図１（ｌ）参照）で、図１（ｍ）に示す電子部品母材１４３が得られる。切断ライン１５５で分割して、個片化し、一つ一つの電子部品１４７として、本発明の電子部品が作製される。
　尚、第１の実施の形態では、回路部品１１１ａ～１１１ｃ、１１２を、セラミック基板１０１の両面に実装し、且つ絶縁性樹脂シート１３５ａ，１３５ｂに内蔵している。しかし、それに限定されず、セラミック基板１０１の何れかの片面のみの実装でも良く、さらには厚膜または薄膜で形成されるセラミック基板上への作り込み部品でも良い。
　また、セラミック基板の他方の主面に接着される絶縁性樹脂シートには、必ずしもビアホール導体１３４を形成することなく部品を内蔵するだけでも良い。
　上記の製造方法により、加熱時に発生するセラミック基板１０１と樹脂材料の熱膨張係数の差によって生ずる歪みを、セラミック基板１０１をコアとして両面にセラミックベース１５１を配して圧力をかけることで、抑制出来る。つまり、上記構成によれば、セラミックベース１５１の間に挟まれた樹脂・金属材料の熱膨張を抑制することができ、絶縁性樹脂シート１３１に形成されたビアホール導体１３４に歪みを生じさせないため、ビアホール導体と配線パターンとの接続位置のずれを発生させないという効果を発揮する。この点については、更に、実施の形態５にて詳細に説明する。
　また、セラミック基板１０１の両面に接着される絶縁性樹脂シート１３１の厚みを、電子部品構成に応じて変えることで、応力対称構造が容易に実現できるため、電子部品の反りの発生を制御できる。
　また、セラミック基板１０１の両面に回路部品を実装した状態で加熱加圧できることで、加圧加熱後に部品を実装する工程を省略でき工程を単純化できる。
　また、電子部品内のビアホール導体１３４の歪みおよび、電子部品の反りを低減することで、マザー基板の二次実装性、そして二次実装後の電気接続信頼性および耐落下衝撃信頼性を高めることができる。
　（第２の実施の形態）
　本発明の電子部品の製造方法の一実施の形態として、第２の実施の形態の電子部品の製造方法を図３（ａ）～図３（ｃ）の模式的な工程断面図を参照して説明する。尚、本発明の電子部品の一実施の形態についても同時に説明する。
　本実施の形態と上記第１の実施の形態との主な相違点は、上記実施の形態で用いた、配線パターン（本発明の第２の配線パターンの一例である）が形成された転写形成材１２５に代えて、樹脂多層基板１２６（本発明の第２の配線パターンを有する樹脂多層層の一例である）を用いた点である。
　図３において、１０４は回路部品が実装されたセラミック基板、１３５ａ・１３５ｂはビアホール導体が形成された絶縁性樹脂シートであり、それぞれの構成要素および製造工程は、第１の実施の形態と同様である。１２６は、配線パターン１２８ａ，１２８ｂを有する樹脂多層基板であり、１４１は金属箔である。
　図３（ａ）の工程で、回路部品が実装された実装セラミック基板１０４と、ビアホール導体を備えた絶縁性樹脂シート１３５ａ・１３５ｂと、配線パターンを有する樹脂多層基板１２６、および金属箔１４１を、同図に示す順番で積層する。それらを積層する際には、ビアホール導体１３４によって、セラミック基板１０１の一方の主面に形成された配線パターン１０２ａと、樹脂多層基板１２６の配線パターン１２８ｂとが電気的に接続されるように位置合わせし、且つ、セラミック基板１０１の他方の主面に形成された配線パターン１０２ｂと金属箔１４１とが電気的に接続されるように位置合わせして積層する。
　図３（ｂ）の工程で、回路部品が実装された実装セラミック基板１０４、ビアホール導体を備えた絶縁性樹脂シート１３５ａ・１３５ｂ、樹脂多層基板１２６および金属箔１４１が積層された積層体１４６の上下面に、セラミックベース１５１とクッション材１５２とを配置する。そして、熱プレス装置の加熱プレート１５３にて積層体１４６を加圧加熱することで、絶縁性樹脂シート１３１を熱硬化して積層体１４６を一体化する。
　ここで、１５４は、加熱するためのヒーターである。図３（ｃ）は加圧加熱して一体化された積層体１４６である。図３では個片で示しているが実施の形態１と同様に、多数個取りの大判である電子部品母材を分割し、個片化することにより、本発明の電子部品を作製する。
　尚、第２の実施の形態では、回路部品１１１ａ～１１１ｃ、１１２を、セラミック基板１０１の両面に実装し、且つ絶縁性樹脂シート１３５ａ，１３５ｂに内蔵している。しかし、それに限定されず、セラミック基板１０１の何れかの片面のみの実装でも良く、さらには厚膜または薄膜で形成されるセラミック基板上への作り込み部品でも良い。
　また、セラミック基板の他方の主面に接着される絶縁性樹脂シートには、必ずしもビアホール導体１３４を形成することなく部品を内蔵するだけでも良い。
　第２の実施の形態では、第１の実施の形態における効果に加え、単層配線層である転写パターン（配線パターン１２４）に代わり樹脂多層基板１２６を用いているので、配線収容性が高く設計の自由度を妨げることのない電子部品が得られる。
　また、樹脂多層基板１２６として、ポリイミド、アラミド、ＰＥＴ、ＰＰＳ、ＰＥＮまたはテフロン（登録商標）などの、厚み０．００５ｍｍから０．０５ｍｍのフィルムベース材を用いたフレキ基板（厚み０．０１５ｍｍから０．１ｍｍ）を用いることで、より反りを小さく出来る。
　（第３の実施の形態）
　本発明の電子部品の製造方法の一実施の形態として、第３の実施の形態の電子部品の製造方法を図４（ａ）と図４（ｂ）の模式的な工程断面図を参照して説明する。尚、本発明の電子部品の一実施の形態についても同時に説明する。
　本実施の形態と上記第２の実施の形態との主な相違点は、上記実施の形態で作成した電子部品母材の金属箔１４１をパターンニング処理して、配線パターン１４２（本発明の第３の配線パターンの一例である）を形成し、その上に回路部品等を実装する点である。
　図４において、１４２は金属箔１４１を加工した配線パターン、１１４ａ・１１４ｂは回路部品、１１２と１１３は、半導体素子であり、具体的には半導体チップまたは半導体パッケージである。
　図４（ａ）の工程にて、第２の実施の形態で作製された電子部品母材の金属箔１４１をパターンニングして、配線パターン１４２を形成する。
　次に、図４（ｂ）の工程にて、配線パターン１４２上に半導体チップまたは半導体パッケージなどの半導体素子１１３および回路部品１１４ａ・１１４ｂを実装する。
　さらに多数個取りの大判である電子部品母材を分割し、個片化して本発明の電子部品を作製する。
　尚、電子部品母材として第１の実施の形態で説明した電子部品母材を用いても良い。
　また、金属箔１４１をパターン加工して配線パターン１４２を形成したが、これに限らず例えば、加圧加熱する際に、転写形成材１２５による配線パターン１２４を転写し、または樹脂多層基板１２６を接着してその配線パターン上に回路部品を実装しても良い。
　第３の実施の形態では、第２の実施の形態における効果に加え、さらに回路部品が多段に積層されて実装されているため実装密度の高い電子部品が得られるので、部品の小型化に優位である。
　（第４の実施の形態）
　本発明の電子部品の一実施の形態として、第４の実施の形態の電子部品を、図５ないし図１２の模式的な断面図を参照して説明する。
　尚、本実施の形態では、上記実施の形態で説明した電子部品の変形例を中心に説明するものである。また、その製造方法は、セラミック基板１０１をコアとして、その両側に絶縁性樹脂シート１３１ａ，１３１ｂを積層し、セラミックベース１５１で両側から加圧加熱する点において基本的に上記実施の形態と同じである。
　図５ないし図１２において、１０１はセラミック基板、１０２ａと１０２ｂはセラミック基板１０１の配線パターン、１１１ａ・１１１ｂ・１１１ｃは回路部品であり具体的には抵抗、コンデンサ、インダクタなどのチップ部品である。また、１１２は、半導体素子であり、具体的には半導体チップまたは半導体パッケージ等である。また、１２４は転写形成材の配線パターン、１２７は樹脂多層基板のコア材、１２８ａ・１２８ｂは樹脂多層基板１２６の配線パターンである。また、１３１ａ・１３１ｂは絶縁性樹脂シート、１３４は導電性樹脂組成物からなるビアホール導体、１４１は金属箔である。
　尚、金属箔１４１に代わり、スパッター、蒸着等で形成される金属薄膜や、メッキで形成される金属厚膜または導電性粒子を含んだ印刷ペーストで形成しても良い。
　図５に示す本発明の電子部品の一例は、（ａ）第１の配線パターン１０２，１０２ｂを有するセラミック基板１０１の第１の主面に接着された、導電性樹脂組成物からなるビアホール導体１３４を有した絶縁性樹脂シート１３１ａと、（ｂ）その絶縁性樹脂シート１３１ａに接着された、ビアホール導体１３４により第１の配線パターン１０２ａと電気的に接続された配線パターン１２４と、（ｃ）セラミック基板１０１の第２の主面に回路部品１１１ａおよび半導体チップまたは半導体パッケージなどの半導体素子１１２が実装されると共に、絶縁性樹脂シート１３１ｂが接着されており、回路部品１１１ａおよび半導体チップまたは半導体パッケージなどの半導体素子１１２が絶縁性樹脂シート１３１ｂに内蔵された構成である。
　この構成によると、異種材料の積層に起因する電子部品の反りを、セラミック基板の両面に絶縁性樹脂シート１３１ａ，１３１ｂを形成しているため応力バランスがとれ、反りのない二次実装信頼性の高い電子部品が得られる。
　また、回路部品を実装することでより複雑な応力が発生しやすい構造であっても、セラミック基板の両面に接着される絶縁性樹脂シート１３１ａ，１３１ｂの厚みを変えることで、容易に応力バランスの整合をとることが可能である。よって、必ずしも完全な対称構造としなくても反りのない電子部品が得られる。
　図６に示す本発明の電子部品の一例は、セラミック基板の第１の主面にも回路部品１１１ｂ，１１１ｃを実装して、絶縁樹脂シートに内蔵した点が、図５との主な相違点である。
　この構成により、セラミック基板の第１の主面に接着される絶縁樹脂シートが、マザー基板（図示省略）への二次実装時の単なる応力緩和機能を有するだけでなく、部品を内蔵する層としての役割も果たし、高密度実装の電子部品が得られる。
　図７および図８に示す本発明の電子部品の一例は、上記図５，６で説明した構成に、金属箔１４１及び、ビアホール導体１３４を備えた点が主な相違点である。
　即ち、同図に示す構成例では、セラミック基板１０１の第２の主面に接着され回路部品１１１ａ等が内蔵される絶縁樹脂シート１３１ｂに、さらに金属箔１４１を接着するとともに、ビアホール導体１３４を回路部品１１１ａおよび半導体チップまたは半導体パッケージなどの半導体素子１１２を囲むように形成してグランドに接続することで、磁気シールド機能を有する。
　図９ないし図１２に示す本発明の電子部品の一例は、図５ないし図８で説明した電子部品を構成する配線パターン１２４に代わり樹脂多層基板１２６を用いた点で、上記電子部品と相違する。
　１２７は樹脂多層基板１２６のコア材で、好ましくはポリイミド、アラミド、ＰＥＴ、ＰＰＳ、ＰＥＮおよびテフロン（登録商標）から選ばれる少なくとも一つのフィルムベース材を用いたフレキ基板である。
　上記電子部品の構成では、単層配線層である転写パターン（配線パターン１２４）に代わり樹脂多層基板１２６を用いているので、配線収容性が高く設計の自由度を妨げることのない電子部品が得られる。
　また、樹脂多層基板１２６としてポリイミド、アラミド、ＰＥＴ、ＰＰＳ、ＰＥＮおよびテフロン（登録商標）などのフィルムベース材を用いたフレキ基板を用いることでより反りを小さく出来る。
　また、上記実施の形態では、樹脂多層基板１２６は２層基板として図示されているが特にこれに限定されるものではない。
　尚、図７，８では、ビアホール導体１３４は磁気シールド目的に使用する場合について説明したが、これに限定されず信号線としての機能も兼ねても良い。
　また、上記実施の形態では、配線パターンは金属箔１４１をパターン加工して配線パターン１４２を形成する場合について説明したが、これに限定されるものではなく配線パターンを転写したり、あるいは樹脂多層基板１２６を貼り付けた構成でも良い。
　また、上記実施の形態では、マザー基板への二次実装面側には樹脂多層基板を用いているが配線パターン転写による構成でも良い。さらには、セラミック基板への回路部品実装は片面への実装形態でも良い。
　また、上記実施の形態の電子部品では、回路部品が多段に積層されて実装されているため実装密度の高い電子部品が得られ、部品の小型化に優位である。
　以下、実施例により本発明をさらに詳細に説明する。
　（第５の実施の形態）
　本実施の形態では、第１の実施の形態の製造方法を用いて作成した電子部品を二次実装した電子部品搭載装置を用いて、電気接続の信頼性を確認した。比較例として、図１８に示す従来の電子部品を二次実装した電子部品搭載装置を用いた。
　尚、ここで用いる電子部品は、上記第１の実施の形態の製造方法に限らず、本発明の製造方法であれば何れの方法を用いて製造しても良い。
　本実施の形態で用いた電子部品の製造方法を、次の（１）～（７）の手順および図１（ａ）～図１（ｍ）および図２の模式的な断面図を用いて説明する。
　（１）回路部品が実装された実装セラミック基板１０４の準備：
　図１（ａ）に示す、絶縁性樹脂シート１３１に形成されたビアホール導体１３４の電気的接続性を評価するための配線パターン１２４と、回路部品を実装するための配線パターン１０２ａ、１０２ｂが形成された、サイズ１００×１００ｍｍ、厚み０．４ｍｍの４層で構成される、配線パターンを有するセラミック基板１０３を準備する。
　次いで図１（ｂ）に示す、セラミック基板１０３の配線パターン上に、ＡＣＦ、ＮＣＦ、ＳＢＢ、等の手段により半導体チップまたは半導体パッケージなどの半導体素子１１２をフリップチップ実装する。
　次に、クリーム半田ペーストをスクリーン印刷、ディスペンス等の手段により供給し、回路部品１１１ａ・１１１ｂ・１１１ｃを実装し、リフローを行って回路部品が実装された実装セラミック基板１０４を準備する。
　尚、これら実装部品は絶縁性樹脂シート１３１に内蔵されるが、二次実装時のリフロー工程で半田再溶融によりショートが発生しないように、Ｓｎ－Ａｇ－Ｃｕ半田より融点が高いＳｎＳｂ半田の様な高温タイプのクリーム半田や、融点シフト型半田あるいは導電性接着剤を用いることが好ましい。
　また、回路部品の実装はセラミック基板の片面側だけでも良い。
　（２）配線パターンを形成した転写形成材１２５の準備：
　図１（ｃ）は、厚み０．０７ｍｍのキャリア銅箔である、転写形成材のキャリア層１２３上に、離型層としてニッケルめっきを介して、厚み０．０１２ｍｍの銅箔１２２が積層された転写形成材１２１（古河サーキットフォイル株式会社Ｆ－ＤＰ）である。
　フォトリソグラフィー技術によって、銅箔１２２を加工して、所定のパターンを形成した転写形成材の配線パターン１２４を形成した転写形成材１２５を準備する。
　尚、キャリア層１２３の銅箔上に配線パターン１２４と逆パターンのレジストパターンを形成して、メッキにて配線パターン１２４を形成後、レジストを除去する方法で転写形成材を作製しても良い。
　（３）導電性ペーストが充填された絶縁性樹脂シート１３５の準備：
　図１（ｅ）～図１（ｈ）に示す様に、まず、無機フィラーと熱硬化性樹脂の混合物からなる絶縁性樹脂シートを作製した。即ち、エポキシ樹脂（油化シェルエポキシ製エピキュアＹＨ－３０６）３５体積％、アルミナフィラー（昭和電工製ＡＳ－４０）６５体積％を含む混合物を１０分攪拌し、この混合物からドクターブレード法によって厚さ０．１ｍｍの絶縁性樹脂シート素材（図示省略）を作製した。
　次に、この絶縁性樹脂シート素材５枚と、その上下面に厚み０．０２ｍｍのＰＰＳフィルム１３２を重ねてラミネートし、１００×１００×０．５４ｍｍの絶縁性樹脂シート（図１（ｅ）参照）を作製した。その後、パンチャーまたはレーザーを用いてインナービアとなる直径０．１６ｍｍのビアホール１３３を形成し、このビアホール１３３に導電性樹脂ペーストをスクリーン印刷により充填した。その後、ＰＰＳ保護フィルム１３２を剥離した。
　ここで使用した導電性樹脂ペーストは、球形状の銅粒子８５重量％と、樹脂成分としてビスフェノールＡ型エポキシ樹脂（油化シェルエポキシ社製「エピコート８２８」）３重量％と、グリシジルエステル系エポキシ樹脂（東都化成社「ＹＤ－１７１」）９重量％と、硬化剤としてアミンアダクト硬化剤（味の素社製「ＭＹ－２４」）３重量％とを三本ロールを用いて混錬して調整した。
　尚、内蔵する回路部品のサイズなど状況に応じて、絶縁性樹脂シートに回路部品を内蔵するためのキャビティを加工してもかまわない。
　（４）積層体１４５の準備：
　図１（ｉ）に示す様に、上記の工程で準備した転写形成材１２５、ビアホール導体１３４が形成された絶縁性樹脂シート１３５ａ、回路部品が実装された実装セラミック基板１０４、ビアホール導体が形成された絶縁性樹脂シート１３５ｂ、および厚さ０．０３５ｍｍの銅箔でなる金属箔１４１を、この順番に積層する。ここでは、絶縁性樹脂シートに形成されたビアホール導体１３４によって、セラミック基板の一方の主面に形成される配線パターン１０２ａと、転写形成材の配線パターン１２４および、セラミック基板の他方の主面に形成される配線パターン１０２ｂと銅箔からなる金属箔１４１とが電気接続する様に位置合わせされた積層体１４５を準備する。
　（５）熱プレスによる積層体１４５の一体化：
　図１（ｊ）～図１（ｌ）に示す様に、上記工程で準備した積層体１４５の上下面に、厚み２ｍｍのセラミックベース１５１と、厚み２ｍｍのクッション材１５２を置き、加熱プレート１５３にて加圧加熱することで、積層体１４５を一体化させる。
　その後、転写形成材のキャリア層１２３を剥離して、本実施の形態で用いる電子部品母材を作製した。
　ここで、１５４は、加熱するためのヒーターである。加圧加熱は熱プレス機を用いて、加熱温度は２００℃、圧力は３ＭＰａ、加圧加熱時間は２時間とした。
　絶縁性樹脂シートおよびビアホール導体に含まれるエポキシ樹脂も完全に硬化し、絶縁性樹脂シートに形成されたビアホール導体を通してセラミック基板の配線パターン１０２ａ・１０２ｂと、転写形成材の配線パターン１２４および金属箔１４１が電気接続された。
　尚、上述のクッション材１５２は、熱プレスの加熱プレートの平行度や平面度の狂い等を吸収して均圧化を図るのが目的である。
　ここで、積層体１４５を、仮に図１５で説明した従来の製造方法で述べた金属プレート３５６とクッション材３５２で直接挟んで加圧加熱した場合を考える。その場合、セラミック基板１０１と、金属プレート３５６、クッション材３５２、転写形成材のキャリア層１２３、銅箔１４１および絶縁性樹脂シート１３１との熱膨張係数の違いによって、各部の熱膨張量に差が生じる。特に、絶縁性樹脂シート１３１のセラミック基板１０１との接触面での熱膨張量は小さく抑えられているが、その接触面からキャリア層１２３側又は銅箔１４１側に近づくに従って、絶縁性樹脂シート１３１の樹脂層の熱膨張量が増加する分布が生じる。このことにより図１７（ａ）と図１７（ｂ）に示す様な、導電性樹脂シートに形成されるビアホール導体の傾斜（歪み）が発生する。
　これに対して、上述した本発明の製造方法を適用して、積層体１４５の上下面にセラミックベース１５１を配置して、セラミック基板１０１をコアとして上下の樹脂材料や金属材料をセラミックベース１５１で挟み込み加圧することにより、加熱されても樹脂や金属材料の伸びをセラミックベース１５１で押さえ込むことができる。その結果、図２（ａ）、図２（ｂ）に示す様にビアホール導体の傾斜（歪み）が抑制されて、位置ずれは生じない。図２（ａ）は、ビアホール導体１３４部分の断面図、図２（ｂ）はその上面図である。
　また、セラミック基板１０１の両面に絶縁性樹脂シート層１３５ａ，１３５ｂを形成することで、対称構造に近い構成になり、かつ加圧加熱する際にセラミックベース１５１により絶縁性樹脂シート層の伸びを押さえ込んでいるため、１００×１００ｍサイズにおいて反りが０～０．７ｍｍと非常に小さい。
　ここで、従来の電子部品の製造方法による、主としてビアホール導体の傾斜（歪み）の発生メカニズムについて、図面を参照しながらさらに詳細に説明するとともに、本発明の電子部品の製造方法の効果を確認する。
　図１３（ａ）～図１３（ｅ）は、従来の電子部品の製造方法における、ビアホール導体の傾斜（歪み）の発生メカニズム等を説明するための模式図である。
　尚、図１３（ａ）の積層体５００の構成は、配線パターンを有する転写シート３２５の代わりに樹脂多層基板１２６を用いた点を除いて図１５に示す積層体３００と基本的に同じである。また、回路部品３１１ｂ等は図示を省略した。
　図１３（ａ）は、積層体５００の上下面に金属プレート３５６を配置した状態を示す。
　図１３（ｂ）は、積層体５００に対して加圧加熱処理を開始したときの、各部の熱膨張の状況を模式的に示す図である。ここでは、説明のために熱膨張量を誇張して描いてある。
　同図に示す様に、金属プレート３５６の伸びが大きく（同図の矢印５１０参照）、樹脂多層基板１２６は、その金属プレート３５６の伸びに追従して伸びるが（同図の矢印５１１ａ参照）、セラミック基板３０１はほとんど伸びない（同図の矢印５１２ａ参照）。この伸びの違いにより、両端のビアホール導体３３４が傾斜する。
　図１３（ｃ）は、加圧加熱処理が更に進み加熱温度が２００℃まで上昇する。この温度上昇の過程で、ビアホール導体３３４は１００℃近傍で硬化するが、絶縁性樹脂シート３３５の樹脂成分は周辺方向に更に流動し、ビアホール導体３３４を更に押し曲げる（同図の矢印５１３ａ参照）。このビアホール導体３３４の傾斜による「ずれ量」ΔＬは、金属プレート３５６の伸び量を上回る。ここで、１００ｍｍ×１００ｍｍのサイズの基板端のビアホール導体３３４の場合、ずれ量ΔＬは、０．１～０．３ｍｍである。
　尚、シリカなどのフィラーを含む絶縁性樹脂シート３３５は、２００℃で保持されることにより硬化し、硬化後は、フィラーを含む樹脂のコンポジット硬化物になり熱膨張係数は、樹脂より小さくなる。
　図１３（ｄ）は、積層体５００を２００℃で所定時間保持（図１３（ｃ）参照）した後、金属プレート３５６が外された状態を示す。
　図１３（ｅ）は、２００℃から常温まで冷却された電子部品５０１を示す。
　セラミック基板３０１は、わずかに収縮する（同図の矢印５１２ｂ参照）。絶縁性樹脂シート３３５は、常温に戻る際に大きく収縮するが（同図の矢印５１３ｂ参照）、上記の通り、硬化後は、硬化前に比べて熱膨張係数が小さくなっているので、もとのサイズには戻れない。樹脂多層基板１２６は、絶縁性樹脂シート３３５に追従して収縮する。ビアホール導体３３４も絶縁性樹脂シート３３５の収縮に追従するため少し傾斜が緩やかになるが、配線パターン１２８ｂ（電極）との接触部分での位置ずれは残る。
　尚、図１３（ｅ）には示していないが、常温に冷却されると電子部品の反りが発生する。
　次に、図１４（ａ）～図１４（ｅ）は、本発明の電子部品の製造方法にいて、ビアホール導体の歪みが発生し難い理由等を説明するための模式図である。
　尚、図１４（ａ）の積層体５５０の構成は、金属箔１４１の代わりに樹脂多層基板１２６を用いた点を除いて図３に示す積層体１４６と基本的に同じである。また、回路部品１１１ａ等は図示を省略した。
　図１４（ａ）は、積層体５５０の上下面にセラミックボード１５１を配置した状態を示す。
　図１４（ｂ）は、積層体５５０に対して加圧加熱処理を開始したときの、各部の熱膨張の状況を模式的に示す図である。ここでは、説明のために熱膨張量を誇張して描いてある。
　同図に示す様に、セラミックベース１５１の熱膨張量は小さく（同図の矢印５１０ａ参照）、樹脂多層基板１２６は、セラミックベース１５１で加圧されているので、伸びが抑制されている（同図の矢印５６１ａ参照）。また、セラミック基板１０１の熱膨張量も小さく（同図の矢印５６２ａ参照）、全体の伸び量はほぼ同じであり、ビアホール導体１３４は傾斜しないので、配線パターン１２８ｂ（電極）との接触部分での位置ずれは生じない。
　図１４（ｃ）は、加圧加熱処理が更に進み加熱温度が２００℃まで上昇する。この温度上昇の過程で、ビアホール導体は１００℃近傍で硬化する。一方、絶縁性樹脂シート１３５ａ、１３５ｂの樹脂成分は周辺方向に更に流動し、ビアホール導体１３４の両端部（同図の矢印５７０a参照）よりも途中部分（同図の矢印５７１ａ参照）の方を押し曲げようとするが、わずかに曲がる程度である（図示省略）。この段階でも配線パターン１２８ｂ（電極）との接触部分での位置ずれは生じない。
　図１４（ｄ）は、積層体５５０を２００℃で所定時間保持（図１４（ｃ）参照）した後、セラミックベース１５１が外された状態を示す。
　図１４（ｅ）は、２００℃から常温まで冷却された電子部品５５１を示す。
　セラミック基板１０１、樹脂多層基板１２６は、わずかに収縮する（同図の矢印５６２ｂ、５６１ｂ参照）。絶縁性樹脂シート１３５ａ，１３５ｂは、樹脂多層基板に近い所では、わずかに収縮し（同図の矢印５７０ｂ参照）、離れた所ではそれよりも大きく収縮するので（同図の矢印５７１ｂ参照）、図１４（ｃ）で生じたビアホール導体１３４の曲がりが解消される。
　以上のことから、本発明の電子部品の製造方法を用いて作製した電子部品５５１では、ビアホール導体１３４と配線パターン１２８ｂ（電極）との接触部分での位置ずれは生じない。また、積層体５５０の上下面をセラミックベース１５１で加圧加熱するので、電子部品５５１の全体の寸法の膨張・収縮の変化量が小さいので、配線パターン１２８ａの位置ずれも従来に比べて抑制される。
　また、図１４の構成では、セラミック基板１０１の両側に絶縁性樹脂シート１３５ａ，１３５ｂを積層しているので、応力バランスが改善され、常温に冷却されても電子部品の反りはほとんど発生しない。
　ここで再び、本実施の形態で用いる電子部品の製造方法の説明に戻る。
　（６）電子部品の作製：
　上記項目（５）にて作製された１００×１００ｍサイズの電子部品母材を分割加工ライン１５５に沿ってダイシング加工によって分割し、２０×２０ｍｍ、厚み１．６ｍｍの本実施の形態の電子部品を（１６個／基板）作製した。
　（７）二次実装：
　次に、作製した電子部品を厚み１ｍｍのＦＲ－４の配線基板に、半田ペーストを使用してＬＧＡ実装によって二次実装した電子部品搭載装置を作製した。
　ここで比較例として図１８に示す、セラミック基板（厚みは０．４ｍｍ）の他方の主面には絶縁性樹脂層が無い電子部品を作製し、ＬＧＡ実装によって二次実装した比較例の電子部品搭載装置を作製した。
　尚、比較例としての電子部品は、図１５で説明した従来の製造方法により得られた１００×１００ｍサイズの電子部品母材を、ダイシング加工によって２０×２０ｍｍの個片に分割して作製した。
　評価方法は、本発明の電子部品を二次実装した電子部品搭載装置および比較例の電子部品搭載装置、各５０個を用い、液槽熱衝撃試験（－５５℃の恒温槽に５分浸漬後に１２５℃の恒温槽に５分浸漬）を１０００回行い、ビアホール導体と二次実装部の電気接続抵抗を測定する方法で行った。
　その結果、比較例の電子部品搭載装置では、１８個のサンプルにおいて、ビアホール導体自体の不良が発生し、４２個のサンプルにおいて、二次実装の電気接続不良が発生した。尚、ビアホール導体自体の不良とは、ビアホール導体３３４が図１７に示す様に曲がることにより、ビアホール導体の圧縮状態が不十分となりビアホール導体自体の抵抗値が高くなるという不良である。
　これに対して、本発明の製造方法を適用した電子部品を二次実装した電子部品搭載装置では、セラミック基板１０１をコアとして積層体１４５の上下面にセラミックベース１５１を配置して加圧加熱する工程を採用したことにより、ビアホール導体１３４の傾斜がほとんど生じないので、ビアホール導体自体の不良の発生も無く、また、ビアホール導体１３４の位置ずれ等による二次実装の電気接続の不良も発生しなかった。
　更に、セラミック基板１０１の両面に絶縁性樹脂シート層１３５ａ，１３５ｂを積層した構成により、応力バランスが改善され、電子部品１４７の反りの発生も抑制でき、マザー基板への二次実装性、そして二次実装後の電気接続の信頼性が向上した。
　（第６の実施の形態）
　本実施の形態では、上記第５の実施の形態と同様に、第１の実施の形態の製造方法を用いて作成した電子部品を二次実装した電子部品搭載装置を用いて、上記と同じ評価方法により電気接続の信頼性の確認テストを行った。また、比較例として、図１８に示す従来の電子部品を二次実装した電子部品搭載装置を用いた点も同じである。
　本実施の形態と、上記第５の実施の形態との相違点は、ビアホール導体１３４、３３４（図１，図１８参照）の直径と、その長さを、表１に示す通り、様々な値に変えた電子部品を作製し、評価した点である。
Figure JPOXMLDOC01-appb-T000001
　ここで、表１は、ビアホール導体１３４、３３４の直径に対する長さの比（長さ（μｍ）／直径（μｍ）：以下、これを単にアスペクト比と呼ぶ）が１～６の範囲内になるように作製した電子部品における、ビアホール導体の長さと直径との組み合わせを示している。尚、ビアホール導体の長さは、絶縁性樹脂シート層の厚みと同じであるとして表した。
　例えば、表１の最も左の縦列は、ビアホール導体の直径（１００、１５０、１８０、２００、２５０（μｍ））が５通りに設定されていることを示している。更にその右側の欄は、絶縁性樹脂シート層の厚みを示している。
　例えば、表１の左から５つ目の縦列の欄は、最左列のビアホール導体の５通りの直径との組み合わせにより、アスペクト比が２となる様に設定された、絶縁性樹脂シート層の厚み（２００、３００、３６０、４００、５００（μｍ））が５通り示されている。他の欄も同様である。
　表２は、第１の実施の形態の製造方法を用いて作成した電子部品を二次実装した電子部品搭載装置の評価結果を示し、表３は、比較例の電子部品搭載装置の評価結果を示す。○印は電気接続の信頼性に問題が無かったことを示し、×印は問題があったことを示す。
　ここで、表１と表２の見方を説明する。例えば、表１から、アスペクト比が４のサンプルの内（右端から３つ目の縦列を参照）、ビアホール導体の直径が１５０μｍに設定されたサンプルは、対応する絶縁性樹脂シート層の厚みが６００μｍであることが分かる。そして、そのサンプルの評価結果は、表２で、右端から３つ目の縦列の対応位置に○印（アスペクト比が４の縦列の上から２つ目の○印）が記入されていることから、信頼性に問題が無かったことが分かる。
　尚、表２において、空白欄は、評価の確認テストを実施しなかったことを示しているが、上記確認結果から判断して、空白欄にも全て○印が入るものと推定出来る。
Figure JPOXMLDOC01-appb-T000002
　また、比較例の表３からは、アスペクト比が１～１．２５の範囲では、評価結果として全て○印になっており、信頼性に問題が無かったが、それ以上の全てのアスペクト比では、信頼性に問題が生じたことが分かる。
Figure JPOXMLDOC01-appb-T000003
　以上の結果から、本実施の形態では、本発明の製造方法を適用した電子部品によれば、従来の電子部品では実現出来なかったアスペクト比１．５～６を実現出来ることが確認できた。
　即ち、積層体において、回路部品などを絶縁性樹脂シート層に埋め込む構成の場合、ビアホール導体の長さが長くなり、アスペクト比が大きくなる。しかし、この様な場合でも、本発明の製造方法を適用した電子部品によれば、セラミック基板１０１をコアとして積層体１４５の上下面にセラミックベース１５１を配置して加圧加熱する工程を採用したことにより、ビアホール導体自体の不良や位置ずれ等が低減されて、電気接続の信頼性が大幅に向上するという格別の効果を発揮する。
　尚、セラミック基板１０１（厚みをｔ３とする）をコアとして、その両側に第１の絶縁性樹脂シート層（厚みをｔ１とする）（図１（ｉ）の１３５ａ参照）と第２の絶縁性樹脂シート層を積層（厚みをｔ２とする）（図１（ｉ）の１３５ｂ参照）した構成の本発明の電子部品（例えば、図１（ｉ）の１３５ａ，１３５ｂ参照）によれば、応力バランスが改善されるので、電子部品の反りが低減されて、マザー基板への二次実装性、そして二次実装後の電気接続信頼性向上という効果を発揮する。その場合、ｔ３≦ｔ１，ｔ３≦ｔ２の関係を満たすことが好ましい。
　尚、上記実施の形態では、本発明の電子部品の製造方法として、セラミック基板の両面に絶縁性樹脂シートを積層し、且つ、そのセラミック基板をコアとして積層体の上下面からセラミック板を配置して、加圧加熱を行う場合について説明した。しかしこれに限らず例えば、絶縁性樹脂シートはセラミック基板の片面にのみ積層する構成でも良い。この場合、電子部品の反りが発生する可能性はあるが、ビアホール導体の歪みが抑制されるので、部品全体としては、従来に比べて電気接続の信頼性が向上するという効果を発揮する。
　また、上記実施の形態では、本発明の電子部品の製造方法として、積層体を一体化した後で、所定寸法に切断して複数個の電子部品を得る切断工程を備えた場合について説明した。しかしこれに限らず例えば、切断工程を有さず、電子部品を一個ずつ製造する構成にも本発明は適用できる。
　また、上記実施の形態では、第２の絶縁性樹脂シート層に第３の配線パターン、又は、金属箔（導電性膜層）を積層した場合について説明した。しかし、これに限らず例えば、第２の絶縁性樹脂シート層に第３の配線パターンを有した樹脂多層基板層を積層した構成でも良い。
　また、上記実施の形態では、第１又は第２の絶縁性樹脂シート層の何れかに回路部品が内蔵されている例としては、第２の絶縁性樹脂シート層に回路部品が内蔵されている場合を説明した（図５参照）。しかし、これに限らず例えば、第１の絶縁性樹脂シート層に回路部品が内蔵されており、セラミック基板上に形成された第１の配線パターンと電気的接続がされている構成でも良い。
　尚、本実施例１では、二次実装面の配線パターンを転写パターンとしたが、多層フレキ基板でも良い。また、回路部品の実装面は片面でも良い。
　このように本発明の電子部品は、セラミック基板の両面に絶縁性樹脂シートと配線パターンが形成された基材の積層体を、加圧加熱して一体化する際に、積層体の上下面にセラミックベースを配置することで、異種積層構成に起因するビアホール導体の歪み、及び、電子部品の反りを低減し、二次実装の電気接続信頼性を高める効果がある。
　本発明にかかる電子部品、及び電子部品の製造方法は、セラミック基板を含む異種積層構造において、耐衝撃性に優れ、インナービア接続および、二次実装の電気接続信頼性の高い電子部品を提供することが出来るという効果を有し、セラミック基板と樹脂材料との異種材料を積層した部品内蔵構造を有する電子部品とその製造方法等として有用である。
　１０１、３０１　セラミック基板
　１０３　配線パターンを有するセラミック基板
　１０４，３３３　実装セラミック基板
　１０２ａ、１０２ｂ、３０２ａ、３０２ｂ　配線パターン
　１１１ａ～１１１ｃ、１１４ａ～１１４ｂ、３１１ａ～３１１ｃ　回路部品
　１１２、１１３、３１２　半導体素子
　１２１　転写形成材
　１２３、３２３　転写形成材のキャリア層
　１２４、３２４　転写形成材の配線パターン
　１２５　配線パターンが形成された転写形成材
　１２６　樹脂多層基板（樹脂多層基板層）
　１２７　樹脂多層基板のコア材
　１３１　絶縁性樹脂シート
　１３１ａ　絶縁性樹脂シート（第１の絶縁性樹脂シート層）
　１３１ｂ　絶縁性樹脂シート（第２の絶縁性樹脂シート層）
　１３４、３３４　ビアホール導体
　１３５ａ　ビアホール導体を有する絶縁性樹脂シート（ビアホール導体を有する第１の絶縁性樹脂シート層）
　１３５ｂ　ビアホール導体を有する絶縁性樹脂シート（ビアホール導体を有する第２の絶縁性樹脂シート層）
　１４１　金属箔（導電性膜層）
　１５１　セラミックベース
　１５２、３５２　クッション材
　１４３、３４３　電子部品母材
　１２６　樹脂多層基板
　１５３、３５３　加熱プレート
　３５６　金属プレート

Claims (7)

  1. 　第１の配線パターンを有するセラミック基板と、
    　前記セラミック基板の第１の主面に接着された、導電性樹脂組成物を含むビアホール導体を有した第１の絶縁性樹脂シート層と、
    　前記第１の絶縁性樹脂シート層に接着された、前記ビアホール導体により前記第１の配線パターンと電気的に接続された第２の配線パターンまたは、前記第２の配線パターンを有する樹脂多層基板層と、
    　前記セラミック基板の第２の主面に接着された第２の絶縁性樹脂シート層とを備えた、電子部品。
  2. 　前記ビアホール導体の径に対する長さの比（長さ／径）が、１．５以上で６以下の範囲内にある、請求項１に記載の電子部品。
  3. 　前記セラミック基板の前記第１の主面および前記第２の主面の少なくとも一方に、前記第１又は第２の絶縁性樹脂シート層に内蔵された状態で、前記第１の配線パターンに実装された回路部品をさらに備えた、請求項１または２に記載の電子部品。
  4. 　前記回路部品が半導体素子を含む、請求項３記載の電子部品。
  5. 　前記第２の絶縁性樹脂シート層は、前記導電性樹脂組成物を含むビアホール導体を有しており、
    　前記第２の絶縁性樹脂シート層に接着された第３の配線パターンまたは、前記第３の配線パターンを有した樹脂多層基板層または、導電性膜層を備え、
    　前記ビアホール導体によって前記セラミック基板層の前記第１の配線パターンと、前記第３の配線パターンまたは前記導電性膜層とが電気的に接続された、請求項１～４の何れか一つに記載の電子部品。
  6. 　前記第３の配線パターンに回路部品を実装した、請求項５に記載の電子部品。
  7. 　前記第１の絶縁性樹脂シート層の厚み、及び前記第２の絶縁性樹脂シート層の厚みは、前記セラミック基板の厚みと同一又はそれ以上の厚みである、請求項１～６の何れか一つに記載の電子部品。
PCT/JP2009/001900 2008-05-13 2009-04-24 電子部品 WO2009139121A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008125539A JP2011151048A (ja) 2008-05-13 2008-05-13 電子部品の製造方法および電子部品
JP2008-125539 2008-05-13

Publications (1)

Publication Number Publication Date
WO2009139121A1 true WO2009139121A1 (ja) 2009-11-19

Family

ID=41318498

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/001900 WO2009139121A1 (ja) 2008-05-13 2009-04-24 電子部品

Country Status (2)

Country Link
JP (1) JP2011151048A (ja)
WO (1) WO2009139121A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012165530A1 (ja) * 2011-06-03 2012-12-06 株式会社村田製作所 多層基板の製造方法および多層基板
WO2018031214A1 (en) * 2016-08-10 2018-02-15 Qualcomm Incorporated Land grid array (lga) packaging of passive-on-glass (pog) structure

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5477372B2 (ja) * 2009-03-11 2014-04-23 日本電気株式会社 機能素子内蔵基板、及びその製造方法、並びに電子機器
JP5977051B2 (ja) * 2012-03-21 2016-08-24 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
DE102017209366A1 (de) * 2017-06-02 2018-12-06 Conti Temic Microelectronic Gmbh Elektrische Komponente und Verfahren zu deren Herstellung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347846A (ja) * 2002-05-22 2003-12-05 Murata Mfg Co Ltd 温度補償型水晶発振器
JP2004056112A (ja) * 2002-05-30 2004-02-19 Matsushita Electric Ind Co Ltd 回路部品、回路部品実装体、および回路部品内蔵モジュールと、回路部品実装体および回路部品内蔵モジュールの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347846A (ja) * 2002-05-22 2003-12-05 Murata Mfg Co Ltd 温度補償型水晶発振器
JP2004056112A (ja) * 2002-05-30 2004-02-19 Matsushita Electric Ind Co Ltd 回路部品、回路部品実装体、および回路部品内蔵モジュールと、回路部品実装体および回路部品内蔵モジュールの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012165530A1 (ja) * 2011-06-03 2012-12-06 株式会社村田製作所 多層基板の製造方法および多層基板
US9451700B2 (en) 2011-06-03 2016-09-20 Murata Manufacturing Co., Ltd. Method for producing multi-layer substrate and multi-layer substrate
WO2018031214A1 (en) * 2016-08-10 2018-02-15 Qualcomm Incorporated Land grid array (lga) packaging of passive-on-glass (pog) structure
US10361149B2 (en) 2016-08-10 2019-07-23 Qualcomm Incorporated Land grid array (LGA) packaging of passive-on-glass (POG) structure

Also Published As

Publication number Publication date
JP2011151048A (ja) 2011-08-04

Similar Documents

Publication Publication Date Title
US7378745B2 (en) Package substrate for a semiconductor device having thermoplastic resin layers and conductive patterns
US10009992B2 (en) PCB hybrid redistribution layer
EP1304742B1 (en) Method for producing a component built-in module
US7394663B2 (en) Electronic component built-in module and method of manufacturing the same
KR19980064661A (ko) 프린트배선기판과 전자구성부품
US20110074046A1 (en) Printed wiring board and manufacturing method thereof
US7089660B2 (en) Method of fabricating a circuit board
WO2009139121A1 (ja) 電子部品
KR20130001143A (ko) 프린트 배선판 및 프린트 배선판의 제조 방법
KR20100032452A (ko) 전자 부품 실장 장치 및 그 제조 방법
WO2004049437A1 (en) Crack resistant interconnect module
JP2004274035A (ja) 電子部品内蔵モジュールとその製造方法
JP2006261387A (ja) モジュールとその製造方法
JP4694007B2 (ja) 三次元実装パッケージの製造方法
EP1890524A1 (en) Multilayer printed wiring board and method for manufacturing same
JP2011119616A (ja) プリント配線基板の製造方法、プリント配線基板、および電子装置
JP5010681B2 (ja) 配線基板及びその製造方法
JP2006186058A (ja) 部品内蔵モジュールとその製造方法
JP2010283300A (ja) 突起電極付き配線基板及び突起電極付き配線基板の製造方法
JP4324732B2 (ja) 半導体装置の製造方法
US10314166B2 (en) Printed wiring board
JP2020198432A (ja) プリント配線板装置およびその製造方法
JP6313804B2 (ja) 部品内蔵基板
JP2008205124A (ja) 電子部品内蔵型配線基板及びその製造方法
JP2007258635A (ja) 部品内蔵基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09746328

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09746328

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP