KR20130001143A - 프린트 배선판 및 프린트 배선판의 제조 방법 - Google Patents

프린트 배선판 및 프린트 배선판의 제조 방법 Download PDF

Info

Publication number
KR20130001143A
KR20130001143A KR20120066569A KR20120066569A KR20130001143A KR 20130001143 A KR20130001143 A KR 20130001143A KR 20120066569 A KR20120066569 A KR 20120066569A KR 20120066569 A KR20120066569 A KR 20120066569A KR 20130001143 A KR20130001143 A KR 20130001143A
Authority
KR
South Korea
Prior art keywords
layer
resin insulating
core substrate
buildup layer
insulating layer
Prior art date
Application number
KR20120066569A
Other languages
English (en)
Inventor
나오히코 야지마
Original Assignee
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이비덴 가부시키가이샤 filed Critical 이비덴 가부시키가이샤
Publication of KR20130001143A publication Critical patent/KR20130001143A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]

Abstract

프린트 배선판을 제조하는 방법은, 제 1 코어 기판 및 제 2 코어 기판을 적층하는 단계, 제 1 코어 기판의 표면 상에 제 1 상부 빌드업 레이어를 형성하는 단계, 제 2 코어 기판의 표면 상에 제 2 상부 빌드업 레이어를 형성하는 단계, 제 1 코어 기판 및 제 2 코어 기판을 서로 분리하는 단계, 제 1 코어 기판 상에 형성된 제 1 상부 빌드업 레이어 및 제 2 코어 기판 상에 형성된 제 2 상부 빌드업 레이어를 적층하는 단계, 제 1 코어 기판의 반대편 표면 상에 제 1 하부 빌드업 레이어를 형성하는 단계, 제 2 코어 기판의 반대편 표면 상에 제 2 하부 빌드업 레이어를 형성하는 단계, 및 제 1 상부 빌드업 레이어 및 제 2 상부 빌드업 레이어를 분리하는 단계를 포함한다.

Description

프린트 배선판 및 프린트 배선판의 제조 방법{PRINTED WIRING BOARD AND METHOD FOR MANUFACTURING PRINTED WIRING BOARD}
본 출원은 2011 년 6월 24일 출원된 미국 출원 제 61/500,913 호에 기초하고 있고, 이에 대해 우선권의 이익을 주장하며, 그 전체 내용들은 본원에 참조에 의해 통합된다.
본 발명은 코어 (core) 기판의 양 표면 상에 빌드업 레이어 (buildup layer) 를 갖는 프린트 배선판 및 프린트 배선판을 제조하는 방법에 관한 것이다.
일본 공개특허공보 제 2010-87524 호에서, 빌드업 방법을 이용하여 보강 기판 상에 적층 배선 섹션이 형성되고, 보강 기판으로부터 적층 배선 섹션을 제거함으로써 프린트 배선판이 제조된다. 일본 공개특허공보 제 2004-95851 호는 도 1, 도 6, 및 도 9 에서, 코어 기판의 상부 및 하부 표면들 상에 빌드업 레이어를 형성하는 것을 설명하고 있다. 또한, 절연 레이어들의 수는 코어 기판의 상부 및 하부 표면들 상에서 동일하다. 이들 공개공보의 전체 내용들은 참조에 의해 본원에 통합된다.
본 발명의 일 양태에 따르면, 프린트 배선판을 제조하는 방법은, 제 1 코어 기판 및 제 2 코어 기판을 적층하는 단계, 제 1 코어 기판의 표면 상에 제 1 상부 빌드업 레이어를 형성하는 단계, 제 2 코어 기판의 표면 상에 제 2 상부 빌드업 레이어를 형성하는 단계, 제 1 코어 기판 및 제 2 코어 기판을 서로 분리하는 단계, 제 1 코어 기판 상에 형성된 제 1 상부 빌드업 레이어 및 제 2 코어 기판 상에 형성된 제 2 상부 빌드업 레이어를 적층하는 단계, 제 1 코어 기판의 반대편 표면 상에 제 1 하부 빌드업 레이어를 형성하는 단계, 제 2 코어 기판의 반대편 표면 상에 제 2 하부 빌드업 레이어를 형성하는 단계, 및 제 1 상부 빌드업 레이어 및 제 2 상부 빌드업 레이어를 분리하는 단계를 포함한다.
본 발명의 다른 양태에 따르면, 프린트 배선판은, 제 1 표면 및 그 제 1 표면의 반대 측의 제 2 표면을 갖는 코어 기판, 코어 기판의 제 1 표면 상에 형성되고 최외곽 수지 절연 레이어를 갖는 상부 빌드업 레이어, 및 코어 기판의 제 2 표면 상에 형성되고 최외곽 수지 절연 레이어를 갖는 하부 빌드업 레이어를 갖는다. 상부 빌드업 레이어의 최외곽 수지 절연 레이어는 하부 빌드업 레이어의 최외곽 수지 절연 레이어의 재료와는 상이한 재료를 포함한다.
본 발명의 또 다른 양태에 따르면, 프린트 배선판은, 제 1 표면 및 그 제 1 표면의 반대 측의 제 2 표면을 갖는 코어 기판, 코어 기판의 제 1 표면 상에 형성되고 수지 절연 레이어들을 포함하는 상부 빌드업 레이어, 및 코어 기판의 제 2 표면 상에 형성되고 하나 이상의 수지 절연 레이어를 포함하는 하부 빌드업 레이어를 갖는다. 상부 빌드업 레이어 내의 수지 절연 레이어들은 최외곽 수지 절연 레이어를 포함하고, 하부 빌드업 레이어 내의 수지 절연 레이어 또는 레이어들은 최외곽 수지 절연 레이어를 포함하며, 상부 빌드업 레이어 내의 수지 절연 레이어들은 하부 빌드업 레이어 내의 수지 절연 레이어 또는 레이어들 보다 많은 수의 레이어들을 갖는다.
다음의 상세한 설명을 첨부 도면과 함께 고려하여 참조함으로써 본 발명의 더욱 완전한 이해와 본 발명의 수반되는 많은 이점들이 더 잘 이해되게 됨으로써 쉽게 획득될 것이다.
도 1(A) - 1(F) 는 본 발명의 제 1 실시형태에 따라 프린트 배선판을 제조하는 방법을 나타내는 단계들의 도면들이다.
도 2(A) - 2(D) 는 제 1 실시형태에 따라 프린트 배선판을 제조하는 방법을 나타내는 단계들의 도면들이다.
도 3(A) - 3(C) 는 제 1 실시형태에 따라 프린트 배선판을 제조하는 방법을 나타내는 단계들의 도면들이다.
도 4(A) - 4(C) 는 제 1 실시형태에 따라 프린트 배선판을 제조하는 방법을 나타내는 단계들의 도면들이다.
도 5(A) - 5(B) 는 제 1 실시형태에 따라 프린트 배선판을 제조하는 방법을 나타내는 단계들의 도면들이다.
도 6(A) - 6(B) 는 제 1 실시형태에 따라 프린트 배선판을 제조하는 방법을 나타내는 단계들의 도면들이다.
도 7(A) - 7(B) 는 제 1 실시형태에 따라 프린트 배선판을 제조하는 방법을 나타내는 단계들의 도면들이다.
도 8(A) - 8(B) 는 제 1 실시형태에 따라 프린트 배선판을 제조하는 방법에서의 단계 및 프린트 배선판을 나타내는 도면들이다.
도 9(A) - 9(B) 는 제 1 실시형태에 따른 프린트 배선판의 적용된 예들이다.
도 10(A) - 10(B) 는 제 1 실시형태의 변형예에 따라 프린트 배선판을 제조하는 방법을 나타내는 단계들의 도면들이다.
도 11(A) - 11(B) 는 제 1 실시형태의 변형예에 따라 프린트 배선판을 제조하는 방법을 나타내는 단계들의 도면들이다.
도 12 는 제 1 실시형태의 변형예에 사용될 프리프레그 (prepreg) 의 평면도이다.
도 13(A) - 13(D) 는 제 2 실시형태에 따라 프린트 배선판을 제조하는 방법을 나타내는 단계들의 도면들이다.
도 14(A) - 14(C) 는 제 2 실시형태에 따라 프린트 배선판을 제조하는 방법을 나타내는 단계들의 도면들이다.
도 15(A) - 15(C) 는 제 2 실시형태에 따라 프린트 배선판을 제조하는 방법을 나타내는 단계들의 도면들이다.
도 16 은 제 2 실시형태에 따라 프린트 배선판을 제조하는 방법을 나타내는 단계들의 도면이다.
도 17(A) - 17(B) 는 제 2 실시형태에 따라 프린트 배선판을 제조하는 방법을 나타내는 단계들의 도면들이다.
도 18(A) - 18(B) 는 제 2 실시형태에 따라 프린트 배선판을 제조하는 방법을 나타내는 단계들의 도면들이다.
도 19(A) - 19(B) 는 제 2 실시형태에 따라 프린트 배선판을 제조하는 방법을 나타내는 단계들의 도면들이다.
도 20(A) - 20(B) 는 제 2 실시형태에 따른 프린트 배선판 및 그것의 적용된 예를 나타내는 도면들이다.
도 21 은 프린트 배선판의 뒤틀림 (warping) 을 나타내기 위한 도면이다.
도 22(A) - 22(C) 는 코어 기판을 제조하는 방법 및 그 코어 기판을 나타내는 도면들이다.
이제 실시형태들을 첨부 도면들을 참조하여 설명할 것이고, 이 도면들에서 동일한 참조 부호들은 다양한 도면들 전체에 걸쳐 대응 또는 동일한 엘리먼트들을 표시한다.
제 1 실시형태
도 8(B) 는 본 발명의 제 1 실시형태에 따른 프린트 배선판 (10) 의 단면도를 나타낸다. 도 9(A) 는 솔더 범프 (solder bump) 들을 갖는 프린트 배선판 (10X) 을 나타낸다. 도 9(B) 는 프린트 배선판 (10) 의 적용된 예이다. 프린트 배선판 (10) 은, 코어 기판 (30), 코어 기판의 제 1 표면 (30F) 상에 형성된 상부 빌드업 레이어 (제 1 빌드업 레이어) (50A), 및 코어 기판의 제 2 표면 (30S) 상에 형성된 하부 빌드업 레이어 (제 2 빌드업 레이어) (50B) 를 갖는다. 도전성 레이어 (22U) 는 절연성 기판 (수지 기판) (20) 의 제 1 표면 (30F) 상에 형성된다. 도전성 레이어 (22U) 는 도전성 회로 (34A) 및 스루-홀 (through-hole) 도체 상의 커버 회로 (29U) 를 갖는다. 도전성 레이어 (22D) 는 코어 기판 (30) 의 제 2 표면 상에 형성된다. 도전성 레이어 (22D) 는 도전성 회로 (34B) 및 스루-홀 도체 상의 커버 회로 (29D) 를 갖는다. 도전성 레이어 (22U) 및 도전성 레이어 (22D) 는 스루-홀 도체 (36) 에 의해 접속된다. 코어 기판 (30) 에는 절연성 기판 (20), 절연성 기판 상의 도전성 레이어들 (22U, 22D), 및 스루-홀 도체 (36) 가 형성된다. 코어 기판의 제 1 표면은 절연성 기판의 제 1 표면에 대응하고, 코어 기판의 제 2 표면은 절연성 기판의 제 2 표면에 대응한다.
제 1 빌드업 레이어는 코어 기판 상의 수지 절연 레이어 (50U) 및 수지 절연 레이어 (50U) 상의 최외곽 수지 절연 레이어 (150U) 를 갖는다. 또한, 제 1 빌드업 레이어는 수지 절연 레이어 (50U) 상의 도전성 레이어 (58U) 및 최외곽 수지 절연 레이어 (150U) 상의 도전성 레이어 (158U) 를 갖는다. 도전성 레이어 (58U) 는 도전성 회로 (58M) 및 비아 랜드 (via land; 58L) 를 포함한다. 수지 절연 레이어 (50U) 는 비아 도체 (60U) 를 갖고, 도전성 레이어 (22U) 와 도전성 레이어 (58U) 는 비아 도체 (60U) 에 의해 접속된다. 또한, 최외곽 수지 절연 레이어 (150U) 는 비아 도체 (160U) 를 갖고, 도전성 레이어 (58U) 및 도전성 레이어 (158U) 는 비아 도체 (160U) 에 의해 접속된다. 도전성 레이어 (158U) 는 비아 랜드 (158L) 를 포함한다.
제 2 빌드업 레이어는 코어 기판 상의 최외곽 수지 절연 레이어 (150D) 및 최외곽 수지 절연 레이어 (150D) 상의 도전성 레이어 (258D) 를 갖는다. 도전성 레이어 (258D) 는 도전성 회로 (258) 및 비아 랜드 (258L) 를 포함한다. 최외곽 수지 절연 레이어 (150D) 는 비아 도체 (260D) 를 갖고, 코어 기판 상의 도전성 레이어 (22D) 와 도전성 레이어 (258D) 는 비아 도체 (260D) 에 의해 접속된다.
제 1 실시형태에서, 솔더 레지스트 (solder resist; 70) 는, 마더보드와의 접속을 위한 단자 (260T) 를 노출시키도록 제 2 빌드업 레이어 상에 형성된다. 솔더 레지스트는 제 1 빌드업 레이어 상에는 형성되지 않는다. 제 1 빌드업 레이어의 최외곽 수지 절연 레이어 (150U) 의 상부 표면은 노출된다. 비아 도체 (160U) 및 비아 도체를 둘러싸는 비아 랜드 (158L) 는 IC 칩을 탑재하기 위한 패드로서 기능한다. 제 1 실시형태에서 제 1 빌드업 레이어의 최외곽 수지 절연 레이어 (150U) 상에는 도전성 회로가 형성되지 않고, 비아 랜드들을 이용하여 도전성 레이어 (158U) 만이 형성된다.
제 1 빌드업 레이어 내의 수지 절연 레이어들의 수는 제 2 빌드업 레이어 내의 수지 절연 레이어들의 수보다 많기 때문에, 프린트 배선판 (10) 은 도 21 에 도시된 바와 같이 뒤틀릴 수도 있다. 제 2 빌드업 레이어 상에 솔더-레지스트 레이어를 형성함으로써, 도 21 에 도시된 바와 같은 뒤틀림이 감소된다.
솔더 범프 (76A) 가 패드 상에 형성되고, 솔더 범프 (76B) 가 단자 상에 형성된다 (도 9(A) 참조). 상부 빌드업 레이어는 제 1 빌드업 레이어에 대응하고, 하부 빌드업 레이어는 제 2 빌드업 레이어에 대응한다. 제 1 실시형태에 따른 프린트 배선판에서, 수지 절연 레이어들의 수들은 제 1 빌드업 레이어와 제 2 빌드업 레이어에서 상이하다. 그 다음, IC 칩 (90) 이 제 1 빌드업 레이어 상에 탑재되고, 프린트 배선판 (10) 은 제 2 빌드업 레이어 상에 형성된 단자 (260T) 를 통해 마더보드 상에 탑재된다. IC 칩이 제 1 빌드업 레이어 상에 탑재되기 때문에, 제 1 빌드업 레이어에 형성된 배선들 및 비아 도체들의 수들은 제 2 빌드업 레이어에 형성된 배선들 및 비아 도체들의 수들보다 많다.
제 1 실시형태에서, 수지 절연 레이어들의 수는 배선들 및 비아 도체들의 필요한 수들에 따라 결정된다. 제 1 빌드업 레이어 내의 수지 절연 레이어들의 수는 제 2 빌드업 레이어 내의 수지 절연 레이어들의 수보다 많다. 제 1 실시형태에서의 프린트 배선판의 제 2 빌드업 레이어에서 강도가 향상된다. 그 결과, 제 1 실시형태에 따른 프린트 배선판은 더 높은 마더보드와의 접속 신뢰성을 갖는다. 프린트 배선판이 얇은 경우 전력이 IC 칩에 빨리 공급되기 때문에, 제 1 실시형태에 따른 프린트 배선판은 고속 IC 칩을 탑재하기 위한 프린트 배선판에 적합하다. 또한, 수지 절연 레이어들의 수가 적기 때문에, 프린트 배선판에서 뒤틀림 (warping) 또는 기복 (undulation) 이 감소된다. 또한, 상부 빌드업 레이어를 평평하게 만들기 쉽기 때문에, IC 칩의 탑재 신뢰성이 향상된다.
제 1 빌드업 레이어 내의 수지 절연 레이어들의 수와 제 2 빌드업 레이어 내의 수지 절연 레이어들의 수 간의 차이는 1 인 것이 바람직하다. 이 차이가 2 이상인 경우, 코어 기판의 상부 및 하부 표면들이 불균형하게 되고, 회로를 설계하는 것이 어렵게 될 수도 있다.
제 1 빌드업 레이어가 IC 칩에 접속되고 제 2 빌드업 레이어가 마더보드에 접속되기 때문에, 제 1 빌드업 레이어의 최외곽 수지 절연 레이어의 재료는 제 2 빌드업 레이어의 최외곽 수지 절연 레이어의 재료와 상이한 것이 바람직하다. 제 1 빌드업 레이어의 최외곽 수지 절연 레이어의 열팽창 계수 (CTE) 및 탄성률과 같은 물리적 특성들은 IC 칩의 그러한 물리적 특성들에 보다 가까운 것이 바람직하고, 제 2 빌드업 레이어의 최외곽 수지 절연 레이어의 열팽창 계수 (CTE) 및 탄성률과 같은 물리적 특성들은 마더보드의 그러한 물리적 특성들에 보다 가까운 것이 바람직하다. 프린트 배선판 (10) 과 IC 칩 사이 및 프린트 배선판 (10) 과 마더보드 사이의 접속 신뢰성이 향상된다. 또한, 프린트 배선판 (10) 의 수지 절연 레이어들 및 도전성 레이어들에서 금 (cracking) 은 좀처럼 발생하지 않는다. 따라서, 제 1 빌드업 레이어의 최외곽 수지 절연 레이어의 CTE 는 제 2 빌드업 레이어의 최외곽 수지 절연 레이어의 CTE 보다 더 낮은 것은 바람직하다. 제 1 빌드업 레이어의 최외곽 수지 절연 레이어의 탄성률은 제 2 빌드업 레이어의 최외곽 수지 절연 레이어의 탄성률보다 더 큰 것이 바람직하다. 구체적으로, 제 1 빌드업 레이어의 최외곽 수지 절연 레이어는 유리 섬유 직물과 같은 보강 (reinforcing) 재료를 포함하고, 제 2 빌드업 레이어의 최외곽 수지 절연 레이어는 유리 섬유 직물과 같은 보강 재료를 포함하지 않는다. S-글래스 (S-glass) 가 유리 섬유 직물의 재료로서 바람직하다. 다르게는, 제 1 및 제 2 빌드업 레이어들의 최외곽 수지 절연 레이어들은 실리카와 같은 무기 입자들을 포함할 수도 있고, 제 1 빌드업 레이어의 최외곽 수지 절연 레이어 내의 실리카의 양은 제 2 빌드업 레이어의 최외곽 수지 절연 레이어 내의 실리카의 양보다 많다. 제 1 빌드업 레이어의 최외곽 수지 절연 레이어 내의 무기 입자들은 보다 큰 직경의 무기 입자들 및 보다 작은 직경의 무기 입자들을 포함하는 것이 바람직한 반면, 제 2 빌드업 레이어의 최외곽 수지 절연 레이어 내의 무기 입자들은 보다 큰 직경의 무기 입자들 또는 보다 작은 직경의 무기 입자 중 어느 일방을 포함하는 것이 바람직하다. 무기 입자들의 양은 제 1 빌드업 레이어의 최외곽 수지 절연 레이어 내에서 증가한다. 여기서, 직경은 평균 입자 직경들을 나타내고, 보다 작은 직경은 0.05μm 내지 0.5μm 의 범위 내인 것이 바람직하고, 보다 큰 직경은 1μm 내지 10μm 의 범위 내인 것이 바람직하다.
제 1 빌드업 레이어의 최외곽 수지 절연 레이어는 전술한 바와 같은 보강 재료 및 무기 입자들을 포함할 수도 있다. 코어 기판 (30) 의 수지 기판 (20) 은 유리 섬유 직물과 같은 보강 재료를 포함한다. E-글래스 (E-glass) 가 보강 재료로서 선호된다. 제 1 빌드업 레이어 내의 수지 절연 레이어가 S-글래스로 이루어진 보강 재료를 포함하고, 코어 기판의 절연성 기판은 E-글래스로 이루어진 보강 재료를 포함하며, 제 2 빌드업 레이어 내의 수지 절연 레이어는 보강 재료를 포함하지 않는 경우, 물리적 특성들은 제 1 빌드업 레이어, 코어 기판 및 제 2 빌드업 레이어에서 그 순서대로 IC 칩의 물리적 특성들에서부터 마더보드의 물리적 특성들로 변화한다. 따라서, 프린트 배선판과 IC 칩 사이 및 프린트 배선판과 마더보드 사이의 접속 신뢰성이 향상된다. 절연성 기판은 무기 입자들을 더 포함할 수도 있다.
제 1 빌드업 레이어 내의 수지 절연 레이어들 중에서, 최외곽 수지 절연 레이어 이외의 수지 절연 레이어는 보강 재료를 포함하거나 포함하지 않을 수도 있다. S-글래스로 이루어진 보강 재료가 보강 재료로서 선호된다. 최외곽 수지 절연 레이어 이외의 수지 절연 레이어가 보강 재료를 포함하는 경우, 제 1 빌드업 레이어의 물리적 특성들이 IC 칩의 물리적 특성들에 보다 가깝게 되고, IC 칩과 프린트 배선판 (10) 사이의 접속 신뢰성을 향상시킨다. 최외곽 수지 절연 레이어 이외의 수지 절연 레이어가 보강 재료를 포함하지 않는 경우, 미세 비아 도체들 (60μm 이하의 비아 도체들) 이 최외곽 수지 절연 레이어 이외의 수지 절연 레이어에 형성된다. 제 1 빌드업 레이어 내의 수지 절연 레이어들의 수가 더 작을 수 있기 때문에, 더 적은 뒤틀림 가능성을 갖는 얇은 프린트 배선판 (10) 이 획득된다. 도 8(B) 에서, 코어 재료 없이 ABF 수지 (상표명: 아지노모도 (Ajinomoto) 에 의해 만들어진 ABF-45SH) 로 이루어진 수지 절연 레이어 (50U) 가 코어 기판 (30) 의 제 1 표면 (30F) 상에 형성된다. 최외곽 수지 절연 레이어 (150U) 는 S-글래스 보강 재료 및 무기 입자들을 포함한다.
코어 기판의 수지 기판 (20) 및 최외곽 수지 절연 레이어 (150) 에 포함된 보강 재료로서, 유리 섬유 직물 외에도 아라미드 (aramid) 섬유가 리스트될 수도 있다. 제 1 빌드업 레이어의 최외곽 수지 절연 레이어 (150) 내에 포함된 보강 재료 (코어 재료) 및 무기 입자들 때문에, 열팽창 계수가 IC 칩 (90) 에 보다 더 가깝게 된다.
제 2 빌드업 레이어의 CTE 는 코어 기판의 CTE 보다 더 크다. 제 1 빌드업 레이어의 CTE 는 코어 기판의 CTE 보다 더 낮다. 제 2 빌드업 레이어의 탄성률은 코어 기판의 탄성률보다 더 낮다. 제 1 빌드업 레이어의 탄성률은 코어 기판의 탄성률보다 더 높은 것이 바람직하다. 코어 기판의 탄성률 및 CTE 는 경화된 수지 기판 (20) 에서 획득된 값들이다.
제 1 실시형태의 프린트 배선판 (10) 에서, 위에 IC 칩 (90) 을 탑재하기 위한 제 1 빌드업 레이어 (50A) 내의 수지 절연 레이어들의 수는 제 2 빌드업 레이어 (50B) 내의 수지 절연 레이어들의 수보다 더 많다. 따라서, 수지 절연 레이어들의 경화 수축으로 인해, 프린트 배선판 (10) 은 실온에서 수십 미크론만큼 뒤틀리기 쉽다. 뒤틀림의 방향은 도 21 에 도시되어 있다. 도 21 에서, 프린트 배선판 (10) 은 제 1 빌드업 레이어가 상향으로 설정되도록 평평한 기판 상에 위치된다. 프린트 배선판은 프린트 배선판의 중앙 (IC 칩 탑재 위치) 이 오목해지면서 뒤틀린다. 뒤틀림의 양 (H) 은 0~50μm 이다. IC 칩이 탑재될 때 (탑재 온도), 프린트 배선판은 평평하게 되고, IC 칩은 프린트 배선판의 패드들에 단단하게 접속된다.
제 1 빌드업 레이어 (50A) 상에 솔더-레지스트가 형성되지 않기 때문에, 갭 (G) 은 프린트 배선판 (10) 과 IC 칩 (90) 사이에서 확대된다 (도 9(B) 참조). 갭은 패드와 IC 칩의 전극 사이의 거리이다. 따라서, 솔더 범프 (76A) 의 높이는 더 높게 되고, 솔더 범프 (76A) 에 의한 열적 스트레스의 흡수량이 증가한다. 따라서, IC 칩과 프린트 배선판 사이의 접속 신뢰성이 향상된다. 또한, IC 칩 (90) 과 프린트 배선판 (10) 사이에 언더필 (underfill; 88) 을 채우는 것이 더 용이하게 된다. 더 많은 수의 수지 절연 레이어들을 갖는 제 1 빌드업 레이어 (50A) 상에 솔더-레지스트가 형성되지 않는 한편, 더 적은 수지 절연 레이어들을 갖는 제 2 빌드업 레이어 (50B) 상에 솔더-레지스트 레이어 (70) 가 형성된다. 따라서, 수지 경화 수축의 양들은 코어 기판의 상부 측과 하부 측 상에서 서로 더 가깝게 된다. 프린트 배선판에서의 뒤틀림이 감소된다.
도 1 내지 도 8 은 제 1 실시형태에 따라 프린트 배선판 (10) 을 제조하는 방법을 나타낸다.
(1) 동박 적층판 (copper-clad laminate; 20α) 이 준비되고, 여기서, 3~36μm 의 두께를 갖는 동박 (copper foil; 22) 이 0.04~0.2mm 의 두께를 갖는 절연성 기판 (20) (절연성 기판 또는 수지 기판) 의 양 표면들 상에 피복된다 (도 1(A) 참조). 제 1 관통 홀 (24) 이 동박 적층판에 드릴을 이용하여 형성되고 (도 1(B) 참조), 무전해 도금 막 (25) 이 무전해 도금 처리에 의해 형성되고, 전해 도금 막 (26) 이 전해 도금 처리에 의해 형성되며, 스루-홀 도체 (36) 가 관통 홀 (24) 내에 형성된다 (도 1(C) 참조).
(2) 상업적으로 이용가능한 드라이 필름이 기판 (20) 의 양 표면들 상에 적층되고, 에칭 레지스트들 (27) 이 형성된다 (도 1(D) 참조).
(3) 그 다음, 에칭 레지스트들 (27) 로부터 노출된 부분들에 도금 막 (25, 26) 및 동박 (22) 이 에칭 용액을 이용하여 제거되고, 에칭 레지스트들 (27) 이 제거된다. 따라서, 도전성 레이어들 (22U, 22D) 이 코어 기판 상에 형성된다 (도 1(E) 참조). 코어 기판 (30) 이 완성된다. 코어 기판은 제 1 표면 (30F) 및 제 1 표면 반대편의 제 2 표면 (30S) 을 갖는다. 도전성 레이어들 (22U, 22D) 은 스루-홀 도체 (36) 의 랜드 (land; 29L) 를 포함한다.
(4) 프리프레그의 시트 (80), 2 개의 코어 기판들 (30, 30) (제 1 코어 기판 (30A) 및 제 2 코어 기판 (30B)) 및 2 개의 동박들 (82, 82) 이 준비된다. 프리프레그와 코어 기판들은 실질적으로 동일한 사이즈이고, 동박들 (82) 은 코어 기판들보다 더 작다. 하지만, 동박은 도전성 레이어 (22D) 가 형성되는 영역보다 더 크다. 동박들 (82, 82) 은 프리프레그의 양 표면들 상에 적층된다. 프리프레그는 2 개의 동박들 (82, 82) 에 의해 샌드위치된다. 코어 기판 (30) 은 2 개의 코어 기판들의 제 2 표면들 (30S) 이 서로 마주보는 방식으로 동박들 (82, 82) 및 프리프레그 (80) 를 샌드위치한다 (도 1(F) 참조). 동박들 (82) 은 도전성 레이어들 (22U, 22D) 을 커버하지만, 코어 기판들의 주변부들은 동박들로부터 노출된다. 절연성 기판들은 동박들에 의해 노출된 채로 남겨진다. 그 다음, 2 개의 코어 기판들이 프리프레그 (80) 에 의해 적층되도록 열적 압착이 수행된다 (도 2(A) 참조). 동박들로부터 노출된 절연성 기판들은 프리프레그에 의해 접착된다. 제 1 코어 기판의 절연성 기판의 주변부는 제 2 코어 기판의 절연성 기판의 주변부에 접합된다. 적층체 (100L) 가 완성된다. 코어 기판의 제 1 표면은 바깥 방향으로 향하도록 설정된다. 다음 단계들에서, 2 개의 코어 기판들이 적층된 적층체 (100L) 상에 각각의 처리가 수행된다. 따라서, 각각의 절연성 기판의 두께가 작은 경우에도, 적층체 (100L) 의 두께가 크기 때문에, 적층 단계, 레이저 단계, 패터닝 단계 등의 동안에 적층체 (100L) 에서의 뒤틀림은 경미하다. 각각의 절연성 기판의 두께가 작은 경우에도, 수지 절연성 레이어의 막 두께 및 도전성 레이어의 막 두께는 제 1 실시형태에 따라 균일하게 만들어진다. 임피던스가 제어된다. 우수한 도전성 회로가 형성된다. 빌드업 레이어들은 평평하게 만들어진다.
(5) 수지 절연 레이어 (내측 수지 절연 레이어) (50U) 가 양 코어 기판들 (30A, 30B) 의 제 1 표면들 (30F) 상에 형성된다 (도 2(B) 참조). 수지 절연 레이어 (50U) 는 실리카와 같은 무기 입자들 및 에폭시 수지와 같은 수지로 이루어진다. 수지 절연 레이어 (50U) 는 보강 재료를 더 포함할 수도 있다.
(6) 수지 절연 레이어들 (50U) 에 개구들 (51) 을 형성하기 위해 레이저가 이용된다 (도 2(C) 참조). 그 다음, 수지 절연 레이어들의 표면들은 조면화된다 (도면에는 미도시).
(7) 무전해 도금 막 (52) 이 수지 절연 레이어들 (50U) 및 개구들 (51) 의 표면들 상에 형성된다 (도 2(D) 참조).
(8) 미리결정된 패턴을 갖는 도금 레지스트 (54) 가 무전해 도금 막 (52) 상에 형성된다 (도 3(A) 참조).
(9) 전해 도금 막 (56) 이 도금 레지스트로부터 노출된 무전해 도금 막 상에 형성된다 (도 3(B) 참조).
(10) 도금 레지스트가 제거되고, 전해 도금 막 (56) 의 부분들 사이의 무전해 도금 막 (52) 이 에칭되어 제거되고, 비아 도체들 (60U) 및 도전성 레이어들 (58U) 이 형성된다 (도 3(C) 참조).
(11) 수지 절연 레이어들 (50U) 및 도전성 레이어들 (58U) 상에 최외곽 수지 절연 레이어 (150U) 가 형성된다 (도 4(A) 참조). 최외곽 수지 절연 레이어 (150U) 는 실리카와 같은 무기 입자들, S-글래스로 이루어진 유리 섬유 직물, 및 에폭시 수지로 이루어진다.
(12) 전술한 (6) ~ (10) 과 동일한 처리들에 의해, 비아 도체들 (160U) 및 비아 랜드들 (158L) 이 형성된다 (도 4(B) 참조). 최외곽 수지 절연 레이어들 (150U) 의 표면들 상에, 비아 도체들의 랜드들이 형성되지만 도전성 회로는 형성되지 않는다. 비아 도체 및 랜드로 이루어진 패드 (P) 가 형성된다. 최외곽 수지 절연 레이어들 (150U) 의 표면들 상에는 솔더-레지스트 레이어가 형성되지 않는다. 제 1 빌드업 레이어들이 코어 기판들 상에 형성되고, 중간 기판 (2000A) 이 완성된다. 제 1 코어 기판의 제 1 표면 상에 및 제 2 코어 기판의 제 1 표면 상에, 동일한 수의 수지 절연 레이어들 및 동일한 수의 도전성 레이어들을 갖도록 빌드업 레이어들이 형성된다. 중간 기판 (2000A) 이 프리프레그 (80) 에서 대칭이기 때문에, 중간 기판에서 뒤틀림은 경미하다. 위에 IC 칩을 탑재하기 위한 표면이 평평하게 만들어진다. 제 1 코어 기판의 제 1 표면 상의 내측 수지 절연 레이어는 제 2 코어 기판의 제 1 표면 상의 내측 수지 절연 레이어와 동일한 재료로 이루어지는 것이 바람직하고, 제 1 코어 기판의 제 1 표면 상의 최외곽 수지 절연 레이어는 제 2 코어 기판의 제 1 표면 상의 최외곽 수지 절연 레이어와 동일한 재료로 이루어지는 것이 바람직하다. 또한, 제 1 코어 기판의 제 1 표면 상의 내측 수지 절연 레이어 상에 형성된 도전성 레이어는 제 2 코어 기판의 제 1 표면 상의 내측 수지 절연 레이어 상에 형성된 도전성 레이어와 동일하도록 설계되는 것이 바람직하고, 제 1 코어 기판의 제 1 표면 상의 최외곽 수지 절연 레이어 상에 형성된 도전성 레이어는 제 2 코어 기판의 제 1 표면 상의 최외곽 수지 절연 레이어 상에 형성된 도전성 레이어와 동일하도록 설계되는 것이 바람직하다. 중간 기판에서 뒤틀림은 경미하다.
(13) 중간 기판은, 2 개의 코어 기판들이 분리되도록, 동박들 (82) 내부에 위치하는 도 4(B) 에서의 (X1-X1) 선들을 따라 절단된다 (도 4(C) 참조). 동박들 및 프리프레그는 코어 기판들의 제 2 표면들로부터 제거된다. 동박들 및 프리프레그는 코어 기판들에서 동시에 제거되도록 통합된다. 2 개의 편면 (single-sided) 빌드업 기판들 (BU1, BU2) 이 획득된다.
(14) 프리프레그의 시트 (180), 2 개의 동박들 (182, 182), 및 2 개의 편면 빌드업 기판들 (BU1, BU2) 이 준비된다. 프리프레그와 편면 빌드업 기판들은 실질적으로 동일한 사이즈이고, 동박들 (182) 은 편면 빌드업 기판들보다 더 작다. 2 개의 편면 빌드업 기판들, 2 개의 동박들 및 프리프레그의 시트가 적층된다. 프리프레그는 2 개의 동박들에 의해 샌드위치된다. 편면 빌드업 기판들은, 2 개의 편면 빌드업 기판들이 서로 마주보는 방식으로 동박들 (182, 182) 및 프리프레그 (180) 를 샌드위치한다 (도 5(A) 참조). 동박들 (182) 은 도전성 레이어 (158U) 를 커버하지만, 최외곽 수지 절연 레이어의 주변부들은 동박으로부터 노출된다. 최외곽 수지 절연 레이어의 주변부는 동박에 의해 노출된 채로 남겨진다. 그 다음, 프리프레그 (180) 에 의해 2 개의 편면 빌드업 기판들 (BU1, BU2) 을 적층하기 위해 열적 압착이 수행된다 (도 5(B) 참조). 동박들로부터 노출된 최외곽 수지 절연 레이어들은 프리프레그에 의해 접착된다. 제 1 편면 빌드업 기판 (BU1) 의 최외곽 수지 절연 레이어의 주변부는 제 2 편면 빌드업 기판 (BU2) 의 최외곽 수지 절연 레이어의 주변부에 접합된다. 제 2 적층체 (3000) 가 완성된다. 코어 기판의 제 2 표면은 바깥 방향으로 향하도록 설정된다. 다음 단계들에서, 2 개의 편면 빌드업 기판들이 적층된 제 2 적층체 (3000) 상에 각각의 처리가 수행된다. 따라서, 각각의 편면 빌드업 기판의 두께가 작은 경우에도, 제 2 적층체의 두께가 크기 때문에, 적층 단계, 레이저 단계, 패터닝 단계 등의 동안에 제 2 적층체에서의 뒤틀림은 경미하다. 제 1 실시형태에 따르면, 하나의 절연성 기판의 두께가 작은 경우에도, 수지 절연성 레이어의 막 두께 및 도전성 레이어의 막 두께는 균일하게 만들어진다. 임피던스가 제어된다. 우수한 도전성 회로가 형성된다. 빌드업 레이어들은 평평하게 만들어진다.
(15) 수지 절연 레이어 (150D) (최외곽 수지 절연 레이어) 가 양 코어 기판들 (30A, 30B) 의 제 2 표면들 (30S) 상에 형성된다 (도 6(A) 참조). 수지 절연 레이어의 재료로서는, 아지노모도에 의해 만들어진 ABF 가 리스트될 수도 있다.
(16) 전술한 (6) ~ (10) 과 동일한 처리들에 의해, 비아 도체들 (260D) 및 도전성 레이어들 (258) 이 형성된다 (도 6(B) 참조). 제 1 코어 기판의 제 2 표면 상의 최외곽 수지 절연 레이어는 제 2 코어 기판의 제 2 표면 상의 최외곽 수지 절연 레이어의 재료와 동일한 재료로 만들어지는 것이 바람직하다. 또한, 제 1 코어 기판의 제 2 표면 상의 최외곽 수지 절연 레이어 상에 형성된 도전성 레이어는 제 2 코어 기판의 제 2 표면 상의 최외곽 수지 절연 레이어 상에 형성된 도전성 레이어와 동일하도록 설계되는 것이 바람직하다.
(17) 개구 (71) 를 갖는 솔더-레지스트 레이어 (70) 가 최외곽 수지 절연 레이어들 (150D) 및 도전성 레이어들 (258) 상에 형성된다 (도 7(A) 참조). 솔더 레지스트의 개구를 통해 노출된 도전성 부분은 단자 (260T) 로서 기능한다.
(18) 니켈 레이어 (72) 및 골드 레이어 (74) 가 솔더-레지스트 레이어들의 개구들 (71) 에 형성된다 (도 7(B) 참조). 제 2 중간 기판 (4000) 이 완성된다.
(19) 제 2 중간 기판은, 2 개의 코어 기판들이 분리되도록, 동박들 (182) 내부에 위치하는 도 7(B) 에서의 (X2-X2) 선들을 따라 절단된다 (도 8(A) 참조). 프린트 배선판들 (10) 이 완성된다.
(20) 솔더 볼 (solder ball) 들이 솔더-레지스트 레이어의 개구들 (71) 을 통해 노출된 단자들 및 패드들 상에 로드되고, 리플로 (reflow) 가 수행된다. 솔더 범프 (76B) 가 단자 (260T) 상에 형성되고 솔더 범프 (76A) 가 패드 상에 형성된다. 솔더 범프들을 갖는 프린트 배선판 (10X) 이 완성된다 (도 9(A) 참조).
IC 칩 (90) 은 솔더 범프 (76A) 를 통해 프린트 배선판 (10) 상에 탑재되고, 프린트 배선판과 IC 칩 사이에 언더필 (88) 이 채워진다. 프린트 배선판은 솔더 범프 (76B) 를 통해 마더보드 (96) 상에 탑재된다 (도 9(B) 참조).
제 1 실시형태에 따라 프린트 배선판을 제조하는 방법에서, 2 개의 코어 기판들, 즉, 제 1 및 제 2 코어 기판들 (30A, 30B) 이 적층되고, 상부 빌드업 레이어는 제 1 코어 기판 (30) 의 제 1 표면 (30F) 및 제 2 코어 기판 (30) 의 제 1 표면 (30F) 상에 형성된다. 그 동안, 상부 빌드업 레이어들은 제 1 및 제 2 코어 기판들의 제 1 표면들 상에서 대칭이도록 형성된다. 따라서, 내측 수지 절연 레이어의 재료가 최외곽 수지 절연 레이어의 재료와 상이한 경우에도, 편면 빌드업 기판들 (BU1, BU2) 에서 뒤틀림 또는 기복이 경미하다. 그 다음, 제 1 코어 기판은 제 2 코어 기판으로부터 분리되고, 제 1 코어 기판의 최외곽 수지 절연 레이어 (150U) 가 제 2 코어 기판의 최외곽 수지 절연 레이어 (150U) 에 적층된다. 그 후, 하부 빌드업 레이어가 제 1 코어 기판의 제 2 표면 (30S) 및 제 2 코어 기판의 제 2 표면 (30S) 상에 형성된다. 제 1 코어 기판 상에 형성된 하부 빌드업 레이어 및 제 2 기판 상에 형성된 하부 빌드업 레이어는 동일한 수의 수지 절연 레이어들 및 동일한 수의 도전성 레이어들을 갖는다. 따라서, 하부 빌드업 레이어들은 제 1 및 제 2 코어 기판들의 제 2 표면들 상에서 대칭이 되도록 형성된다. 상부 빌드업 레이어들이 형성될 때, 제 1 코어 기판 상의 상부 빌드업 레이어와 제 2 코어 기판 상의 상부 빌드업 레이어가 동일하기 때문에, 스트레스 (stress) 들이 오프셋된다. 또한, 하부 빌드업 레이어들이 형성될 때, 제 1 코어 기판 상의 하부 빌드업 레이어와 제 2 코어 기판 상의 하부 빌드업 레이어가 동일하기 때문에, 스트레스들이 오프셋된다. 따라서, 수지 절연 레이어들의 수와 도전성 레이어들의 수가 상부 빌드업 레이어와 하부 빌드업 레이어에서 상이한 경우에도, 뒤틀림 또는 기복이 경미한 프린트 배선판 (10) 이 획득된다. 동일한 방식으로, 수지 절연 레이어들의 재료들이 상부 빌드업 레이어와 하부 빌드업 레이어에서 상이한 경우에도, 뒤틀림 또는 기복이 경미한 프린트 배선판 (10) 이 획득된다.
또한, 전자 컴포넌트를 실장하기 위해, 상부 빌드업 레이어에 더 많은 수의 미세한 피치의 배선들이 형성될 수도 있다. 반면, 전력선들 및 접지선들이 상부 빌드업 레이어에 통합되기 때문에, 하부 빌드업 레이어에 형성된 배선들의 수는 상부 빌드업 레이어에 형성된 배선들의 수보다 더 적을 수도 있다. 더 적은 배선들을 갖는 하부 빌드업 레이어에서의 수지 절연 레이어들 및 도전성 레이어들의 수를 감소시킴으로써, 제조 비용이 감소한다. 또한, 프린트 배선판의 두께가 감소하고, 전기적 특성들 및 열적 특성들이 향상된다. 또한, 2 개의 코어 기판들이 적층되는 동안 빌드업 레이어들이 형성되기 때문에, 뒤틀림은 좀처럼 발생하지 않는다. 따라서, 코어 기판의 두께가 반으로 되어, 프린트 배선판을 더욱 얇게 만들고, 그 프린트 배선판의 전기적 특성들 및 열적 특성들을 향상시키게 된다.
제 1 실시형태의 변형예
도 10 내지 도 12 는 제 1 실시형태의 변형예에 따른 프린트 배선판 (10) 을 제조하는 방법을 나타낸다. 제 1 실시형태에서와 동일한, 도 1 내지 도 4 에 도시된 방법에 의해 코어 기판 (30) 상에 상부 빌드업 레이어들이 형성된다. 2 개의 편면 빌드업 기판들이 제 1 실시형태에서와 동일하게 획득된다.
(14) 중앙에 개구 (184a) 를 갖는 프리프레그 (184) 가 준비된다. 2 개의 편면 빌드업 기판들이, 상부 빌드업 레이어들이 서로 마주보는 방식으로 프리프레그를 샌드위치하도록 적층된다 (도 10(A) 참조). 프리프레그 (184) 의 평면도가 도 12 에 도시된다. 이 때 동안 도전성 레이어들 (158U) 이 개구 (184a) 에 위치된다. 프리프레그와 접촉을 이루는 최외곽 수지 절연 레이어들 상에 형성된 도전성 회로, 비아 도체들 또는 패드들이 존재하지 않는다. 그 다음, 2 개의 편면 빌드업 기판들이 프리프레그 (184) 에 의해 적층되도록 열적 압착이 수행된다 (도 10(B) 참조). 코어 기판의 제 2 표면은 바깥쪽 방향을 향하도록 설정된다. 동박은 필요하지 않다.
(15) 하부 빌드업 레이어 및 솔더-레지스트 레이어가, 도 6 내지 도 7 에 도시된 방법에 의해 양 코어 기판들 (30A, 30B) 의 제 2 표면들 (30S) 상에 형성된다. 그 다음, 니켈 레이어 (72) 및 골드 레이어 (74) 가 솔더-레지스트 레이어들의 개구들 (71) 에서의 단자들 상에 형성된다 (도 11(A)). 제 2 중간 기판 (4000) 이 완성된다.
(19) 제 2 중간 기판 (4000) 은, 2 개의 코어 기판들이 분리되도록, 프리프레그의 개구 (184a) 내부에 위치하는 도 11(A) 에서의 (X3-X3) 선들을 따라 절단된다 (도 11(B) 참조). 2 개의 프린트 배선판들 (10) 이 완성된다. 후속 단계들은 제 1 실시형태의 것들과 동일하기 때문에, 그에 대한 설명은 여기서 생략한다.
제 1 실시형태의 변형예에서의 각각의 수지 절연 레이어의 재료는 제 1 실시형태에서의 재료와 동일하다. 제 1 실시형태의 변형예에 따른 제조 방법에 의해 획득된 프린트 배선판은 제 1 실시형태에서의 프린트 배선판과 동일한 효과들을 나타낸다. 제 1 실시형태의 변형예에 따른 제조 방법에서 상부 및 하부 빌드업 레이어들은 코어 기판들이 적층된 후에 형성되기 때문에, 제 1 실시형태에서와 동일한 효과들이 제 1 실시형태의 변형예에서 달성된다.
제 2 실시형태
도 13 내지 도 20 은 본 발명의 제 2 실시형태에 따른 프린트 배선판을 제조하는 방법을 나타낸다.
(1) 2 개의 동박 적층판들 (20β) 이 준비되고, 여기서, 0.04~0.2mm 의 두께를 갖는 절연성 기판 (20) 의 양 표면들 상에 동박이 적층된다. 3μm 두께의 동박 (22A) 이 절연성 기판 (20) 의 제 1 표면 (20F) 상에 적층되고, 12μm 두께의 동박 (22B) 이 제 2 표면 (20S) 상에 적층된다. 또한, 프리프레그 (80) 의 시트 및 2 개의 동박들 (82, 82) 이 준비된다. 프리프레그 및 동박 적층판들 (20β) 은 실질적으로 동일한 사이즈이고, 동박들 (82) 은 코어 기판들보다 더 작다. 하지만, 동박들은 미리결정된 사이즈보다 더 크다. 코어 기판들 상의 도전성 레이어들은 상기 미리결정된 사이즈의 영역 내부에 형성된다. 동박들 (82, 82) 은 프리프레그의 양 표면들 상에 적층된다. 프리프레그는 2 개의 동박들 (82, 82) 에 의해 샌드위치된다. 동박 적층판들은, 2 개의 동박 적층판들의 제 2 표면들 (30S) 이 서로 마주보는 방식으로 동박들 (82, 82) 및 프리프레그 (80) 를 샌드위치한다 (도 13(A) 참조). 동박 적층판들의 주변부들은 동박들로부터 노출된다. 그 다음, 프리프레그 (80) 에 의해 2 개의 동박 적층판들을 적층하기 위해 열적 압착이 수행된다 (도 13(B) 참조). 동박 적층판들은 동박들로부터 노출된 영역들에서 서로 접착된다. 적층체 (10000) 가 완성된다. 동박 적층판의 제 1 표면 (20F) 은 바깥쪽 방향을 향하도록 설정된다.
(2) 동박들 (22B) 에 도달하는 비관통 홀들 (24) 이 레이저를 이용하여 동박 적층판들에 형성된다 (도 13(C) 참조). 비관통 홀들은 절연성 기판 (20) 의 제 1 표면으로부터 제 2 표면을 향해 점점 가늘게 된다. 비관통 홀들의 내벽들 및 동박들의 표면들 (22A) 상에 무전해 도금 막 (25) 을 형성하기 위해 무전해 도금이 수행된다. 다음으로, 전해 도금 막 (26) 을 형성하기 위해 전해 도금이 수행된다. 따라서, 관통 홀 도체 (36) 가 비관통 홀 (24) 내에 형성된다 (도 13(D) 참조).
(3) 에칭 레지스트가 절연성 기판들 (20) 의 제 1 표면들 상에 형성되고, 그 다음, 에칭 레지스트로부터 노출되는 도금 막들 (25, 26) 및 동박 (22) 이 에칭 용액을 이용하여 제거되고, 그 다음, 에칭 레지스트가 제거된다. 따라서, 관통 홀 도체들 (36) 의 도전성 회로 (34A) 및 랜드들 (29A) 이 코어 기판들의 제 1 표면들 (20F) 상에 형성된다 (도 14(A) 참조). 도전성 레이어들은 제 1 실시형태에서와 동일하게 형성된다.
(4) 수지 절연 레이어 (내측 수지 절연 레이어) (50U) 가 양 코어 기판들 (30, 30) 의 제 1 표면들 (20F) 상에 형성된다 (도 14(B) 참조).
(5) 제 1 실시형태에서의 (6) ~ (10) 과 동일한 처리들에 의해, 비아 도체들 (60U) 및 도전성 회로 (58U) 가 형성된다 (도 14(C) 참조). 도전성 레이어들은 제 1 실시형태에서와 동일하게 형성된다.
(6) 최외곽 수지 절연 레이어 (150U) 가 수지 절연 레이어들 (50) 상에 형성된다 (도 15(A) 참조).
(7) 제 1 실시형태에서의 (6) ~ (10) 과 동일한 처리들에 의해, 비아 도체들 (160U) 이 형성된다 (도 15(B) 참조). 도전성 레이어들은 제 1 실시형태와 동일하게 형성된다. 최외곽 수지 절연 레이어들 (150U) 의 표면들 상에, 비아 도체들의 랜드들이 형성되지만 도전성 회로는 형성되지 않는다. 상부 빌드업 레이어들은 절연성 기판들의 제 1 표면들 상에서 완성된다. 중간 기판 (20000) 이 완성된다. 제 2 실시형태에서의 내측 수지 절연 레이어 (50U) 및 최외곽 수지 절연 레이어 (150U) 의 재료들은 제 1 실시형태에서와 재료들과 동일하다.
(8) 중간 기판 (20000) 은, 2 개의 코어 기판들이 분리되도록 동박들 (82) 내부에 위치한 도 15(B) 에서의 (X4-X4) 선들을 따라 절단된다 (도 15(C) 참조). 2 개의 편면 빌드업 기판들 (BU1, BU2) 이 완성된다.
(9) 프리프레그의 시트 (180), 2 개의 동박들 (182, 182), 및 2 개의 편면 빌드업 기판들 (BU1, BU2) 이 준비된다. 프리프레그와 편면 빌드업 기판들은 실질적으로 동일한 사이즈이고, 동박들 (182) 은 편면 빌드업 기판들보다 더 작다. 2 개의 편면 빌드업 기판들, 2 개의 동박들 및 프리프레그의 시트가 적층된다. 프리프레그는 2 개의 동박들에 의해 샌드위치된다. 편면 빌드업 기판들은, 2 개의 편면 빌드업 기판들이 서로 마주보는 방식으로 동박들 (182, 182) 및 프리프레그 (180) 를 샌드위치한다 (도 16 참조). 도전성 레이어 (150U) 는 동박 (182) 에 의해 커버되지만, 최외곽 수지 절연 레이어의 주변부는 동박으로부터 노출된다. 최외곽 수지 절연 레이어들의 주변부들은 동박들에 의해 노출된다. 그 다음, 프리프레그 (180) 에 의해 2 개의 편면 빌드업 기판들을 적층하기 위해 열적 압착이 수행된다 (도 17(A) 참조). 동박들로부터 노출된 최외곽 수지 절연 레이어들은 프리프레그에 의해 서로 접착된다. 제 2 적층체 (1000A) 가 완성된다. 코어 기판의 제 2 표면은 바깥쪽 방향을 향하도록 설정된다.
(10) 코어 기판들의 제 2 표면들 (30S) 상의 동박들 (22B) 은, 도전성 회로 (34B) 및 관통 홀 도체들 (36) 의 랜드들 (29B) 이 절연성 기판들의 제 2 표면들 상에 형성되도록 미리결정된 패턴을 가지도록 에칭된다 (도 17(B) 참조). 도전성 레이어들은 코어 기판들 상에 형성된다.
(11) 수지 절연 레이어 (250) 는 양 코어 기판들 (30, 30) 의 제 2 표면들 (20S) 상에 형성된다 (도 18(A) 참조).
(12) 제 1 실시형태에서의 (6) ~ (10) 과 동일한 처리들에 의해, 비아 도체들 (260) 및 도전성 회로 (258) 가 형성된다 (도 18(B) 참조). 하부 빌드업 레이어들이 절연성 기판들의 제 2 표면들 상에서 완성된다.
(13) 개구 (71) 를 갖는 솔더-레지스트 레이어 (70) 가 하부 빌드업 레이어들 상에 형성된다. 솔더 레지스트의 개구를 통해 노출된 도전성 부분은 단자 (260T) 로서 기능한다. 니켈 레이어 (72) 및 골드 레이어 (74) 가 솔더-레지스트 레이어들의 개구들 (71) 에 형성된다 (도 19(A) 참조). 제 2 중간 기판 (30000) 이 완성된다.
(14) 제 2 중간 기판은, 2 개의 코어 기판들이 분리되도록, 동박들 (182) 내부에 위치하는 도 19(A) 에서의 (X5-X5) 선들을 따라 절단된다 (도 19(B) 참조). 프린트 배선판들 (10) 이 완성된다. 제 2 실시형태에 따른 제조 방법에 의해 획득된 프린트 배선판들은 제 1 실시형태에서와 동일한 효과들을 나타낸다 (도 20(A) 참조).
(15) 솔더 범프들 (76A, 76B) 이 단자들 및 패드들 상에 형성된다. 솔더 범프들을 갖는 프린트 배선판이 완성된다 (도 20(B) 참조).
각각의 실시형태에서 접착에 사용되는 프리프레그는 로우-플로우 (low-flow) 타입인 것이 선호된다. 제 2 실시형태에 따른 제조 방법에서 코어 기판들이 적층된 후에 상부 및 하부 빌드업 레이어들이 또한 형성되기 때문에, 제 1 실시형태에서와 동일한 효과들이 제 2 실시형태에서 달성된다. 각각의 실시형태에서, 상부 빌드업 레이어에서의 수지 절연 레이어들의 수는 하부 빌드업 레이어에서의 수지 절연 레이어들의 수보다 많은 것이 바람직하다. 솔더-레지스트 레이어는 하부 빌드업 레이어 상에 형성된다. 상부 빌드업 레이어 상에는 솔더-레지스트 레이어가 형성되지 않는다. 따라서, 제 2 중간 기판에서 뒤틀림 또는 기복은 경미하다. 제 2 중간 기판에서 절단 정확도는 높다. 프린트 배선판의 치수 정확도는 높다. 각각의 실시형태에서, 제 1 빌드업 레이어에서의 수지 절연 레이어들의 수와 제 2 빌드업 레이어에서의 수지 절연 레이어들의 수 간의 차이는 1 인 것이 바람직하다. 프린트 배선판에서 뒤틀림은 경미하게 된다.
각각의 실시형태에서, 상부 빌드업 레이어의 최외곽 수지 절연 레이어 상에 도전성 회로가 형성될 수도 있다. 이러한 경우에, 패드를 노출하기 위해 개구를 갖는 솔더-레지스트 레이어는 상부 빌드업 레이어 상에 형성된다. 상부 빌드업 레이어들 상의 솔더-레지스트 레이어들은 이러한 경우에 서로 적층된다. 후속 절차를 위해 각 실시형태에서의 단계들과 동일한 단계들을 이어나감으로써, 프린트 배선판이 형성된다.
예
동박 적층판 (20α) 이 준비되고, 여기서, 3μm 두께의 동박 (22) 이 0.06mm 두께의 절연성 기판 (20) 의 양 표면들 상에 적층된다 (도 1(A) 참조). 절연성 기판은 제 1 표면 (30F) 및 그 제 1 표면 반대편의 제 2 표면 (30S) 을 갖는다. 또한, 절연성 기판은 E-글래스로 만들어진 유리 섬유 직물, 에폭시 수지 및 실리카 입자들로 형성된다.
이산화탄소 가스 레이저가 절연성 기판의 제 1 표면 측으로부터 동박 적층판 (20α) 에 조사된다. 절연성 기판의 제 1 표면으로부터 제 2 표면을 향해 점점 가늘어지는 제 1 개구 (900) 가 동박 적층판 (20α) 내에 형성된다. 제 1 표면 (900) 은 절연성 기판의 제 1 표면 상에 제 1 개구부 (900A) 를 갖는다 (도 22(A) 참조). 이산화탄소 가스 레이저는 절연성 기판의 제 2 표면 측으로부터 동박 적층판 (20α) 에 조사된다. 조사될 위치는 제 1 개구 (900) 가 형성되는 위치에 관련된다. 절연성 기판의 제 2 표면으로부터 제 1 표면을 향해 점점 가늘어지는 제 2 개구 (920) 가 동박 적층판 (20α) 내에 형성된다. 동박 적층판 (20α) 내에 제 1 개구 (900) 와 제 2 개구 (920) 를 연결함으로써 관통 홀이 형성된다. 제 2 개구 (920) 는 절연성 기판의 제 2 표면 상에 제 2 개구부 (920B) 를 갖는다 (도 22(B) 참조). 제 1 개구부 (900A) 는 제 2 개구부 (920B) 와 대향한다. 시드 레이어로서 동박 적층판 (20α) 의 표면들 상에 및 관통 홀의 내벽 상에 무전해 도금 막이 형성된다. 무전해 도금 막으로서, 무전해 구리 도금 막 및 무전해 니켈 도금 막이 리스트될 수도 있다. 본 예에서는 무전해 구리 도금 막이 형성된다. 전해 도금 막이 시드 레이어 상에 형성된다. 이 동안, 관통 홀이 전해 도금 막으로 채워져 관통 홀 도체를 형성하게 된다. 전해 도금 막으로서, 전해 구리 도금 막 및 전해 니켈 도금 막이 리스트될 수도 있다. 본 예에서는 전해 구리 도금 막이 형성된다. 절연성 기판 (20) 의 양 표면들 상에 상업적으로 이용가능한 드라이 필름이 적층되어 에칭 레지스트들 (27) 을 형성한다 (도 1(D) 참조).
에칭 레지스트들 (27) 로부터 노출된 도금 막들 (25, 26) 및 동박 (22) 의 부분들이 에칭 용액을 이용하여 제거되고, 에칭 레지스트들 (27) 이 제거된다. 따라서, 도전성 레이어들 (22U, 22D) 이 절연성 기판 상에 형성된다 (도 1(E) 참조). 도전성 레이어들 (22U, 22D) 은 관통 홀 도체 (36) 의 랜드들 (29) 을 포함한다.
프리프레그 (80) 의 시트, 2 개의 코어 기판들 (제 1 코어 기판 및 제 2 코어 기판) (30, 30) 및 2 개의 동박들 (82) 이 준비된다. 프리프레그의 두께는 60μm 이고, 동박의 두께는 12μm 이다. 프리프레그 및 코어 기판들은 실질적으로 동일한 사이즈이고, 동박들 (82) 은 코어 기판들보다 더 작다. 동박들 (82, 82) 은 프리프레그의 양 표면들 상에 적층되고, 코어 기판은 동박들 상에 적층된다 (도 1(F) 참조). 2 개의 코어 기판들의 제 2 표면들 (30S) 은 서로 마주본다.
프리프레그 (80) 에 의해 2 개의 코어 기판들을 적층하기 위해 열적 압착이 수행된다 (도 2(A) 참조). 동박들로부터 노출된 절연성 기판들이 프리프레그에 의해 접착된다. 접합될 폭은 대략 2mm 이다. 적층체 (100L) 가 완성된다. 코어 기판의 제 1 표면은 바깥쪽 방향을 향하도록 설정된다. 내측 수지 절연 레이어 (50U) 가 양 코어 기판들 (30, 30) 의 제 1 표면들 (30F) 상에 형성된다 (도 2(B) 참조). 내측 수지 절연 레이어 (50U) 는 실리카 입자들 및 에폭시 수지로 이루어진다. 실리카 입자들의 평균 입자 직경은 5μm 이다.
내측 수지 절연 레이어들 (50U) 내에 개구 (51) 를 형성하기 위해 레이저가 사용된다 (도 2(C) 참조). 그 다음, 수지 절연 레이어들의 표면들이 조면화된다 (미도시). 무전해 구리 도금 막 (52) 이 내측 수지 절연 레이어들 (50) 및 개구들 (51) 의 표면들 상에 형성된다 (도 2(D) 참조). 미리결정된 패턴을 갖는 도금 레지스트 (54) 가 무전해 구리 도금 막 (52) 상에 형성된다 (도 3(A) 참조).
전해 구리 도금 막 (56) 이 도금 레지스트로부터 노출된 무전해 구리 도금 막 상에 형성된다 (도 3(B) 참조). 도금 레지스트가 제거되고, 전해 도금 막 (56) 사이의 무전해 도금 막 (52) 이 에칭되어 제거되고, 비아 도체들 (60U) 및 도전성 회로 (58U) 가 형성된다 (도 3(C) 참조). 최외곽 수지 절연 레이어 (150U) 가 내측 수지 절연 레이어들 (50U) 상에 형성된다 (도 4(A) 참조). 최외곽 수지 절연 레이어 (150U) 가 실리카 입자들, S-글래스로 만들어진 유리 섬유 직물, 및 에폭시 수지로 형성된다.
제 1 실시형태에서 나타난 (6) ~ (10) 과 동일한 처리들에 의해, 비아 도체들 (160U) 이 형성된다 (도 4(B) 참조). 최외곽 수지 절연 레이어들의 표면들 상에, 비아 도체들의 랜드들이 형성되지만, 도전성 회로는 형성되지 않는다. 비아 도체 및 랜드로 이루어진 패드가 형성된다. 동박들 (82) 내부에 위치한 도 4(B) 에서의 (X1-X1) 선들을 따라 중간 기판이 절단된다 (도 4(C) 참조). 2 개의 편면 빌드업 기판들이 획득된다.
프리프레그의 시트, 2 개의 동박들, 및 2 개의 편면 빌드업 기판들이 준비된다. 프리프레그의 두께는 60μm 이고, 동박의 두께는 12μm 이다. 프리프레그 및 편면 빌드업 기판들은 실질적으로 동일한 사이즈이고, 동박들 (82) 은 편면 빌드업 기판들보다 더 작다. 도 5(A) 에 도시된 바와 같이, 2 개의 편면 빌드업 기판들, 2 개의 동박들 및 프리프레그의 시트가 적층된다 (도 5(A) 참조). 열적 압착이 수행되고, 2 개의 편면 빌드업 기판들이 프리프레그 (80) 에 의해 적층된다 (도 5(B) 참조).
동박들로부터 노출된 최외곽 수지 절연 레이어들은 프리프레그에 의해 서로 접착된다. 제 2 적층체 (3000) 가 완성된다. 코어 기판의 제 2 표면이 바깥쪽 방향을 향하도록 설정된다. 수지 절연 레이어 (150D) 가 양 코어 기판들 (30, 30) 의 제 2 표면 (30S) 상에 형성된다 (도 6(A) 참조). 수지 절연 레이어 (250) 는 에폭시 수지 및 실리카 입자들로 형성된다. 제 1 실시형태에서 나타난 (6) ~ (10) 과 동일한 처리들에 의해, 비아 도체들 (260D) 및 도전성 회로 (258) 가 형성된다 (도 6(B) 참조).
개구 (71) 를 갖는 솔더-레지스트 레이어 (70) 가 최외곽 수지 절연 레이어들 (150D) 및 도전성 레이어들 (258) 상에 형성된다 (도 7(A) 참조). 솔더 레지스트의 개구를 통해 노출된 도전성 부분은 단자 (260T) 로서 기능한다. 니켈 레이어 (72) 및 골드 레이어 (74) 가 솔더-레지스트 레이어들에서의 개구들 (71) 내에 형성된다 (도 7(B) 참조). 제 2 중간 기판 (4000) 이 완성된다.
제 2 중간 기판은, 동박들 (82) 내부에 위치한 도 7(B) 에서의 (X2-X2) 선들을 따라 절단된다 (도 8(A) 참조). 프린트 배선판 (10) 이 완성된다 (도 8(B) 참조). 제 1 실시형태 및 제 1 실시형태의 변형예에서 동일한 코어 기판이 사용된다. 즉, 모래시계 형상의 관통 홀 도체 (36) 를 갖는 코어 기판 (도 22(C) 참조) 이 제 1 실시형태 및 제 1 실시형태의 변형예에서 사용될 수도 있다.
본 발명의 일 양태에 따른 프린트 배선판을 제조하는 방법은 다음과 같은 단계들을 포함한다: 제 1 표면과 그 제 1 표면의 반대편의 제 2 표면을 갖는 제 1 코어 기판 및 제 1 표면과 그 제 1 표면의 반대편의 제 2 표면을 갖는 제 2 코어 기판을 준비하는 단계; 제 1 코어 기판과 제 2 코어 기판을, 제 1 코어 기판의 제 2 표면이 제 2 코어 기판의 제 2 표면을 마주보도록 적층하는 단계; 제 1 코어 기판의 제 1 표면 상에 및 제 2 코어 기판의 제 1 표면 상에 상부 빌드업 레이어를 형성하는 단계; 제 1 코어 기판을 제 2 코어 기판으로부터 분리하는 단계; 제 1 코어 기판 상에 형성된 상부 빌드업 레이어 및 제 2 코어 기판 상에 형성된 상부 빌드업 레이어를 적층하는 단계; 제 1 코어 기판의 제 2 표면 상에 및 상기 제 2 코어 기판의 제 2 표면 상에 하부 빌드업 레이어를 형성하는 단계; 및 제 1 코어 기판을 제 2 코어 기판으로부터 분리하는 단계.
본 발명의 다른 양태에 따른 프린트 배선판은 다음과 같은 것들을 갖는다: 제 1 표면 및 그 제 1 표면의 반대편의 제 2 표면을 갖는 코어 기판; 코어 기판의 제 1 표면 상에 형성되고 최외곽 수지 절연 레이어를 갖는 상부 빌드업 레이어; 및 코어 기판의 제 2 표면 상에 형성되고 최외곽 수지 절연 레이어를 갖는 하부 빌드업 레이어. 이러한 프린트 배선판에서, 상부 빌드업 레이어의 최외곽 수지 절연 레이어의 재료는 하부 빌드업 레이어의 최외곽 수지 절연 레이어의 재료와 상이하다.
본 발명의 또 다른 양태에 따른 프린트 배선판은 다음과 같은 것들을 갖는다: 제 1 표면 및 그 제 1 표면 반대편의 제 2 표면을 갖는 코어 기판; 코어 기판의 제 1 표면 상에 형성되고 2 이상의 수지 절연 레이어들을 갖는 상부 빌드업 레이어; 및 코어 기판의 제 2 표면 상에 형성되고 하나 이상의 수지 절연 레이어들을 갖는 하부 빌드업 레이어. 이러한 프린트 배선판에서, 상부 빌드업 레이어 내의 수지 절연 레이어들의 수는 하부 빌드업 레이어 내의 수지 절연 레이어들의 수보다 많다.
명백하게, 본 발명의 수많은 수정들 및 변형들이 전술한 교시들에 비추어 가능하다. 따라서, 첨부된 청구범위의 범위 내에서 본 발명은 본원에서 구체적으로 설명된 것 이외의 것으로서 실시될 수도 있다는 것을 이해하여야 한다.

Claims (24)

  1. 프린트 배선판을 제조하는 방법으로서,
    제 1 코어 기판 및 제 2 코어 기판을 적층하는 단계;
    상기 제 1 코어 기판의 표면 상에 제 1 상부 빌드업 레이어를 형성하는 단계;
    상기 제 2 코어 기판의 표면 상에 제 2 상부 빌드업 레이어를 형성하는 단계;
    상기 제 1 코어 기판 및 상기 제 2 코어 기판을 서로 분리하는 단계;
    상기 제 1 코어 기판 상에 형성된 상기 제 1 상부 빌드업 레이어 및 상기 제 2 코어 기판 상에 형성된 상기 제 2 상부 빌드업 레이어를 적층하는 단계;
    상기 제 1 코어 기판의 반대편 표면 상에 제 1 하부 빌드업 레이어를 형성하는 단계;
    상기 제 2 코어 기판의 반대편 표면 상에 제 2 하부 빌드업 레이어를 형성하는 단계; 및
    상기 제 1 상부 빌드업 레이어 및 상기 제 2 상부 빌드업 레이어를 분리하는 단계를 포함하는, 프린트 배선판을 제조하는 방법.
  2. 제 1 항에 있어서,
    상기 제 1 상부 빌드업 레이어를 형성하는 단계는 복수의 수지 절연 레이어들을 형성하는 단계를 포함하고, 상기 제 2 상부 빌드업 레이어를 형성하는 단계는 복수의 수지 절연 레이어들을 형성하는 단계를 포함하며, 상기 제 1 하부 빌드업 레이어를 형성하는 단계는 적어도 하나의 수지 절연 레이어를 형성하는 단계를 포함하고, 상기 제 2 하부 빌드업 레이어를 형성하는 단계는 적어도 하나의 수지 절연 레이어를 형성하는 단계를 포함하며, 상기 제 1 상부 빌드업 레이어 내의 상기 복수의 수지 절연 레이어들은 상기 제 1 하부 빌드업 레이어 내의 상기 적어도 하나의 수지 절연 레이어보다 더 많은 수의 레이어들을 가지고, 상기 제 2 상부 빌드업 레이어 내의 상기 복수의 수지 절연 레이어들은 상기 제 2 하부 빌드업 레이어 내의 상기 적어도 하나의 수지 절연 레이어보다 더 많은 수의 레이어들을 갖는, 프린트 배선판을 제조하는 방법.
  3. 제 1 항에 있어서,
    상기 제 1 상부 빌드업 레이어는, 상기 제 1 하부 빌드업 레이어의 최외곽 수지 절연 레이어의 재료와는 상이한 재료를 포함하는 최외곽 수지 절연 레이어를 가지고, 상기 제 2 상부 빌드업 레이어는, 상기 제 2 하부 빌드업 레이어의 최외곽 수지 절연 레이어의 재료와는 상이한 재료를 포함하는 최외곽 수지 절연 레이어를 갖는, 프린트 배선판을 제조하는 방법.
  4. 제 3 항에 있어서,
    상기 제 1 상부 빌드업 레이어의 상기 최외곽 수지 절연 레이어는 상기 제 1 코어 기판의 열팽창 계수보다 낮은 열팽창 계수를 가지고, 상기 제 1 하부 빌드업 레이어의 상기 최외곽 수지 절연 레이어는 상기 제 1 코어 기판의 열팽창 계수보다 높은 열팽창 계수를 가지며, 상기 제 2 상부 빌드업 레이어의 상기 최외곽 수지 절연 레이어는 상기 제 2 코어 기판의 열팽창 계수보다 낮은 열팽창 계수를 가지고, 상기 제 2 하부 빌드업 레이어의 상기 최외곽 수지 절연 레이어는 상기 제 2 코어 기판의 열팽창 계수보다 높은 열팽창 계수를 갖는, 프린트 배선판을 제조하는 방법.
  5. 제 3 항에 있어서,
    상기 제 1 상부 빌드업 레이어의 상기 최외곽 수지 절연 레이어는 보강 재료를 가지고, 상기 제 1 코어 기판은 보강 재료를 가지며, 상기 제 1 상부 빌드업 레이어의 상기 최외곽 수지 절연 레이어에서의 상기 보강 재료는 상기 제 1 코어 기판에서의 상기 보강 재료의 열팽창 계수보다 낮은 열팽창 계수를 가지며, 상기 제 2 상부 빌드업 레이어의 상기 최외곽 수지 절연 레이어는 보강 재료를 가지고, 상기 제 2 코어 기판은 보강 재료를 가지며, 상기 제 2 상부 빌드업 레이어의 상기 최외곽 수지 절연 레이어에서의 상기 보강 재료는 상기 제 2 코어 기판에서의 상기 보강 재료의 열팽창 계수보다 낮은 열팽창 계수를 갖는, 프린트 배선판을 제조하는 방법.
  6. 제 4 항에 있어서,
    상기 제 1 하부 빌드업 레이어의 상기 최외곽 수지 절연 레이어는 보강 재료를 가지지 않고, 상기 제 2 하부 빌드업 레이어의 상기 최외곽 수지 절연 레이어는 보강 재료를 가지지 않는, 프린트 배선판을 제조하는 방법.
  7. 제 2 항에 있어서,
    상기 제 1 상부 빌드업 레이어를 형성하는 단계는 반도체 엘리먼트를 실장하도록 구성된 패드를 형성하는 단계를 포함하고, 상기 제 2 상부 빌드업 레이어를 형성하는 단계는 반도체 엘리먼트를 실장하도록 구성된 패드를 형성하는 단계를 포함하는, 프린트 배선판을 제조하는 방법.
  8. 제 1 항에 있어서,
    상기 제 1 하부 빌드업 레이어 및 상기 제 2 하부 빌드업 레이어 중 적어도 하나 상에 솔더-레지스트 레이어를 형성하는 단계를 더 포함하는, 프린트 배선판을 제조하는 방법.
  9. 제 1 항에 있어서,
    상기 제 1 코어 기판 및 상기 제 2 코어 기판을 적층하는 단계는, 상기 제 1 코어 기판의 표면의 주변부가 제 1 금속박으로부터 노출되도록 상기 제 1 코어 기판의 상기 표면 위에 상기 제 1 금속박을 위치시키고, 상기 제 2 코어 기판의 표면의 주변부가 제 2 금속박으로부터 노출되도록 상기 제 2 코어 기판의 상기 표면 위에 상기 제 2 금속박을 위치시키며, 상기 제 1 금속박과 상기 제 2 금속박 사이에 프리프레그를 위치시키는 단계, 및 상기 제 1 코어 기판 및 상기 제 2 코어 기판이 상기 제 1 코어 기판의 상기 표면의 상기 주변부 및 상기 제 2 코어 기판의 상기 표면의 상기 주변부 상에서 상기 프리프레그를 통해 접착되도록 상기 프리프레그에 열-압착 (heat-pressing) 을 가하는 단계를 포함하는, 프린트 배선판을 제조하는 방법.
  10. 제 1 항에 있어서,
    상기 상부 빌드업 레이어의 최외곽 수지 절연 레이어는 상기 하부 빌드업 레이어의 최외곽 수지 절연 레이어의 열팽창 계수보다 낮은 열팽창 계수를 갖는, 프린트 배선판을 제조하는 방법.
  11. 프린트 배선판으로서,
    제 1 표면 및 상기 제 1 표면의 반대 측의 제 2 표면을 갖는 코어 기판;
    상기 코어 기판의 상기 제 1 표면 상에 형성되고 최외곽 수지 절연 레이어를 갖는 상부 빌드업 레이어; 및
    상기 코어 기판의 상기 제 2 표면 상에 형성되고 최외곽 수지 절연 레이어를 갖는 하부 빌드업 레이어를 포함하고,
    상기 상부 빌드업 레이어의 상기 최외곽 수지 절연 레이어는 상기 하부 빌드업 레이어의 상기 최외곽 수지 절연 레이어의 재료와는 상이한 재료를 포함하는, 프린트 배선판.
  12. 제 11 항에 있어서,
    상기 상부 빌드업 레이어의 상기 최외곽 수지 절연 레이어는 상기 하부 빌드업 레이어의 상기 최외곽 수지 절연 레이어의 열팽창 계수보다 낮은 열팽창 계수를 갖는, 프린트 배선판.
  13. 제 11 항에 있어서,
    상기 상부 빌드업 레이어의 상기 최외곽 수지 절연 레이어는 보강 재료를 가지고, 상기 코어 기판은 보강 재료를 가지며, 상기 상부 빌드업 레이어의 상기 최외곽 수지 절연 레이어에서의 상기 보강 재료는 상기 코어 기판에서의 상기 보강 재료의 열팽창 계수보다 낮은 열팽창 계수를 갖는, 프린트 배선판.
  14. 제 11 항에 있어서,
    상기 상부 빌드업 레이어의 상기 최외곽 수지 절연 레이어는 보강 재료를 가지고, 상기 코어 기판은 보강 재료를 가지며, 상기 상부 빌드업 레이어의 상기 최외곽 수지 절연 레이어에서의 상기 보강 재료는 S-글래스로 이루어지고, 상기 코어 기판에서의 상기 보강 재료는 E-글래스로 이루어지는, 프린트 배선판.
  15. 제 13 항에 있어서,
    상기 하부 빌드업 레이어의 상기 최외곽 수지 절연 레이어는 보강 재료를 가지지 않는, 프린트 배선판.
  16. 제 13 항에 있어서,
    상기 하부 빌드업 레이어 상에 형성된 솔더-레지스트 레이어를 더 포함하는, 프린트 배선판.
  17. 제 16 항에 있어서,
    상기 상부 빌드업 레이어 상에 솔더-레지스트 레이어가 형성되지 않는, 프린트 배선판.
  18. 프린트 배선판으로서,
    제 1 표면 및 상기 제 1 표면의 반대 측의 제 2 표면을 갖는 코어 기판;
    상기 코어 기판의 상기 제 1 표면 상에 형성되고 복수의 수지 절연 레이어들을 포함하는 상부 빌드업 레이어; 및
    상기 코어 기판의 상기 제 2 표면 상에 형성되고 적어도 하나의 수지 절연 레이어를 포함하는 하부 빌드업 레이어를 포함하고,
    상기 상부 빌드업 레이어 내의 상기 복수의 수지 절연 레이어들은 최외곽 수지 절연 레이어를 포함하고, 상기 하부 빌드업 레이어 내의 상기 적어도 하나의 수지 절연 레이어는 최외곽 수지 절연 레이어를 포함하며, 상기 상부 빌드업 레이어 내의 상기 복수의 수지 절연 레이어들은 상기 하부 빌드업 레이어 내의 상기 적어도 하나의 수지 절연 레이어보다 많은 수의 레이어들을 갖는, 프린트 배선판.
  19. 제 18 항에 있어서,
    상기 상부 빌드업 레이어의 상기 최외곽 수지 절연 레이어는 상기 하부 빌드업 레이어의 상기 최외곽 수지 절연 레이어의 열팽창 계수보다 낮은 열팽창 계수를 갖는, 프린트 배선판.
  20. 제 18 항에 있어서,
    상기 상부 빌드업 레이어의 상기 최외곽 수지 절연 레이어는 보강 재료를 가지고, 상기 코어 기판은 보강 재료를 가지며, 상기 상부 빌드업 레이어의 상기 최외곽 수지 절연 레이어에서의 상기 보강 재료의 열팽창 계수는 상기 코어 기판에서의 상기 보강 재료의 열팽창 계수보다 낮은, 프린트 배선판.
  21. 제 18 항에 있어서,
    상기 상부 빌드업 레이어의 상기 최외곽 수지 절연 레이어는 보강 재료를 가지고, 상기 코어 기판은 보강 재료를 가지며, 상기 상부 빌드업 레이어의 상기 최외곽 수지 절연 레이어에서의 상기 보강 재료는 S-글래스로 이루어지고, 상기 코어 기판에서의 상기 보강 재료는 E-글래스로 이루어지는, 프린트 배선판.
  22. 제 20 항에 있어서,
    상기 하부 빌드업 레이어의 상기 최외곽 수지 절연 레이어는 보강 재료를 가지지 않는, 프린트 배선판.
  23. 제 20 항에 있어서,
    상기 하부 빌드업 레이어 상에 형성된 솔더-레지스트 레이어를 더 포함하는, 프린트 배선판.
  24. 제 23 항에 있어서,
    상기 상부 빌드업 레이어 상에 솔더-레지스트 레이어가 형성되지 않는, 프린트 배선판.
KR20120066569A 2011-06-24 2012-06-21 프린트 배선판 및 프린트 배선판의 제조 방법 KR20130001143A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201161500913P 2011-06-24 2011-06-24
US61/500,913 2011-06-24
US13/483,660 2012-05-30
US13/483,660 US8945329B2 (en) 2011-06-24 2012-05-30 Printed wiring board and method for manufacturing printed wiring board

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020130115686A Division KR101505743B1 (ko) 2011-06-24 2013-09-27 프린트 배선판 및 프린트 배선판의 제조 방법

Publications (1)

Publication Number Publication Date
KR20130001143A true KR20130001143A (ko) 2013-01-03

Family

ID=47362111

Family Applications (2)

Application Number Title Priority Date Filing Date
KR20120066569A KR20130001143A (ko) 2011-06-24 2012-06-21 프린트 배선판 및 프린트 배선판의 제조 방법
KR1020130115686A KR101505743B1 (ko) 2011-06-24 2013-09-27 프린트 배선판 및 프린트 배선판의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020130115686A KR101505743B1 (ko) 2011-06-24 2013-09-27 프린트 배선판 및 프린트 배선판의 제조 방법

Country Status (3)

Country Link
US (2) US8945329B2 (ko)
KR (2) KR20130001143A (ko)
CN (1) CN102843877B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160084690A (ko) * 2015-01-06 2016-07-14 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
KR20170040584A (ko) * 2015-10-05 2017-04-13 엘지이노텍 주식회사 인쇄회로기판 및 이를 포함하는 전자 부품 패키지

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5626285B2 (ja) * 2012-07-20 2014-11-19 日本電気株式会社 プリント配線板およびそのプリント配線板を備えた電子機器
KR20150014167A (ko) * 2013-07-29 2015-02-06 삼성전기주식회사 유리 코어가 구비된 인쇄회로기판
JP2015076465A (ja) * 2013-10-08 2015-04-20 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
JP2015213124A (ja) * 2014-05-02 2015-11-26 イビデン株式会社 パッケージ基板
TWI554174B (zh) 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
US10283445B2 (en) 2016-10-26 2019-05-07 Invensas Corporation Bonding of laminates with electrical interconnects
US20220020602A1 (en) * 2018-12-14 2022-01-20 Mitsubishi Gas Chemical Company, Inc. Method for producing package substrate for loading semiconductor device
US10624213B1 (en) * 2018-12-20 2020-04-14 Intel Corporation Asymmetric electronic substrate and method of manufacture
CN117063276A (zh) * 2021-06-30 2023-11-14 华为技术有限公司 一种封装基板及其制作方法、芯片封装结构、电子设备

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3905325B2 (ja) * 2001-04-23 2007-04-18 富士通株式会社 多層プリント配線板
KR100693140B1 (ko) 2001-05-15 2007-03-13 엘지전자 주식회사 인쇄회로기판의 제조방법
JP2003008207A (ja) 2001-06-27 2003-01-10 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP3908157B2 (ja) * 2002-01-24 2007-04-25 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置の製造方法
US7038142B2 (en) 2002-01-24 2006-05-02 Fujitsu Limited Circuit board and method for fabricating the same, and electronic device
JP3945764B2 (ja) 2002-08-30 2007-07-18 日本特殊陶業株式会社 配線基板
JP2004214273A (ja) * 2002-12-27 2004-07-29 Ngk Spark Plug Co Ltd 片面積層配線基板の製造方法
US8048251B2 (en) * 2003-10-28 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing optical film
TWI292445B (en) * 2004-02-09 2008-01-11 Asahi Schwebel Co Ltd Double weaved glass cloth, and prepreg and substrate for print circuit board using the glass cloth
KR100674319B1 (ko) * 2004-12-02 2007-01-24 삼성전기주식회사 얇은 코어층을 갖는 인쇄회로기판 제조방법
JP4897281B2 (ja) 2005-12-07 2012-03-14 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
KR20090002718A (ko) * 2007-07-04 2009-01-09 삼성전기주식회사 캐리어 및 인쇄회로기판 제조방법
JP4518113B2 (ja) * 2007-07-25 2010-08-04 Ｔｄｋ株式会社 電子部品内蔵基板及びその製造方法
CN101869008B (zh) 2007-12-26 2012-08-29 松下电器产业株式会社 半导体装置和多层配线基板
CN101562169A (zh) 2008-04-16 2009-10-21 力成科技股份有限公司 积层式基板以及使用该基板的芯片封装构造
KR100956688B1 (ko) * 2008-05-13 2010-05-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8104171B2 (en) 2008-08-27 2012-01-31 Advanced Semiconductor Engineering, Inc. Method of fabricating multi-layered substrate
US8153905B2 (en) 2009-02-27 2012-04-10 Ibiden Co., Ltd. Method for manufacturing printed wiring board and printed wiring board
US8366873B2 (en) * 2010-04-15 2013-02-05 Suss Microtec Lithography, Gmbh Debonding equipment and methods for debonding temporary bonded wafers
US20110024898A1 (en) * 2009-07-31 2011-02-03 Ati Technologies Ulc Method of manufacturing substrates having asymmetric buildup layers
JP4542201B2 (ja) 2009-12-11 2010-09-08 日本特殊陶業株式会社 コアレス配線基板の製造方法
JP5685946B2 (ja) * 2010-01-22 2015-03-18 住友ベークライト株式会社 プリプレグの積層方法、プリント配線板の製造方法およびプリプレグのロール
US20120012553A1 (en) * 2010-07-16 2012-01-19 Endicott Interconnect Technologies, Inc. Method of forming fibrous laminate chip carrier structures

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160084690A (ko) * 2015-01-06 2016-07-14 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
KR20170040584A (ko) * 2015-10-05 2017-04-13 엘지이노텍 주식회사 인쇄회로기판 및 이를 포함하는 전자 부품 패키지

Also Published As

Publication number Publication date
CN102843877B (zh) 2015-06-10
CN102843877A (zh) 2012-12-26
KR101505743B1 (ko) 2015-03-26
US20140099488A1 (en) 2014-04-10
US8945329B2 (en) 2015-02-03
KR20130119401A (ko) 2013-10-31
US20120328857A1 (en) 2012-12-27

Similar Documents

Publication Publication Date Title
KR101505743B1 (ko) 프린트 배선판 및 프린트 배선판의 제조 방법
JP4055717B2 (ja) 半導体装置およびその製造方法
KR101906883B1 (ko) 배선 기판 및 그 제조 방법
JP4902606B2 (ja) 半導体パッケージの製造方法及びそれを用いた半導体プラスチックパッケージ
JP5411362B2 (ja) 積層配線基板及びその製造方法
US7002080B2 (en) Multilayer wiring board
KR100595889B1 (ko) 상하도전층의 도통부를 갖는 반도체장치 및 그 제조방법
WO2010007704A1 (ja) フレックスリジッド配線板及び電子デバイス
KR19990006770A (ko) 복합배선기판, 플렉시블기판, 반도체장치 및 복합배선기판의 제조방법
KR20060047178A (ko) 반도체 장치
KR20080076241A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
KR20090131877A (ko) 칩 내장 인쇄회로기판 및 그 제조방법
KR20060092176A (ko) 적층 기판, 그 제조 방법 및 그 적층 기판을 갖는 전자기기
JP4694007B2 (ja) 三次元実装パッケージの製造方法
JP6293436B2 (ja) 配線基板の製造方法
JP2011151048A (ja) 電子部品の製造方法および電子部品
CN101546740B (zh) 嵌入式印刷电路板及其制造方法
JP2013219204A (ja) 配線基板製造用コア基板、配線基板
JP2006237337A (ja) 半導体装置及びその製造方法
JP4324732B2 (ja) 半導体装置の製造方法
JP5836019B2 (ja) 部品内蔵基板およびその製造方法
JP5206217B2 (ja) 多層配線基板及びそれを用いた電子装置
JP3922350B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP2017191831A (ja) 部品内蔵基板
JP2004214273A (ja) 片面積層配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E902 Notification of reason for refusal
E601 Decision to refuse application