CN117063276A - 一种封装基板及其制作方法、芯片封装结构、电子设备 - Google Patents
一种封装基板及其制作方法、芯片封装结构、电子设备 Download PDFInfo
- Publication number
- CN117063276A CN117063276A CN202180096265.4A CN202180096265A CN117063276A CN 117063276 A CN117063276 A CN 117063276A CN 202180096265 A CN202180096265 A CN 202180096265A CN 117063276 A CN117063276 A CN 117063276A
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- dielectric
- dielectric layer
- circuit structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 348
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 24
- 230000000149 penetrating effect Effects 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 48
- 239000010949 copper Substances 0.000 claims description 33
- 229910000679 solder Inorganic materials 0.000 claims description 32
- 229910052802 copper Inorganic materials 0.000 claims description 31
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 239000011159 matrix material Substances 0.000 claims description 14
- 229920000642 polymer Polymers 0.000 claims description 14
- 239000011521 glass Substances 0.000 claims description 11
- 239000000945 filler Substances 0.000 claims description 10
- 239000010409 thin film Substances 0.000 claims description 5
- 239000002245 particle Substances 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims description 3
- 230000008018 melting Effects 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims 1
- 238000004100 electronic packaging Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 298
- 239000010408 film Substances 0.000 description 22
- 239000000463 material Substances 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229910052573 porcelain Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 2
- 230000003190 augmentative effect Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000004070 electrodeposition Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- -1 amine compounds Chemical class 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001659 ion-beam spectroscopy Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000002952 polymeric resin Substances 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
Abstract
本申请实施例提供一种封装基板及其制作方法、芯片封装结构、电子设备，涉及电子封装技术领域。本申请封装基板包括多个层叠设置的基板、第一介电层及第一介电互连结构。每个基板包括芯板、两层第一电路结构层以及贯穿芯板的芯板互连结构。芯板的热膨胀系数小于第一介电层的热膨胀系数。两层第一电路结构层分别位于芯板的上表面和下表面，芯板互连结构与两层第一电路结构层电连接。第一介电层设置于相邻两个基板之间。第一介电互连结构贯穿第一介电层、并与基板上的第一电路结构层电连接。本申请通过将多个具有芯板的基板与第一介电层交错设置，增加了封装基板内的芯板数量，降低了封装基板的平均热膨胀系数，减少封装基板出现翘曲变形的问题。
Description
本申请涉及电子封装技术领域，尤其涉及一种封装基板及其制作方法、芯片封装结构、电子设备。
封装基板是电子封装的关键材料。随着通信设备、人工智能(artificial intelligence，AI)等应用对集成的要求越来越高，电子封装的封装尺寸越来越大。由于封装基板的热膨胀系数(coefficient of thermal expansion，CTE)与芯片的热膨胀系数不同，使得封装基板容易出现翘曲和变形，限制了封装基板的尺寸，也限制了在封装壳内集成更多的芯片。
现有的封装基板包括芯板、以及分别设置于芯板上表面和下表面的有机介质层。其中，芯板，也称core层，是一种硬质的、有特定厚度、两面覆铜的板材。上述有机介质层的热膨胀系数较大，使得整个封装基板的热膨胀系数较大。从而，导致封装基板在芯片发热量较大的情况下会出现翘曲变形。
发明内容
本申请实施例提供一种封装基板及其制作方法、芯片封装结构、电子设备，用于解决封装基板的热膨胀系数较大而容易出现翘曲变形的问题。
为达到上述目的，本申请采用如下技术方案：
第一方面，本申请实施例提供了一种封装基板。该封装基板包括多个层叠设置的基板、第一介电层及第一介电互连结构。其中，每个基板可以包括芯板、两层第一电路结构层以及贯穿芯板的芯板互连结构。两层第一电路结构层分别位于芯板的上表面和芯板的下表面，芯板互连结构与两层第一电路结构层分别电连接。第一介电层可以设置于相邻两个基板之间，并可以将相邻两个基板粘合。芯板的热膨胀系数小于第一介电层的热膨胀系数。第一介电互连结构贯穿第一介电层、并与位于第一介电层的两侧的基板上的第一电路结构层电连接。上述基板的数量可以为两个，也可以为两个以上。相应地，第一介电层的数量可以为一层，也可以为多层。第二介电互连结构的数量与第一介电层的数量相等。
从上述可知，本申请实施例的封装基板包括多个具有芯板的基板和第一介电层，多个基板层叠设置。第一介电层分别设置于相邻两个基板之间、并将相邻两个基板粘结，即多个基板与第一介电层交错设置。并且由于本申请芯板的上表面和芯板的下表面分别制作有一层第一电路结构层，芯板内贯穿形成与两层第一电路结构层均电连接的芯板互联结构，从而形成了一层金属互联层。此外，第一介电互联层贯穿第一介电层、且与位于第一介电层的两侧的基板上的第一电路结构层电连接，又形成了一层金属互联层。这样一来，在封装基板能够形成多层金属互联层，多层金属互联层分别构成了与芯片、电路板电连接的电路结构。因此，本申请实施例中的封装基板能够实现与芯片、电路板分别电连接的目的。基于以上，在本申请实施例的封装基板中，将上 述电路结构分散设置于相邻的芯板之间的第一介电层中，能够增加封装基板中芯板的数量。并且由于芯板的热膨胀系数小于第一介电层的热膨胀系数，使得具有多个芯板的封装基板的热膨胀系数较低，封装基板的热膨胀系数与设置于该封装基板上的芯片的热膨胀系数较接近，受热后的封装基板与芯片的变形量一致。从而，减少了封装基板出现翘曲形变的概率。封装基板可制作较大的面积，拓展了封装基板的封装尺寸边界，使得在塑封料内能够集成更多的芯片。
在第一方面的一种可能的实现方式中，上述芯板可以为玻璃基板，第一介电层可以为非导电薄膜(non conductive film，NCF)，采用较低热膨胀系数的玻璃材料制作芯板，从而能够进一步降低了封装基板的热膨胀系数。
在第一方面的一种可能的实现方式中，第一介电层包括基体聚合物、以及位于基体聚合物中的填料。其中，基体聚合物可以为非导电薄膜中的成膜剂，如基体聚合物为树脂材料。填料可以包括分散于基体聚合物中的二氧化硅颗粒。二氧化硅填料能够提高利用具有非导电薄膜的封装基板的芯片封装结构的可靠性。
在第一方面的一种可能的实现方式中，上述二氧化硅颗粒的平均粒径小于10um，能够使得非导电薄膜的平滑性较好、透明性较高，并且能够降低加热固化第一介电互连结构时对芯板的损伤。
在第一方面的一种可能的实现方式中，多个层叠设置的基板中位于最外层的两个基板分别为顶部基板和底部基板。封装基板还包括顶部布线层和底部布线层。该顶部布线层和底部布线层结构类似。顶部布线层可以包括第二介电层、贯穿第二介电层的第二介电互连结构以及第二电路结构层。第二介电层与顶部基板远离底部基板的一侧表面相连接。第二电路结构层位于第二介电层上远离顶部基板的一侧表面、且通过第二介电互连结构与顶部基板中的第一电路结构层电连接。底部布线层可以包括第三介电层、贯穿第三介电层的第三介电互连结构以及第三电路结构层。第三介电层与底部基板远离顶部基板的一侧表面相连接。第三电路结构层位于第三介电层远离底部基板的一侧表面、且通过第三介电互连结构与底部基板中的第一电路结构层电连接。顶部布线层和底部布线层能够分别对基板的外表面形成机械保护。
在第一方面的一种可能的实现方式中，第二介电层的流动性和第三介电层的流动性均小于所述第一介质层的流动性。从而，在制作第一介电互联结构的过程中，便于使第一介电互联结构中的焊料层回流与铜柱熔融为一体结构、以及第二介电层和第三介电层的加压固化，方便工艺制作。
第二方面，本申请实施例提供了一种芯片封装结构，包括芯片和上述实施例所述的封装基板。其中，芯片设置于封装基板上、且与封装基板电连接。由于本申请实施例的芯片封装结构中的封装基板与上述实施例中所述的封装基板结构相同，所以，两者能够解决相同的技术问题，并获得相同的技术效果，此处不再赘述。
第三方面，本申请实施例提供了一种电子设备包括主板、以及上述实施例所述的芯片封装结构。主板位于芯片封装结构中封装基上板远离芯片的一侧表面、且与芯片封装结构电连接。由于本申请实施例的电子设备中的封装基板与上述实施例中所述的封装基板结构相同，所以，两者能够解决相同的技术问题，并获得相同的技术效果，此处不再赘述。
第四方面，本申请实施例提供了一种封装基板的制作方法包括以下步骤：形成第一基板。形成第一基板的步骤包括：提供第一芯板，形成贯穿第一芯板的第一芯板互连结构，并在第一芯板的上表面和下表面分别形成一层第一电路结构层。第一芯板互连结构与第一电路结构层电连接。形成第二基板。形成第二基板的步骤与形成第一基板的步骤类似。形成第二基板的步骤具体包括：提供第二芯板，形成贯穿第二芯板的第二芯板互连结构，并在第二芯板的上表面和下表面分别形成一层第一电路结构层；第二芯板互连结构与第一电路结构层电连接。再在第一基板的第一电路结构层上形成第一介电互连结构。在第一基板具有第一介电互连结构的上表面，形成第一介电层；第一介电互连结构贯穿第一介电层。将第二基板设置于第一介电层上远离第一基板的一侧，并将第二基板和第一基板通过第一介电层粘合；介电互连结构与位于第一介电层的两侧的第一基板的第一电路结构层和第二基板的第一电路结构层电连接。由于采用本申请实施例封装基板的制作方法制作的封装基板与上述实施例所述的封装基板结构相同，所以，两者能够解决相同的技术问题，并获得相同的技术效果，此处不再赘述。
在第四方面的一种可能的实现方式中，上述形成贯穿第一芯板的第一芯板互连结构具体包括：在第一芯板上开设盲孔，并在盲孔内形成第一芯板互连结构，之后减薄第一芯板，使盲孔的底面露出。
在第四方面的一种可能的实现方式中，将第二基板设置于第一介电层上远离第一基板的一侧的步骤具体包括：将第二基板加热压合在第一介电层上远离第一基板的一侧。
在第四方面的一种可能的实现方式中，在第一基板上形成第一介电互连结构包括：在第一基板上的第一电路结构层上形成铜柱。之后，在铜柱上形成焊料层。并且，在第二基板加热压合在第一介电层上远离第一基板的一侧时，铜柱和焊料层熔融为一体结构与第二芯板下表面的第一电路结构层电连接。该一体结构为第一介电互连结构。在将第一基板中的第一芯板通过第一介电层与第二基板中的第二芯板粘合时，同时实现第一基板上的第一电路结构层与第二基板上的第一电路结构层电连接，节省了工艺流程，且第一基板与第二基板的连接力可靠。
图1为本申请实施例电子设备的立体图；
图2为本申请实施例电子设备的爆炸图；
图3为本申请实施例电子设备中芯片封装结构和主板的结构示意图；
图4为本申请实施例电子设备中芯片封装结构中安装有一个芯片的结构示意图；
图5为本申请实施例电子设备中芯片封装结构中安装有两个层叠设置的芯片的结构示意图；
图6为本申请实施例电子设备中芯片封装结构中安装有两个芯片同层设置在封装基板上的结构示意图；
图7为相关技术中的一种封装基板的结构示意图；
图8为本申请实施例电子设备中封装基板的结构示意图；
图9为本申请实施例电子设备中封装基板包括顶部基板和底部基板的结构示意图；
图10为本申请实施例电子设备中封装基板中顶部基板和底部基板与第一基板的制作材料不同的结构示意图；
图11为本申请实施例电子设备中封装基板包括第一阻焊层和第二阻焊层的结构示意图；
图12为本申请实施例封装基板的制作方法的流程示意图；
图13为本申请实施例封装基板的制作方法中形成第一基板的流程示意图；
图14中(a)、(b)、(c)、(d)、(e)、(f)、(g)分别为本申请实施例封装基板的制作方法中形成第一基板的各种工艺步骤对应的结构示意图；
图15为本申请实施例封装基板的制作方法中形成贯穿第一芯板的第一芯板互连结构的流程示意图；
图16为本申请实施例封装基板的制作方法中形成第二基板的流程示意图；
图17为本申请实施例封装基板的制作方法中将第一基板与第二基板层叠并电连接的流程示意图；
图18中(a)、(b)、(c)、(d)、(e)分别为本申请实施例封装基板的制作方法中形成铜柱的各种工艺步骤对应的结构示意图；
图19中(a)、(b)分别为本申请实施例封装基板的制作方法中形成焊料球的结构示意图；
图20中(a)、(b)、(c)分别为本申请实施例封装基板的制作方法中形成第一介电层、并将第一基板、第一介电层及第二基板粘合的各种工艺步骤对应的结构示意图；
图21中(a)、(b)、(c)分别为本申请实施例封装基板的制作方法中将第三基板粘合在第二基板上的各种工艺步骤对应的结构示意图；
图22中(a)、(b)、(c)、(d)、(e)分别为本申请实施例封装基板的制作方法中形成顶部布线层的各种工艺步骤对应的结构示意图；
图23中(a)、(b)、(c)、(d)、(e)分别为本申请实施例封装基板的制作方法中形成底部布线层的各种工艺步骤对应的结构示意图。
附图标号：
1000-电子设备，100-屏幕，200-中框，300-后壳，400-主板，500-摄像头，10-芯片封装结构，1-封装基板，112a-重布线层，1121a-有机介质层，1122a-电路结构，1120-金属互联层，11-基板，11a-顶部基板，11b-底部基板，111-芯板，112-第一电路结构层，113-芯板互联结构，12-第一介电层，13-第一介电互连结构，14-顶部布线层，141-第二介电层，1411-第二盲孔，142-第二介电互连结构，143-第二电路结构层，15-底部布线层，151-第三介电层，1511-第三盲孔，152-第三介电互连结构，153-第三电路结构层，16-第一阻焊层，17-第二阻焊层，101-第一基板，1011-第一芯板，1012-第一盲孔，1013-第一芯板互连结构，1013a-第一粘结层，1013b-第一种子层，1014-第一光刻胶层，1014a-第一窗口，1015-铜柱，1015a-第二粘结层，1015b-第二种子层，1016-第二光刻胶层，1016a-第二窗口，1017-焊料层，1017a-焊球帽，1010-导电柱，102-第二基板，1021-第二芯板，1022-第二芯板互连结构，103-第三基板，2-芯片，3-塑封料。
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。
以下，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。
此外，本申请中，“上”、“下”、“左”、“右”、“水平”以及“竖直”等方位术语是相对于附图中的部件示意置放的方位来定义的，应当理解到，这些方向性术语是相对的概念，它们用于相对于的描述和澄清，其可以根据附图中部件所放置的方位的变化而相应地发生变化。
在本申请中，除非另有明确的规定和限定，术语“连接”应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或成一体；可以是直接相连，也可以通过中间媒介间接相连。
本申请提供一种电子设备，该电子设备可以包括手机、平板电脑(tablet personal computer)、膝上型电脑(laptop computer)、个人数码助理(personal digital assistant，PDA)、照相机、个人计算机、笔记本电脑、车载设备、可穿戴设备、增强现实(augmented reality，AR)眼镜、AR头盔、虚拟现实(virtual reality，VR)眼镜或者VR头盔等需要存储数据的设备。本申请实施例对上述电子设备的具体形式不做特殊限制。以下为了方便说明，均是以该电子设备为如图1所示的手机为例进行的举例说明。
请参照图1和图2，图1为本申请一些实施例提供的电子设备的立体图，图2为图1所示电子设备的爆炸图。由上述可知，在本实施例中，电子设备1000为手机。电子设备1000可以包括如图2所示的屏幕100、中框200、后壳300及固定在中框200上的主板400。
可以理解的是，图1和图2仅示意性的示出了电子设备1000包括的一些部件，这些部件的实际形状、实际大小、实际位置和实际构造不受图1和图2的限制。在其他一些示例中，电子设备1000也可以不包括屏幕100。或者，电子设备1000还可以包括如图2所示的摄像头500。
在本申请的一些实施例中，电子设备1000还可以包括如图3所示的芯片封装结构10。该芯片封装结构10设置于该主板400上、且与主板400电连接。例如，芯片封装结构10可以通过焊球阵列(ball grid array，BGA)、或者多个阵列排布的铜柱凸块(copper pillar bump，CPB)与主板400电连接，从而使得芯片封装结构10能够与主板400上其他芯片或者芯片堆叠结构实现信号传输。
需要说明的是，上述主板400可以为印刷电路板(printed circuit board，PCB)。本申请对主板400上的芯片封装结构10的数量不做限制，可以一个、两个或两个以上。
为了方便下文对描述，可以在部分附图中建立X、Y、Z坐标系。图3所示的主板400的所在平面可以为XY平面，以图3中示出的主板400为长方形为例，X轴可以为主板400的长度方向，Y轴可以为主板400的宽度方向，Z轴为垂直于或在制作公差范围内近似垂直于主板400的方向。可以理解的是，主板400的宽度尺寸小于主板400的长度尺寸。
以下对上述芯片封装结构10的结构进行举例说明。请参照图4，芯片封装结构10 可以包括封装基板(substrate，SUB)1、设置在封装基板1上的芯片2以及用于塑封芯片2的塑封料(molding)3。封装基板1位于主板400与芯片2之间。该芯片2可以为裸芯片(即single die)，也可以为芯片堆叠结构(即多个裸die层叠设置)。本申请对封装于芯片封装结构10内的芯片2数量不做限制，可为如图4所示的一个，也可为如图5和图6所示的两个，或者还可以为两个以上。多个裸芯片可以如图5所示的层叠设置，也可如图6所示的同层设置在封装基板1上。
需要说明的是，上述芯片2可以为具有数据处理功能的处理芯片，例如为中央处理器(central processing unit，CPU)、片上系统(system on chip，SOC)或者图像处理器(graphics processing unit，GPU)等能够对数据进行处理的芯片。
在一些相关技术中，上述封装基板1可以包括如图7所示的一个芯板111以及分别设置于上表面、下表面的重布线层112a。两个重布线层112a分别用于与芯片2、主板400电连接。该重布线层112a可以包括有机介质层1121a以及位于有机介质层1121a内的电路结构1122a。该电路结构1122a由多层金属互联层1120组成。由于在有机介质层1121a内制作具有多层金属互联层1120的电路结构1122a，需要有机介质层1121a的厚度较大。由于有机介质层1121a的热膨胀系数较大，所以，两个厚度较大的有机介质层1121a会提高整个封装基板1的热膨胀系数，使得具有一层热膨胀系数较低的芯板111和两个厚度较大的有机介质层1121a的封装基板1容易出现翘曲形变。
为了进一步减少上述封装基板1出现翘曲形变的概率，本申请实施例提供了一种具有多层芯板111的封装基板1。参照图8，该封装基板1包括多个基板11，多个基板11层叠设置。其中，每个基板11包括芯板111、两层第一电路结构层112以及芯板互连结构113。两层第一电路结构层112分别位于芯板111的上表面和芯板111的下表面。芯板互连结构113贯穿芯板1、且将两层第一电路结构层112电连接。封装基板1还包括第一介电层12和第一介电互连结构13。第一介电层12设置在相邻两个基板11之间。并且，第一介电层12可以用于将相邻两个基板11粘合。芯板111的热膨胀系数小于第一介电层12的热膨胀系数。第一介电互连结构13贯穿第一介电层12、并与位于第一介电层12的两侧的基板11上的第一电路结构层112电连接。并且，第一介电层12和第一介电互连结构13的数量相等。
可以理解的是，当封装基板1中的基板11为两个时，第一介电层12为一层。当封装基板1中的基板11为三个以上时，第一介电层12和第一介电互连结构13均为多层。例如，图8中示出的基板11为四个，第一介电层12和第一介电互连结构13均为三层。
从上述可知，本申请实施例的封装基板1包括多个具有芯板111的基板11和第一介电层12，多个基板11层叠设置。第一介电层12分别设置于相邻两个基板11之间、并将相邻两个基板11粘结，即多个基板11与第一介电层12交错设置。并且由于本申请实施例芯板111的上表面和芯板111的下表面分别制作有一层第一电路结构层112，芯板111内贯穿形成与两层第一电路结构层112均电连接的芯板互连结构113，从而形成了一层金属互连层。
此外，第一介电互连结构13贯穿第一介电层12、且与位于第一介电层12的两侧的基板11上的第一电路结构层112电连接，又形成了一层金属互连层。这样一来，在 封装基板1能够形成多层金属互连层，多层金属互连层分别构成了与芯片2、主板400电连接的重布线层中的电路结构。因此，本申请实施例中的封装基板1能够实现与芯片2、主板400分别电连接的目的。
基于以上，相较于上述图7所示的具有一个芯板111、两个重布线层112a的封装基板，在本申请实施例的封装基板1中，将重布线层112a的电路结构1122a分散设置在相邻的芯板111之间的第一介电层12中，能够增加封装基板1中芯板111的数量，并降低每层第一介电层12的厚度。当本申请实施例的封装基板1的厚度与图7所示的封装基板的厚度相等或相差较小时，本申请实施例的封装基板1中多层芯板111的总厚度大于图7所示的封装基板中一层芯板的厚度。并且由于芯板111的热膨胀系数小于第一介电层12的热膨胀系数，使得具有多个芯板111的封装基板1的热膨胀系数较低。封装基板1的热膨胀系数与设置于该封装基板1上的芯片2的热膨胀系数较接近，受热后的封装基板1与芯片2的变形量一致。从而，减少了封装基板1出现翘曲形变的概率。封装基板1可制作较大的面积，拓展了封装基板1的封装尺寸边界，使得在塑封料3内能够集成更多的芯片2。
由于上述芯板111的热膨胀系数需小于第一介电层12的热膨胀系数，所以，芯板111需采用热膨胀系数较低的材料制作。以下对芯板111的制作材料进行举例说明。
例如，上述芯板111可以为玻璃基板，如石英玻璃或高硅氧玻璃。石英玻璃的线热膨胀系数为0.5×10
-6/K，高硅氧玻璃的线热膨胀系数为0.78×10
-6/K。从而，进一步降低了封装基板1的热膨胀系数。
又如，上述芯板111也可以为陶瓷基板，如莫来石瓷或氧化铝瓷，莫来石瓷的线热膨胀系数为4×10
-6/K，氧化铝瓷的线热膨胀系数为6.7×10
-6/K，芯板111的热膨胀系数也较低。
由于在第一介电层12内需制作第一介电互连结构13，当第一介电互连结构13由铜柱和焊料球熔融后组成的一体结构时，第一介电层12需采用半固化(pre-preg)片，且第一介电层12的流动性需较高。例如，本申请实施例中的第一介电层12可以为非导电薄膜，非导电薄膜的流动性较高、且具有还原性。当焊料球为锡球时，非导电薄膜中的酸性材料(如胺类化合物)能够与锡球外表面的氧化层发生还原反应，便于锡球回流与铜柱熔融为一体结构，方便了工艺制作。
上述的非导电薄膜可以包括基体聚合物、以及位于基体聚合物中的填料，填料分散于集体聚合物中。其中，基体聚合物为成膜剂，能够使非导电薄膜具有成膜能力。并且调节非导电薄膜中基体聚合物的含量，能够调节非导电薄膜的流动性、柔软性和透明性。上述填料可以包括二氧化硅填料，二氧化硅填料能够提高利用具有非导电薄膜的封装基板的芯片封装结构的可靠性。上述基体聚合物可以为固体环氧树脂。上述非导电薄膜还可以包括高分子树脂，在加压气氛下固化非导电薄膜时，高分子树脂能够有助于增加非导电薄膜固化后的强韧性。
示例的，在本申请的一些实施例中，上述二氧化硅颗粒的平均粒径小于10um。第一介电层12采用上述粒径范围的二氧化硅颗粒，能够使得非导电薄膜的平滑性较好、透明性较高，并且能够降低加热固化第一介电互连结构13时对芯板111的损伤。
在上述多个基板11与第一介电层12交错设置的封装基板1中，位于最外层的两 个分别为如图8所示的顶部基板11a和底部基板11b。考虑到基板11中的芯板111为玻璃基板或陶瓷基板时，顶部基板11a和底部基板11b的韧性较差，容易在运输或装配过程中磨损或破裂。
为了解决上述问题，在本申请的一些实施例中，上述封装基板1还可以包括如图9所示的顶部布线层14。该顶部布线层14可以包括第二介电层141、第二介电互连结构142以及第二电路结构层143。第二介电层141与顶部基板11a远离底部基板11b的一侧表面(即图9中顶部基板11a的上表面)相连接。第二介电互连结构142贯穿第二介电层141。第二电路结构层143位于第二介电层141远离顶部基板11a的一侧表面(即图9中第二介电层141的上表面)，第二电路结构层143通过第二介电互连结构142与顶部基板11a中的第一电路结构层112(具体为顶部基板11a上表面上的第一电路结构层112)电连接。顶部布线层14中的第二电路结构层143通过第二介电互连结构142与顶部基板11a电连接后，能够形成封装基板1与芯片2电连接的电路结构中的一层金属互连层。因此，顶部布线层14既能够对顶部基板11a形成机械保护，还能够在顶部布线层14内构成一层金属互连层，有效利用了第二介电层14，减小了封装基板1的厚度。
继续参照图9，上述封装基板1还包括底部布线层15，该底部布线层15的结构与顶部布线层14的结构类似。该底部布线层15包括第三介电层151、第三介电互连结构152以及第三电路结构层153。其中，第三介电层151与底部基板11b上远离顶部基板11a的一侧表面(即图9中底部基板11b的下表面)相连接。第三介电互连结构152贯穿第三介电层151。第三电路结构层153位于第三介电层151远离底部基板11b的一侧表面(即图9中第三介电层151的下表面)。第三电路结构层11b通过第三介电互连结构152与底部基板11b中的第一电路结构层112(具体为与底部基板11a下表面上的第一电路结构层112)电连接。
同理，底部布线层15中的第三电路结构层153通过第三介电互连结构152与底部基板11b电连接后，能够形成封装基板1与主板400电连接的电路结构中的一层金属互连层。底部布线层15不仅能够对底部基板11b形成机械保护，而且同样也可以减小封装基板1的厚度。
基于以上，与顶部基板11a连接的第二介电层141和与底部基板11b连接的第三介电层151可以采用相同的材料，也可采用不同的材料制作。以下以第二介电层141和第三介电层151采用相同的材料进行举例说明。
在本申请的一些实施例中，第一介电层12、第二介电层141及第三介电层151均采用非导电薄膜，如图9所示。
考虑到区别于第一介电层12需要较好的流动性以便于制作第一介电互连结构13，第二介电层141内的第二介电互连结构142、以及第三介电层151内的第三介电互连结构152均可通过挖孔、沉铜、电镀等工艺制作。因此，在本申请的另一些实施例中，第二介电层141和第三介电层151的流动性均小于第一介质层的流动性。例如，第二介电层141和第三介电层151均可以采用味之素堆积膜(ajinomoto build-up film，ABF)，便于第二介电层141和第三介电层151的加压固化，如图10所示。当然，第二介电层141和第三介电层151还可以采用与味之素堆积膜性质类似的其他薄膜材料。
为了保护上述顶部布线层14和底部布线层15，本申请实施例的封装基板1还包括第一阻焊层(solder mask)16和第二阻焊层17，如图11所示。第一阻焊层16设置顶部布线层14的上表面。第二阻焊层17设置在底部布线层15的下表面。
以下对上述封装基板的制作方法进行举例说明。在本申请的一些实施例中，封装基板1的制作方法包括如图12所示的S100-S700，具体如下：
S100：形成第一基板。
其中，上述步骤S100具体可以包括如图13所示的S101-S103，具体如下：
S101：提供第一芯板。
示例的，提供如图14中(a)所示的第一芯板1011。该第一芯板1011采用玻璃制作的实心板状结构。
S102：形成贯穿第一芯板的第一芯板互连结构。
在本申请的一些实施例中，上述步骤S102具体可以包括如图15所示的S1021-S1023，具体如下：
S1021：在第一芯板上开设第一盲孔。
参照图14中(b)，在第一芯板1011上，采用化学腐蚀(如采用氢氟酸进行化学腐蚀)、激光(laser)、激光诱导湿法刻蚀(Laser induced wet etch)等方式开设第一盲孔1012。
S1022：在第一盲孔内形成第一芯板互连结构。
首先，在第一盲孔1012内采用溅射(physical vapour deposition，PVD)工艺形成钛(Ti)或镍(Ni)等金属薄膜，将金属薄膜作为如图14中(c)所示的第一粘结层1013a。
然后，在金属薄膜上采用溅射工艺形成铜(Cu)层，作为如图14中(d)所示的第一种子层1013b。上述溅射工艺可以为磁控溅射或离子束溅射。
之后，采用电镀(electrochemical deposition，ECD)方式增加第一种子层1013b的厚度，使得第一盲孔1012内充满铜材料，从而形成如图14中(e)所示的第一芯板互连结构1013。
S1023：减薄第一芯板，使第一盲孔中的第一芯板互连结构的底面露出。
在一些实施例中，可以采用背面研磨(back grinding，BG)工艺减薄第一芯板1011的厚度使得第一盲孔1012中的第一芯板互连结构1013的底面露出，如图14中(f)所示。例如，可以将第一芯板1011的厚度从底面减薄20um～100um。对于第一芯板1011为玻璃基板，上述减薄工艺是将第一芯板1011的第一盲孔1012减薄为玻璃通孔(through glass via，TGV)。
S103：在第一芯板的上表面和下表面分别形成一层第一电路结构层，两层第一电路结构层均与第一芯板互连结构电连接。
在第一芯板1011的上表面和下表面可以采用光刻胶工艺分别形成一层具有导电线路和焊盘(pad)的第一电路结构层112。从而，形成如图14中(g)所示的第一基板101。其中，上述光刻胶工艺是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。
S200：形成第二基板。
形成第二基板的步骤与形成第一基板101的步骤类似。上述步骤S200具体可以包括如图16所示的S201-S203，具体如下：
S201：提供第二芯板。
S202：形成贯穿第二芯板的第二芯板互连结构。
S203：在第二芯板的上表面和下表面分别形成一层第一电路结构层，两层第一电路结构层均与第二芯板互连结构电连接。
S300：将第一基板与第二基板层叠，并电连接。
上述步骤S300具体可以包括如图17所示的S301-S304，具体如下：
S301：在第一基板的第一电路结构层上形成铜柱。
首先，在第一基板101的第一电路结构层112上涂布如图18中(a)所示的第一光刻胶层1014。对第一光刻胶层1014进行曝光，形成用于如图18中(b)所示的设置铜柱的第一窗口1014a。
然后，可以采用物理气相沉积或溅射工艺在上述第一窗口1014a上形成如图18中(c)所示的第二粘结层(如钛层)1015a。
然后，在第二粘结层1015a上采用物理气相沉积工艺或溅射工艺形成铜(Cu)层，作为如图18中(d)所示的第二种子层1015b。
之后，采用电镀(electrochemical deposition，ECD)方式增加第一窗口1014a处的第二种子层1015b的厚度，使得在第一窗口1014a内形成如图18中(e)所示的铜柱1015。
S302：在铜柱上形成焊料层，形成包括铜柱和焊料层的导电柱。
在铜柱1015的上方采用电镀方式形成如图19中(a)所示的焊料层(一般是锡银材料)1017。最后，采用刻蚀工艺去除第一光刻胶层1014，如图19中(b)所示。
需要说明的是，在铜柱1015和焊料1017之间还可以形成阻挡层(如采用电镀方式制作镍(Ni)层作为阻挡层)，降低焊料和铜的互扩散。铜柱1015的高度方向、第一光刻胶层1014的厚度方向均与封装基板1的厚度方向相同。
S303：在第一基板具有导电柱的上表面，形成第一介电层，导电柱贯穿第一介电层。
参照图20中(a)，第一介电层12可以直接粘结在第一基板101具有导电柱1010的上表面。
S304：在第二基板设置于第一介电层上远离第一基板的一侧，并将第二基板和第一基板通过第一介电层粘合。
其中，导电柱1010与位于第一介电层12的两侧的第一基板101的第一电路结构层112和第二基板102的第一电路结构层112电连接，如图20中(b)和(c)所示。
上述步骤S304具体包括：
将第二基板102加热压合(lamination)在第一介电层12上远离第一基板101的一侧，焊料层1017融化回流形成如图20中(c)所示的拱形的焊球帽1017a，同时导电柱1010中的焊球帽1017a与铜柱1015熔融为一体结构与第二芯板1021下表面的第一电路结构层112电连接。上述一体结构为第一介电互连结构13。
在将第一基板101中的第一芯板1011通过第一介电层12与第二基板102中的第 二芯板1021粘合时，同时实现了第一基板101上的第一电路结构层112与第二基板102上的第一电路结构层112的电连接，节省了工艺流程，且第一基板101与第二基板102的连接力可靠。
具体地，上述导电柱1010中的焊料球1017与铜柱1015熔融为一体结构与第二芯板1021下表面的第一电路结构层112上的焊盘电连接。
以上制作方法是以封装基板1包括第一基板101和第二基板102为例进行说明。若封装基板1还包括第三基板、第四基板、……、第N基板，第三基板、第四基板、……、第N基板的制作方法可以与第一基板101(或第二基板102)的制作方法相同。相邻两个基板之间的第一介电层12和第一介电互连结构13的制作方法也可以与上述制作方法相同，相邻两个基板的连接方式也可以与第一基板101和第二基板102的连接方式相同，此处不再赘述。
以封装基板1包括有第一基板101、第二基板102和第三基板为例。上述封装基板1的制作方法还包括：
S400：形成第三基板。
制作第三基板的方法与制作第二基板102或第一基板101的方法相同，此处不再赘述。
S500：将第三基板与第二基板层叠，并电连接。
图21中(a)至(c)示出了第三基板103与第二基板102连接的部分工艺步骤。该步骤和第二基板102与第一基板101之间的工艺步骤相同，此处不再赘述。
以上述封装基板1包括第一基板101、第二基板102和第三基板103为例，在本申请的一些实施例中，上述封装基板1的制作方法还包括以下步骤：
S600：在第三基板的上表面上形成顶部布线层。
首先，在第三基板103的上表面加热压合如图22中(a)所示的第二介电层141。
然后，在第二介电层141上采用机械钻孔或激光钻孔方式开设如图22中(b)所示的第二盲孔1411。并在第二盲孔1411内填充铜材料，以形成如图22中(c)所示的第二介电互连结构142。第二介电互连结构142贯穿第二介电层141、且与第三基板103上表面的第一电路结构层112电连接。
之后，在第二介电层141的上表面上形成如图22中(d)所示的第二电路结构层143，第二电路结构层143与第二介电互连结构142电连接。在一些实施例中，可以采用光刻胶工艺在第二介电层141的上表面上形成第二电路结构层143。从而，形成顶层布线层14。
基于以上，在一些实施例中，在形成第二电路结构层143之后，顶层布线层14的上表面印刷如图22中(e)所示的第一阻焊层16。第一阻焊层16可以对第二电路结构层143形成机械保护。
S700：在第一基板的下表面上形成底部布线层。
制作底部布线层15的工艺与制作顶部布线层14的工艺类似。具体可以包括以下步骤：
首先，在第一基板101的上表面加热压合如图23中(a)所示的第三介电层151。
然后，在第三介电层151上开设如图23中(b)所示的第三盲孔1511。并在第三 盲孔1511内填充铜材料，以形成如图23中(c)所示的第三介电互连结构152。第三介电互连结构152贯穿第三介电层151、且与第一基板101下表面的第一电路结构层112电连接。
之后，在第三介电层151的下表面上形成如图23中(d)所示的第三电路结构层153，第三电路结构层153与第三介电互连结构152电连接。从而，形成底部布线层15。
基于以上，在一些实施例中，在形成第三电路结构层153之后，底部布线层15的上表面印刷如图23中(e)所示的第二阻焊层17。同样地，第二阻焊层17也可以对第三电路结构层153形成机械保护。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。
Claims (12)
- 一种封装基板，其特征在于，包括：多个层叠设置的基板，每个所述基板包括芯板、两层第一电路结构层以及贯穿所述芯板的芯板互连结构，两层所述第一电路结构层分别位于所述芯板的上表面和所述芯板的下表面，所述芯板互连结构与两层所述第一电路结构层分别电连接；一层或多层第一介电层，所述第一介电层设置于相邻两个所述基板之间，所述芯板的热膨胀系数小于所述第一介电层的热膨胀系数；一层或多层第一介电互连结构，贯穿所述第一介电层、并与位于所述第一介电层的两侧的基板上的所述第一电路结构层电连接。
- 根据权利要求1所述的封装基板，其特征在于，所述芯板为玻璃基板，所述第一介电层为非导电薄膜NCF。
- 根据权利要求2所述的封装基板，其特征在于，所述第一介电层包括基体聚合物、以及位于所述基体聚合物中的填料，所述填料包括二氧化硅颗粒，所述填料分散于所述基体聚合物中。
- 根据权利要求3所述的封装基板，其特征在于，所述二氧化硅颗粒的平均粒径小于10um。
- 根据权利要求1-4任一项所述的封装基板，其特征在于，所述多个层叠设置的基板中位于最外层的两个所述基板分别为顶部基板和底部基板；所述封装基板还包括：顶部布线层，包括第二介电层、贯穿所述第二介电层的第二介电互连结构以及第二电路结构层；所述第二介电层与所述顶部基板远离所述底部基板的一侧表面相连接，所述第二电路结构层位于所述第二介电层上远离所述顶部基板的一侧表面、且通过所述第二介电互连结构与所述顶部基板中的第一电路结构层电连接；底部布线层，包括第三介电层、贯穿所述第三介电层的第三介电互连结构以及第三电路结构层；所述第三介电层与所述底部基板远离所述顶部基板的一侧表面相连接，所述第三电路结构层位于所述第三介电层远离所述底部基板的一侧表面、且通过所述第三介电互连结构与所述底部基板中的第一电路结构层电连接。
- 根据权利要求5所述的封装基板，其特征在于，所述第二介电层的流动性和所述第三介电层的流动性均小于所述第一介质层的流动性。
- 一种芯片封装结构，其特征在于，包括：芯片；如权利要求1-6中任一项所述的封装基板，所述芯片设置于所述封装基板上、且与所述封装基板电连接。
- 一种电子设备，其特征在于，包括主板、以及如权利要求7所述的芯片封装结构；所述主板位于所述芯片封装结构中封装基上板远离所述芯片的一侧表面、且与所述芯片封装结构电连接。
- 一种封装基板的制作方法，其特征在于，包括：形成第一基板，包括：提供第一芯板，形成贯穿所述第一芯板的第一芯板互连结构，并在所述第一芯板的上表面和下表面分别形成一层第一电路结构层；所述第一芯板互连结构与所述第一电路结构层电连接；形成第二基板，包括：提供第二芯板，形成贯穿所述第二芯板的第二芯板互连结构，并在所述第二芯板的上表面和下表面分别形成一层第一电路结构层；所述第二芯板互连结构与所述第一电路结构层电连接；在所述第一基板的第一电路结构层上形成第一介电互连结构；在第一基板具有所述第一介电互连结构的上表面，形成第一介电层；所述第一介电互连结构贯穿所述第一介电层；将所述第二基板设置于所述第一介电层上远离所述第一基板的一侧，并将所述第二基板和所述第一基板通过所述第一介电层粘合；所述介电互连结构与位于所述第一介电层的两侧的所述第一基板的第一电路结构层和所述第二基板的第一电路结构层电连接。
- 根据权利要求9所述的封装基板的制作方法，其特征在于，所述形成贯穿所述第一芯板的第一芯板互连结构具体包括：在所述第一芯板上开设盲孔；在所述盲孔内形成第一芯板互连结构；减薄所述第一芯板，使所述盲孔的底面露出。
- 根据权利要求9或10所述的封装基板的制作方法，其特征在于，所述将所述第二基板设置于所述第一介电层上远离所述第一基板的一侧包括：将所述第二基板加热压合在所述第一介电层上远离所述第一基板的一侧。
- 根据权利要求11所述的封装基板的制作方法，其特征在于，所述在所述第一基板上形成第一介电互连结构包括：在所述第一基板上的第一电路结构层上形成铜柱，在所述铜柱上形成焊料层，并在所述第二基板加热压合在所述第一介电层上远离所述第一基板的一侧时，所述铜柱和所述焊料层熔融为一体结构与第二芯片下表面的第一电路结构层电连接；所述一体结构为所述第一介电互连结构。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2021/103824 WO2023272650A1 (zh) | 2021-06-30 | 2021-06-30 | 一种封装基板及其制作方法、芯片封装结构、电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117063276A true CN117063276A (zh) | 2023-11-14 |
Family
ID=84692406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202180096265.4A Pending CN117063276A (zh) | 2021-06-30 | 2021-06-30 | 一种封装基板及其制作方法、芯片封装结构、电子设备 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117063276A (zh) |
| WO (1) | WO2023272650A1 (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3826731B2 (ja) * | 2001-05-07 | 2006-09-27 | ソニー株式会社 | 多層プリント配線基板及び多層プリント配線基板の製造方法 |
| TWI231013B (en) * | 2003-03-11 | 2005-04-11 | Phoenix Prec Technology Corp | Multilayer laminating structure of IC packing substrate and method for fabricating the same |
| JP4305399B2 (ja) * | 2004-06-10 | 2009-07-29 | 住友電気工業株式会社 | 多層プリント配線板の製造方法及び多層プリント配線板 |
| US8945329B2 (en) * | 2011-06-24 | 2015-02-03 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing printed wiring board |
-
2021
- 2021-06-30 WO PCT/CN2021/103824 patent/WO2023272650A1/zh active Application Filing
- 2021-06-30 CN CN202180096265.4A patent/CN117063276A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023272650A1 (zh) | 2023-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9620494B2 (en) | Hybrid substrates, semiconductor packages including the same and methods for fabricating semiconductor packages | |
| JP4055717B2 (ja) | 半導体装置およびその製造方法 | |
| US6633078B2 (en) | Semiconductor device, method for manufacturing an electronic equipment, electronic equipment and portable information terminal | |
| US6621172B2 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic equipment | |
| US8263871B2 (en) | Mount board and semiconductor module | |
| CN112038318A (zh) | 封装基板 | |
| US20050258533A1 (en) | Semiconductor device mounting structure | |
| US20220051963A1 (en) | Packaging stacked substrates and an integrated circuit die using a lid and a stiffening structure | |
| WO2022231712A1 (en) | An electronic substrate having an embedded etch stop to control cavity depth in glass layers therein | |
| US20080217748A1 (en) | Low cost and low coefficient of thermal expansion packaging structures and processes | |
| JP2001250902A (ja) | 半導体パッケージ及びその製造方法 | |
| US6818542B2 (en) | Tape circuit board and semiconductor chip package including the same | |
| CN117063276A (zh) | 一种封装基板及其制作方法、芯片封装结构、电子设备 | |
| US20150103494A1 (en) | Printed circuit boards having metal layers and semiconductor packages including the same | |
| US20190279935A1 (en) | Semiconductor package having package substrate containing non-homogeneous dielectric layer | |
| TWI832667B (zh) | 電子封裝件及其製法 | |
| US20230137841A1 (en) | Circuit carrier and manufacturing method thereof and package structure | |
| US20240096836A1 (en) | Chip high-density interconnection package structure and manufacturing method thereof | |
| US11862545B2 (en) | Integrated substrate structure, electronic assembly, and manufacturing method thereof | |
| EP4027384A2 (en) | Chip package structure, preparation method, and electronic device | |
| WO2022178729A1 (zh) | 芯片封装结构及其制作方法、电子设备 | |
| WO2023272637A1 (zh) | 一种封装散热盖、芯片封装结构及电子设备 | |
| US20230402441A1 (en) | Package structure and manufacturing method thereof | |
| US20230046699A1 (en) | Circuit board structure | |
| TW202322669A (zh) | 電路板及具有該電路板之半導體封裝 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |