JP4902606B2 - 半導体パッケージの製造方法及びそれを用いた半導体プラスチックパッケージ - Google Patents
半導体パッケージの製造方法及びそれを用いた半導体プラスチックパッケージ Download PDFInfo
- Publication number
- JP4902606B2 JP4902606B2 JP2008198305A JP2008198305A JP4902606B2 JP 4902606 B2 JP4902606 B2 JP 4902606B2 JP 2008198305 A JP2008198305 A JP 2008198305A JP 2008198305 A JP2008198305 A JP 2008198305A JP 4902606 B2 JP4902606 B2 JP 4902606B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thermal expansion
- package according
- semiconductor
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/145—Organic substrates, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10545—Related components mounted on both sides of the PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
- H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
厚さ12μmの電解銅箔を両面に張った厚さ0.2mmのノンハロゲンタイプエポキシ系両面銅張積層板(商品名;R−1515T、CTEα1;12ppm/℃、松下電工<株>製)の表層銅箔をエッチングして厚さ1.2μmとした後に、機械式ドリルにて穴径150μmの貫通穴を形成し、デスミア処理後に無電解銅メッキ0.9μm、電解銅メッキを20μm付着して、サブトラクティブ法を用いてライン/スペース=40/40μmの回路を形成した。これに黒色酸化銅処理を施し、この両面に厚さ40μmのノンハロゲンタイプエポキシ樹脂系プリプレグ(商品名;GEA−679FGR、日立化成工業<株>製)を各1枚置き、その両外側に厚さ12μmの電解銅箔を配置し、200℃、25kgf/cm2、2mmHgの真空下で、90分間積層成形して4層両面銅張積層板を作製した。この銅張積層板の銅箔表層を1.2μmまでエッチングしてから、UV−YAGレーザーにて穴径50μmのブラインドビア穴を両面に形成し、デスミア処理後に穴内を銅メッキで充填し、表面に回路を作製した。これを繰り返して6層のプリント配線板とした。接続用ランドは425μmピッチで、径は150μmで形成した。この銅張積層板の表面に厚さ15μmで一般のUV熱硬化型ソルダーレジスト(商品名;PSR4000AUS308、太陽インキ製造<株>製)を形成し、ニッケルメッキ5μm、金メッキ0.2μmを施し、多層プリント配線板Aとした。ランドは径100μmで開口した。この多層プリント配線板Aで10×10mmの大きさのフリップチップを収納搭載接続する箇所を12×12mmでルーターにて開口した。この多層プリント配線板Aの縦横方向の熱膨張係数は20.4ppm/℃、22.0ppm/℃であった。
厚さ0.4mmの銅インバー板(Cu厚さ/Invar厚さ/Cu厚さ=2μm/396μm/2μm)にUV―YAGレーザーにて穴径200μmの貫通穴をあけ、銅インバー板の全表面にスパッタリングにて厚さ722オングストロームの銅層を付着した。形成された穴内部を樹脂組成物(商品名;FP−R200、<株>アサヒ化学研究所製、Tg;179℃)をスクリーン印刷にて穴の部分だけに樹脂組成物を充填し、はみ出した樹脂組成物は拭き取って除去後に、140℃で50分、155℃で1時間硬化してから、この両面に厚さ10μmのBステージ熱硬化性樹脂組成物付き銅箔(商品名;CRS−501、銅箔厚さ12μm、三菱ガス化学<株>製)を配置し、190℃、20kgf/cm2、2mmHgの真空下で90分間積層成形してからこの銅インバー板の表層銅箔を1μmまでエッチングした。樹脂組成物が充填された貫通穴の中央を炭酸ガスレーザーにて穴径100μmの電気導通貫通穴をあけ、無電解銅メッキ1.2μm、電解銅メッキ15μmを付着し、表面に回路、接続用ランドを作製した。熱硬化型液状ソルダーレジストを用いて穴内を含む全層の表層を10〜15μmの厚さで被覆し、150℃で1時間硬化後に、UV−YAGレーザーにて100μmのランドを開口し、プラズマ処理を行なってから、ニッケルメッキ、金メッキを施して低熱膨張プリント配線板Bとした。このプリント配線板Bの電子素子を搭載接続する範囲の熱膨張係数は縦横方向両方とも2.4ppm/℃であった。
厚さ50μmの液晶ポリエステル樹脂組成物シート(商品名;FAフィルム、熱膨張係数;−11ppm/℃、融点280℃、<株>クラレ製)を8枚使用して、この両面に厚さ12μmの電解銅箔を置き、290℃、20kgf/cm2、2mmHgの真空下で20分間積層成形して厚さ0.4mmの銅張板を作製した。この銅張積層板の両面の銅箔を1.2μmまでエッチングし、機械式ドリルで穴径150μmの貫通穴を形成し、プラズマでのデスミア処理を行い、製造例1と同様に無電解銅メッキ、電解銅メッキを施してから、表面に回路、接続用ランドを形成した。更に実施例1と同じく、液状熱硬化型ソルダーレジストを全層に薄く形成し、ランドの開口部位にプラズマ処理を行なってからニッケルメッキ、金メッキを施して低熱膨張プリント配線板Cとした。このプリント配線板Cのフリップチップを搭載接続する範囲の熱膨張率は縦横方向同じで−1.6ppm/℃であった。
Tg(DMA測定)が232℃の銀ペースト(比抵抗;5.1×10−5Ω・cm)を用いて低熱膨張プリント配線板Bの両面に熱膨張係数が比較的大きいプリント配線板Aを接着し、5mmHgの真空下に、150℃で1時間、180℃で1時間硬化した。これらの多層プリント配線板を用い、両面のくり抜いたキャビティに収納される電子素子を低熱膨張プリント配線板上に搭載接続した。電子素子には接続用バンプを最初に接着しておいた。このバンプも鉛フリーハンダ(Sn−8.0Zn−3.0Bi、溶融温度190〜197℃)で、リフロー工程で最高温度220℃にて接着して、半導体プラスチックパッケージとした。
低熱膨張プリント配線板をCとしたことを除いては、実施例1と同じ方法で施した。評価結果を表1に示す。
2,2−ビス(4−シアナトフェニル)プロパンモノマー550重量部を160℃に溶解させ、攪拌しながら4.5時間反応させ、モノマーとプレポリマーの混合物を得た。これをメチルエチルケトンに溶解し、さらにこれにビスフェノールA型エポキシ樹脂(商品名:エピコート1001、ジャパンエポキシレジン<株>製)100重量部、フェノールノボラック型エポキシ樹脂(商品名:DEN−431、ダウケミカル<株>製)150重量部、クレゾールノボラック型エポキシ樹脂(商品名:ESCN−220F、住友化学工業<株>製)200重量部を配合し、硬化触媒としてオクチル酸亜鉛を0.2部メチルエチルケトンに溶解して加え、攪拌、混合してワニスDとした。
アラミド繊維織布を補強基材として用いたプリプレグFを2枚使用し、このプリプレグ両面に厚さ12μmの電解銅箔を配置し、190℃、20kgf/cm2、2mmHgの真空下で90分間積層成形して厚さ0.4mmの両面銅張積層板Kを作製した。この両面銅張積層板Kを使用し、この両面銅張積層板の表層の銅箔を厚さ1.2μmの厚さまでエッチングして除去した後、穴径150μmの穴を炭酸ガスレーザーにてあけ、デスミア処理を行った。以後無電解銅メッキ1μm、電解銅メッキ15μmを付着し、表面に回路、接続用ランドを作製し、前記製造例1と同様にソルダーレジストを形成し、開口して、プラズマでデスミア処理を行った後、ニッケルメッキ、金メッキを施して低熱膨張プリント配線板Lとした。このプリント配線板Lの電子素子を搭載接続する範囲の縦横方向の熱膨張係数は、6.0ppm/℃、5.8ppm/℃であった。
ワニスEにシリカを500重量部添加し、よく攪拌混合してワニスMとした。このワニスMを厚さ100μmのT−ガラス繊維またはS−ガラス繊維に含浸、乾燥して、ゲル化時間101秒(温度:170℃)、樹脂組成物53重量%のプリプレグNを作製した。このプリプレグNを4枚用い、この両面に厚さ12μmの電解銅箔を置き、190℃、40kgf/cm2、2mmHgの真空下で90分積層成形して厚さ0.4mmの銅張積層板を作製した。この表面の銅箔を1.2μmの厚さまでエッチングし、機械式ドリルで穴径150μmの貫通穴をあけ、デスミア処理後に前記製造例1と同様に銅メッキを行ない、表面に回路、接続用ランドを形成した。また、前記製造例1と同様にソルダーレジスト形成し、開口して、デスミア処理を行った後、ニッケルメッキ、金メッキを施して低熱膨張プリント配線板Oとした。このプリント配線板Oの電子素子を搭載接続する範囲の縦横方向の熱膨張係数は6.9ppm/℃、7.3ppm/℃であった。
厚さ200μmのカーボン繊維織布を用い、ワニスEを含浸、乾燥して、ゲル化時間102秒(温度:170℃)、樹脂組成物55重量%のプリプレグPを作製した。このプリプレグPを2枚用い、このプリプレグ両面に厚さ12μmの電解銅箔を置き、190℃、20kgf/cm2、2mmHgの真空下で90分積層成形して厚さ0.4mmの銅張積層板を作製した。この両面銅張積層板の銅箔を5μmの厚さまでエッチングしてから、ダイヤモンドドリルにて穴径200μmの貫通穴を形成し、穴内部に製造例1で用いた樹脂組成物を充填して硬化させ、はみ出した樹脂組成物を補強基材が伸びないように注意して平坦に研磨し、銅層の厚さを1.5〜2.3μmとした。以後、樹脂組成物の中央に穴径100μmの貫通穴を炭酸ガスレーザーであけ、デスミア処理を行った。以後に、無電解銅メッキを0.9μm、電解銅メッキを15μm付着させてから、表面に回路、接続用ランドを形成した。製造例1と同様にソルダーレジストを付着させ、開口し、デスミア処理を行い、ニッケルメッキ、金メッキを同様に施して低熱膨張プリント配線板Qとした。このプリント配線板Qの電子素子を搭載接続する範囲の熱膨張係数は4.8ppm/℃、4.9ppm/℃であった。
製造例5で作製された低熱膨張プリント配線板と[製造例4]で作製された比較的熱膨張係数の大きいプリント配線板との接着用として鉛フリーハンダ(Sn−3.5Ag、溶解温度;221〜223℃)を用い、低熱膨張プリント配線板の両面に比較的熱膨張係数の大きいプリント配線板をリフロー工程で最高温度260℃で接着した。電子素子を搭載接続する場合には、実施例1、2と同じ鉛フリーハンダで接続し、信頼性試験も同様に行った。電子素子の接続は、この方法に限定されるものではなく、様々な接着方法で接続することができる。評価結果を表1に示す。
製造例6で作製された低熱膨張プリント配線板と[製造例4]で作製された比較的熱膨張係数の大きいプリント配線板との接着用として鉛フリーハンダ(Sn−3.5Ag、溶解温度;221〜223℃)を用い、低熱膨張プリント配線板の両面に比較的熱膨張係数の大きいプリント配線板をリフロー工程で最高温度260℃で接着した。電子素子を搭載接続する場合には、実施例1、2と同じ鉛フリーハンダで接続し、信頼性試験も同様に行った。評価結果を表1に示す。
製造例7で作製された低熱膨張プリント配線板と[製造例4]で作製された比較的熱膨張係数の大きいプリント配線板との接着用として鉛フリーハンダ(Sn−3.5Ag、溶解温度;221〜223℃)を用い、低熱膨張プリント配線板の両面に比較的熱膨張係数の大きいプリント配線板をリフロー工程で最高温度260℃で接着した。電子素子を搭載接続する場合には、実施例1、2と同じ鉛フリーハンダで接続し、信頼性試験も同様に行った。評価結果を表1に示す。
製造例1で作製した高熱膨張プリント配線板Aを片面だけソルダーレジストを開口して多層プリント配線板を作製し、電子素子を片面だけ搭載接続して信頼性試験を同様に行った。評価結果を表1に示す。
実施例1、2で使用した高熱膨張の多層プリント配線板Aの両面に直接電子素子を搭載接続して基板Rとした。評価結果を表2に示す。
実施例3〜5で使用した高熱膨張の多層プリント配線板Jの両面に直接電子素子を搭載接続して基板Sとした。評価結果を表2に示す。
実施例1〜2で使用した高熱膨張の多層プリント配線板Aの片面に直接電子素子を搭載接続して基板Tとした。評価結果を表2に示す。
実施例3〜5で使用した高熱膨張の多層プリント配線板Jの片面に直接電子素子を搭載接続して基板Uとした。評価結果を表2に示す。
製造例2から得られた両面銅張積層板の両面の銅箔を厚さ1.2μmまでエッチングしてから、機械式ドリルにて穴径150μmの貫通穴をあけ、プラズマでのデスミア処理を行った。以後に、無電解銅メッキ1μm、電解銅メッキ15μmを施し、表面に回路形成、黒色酸化銅処理を行なってから、この銅張積層板の両面に、厚さ40μmのプリプレグGEA−679FGRを各1枚配置し、その外側に厚さ12μmの電解銅箔を置き、製造例1と同様に積層成形して4層両面銅張積層板を作製した。この銅張積層板の表層の銅箔を1.2μmまでエッチングしてからUV−YAGレーザーにて穴径50μmのブラインドビア穴を形成し、デスミア処理後に穴内を銅メッキで充填した。この銅張積層板の表面に回路を形成し、前記と同様に黒色酸化銅処理を施し、前記と同様にして加工を繰り返して14層プリント配線板Vを作製した。これは電子素子を搭載接続する箇所は凹としないように、そのまま両表層に搭載接続した。評価結果を表2に示す。
(1)電子素子の多層プリント配線板上のはみ出し高さ
プリント配線板に接続材で搭載接続した電子素子が周囲の多層プリント配線板より上にはみ出した高さを片面で測定した。両面から測定すると、約2倍の高さとなる。薄いプリント配線板とするには、このはみ出し分だけ電子機器の厚さを薄くできない。
サイズ10×10mm、厚さ400μmの電子素子をプリント配線板の両面に2個ずつ左右、中央に接続した40×100mmのモジュールを各100個用い、この反り・捻れをレーザー測定装置で測定した。最初に測定されたプリント配線板の反り・捻れは50±10μmのものを使用し、電子素子を搭載接続した後の反り・捻れの最大値をレーザー測定装置で測定した。
サイズ10×10mm、厚さ400μmの電子素子をプリント配線板の両面に2個ずつ左右、中央に接続した40×100mmのモジュールを各100個用い、−45℃で、30分維持し、温度を上昇させて125℃で30分間維持する熱衝撃温度サイクル試験を1000サイクル行ってから、電気チェックで接続の良否を確認した。抵抗変化率が±10%を超えるものを不良とした。また、電子素子のクロスセクションによるハンダ、電気伝導性接着剤のクラックあるいは剥離を確認した。
(4)耐マイグレーション性
各実施例において、低熱膨張プリント配線板の貫通穴間の間隔を200μmで作製し、これを100個つなぎ、85℃/85%RH/30VDCを印加して絶縁抵抗値を測定した。
110、110’ 第1基板
111 コア基板
112 樹脂組成物
113 銅箔
114 絶縁層
115 貫通穴
116 銅導体
117 回路
118 ランド
119 電気導通貫通穴
120 第2基板
130 電子素子
140 基板接続材
150 電子素子接続材
160 キャビティ
160’ 開口部
Claims (28)
- 第1基板を形成するステップと、
キャビティが形成された第2基板を形成するステップと、
前記第1基板に電気的に接続されるように前記第1基板の両面に前記第2基板が各々接着されるステップと、
前記キャビティに電子素子を内蔵し、フリップチップ方式で前記第1基板に接続するステップと、を含み、
前記キャビティは、前記第2基板が互いに離隔するように形成され、
前記第1基板は、前記第2基板より低熱膨張基板で形成され、
前記第1基板を形成するステップは、
コア基板を形成するステップと、
前記コア基板をくり抜いて選択的に貫通穴を形成するステップと、
前記貫通穴に樹脂組成物を満たすステップと、
前記コア基板の両面に絶縁層付き銅箔を接着するステップと、
前記樹脂組成物をくり抜いて選択的に電気導通貫通穴を形成するステップと、
前記コア基板に回路を形成するステップと、
前記コア基板をメッキするステップと、
を含むことを特徴とする半導体パッケージの製造方法。 - 前記第1基板を形成するステップにおいて、前記第1基板の熱膨張率が、−15〜9ppm/℃の範囲で形成されることを特徴とする請求項1に記載の半導体パッケージの製造方法。
- 前記第2基板を形成するステップにおいて、前記第2基板の熱膨張率が、10〜25ppm/℃の範囲で形成されることを特徴とする請求項1または請求項2に記載の半導体パッケージの製造方法。
- 前記コア基板は、熱硬化性樹脂、熱可塑性樹脂、UV硬化樹脂、ラジカル硬化樹脂からなる群より選ばれるいずれか一つからなることを特徴とする請求項1に記載の半導体パッケージの製造方法。
- 前記コア基板は、無機繊維、有機繊維、及び金属材料からなる群より選ばれるいずれか一つからなることを特徴とする請求項1に記載の半導体パッケージの製造方法。
- 前記無機繊維は、グラス繊維またはセラミック繊維のいずれか一つからなることを特徴とする請求項5に記載の半導体パッケージの製造方法。
- 前記有機繊維は、ポリオキシベンザゾール繊維、全芳香族ポリアラミド繊維、液晶ポリエステル繊維、カーボン繊維からなる群より選ばれるいずれか一つからなることを特徴とする請求項5に記載の半導体パッケージの製造方法。
- 前記有機繊維は、全芳香族ポリアラミド不織布または織布補強基材のいずれか一つからなることを特徴とする請求項5に記載の半導体パッケージの製造方法。
- 前記金属材料は、インバーまたは銅インバーのいずれか一つからなることを特徴とする請求項5に記載の半導体パッケージの製造方法。
- 前記接着ステップは、前記第1基板と前記第2基板との間に基板接続材が介在されるステップを含むことを特徴とする請求項1から請求項9までのいずれか1項に記載の半導体パッケージの製造方法。
- 前記接続ステップは、前記それぞれの電子素子と前記第1基板との間に電子素子接続材が介在されることを特徴とする請求項1から請求項10までのいずれか1項に記載の半導体パッケージの製造方法。
- 前記基板接続材及び前記電子素材接続材は、バンプまたは電気伝導性接着剤のいずれか一つからなることを特徴とする請求項10または11に記載の半導体パッケージの製造方法。
- 前記電気伝導性接着剤は、銀ペーストまたは銅ペーストのいずれか一つからなることを特徴とする請求項12に記載の半導体パッケージの製造方法。
- 前記電子素子の厚さは、前記第2基板の厚さより薄いかまたは同一であることを特徴とする請求項1から請求項13までのいずれか1項に記載の半導体パッケージの製造方法。
- 第1基板と、
前記第1基板の両面に各々接着されて前記第1基板と電気的に接続され、キャビティが形成された第2基板と、
前記キャビティに各々内蔵され、フリップチップ方式で前記第1基板に接続される電子素子と、を含み、
前記キャビティは、前記第2基板が互いに離隔するように形成され、
前記第1基板は、前記第2基板より低熱膨張基板で形成され、
前記第1基板は、
選択的にくり抜かれた貫通穴に樹脂組成物が満たされたコア基板と、
前記コア基板の両面に接着される、絶縁層が接着された銅箔と、
前記樹脂組成物が選択的にくり抜かれて形成された電気導通貫通穴と、
前記コア基板の表面に形成された回路と、
を含むことを特徴とする半導体プラスチックパッケージ。 - 前記第1基板の熱膨張率が、−15〜9ppm/℃の範囲であることを特徴とする請求項15に記載の半導体プラスチックパッケージ。
- 前記第2基板の熱膨張率が、10〜25ppm/℃の範囲であることを特徴とする請求項15または請求項16に記載の半導体プラスチックパッケージ。
- 前記コア基板の樹脂は、熱硬化性樹脂、熱可塑性樹脂、UV硬化樹脂、及びラジカル硬化樹脂からなる群より選ばれるいずれか一つであることを特徴とする請求項15に記載の半導体プラスチックパッケージ。
- 前記コア基板の材質は、無機繊維、有機繊維、及び金属材料からなる群より選ばれるいずれか一つであることを特徴とする請求項15に記載の半導体プラスチックパッケージ。
- 前記無機繊維は、グラス繊維またはセラミック繊維のいずれか一つであることを特徴とする請求項19に記載の半導体プラスチックパッケージ。
- 前記有機繊維は、ポリオキシベンザゾール繊維、全芳香族ポリアラミド繊維、液晶ポリエステル繊維、カーボン繊維からなる群より選ばれるいずれか一つであることを特徴とする請求項19に記載の半導体プラスチックパッケージ。
- 前記有機繊維は、全芳香族ポリアラミド不織布または織布補強基材のいずれか一つであることを特徴とする請求項19に記載の半導体プラスチックパッケージ。
- 前記金属材料は、インバーまたは銅インバーのいずれか一つからなることを特徴とする請求項19に記載の半導体プラスチックパッケージ。
- 前記第1基板と前記第2基板との間に介在され、前記第1基板と前記第2基板とを電気的に接続させる基板接続材をさらに含むことを特徴とする請求項15から請求項23までのいずれか1項に記載の半導体プラスチックパッケージ。
- 前記第1基板と前記電子素子との間に介在され、前記第1基板と前記電子素子とを電気的に接続させる電子素子接続材をさらに含むことを特徴とする請求項15から請求項24までのいずれか1項に記載の半導体プラスチックパッケージ。
- 前記基板接続材及び前記電子素子接続材は、バンプまたは電気伝導性接着剤のいずれか一つからなることを特徴とする請求項24または請求項25に記載の半導体プラスチックパッケージ。
- 前記電気伝導性接着剤は、銀ペーストまたは銅ペーストのいずれか一つからなることを特徴とする請求項26に記載の半導体プラスチックパッケージ。
- 前記電子素子の厚さが、前記第2基板の厚さより薄いかまたは同一であることを特徴とする請求項15から請求項27までのいずれか1項に記載の半導体プラスチックパッケージ。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070133242A KR101039846B1 (ko) | 2007-12-18 | 2007-12-18 | 다층 인쇄회로기판의 제조방법 및 그것을 이용한 반도체플라스틱 패키지 |
KR10-2007-0133242 | 2007-12-18 | ||
KR10-2007-0134335 | 2007-12-20 | ||
KR1020070134335A KR100907639B1 (ko) | 2007-12-20 | 2007-12-20 | 다층 인쇄회로기판의 제조방법 및 그것을 이용한 반도체플라스틱 패키지 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009152535A JP2009152535A (ja) | 2009-07-09 |
JP4902606B2 true JP4902606B2 (ja) | 2012-03-21 |
Family
ID=40752145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008198305A Expired - Fee Related JP4902606B2 (ja) | 2007-12-18 | 2008-07-31 | 半導体パッケージの製造方法及びそれを用いた半導体プラスチックパッケージ |
Country Status (3)
Country | Link |
---|---|
US (2) | US8030752B2 (ja) |
JP (1) | JP4902606B2 (ja) |
TW (1) | TWI428999B (ja) |
Families Citing this family (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7893527B2 (en) * | 2007-07-24 | 2011-02-22 | Samsung Electro-Mechanics Co., Ltd. | Semiconductor plastic package and fabricating method thereof |
US20100052005A1 (en) * | 2008-03-25 | 2010-03-04 | Lin Charles W C | Semiconductor chip assembly with post/base heat spreader and conductive trace |
US8329510B2 (en) * | 2008-03-25 | 2012-12-11 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with a post/base heat spreader with an ESD protection layer |
US20100072511A1 (en) * | 2008-03-25 | 2010-03-25 | Lin Charles W C | Semiconductor chip assembly with copper/aluminum post/base heat spreader |
US8193556B2 (en) * | 2008-03-25 | 2012-06-05 | Bridge Semiconductor Corporation | Semiconductor chip assembly with post/base heat spreader and cavity in post |
US8525214B2 (en) | 2008-03-25 | 2013-09-03 | Bridge Semiconductor Corporation | Semiconductor chip assembly with post/base heat spreader with thermal via |
US8378372B2 (en) * | 2008-03-25 | 2013-02-19 | Bridge Semiconductor Corporation | Semiconductor chip assembly with post/base heat spreader and horizontal signal routing |
US8207553B2 (en) * | 2008-03-25 | 2012-06-26 | Bridge Semiconductor Corporation | Semiconductor chip assembly with base heat spreader and cavity in base |
US8288792B2 (en) * | 2008-03-25 | 2012-10-16 | Bridge Semiconductor Corporation | Semiconductor chip assembly with post/base/post heat spreader |
US8067784B2 (en) * | 2008-03-25 | 2011-11-29 | Bridge Semiconductor Corporation | Semiconductor chip assembly with post/base heat spreader and substrate |
US20110156090A1 (en) * | 2008-03-25 | 2011-06-30 | Lin Charles W C | Semiconductor chip assembly with post/base/post heat spreader and asymmetric posts |
US8232576B1 (en) | 2008-03-25 | 2012-07-31 | Bridge Semiconductor Corporation | Semiconductor chip assembly with post/base heat spreader and ceramic block in post |
US20110163348A1 (en) * | 2008-03-25 | 2011-07-07 | Bridge Semiconductor Corporation | Semiconductor chip assembly with bump/base heat spreader and inverted cavity in bump |
US8354688B2 (en) | 2008-03-25 | 2013-01-15 | Bridge Semiconductor Corporation | Semiconductor chip assembly with bump/base/ledge heat spreader, dual adhesives and cavity in bump |
US8314438B2 (en) * | 2008-03-25 | 2012-11-20 | Bridge Semiconductor Corporation | Semiconductor chip assembly with bump/base heat spreader and cavity in bump |
US8212279B2 (en) * | 2008-03-25 | 2012-07-03 | Bridge Semiconductor Corporation | Semiconductor chip assembly with post/base heat spreader, signal post and cavity |
US8269336B2 (en) * | 2008-03-25 | 2012-09-18 | Bridge Semiconductor Corporation | Semiconductor chip assembly with post/base heat spreader and signal post |
US8415703B2 (en) * | 2008-03-25 | 2013-04-09 | Bridge Semiconductor Corporation | Semiconductor chip assembly with post/base/flange heat spreader and cavity in flange |
US8129742B2 (en) * | 2008-03-25 | 2012-03-06 | Bridge Semiconductor Corporation | Semiconductor chip assembly with post/base heat spreader and plated through-hole |
US8324723B2 (en) * | 2008-03-25 | 2012-12-04 | Bridge Semiconductor Corporation | Semiconductor chip assembly with bump/base heat spreader and dual-angle cavity in bump |
US8310043B2 (en) * | 2008-03-25 | 2012-11-13 | Bridge Semiconductor Corporation | Semiconductor chip assembly with post/base heat spreader with ESD protection layer |
US8531024B2 (en) * | 2008-03-25 | 2013-09-10 | Bridge Semiconductor Corporation | Semiconductor chip assembly with post/base heat spreader and multilevel conductive trace |
US8203167B2 (en) * | 2008-03-25 | 2012-06-19 | Bridge Semiconductor Corporation | Semiconductor chip assembly with post/base heat spreader and adhesive between base and terminal |
US20110278638A1 (en) * | 2008-03-25 | 2011-11-17 | Lin Charles W C | Semiconductor chip assembly with post/dielectric/post heat spreader |
US20100181594A1 (en) * | 2008-03-25 | 2010-07-22 | Lin Charles W C | Semiconductor chip assembly with post/base heat spreader and cavity over post |
US20090284932A1 (en) * | 2008-03-25 | 2009-11-19 | Bridge Semiconductor Corporation | Thermally Enhanced Package with Embedded Metal Slug and Patterned Circuitry |
KR101056898B1 (ko) * | 2008-09-11 | 2011-08-12 | 주식회사 두산 | 다층 인쇄회로기판 및 그 제조방법 |
SG161134A1 (en) * | 2008-11-07 | 2010-05-27 | Orion Systems Integration Pte | In-situ melt and reflow process for forming flip-chip interconnections and system thereof |
US8324653B1 (en) | 2009-08-06 | 2012-12-04 | Bridge Semiconductor Corporation | Semiconductor chip assembly with ceramic/metal substrate |
JP5644242B2 (ja) | 2009-09-09 | 2014-12-24 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法 |
US9704793B2 (en) | 2011-01-04 | 2017-07-11 | Napra Co., Ltd. | Substrate for electronic device and electronic device |
BR202012004685Y1 (pt) | 2011-07-13 | 2019-04-02 | Google Technology Holdings LLC | Dispositivo eletrônico móvel com construção laminada aprimorada |
BR202012004686Y1 (pt) | 2011-07-13 | 2019-05-14 | Google Technology Holdings LLC | Dispositivo eletrônico móvel com redução de impacto reforçada. |
KR200471325Y1 (ko) * | 2011-07-13 | 2014-02-19 | 모토로라 모빌리티 엘엘씨 | 강화된 공차 누적기를 구비하는 모바일 전자 장치 |
BR202012004687U8 (pt) | 2011-07-13 | 2016-11-22 | Motorola Mobility Inc | Dispositivo eletrônico móvel com chassi aperfeiçoado |
US8780576B2 (en) | 2011-09-14 | 2014-07-15 | Invensas Corporation | Low CTE interposer |
US8941208B2 (en) * | 2012-07-30 | 2015-01-27 | General Electric Company | Reliable surface mount integrated power module |
JP6161380B2 (ja) * | 2013-04-17 | 2017-07-12 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
WO2014188760A1 (ja) * | 2013-05-21 | 2014-11-27 | 株式会社村田製作所 | モジュール |
FR3008228B1 (fr) * | 2013-07-02 | 2015-07-17 | Commissariat Energie Atomique | Procede d'assemblage de deux composants electroniques, de type flip-chip par recuit uv, assemblage obtenu |
KR20150123420A (ko) | 2014-04-24 | 2015-11-04 | 에스케이하이닉스 주식회사 | 반도체 패키지 및 그 제조 방법 |
TWI554174B (zh) * | 2014-11-04 | 2016-10-11 | 上海兆芯集成電路有限公司 | 線路基板和半導體封裝結構 |
CN104409330B (zh) | 2014-12-02 | 2017-10-20 | 京东方科技集团股份有限公司 | 衬底基板和显示基板及其制作方法、显示装置 |
WO2018004686A1 (en) * | 2016-07-01 | 2018-01-04 | Intel Corporation | Device, method and system for providing recessed interconnect structures of a substrate |
CN113539978B (zh) * | 2020-04-17 | 2023-11-10 | 江苏长电科技股份有限公司 | 扇出封装结构 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5153986A (en) | 1991-07-17 | 1992-10-13 | International Business Machines | Method for fabricating metal core layers for a multi-layer circuit board |
JP3288840B2 (ja) | 1994-02-28 | 2002-06-04 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JPH08250650A (ja) | 1995-03-09 | 1996-09-27 | Sumitomo Electric Ind Ltd | 半導体装置 |
JPH1131751A (ja) * | 1997-07-10 | 1999-02-02 | Sony Corp | 中空パッケージとその製造方法 |
JPH11298152A (ja) * | 1998-04-10 | 1999-10-29 | Shin Kobe Electric Mach Co Ltd | 多層プリント回路板 |
US6313522B1 (en) * | 1998-08-28 | 2001-11-06 | Micron Technology, Inc. | Semiconductor structure having stacked semiconductor devices |
JP2001077293A (ja) * | 1999-09-02 | 2001-03-23 | Nec Corp | 半導体装置 |
JP2001189536A (ja) * | 1999-12-28 | 2001-07-10 | Hitachi Ltd | 配線基板 |
JP3768920B2 (ja) * | 2001-06-07 | 2006-04-19 | 松下電器産業株式会社 | 回路基板の製造方法およびその回路基板を用いた電力変換モジュール |
JP2003060153A (ja) * | 2001-07-27 | 2003-02-28 | Nokia Corp | 半導体パッケージ |
JP4119205B2 (ja) * | 2002-08-27 | 2008-07-16 | 富士通株式会社 | 多層配線基板 |
JP2004289114A (ja) * | 2003-03-03 | 2004-10-14 | Fujitsu Ltd | 実装基板及びその製造方法 |
CN100390951C (zh) * | 2003-03-25 | 2008-05-28 | 富士通株式会社 | 电子部件安装基板的制造方法 |
JP4460341B2 (ja) | 2004-04-09 | 2010-05-12 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
US7507914B2 (en) * | 2004-06-30 | 2009-03-24 | Honeywell International Inc. | Micro-castellated interposer |
JP4433399B2 (ja) | 2004-12-07 | 2010-03-17 | 東芝ディーエムエス株式会社 | 半導体装置の製造方法及び三次元半導体装置 |
JP4504798B2 (ja) * | 2004-12-16 | 2010-07-14 | パナソニック株式会社 | 多段構成半導体モジュール |
US7627947B2 (en) | 2005-04-21 | 2009-12-08 | Endicott Interconnect Technologies, Inc. | Method for making a multilayered circuitized substrate |
KR100754070B1 (ko) | 2005-10-04 | 2007-08-31 | 삼성전기주식회사 | 구리 필 도금을 이용한 인쇄회로기판의 제조 방법 |
DE112006003809T5 (de) * | 2006-03-29 | 2009-02-12 | Murata Mfg. Co., Ltd., Nagaokakyo-shi | Zusammengesetztes Substrat und Verfahren zum Herstellen eines zusammengesetzten Substrats |
JP4842167B2 (ja) * | 2007-02-07 | 2011-12-21 | 新光電気工業株式会社 | 多層配線基板の製造方法 |
TW200839971A (en) * | 2007-03-23 | 2008-10-01 | Phoenix Prec Technology Corp | Chip package module |
-
2008
- 2008-06-24 US US12/213,796 patent/US8030752B2/en not_active Expired - Fee Related
- 2008-06-26 TW TW097123951A patent/TWI428999B/zh not_active IP Right Cessation
- 2008-07-31 JP JP2008198305A patent/JP4902606B2/ja not_active Expired - Fee Related
-
2010
- 2010-07-22 US US12/805,292 patent/US8174128B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TWI428999B (zh) | 2014-03-01 |
US20100291737A1 (en) | 2010-11-18 |
US8174128B2 (en) | 2012-05-08 |
JP2009152535A (ja) | 2009-07-09 |
US20090152742A1 (en) | 2009-06-18 |
TW200929403A (en) | 2009-07-01 |
US8030752B2 (en) | 2011-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4902606B2 (ja) | 半導体パッケージの製造方法及びそれを用いた半導体プラスチックパッケージ | |
JP4820388B2 (ja) | 半導体プラスチックパッケージ及びその製造方法 | |
JP5071481B2 (ja) | 多層配線基板および半導体装置 | |
KR100968278B1 (ko) | 절연시트 및 그 제조방법과 이를 이용한 인쇄회로기판 및그 제조방법 | |
JP2009016818A (ja) | 多層印刷回路基板及びその製造方法 | |
US9313903B2 (en) | Method of manufacturing printed wiring board | |
US8945329B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
KR100747023B1 (ko) | 다층 인쇄회로기판 및 그 제작방법 | |
KR100870652B1 (ko) | 반도체 패키지 및 그 제조방법 | |
KR100751286B1 (ko) | 반도체 실장용 기판 및 반도체 패키지 제조방법 | |
KR100957220B1 (ko) | 절연시트 제조방법과 이를 이용한 금속층적층판 및인쇄회로기판 제조방법 | |
KR101039846B1 (ko) | 다층 인쇄회로기판의 제조방법 및 그것을 이용한 반도체플라스틱 패키지 | |
KR100872574B1 (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
KR100971294B1 (ko) | 반도체 플라스틱 패키지 및 그 제조방법 | |
JPWO2009011024A1 (ja) | 配線基板及びその製造方法 | |
JP2007221117A (ja) | 部品内蔵基板およびその製造方法 | |
KR100907639B1 (ko) | 다층 인쇄회로기판의 제조방법 및 그것을 이용한 반도체플라스틱 패키지 | |
KR100885900B1 (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
JP5111500B2 (ja) | 配線基板 | |
KR100722741B1 (ko) | 다층 인쇄회로기판 및 그 제작방법 | |
KR20070118846A (ko) | 솔더볼 접착강도가 우수한 인쇄회로기판 및 그 제조방법 | |
JPWO2008139612A1 (ja) | 配線基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111220 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111228 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |