JP4902606B2 - 半導体パッケージの製造方法及びそれを用いた半導体プラスチックパッケージ - Google Patents

半導体パッケージの製造方法及びそれを用いた半導体プラスチックパッケージ Download PDF

Info

Publication number
JP4902606B2
JP4902606B2 JP2008198305A JP2008198305A JP4902606B2 JP 4902606 B2 JP4902606 B2 JP 4902606B2 JP 2008198305 A JP2008198305 A JP 2008198305A JP 2008198305 A JP2008198305 A JP 2008198305A JP 4902606 B2 JP4902606 B2 JP 4902606B2
Authority
JP
Japan
Prior art keywords
substrate
thermal expansion
package according
semiconductor
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008198305A
Other languages
English (en)
Other versions
JP2009152535A (ja
Inventor
▲景▼ 鎭 孫
正 桓 朴
信之 池口
▲峻▼ 植 申
Original Assignee
サムソン エレクトロ−メカニックス カンパニーリミテッド.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR10-2007-0133242 priority Critical
Priority to KR1020070133242A priority patent/KR101039846B1/ko
Priority to KR1020070134335A priority patent/KR100907639B1/ko
Priority to KR10-2007-0134335 priority
Application filed by サムソン エレクトロ−メカニックス カンパニーリミテッド. filed Critical サムソン エレクトロ−メカニックス カンパニーリミテッド.
Publication of JP2009152535A publication Critical patent/JP2009152535A/ja
Application granted granted Critical
Publication of JP4902606B2 publication Critical patent/JP4902606B2/ja
Application status is Expired - Fee Related legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385Assembly of a plurality of insulating substrates
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145Organic substrates, e.g. plastic
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. IMC (insert mounted components)
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10378Interposers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10507Involving several components
    • H05K2201/10545Related components mounted on both sides of the PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive core

Description

本発明は、半導体パッケージの製造方法及びそれを用いた半導体プラスチックパッケージに関する。

最近、電子機器は、小型化、薄型化、軽量化され、これに伴って半導体チップの搭載接続方式はワイヤーボンディング方式から端子数の多いフリップチップボンディング方式となってきている。その上、半導体チップを搭載接続する多層プリント配線板に対しても高信頼性及び高密度性が求められている。

従来、多層プリント配線板は補強基材としてガラス繊維織布を用い、ガラス繊維成分としてはE−ガラスなどが一般的に使用されている。

ガラス繊維織布は、絶縁層を含浸、乾燥してB−ステージとし、これを用いて銅張積層板として加工する。この銅張積層板を利用して内層用コアプリント配線板を作製し、この両面にビルドアップ(Build−up)用B−ステージ絶縁層シートを配置し、積層して多層プリント配線板が作製される。

多層プリント配線板の構成において、熱膨張率の大きい(一般には縦横方向の熱膨張率が18〜100ppm/℃)ビルドアップ用樹脂組成物を多くの層に配置し、各層には熱膨張率が17ppm/℃である銅(Cu)層を備え、最外層には熱膨張率の大きい(一般的には50〜150ppm/℃)ソルダーレジスト層を形成するので、最終的に得られる多層プリント配線板全体の縦横方向への熱膨張率は10〜30ppm/℃程度になる。

一方、補強基材として全芳香族ポリアラミド繊維(fabric)を用いると、内層コア材と使用される両面プリント配線板の縦横方向の熱膨張率は10ppm/℃以下になるが、これをビルドアップ用樹脂組成物、層間の銅層を含んで高多層プリント配線板を作製した場合には熱膨張率が大きくなって、10ppm/℃を超える熱膨張率を有する高多層プリント配線板が作製される。

ところで、半導体チップと多層プリント配線板との熱膨張率の差により、全芳香族ポリアラミド繊維(fabric)を用いて作製した高多層プリント配線板は、プリント配線板全体に剛性の大きいガラス繊維不織布を用いて作製したプリント配線板に比べて剛性が小さいために反り・捩れが発生し易く、また補強基材と樹脂とが有機物であるため多層プリント配線板の厚さ方向の熱膨張率が大きく、信頼性にも問題があった。

一方、E−ガラス繊維織布と全芳香族ポリアラミド繊維(fabric)とを併用して使う場合にも、同様にビルドアップ用樹脂の影響及び熱膨張率が17ppm/℃と大きい銅層の影響で全体プリント配線板の熱膨張率が縦横方向で10ppm/℃、さらに9ppm/℃以下のプリント配線板を作製するのが困難であった。

このような多層プリント配線板に半導体チップを実装する際にはアンダーフィルレジンを使用して加熱及び冷却時の伸縮による応力を吸収する構造となっているが、熱膨張係数が2〜3ppm/℃である半導体チップを搭載接続した場合、それぞれの熱膨張係数の差のため反り・捩れが発生した。また、半導体チップをアンダーフィルレジンを用いずに搭載接続して温度サイクル試験などの信頼性試験を行った場合、特に鉛フリーハンダなどで熱膨張率が3ppm/℃くらいの半導体チップを接続した場合には、鉛フリーハンダ及び半導体チップなどに部分的なクラックや、半導体チップとハンダとの間の剥離などの不良が生じた。

一方、電気伝導性のカーボン繊維織布及び銅インバー(Copper−inver)などの金属板を中央にコア材として使用し、これを絶縁層で被覆して絶縁性を確保しながら作製した多層プリント配線板においても、配線板の多層化にしたがって同様にビルドアップ用樹脂の影響及び熱膨張率が17ppm/℃と大きい銅層の影響のために、高多層プリント配線板の熱膨張率は10ppm/℃以上になる。また、このような多層プリント配線は、材料価格が高く、加工も難しくなるので、信頼性、経済性の点では問題のあるものであった。さらに、アンダーフィルレジンを用いると、半導体チップや多層プリント配線板に故障があった場合にリペアができず、半導体プラスチックパッケージ自体が不良となり、経済的ではなかった。

本発明は、製造コストを低減でき、基板及び半導体チップのクラック・剥離と、反り・捩れのような問題による不良とを防止できる。さらに、温度サイクル試験などでのストレスに対し、半導体チップや鉛フリーハンダなどの破壊や剥離のない半導体プラスチックパッケージを作製することができる。加えて、不良が生じた場合にそれぞれの部分に対するリペアが可能な半導体パッケージの製造方法及びそれを用いた半導体プラスチックパッケージを作製することができる。

本発明の一実施形態によれば、第1基板を形成するステップと、キャビティが設けられた第2基板を形成するステップと、第1基板に電気的に接続されるように第1基板の両面に第2基板を各々接着するステップと、キャビティに電子素子を内蔵し、第1基板にフリップチップ方式で接続するステップと、を含む半導体パッケージの製造方法が提供される。

キャビティは、第2基板が互いに離隔するように形成できる。第1基板は、第2基板より低熱膨張基板で形成されてもよい。第1基板を形成するステップにおいて第1基板の熱膨張率は−15〜9ppm/℃の範囲で形成できる。第2基板を形成するステップにおいて第2基板の熱膨張率は10〜25ppm/℃の範囲で形成できる。第1基板を形成するステップは、コア基板を形成するステップと、コア基板をくり抜いて選択的に貫通穴を形成するステップと、貫通穴に樹脂組成物を満たすステップと、コア基板の両面に絶縁層付き銅箔を接着するステップと、樹脂組成物をくり抜いて選択的に電気導通貫通穴を形成するステップと、コア基板に回路を形成するステップと、コア基板をメッキするステップとを含むことができる。

コア基板は、熱硬化性樹脂、熱可塑性樹脂、UV硬化樹脂、ラジカル硬化樹脂からなる群より選ばれるいずれか一つからなることができる。コア基板は、無機繊維、有機繊維、及び金属材料のいずれか一つで形成できる。無機繊維は、グラス繊維またはセラミック繊維のいずれか一つからなることができる。有機繊維は、ポリオキシベンザゾール繊維、全芳香族ポリアラミド繊維、液晶ポリエステル繊維、カーボン繊維からなる群より選ばれるいずれか一つからなることができる。有機繊維は、全芳香族ポリアラミド不織布または織布補強基材のいずれか一つからなることができる。金属材料は、インバー(invar)または銅インバー(copper inver)のいずれか一つからなることができる。

接着ステップは、第1基板と第2基板との間に基板接続材を介在するステップを含むことができる。接続ステップは、それぞれの電子素子と第1基板との間に電子素子接続材を介在することができる。基板接続材及び電子素材接続材は、バンプまたは電気伝導性接着剤のいずれか一つで形成されてもよく、電気伝導性接着剤は、電気信号が機能できるくらいの比抵抗を有する電気伝導性物質であることが好ましく、銀ペーストまたは銅ペーストのいずれか一つで形成されるのがさらに好ましい。また、電子素子の厚さは、第2基板の厚さより薄いかまたは同一であってもよい。

本発明の他の実施形態によれば、第1基板と、第1基板の両面に各々接着され、第1基板に電気的に接続されるキャビティが形成された第2基板と、キャビティに各々内蔵され、第1基板にフリップチップ方式で接続される電子素子と、を含む半導体プラスチックパッケージが提供される。

キャビティは、第2基板が互いに離隔するように形成されてもよい。ここで、第1基板は第2基板より低熱膨張基板であることを特徴とし、第1基板の熱膨張率は、−15〜9ppm/℃の範囲であり、第2基板の熱膨張率は、10〜25ppm/℃の範囲であってもよい。第1基板は、選択的にくり抜かれた貫通穴に樹脂組成物が満たされたコア基板と、コア基板の両面に接着される絶縁層付き銅箔と、樹脂組成物が選択的にくり抜かれて形成された電気導通貫通穴と、コア基板の表面に形成された回路と、を含むことができる。

コア基板の樹脂は、熱硬化性樹脂、熱可塑性樹脂、UV硬化樹脂、ラジカル硬化樹脂で形成でき、コア基板の材質は、無機繊維、有機繊維、及び金属材料のいずれか一つで形成できる。無機繊維は、グラス繊維またはセラミック繊維のいずれか一つであることができ、有機繊維は、ポリオキシベンザゾール繊維、全芳香族ポリアラミド繊維、液晶ポリエステル繊維、カーボン繊維からなる群より選ばれるいずれか一つであることができ、金属材料は、インバー(invar)または銅インバー(copper inver)のいずれか一つからなることができる。また、有機繊維は、全芳香族ポリアラミド不織布または織布補強基材のいずれか一つからなることができる。

一方、第1基板と第2基板との間に介在され、第1基板と第2基板とを電気的に接続させる基板接続材をさらに含むことができ、第1基板と電子素子との間に介在され、第1基板と電子素子とを電気的に接続させる電子素子接続材をさらに含むことができる。基板接続材及び電子素材接続材は、バンプまたは電気伝導性接着剤のいずれか一つからなってもよく、電気伝導性接着剤は、電気信号が機能できるくらいの比抵抗を有する電気伝導性物質であることが好ましく、銀ペーストまたは銅ペーストで形成されることがさらに好ましい。また、電子素子の厚さは、第2基板の厚さより薄いかまたは同一であってもよい。

本発明の半導体パッケージの製造方法及びそれを用いた半導体プラスチックパッケージは、半導体チップの損傷、接続材の応力緩和による基板及び半導体チップのクラック、及び反り・捩れなどの不良を防止でき、かつ製造コストを低減することができる。また、半導体チップと多層印刷回路基板との熱膨張係数の差が殆どなく、温度変化などによる接続材の応力が小さいので、半導体チップの接続信頼性に優れ、剥離などの不良も防止できる。更に、半導体チップ及び各プリント配線板の接続部分にアンダーフィルレジン(underfill resin)を使わないので、故障の際にリペアが容易であり、加えて価格を低減することができて経済的である。

本発明は多様な変換を加えることができ、様々な実施形態を有することができるため、本願では特定実施形態を図面に例示し、詳細に説明する。しかし、これは本発明を特定の実施形態に限定するものではなく、本発明の思想及び技術範囲に含まれるあらゆる変換、均等物及び代替物を含むものとして理解されるべきである。本発明を説明するに当たって、係る公知技術に対する具体的な説明が本発明の要旨をかえって不明にすると判断される場合、その詳細な説明を省略する。

「第1」、「第2」などの用語は、多様な構成要素を説明するのに用いることに過ぎなく、前記構成要素が前記用語により限定されるものではない。前記用語は一つの構成要素を他の構成要素から区別する目的だけに用いられる。

本願で用いた用語は、ただ特定の実施形態を説明するために用いたものであって、本発明を限定するものではない。単数の表現は、文の中で明らかに表現しない限り、複数の表現を含む。本願において、「含む」または「有する」などの用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部品、またはこれらを組み合わせたものの存在を指定するものであって、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品、またはこれらを組み合わせたものの存在または付加可能性を予め排除するものではないと理解しなくてはならない。

以下、添付した図面を参照して本発明の実施形態を詳細に説明する。

図1は、本発明の一実施形態による多層印刷回路基板の製造方法を示すフローチャートであり、図2から図6は、本発明の一実施形態による第1基板の製造方法を示す工程図であり、図7から図8は、本発明の他の実施形態による第1基板の製造方法を示す工程図であり、図9は、本発明の一実施形態による第2基板を示す断面図であり、図10は、本発明の一実施形態による半導体プラスチックパッケージを示す断面図であり、図11は、本発明の他の実施形態による半導体プラスチックパッケージを示す断面図である。

本実施形態は、熱膨張率が互いに異なる基板を接着して形成された半導体パッケージの製造方法及びそれを用いた半導体プラスチックパッケージに関し、製造工程コストを低減でき、基板と電子素子との接続信頼性を向上して接続材の応力緩和による基板及び半導体チップのクラック及び反り・捩れなどのような不良を防止できることを特徴とする。また、温度サイクル試験によるストレスから半導体チップやバンプが破壊されず、基板または電子素子の各々に不良が生じた場合にもそれぞれを取り除いてリペアできることを特徴とする。

図1から図11を参照すると、半導体プラスチックパッケージ100,200、第1基板110、コア基板111、樹脂組成物112、銅箔113、絶縁層114、貫通穴115、銅導体116、回路117、ランド118、電気導通貫通穴119、第2基板120、電子素子130、基板接続材140、電子素子接続材150が示されている。

まず、ステップS10で、熱膨張率が9ppm/℃以下、好ましくは−15〜9ppm/℃範囲の第1基板110を形成する。第1基板110は、第2基板120に比べて低熱膨張係数を有する印刷回路基板であって、熱膨張率が9ppm/℃以下で、好ましくは−15〜7.5ppm/℃であり、さらに好ましくは−10〜5ppm/℃である。ここで、熱膨張係数が前記範囲から外れる場合には基板の接続に問題が生じてクラックが発生するおそれがある。

第1基板110の形成方法は次の通りである。ステップS11で、図2に示すように、コア基板111を形成し、ステップS12で、図3に示すように、コア基板111をくり抜いて選択的に貫通穴115を形成する。次に、ステップS13で、図4に示すように、貫通穴115に樹脂組成物112を満たし、ステップS14で、図5に示すように、コア基板111の両面にB−ステージの絶縁層114付き銅箔113を接着する。ここで、絶縁層114は熱硬化性樹脂組成物で形成されてもよい。

次に、ステップS15で、図6に示すように、表層の銅箔113をエッチングし、貫通穴115に充填された樹脂組成物112をくり抜いて選択的に電気導通貫通穴119を形成する。その次に、ステップS16で、表層の銅箔113と電気導通貫通穴119に回路117を形成し、ステップS17で、電気導通貫通穴119をメッキして電気信号が伝達できるようにする。このように作製されたコア基板111の上下にソルダーレジストを積層し、ランド118部分を開口する。ソルダーレジストが開口されたランド118の上に表面処理を行う。結果的に、図6に示すような第1基板110を得ることができる。

また、図7及び図8に示すように、第1基板110’は、コア基板111に電気導通貫通穴119を形成し、コア基板111の両面に接着された銅箔113をエッチングして回路117を形成し、メッキすることにより作製することもできる。

第1基板110には熱硬化性樹脂を用いるが、エポキシ樹脂、シアン酸エステル樹脂、マレイミド−シアン酸エステル樹脂、ベンゾシクロブテン樹脂、ポリイミド樹脂、カルド(cardo)樹脂、官能基含有ポリフェニレンエーテル樹脂のいずれか一つあるいは二つ以上を組み合わせて使用することができる。

ますます狭くなる貫通穴間、回路間のマイグレーション(migration)防止のためには、シアン酸エステル系樹脂、マレイミドシアン酸エステル系樹脂が好適に使用できる。さらに、臭素やリンで難燃化した公知の前記樹脂も使用できる。本発明の熱硬化性樹脂は、それ自体を加熱することにより硬化するが、硬化速度が遅く、生産性に劣るために、好適には、熱硬化性樹脂に硬化剤、熱硬化触媒を適正量添加して使用する。

これらの熱硬化性樹脂には、組成物として公知の様々な添加物を配合したものが一般的に使用される。例えば、前記以外の熱硬化性樹脂、熱可塑性樹脂、その他の樹脂、公知の有機・無機充填剤、染料、顔料、増粘剤、滑剤、消泡剤、分散剤、レベリング剤、光沢剤、チクソ性付与剤などの各種添加剤が目的及び用途によって適正量添加されることが可能である。また、難燃剤としてもリン、臭素で難燃化されたもの、ノンハロゲンタイプなどの公知の物質を適正量使用可能である。

本発明で好適に使用される熱可塑性樹脂は、一般的に公知のものが使用できる。具体的には、液晶ポリエステル樹脂、ポリウレタン樹脂、ポリアミドイミド樹脂、ポリフェニレンエーテル樹脂などが挙げられ、これらの1種あるいは2種以上を組み合わせて使用される。ただ、プリント配線板は、部品の実装などで高温のリフロー処理が必要とされるため、リフロー温度でのプリント配線板が不良とならない融点のもの、好適には270℃以上のものを使用する。ここにも前述した各種添加剤を適正量添加することが可能である。これらは、前記熱硬化性樹脂と組み合わせて使用することもできる。

前記熱硬化性樹脂や熱可塑性樹脂の他に、UVで硬化する樹脂、ラジカル反応で硬化する樹脂なども1種あるいは2種以上を組み合わせて使用できる。さらに、前記の熱硬化性樹脂と熱可塑性樹脂とを組み合わせて使用することもできる。これらにも架橋を促進する光重合開始剤、ラジカル重合開始剤など、前述した各種添加剤、硬化剤、触媒を適正量配合して使用することもできる。

しかしながらも、本発明では、得られたプリント配線板の信頼性などの点から熱硬化性樹脂、耐熱熱可塑性樹脂が好適に使用される。

また、低熱膨張係数の第1基板110に用いる補強基材としては、無機・有機繊維の不織布、織布、及び金属材料が使用可能である。

無機繊維としては、例えば熱膨張係数の小さいT−ガラス繊維、S−ガラス繊維、セラミック繊維などが使用される。また、有機繊維としては、熱膨張係数が小さく、耐熱性のあるポリオキシベンザゾール(poly−oxibenzazol)繊維、全芳香族ポリアラミド繊維、液晶ポリエステル繊維、カーボン繊維などが使用される。

さらに、全芳香族ポリアラミドフィルム、ポリオキシベンザゾールフィルム、液晶ポリエステルフィルム、ポリイミドフィルムなどの低熱膨張係数のフィルムが補強基材として使用できる。これらの補強基材は、樹脂との密着性を向上させるために、補強基材の表面に公知の処理を行うことができる。例えば、ガラス繊維(Glass Fabric)にはシランカップリング剤の処理を行い、フィルム材にはプラズマ処理、コロナ処理、各種薬品処理、ブラスト(blast)処理などを行うことができる。

フィルム材の場合には、このフィルム両面に接着剤で銅箔を接着するか、公知の方法で直接銅箔を接着させた銅張シートが使用できる。熱膨張係数を小さくするためには後者が好ましい。

また、有機繊維は、全芳香族ポリアラミド不織布または織布補強基材のいずれか一つからなることができる。

また、金属材料として低熱膨張係数のものが使用される。例えば、インバーまたは銅インバーなどの低熱膨張係数の金属材料などが使用できる。本発明の低熱膨張係数プリント配線板は、2層以上の金属回路層で構成されたプリント配線板であるが、電子素子を搭載するために電子素子との熱膨張係数が大きく違わないことが重要である。2層以上の多層基板を作製する場合には、金属材料をコア基板に使用して層数を低めることが好ましい。この場合、金属材料を用いたコア基板全体の熱膨張率は9ppm/℃以下、好ましくは−15〜7.5ppm/℃とする。さらに好ましくは−10〜5ppm/℃とする。

また、低熱膨張係数のガラス繊維を用いたプリント配線板、セラミックプリント配線板を用いることもできる。プリント配線板を低熱膨張率のもので作製しても、外側に電気伝導性物で接着する熱膨張係数が10〜25ppm/℃と比較的大きいプリント配線板を用いれば、加熱時に縦横方向に伸びる力が働く。実際にはこの外側の熱膨張率の大きいプリント配線板の大きい伸縮によりプリント配線板全体が伸縮することになる。これは内部に使用した低熱膨張係数のプリント配線板だけを加熱する時の熱膨張率よりは大きい値となるが、電子素子を搭載接続する低熱膨張率プリント配線板には電気伝導性物が接着されているため、加熱すると、この電気伝導性物の応力緩和により伸びが前記のように大きくは伸びず、少し縮むようになる。

これに伴い、内部に電子素子を搭載接続した低熱膨張率プリント配線板は、それほど大きくは伸びず、電子素子や接続材のクラック、剥離などの不良が発生し難くなる。この外側に接着された比較的に熱膨張係数の大きいプリント配線板の大きさは、内部の低熱膨張率プリント配線板と同一であるかまたは小さくても良い。

ただ、上下に接着する比較的熱膨張係数が大きいプリント配線板は、同じ熱膨張率のものを用いて上下同一位置に接着して反り・捩れなどを防止するようにする。そして、これは電子素子を搭載接続する低熱膨張率プリント配線板より熱膨張係数が大きくて、安価なものを使用することにより全体コストを低減することができる。

本発明の低熱膨張係数プリント配線板は、使用材料に応じてプリント配線板の製造方法が異なるが、いずれも公知の方法が使用され得る。使用材料は、熱膨張率が9ppm/℃以下、好ましくは−15〜7.5ppm/℃、さらに好ましくは−10〜5ppm/℃の低熱膨張係数を有するプリント配線板を作製できる材料であれば使用できる。例えば、パラまたはメタタイプの全芳香族ポリアラミド繊維織布あるいは不織布を使用した場合には、繊維に絶縁層を含浸、乾燥して樹脂をB−ステージとし、両面に銅箔を用いて積層成形した両面銅張積層板を形成する。

この両面銅張積層板にレーザーで貫通穴を形成した後、デスミア処理、銅メッキ、回路形成などを行ってプリント配線板とする。T−ガラス繊維織布またはS−ガラス繊維織布を使用した銅張積層板も同様にしてプリント配線板を製造できる。ただ、この場合には、貫通穴をあける際に機械式(mechanical)ドリルも使用できる。これらの両面銅張積層板の熱膨張率は、樹脂の中に含浸される補強基材の種類及び量に応じて変わり、補強基材の含有量が増加するほど熱膨張率は小さくなるので、適正量を配合しなければならない。この適正量として、両面銅張積層板の熱膨張率を9ppm/℃以下、好ましくは−15〜7.5ppm/℃とすることがよい。さらに好ましくは、−10〜5ppm/℃とする。

カーボン繊維織布を用いた場合、例えば、繊維に絶縁層を含浸、乾燥して樹脂をB−ステージとし、両面が銅箔で積層成形された両面銅張積層板を形成し、これにレーザーで貫通穴をあけ、この貫通穴の径は電気導通貫通穴の径に比べて大きめに形成する。

次に、貫通穴を樹脂組成物で充填し、硬化して、表面に出っ張った樹脂組成物を研磨して表面を平滑にする。その後、再度レーザーでこの樹脂組成物の中央に、カーボン繊維織布と接触しないようにしながら、電気導通貫通穴を加工し、デスミア処理、銅メッキ、回路形成などを行って低熱膨張プリント配線板が形成できる。

ガラス繊維を用いた場合、例えば、レーザー、フッ酸などの薬液などを用いて公知の方法で貫通穴を形成し、この全表面にスパッタリングで薄く銅層を付け、電解銅メッキのような厚い銅メッキ形成、回路形成などで低熱膨張プリント配線板が作製できる。

インバーあるいは銅インバーを用いた場合、例えば、レーザーで電気導通貫通穴よりやや大きめに貫通穴をあけ、スパッタリングなどで薄く銅層を全体的に付けてから、樹脂組成物で貫通穴を充填し硬化する。この上下に薄いB−ステージの絶縁層付き銅箔を配置して積層成形する。この樹脂組成物の中央に、インバーあるいは銅インバーに接触しないようにしながら、貫通穴より小さめの電気導通貫通穴をあけ、デスミア処理、無電解銅メッキ、電解銅メッキを行い、回路を形成して低熱膨張プリント配線板を形成する。

直接インバーあるいは銅インバーの表面に樹脂組成物を付着する場合には、インバーあるいは銅インバーの表面に薬液を用いて凹凸を付与するか、公知の化学処理などの方法を行うことにより、樹脂組成物との接着性を向上させることができる。それぞれの低熱膨張率プリント配線板の製造方法は、これに限定されず、公知の製造方法が使用され得る。

次に、ステップS20で、図9に示すように、熱膨張率が10〜25ppm/℃範囲であり、キャビティ160が形成された第2基板120を形成する。

内部の低熱膨張プリント配線板、すなわち第1基板110に接着される外側の比較的熱膨張係数の大きいプリント配線板、すなわち第2基板120は、低熱膨張係数のプリント配線板に比べて熱膨張係数の大きいプリント配線板を用いる。

比較的熱膨張係数の大きいプリント配線板とは、熱膨張係数が10〜25ppm/℃であるプリント配線板をいう。このプリント配線板の材料は特に限定はなく、前記の樹脂、添加剤などの材料、補強基材が使用できる。ただ、価格を安くするために、補強基材はE−ガラス繊維織布を用いるプリント配線板が好ましい。この熱膨張係数の大きいプリント配線板の層数は、その用途及び設計に合わせて、2層以上の多層プリント配線板、好ましくは主機能を有する4層以上の多層プリント配線板とする。このプリント配線板の厚さは特に制限はないが、電子素子が搭載接続された場合には、電子素子と接続材とを加えた高さが、熱膨張係数の大きいプリント配線板の接着後の熱膨張係数の大きいプリント配線板と接続材とを加えた高さと同じであるかまたは小さい方が好ましい。

このようにすれば、電子素子が周囲の比較的熱膨張係数の大きいプリント配線板の上からはみ出すことを防止でき、電子素子が側面から受ける圧力により破壊されるなどの不良が発生しない。ただ、比較的熱膨張係数の大きいプリント配線板が接続されていない二つの方向からは、この二方向から圧力が加えられないように注意を要する。さらに、接続材が鉛フリーハンダのようにリペアが可能な素材である場合には、プリント配線板に不良が生じてもリペアできるので経済的である。また、電子素子が低熱膨張率プリント配線板上に搭載接続されるために、電子素子や接続材のクラック、破壊などの問題が殆どなく、アンダーフィルレジン(underfill resin)を用いなくてもよい。また、電子素子の不良がある場合にもリペアにより取替えができるので経済性にも優れる。

低熱膨張プリント配線板の両外側に接着する比較的熱膨張係数の大きいプリント配線板は、電子素子を搭載接続する場所を、電子素子の面積よりやや大きめに開口する。この開口部の大きさは特に限定されないが、一般的には電子素子の片面の端部から1〜3mm程度大きいキャビティを形成する。

キャビティを形成する方法は特に限定されないが、例えば、ルーター、パンチング、レーザー、ウォータージェットなどの方法で切断して除去する。電子素子はキャビティ内に収納され、内部の低熱膨張係数のプリント配線板に金バンプ、鉛フリーハンダ、一般のハンダなどの公知の接続材を用いて公知の方法により搭載接続される。電子素子の搭載接続は、外側の比較的熱膨張係数の大きいプリント配線板を低熱膨張プリント配線板に接着する前でも接着した後でも行うことができる。

比較的熱膨張係数の大きいプリント配線板を製造する場合、必ずしも前記のような同一樹脂組成物の材料だけを使用する必要はなく、例えば、内層用コア基板としてE−ガラス繊維織布の補強基材とエポキシ樹脂組成物で形成された銅張積層板を使用し、積層用絶縁基材としては補強基材が入っていないB−ステージのシアン酸エステル系樹脂組成物が接着された銅張シート、B−ステージの不飽和基含有ポリフェニレンエーテル樹脂組成物シート、各種基材入りのB−ステージ樹脂組成物シートなどを適宜選択して使用できる。

次に、ステップS30で、図10及び図11に示すように、基板接続材140を用いて第1基板110の両面に第2基板120を各々接着して電気的に接続するようにする。その次に、ステップS40で、キャビティに各々内蔵された電子素子130と第1基板110とをフリップチップ方式で電子素子接続材150を用いて接続させる。

図10は、図2及び図6に示されたような方法で製造された第1基板110から作製された半導体プラスチックパッケージ100である。

図11は、図7及び図8で示されたような方法で製造された第1基板110’から作製された半導体プラスチックパッケージ200である。

熱膨張係数の大きいプリント配線板、すなわち第2基板の層数は、その用途及び設計に合わせて、2層以上の多層プリント配線板、好ましくは主機能を有する4層以上の多層プリント配線板とする。このプリント配線板の厚さは特に制限はないが、電子素子が搭載接続された時に、電子素子と電気伝導性接続材とを加えた高さが、熱膨張係数の大きいプリント配線板の接着後の熱膨張係数の大きいプリント配線板と電気伝導性接続材とを加えた高さと同じであるかまたは小さいことが好ましい。このようにすれば、電子素子が周囲の比較的熱膨張係数の大きいプリント配線板の上からはみ出すことを防止でき、電子素子が側面から受ける圧力により破壊されるなどの不良が生じないようになる。

低熱膨張プリント配線板、すなわち第1基板の両外側に接着する比較的熱膨張係数の大きいプリント配線板、すなわち第2基板は、電子素子を搭載接続する場所を、電子素子の面積よりやや大きめに加工する。この開口部の大きさは特に限定はないが、一般的には電子素子の片面の端部から1〜3mm程度大きいキャビティを形成する。キャビティを形成する方法は特に限定はないが、例えば、ルーター、パンチング、レーザー、ウォータージェットなどの方法で切断して除去する。

本発明で電子素子を接続するための低熱膨張率プリント配線板と、この外側に接着する比較的熱膨張係数の大きいプリント配線板との接続方法は特に限定されず、信頼性試験に耐えられる接続方法を選択すればよい。例えば、電気伝導性接着剤、鉛フリーハンダ、一般のハンダ、金属ピンなどを使用する方法が挙げられる。

ここで、低熱膨張プリント配線板と両外側の比較的熱膨張係数の大きいプリント配線板との接続材は、電気信号が機能できるほどに通過できる抵抗が小さいか、比抵抗の電気伝導性の接着剤を使うのが好ましい。

この電気伝導性の接着剤は、主に電気伝導性粉体とバインダー樹脂組成物で構成されているが、樹脂組成物を混合して使用すると、弾性を持たせて加熱冷却時にこの電気伝導性の接着剤が伸縮することになる。これは加熱冷却時に両プリント配線板の熱膨張差による縦横の応力によるストレスを緩和させ、接続材の剥離、破壊が発生しない。

また、この電気伝導性の接着剤は、それぞれのプリント配線板の熱膨張に応じて適宜選択して使用する。この電気伝導性接着剤は、特に限定されないが、例えば銀ペースト、銅ペーストなどが挙げられる。

本発明では、電子素子を搭載接続する低熱膨張プリント配線板と主機能を有する比較的熱膨張係数が大きくて安価であるプリント配線板を別々に作製し、これらを接続することにより、加熱時でも電子素子と低熱膨張プリント配線板との間の熱膨張率が大きく違わないために伸縮時の応力による不良が発生しない。

また、低熱膨張プリント配線板とその両外側の比較的熱膨張係数の大きいプリント配線板を接続する接続材には、応力緩和能力の大きい電気伝導性接着剤などを使用するので、加熱冷却時のそれぞれに接続されている接続材に伸縮時の応力が大きくかからず、接続材のクラック、剥離などの不良を防ぐことができる。

すなわち、接続材は、電子素子またはプリント配線板それぞれの応力によるストレスを受けるが、ストレスは接続材に分散できるため、加熱温度サイクル試験などの信頼性試験を行う場合、他の多層プリント配線板に比べて信頼性が良好となる。さらに、他の多層プリント配線板全体の熱膨張係数を小さくしようとすれば、全体プリント配線板を高価の材料で構成しなければならないため、製造コストが高くなり、したがって完成された多層プリント配線板は高価なものとなる。しかも、本発明の多層プリント配線板においてリペアを考えるならば、接続材はリペア可能な材料を選択することができる。

低熱膨張プリント配線板とその外側の比較的熱膨張係数の大きいプリント配線板を接続する接続方式及び接続材として使用するものは特に限定されず、信頼性が良ければ接続材として使用するのに問題はなく、鉛フリーハンダ、一般のハンダ、電気伝導性接着剤、金属ピンなど公知の接続材を適宜用いた接続方式を使用すればよい。もちろん、本発明の多層プリント配線板は、電子素子を搭載接続するのに適したプリント配線板であるが、ワイヤーボンディング接続も可能な構造である。

図12は、本発明の一実施形態による半導体プラスチックパッケージを示す斜視図であり、図13は、本発明の他の実施形態による半導体プラスチックパッケージを示す斜視図であり、図14は、本発明の一実施形態による半導体プラスチックパッケージを簡略に示す断面図である。

図12及び図14を参照すると、半導体プラスチックパッケージ300,400、第1基板110、第2基板120、電子素子130、基板接続材140、電子素子接続材150、キャビティ160、開口部160’が示されている。

第1基板110は、第2基板120より低熱膨張係数を有する印刷回路基板であって、熱膨張率は9ppm/℃以下であり、好ましくは−15〜7.5ppm/℃であり、さらに好ましくは−10〜5ppm/℃である。熱膨張係数が前記範囲から外れる場合は基板の接続に問題が生じてクラックが発生するおそれがある。

第1基板110は、熱硬化性樹脂、熱可塑性樹脂、UV硬化性樹脂、ラジカル反応で硬化する樹脂のいずれか一つで形成でき、無機・有機繊維の不織布、織布、及び金属材料のいずれか一つで形成されることもできる。

第1基板110には熱硬化性樹脂を用いるが、エポキシ樹脂、シアン酸エステル樹脂、マレイミド−シアン酸エステル樹脂、ベンゾシクロブテン樹脂、ポリイミド樹脂、カルド樹脂、官能基含有ポリフェニレンエーテル樹脂の何れか一つあるいは二つ以上を組み合わせて使用することができる。

また、第1基板110に用いられる低熱膨張係数を有する補強基材としては、無機・有機繊維の不織布、織布、及び金属材料が使用できる。

無機繊維としては、例えば熱膨張係数の小さいT−ガラス繊維、S−ガラス繊維、セラミック繊維などが使用される。また、有機繊維としては、熱膨張係数が小さく、耐熱性のあるポリオキシベンザゾール繊維、全芳香族ポリアラミド繊維、液晶ポリエステル繊維、カーボン繊維などが使用される。

さらに、全芳香族ポリアラミドフィルム、ポリオキシベンザゾールフィルム、液晶ポリエステルフィルム、ポリイミドフィルムなどの低熱膨張係数のフィルムが補強基材として使用できる。これらの補強基材は、樹脂との密着性を向上させるために、補強基材の表面に公知の処理を行うことができる。例えば、ガラス繊維にはシランカップリング剤の処理を行い、フィルム材にはプラズマ処理、コロナ処理、各種薬品処理、ブラスト処理などを行うことができる。

また、有機繊維は、全芳香族ポリアラミド不織布または織布補強基材のいずれか一つからなることができる。

また、金属材料として低熱膨張係数のものが使用される。例えば、インバーまたは銅インバーなどの低熱膨張係数の金属材料などが使用できる。本発明の低熱膨張係数プリント配線板は、2層以上の金属回路層で構成されたプリント配線板であるが、電子素子を搭載するためには電子素子との熱膨張係数が大きく違わないことが重要である。2層以上の多層基板を作製しようとすれば、金属材料をコア基板に使用して層数を低めることが好ましい。この場合、金属材料を用いたコア基板全体の熱膨張率は9ppm/℃以下、好ましくは−1〜5ppm/℃とする。さらに好ましくは半導体チップと殆ど同一の熱膨張係数とする。

図12に示すように、第2基板120は第1基板110の両面にそれぞれ接着され第1基板110に電気的に接続され、後述する電子素子130が内蔵されるキャビティ160が形成される。第2基板120の熱膨張率は10〜25ppm/℃の範囲で、第1基板110の熱膨張率より大きい。

また、図13に示すように、第2基板120は第1基板110の両面にそれぞれ接着され、第1基板110に電気的に接続され、後述する電子素子130が内蔵される開口部160’が形成される。開口部160’は第2基板120が互いに離隔するように形成される。したがって、半導体プラスチックパッケージを加熱する場合、熱膨張係数の大きい第2基板120が半導体チップ130に影響を及ぼさないようにすることができる。第2基板120の熱膨張率が前記範囲から外れる場合は基板間のクラックが発生して信頼性に問題が生じるおそれがある。

高熱膨張係数を有する第2基板120が低熱膨張係数を有する第1基板110より安いことから、第1基板110の両面に第2基板120を形成すれば、全体基板工程の製造コストを低減できる。

第2基板120の補強基材はE−ガラス繊維を使用することが好ましく、2層以上の多層印刷回路基板に具現できることは明らかである。また、第2基板120に、後述する電子素子130が内蔵されるキャビティ160を形成する。キャビティ160の開口サイズは特に限定されないが、一般的に電子素子130の外郭から1〜3mm程度大きく開口するように加工する。キャビティ160を形成する方法は特に限定されず、例えば、ルーター、パンチング、レーザー、ウォータージェットなどの方法を使用して加工することができる。

第2基板120の内層用コア基板材料としてはE−ガラス繊維が含まれたエポキシ樹脂組成物が使用され、積層用としては補強基材が入っていないB−ステージのシアン酸エステル系樹脂組成物が接着された銅張シート、B−ステージ不飽和基含有ポリフェニレンエーテル樹脂組成物シート、B−ステージ樹脂組成物シートなどを適宜選択して使用すればよい。

電子素子130が第2基板120に形成されたキャビティ160に内蔵されると、第1基板110にフリップチップ方式で接続されることができる。ここで、電子素子130とは半導体チップを意味する。

電子素子130が第1基板110に搭載接続された場合、図13に示すように、電子素子接続材を含んだ電子素子130の厚さは基板接続材を含んだ第2基板120の厚さより薄くなる。すなわち、第2基板120のキャビティ160に電子素子接続材を含んだ電子素子130が内蔵されると、内蔵された電子素子130の高さが基板接続材を含んだ第2基板120の高さより低くなる。これにより、電子素子130が熱膨張率の大きい第2基板120に比べて厚さが高いと、第2基板の上からはみ出すことになり、両側面から圧力を受けて破壊されることを防止できるようになる。このため不良の発生を防ぐことができる。また、基板接続材及び電子素子接続材がハンダなどのようにリペアできる素材である場合には電子素子やプリント配線板に不良が発生してもそれぞれを分離してリペアが可能となるので、経済的である。更に、電子素子130の厚さと第2基板120の厚さとを同一にしても関係ない。

基板接続材140は、第1基板110と第2基板120との間に介在され、第1基板110と第2基板120とを電気的に接続することができる。

電子素子接続材150は、第1基板110と電子素子130との間に介在され、第1基板110と電子素子130とを電気的に接続することができる。

ここで、基板接続材140及び電子素子接続材150は、各種成分のバンプまたは電気伝導性接着剤などのいずれか一つで形成でき、電気伝導性接着剤は銀ペーストまたは銅ペーストなどのいずれか一つで形成できる。

より具体的に、基板接続材140及び電子素子接続材150は、一般のハンダバンプ、鉛フリーハンダバンプ及び電気伝導性接着剤などで具現できる。

熱膨張率の小さい第1基板110に熱膨張率の大きい第2基板120が搭載されているので、基板全体を加熱すると、熱膨張率の大きい第2基板120は縦横方向で伸縮することができる。

しかし、第2基板120と第1基板110とは、電気伝導性接着剤の基板接続材140で接続されているので、基板が加熱または冷却されると、熱膨張率の差のため発生し得る第1基板110と第2基板120との応力差を基板接続材140が緩和させることができる。

このように、第1基板110は加熱冷却時に第2基板120ほどに伸縮せず、基板接続材140にはクラックが生じないため剥離されることはない。電気伝導性接着剤は銀ペーストまたは銅ペーストなどのいずれか一つであることができる。

また、電子素子接続材150も電子素子130と第1基板110との間に生じ得る熱膨張率の応力差を緩和させることにより、基板全体及び電子素子のクラックを防止できるようになる。

基板接続材140及び電子素子接続材150が一般のハンダ及び鉛フリハンダのようにリペアできる素材である場合には、基板に不良があってもリペアできるので経済的である。

上述したように、電子素子130が接続する低熱膨張の第1基板110と高熱膨張の第2基板120とを別に製造し、第1基板110に電子素子接続材150を用いて電子素子130を接続すれば、基板が加熱及び冷却する時、電子素子130と第1基板110との熱膨張率の差により発生する応力を電子素子接続材150が緩和させて不良を克服することができる。したがって、電子素子130と第1基板110とのクラックを防止できるようになり、不良を防止できるようになる。

また、第1基板110と第2基板120とを基板接続材140で接続することにより、基板全体を加熱する場合に第1基板110と第2基板120との間に発生し得る熱膨張率の差により発生する応力を基板接続材140が緩和させて不良を克服することができる。したがって、第1基板110と第2基板120とのクラックを防止できるので不良を防止できるようになる。

このとき、基板接続材140は、電気伝導性接着剤で具現され、加熱冷却時に基板の伸縮が発生しても基板接続材140には伸縮応力が大きくかからないため、基板接続材140のクラックや剥離により発生する不良を抑制することができる。

また、低熱膨張率を有する基板から多層印刷回路基板を形成するためには、高い材料費が要求されるので、第1基板110を低熱膨張率のもので形成し、両面に接続される第2基板120を高熱膨張率の基板で形成することにより、全体多層プリント配線板の材料費を低減すると共に信頼性向上も図ることができる。

[製造例1]低熱膨張係数プリント配線板の外側に接続する熱膨張係数の大きい第2基板の作製
厚さ12μmの電解銅箔を両面に張った厚さ0.2mmのノンハロゲンタイプエポキシ系両面銅張積層板(商品名;R−1515T、CTEα1;12ppm/℃、松下電工<株>製)の表層銅箔をエッチングして厚さ1.2μmとした後に、機械式ドリルにて穴径150μmの貫通穴を形成し、デスミア処理後に無電解銅メッキ0.9μm、電解銅メッキを20μm付着して、サブトラクティブ法を用いてライン/スペース=40/40μmの回路を形成した。これに黒色酸化銅処理を施し、この両面に厚さ40μmのノンハロゲンタイプエポキシ樹脂系プリプレグ(商品名;GEA−679FGR、日立化成工業<株>製)を各1枚置き、その両外側に厚さ12μmの電解銅箔を配置し、200℃、25kgf/cm、2mmHgの真空下で、90分間積層成形して4層両面銅張積層板を作製した。この銅張積層板の銅箔表層を1.2μmまでエッチングしてから、UV−YAGレーザーにて穴径50μmのブラインドビア穴を両面に形成し、デスミア処理後に穴内を銅メッキで充填し、表面に回路を作製した。これを繰り返して6層のプリント配線板とした。接続用ランドは425μmピッチで、径は150μmで形成した。この銅張積層板の表面に厚さ15μmで一般のUV熱硬化型ソルダーレジスト(商品名;PSR4000AUS308、太陽インキ製造<株>製)を形成し、ニッケルメッキ5μm、金メッキ0.2μmを施し、多層プリント配線板Aとした。ランドは径100μmで開口した。この多層プリント配線板Aで10×10mmの大きさのフリップチップを収納搭載接続する箇所を12×12mmでルーターにて開口した。この多層プリント配線板Aの縦横方向の熱膨張係数は20.4ppm/℃、22.0ppm/℃であった。

[製造例2]銅インバーを使用した低熱膨張の第1基板の作製
厚さ0.4mmの銅インバー板(Cu厚さ/Invar厚さ/Cu厚さ=2μm/396μm/2μm)にUV―YAGレーザーにて穴径200μmの貫通穴をあけ、銅インバー板の全表面にスパッタリングにて厚さ722オングストロームの銅層を付着した。形成された穴内部を樹脂組成物(商品名;FP−R200、<株>アサヒ化学研究所製、Tg;179℃)をスクリーン印刷にて穴の部分だけに樹脂組成物を充填し、はみ出した樹脂組成物は拭き取って除去後に、140℃で50分、155℃で1時間硬化してから、この両面に厚さ10μmのBステージ熱硬化性樹脂組成物付き銅箔(商品名;CRS−501、銅箔厚さ12μm、三菱ガス化学<株>製)を配置し、190℃、20kgf/cm、2mmHgの真空下で90分間積層成形してからこの銅インバー板の表層銅箔を1μmまでエッチングした。樹脂組成物が充填された貫通穴の中央を炭酸ガスレーザーにて穴径100μmの電気導通貫通穴をあけ、無電解銅メッキ1.2μm、電解銅メッキ15μmを付着し、表面に回路、接続用ランドを作製した。熱硬化型液状ソルダーレジストを用いて穴内を含む全層の表層を10〜15μmの厚さで被覆し、150℃で1時間硬化後に、UV−YAGレーザーにて100μmのランドを開口し、プラズマ処理を行なってから、ニッケルメッキ、金メッキを施して低熱膨張プリント配線板Bとした。このプリント配線板Bの電子素子を搭載接続する範囲の熱膨張係数は縦横方向両方とも2.4ppm/℃であった。

[製造例3]液晶ポリエステル樹脂組成物を使用した低熱膨張の第1基板の作製
厚さ50μmの液晶ポリエステル樹脂組成物シート(商品名;FAフィルム、熱膨張係数;−11ppm/℃、融点280℃、<株>クラレ製)を8枚使用して、この両面に厚さ12μmの電解銅箔を置き、290℃、20kgf/cm、2mmHgの真空下で20分間積層成形して厚さ0.4mmの銅張板を作製した。この銅張積層板の両面の銅箔を1.2μmまでエッチングし、機械式ドリルで穴径150μmの貫通穴を形成し、プラズマでのデスミア処理を行い、製造例1と同様に無電解銅メッキ、電解銅メッキを施してから、表面に回路、接続用ランドを形成した。更に実施例1と同じく、液状熱硬化型ソルダーレジストを全層に薄く形成し、ランドの開口部位にプラズマ処理を行なってからニッケルメッキ、金メッキを施して低熱膨張プリント配線板Cとした。このプリント配線板Cのフリップチップを搭載接続する範囲の熱膨張率は縦横方向同じで−1.6ppm/℃であった。

[実施例1]
Tg(DMA測定)が232℃の銀ペースト(比抵抗;5.1×10−5Ω・cm)を用いて低熱膨張プリント配線板Bの両面に熱膨張係数が比較的大きいプリント配線板Aを接着し、5mmHgの真空下に、150℃で1時間、180℃で1時間硬化した。これらの多層プリント配線板を用い、両面のくり抜いたキャビティに収納される電子素子を低熱膨張プリント配線板上に搭載接続した。電子素子には接続用バンプを最初に接着しておいた。このバンプも鉛フリーハンダ(Sn−8.0Zn−3.0Bi、溶融温度190〜197℃)で、リフロー工程で最高温度220℃にて接着して、半導体プラスチックパッケージとした。

この電子素子を搭載接続した多層プリント配線板を用い、−45℃/30min.〜125℃/30min.の温度サイクル試験を1000サイクル行なった。評価結果を表1に示す。

[実施例2]
低熱膨張プリント配線板をCとしたことを除いては、実施例1と同じ方法で施した。評価結果を表1に示す。

[製造例4]低熱膨張係数プリント配線板の外側に接続する熱膨張係数の大きい第2基板の作製
2,2−ビス(4−シアナトフェニル)プロパンモノマー550重量部を160℃に溶解させ、攪拌しながら4.5時間反応させ、モノマーとプレポリマーの混合物を得た。これをメチルエチルケトンに溶解し、さらにこれにビスフェノールA型エポキシ樹脂(商品名:エピコート1001、ジャパンエポキシレジン<株>製)100重量部、フェノールノボラック型エポキシ樹脂(商品名:DEN−431、ダウケミカル<株>製)150重量部、クレゾールノボラック型エポキシ樹脂(商品名:ESCN−220F、住友化学工業<株>製)200重量部を配合し、硬化触媒としてオクチル酸亜鉛を0.2部メチルエチルケトンに溶解して加え、攪拌、混合してワニスDとした。

また、ワニスDに無機充填剤球状シリカ(平均粒子径;0.9μm)1000重量部、エポキシシランカップリング剤10重量部を加えてよく攪拌分散してワニスEとした。

一方、厚さ200μmのアラミド繊維(aramid fiber)織布にワニスEを含浸、乾燥して、ゲル化時間(温度:170℃)111秒、樹脂組成物含有量55重量%のプリプレグFを作製した。また、厚さ40μmのEガラス繊維織布にワニスEを含浸、乾燥して、ゲル化時間113秒、樹脂組成物含有量67重量%のプリプレグGを作製した。プリプレグFを1枚使用し、その両外側に厚さ12μmの電解銅箔を置いて、190℃、20kgf/cm、2mmHgの真空下で90分間積層成形して厚さ0.2mmの両面銅張積層板Hを作製した。この両面銅張積層板Hの両面の銅箔を1.2μmの厚さまでエッチングしてから、炭酸ガスレーザーにて穴径150μmの貫通穴を形成した。以後デスミア処理後に無電解銅メッキ0.9μm、電解銅メッキ20μmを付着してから、サブトラクティブ法にて銅張積層板の表面にライン/スペース=40/40μmの回路を形成した。銅箔にCZ処理を施した後、この両外側にプリプレグGを各1枚置き、その外側に厚さ12μmの電解銅箔を配置し、同様に積層成形して4層両面銅張積層板を作製した。銅張積層板表面の銅箔を1.2μmの厚さまでエッチング後に、この表面にUV−YAGレーザーを照射して穴径50μmのブラインドビア穴を作製し、デスミア処理後に穴内を銅メッキで充填した。その後、銅張積層板表面に回路を形成し、CZ処理、積層、回路形成を繰り返して6層のプリント配線板Iを作製した。接続用ランドは425μmピッチで、径は150μmで形成した。製造例1と同様にこの最外層にソルダーレジストを全体プリント配線板に形成し、製造例1と同様に径100μmでランドを開口し、現像処理を行い、ニッケルメッキ、金メッキを施して比較的熱膨張係数の大きいプリント配線板Jとした。このプリント配線板Jの縦横の熱膨張率は11.3ppm/℃、12.0ppm/℃であった。

[製造例5]アラミド繊維織布を使用した低熱膨張の第1基板の作製
アラミド繊維織布を補強基材として用いたプリプレグFを2枚使用し、このプリプレグ両面に厚さ12μmの電解銅箔を配置し、190℃、20kgf/cm、2mmHgの真空下で90分間積層成形して厚さ0.4mmの両面銅張積層板Kを作製した。この両面銅張積層板Kを使用し、この両面銅張積層板の表層の銅箔を厚さ1.2μmの厚さまでエッチングして除去した後、穴径150μmの穴を炭酸ガスレーザーにてあけ、デスミア処理を行った。以後無電解銅メッキ1μm、電解銅メッキ15μmを付着し、表面に回路、接続用ランドを作製し、前記製造例1と同様にソルダーレジストを形成し、開口して、プラズマでデスミア処理を行った後、ニッケルメッキ、金メッキを施して低熱膨張プリント配線板Lとした。このプリント配線板Lの電子素子を搭載接続する範囲の縦横方向の熱膨張係数は、6.0ppm/℃、5.8ppm/℃であった。

[製造例6]T−ガラス繊維織布を使用した低熱膨張の第1基板の作製
ワニスEにシリカを500重量部添加し、よく攪拌混合してワニスMとした。このワニスMを厚さ100μmのT−ガラス繊維またはS−ガラス繊維に含浸、乾燥して、ゲル化時間101秒(温度:170℃)、樹脂組成物53重量%のプリプレグNを作製した。このプリプレグNを4枚用い、この両面に厚さ12μmの電解銅箔を置き、190℃、40kgf/cm、2mmHgの真空下で90分積層成形して厚さ0.4mmの銅張積層板を作製した。この表面の銅箔を1.2μmの厚さまでエッチングし、機械式ドリルで穴径150μmの貫通穴をあけ、デスミア処理後に前記製造例1と同様に銅メッキを行ない、表面に回路、接続用ランドを形成した。また、前記製造例1と同様にソルダーレジスト形成し、開口して、デスミア処理を行った後、ニッケルメッキ、金メッキを施して低熱膨張プリント配線板Oとした。このプリント配線板Oの電子素子を搭載接続する範囲の縦横方向の熱膨張係数は6.9ppm/℃、7.3ppm/℃であった。

[製造例7]カーボン繊維織布を使用した低熱膨張の第1基板の作製
厚さ200μmのカーボン繊維織布を用い、ワニスEを含浸、乾燥して、ゲル化時間102秒(温度:170℃)、樹脂組成物55重量%のプリプレグPを作製した。このプリプレグPを2枚用い、このプリプレグ両面に厚さ12μmの電解銅箔を置き、190℃、20kgf/cm、2mmHgの真空下で90分積層成形して厚さ0.4mmの銅張積層板を作製した。この両面銅張積層板の銅箔を5μmの厚さまでエッチングしてから、ダイヤモンドドリルにて穴径200μmの貫通穴を形成し、穴内部に製造例1で用いた樹脂組成物を充填して硬化させ、はみ出した樹脂組成物を補強基材が伸びないように注意して平坦に研磨し、銅層の厚さを1.5〜2.3μmとした。以後、樹脂組成物の中央に穴径100μmの貫通穴を炭酸ガスレーザーであけ、デスミア処理を行った。以後に、無電解銅メッキを0.9μm、電解銅メッキを15μm付着させてから、表面に回路、接続用ランドを形成した。製造例1と同様にソルダーレジストを付着させ、開口し、デスミア処理を行い、ニッケルメッキ、金メッキを同様に施して低熱膨張プリント配線板Qとした。このプリント配線板Qの電子素子を搭載接続する範囲の熱膨張係数は4.8ppm/℃、4.9ppm/℃であった。

[実施例3]
製造例5で作製された低熱膨張プリント配線板と[製造例4]で作製された比較的熱膨張係数の大きいプリント配線板との接着用として鉛フリーハンダ(Sn−3.5Ag、溶解温度;221〜223℃)を用い、低熱膨張プリント配線板の両面に比較的熱膨張係数の大きいプリント配線板をリフロー工程で最高温度260℃で接着した。電子素子を搭載接続する場合には、実施例1、2と同じ鉛フリーハンダで接続し、信頼性試験も同様に行った。電子素子の接続は、この方法に限定されるものではなく、様々な接着方法で接続することができる。評価結果を表1に示す。

[実施例4]
製造例6で作製された低熱膨張プリント配線板と[製造例4]で作製された比較的熱膨張係数の大きいプリント配線板との接着用として鉛フリーハンダ(Sn−3.5Ag、溶解温度;221〜223℃)を用い、低熱膨張プリント配線板の両面に比較的熱膨張係数の大きいプリント配線板をリフロー工程で最高温度260℃で接着した。電子素子を搭載接続する場合には、実施例1、2と同じ鉛フリーハンダで接続し、信頼性試験も同様に行った。評価結果を表1に示す。

[実施例5]
製造例7で作製された低熱膨張プリント配線板と[製造例4]で作製された比較的熱膨張係数の大きいプリント配線板との接着用として鉛フリーハンダ(Sn−3.5Ag、溶解温度;221〜223℃)を用い、低熱膨張プリント配線板の両面に比較的熱膨張係数の大きいプリント配線板をリフロー工程で最高温度260℃で接着した。電子素子を搭載接続する場合には、実施例1、2と同じ鉛フリーハンダで接続し、信頼性試験も同様に行った。評価結果を表1に示す。

[実施例6]
製造例1で作製した高熱膨張プリント配線板Aを片面だけソルダーレジストを開口して多層プリント配線板を作製し、電子素子を片面だけ搭載接続して信頼性試験を同様に行った。評価結果を表1に示す。

[実施例7]
製造例4で作製した高熱膨張プリント配線板Jを片面だけソルダーレジストを開口して多層プリント配線板を作製し、電子素子を片面だけ搭載接続して信頼性試験を同様に行った。評価結果を表1に示す。

[比較例1]
実施例1、2で使用した高熱膨張の多層プリント配線板Aの両面に直接電子素子を搭載接続して基板Rとした。評価結果を表2に示す。

[比較例2]
実施例3〜5で使用した高熱膨張の多層プリント配線板Jの両面に直接電子素子を搭載接続して基板Sとした。評価結果を表2に示す。

[比較例3]
実施例1〜2で使用した高熱膨張の多層プリント配線板Aの片面に直接電子素子を搭載接続して基板Tとした。評価結果を表2に示す。

[比較例4]
実施例3〜5で使用した高熱膨張の多層プリント配線板Jの片面に直接電子素子を搭載接続して基板Uとした。評価結果を表2に示す。

[比較例5]
製造例2から得られた両面銅張積層板の両面の銅箔を厚さ1.2μmまでエッチングしてから、機械式ドリルにて穴径150μmの貫通穴をあけ、プラズマでのデスミア処理を行った。以後に、無電解銅メッキ1μm、電解銅メッキ15μmを施し、表面に回路形成、黒色酸化銅処理を行なってから、この銅張積層板の両面に、厚さ40μmのプリプレグGEA−679FGRを各1枚配置し、その外側に厚さ12μmの電解銅箔を置き、製造例1と同様に積層成形して4層両面銅張積層板を作製した。この銅張積層板の表層の銅箔を1.2μmまでエッチングしてからUV−YAGレーザーにて穴径50μmのブラインドビア穴を形成し、デスミア処理後に穴内を銅メッキで充填した。この銅張積層板の表面に回路を形成し、前記と同様に黒色酸化銅処理を施し、前記と同様にして加工を繰り返して14層プリント配線板Vを作製した。これは電子素子を搭載接続する箇所は凹としないように、そのまま両表層に搭載接続した。評価結果を表2に示す。

[測定方法]
(1)電子素子の多層プリント配線板上のはみ出し高さ
プリント配線板に接続材で搭載接続した電子素子が周囲の多層プリント配線板より上にはみ出した高さを片面で測定した。両面から測定すると、約2倍の高さとなる。薄いプリント配線板とするには、このはみ出し分だけ電子機器の厚さを薄くできない。

(2)反り・捻れの測定
サイズ10×10mm、厚さ400μmの電子素子をプリント配線板の両面に2個ずつ左右、中央に接続した40×100mmのモジュールを各100個用い、この反り・捻れをレーザー測定装置で測定した。最初に測定されたプリント配線板の反り・捻れは50±10μmのものを使用し、電子素子を搭載接続した後の反り・捻れの最大値をレーザー測定装置で測定した。

(3)クラックまたは剥離不良の測定
サイズ10×10mm、厚さ400μmの電子素子をプリント配線板の両面に2個ずつ左右、中央に接続した40×100mmのモジュールを各100個用い、−45℃で、30分維持し、温度を上昇させて125℃で30分間維持する熱衝撃温度サイクル試験を1000サイクル行ってから、電気チェックで接続の良否を確認した。抵抗変化率が±10%を超えるものを不良とした。また、電子素子のクロスセクションによるハンダ、電気伝導性接着剤のクラックあるいは剥離を確認した。
(4)耐マイグレーション性
各実施例において、低熱膨張プリント配線板の貫通穴間の間隔を200μmで作製し、これを100個つなぎ、85℃/85%RH/30VDCを印加して絶縁抵抗値を測定した。

表1に示された結果のように、実施例1〜5は電子素子を基板の両面に搭載接続し、鉛フリーハンダで電子素子と低熱膨張基板とを接続した。これにより、本実施例の配線板は比較例に比べて、反りや捩れの数値が小さく、クラックまたは剥離が発生しなかった。

以上、本発明の好ましい実施形態を参照して説明したが、当該技術分野で通常の知識を有する者であれば、特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更させることができることを理解できよう。

本発明の一実施形態による多層印刷回路基板の製造方法を示すフローチャートである。 本発明の一実施形態による第1基板の製造方法を示す工程図である。 本発明の一実施形態による第1基板の製造方法を示す工程図である。 本発明の一実施形態による第1基板の製造方法を示す工程図である。 本発明の一実施形態による第1基板の製造方法を示す工程図である。 本発明の一実施形態による第1基板の製造方法を示す工程図である。 本発明の他の実施形態による第1基板の製造方法を示す工程図である。 本発明の他の実施形態による第1基板の製造方法を示す工程図である。 本発明の一実施形態による第2基板を示す断面図である。 本発明の一実施形態による半導体プラスチックパッケージを示す断面図である。 本発明の他の実施形態による半導体プラスチックパッケージを示す断面図である。 本発明の一実施形態による半導体プラスチックパッケージを示す斜視図である。 本発明の他の実施形態による半導体プラスチックパッケージを示す斜視図である。 本発明の一実施形態による半導体プラスチックパッケージを簡略に示す断面図である。

符号の説明

100、200、300、400 半導体プラスチックパッケージ
110、110’ 第1基板
111 コア基板
112 樹脂組成物
113 銅箔
114 絶縁層
115 貫通穴
116 銅導体
117 回路
118 ランド
119 電気導通貫通穴
120 第2基板
130 電子素子
140 基板接続材
150 電子素子接続材
160 キャビティ
160’ 開口部

Claims (28)

  1. 第1基板を形成するステップと、
    キャビティが形成された第2基板を形成するステップと、
    前記第1基板に電気的に接続されるように前記第1基板の両面に前記第2基板が各々接着されるステップと、
    前記キャビティに電子素子を内蔵し、フリップチップ方式で前記第1基板に接続するステップと、を含み、
    前記キャビティは、前記第2基板が互いに離隔するように形成され、
    前記第1基板は、前記第2基板より低熱膨張基板で形成され
    前記第1基板を形成するステップは、
    コア基板を形成するステップと、
    前記コア基板をくり抜いて選択的に貫通穴を形成するステップと、
    前記貫通穴に樹脂組成物を満たすステップと、
    前記コア基板の両面に絶縁層付き銅箔を接着するステップと、
    前記樹脂組成物をくり抜いて選択的に電気導通貫通穴を形成するステップと、
    前記コア基板に回路を形成するステップと、
    前記コア基板をメッキするステップと、
    を含むことを特徴とする半導体パッケージの製造方法。
  2. 前記第1基板を形成するステップにおいて、前記第1基板の熱膨張率が、−15〜9ppm/℃の範囲で形成されることを特徴とする請求項1に記載の半導体パッケージの製造方法。
  3. 前記第2基板を形成するステップにおいて、前記第2基板の熱膨張率が、10〜25ppm/℃の範囲で形成されることを特徴とする請求項1または請求項2に記載の半導体パッケージの製造方法。
  4. 前記コア基板は、熱硬化性樹脂、熱可塑性樹脂、UV硬化樹脂、ラジカル硬化樹脂からなる群より選ばれるいずれか一つからなることを特徴とする請求項に記載の半導体パッケージの製造方法。
  5. 前記コア基板は、無機繊維、有機繊維、及び金属材料からなる群より選ばれるいずれか一つからなることを特徴とする請求項に記載の半導体パッケージの製造方法。
  6. 前記無機繊維は、グラス繊維またはセラミック繊維のいずれか一つからなることを特徴とする請求項に記載の半導体パッケージの製造方法。
  7. 前記有機繊維は、ポリオキシベンザゾール繊維、全芳香族ポリアラミド繊維、液晶ポリエステル繊維、カーボン繊維からなる群より選ばれるいずれか一つからなることを特徴とする請求項に記載の半導体パッケージの製造方法。
  8. 前記有機繊維は、全芳香族ポリアラミド不織布または織布補強基材のいずれか一つからなることを特徴とする請求項に記載の半導体パッケージの製造方法。
  9. 前記金属材料は、インバーまたは銅インバーのいずれか一つからなることを特徴とする請求項に記載の半導体パッケージの製造方法。
  10. 前記接着ステップは、前記第1基板と前記第2基板との間に基板接続材が介在されるステップを含むことを特徴とする請求項1から請求項までのいずれか1項に記載の半導体パッケージの製造方法。
  11. 前記接続ステップは、前記それぞれの電子素子と前記第1基板との間に電子素子接続材が介在されることを特徴とする請求項1から請求項10までのいずれか1項に記載の半導体パッケージの製造方法。
  12. 前記基板接続材及び前記電子素材接続材は、バンプまたは電気伝導性接着剤のいずれか一つからなることを特徴とする請求項10または11に記載の半導体パッケージの製造方法。
  13. 前記電気伝導性接着剤は、銀ペーストまたは銅ペーストのいずれか一つからなることを特徴とする請求項12に記載の半導体パッケージの製造方法。
  14. 前記電子素子の厚さは、前記第2基板の厚さより薄いかまたは同一であることを特徴とする請求項1から請求項13までのいずれか1項に記載の半導体パッケージの製造方法。
  15. 第1基板と、
    前記第1基板の両面に各々接着されて前記第1基板と電気的に接続され、キャビティが形成された第2基板と、
    前記キャビティに各々内蔵され、フリップチップ方式で前記第1基板に接続される電子素子と、を含み、
    前記キャビティは、前記第2基板が互いに離隔するように形成され、
    前記第1基板は、前記第2基板より低熱膨張基板で形成され
    前記第1基板は、
    選択的にくり抜かれた貫通穴に樹脂組成物が満たされたコア基板と、
    前記コア基板の両面に接着される、絶縁層が接着された銅箔と、
    前記樹脂組成物が選択的にくり抜かれて形成された電気導通貫通穴と、
    前記コア基板の表面に形成された回路と、
    を含むことを特徴とする半導体プラスチックパッケージ。
  16. 前記第1基板の熱膨張率が、−15〜9ppm/℃の範囲であることを特徴とする請求項15に記載の半導体プラスチックパッケージ。
  17. 前記第2基板の熱膨張率が、10〜25ppm/℃の範囲であることを特徴とする請求項15または請求項16に記載の半導体プラスチックパッケージ。
  18. 前記コア基板の樹脂は、熱硬化性樹脂、熱可塑性樹脂、UV硬化樹脂、及びラジカル硬化樹脂からなる群より選ばれるいずれか一つであることを特徴とする請求項15に記載の半導体プラスチックパッケージ。
  19. 前記コア基板の材質は、無機繊維、有機繊維、及び金属材料からなる群より選ばれるいずれか一つであることを特徴とする請求項15に記載の半導体プラスチックパッケージ。
  20. 前記無機繊維は、グラス繊維またはセラミック繊維のいずれか一つであることを特徴とする請求項19に記載の半導体プラスチックパッケージ。
  21. 前記有機繊維は、ポリオキシベンザゾール繊維、全芳香族ポリアラミド繊維、液晶ポリエステル繊維、カーボン繊維からなる群より選ばれるいずれか一つであることを特徴とする請求項19に記載の半導体プラスチックパッケージ。
  22. 前記有機繊維は、全芳香族ポリアラミド不織布または織布補強基材のいずれか一つであることを特徴とする請求項19に記載の半導体プラスチックパッケージ。
  23. 前記金属材料は、インバーまたは銅インバーのいずれか一つからなることを特徴とする請求項19に記載の半導体プラスチックパッケージ。
  24. 前記第1基板と前記第2基板との間に介在され、前記第1基板と前記第2基板とを電気的に接続させる基板接続材をさらに含むことを特徴とする請求項15から請求項23までのいずれか1項に記載の半導体プラスチックパッケージ。
  25. 前記第1基板と前記電子素子との間に介在され、前記第1基板と前記電子素子とを電気的に接続させる電子素子接続材をさらに含むことを特徴とする請求項15から請求項24までのいずれか1項に記載の半導体プラスチックパッケージ。
  26. 前記基板接続材及び前記電子素子接続材は、バンプまたは電気伝導性接着剤のいずれか一つからなることを特徴とする請求項24または請求項25に記載の半導体プラスチックパッケージ。
  27. 前記電気伝導性接着剤は、銀ペーストまたは銅ペーストのいずれか一つからなることを特徴とする請求項26に記載の半導体プラスチックパッケージ。
  28. 前記電子素子の厚さが、前記第2基板の厚さより薄いかまたは同一であることを特徴とする請求項15から請求項27までのいずれか1項に記載の半導体プラスチックパッケージ。
JP2008198305A 2007-12-18 2008-07-31 半導体パッケージの製造方法及びそれを用いた半導体プラスチックパッケージ Expired - Fee Related JP4902606B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2007-0133242 2007-12-18
KR1020070133242A KR101039846B1 (ko) 2007-12-18 2007-12-18 다층 인쇄회로기판의 제조방법 및 그것을 이용한 반도체플라스틱 패키지
KR1020070134335A KR100907639B1 (ko) 2007-12-20 2007-12-20 다층 인쇄회로기판의 제조방법 및 그것을 이용한 반도체플라스틱 패키지
KR10-2007-0134335 2007-12-20

Publications (2)

Publication Number Publication Date
JP2009152535A JP2009152535A (ja) 2009-07-09
JP4902606B2 true JP4902606B2 (ja) 2012-03-21

Family

ID=40752145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008198305A Expired - Fee Related JP4902606B2 (ja) 2007-12-18 2008-07-31 半導体パッケージの製造方法及びそれを用いた半導体プラスチックパッケージ

Country Status (3)

Country Link
US (2) US8030752B2 (ja)
JP (1) JP4902606B2 (ja)
TW (1) TWI428999B (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7893527B2 (en) * 2007-07-24 2011-02-22 Samsung Electro-Mechanics Co., Ltd. Semiconductor plastic package and fabricating method thereof
US8314438B2 (en) * 2008-03-25 2012-11-20 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and cavity in bump
US20100072511A1 (en) * 2008-03-25 2010-03-25 Lin Charles W C Semiconductor chip assembly with copper/aluminum post/base heat spreader
US8310043B2 (en) * 2008-03-25 2012-11-13 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader with ESD protection layer
US8288792B2 (en) * 2008-03-25 2012-10-16 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base/post heat spreader
US8203167B2 (en) * 2008-03-25 2012-06-19 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and adhesive between base and terminal
US8269336B2 (en) * 2008-03-25 2012-09-18 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and signal post
US8531024B2 (en) * 2008-03-25 2013-09-10 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and multilevel conductive trace
US20100181594A1 (en) * 2008-03-25 2010-07-22 Lin Charles W C Semiconductor chip assembly with post/base heat spreader and cavity over post
US8525214B2 (en) * 2008-03-25 2013-09-03 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader with thermal via
US8232576B1 (en) 2008-03-25 2012-07-31 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and ceramic block in post
US20110278638A1 (en) * 2008-03-25 2011-11-17 Lin Charles W C Semiconductor chip assembly with post/dielectric/post heat spreader
US8129742B2 (en) * 2008-03-25 2012-03-06 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and plated through-hole
US8193556B2 (en) * 2008-03-25 2012-06-05 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and cavity in post
US8378372B2 (en) * 2008-03-25 2013-02-19 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and horizontal signal routing
US8207553B2 (en) * 2008-03-25 2012-06-26 Bridge Semiconductor Corporation Semiconductor chip assembly with base heat spreader and cavity in base
US20100052005A1 (en) * 2008-03-25 2010-03-04 Lin Charles W C Semiconductor chip assembly with post/base heat spreader and conductive trace
US8324723B2 (en) * 2008-03-25 2012-12-04 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and dual-angle cavity in bump
US20110163348A1 (en) * 2008-03-25 2011-07-07 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and inverted cavity in bump
US8354688B2 (en) 2008-03-25 2013-01-15 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base/ledge heat spreader, dual adhesives and cavity in bump
US20110156090A1 (en) * 2008-03-25 2011-06-30 Lin Charles W C Semiconductor chip assembly with post/base/post heat spreader and asymmetric posts
US8067784B2 (en) * 2008-03-25 2011-11-29 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and substrate
US8415703B2 (en) * 2008-03-25 2013-04-09 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base/flange heat spreader and cavity in flange
US20090284932A1 (en) * 2008-03-25 2009-11-19 Bridge Semiconductor Corporation Thermally Enhanced Package with Embedded Metal Slug and Patterned Circuitry
US8329510B2 (en) * 2008-03-25 2012-12-11 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a post/base heat spreader with an ESD protection layer
US8212279B2 (en) 2008-03-25 2012-07-03 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader, signal post and cavity
KR101056898B1 (ko) * 2008-09-11 2011-08-12 주식회사 두산 다층 인쇄회로기판 및 그 제조방법
SG161134A1 (en) * 2008-11-07 2010-05-27 Orion Systems Integration Pte In-situ melt and reflow process for forming flip-chip interconnections and system thereof
US8324653B1 (en) 2009-08-06 2012-12-04 Bridge Semiconductor Corporation Semiconductor chip assembly with ceramic/metal substrate
JP5644242B2 (ja) 2009-09-09 2014-12-24 大日本印刷株式会社 貫通電極基板及びその製造方法
US9704793B2 (en) 2011-01-04 2017-07-11 Napra Co., Ltd. Substrate for electronic device and electronic device
BR202012004686Y1 (pt) 2011-07-13 2019-05-14 Google Technology Holdings LLC Dispositivo eletrônico móvel com redução de impacto reforçada.
BR202012004687U2 (pt) 2011-07-13 2015-08-18 Motorola Mobility Inc Dispositivo eletrônico móvel com chassi aperfeiçoado
BR202012004685Y1 (pt) 2011-07-13 2019-04-02 Google Technology Holdings LLC Dispositivo eletrônico móvel com construção laminada aprimorada
KR200471325Y1 (ko) * 2011-07-13 2014-02-19 모토로라 모빌리티 엘엘씨 강화된 공차 누적기를 구비하는 모바일 전자 장치
US8780576B2 (en) * 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
JP6161380B2 (ja) * 2013-04-17 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN105230135B (zh) * 2013-05-21 2018-04-20 株式会社村田制作所 模块
FR3008228B1 (fr) * 2013-07-02 2015-07-17 Commissariat Energie Atomique Procede d'assemblage de deux composants electroniques, de type flip-chip par recuit uv, assemblage obtenu
KR20150123420A (ko) 2014-04-24 2015-11-04 에스케이하이닉스 주식회사 반도체 패키지 및 그 제조 방법
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
CN104409330B (zh) 2014-12-02 2017-10-20 京东方科技集团股份有限公司 衬底基板和显示基板及其制作方法、显示装置
US20190131227A1 (en) * 2016-07-01 2019-05-02 Intel Corporation Device, method and system for providing recessed interconnect structures of a substrate

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5153986A (en) 1991-07-17 1992-10-13 International Business Machines Method for fabricating metal core layers for a multi-layer circuit board
JP3288840B2 (ja) 1994-02-28 2002-06-04 三菱電機株式会社 半導体装置およびその製造方法
JPH08250650A (ja) 1995-03-09 1996-09-27 Sumitomo Electric Ind Ltd 半導体装置
JPH1131751A (ja) * 1997-07-10 1999-02-02 Sony Corp 中空パッケージとその製造方法
JPH11298152A (ja) * 1998-04-10 1999-10-29 Shin Kobe Electric Mach Co Ltd 多層プリント回路板
US6313522B1 (en) * 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
JP2001077293A (ja) * 1999-09-02 2001-03-23 Nec Corp 半導体装置
JP2001189536A (ja) * 1999-12-28 2001-07-10 Hitachi Ltd 配線基板
JP3768920B2 (ja) * 2001-06-07 2006-04-19 松下電器産業株式会社 回路基板の製造方法およびその回路基板を用いた電力変換モジュール
JP2003060153A (ja) * 2001-07-27 2003-02-28 Nokia Corp 半導体パッケージ
JP4119205B2 (ja) * 2002-08-27 2008-07-16 富士通株式会社 多層配線基板
JP2004289114A (ja) * 2003-03-03 2004-10-14 Fujitsu Ltd 実装基板及びその製造方法
WO2004086493A1 (ja) * 2003-03-25 2004-10-07 Fujitsu Limited 電子部品搭載基板の製造方法
JP4460341B2 (ja) 2004-04-09 2010-05-12 日本特殊陶業株式会社 配線基板およびその製造方法
US7507914B2 (en) * 2004-06-30 2009-03-24 Honeywell International Inc. Micro-castellated interposer
JP4433399B2 (ja) 2004-12-07 2010-03-17 東芝ディーエムエス株式会社 半導体装置の製造方法及び三次元半導体装置
JP4504798B2 (ja) * 2004-12-16 2010-07-14 パナソニック株式会社 多段構成半導体モジュール
US7627947B2 (en) 2005-04-21 2009-12-08 Endicott Interconnect Technologies, Inc. Method for making a multilayered circuitized substrate
KR100754070B1 (ko) 2005-10-04 2007-08-31 삼성전기주식회사 구리 필 도금을 이용한 인쇄회로기판의 제조 방법
JP4873005B2 (ja) * 2006-03-29 2012-02-08 株式会社村田製作所 複合基板及び複合基板の製造方法
JP4842167B2 (ja) * 2007-02-07 2011-12-21 新光電気工業株式会社 多層配線基板の製造方法
TW200839971A (en) * 2007-03-23 2008-10-01 Phoenix Prec Technology Corp Chip package module

Also Published As

Publication number Publication date
TWI428999B (zh) 2014-03-01
TW200929403A (en) 2009-07-01
US20090152742A1 (en) 2009-06-18
US20100291737A1 (en) 2010-11-18
JP2009152535A (ja) 2009-07-09
US8030752B2 (en) 2011-10-04
US8174128B2 (en) 2012-05-08

Similar Documents

Publication Publication Date Title
US7080446B2 (en) Wiring board sheet and its manufacturing method, multilayer board and its manufacturing method
CN100477891C (zh) 多层布线基板及其制造方法、纤维强化树脂基板制造方法
JP4279893B2 (ja) 回路部品内蔵モジュールの製造方法
JP4536430B2 (ja) フレックスリジッド配線板
US8035979B2 (en) Printed wiring board with built-in semiconductor element, and process for producing the same
JP5160895B2 (ja) 電子モジュールの製造方法
US7394663B2 (en) Electronic component built-in module and method of manufacturing the same
US8238114B2 (en) Printed wiring board and method for manufacturing same
JP5150518B2 (ja) 半導体装置および多層配線基板ならびにそれらの製造方法
US20090205202A1 (en) Method of manufacturing printed wiring board with built-in electronic component
US8299366B2 (en) Wiring board and method for manufacturing the same
US20100095523A1 (en) Multilayer printed wiring board for semiconductor devices and method for manufacturing the board
JP3905325B2 (ja) 多層プリント配線板
JP3961092B2 (ja) 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
KR101012239B1 (ko) 회로 기판, 다층 배선판, 회로 기판의 제조 방법 및 다층배선판의 제조 방법
US8035035B2 (en) Multi-layer wiring board and method of manufacturing the same
JPWO2004093508A1 (ja) フレックスリジッド配線板
US8647926B2 (en) Method of fabricating semiconductor plastic package including a core board, build-up insulation layer, printed circuit, and semiconductor chip
JP2000165050A (ja) 高密度相互接続を有する多層ラミネ―ト基板とその製造方法
EP1814373A1 (en) Multilayer printed wiring board and its manufacturing method
US8400782B2 (en) Wiring board and method for manufacturing the same
TWI428999B (zh) 製造半導體封裝之方法及利用該方法的半導體塑膠封裝
JP2009170891A (ja) リジッドプリント回路板用の改良された絶縁層
JP5771987B2 (ja) 多層回路基板、絶縁シート、および多層回路基板を用いた半導体パッケージ
US20100224397A1 (en) Wiring board and method for manufacturing the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111228

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees