JP5010681B2 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP5010681B2
JP5010681B2 JP2009523465A JP2009523465A JP5010681B2 JP 5010681 B2 JP5010681 B2 JP 5010681B2 JP 2009523465 A JP2009523465 A JP 2009523465A JP 2009523465 A JP2009523465 A JP 2009523465A JP 5010681 B2 JP5010681 B2 JP 5010681B2
Authority
JP
Japan
Prior art keywords
substrate
wiring board
insulating layer
manufacturing
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009523465A
Other languages
English (en)
Other versions
JPWO2009011025A1 (ja
Inventor
通昌 高橋
雅一 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of JPWO2009011025A1 publication Critical patent/JPWO2009011025A1/ja
Application granted granted Critical
Publication of JP5010681B2 publication Critical patent/JP5010681B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/091—Locally and permanently deformed areas including dielectric material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は、実装面積が互いに異なる複数の基板を組み合わせて形成された配線基板とその製造方法に関する。
電子機器の中には、小型化及び軽量化が望ましいものがある。電子機器の中でも携帯電話は、小型化及び軽量化に加えて薄型化も期待される。そして携帯電話に使用される配線基板も小型化、軽量化及び薄型化が期待される。
ところが、配線基板を薄型化等すると、配線基板の剛性が不足する。そこで例えば特許文献１に配線基板の剛性の不足を解消する技術が開示されている。この技術は、フレキシブル基板の一部に延長部を設けて、その延長部を折り返すことで形成された補強部を有する配線基板である。
しかし、この技術では、延長部にある導体パターンまで折り返すものであるため、延長部を折り返すことで導体パターンを断線させる場合がある。また、フレキシブル基板を用いているために配線基板の製造コストが高くなるという問題がある。そのため、フレキシブル基板ではなくてリジッド基板を用い、一部の基板の厚さを増すことで補強部を設ける配線基板も考えられる。しかしながら、この技術では配線基板を落下等させた場合に、配線基板に衝撃が伝わり、電子部品間を接続している配線が断裂する場合がある。
一方で、電子機器の配線構造は高い自由度が求められる。そこで、配線構造の高い自由度を得ることができる技術が、例えば、特許文献２に記載される。この文献は、第１基板と、第１基板に積層された第２基板と、を備え、第２基板の輪郭は第１基板の輪郭と異なるプリント基板を開示する。
しかし、特許文献２に開示された技術でも、プリント基板が落下等の衝撃を受けた場合に、プリント基板に衝撃が伝わることで、電子部品間を接続する配線が断裂する場合がある。
特開平５−１５２６９３号公報 ＷＯ０５／０２９９３４
本発明は、上記の問題点を解決するものである。すなわち、配線基板が落下等の衝撃を受けた場合でも、配線基板に実装された電子部品間を接続する配線の断裂が起こりにくい配線基板とその製造方法を提供することを目的とする。
上記目的を達成するため、この発明の第１の観点に係る配線基板は、
第１基板と、
前記第１基板より実装面積が小さい第２基板と、
前記第１基板と前記第２基板との間に設けられているベース基板と、を積層して構成され、
一端部が、他端部よりも薄く形成され、
前記第１基板と前記第２基板の少なくともいずれか一つにヴィアを有するとともに、
前記ベース基板は、前記第１基板にのみ接合する部分の厚さが、前記第１基板と前記第２基板とに挟持された部分の厚さよりも小さい、ことにある。
また、上記目的を達成するため、この発明の第２の観点に係る配線基板は、
第１基板と、
前記第１基板より実装面積が小さい第２基板と、
前記第１基板と前記第２基板との間に設けられているベース基板と、を積層して構成され、
一端部が、他端部よりも薄く形成され、
前記第１基板と前記第２基板の少なくともいずれか一つにヴィアを有するとともに、
前記ベース基板は、前記第１基板にのみ接合する部分が、不連続的に設けられている、ことにある。
また、上記目的を達成するため、この発明の第３の観点に係る配線基板の製造方法は、
この発明の第１の観点に係る配線基板を製造する方法であって、
コア、第１絶縁層、及び第２絶縁層を準備する工程と、
前記コアの一方の面に前記第１絶縁層を、他方の面に前記第２絶縁層を、それぞれ積層する工程と、
前記第１絶縁層及び前記第２絶縁層の少なくとも一方に、ヴィアを作成するヴィア作成工程と、
前記積層された前記第１絶縁層、前記第２絶縁層、及び前記コアをカットして、その一端部を他端部よりも薄く形成し、該一端部において前記コアを露出させる工程と、
前記一端部において露出した前記コアを薄くする工程と、
を含む、ものである。
また、上記目的を達成するため、この発明の第４の観点に係る配線基板の製造方法は、
この発明の第２の観点に係る配線基板を製造する方法であって、
コア、第１絶縁層、及び第２絶縁層を準備する工程と、
前記コアの一方の面に前記第１絶縁層を、他方の面に前記第２絶縁層を、それぞれ積層する工程と、
前記第１絶縁層及び前記第２絶縁層の少なくとも一方に、ヴィアを作成するヴィア作成工程と、
前記積層された前記第１絶縁層、前記第２絶縁層、及び前記コアをカットして、その一端部を他端部よりも薄く形成し、該一端部において前記コアを露出させる工程と、
前記一端部において露出した前記コアを不連続に形成する工程と、
を含む、配線基板の製造方法。
本発明によれば、配線基板が落下等の衝撃を受けた場合でも、配線基板に実装された電子部品間を接続する配線の断裂が起こりにくい。
本発明の一実施の形態に係る配線基板の側面図である。 本発明の一実施の形態に係る配線基板の平面図である。 本発明の一実施の形態に係る配線基板の断面図である。 本発明の一実施の形態に係る配線基板の断面図である。 本発明の一実施の形態に係る配線基板の断面図である。 本発明の一実施の形態に係る配線基板の断面図である。 本発明の一実施の形態に係る配線基板の断面図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板を説明する図である。 本発明の一実施の形態に係る配線基板の断面図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の断面図である。 本発明の一実施の形態に係る配線基板の断面図である。 本発明の一実施の形態に係る配線基板の断面図である。 本発明の一実施の形態に係る配線基板の断面図である。 本発明の一実施の形態に係る配線基板の断面図である。 本発明の一実施の形態に係る配線基板の断面図である。 本発明の一実施の形態に係る配線基板の断面図である。 本発明の一実施の形態に係る配線基板の断面図である。
符号の説明
１ 第１基板
２ 第２基板
３ ベース基板
７ キーパッド
８ 電子チップ
９ 半田
１０ 金パッド
１３ 多数層部
１４ 少数層部
１９ 本発明に係る配線基板
４４ ヴィア
５１ 銅箔
５２ ダミーコア
５４ 銅箔
５５ コア
６１ 銅箔
６２ プリプレグ
６３ スルーホール
７１ 銅箔
７２ エポキシ樹脂
８１ エポキシ樹脂
８２ 銅箔
８３ ソルダーレジスト
９１ 金メッキ
９２ 電子部品
（本発明の具体的一実施態様における配線基板の第１の実施の形態）
以下、図面を参照しながら本発明の具体的一実施態様における配線基板の実施の形態について説明する。
図１Ａに示すように、本発明の具体的一実施態様における配線基板１９は、一端部と他端部とで厚みが異なっており、厚みの異なる部分の層数は、厚みが薄い部分の層数と異なる。即ち、配線基板１９は、厚い多数（multi）層部１３と相対的に薄い少数層部１４とを備えている。多数層部１３は、第１基板１と第２基板２の２つの層が積層されて形成されており、少数層部１４は、多数層部１３から延設された第１基板１が存在する。
図１Ａ、１Ｂに示すように、第１基板１と第２基板２とは、同一の幅と異なる長さを有し、第１基板１の一方の端部と第２基板２の一方の端部とは、そろえて配列している。第１基板１の厚みは、中央部の厚みである第１基板１とベース基板３と第２基板２との合計の厚みよりも薄い。同様に、第２基板２の厚みは、中央部の厚みより薄い。ベース基板３の厚みは、中央部の厚みより薄い。第１基板１と第２基板２は、それぞれ、エポキシ樹脂等の非可撓性基材で構成されている。
第１基板１及び第２基板２の表面（実装面）には、電子部品を接続するための接続パッドが形成され、第１基板１及び第２基板２の表面（実装面）及び内部には、電気回路を構成する配線パターンが形成されている。
第１基板１と第２基板２の実装面には、電子部品７、８が配置され、必要に応じて接続パッドに接続されている。各電子部品７、８は、接続パッド、及び配線パターンを介して相互に接続されている。
配線基板１９は、例えば、携帯電話装置の筐体内に配置される。この場合、少数層部１４に配置される電子部品７は、例えば、キーボードのキーパッドから構成され、多数層部１３に配置される電子部品８は、電子チップ、ＩＣモジュール、機能部品などから構成される。また、多数層部１３と少数層部１４との段差部分には、例えば、薄型のバッテリが配置される。
次に、上記全体構成を有する配線基板１９の詳細な構成を図２を参照して説明する。図示するように、第１基板１と第２基板２とは、ベース基板３を介して積層されている。ベース基板３は、その一端（図面左端）が第１基板１及び第２基板２と面一となるように配置されている。ベース基板３は、ガラスエポキシ樹脂等の硬度の高い物質から構成されている。ベース基板３は５０〜１００μｍ、望ましくは、１００μｍ程度に構成される。
ベース基板３は、第１基板１にのみ接合する部分の厚さが、第１基板１と第２基板２とに挟持された部分の厚さよりも小さい。即ち、ベース基板３は、少数層部１４に位置するところにある部分の厚さが、多数層部１３に位置するところにある部分の厚みよりも小さい。本実施の形態では、少数層部１４に位置するところにあるベース基板３の厚みは、多数層部１３に位置するところにあるベース基板３の厚みの１／２である。なお、少数層部１４に設けられているベース基板３の厚みは、多数層部１３に設けられているベース基板３の厚みの０．２倍から０．５倍であることが望ましい。
第１基板１は、複数の絶縁層１ａ、１ｂ、１ｃが積層された構造を有する。各絶縁層は、厚さ１０μｍ〜６０μｍ程度のエポキシ樹脂等から構成される。絶縁層１ａの上面、エポキシ樹脂層１ａと１ｂの間、絶縁層１ｂと１ｃの間、絶縁層１ｃの下面上には、配線パターン１１１ａ、１１１ｂ、１１１ｃ、１１１ｄがそれぞれ形成されている。各配線パターン１１１ａ、１１１ｂ、１１１ｃ、１１１ｄは、この回路基板内の必要箇所同士を電気的に接続する。
第２基板２も、厚さ１０μｍ〜６０μｍ程度の複数のエポキシ樹脂等から構成された絶縁層２ａ、２ｂ、２ｃを積層した構造を有する。絶縁層２ａの下面、エポキシ樹脂層２ａと２ｂの間、絶縁層２ｂと２ｃの間、絶縁層２ｃの上面には、配線パターン２１１ａ、２１１ｂ、２１１ｃ、２１１ｄがそれぞれ形成されている。各配線パターン２１１ａ、２１１ｂ、２１１ｃ、２１１ｄは、この回路基板内の必要箇所同士を電気的に接続する。
キーパッド７は、少数層部１４の表面に形成された導体パターン上に配置されている。また、電子チップ８は、半田９により、接続パッド１０を介して配線パターンやビルドアップヴィア４に固定及び接続されている。半田９はＳｎ／Ａｇ／Ｃｕを使用した。
さらに、ベース基板３を貫通し、さらに第１基板１及び第２基板２を貫通し、第１基板１の配線パターン１１１ａと第２基板２の配線パターン２１１ｄとを接続するスルーホール６３が設けられている。スルーホール６３は内面がメッキされ配線パターン間を電気的に接続している。メッキされたスルーホール６３の内側にはエポキシ樹脂等の樹脂が充填されていても良い。
第１基板１及び第２基板２には複数のビルドアップヴィア４が設けられている。ビルドアップヴィア４は、各絶縁層１ａ〜１ｃ、２ａ〜２ｃに形成されたヴィア４４をスタックして構成される。ビルドアップヴィア４は、配線パターン１１１ａ〜１１１ｄの必要箇所同士を接続し、また、配線パターン２１１ａ〜２１１ｄの必要箇所同士を接続する。ビルドアップヴィア４を形成する各ヴィア４４の内面には、銅メッキ等で形成された導体層が形成されている。図３に示すように、各ヴィア４４内には銅等の導体が充填されている。なお、図４に示すように、ヴィア４４内にエポキシ樹脂等の樹脂が充填されていてもよい。
上記構成を有する配線基板１９は、例えば、キーパッド７の操作信号をビルドアップヴィア４や配線パターン１１１ａ〜１１１ｄ、スルーホール６３を介してＩＣチップに伝達するなど、ＩＣチップによりこれを処理し、各種の信号処理を行うことができる。
また、上述のように、配線基板１９は、多数層部１３と少数層部１４とから構成され、段差を有する。そして少数層部１４の下部には携帯電話の電池等の体積が大きい部品を配置できる。
ベース基板３はガラスエポキシ樹脂等のように高い剛性を有する材料から構成される。多数層部１３は、相対的に厚みがあるベース基板３が存在するために、少数層部１４と比較して、高い剛性を有する。一方、少数層部１４は多数層部１３と比較して相対的に軟性を有する。このため、配置する電子部品が必要とする信頼度に応じた配置が可能となる。
また、電子機器を落下させて、配線基板１９に衝撃等が加わった場合、少数層部１４は多数層部１３と比較して相対的に軟性を有するから、図５で、矢印３７に示すように少数層部１４は振動する。そして少数層部１４の部分が振動するから、落下等の衝撃が振動の運動エネルギーに変換されることで、衝撃が吸収される。その結果、配線基板１９に実装されている電子部品間を接続する配線の断裂を起こりにくくすることができる。
また、ビルドアップヴィア４は複数のヴィア４４が積層されたスタックドヴィアから構成される。このようなスタック状の層間接続構造にすることで、配線長を短くすることができ、大電力が必要な電子部品の実装に適したものになる。
さらに、ビルドアップヴィア４はある程度の可動性を有している。そのため、電子機器を落下させて、例えば、配線基板１９に衝撃が加わったとしても、図６で、矢印３８、３９に示すように、ビルドアップヴィア４が撓むことで、ビルドアップヴィア４が衝撃を吸収できる。その結果、配線基板１９に実装されている電子部品間を接続する配線の断裂を起こりにくくすることができる。
また、ベース基板３を貫通するスルーホール６３が設けられ、このスルーホール６３の内面がメッキされている（あるいは、樹脂が充填されている）。このため、図２に示すように、配線基板に基板の水平方向からせん断力Ｆｓがかかったとしても、スルーホール６３がせん断力に対抗力Ｆａで対抗し、第１の基板１と第２の基板２とがずれる事態を防止できる。
また、ベース基板３の少数層部１４にのみ接合する部分が、配線基板１９のそりを防止する。多数層部１３は多層構造であるため、少数層部１４と比較して剛性を有する。そのため多数層部１３にそりは生じにくい。一方、少数層部１４は多数層部１３と比較して軟性を有する。そのため少数層部１４にそりが生じるおそれがある。しかし、少数層部１４の下方向には厚みが薄いベース基板３が接合している。この厚みが薄いベース基板３が少数層部１４を支える。だから少数層部１４にそりが発生することを起こりにくくすることができる。
（本発明の具体的一実施態様における配線基板の製造方法）
以下に本発明に係る配線基板１９を製造する方法を説明する。
まず、図７Ａに示すように、ベース基板３として機能するコア５５を用意する。コア５５は、例えば、ガラスエポキシ樹脂等の高硬度の材料から形成される。コア５５の両面には銅箔５４を配置する。
次に、図７Ｂに示すように、銅箔５４をパターニングして、配線パターンを構成する導体パターン１１１ｄ、２１１ａを形成する。
次に、図７Ｃに示すように、コア５５の上下にプリプレグ６２ａ、６２ｂを積層する。なお、プリプレグ６２ａ、６２ｂとしては、ローフローのエポキシ樹脂が浸侵されたローフロープリプレグが望ましい。続いて、プリプレグ６２ａと６２ｂの表面に銅箔６１を配置する。
次に、図７Ｄに示すように、図７Ｃで示された積層体を加圧プレスする。加圧プレスは例えば水圧によるハイドロプレス装置を用いて、温度摂氏２００度、圧力４０ｋｇｆ、加圧時間３時間の条件で行う。これにより、プリプレグから樹脂が漏出し、プリプレグとコアとを一体化する。なお、加圧プレスは、ハイドロプレスの代わりに、真空プレスを行うことができる。真空プレスを行うことで絶縁層を構成する樹脂に気泡が混入することを防止できる。真空プレスは例えば１時間にわたって実施される。加熱のピーク温度は例えば１７５℃に設定される。真空プレスの圧力は例えば３．９０×１０６［Ｐａ］に設定される。
次に、図７Ｅに示すように、銅箔６１を必要以外の部分を除去することで、内層パターンを形成する。
次に、図７Ｆに示すように、さらにエポキシ樹脂７２を積層させて、内層を形成する。エポキシ樹脂７２の両面には銅箔７１が設けられている。
次に、図７Ｇに示すように、ヴィア４４が形成される。即ち、絶縁性樹脂であるエポキシ樹脂７２に、ヴィアホール作成用の開口を設ける。この開口は、レーザ照射によって形成できる。そして、レーザ照射によって形成された開口の側面及び底面に残留する樹脂残滓を除去するために、デスミア処理を行う。このデスミア処理は、酸素プラズマ放電処理、コロナ放電処理、紫外線レーザ処理またはエキシマレーザ処理等によって行なう。レーザ照射により形成された開口には導電性物質が充填されて、充填ヴィアホールが形成される。導電性物質としては、導電性ペーストや電解メッキ処理によって形成される金属メッキが好適である。例えばヴィア４４は銅メッキなどにより導体で充填される。充填ヴィアホールの作成工程をシンプルにして、製造コストを低減させ、歩留まりを向上させるためには、導電性ペーストの充填が好ましい。例えば導電性ペースト（例えば、導電粒子入り熱硬化樹脂）をスクリーン印刷などで印刷し、これをヴィア４４内に充填し、硬化させることも可能である。ヴィア４４の内部を同一の導電性ペースト材料で充填することで、ヴィア４４の熱応力がかかった際の接続信頼性を向上させることができる。一方、接続信頼性の点では電解メッキ処理によって形成される金属メッキが好ましい。特に電解銅メッキが好適である。
次に、図７Ｈに示すように、銅箔７１を必要以外の部分を除去することで、内層パターンを形成する。
次に、図７Ｉに示すように、さらに、内層形成及びヴィア形成をした後、エポキシ樹脂８１を積層させて、外層を形成する。エポキシ樹脂８１の両面には銅箔８２が設けられている。ここでは樹脂付き銅箔シート（Resin Cupper Film; ＲＣＦ）を配置して、プレスすることができる。
次に、図７Ｊに示すように、ＲＣＦにヴィアを形成する。さらに、図７Ｉで示された積層体に、ドリルで孔を開ける。孔は、ベース基板、及び、ベース基板の両側に設けられた絶縁層を貫通する。これにより、スルーホール６３が設けられる。続いて、銅メッキなどにより、ヴィア内及びスルーホール６３内に導体を充填する。また、必要に応じて、表面の銅箔をパターニングし、導体パターンを形成する。
次に、図７Ｋに示すように、スルーホール６３内にエポキシ樹脂が充填される。そして、銅箔８２を必要以外の部分を除去することで、外層パターンを形成する。
次に、図７Ｌに示すように、ソルダーレジスト８３を設ける。ここでソルダーレジストとは耐熱性被覆材料のことで半田塗布の際にこの部分に半田が付着しないようにカバーするためのものである。ソルダーレジストの種類としては光硬化性ソルダーレジストや熱硬化性ソルダーレジストを用いることができる。塗布方法はスクリーン印刷法やカーテンコート法を使用できる。
次に、図７Ｍに示すように、外層パターンを保護するために化学メッキにより、金メッキ９１を行う。なお、化学メッキ以外にも溶融メッキ、電気メッキなどの方法を用いることも可能である。さらには、金メッキ以外にも合金メッキを用いることも可能である。
次に、図７Ｎに矢印４１で示すように、レーザ加工装置から、レーザ光、例えば、ＣＯ２レーザを照射して、絶縁層及び樹脂付き銅箔シート（ＲＣＦ）をカットする。
さらに、図７Ｏに矢印４２で示すように、レーザ加工装置から、レーザ光を照射して、ベース基板３の第１基板１にのみ接合する部分の厚さを薄く切削する。また、矢印４２で示す切削により、第１基板１と、第１基板１より実装面積が小さい第２基板２と、が得られる。なお、図７Ｏに示すように、電子部品９２の実装も行われる。この電子部品９２は、電子チップ８やキーパッド７である。
そして、図７Ｐに示すように、配線基板１９Ａと配線基板１９Ｂと切り離して使用する。このように、一枚のコア５５にエポキシ樹脂を積層していき、レーザでカットすることで、一枚のコアから二つの配線基板１９Ａと１９Ｂを得ることができるから、効率的に配線基板を製造することができる。
（本発明の具体的一実施態様における配線基板の第２の実施の形態）
以下に、図８に示すように、本発明の第２の実施の形態に係る配線基板を説明する。第２の実施の形態では、ベース基板３の第１基板１にのみ接合する部分が、不連続的に設けられている。即ち、ベース基板３の少数層部１４の下に位置する部分が、不連続的に設けられている。
少数層部１４では、ベース基板３が不連続的に設けられているから、少数層部１４は多数層部１３と比較して軟性を有する。少数層部１４は軟性を有するから、少数層部１４は振動する。そして少数層部１４が振動するから、衝撃が振動の運動エネルギーに変換されることで、衝撃が吸収される。その結果、少数層部１４を形成する第１基板１に実装されている電子部品の接続の信頼性が向上する。
第２の実施の形態に係る配線基板を製造する方法は、図７Ａ〜７Ｎまで、第１の実施の形態に係る配線基板の製造方法と共通であり、図７Ｏの代わり図９に示すように、レーザ照射４３で、ベース基板３を不連続的に切削する。
（本発明の具体的一実施態様における配線基板の第３の実施の形態）
また、第１の実施の形態では、ベース基板３はガラスエポキシ樹脂で形成された。しかし、図１０及び図１１に示すように、第３の実施の形態では、ベース基板３は、無機繊維に樹脂を含浸した基材を含んで構成されている。第１基板１及び第２基板２は、可撓性樹脂を含んで構成される。このように構成すれば、ベース基板３が、無機繊維に樹脂を含浸した基材を含んでいるから、耐屈曲性を向上させることができる。
無機繊維に樹脂を含浸した基材は、プリプレグを硬化して作成される。プリプレグは、エポキシ樹脂を無機繊維であるガラスクロスに含侵させた後、予め樹脂を熱硬化させて、硬化度を進めておくことで作成する。プリプレグを作成する樹脂はローフロー特性を有することが望ましい。もっとも通常のフロー特性を有するものでも使用することができる。また、プリプレグは、無機繊維であるガラスクロスにエポキシ樹脂を含侵させる量を減らすことによっても作成できる。
無機繊維としてはガラスクロスに限定されるものではなく、例えばアルミナ繊維、炭素繊維（カーボンファイバー）、炭化ケイ素繊維、窒化ケイ素繊維等を用いることも可能である。
第３の実施の形態に係る配線基板を製造する方法は、図７Ａにおいて、コア５５を形成する材料として、無機繊維に樹脂を含浸した基材を用いる。また、図７Ｃ、図７Ｆ、図７Ｉで積層される樹脂として可撓性樹脂を用いる。他は、第１の実施の形態若しくは第２の実施の形態に係る配線基板の製造方法と共通である。
（本発明の具体的一実施態様における配線基板の第４の実施の形態）
上述の第１の実施の形態では、ベース基板３は、ガラスエポキシ樹脂で構成された。そして、第１基板１及び第２基板２は、エポキシ樹脂で構成された。もっとも、ベース基板３の材質と、第１基板１及び第２基板２の材質と、の組み合わせはこれに限定されない。図１２及び図１３に示されるように、第４の実施の形態では、ベース基板３は、無機繊維に樹脂を含浸した基材を含んで構成され、第１基板１及び第２基板２は、無機フィラー配合樹脂を含んで構成されている。このように構成すれば、ベース基板３が、無機繊維に樹脂を含浸した基材を含んでいるから、耐屈曲性を向上させることができる。そのため、携帯電話等の電子機器が落下等の衝撃を受けた場合でも、配線基板に実装された電子部品間を接続する配線の断絶を起こりにくくすることができる。
無機フィラー配合樹脂は、エポキシ樹脂にシリカフィラーやガラスフィラーを配合して作成できる。エポキシ樹脂に加えて、若しくは、エポキシ樹脂以外にも、ポリイミド、ポリカーボネート、ポリブチレンテレフタレート、ポリアクリレートを用いることができる。
シリカフィラーとしては、溶融シリカ（ＳｉＯ２）、結晶シリカ（ＳｉＯ２）などを用いることができる。またガラスフィラーとしては、酸化アルミニウム（Ａｌ２Ｏ３）、酸化マグネシウム（ＭｇＯ）、窒化ホウ素（ＢＮ）、窒化アルミニウム（ＡｌＮ）等を用いることができる。さらに、無機フィラーとしてはシリカフィラーやガラスフィラーに限定されるものではなく、三酸化アンチモン、五酸化アンチモン、水酸化マグネシウム等を用いることができる。
第４の実施の形態に係る配線基板を製造する方法は、図７Ａにおいて、コア５５を形成する材料として、無機繊維に樹脂を含浸した基材を用いる。また、図７Ｃ、図７Ｆ、図７Ｉで積層される樹脂として無機フィラー配合樹脂を用いる。他は、第１の実施の形態若しくは第２の実施の形態に係る配線基板の製造方法と共通である。
（本発明の具体的一実施態様における配線基板の第５の実施の形態）
上述の第１の実施の形態では、ベース基板３は、ガラスエポキシ樹脂で構成された。そして、第１基板１及び第２基板２は、エポキシ樹脂で構成された。もっとも、ベース基板３の材質と、第１基板１及び第２基板２の材質と、の組み合わせはこれに限定されない。図１４及び図１５に示されるように、第５の実施の形態では、ベース基板３は、無機フィラー配合樹脂を含んで構成され、第１基板１及び第２基板２は、無機繊維に樹脂を含浸した基材を含んで構成されている。このように構成すれば、第１基板１と第２基板２の少なくともいずれか一つが無機繊維で補強されているから、耐屈曲性を向上させることができる。そのため、携帯電話等の電子機器が落下等の衝撃を受けた場合でも、配線基板に実装された電子部品間を接続する配線の断絶を起こりにくくすることができる。
上述した無機繊維や無機フィラー等の無機材料は、有機材料である樹脂と比較して、熱膨張率が小さく、伸縮が小さい。このため、無機繊維や無機フィラー等の無機材料が配合されている場合は、接続ランドの位置ずれを小さくすることができる。
第５の実施の形態に係る配線基板を製造する方法は、図７Ａにおいて、コア５５を形成する材料として、無機フィラー配合樹脂を用いる。また、図７Ｃ、図７Ｆ、図７Ｉで積層される材料として無機繊維に樹脂を含浸した基材を用いる。他は、第１の実施の形態若しくは第２の実施の形態に係る配線基板の製造方法と共通である。
（本発明におけるその他の実施の態様）
上述の実施の形態では、第１基板１の一方の端部と第２基板２の一方の端部とは、そろえて配列していた。もっとも、このような実施形態に限定されない。図１６Ａに示されるように、第２基板２の一方の端部が、第１基板１の一方の端部よりも突出していても良い。ここでは、第２基板２の厚みは、中央部の厚みよりも薄い。同様に、第１基板１の厚みは、中央部の厚みより薄い。ベース基板３の厚みは、中央部の厚みより薄い。
また、図１６Ｂに示されるように、第１基板１の一方の端部が、第２基板２の一方の端部よりも突出していても良い。ここでは、第１基板１の厚みは、中央部の厚みよりも薄い。同様に、第２基板２の厚みは、中央部の厚みより薄い。ベース基板３の厚みは、中央部の厚みより薄い。
また、本発明の第１の実施の形態に係る配線基板は、第１基板１と第２基板２は、長方形の輪郭を有する層状構造であった。もっともこれに限定されるわけではなく、円形、六角形、八角形等の輪郭を有する層状構造であることも可能である。
また、第１の実施の形態では、第１基板１及び第２基板２をエポキシ樹脂で構成した。もっともこれに限定されない。第１基板１及び第２基板２は、ポリイミド、ポリカーボネート、ポリブチレンテレフタレート、ポリアクリレート等で構成できる。また、第１基板１及び第２基板２をエポキシ樹脂で構成する場合でも、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ビフェニル型エポキシ樹脂、ビスフェノール型エポキシ樹脂などを使用できる。
第１の実施の形態では、半田９としてＳｎ／Ａｇ／Ｃｕを使用した。もっともこれに限定されない。半田９としては、アンチモン、すず、鉛、インジウム、銅などからなる半田を用いることができる。また、Ｓｎ／Ｓｂ、Ｓｎ／Ａｇ、Ｓｎ／Ｐｂ、Ｓｂ／Ｃｕ等の共晶金属をも用いることができる。これらの共晶金属の中でも、基板への悪影響を与えることがないようにするために、融点が２５０℃以下の比較的に低融点のものを用いることが望ましい。
また、第１基板１は単層で構成する必要はなく、複数層で構成することも可能である。即ち、第１基板１を下層絶縁層と上層絶縁層とで構成することも可能である。ここで下層絶縁層とはベース基板３近くに設けられた絶縁層である。上層絶縁層とは配線基板の外側表面に設けられた絶縁層である。さらに、第１基板１を下層絶縁層と上層絶縁層とそれらの中間にある中間絶縁層とで構成することも可能である。中間絶縁層は複数の層とすることも可能である。第１の実施の形態では、下層絶縁層がエポキシ樹脂層１ｃに、中間絶縁層がエポキシ樹脂層１ｂに、上層絶縁層がエポキシ樹脂層１ａにあたる。
また、第２基板についても単層で構成する必要はなく、複数層で構成することも可能である。そして、第２基板２を下層絶縁層と上層絶縁層とで構成することも可能である。さらに、第２基板２を下層絶縁層と上層絶縁層とそれらの中間にある中間絶縁層とで構成することも可能である。第１の実施の形態では、下層絶縁層がエポキシ樹脂層２ａに、中間絶縁層がエポキシ樹脂層２ｂに、上層絶縁層がエポキシ樹脂層２ｃにあたる。上層絶縁層上と下層絶縁層上とに導体パターンを設けることができる。そして、これらの導体パターン同士をヴィア４４で接続することが可能である。
本発明は、電子部品を実装可能な配線基板、具体的には小型電子機器に電子部品を実装可能な配線基板として用いることが可能である。

Claims (48)

  1. 第１基板（１）と、
    前記第１基板（１）より実装面積が小さい第２基板（２）と、
    前記第１基板（１）と前記第２基板（２）との間に設けられているベース基板（３）と、を積層して構成され、
    一端部（１４）が、他端部（１３）よりも薄く形成され、
    前記第１基板（１）と前記第２基板（２）の少なくともいずれか一つにヴィア（４４）を有するとともに、
    前記ベース基板（３）は、前記第１基板（１）にのみ接合する部分の厚さが、前記第１基板（１）と前記第２基板（２）とに挟持された部分の厚さよりも小さい、配線基板（１９）。
  2. 前記ベース基板（３）は、無機繊維に樹脂を含浸した基材を含んで構成され、
    前記第１基板（１）は、無機フィラー配合樹脂と可撓性樹脂の少なくともいずれか一つを含んで構成され、
    前記第２基板（２）は、無機フィラー配合樹脂と可撓性樹脂の少なくともいずれか一つを含んで構成される、
    ことを特徴とする請求項１記載の配線基板（１９）。
  3. 前記無機繊維はガラスクロスを含有することを特徴とする請求項２記載の配線基板（１９）。
  4. 前記無機フィラーは、シリカフィラーとガラスフィラーの少なくともいずれか一つを含有することを特徴とする請求項２又は３記載の配線基板（１９）。
  5. 前記ベース基板（３）は、無機フィラー配合樹脂を含んで構成され、
    前記第１基板（１）と前記第２基板（２）の少なくともいずれか一つは、無機繊維に樹脂を含浸した基材を含んで構成される、
    ことを特徴とする請求項１記載の配線基板（１９）。
  6. 前記無機繊維はガラスクロスを含有することを特徴とする請求項５記載の配線基板（９）。
  7. 前記無機フィラーは、シリカフィラーとガラスフィラーの少なくともいずれか一つを含有することを特徴とする請求項５又は６記載の配線基板（１９）。
  8. 前記第１基板（１）上に導体パターンが形成され、
    前記第２基板（２）上に導体パターンが形成され、
    前記第１基板（１）上の導体パターンと、前記第２基板（２）上の導体パターンと、がスルーホール（６３）によって接続されていることを特徴とする請求項１乃至７のいずれか一項記載の配線基板（１９）。
  9. 前記ヴィア（４４）の内面にはメッキで形成された導体層が形成され、
    前記ヴィア（４４）は、金属で充填されていることを特徴とする請求項１乃至８のいずれか一項記載の配線基板（１９）。
  10. 前記ヴィア（４４）の内面にはメッキで形成された導体層が形成され、
    前記ヴィア（４４）は、樹脂で充填されていることを特徴とする請求項１乃至８のいずれか一項記載の配線基板（１９）。
  11. 前記第１基板（１）は、下層絶縁層と上層絶縁層とを有して構成され、
    前記第２基板（２）は、下層絶縁層と上層絶縁層とを有して構成されることを特徴とする請求項１乃至１０のいずれか一項記載の配線基板（１９）。
  12. 前記上層絶縁層上に導体パターンが形成され、
    前記下層絶縁層上に導体パターンが形成され、
    前記上層絶縁層上の導体パターンと、前記下層絶縁層上の導体パターンと、がヴィア（４４）によって接続されていることを特徴とする請求項１１記載の配線基板（１９）。
  13. 第１基板（１）と、
    前記第１基板（１）より実装面積が小さい第２基板（２）と、
    前記第１基板（１）と前記第２基板（２）との間に設けられているベース基板（３）と、を積層して構成され、
    一端部（１４）が、他端部（１３）よりも薄く形成され、
    前記第１基板（１）と前記第２基板（２）の少なくともいずれか一つにヴィア（４４）を有するとともに、
    前記ベース基板（３）は、前記第１基板（１）にのみ接合する部分が、不連続的に設けられている、配線基板（１９）。
  14. 前記ベース基板（３）は、無機繊維に樹脂を含浸した基材を含んで構成され、
    前記第１基板（１）は、無機フィラー配合樹脂と可撓性樹脂の少なくともいずれか一つを含んで構成され、
    前記第２基板（２）は、無機フィラー配合樹脂と可撓性樹脂の少なくともいずれか一つを含んで構成される、
    ことを特徴とする請求項１３記載の配線基板（１９）。
  15. 前記無機繊維はガラスクロスを含有することを特徴とする請求項１４記載の配線基板（１９）。
  16. 前記無機フィラーは、シリカフィラーとガラスフィラーの少なくともいずれか一つを含有することを特徴とする請求項１４又は１５記載の配線基板（１９）。
  17. 前記ベース基板（３）は、無機フィラー配合樹脂を含んで構成され、
    前記第１基板（１）と前記第２基板（２）の少なくともいずれか一つは、無機繊維に樹脂を含浸した基材を含んで構成される、
    ことを特徴とする請求項１３記載の配線基板（１９）。
  18. 前記無機繊維はガラスクロスを含有することを特徴とする請求項１７記載の配線基板（９）。
  19. 前記無機フィラーは、シリカフィラーとガラスフィラーの少なくともいずれか一つを含有することを特徴とする請求項１７又は１８記載の配線基板（１９）。
  20. 前記第１基板（１）上に導体パターンが形成され、
    前記第２基板（２）上に導体パターンが形成され、
    前記第１基板（１）上の導体パターンと、前記第２基板（２）上の導体パターンと、がスルーホール（６３）によって接続されていることを特徴とする請求項１３乃至１９のいずれか一項記載の配線基板（１９）。
  21. 前記ヴィア（４４）の内面にはメッキで形成された導体層が形成され、
    前記ヴィア（４４）は、金属で充填されていることを特徴とする請求項１３乃至２０のいずれか一項記載の配線基板（１９）。
  22. 前記ヴィア（４４）の内面にはメッキで形成された導体層が形成され、
    前記ヴィア（４４）は、樹脂で充填されていることを特徴とする請求項１３乃至２０のいずれか一項記載の配線基板（１９）。
  23. 前記第１基板（１）は、下層絶縁層と上層絶縁層とを有して構成され、
    前記第２基板（２）は、下層絶縁層と上層絶縁層とを有して構成されることを特徴とする請求項１３乃至２２のいずれか一項記載の配線基板（１９）。
  24. 前記上層絶縁層上に導体パターンが形成され、
    前記下層絶縁層上に導体パターンが形成され、
    前記上層絶縁層上の導体パターンと、前記下層絶縁層上の導体パターンと、がヴィア（４４）によって接続されていることを特徴とする請求項２３記載の配線基板（１９）。
  25. 請求項１乃至１２のいずれか一項記載の配線基板を製造する方法であって、
    コア（５５）、第１絶縁層（６２ａ、７２、８１）、及び第２絶縁層（６２ｂ、７２、８１）を準備する工程と、
    前記コア（５５）の一方の面に前記第１絶縁層（６２ａ、７２、８１）を、他方の面に前記第２絶縁層（６２ｂ、７２、８１）を、それぞれ積層する工程と、
    前記第１絶縁層（６２ａ、７２、８１）及び前記第２絶縁層（６２ｂ、７２、８１）の少なくとも一方に、ヴィア（４４）を作成するヴィア作成工程と、
    前記積層された前記第１絶縁層（６２ａ、７２、８１）、前記第２絶縁層（６２ｂ、７２、８１）、及び前記コア（５５）をカットして、その一端部を他端部よりも薄く形成し、該一端部において前記コア（５５）を露出させる工程と、
    前記一端部において露出した前記コア（５５）を薄くする工程と、
    を含む、配線基板の製造方法。
  26. 前記ベース基板（３）は、無機繊維に樹脂を含浸した基材を含んで構成され、
    前記第１基板（１）は、無機フィラー配合樹脂と可撓性樹脂の少なくともいずれか一つを含んで構成され、
    前記第２基板（２）は、無機フィラー配合樹脂と可撓性樹脂の少なくともいずれか一つを含んで構成される、とする請求項２５記載の配線基板の製造方法。
  27. 前記無機繊維はガラスクロスを含有することを特徴とする請求項２６記載の配線基板の製造方法。
  28. 前記無機フィラーは、シリカフィラーとガラスフィラーの少なくともいずれか一つを含有することを特徴とする請求項２６又は２７記載の配線基板の製造方法。
  29. 前記ベース基板（３）は、無機フィラー配合樹脂を含んで構成され、
    前記第１基板（１）と前記第２基板（２）の少なくともいずれか一つは、無機繊維に樹脂を含浸した基材を含んで構成される、ことを特徴とする請求項２５記載の配線基板の製造方法。
  30. 前記無機繊維はガラスクロスを含有することを特徴とする請求項２９記載の配線基板の製造方法。
  31. 前記無機フィラーは、シリカフィラーとガラスフィラーの少なくともいずれか一つを含有することを特徴とする請求項２９又は３０記載の配線基板の製造方法。
  32. 前記第１基板（１）上に導体パターンが形成され、
    前記第２基板（２）上に導体パターンが形成され、
    前記第１基板（１）上の導体パターンと、前記第２基板（２）上の導体パターンと、がスルーホール（６３）によって接続されていることを特徴とする請求項２５乃至３１のいずれか一項記載の配線基板の製造方法。
  33. 前記ヴィア（４４）の内面にはメッキで形成された導体層が形成され、
    前記ヴィア（４４）は、金属で充填されていることを特徴とする請求項２５乃至３２のいずれか一項記載の配線基板の製造方法。
  34. 前記ヴィア（４４）の内面にはメッキで形成された導体層が形成され、
    前記ヴィア（４４）は、樹脂で充填されていることを特徴とする請求項２５乃至３２のいずれか一項記載の配線基板の製造方法。
  35. 前記第１基板（１）は、下層絶縁層と上層絶縁層とを有して構成され、
    前記第２基板（２）は、下層絶縁層と上層絶縁層とを有して構成されることを特徴とする請求項２５乃至３４のいずれか一項記載の配線基板の製造方法。
  36. 前記上層絶縁層上に導体パターンが形成され、
    前記下層絶縁層上に導体パターンが形成され、
    前記上層絶縁層上の導体パターンと、前記下層絶縁層上の導体パターンと、がヴィア（４４）によって接続されていることを特徴とする請求項３５記載の配線基板の製造方法。
  37. 請求項１３乃至２４のいずれか一項記載の配線基板を製造する方法であって、
    コア（５５）、第１絶縁層（６２ａ、７２、８１）、及び第２絶縁層（６２ｂ、７２、８１）を準備する工程と、
    前記コア（５５）の一方の面に前記第１絶縁層（６２ａ、７２、８１）を、他方の面に前記第２絶縁層（６２ｂ、７２、８１）を、それぞれ積層する工程と、
    前記第１絶縁層（６２ａ、７２、８１）及び前記第２絶縁層（６２ｂ、７２、８１）の少なくとも一方に、ヴィア（４４）を作成するヴィア作成工程と、
    前記積層された前記第１絶縁層（６２ａ、７２、８１）、前記第２絶縁層（６２ｂ、７２、８１）、及び前記コア（５５）をカットして、その一端部を他端部よりも薄く形成し、該一端部において前記コア（５５）を露出させる工程と、
    前記一端部において露出した前記コア（５５）を不連続に形成する工程と、
    を含む、配線基板の製造方法。
  38. 前記ベース基板（３）は、無機繊維に樹脂を含浸した基材を含んで構成され、
    前記第１基板（１）は、無機フィラー配合樹脂と可撓性樹脂の少なくともいずれか一つを含んで構成され、
    前記第２基板（２）は、無機フィラー配合樹脂と可撓性樹脂の少なくともいずれか一つを含んで構成される、ことを特徴とする請求項３７記載の配線基板の製造方法。
  39. 前記無機繊維はガラスクロスを含有することを特徴とする請求項３８記載の配線基板の製造方法。
  40. 前記無機フィラーは、シリカフィラーとガラスフィラーの少なくともいずれか一つを含有することを特徴とする請求項３８又は３９記載の配線基板の製造方法。
  41. 前記ベース基板（３）は、無機フィラー配合樹脂を含んで構成され、
    前記第１基板（１）と前記第２基板（２）の少なくともいずれか一つは、無機繊維に樹脂を含浸した基材を含んで構成される、ことを特徴とする請求項３７記載の配線基板の製造方法。
  42. 前記無機繊維はガラスクロスを含有することを特徴とする請求項４１記載の配線基板の製造方法。
  43. 前記無機フィラーは、シリカフィラーとガラスフィラーの少なくともいずれか一つを含有することを特徴とする請求項４１又は４２記載の配線基板の製造方法。
  44. 前記第１基板（１）上に導体パターンが形成され、
    前記第２基板（２）上に導体パターンが形成され、
    前記第１基板（１）上の導体パターンと、前記第２基板（２）上の導体パターンと、がスルーホール（６３）によって接続されていることを特徴とする請求項３７乃至４３のいずれか一項記載の配線基板の製造方法。
  45. 前記ヴィア（４４）の内面にはメッキで形成された導体層が形成され、
    前記ヴィア（４４）は、金属で充填されていることを特徴とする請求項３７乃至４４のいずれか一項記載の配線基板の製造方法。
  46. 前記ヴィア（４４）の内面にはメッキで形成された導体層が形成され、
    前記ヴィア（４４）は、樹脂で充填されていることを特徴とする請求項３７乃至４４のいずれか一項記載の配線基板の製造方法。
  47. 前記第１基板（１）は、下層絶縁層と上層絶縁層とを有して構成され、
    前記第２基板（２）は、下層絶縁層と上層絶縁層とを有して構成されることを特徴とする請求項３７乃至４６のいずれか一項記載の配線基板の製造方法。
  48. 前記上層絶縁層上に導体パターンが形成され、
    前記下層絶縁層上に導体パターンが形成され、
    前記上層絶縁層上の導体パターンと、前記下層絶縁層上の導体パターンと、がヴィア（４４）によって接続されていることを特徴とする請求項４７記載の配線基板の製造方法。
JP2009523465A 2007-07-13 2007-07-13 配線基板及びその製造方法 Expired - Fee Related JP5010681B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/064025 WO2009011025A1 (ja) 2007-07-13 2007-07-13 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2009011025A1 JPWO2009011025A1 (ja) 2010-09-09
JP5010681B2 true JP5010681B2 (ja) 2012-08-29

Family

ID=40259374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009523465A Expired - Fee Related JP5010681B2 (ja) 2007-07-13 2007-07-13 配線基板及びその製造方法

Country Status (4)

Country Link
EP (1) EP2173147A4 (ja)
JP (1) JP5010681B2 (ja)
CN (1) CN101803481B (ja)
WO (1) WO2009011025A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012053728A1 (en) * 2010-10-20 2012-04-26 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing the same
KR101125356B1 (ko) 2011-03-25 2012-04-02 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
CN107105576B (zh) * 2017-06-20 2019-05-17 广州兴森快捷电路科技有限公司 阶梯凸台印制板的制作方法
CN110572927A (zh) * 2019-08-23 2019-12-13 鹤山市中富兴业电路有限公司 一种多层fpc四阶hdi软硬结合板制作方法及hdi板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004266236A (ja) * 2003-01-09 2004-09-24 Sony Chem Corp 基板素片とその基板素片を用いた複合配線板
JP2004349277A (ja) * 2003-04-28 2004-12-09 Nippon Carbide Ind Co Inc 多層配線基板及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4003344C1 (ja) * 1990-02-05 1991-06-13 Fa. Carl Freudenberg, 6940 Weinheim, De
JPH05152693A (ja) 1991-11-30 1993-06-18 Nitto Denko Corp 補強部付フレキシブルプリント基板およびその製法
JP3744383B2 (ja) * 2000-06-09 2006-02-08 松下電器産業株式会社 複合配線基板及びその製造方法
EP1209959A3 (en) * 2000-11-27 2004-03-10 Matsushita Electric Works, Ltd. Multilayer circuit board and method of manufacturing the same
JP4000160B2 (ja) 2003-09-19 2007-10-31 富士通株式会社 プリント基板およびその製造方法
JP4574288B2 (ja) * 2004-04-09 2010-11-04 大日本印刷株式会社 リジッド−フレキシブル基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004266236A (ja) * 2003-01-09 2004-09-24 Sony Chem Corp 基板素片とその基板素片を用いた複合配線板
JP2004349277A (ja) * 2003-04-28 2004-12-09 Nippon Carbide Ind Co Inc 多層配線基板及びその製造方法

Also Published As

Publication number Publication date
WO2009011025A1 (ja) 2009-01-22
EP2173147A1 (en) 2010-04-07
EP2173147A4 (en) 2012-10-31
JPWO2009011025A1 (ja) 2010-09-09
CN101803481A (zh) 2010-08-11
CN101803481B (zh) 2011-11-30

Similar Documents

Publication Publication Date Title
US8178191B2 (en) Multilayer wiring board and method of making the same
US8178789B2 (en) Wiring board and method of manufacturing wiring board
US8035983B2 (en) Wiring board and method of manufacturing wiring board
US8522429B2 (en) Method of manufacturing wiring board
JP5010681B2 (ja) 配線基板及びその製造方法
US8669480B2 (en) Wiring board and method of manufacturing wiring board
KR20120040892A (ko) 인쇄회로기판 및 그의 제조 방법
JP2019121766A (ja) プリント配線板およびその製造方法
JP2011151048A (ja) 電子部品の製造方法および電子部品
JP5147843B2 (ja) 配線基板
JP4834157B2 (ja) 配線基板及びその製造方法
JP5111499B2 (ja) 配線基板
JP5111500B2 (ja) 配線基板
KR101109287B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP4824972B2 (ja) 回路配線基板及びその製造方法
KR100796981B1 (ko) 인쇄회로기판 제조방법
US20220248530A1 (en) Wiring substrate
JP5859678B1 (ja) プリント配線基板の製造方法
JP6386252B2 (ja) プリント配線板
JP2016001764A (ja) プリント配線基板及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120601

R150 Certificate of patent or registration of utility model

Ref document number: 5010681

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees