JP4834157B2 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP4834157B2
JP4834157B2 JP2009523463A JP2009523463A JP4834157B2 JP 4834157 B2 JP4834157 B2 JP 4834157B2 JP 2009523463 A JP2009523463 A JP 2009523463A JP 2009523463 A JP2009523463 A JP 2009523463A JP 4834157 B2 JP4834157 B2 JP 4834157B2
Authority
JP
Japan
Prior art keywords
substrate
wiring board
insulating layer
conductor pattern
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009523463A
Other languages
English (en)
Other versions
JPWO2009011023A1 (ja
Inventor
通昌 高橋
雅一 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of JPWO2009011023A1 publication Critical patent/JPWO2009011023A1/ja
Application granted granted Critical
Publication of JP4834157B2 publication Critical patent/JP4834157B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0187Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0209Inorganic, non-metallic particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/0909Preformed cutting or breaking line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1536Temporarily stacked PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Description

本発明は、実装面積が互いに異なる複数の基板を組み合わせて形成された配線基板とその製造方法に関する。
電子機器の中には、小型化及び軽量化が望ましいものがある。電子機器の中でも携帯電話は、小型化及び軽量化に加えて薄型化も期待される。そして携帯電話に使用される配線基板も小型化、軽量化及び薄型化が期待される。
ところが、配線基板を薄型化等すると、配線基板の剛性が不足する。そこで例えば特許文献1に配線基板の剛性の不足を解消する技術が開示されている。この技術は、フレキシブル基板の一部に延長部を設けて、その延長部を折り返すことで形成された補強部を有する配線基板である。
しかし、この技術では、延長部にある導体パターンまで折り返すものであるため、延長部を折り返すことで導体パターンを断線させる場合がある。また、フレキシブル基板を用いているために配線基板の製造コストが高くなるという問題がある。そのため、フレキシブル基板ではなくてリジッド基板を用い、一部の基板の厚さを増すことで補強部を設ける配線基板も考えられる。しかしながら、この技術では配線基板を落下等させた場合に、配線基板に衝撃が伝わり、電子部品間を接続している配線が断裂する場合がある。
一方、電子機器の小型化、薄型化に伴い、狭い空間に配置される配線基板へ多数の3次元実装が可能なように、配線基板の部分的領域にビルドアップ層を有する配線基板が開発されている。
ところが、配線基板の部分的領域にビルドアップ層を設ける工程において、ビルドアップ樹脂層形成時のビルドアップ樹脂が流れ出す場合がある。そこで、特許文献2には、ビルドアップ樹脂の外周囲を枠部材によって取り囲んだ枠付きビルドアップ樹脂フィルムを用いる配線基板が開示されている。
しかし、上記特許文献に開示された技術は、配線基板が落下等の衝撃を受けた場合に、配線基板に衝撃が伝わることで、電子部品間を接続する配線が断裂する場合がある。
特開平5−152693号公報 特開2006−32830号公報
本発明は、上記の問題点を解決するものである。即ち、配線基板が落下等の衝撃を受けた場合でも、配線基板に実装された電子部品間を接続する配線の断裂が起こりにくい配線基板とその製造方法を提供することを目的とする。
上記目的を達成するため、この発明の第1の観点に係る配線基板は、
第1基板と、
前記第1基板より実装面積が小さい第2基板と、
前記第1基板と前記第2基板との間に設けられているベース基板と、を積層して構成され、
外周の少なくとも一部の厚みが、中央部よりも薄く形成され、
前記ベース基板は、無機フィラー配合樹脂を含んで構成され、
前記第1基板及び前記第2基板は可撓性樹脂を含んで構成される、ものである。
また、上記目的を達成するため、この発明の第2の観点に係る配線基板は、
第1基板と、
前記第1基板より実装面積が小さい第2基板と、
前記第1基板と前記第2基板との間に設けられているベース基板と、を積層して構成され、
外周の少なくとも一部の厚みが、中央部よりも薄く形成され、
前記ベース基板は、可撓性樹脂を含んで構成され、
前記第1基板は、無機フィラー配合樹脂と無機繊維に樹脂を含浸した基材の少なくともいずれか一つを含んで構成され、
前記第2基板は、無機フィラー配合樹脂と無機繊維に樹脂を含浸した基材の少なくともいずれか一つを含んで構成される、ものである。
また、上記目的を達成するため、この発明の第3の観点に係る配線基板の製造方法は、
ベース基板を作成するベース基板作成工程と、
前記ベース基板の両面に位置する絶縁層を作成する絶縁層作成工程と、
前記絶縁層をカットすることで、第1基板と、前記第1基板より実装面積が小さい第2基板と、を作成するとともに、外周の少なくとも一部の厚みが、中央部よりも薄く形成する、カット工程と、を有し、
前記ベース基板は、無機フィラー配合樹脂を含んで構成され、
前記第1基板及び前記第2基板は可撓性樹脂を含んで構成される、ものである。
また、上記目的を達成するため、この発明の第4の観点に係る配線基板の製造方法は、
ベース基板を作成するベース基板作成工程と、
前記ベース基板の両面に位置する絶縁層を作成する絶縁層作成工程と、
前記絶縁層をカットすることで、第1基板と、前記第1基板より実装面積が小さい第2基板と、を作成するとともに、外周の少なくとも一部の厚みが、中央部よりも薄く形成する、カット工程と、を有し、
前記ベース基板は、可撓性樹脂を含んで構成され、
前記第1基板は、無機フィラー配合樹脂と無機繊維に樹脂を含浸した基材の少なくともいずれか一つを含んで構成され、
前記第2基板は、無機フィラー配合樹脂と無機繊維に樹脂を含浸した基材の少なくともいずれか一つを含んで構成される、ものである。
本発明によれば、配線基板が落下等の衝撃を受けた場合でも、配線基板に実装された電子部品間を接続する配線の断裂が起こりにくい。
本発明の一実施の形態に係る配線基板の側面図である。 本発明の一実施の形態に係る配線基板の平面図である。 本発明の一実施の形態に係る配線基板の断面図である。 本発明の一実施の形態に係る配線基板の断面図である。 本発明の一実施の形態に係る配線基板の断面図である。 本発明の一実施の形態に係る配線基板の断面図である。 本発明の一実施の形態に係る配線基板の断面図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板を説明する図である。 本発明の一実施の形態に係る配線基板の断面図である。 本発明の一実施の形態に係る配線基板の断面図である。 本発明の一実施の形態に係る配線基板の断面図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の製造方法を説明するための工程図である。 本発明の一実施の形態に係る配線基板の断面図である。 本発明の一実施の形態に係る配線基板の断面図である。
符号の説明
1 第1基板
2 第2基板
3 ベース基板
5 開口
7 キーパッド
8 電子チップ
9 半田
10 金パッド
11 層間溝部
12 密着防止層
13 多数層部
14 少数層部
19 本発明に係る配線基板
44 ヴィア
51 銅箔
52 ダミーコア
54 銅箔
55 コア材料
61 銅箔
62 プリプレグ
63 スルーホール
71 銅箔
72 エポキシ樹脂
81 エポキシ樹脂
82 銅箔
83 ソルダーレジスト
91 金メッキ
92 電子部品
(本発明の具体的一実施態様における配線基板の第1の実施の形態)
以下、図面を参照しながら本発明の具体的一実施態様における配線基板の実施の形態について説明する。
図1Aに示すように、本発明の具体的一実施態様における配線基板19は、一端部と他端部とで厚みが異なっており、厚みの異なる部分の層数は、厚みが薄い部分の層数と異なる。即ち、配線基板19は、厚い多数(multi)層部13と相対的に薄い少数層部14とを備えている。多数層部13は、第1基板1と第2基板2の2つの層が積層されて形成されており、少数層部14は、多数層部13から延設された第1基板1が存在する。
図1A、1Bに示すように、第1基板1と第2基板2とは、同一の幅と異なる長さを有し、第1基板1の一方の端部と第2基板2の一方の端部とは、そろえて配列している。第1基板1の厚みは、中央部の厚みである第1基板1とベース基板3と第2基板2との合計の厚みよりも薄い。同様に、第2基板2の厚みは、中央部の厚みより薄い。ベース基板3の厚みは、中央部の厚みより薄い。第1基板1と第2基板2は、それぞれ、エポキシ樹脂を主成分とする可撓性基材で構成されている。
第1基板1及び第2基板2の表面(実装面)には、電子部品を接続するための接続パッドが形成され、第1基板1及び第2基板2の表面(実装面)及び内部には、電気回路を構成する配線パターンが形成されている。
第1基板1と第2基板2の実装面には、電子部品7、8が配置され、必要に応じて接続パッドに接続されている。各電子部品7、8は、接続パッド、及び配線パターンを介して相互に接続されている。
配線基板19は、例えば、携帯電話装置の筐体内に配置される。この場合、少数層部14に配置される電子部品7は、例えば、キーボードのキーパッドから構成され、多数層部13に配置される電子部品8は、電子チップ、ICモジュール、機能部品などから構成される。また、多数層部13と少数層部14との段差部分には、例えば、薄型のバッテリが配置される。
次に、上記全体構成を有する配線基板19の詳細な構成を図2を参照して説明する。図示するように、第1基板1と第2基板2とは、ベース基板3を介して積層されている。ベース基材3は、その一端(図面左端)が第1基板1及び第2基板2と面一となるように配置されている。ベース基板3は、無機フィラー配合樹脂から構成されている。無機フィラー配合樹脂は、ガラスエポキシ樹脂にシリカフィラーを配合して作成される。シリカフィラーは溶融シリカ(SiO)が用いられる。ベース基板3は50〜100μm、望ましくは、100μm程度に構成される。
ベース基板3は、第2基板2よりも短く形成されており、第1基板1と第2基板2との間には溝(以下、層間溝部)11が形成されている。この層間溝部11は、空隙である。前記の溝には、シリコンゲル、シリコンオイル、等の弾性体や粘性体等が充填されてもよい。溝の空隙や、溝の内部に充填されたシリコンゲル、シリコンオイルは、配線基板19が落下による衝撃を受けた際、緩衝層として、落下衝撃を緩和する。したがって、このような構成とすることにより、対落下衝撃性を向上させることができる。
第1基板1は、複数の絶縁層1a、1b、1cが積層された構造を有する。各絶縁層は、厚さ10μm〜60μm程度のエポキシ樹脂等から構成される。絶縁層1aの上面、エポキシ樹脂層1aと1bの間、絶縁層1bと1cの間、絶縁層1cの下面上には、配線パターン111a、111b、111c、111dがそれぞれ形成されている。各配線パターン111a、111b、111c、111dは、この回路基板内の必要箇所同士を電気的に接続する。
第2基板2も、厚さ10μm〜60μm程度の複数のエポキシ樹脂等から構成された絶縁層2a、2b、2cを積層した構造を有する。絶縁層2aの下面、エポキシ樹脂層2aと2bの間、絶縁層2bと2cの間、絶縁層2cの上面には、配線パターン211a、211b、211c、211dがそれぞれ形成されている。各配線パターン211a、211b、211c、211dは、この回路基板内の必要箇所同士を電気的に接続する。
第1基板1の下面の露出部分及び第2基板上面の露出部分には、保護用の絶縁層である密着防止層12が形成されている。第1基板1と第2基板2とを積層した場合に段差となる段差部に、導体パターン111dが設けられている。また、段差部に設けられた導体パターン111dの右隣にも導体パターン111dが設けられている。
キーパッド7は、少数層部14の表面に形成された導体パターン上に配置されている。また、電子チップ8は、半田9により、接続パッド10を介して配線パターンやビルドアップヴィア4に固定及び接続されている。半田9はSn/Ag/Cuを使用した。
さらに、ベース基板3を貫通し、さらに第1基板1及び第2基板2を貫通し、配線パターン111aと第2基板2の配線パターン211dとを接続するスルーホール63が設けられている。スルーホール63は内面がメッキされ配線パターン間を電気的に接続している。メッキされたスルーホール63の内側にはエポキシ樹脂等の樹脂が充填されていても良い。
第1基板1及び第2基板2には複数のビルドアップヴィア4が設けられている。ビルドアップヴィア4は、各絶縁層1a〜1c、2a〜2cに形成されたヴィア44をスタックして構成される。ビルドアップヴィア4は、配線パターン111a〜111dの必要箇所同士を接続し、また、配線パターン211a〜211dの必要箇所同士を接続する。ビルドアップヴィア4を形成する各ヴィア44の内面には、銅メッキ等で形成された導体層が形成されている。図3に示すように、各ヴィア44内には銅等の導体が充填されている。なお、図4に示すように、ヴィア44内にエポキシ樹脂等の樹脂が充填されていてもよい。
上記構成を有する配線基板19は、例えば、キーパッド7の操作信号をビルドアップヴィア4や配線パターン111a〜111d、スルーホール63を介してICチップに伝達するなど、ICチップによりこれを処理し、各種の信号処理を行うことができる。
また、上述のように、配線基板19は、多数層部13と少数層部14とから構成され、段差を有する。そして少数層部14の下部には携帯電話の電池等の体積が大きい部品を配置できる。
ベース基板3はシリカフィラーが配合されたガラスエポキシ樹脂から構成されるから、高い剛性を有する。そのため、多数層部13は、ベース基板3が存在するために、少数層部14と比較して、高い剛性を有する。一方、少数層部14は多数層部13と比較して相対的に軟性を有する。このため、配置する電子部品が必要とする信頼度に応じた配置が可能となる。
また、例えば、電子機器を落下させて、配線基板19に衝撃等が加わった場合、少数層部14は多数層部13と比較して相対的に軟性を有するから、図5で、矢印37に示すように少数層部14は振動する。そして少数層部14の部分が振動するから、落下等の衝撃が振動の運動エネルギーに変換されることで、衝撃が吸収される。その結果、配線基板19に実装されている電子部品間を接続する配線の断裂を起こりにくくすることができる。
さらに、第1絶縁層1及び第2絶縁層2は可撓性樹脂を含んで構成されるから、配線基板に衝撃が加わった場合に、第1絶縁層1及び第2絶縁層2が緩衝層として働いて衝撃を吸収する。
また、ビルドアップヴィア4は複数のヴィア44が積層されたスタックドヴィアから構成される。このようなスタック状の層間接続構造にすることで、配線長を短くすることができ、大電力が必要な電子部品の実装に適したものになる。
さらに、ビルドアップヴィア4はある程度の可動性を有している。そのため、電子機器を落下させて、例えば、配線基板19に衝撃が加わったとしても、図6で、矢印38、39に示すように、ビルドアップヴィア4が撓むことで、ビルドアップヴィア4が衝撃を吸収できる。その結果、配線基板19に実装されている電子部品間を接続する配線の断裂を起こりにくくすることができる。また、ベース基板3を貫通するスルーホール63が設けられ、このスルーホール63の内面がメッキされている(あるいは、樹脂が充填されている)。このため、配線基板に基板の水平方向からせん断力Fsがかかったとしても、スルーホール63がせん断力に対抗力Faで対抗し、第1の基板1と第2の基板2とがずれる事態を防止できる。
また、層間溝部11に、固体等が充填されている場合は、配線基板に落下等の衝撃が加わった場合に、緩衝層として層間溝部11が衝撃を緩衝させる。従って、層間溝部11が設けられている場合は、対落下衝撃性を向上させることで、より配線基板に実装された電子部品間の配線の断絶を起こりにくくすることができる。
また、本発明に係る配線基板2つをそれぞれの少数層部14同士が接近した状態で組合わせて、販売される場合がある。ここで、第1基板1と第2基板2とを積層した場合に段差となる段差部に導体パターンが設けられていれば、ユーザー等が組み合わされた本発明配線基板を切り離して使用する場合に、配線基板のそりを防止することができる。即ち、多数層部13では、ベース基板3が存在するために、少数層部14と比較して、剛性を有する。そのため、ユーザー等が組み合わされた本発明配線基板を切り離して使用する場合でも、多数層部13にそりは生じない。一方、少数層部14は多数層部13と比較して軟性を有する。そのためユーザー等が組み合わされた本発明配線基板を切り離して使用する場合に少数層部14にそりが生じるおそれがありうる。特にそりが生じるおそれがあるのは、少数層部14における、第1基板1と第2基板2とを積層した場合に段差となる段差部である。しかし、ここで、段差部に導体パターンが設けられていれば、ユーザー等が組み合わされた本発明配線基板を切り離して使用する場合でも、そりを防止することができるのである。
(本発明の具体的一実施態様における配線基板の製造方法)
以下に本発明に係る配線基板19を製造する方法を説明する。
まず、図7Aに示すように、密着防止層12を形成することになるダミーコア52を用意する。ダミーコア52は、例えば、Cステージ状態のエポキシ樹脂で形成する。ダミーコア52には銅箔51が設けられている。
次に、図7Bに示すように、銅箔51をパターニングして、所定位置に導体パターン111dを形成する。
次に、図7Cに矢印で示すように、ダミーコア52をレーザ等でカットし、配線基板19に用いられる望ましい長さに調整する。
一方、図7Dに示すように、ベース基板3として機能するコア55を用意する。コア55は、ガラスフィラーやシリカフィラー等の無機フィラーを配合させたガラスエポキシ樹脂等の高硬度の材料から形成される。コア55の両面には銅箔54を配置する。
次に、図7Eに示すように、銅箔54をパターニングして、配線パターンを構成する導体パターン111d、211aを形成する。
次に、図7Fに矢印で示すように、コア55をレーザ等で、ダミーコア52をはめ込むための穴を、形成する。
次に、図7Gに示すように、カットされたダミーコア52a、52bを、導体パターン111dと導体パターン211aとがそれぞれ内向きになるように積層して配置する。そして、積層されたダミーコア52a、52bとカットされたコア55とを水平方向に連接させる。次に、ダミーコア52a、52b及びコア55の上下にプリプレグ62a、62bを積層する。なお、プリプレグ62a、62bとしては、ローフローのエポキシ樹脂が浸侵されたローフロープリプレグが望ましい。続いて、プリプレグ62aと62bの表面に銅箔61a、61bを配置する。
次に、図7Hに示すように、図7Gで示された積層体を加圧プレスする。加圧プレスは例えば水圧によるハイドロプレス装置を用いて、温度摂氏200度、圧力40kgf、加圧時間3時間の条件で行う。これにより、プリプレグから樹脂が漏出し、プリプレグとコア材料とを一体化する。このときダミーコア材料52a、52bはCステージ状態のエポキシ樹脂で形成してあるから、ダミーコア材料52a、52b同士は一体化することはない。なお、加圧プレスは、ハイドロプレスの代わりに、真空プレスを行うことができる。真空プレスを行うことで絶縁層を構成する樹脂に気泡が混入することを防止できる。真空プレスは例えば1時間にわたって実施される。加熱のピーク温度は例えば175℃に設定される。真空プレスの圧力は例えば3.90×10[Pa]に設定される。
次に、図7Iに示すように、図7Hに示された積層体の銅箔61を必要以外の部分を除去することで配線パターンを形成する。
次に、図7Jに示すように、さらにエポキシ樹脂72を積層させて、内層を形成する。エポキシ樹脂72の両面には銅箔71が設けられている。その後、加圧プレスが行われる。加圧プレスは例えば水圧によるハイドロプレス装置を用いて行うこともできるし、また、真空プレスによることも可能である。
そして、図7Kに示すように、ヴィア44が形成される。即ち、絶縁性樹脂であるエポキシ樹脂72に、ヴィアホール作成用の開口を設ける。この開口は、レーザ照射によって形成できる。そして、レーザ照射によって形成された開口の側面及び底面に残留する樹脂残滓を除去するために、デスミア処理を行う。このデスミア処理は、酸素プラズマ放電処理、コロナ放電処理、紫外線レーザ処理またはエキシマレーザ処理等によって行なう。レーザ照射により形成された開口には導電性物質が充填されて、充填ヴィアホールが形成される。導電性物質としては、導電性ペーストや電解メッキ処理によって形成される金属メッキが好適である。例えばヴィア44は銅メッキなどにより導体で充填される。充填ヴィアホールの作成工程をシンプルにして、製造コストを低減させ、歩留まりを向上させるためには、導電性ペーストの充填が好ましい。例えば導電性ペースト(例えば、導電粒子入り熱硬化樹脂)をスクリーン印刷などで印刷し、これをヴィア44内に充填し、硬化させることも可能である。ヴィア44の内部を同一の導電性ペースト材料で充填することで、ヴィア44の熱応力がかかった際の接続信頼性を向上させることができる。一方、接続信頼性の点では電解メッキ処理によって形成される金属メッキが好ましい。特に電解銅メッキが好適である。
次に、図7Lに示すように、銅箔71を必要以外の部分を除去することで、内層パターンを形成する。
次に、図7Mに示すように、さらに、内層形成及びヴィア形成をした後、エポキシ樹脂81を積層させて、外層を形成する。エポキシ樹脂81の両面には銅箔82が設けられている。ここでは樹脂付き銅箔シート(Resin Cupper Film; RCF)を配置して、プレスすることができる。
次に、図7Nに示すように、RCFにヴィアを形成する。さらに、図7Mで示された積層体に、ドリルで孔を開ける。孔は、ベース基板、及び、ベース基板の両側に設けられた絶縁層を貫通する。これにより、スルーホール63が設けられる。続いて、銅メッキなどにより、ヴィア内及びスルーホール63内に導体を充填する。また、必要に応じて、表面の銅箔をパターニングし、導体パターンを形成する。
次に、図7Oに示すように、スルーホール63内にエポキシ樹脂が充填される。そして、銅箔82を必要以外の部分を除去することで、外層パターンを形成する。
次に、図7Pに示すように、ソルダーレジスト83を設ける。ここでソルダーレジストとは耐熱性被覆材料のことで半田塗布の際にこの部分に半田が付着しないようにカバーするためのものである。ソルダーレジストの種類としては光硬化性ソルダーレジストや熱硬化性ソルダーレジストを用いることができる。塗布方法はスクリーン印刷法やカーテンコート法を使用できる。
次に、図7Qに示すように、外層パターンを保護するために化学メッキにより、金メッキ91を行う。なお、化学メッキ以外にも溶融メッキ、電気メッキなどの方法を用いることも可能である。さらには、金メッキ以外にも合金メッキを用いることも可能である。
次に、図7Rに矢印40で示すように、レーザ加工装置から、レーザ光、例えば、COレーザを照射して、導体パターン111dをストッパとして、絶縁層及び樹脂付き銅箔シート(RCF)をカットする。ここで導体パターン111dの厚さは、5〜10μm程度が望ましい。薄すぎるとレーザが貫通してしまい、厚すぎると微細な線幅の導体回路パターンを形成し難いからである。
一方、図7Rに示すこのレーザーカットにより、層間溝部11も作成される。即ち、レーザーカットにより、第1基板1に設けられている密着防止層12と第2基板2に設けられている密着防止層12とを溝の壁面とし、ベース基板3の一面を溝の底面として、層間溝部11が作成される。
最後に、図7Sに示すように、電子部品92の実装を行う。この電子部品92は、電子チップ8やキーパッド7である。そして、層間溝部11には、弾性体や粘性体等が充填されても良い。
そして、図7Tに示すように、配線基板19Aと配線基板19Bと切り離して使用する。かかる場合に、密着防止層12が設けられているから、簡単な作業にて、配線基板19Aと配線基板19Bと切り離して使用できる。本発明に係る配線基板は、携帯電話等の電子機器が落下等の衝撃を受けた場合に、配線基板に実装された電子部品等の接続の断絶を防止できるのみならず、ユーザに対する出荷段階ではコンパクトに取り扱うことができ、そしてユーザの使用段階では、合わせられた配線基板を間単に分離することができる。
(本発明の具体的一実施態様における配線基板の第2の実施の形態)
本発明の第1実施形態では、ベース基板3は、無機フィラー配合樹脂を含む。第1絶縁層1及び第2絶縁層2は可撓性樹脂を含む。しかし、本発明の第2実施形態では、図8に示されるように、ベース基板3は、可撓性樹脂を含む。第1絶縁層1及び第2絶縁層2は、無機繊維に樹脂を含浸した基材を含む。なおその他の構成は第1の実施の形態と同一である。
ベース基板3を構成する可撓性樹脂はエポキシ樹脂を主成分とする。第1絶縁層1及び第2絶縁層2を構成する無機繊維に樹脂を含浸した基材は、プリプレグを硬化して作成される。プリプレグは、エポキシ樹脂を無機繊維であるガラスクロスに含侵させた後、予め樹脂を熱硬化させて、硬化度を進めておくことで作成する。プリプレグを作成する樹脂はローフロー特性を有することが望ましい。もっとも通常のフロー特性を有するものでも使用することができる。また、プリプレグは、無機繊維であるガラスクロスにエポキシ樹脂を含侵させる量を減らすことによっても作成できる。
ベース基板3は可撓性樹脂を含んで構成されるから、配線基板に衝撃が加わった場合に、ベース基板3が緩衝層として働いて衝撃を吸収する。だから携帯電話等の電子機器が落下等の衝撃を受けた場合に、配線基板に実装された電子部品間の接続の断裂を起こりにくくすることができる。
第2の実施の形態に係る配線基板を製造する方法は、図7G、図7J、図7Mで積層される樹脂として無機繊維に樹脂を含浸した基材を用いる。他は第1の実施の形態に係る配線基板の製造方法と共通である。
(本発明の具体的一実施態様における配線基板の第3の実施の形態)
本発明の第1実施形態では、ベース基板3は、無機フィラー配合樹脂を含む。第1絶縁層1及び第2絶縁層2は可撓性樹脂を含む。しかし、本発明の第3実施形態では、図9に示されるように、ベース基板3は、可撓性樹脂を含む。第1絶縁層1及び第2絶縁層2は、無機フィラー配合樹脂を含む。なおその他の構成は第1の実施の形態と同一である。
ベース基板3を構成する可撓性樹脂はエポキシ樹脂を主成分とする。第1絶縁層1及び第2絶縁層2を構成する無機フィラー配合樹脂は、エポキシ樹脂にシリカフィラーを配合して作成される。シリカフィラーは溶融シリカ(SiO)が用いられる。
ベース基板3は可撓性樹脂を含んで構成されるから、配線基板に衝撃が加わった場合に、ベース基板3が緩衝層として働いて衝撃を吸収する。だから携帯電話等の電子機器が落下等の衝撃を受けた場合に、配線基板に実装された電子部品等の接続の断絶を防止できる。
第3の実施の形態に係る配線基板を製造する方法は、図7G、図7J、図7Mで積層される樹脂として無機フィラー配合樹脂を用いる。他は第1の実施の形態に係る配線基板の製造方法と共通である。
(本発明の具体的一実施態様における配線基板の第4の実施の形態)
図10に示されるように、第4の実施の形態では、密着防止層12の、第2基板2の端部と面一の位置には、開口5が形成されている。その他の構成は第1の実施の形態と共通である。開口5の下には、配線パターン111dの一部が配置されている。開口5とその下面の配線パターン111dから構成される溝の内部は、空隙である。前記の溝には、シリコンゲル、シリコンオイル、等の弾性体や粘性体等が充填されてもよい。溝の空隙や、溝の内部に充填されたシリコンゲル、シリコンオイルは、配線基板19が落下による衝撃を受けた際、緩衝層として、落下衝撃を緩和する。したがって、このような構成とすることにより、対落下衝撃性を向上させることができる。
また、開口5に、固体等が充填されている場合は、この充填されている固体等が、多数層部13と少数層部14との境界の層数が減少している部分の反りを低減する役割を果たす。そのため、多数層部13と少数層部14との境界での亀裂を防止できる。さらに、この開口5に、たとえば樹脂等の固体が充填されている場合は、この充填されている固体が、第1基板1に実装されている導体パターン111dを保護する役割を果たす。そのため、導体パターン111dの耐食性を向上させることができる。
第2の実施の形態に係る配線基板を製造する方法は、図7A〜7F、図7H〜7R、7Tまで、第1の実施の形態に係る配線基板の製造方法と共通であり、図7Gの代わりに図11Aに示すように、カットされたダミーコア52a、52bを、導体パターン111dと導体パターン211aとがそれぞれ外向きになるように積層して配置する。そして、図7Sの代わりに図11Bに示すように、開口5にシリコンオイル等の粘性体を充填する。
(本発明におけるその他の実施の態様)
上述の実施の形態では、第1基板1の一方の端部と第2基板2の一方の端部とは、そろえて配列していた。もっとも、このような実施形態に限定されない。図12Aに示されるように、第2基板2の一方の端部が、第1基板1の一方の端部よりも突出していても良い。ここでは、第2基板2の厚みは、中央部の厚みよりも薄い。同様に、第1基板1の厚みは、中央部の厚みより薄い。ベース基板3の厚みは、中央部の厚みより薄い。
また、図12Bに示されるように、第1基板1の一方の端部が、第2基板2の一方の端部よりも突出していても良い。ここでは、第1基板1の厚みは、中央部の厚みよりも薄い。同様に、第2基板2の厚みは、中央部の厚みより薄い。ベース基板3の厚みは、中央部の厚みより薄い。
また、本発明の第1の実施の形態に係る配線基板は、第1基板1と第2基板2は、長方形の輪郭を有する層状構造であった。もっともこれに限定されるわけではなく、円形、六角形、八角形等の輪郭を有する層状構造であることも可能である。
また、本発明の第1の実施の形態に係る配線基板においては、ベース基板3は、溶融シリカ(SiO)が配合されたガラスエポキシ樹脂から構成された。もっともこれに限定されるわけではない。シリカフィラーとしては結晶シリカ(SiO)を用いることもできる。またシリカフィラーではなくガラスフィラーを配合することも可能である。ガラスフィラーとしては、酸化アルミニウム(Al)、酸化マグネシウム(MgO)、窒化ホウ素(BN)、窒化アルミニウム(AlN)等を用いることができ、酸化ナトリウム(NaO)、酸化カリウム(KO)、酸化ホウ素(B)、酸化リン(P)のうちを混合して用いることができる。さらに、無機フィラーとしてはシリカフィラーやガラスフィラーに限定されるものではなく三酸化アンチモン、五酸化アンチモン、水酸化マグネシウム、水酸化アルミニウム、グアニジン塩、ホウ酸亜鉛、モリブデン化合物、スズ酸亜鉛等の無機系難燃剤や、タルク、硫酸バリウム、炭酸カルシウム、雲母粉等を用いることができる。
また、本発明の第1の実施の形態に係る配線基板においては、第1絶縁層及び第2絶縁層2はエポキシ樹脂を主成分とする可撓性樹脂で構成された。もっともこれに限定されない。可撓性樹脂は、エポキシ、ポリイミド、ポリカーボネート、変性ポリフェニレンエーテル、ポリフェニレンオキサイド、ポリブチレンテレフタレート、ポリアクリレート、ポリスルホン、ポリフェニレンスルフィド、ポリエーテルエーテルケトン、テトラフルオロエチレン、ビスマレイミド、ポリサルホン、ポリエーテルサルホン、ポリフェニルサルホン、ポリフタルアミド、ポリアミドイミド、ポリケトン、ポリアセタール、のうちのいずれかまたはそれらの組み合わせで構成される樹脂を用いることができる。また、エポキシ樹脂は、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ビフェニル型エポキシ樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、アルキルフェノールノボラック型エポキシ樹脂、アラルキル型エポキシ樹脂、ビフェノール型エポキシ樹脂、アントラセン型エポキシ樹脂、フェノール類とフェノール性水酸基を有する芳香族アルデヒドとの縮合物のエポキシ化物、トリグリシジルイソシアヌレート、脂環式エポキシ樹脂などを使用できる。
第1の実施の形態では、半田9としてSn/Ag/Cuを使用した。もっともこれに限定されない。半田9としては、アンチモン、すず、鉛、インジウム、銅などからなる半田を用いることができる。また、Sn/Sb、Sn/Ag、Sn/Pb、Sb/Cu等の共晶金属をも用いることができる。これらの共晶金属の中でも、基板への悪影響を与えることがないようにするために、融点が250℃以下の比較的に低融点のものを用いることが望ましい。
第1の実施の形態では、層間溝部11には粘性シリコーンであるシリコンゲルが充填されている。もっともこれに限定されない。層間溝部11には固体を充填することもできる。層間溝部11に充填される固体としては粘性及び弾性を有する固体である高分子ゴムが好ましく、より具体的にはブチルゴム、イソプレンゴム、ブタジエンゴム、スチレン−ブタジエンゴム、エチレン−プロピレンゴムなどを用いることが可能である。また、層間溝部11には気体を充填することも可能である。層間溝部11に充填される気体としては、アルゴン等の希ガスや窒素、空気等を充填することができる。
また、第2の実施の形態では、プリプレグは、エポキシ樹脂を無機繊維であるガラスクロスに含侵させた後、予め樹脂を熱硬化させて、硬化度を進めておくことで作成した。もっともこれに限定されない。エポキシ樹脂に加えて、若しくは、エポキシ樹脂以外にも、ポリイミド、ポリカーボネート、変性ポリフェニレンエーテル、ポリフェニレンオキサイド、ポリブチレンテレフタレート、ポリアクリレート、ポリスルホン、ポリフェニレンスルフィド、ポリエーテルエーテルケトン、テトラフルオロエチレン、ビスマレイミド、ポリサルホン、ポリエーテルサルホン、ポリフェニルサルホン、ポリフタルアミド、ポリアミドイミド、ポリケトン、ポリアセタール、のうちのいずれかまたはそれらの組み合わせで構成される樹脂を用いてプリプレグを作成することもできる。
また、無機繊維としてはガラスクロスに限定されるものではなく、例えばアルミナ繊維、炭素繊維(カーボンファイバー)、炭化ケイ素繊維、窒化ケイ素繊維等を用いることも可能である。または、これらを組合わせて用いることも可能である。
第4の実施の形態では、開口5には粘性シリコーンであるシリコンゲルが充填されている。もっともこれに限定されない。開口5には固体を充填することも可能である。開口5に充填される固体としては粘性及び弾性を有する固体である高分子ゴムが好ましく、より具体的にはブチルゴム、イソプレンゴム、ブタジエンゴム、スチレン−ブタジエンゴム、エチレン−プロピレンゴムなどを用いることが可能である。なお、開口5に充填されるものは液体若しくは固体が望ましいが、気体を充填させることも可能である。かかる場合、開口5に充填される気体としては、アルゴン等の希ガスや窒素、空気等を充填することができる。
また、第1基板1は単層で構成する必要はなく、複数層で構成することも可能である。即ち、第1基板1を下層絶縁層と上層絶縁層とで構成することも可能である。ここで下層絶縁層とはベース基板3近くに設けられた絶縁層である。上層絶縁層とは配線基板の外側表面に設けられた絶縁層である。さらに、第1基板1を下層絶縁層と上層絶縁層とそれらの中間にある中間絶縁層とで構成することも可能である。中間絶縁層は複数の層とすることも可能である。第1の実施の形態では、下層絶縁層がエポキシ樹脂層1cに、中間絶縁層がエポキシ樹脂層1bに、上層絶縁層がエポキシ樹脂層1aにあたる。
また、第2基板についても単層で構成する必要はなく、複数層で構成することも可能である。そして、第2基板2を下層絶縁層と上層絶縁層とで構成することも可能である。さらに、第2基板2を下層絶縁層と上層絶縁層とそれらの中間にある中間絶縁層とで構成することも可能である。第1の実施の形態では、下層絶縁層がエポキシ樹脂層2aに、中間絶縁層がエポキシ樹脂層2bに、上層絶縁層がエポキシ樹脂層2cにあたる。上層絶縁層上と下層絶縁層上とに導体パターンを設けることができる。そして、これらの導体パターン同士をヴィア44で接続することが可能である。
本発明は、電子部品を実装可能な配線基板、具体的には小型電子機器に電子部品を実装可能な配線基板として用いることが可能である。

Claims (48)

  1. 第1基板(1)と、
    前記第1基板(1)より実装面積が小さい第2基板(2)と、
    前記第1基板(1)と前記第2基板(2)との間に設けられているベース基板(3)と、を積層して構成され、
    外周の少なくとも一部の厚みが、中央部よりも薄く形成され、
    前記ベース基板(3)は、無機フィラー配合樹脂を含んで構成され、
    前記第1基板(1)及び前記第2基板(2)は可撓性樹脂を含んで構成される、
    配線基板(19)。
  2. 第1基板(1)と、
    前記第1基板(1)より実装面積が小さい第2基板(2)と、
    前記第1基板(1)と前記第2基板(2)との間に設けられているベース基板(3)と、を積層して構成され、
    外周の少なくとも一部の厚みが、中央部よりも薄く形成され、
    前記ベース基板(3)は、可撓性樹脂を含んで構成され、
    前記第1基板(1)は、無機フィラー配合樹脂と無機繊維に樹脂を含浸した基材の少なくともいずれか一つを含んで構成され、
    前記第2基板(2)は、無機フィラー配合樹脂と無機繊維に樹脂を含浸した基材の少なくともいずれか一つを含んで構成される、
    配線基板(19)。
  3. 前記第1基板(1)と前記第2基板(2)の少なくともいずれか一つにヴィア(44)が設けられている、
    ことを特徴とする請求項1記載の配線基板(19)。
  4. 前記第1基板(1)と前記第2基板(2)の少なくともいずれか一つにヴィア(44)が設けられている、
    ことを特徴とする請求項2記載の配線基板(19)。
  5. 前記第1基板(1)と前記第2基板(2)との間に層間溝部(11)を有し、
    前記層間溝部(11)には、気体、液体及び固体の少なくともいずれか一つが充填されている、
    ことを特徴とする請求項1記載の配線基板(19)。
  6. 前記第1基板(1)と前記第2基板(2)との間に層間溝部(11)を有し、
    前記層間溝部(11)には、気体、液体及び固体の少なくともいずれか一つが充填されている、
    ことを特徴とする請求項2記載の配線基板(19)。
  7. 前記第1基板(1)と前記第2基板(2)とを積層した場合に段差となる段差部に、そり防止部(111d)が設けられている、
    ことを特徴とする請求項1記載の配線基板(19)。
  8. 前記第1基板(1)と前記第2基板(2)とを積層した場合に段差となる段差部に、そり防止部(111d)が設けられている、
    ことを特徴とする請求項2記載の配線基板(19)。
  9. 前記第1基板(1)と前記第2基板(2)とを積層した場合に段差となる段差部に開口(5)を有し、
    前記開口(5)には、気体、液体及び固体の少なくともいずれか一つが充填されている、
    ことを特徴とする請求項1記載の配線基板(19)。
  10. 前記第1基板(1)と前記第2基板(2)とを積層した場合に段差となる段差部に開口(5)を有し、
    前記開口(5)には、気体、液体及び固体の少なくともいずれか一つが充填されている、
    ことを特徴とする請求項2記載の配線基板(19)。
  11. 前記無機繊維はガラスクロスを含有することを特徴とする請求項1記載の配線基板(19)。
  12. 前記無機フィラーは、シリカフィラーとガラスフィラーの少なくともいずれか一つを含有することを特徴とする請求項1記載の配線基板(19)。
  13. 前記無機繊維はガラスクロスを含有することを特徴とする請求項2記載の配線基板(19)。
  14. 前記無機フィラーは、シリカフィラーとガラスフィラーの少なくともいずれか一つを含有することを特徴とする請求項2記載の配線基板(19)。
  15. 前記第1基板(1)上に導体パターンが形成され、
    前記第2基板(2)上に導体パターンが形成され、
    前記第1基板(1)上の導体パターンと、前記第2基板(2)上の導体パターンと、がスルーホール(63)によって接続されていることを特徴とする請求項1記載の配線基板(19)。
  16. 前記第1基板(1)上に導体パターンが形成され、
    前記第2基板(2)上に導体パターンが形成され、
    前記第1基板(1)上の導体パターンと、前記第2基板(2)上の導体パターンと、がスルーホール(63)によって接続されていることを特徴とする請求項2記載の配線基板(19)。
  17. 前記ヴィア(44)の内面にはメッキで形成された導体層が形成され、
    前記ヴィア(44)は、金属で充填されていることを特徴とする請求項3記載の配線基板(19)。
  18. 前記ヴィア(44)の内面にはメッキで形成された導体層が形成され、
    前記ヴィア(44)は、金属で充填されていることを特徴とする請求項4記載の配線基板(19)。
  19. 前記ヴィア(44)の内面にはメッキで形成された導体層が形成され、
    前記ヴィア(44)は、樹脂で充填されていることを特徴とする請求項3記載の配線基板(19)。
  20. 前記ヴィア(44)の内面にはメッキで形成された導体層が形成され、
    前記ヴィア(44)は、樹脂で充填されていることを特徴とする請求項4記載の配線基板(19)。
  21. 前記第1基板(1)は、下層絶縁層と上層絶縁層とを有して構成され、
    前記第2基板(2)は、下層絶縁層と上層絶縁層とを有して構成されることを特徴とする請求項1記載の配線基板(19)。
  22. 前記第1基板(1)は、下層絶縁層と上層絶縁層とを有して構成され、
    前記第2基板(2)は、下層絶縁層と上層絶縁層とを有して構成されることを特徴とする請求項2記載の配線基板(19)。
  23. 前記上層絶縁層上に導体パターンが形成され、
    前記下層絶縁層上に導体パターンが形成され、
    前記上層絶縁層上の導体パターンと、前記下層絶縁層上の導体パターンと、がヴィア(44)によって接続されていることを特徴とする請求項21記載の配線基板(19)。
  24. 前記上層絶縁層上に導体パターンが形成され、
    前記下層絶縁層上に導体パターンが形成され、
    前記上層絶縁層上の導体パターンと、前記下層絶縁層上の導体パターンと、がヴィア(44)によって接続されていることを特徴とする請求項22記載の配線基板(19)。
  25. ベース基板(3)を作成するベース基板作成工程と、
    前記ベース基板(3)の両面に位置する絶縁層を作成する絶縁層作成工程と、
    前記絶縁層をカットすることで、第1基板(1)と、前記第1基板(1)より実装面積が小さい第2基板(2)と、を作成するとともに、外周の少なくとも一部の厚みが、中央部よりも薄く形成する、カット工程と、を有し、
    前記ベース基板(3)は、無機フィラー配合樹脂を含んで構成され、
    前記第1基板(1)及び前記第2基板(2)は可撓性樹脂を含んで構成される、
    配線基板の製造方法。
  26. ベース基板(3)を作成するベース基板作成工程と、
    前記ベース基板(3)の両面に位置する絶縁層を作成する絶縁層作成工程と、
    前記絶縁層をカットすることで、第1基板(1)と、前記第1基板(1)より実装面積が小さい第2基板(2)と、を作成するとともに、外周の少なくとも一部の厚みが、中央部よりも薄く形成する、カット工程と、を有し、
    前記ベース基板(3)は、可撓性樹脂を含んで構成され、
    前記第1基板(1)は、無機フィラー配合樹脂と無機繊維に樹脂を含浸した基材の少なくともいずれか一つを含んで構成され、
    前記第2基板(2)は、無機フィラー配合樹脂と無機繊維に樹脂を含浸した基材の少なくともいずれか一つを含んで構成される、
    配線基板の製造方法。
  27. 前記絶縁層にヴィア(44)を作成するヴィア作成工程、を有する請求項25記載の配線基板の製造方法。
  28. 前記絶縁層にヴィア(44)を作成するヴィア作成工程、を有する請求項26記載の配線基板の製造方法。
  29. 前記第1基板(1)と前記第2基板(2)との間に層間溝部(11)を作成する層間溝部作成工程と、
    前記層間溝部(11)に、気体、液体及び固体の少なくともいずれか一つを充填する充填工程と、を有する請求項25記載の配線基板の製造方法。
  30. 前記第1基板(1)と前記第2基板(2)との間に層間溝部(11)を作成する層間溝部作成工程と、
    前記層間溝部(11)に、気体、液体及び固体の少なくともいずれか一つを充填する充填工程と、を有する請求項26記載の配線基板の製造方法。
  31. 前記第1基板(1)と前記第2基板(2)とを積層した場合に段差となる段差部に、そり防止部(111d)を作成するそり防止部作成工程、を有する請求項25記載の配線基板の製造方法。
  32. 前記第1基板(1)と前記第2基板(2)とを積層した場合に段差となる段差部に、そり防止部(111d)を作成するそり防止部作成工程、を有する請求項26記載の配線基板の製造方法。
  33. 前記第1基板(1)と前記第2基板(2)とを積層した場合に段差となる段差部に開口(5)を作成する開口作成工程と、
    前記開口(5)に、気体、液体及び固体の少なくともいずれか一つを充填する充填工程と、を有する請求項25記載の配線基板の製造方法。
  34. 前記第1基板(1)と前記第2基板(2)とを積層した場合に段差となる段差部に開口(5)を作成する開口作成工程と、
    前記開口(5)に、気体、液体及び固体の少なくともいずれか一つを充填する充填工程と、を有する請求項26記載の配線基板の製造方法。
  35. 前記無機繊維はガラスクロスを含有することを特徴とする請求項25記載の配線基板の製造方法。
  36. 前記無機繊維はガラスクロスを含有することを特徴とする請求項26記載の配線基板の製造方法。
  37. 前記無機フィラーは、シリカフィラーとガラスフィラーの少なくともいずれか一つを含有することを特徴とする請求項25記載の配線基板の製造方法。
  38. 前記無機フィラーは、シリカフィラーとガラスフィラーの少なくともいずれか一つを含有することを特徴とする請求項26記載の配線基板の製造方法。
  39. 前記第1基板(1)上に導体パターンが形成され、
    前記第2基板(2)上に導体パターンが形成され、
    前記第1基板(1)上の導体パターンと、前記第2基板(2)上の導体パターンと、がスルーホール(63)によって接続されていることを特徴とする請求項25記載の配線基板の製造方法。
  40. 前記第1基板(1)上に導体パターンが形成され、
    前記第2基板(2)上に導体パターンが形成され、
    前記第1基板(1)上の導体パターンと、前記第2基板(2)上の導体パターンと、がスルーホール(63)によって接続されていることを特徴とする請求項26記載の配線基板の製造方法。
  41. 前記ヴィア(44)の内面にはメッキで形成された導体層が形成され、
    前記ヴィア(44)は、金属で充填されていることを特徴とする請求項27記載の配線基板の製造方法。
  42. 前記ヴィア(44)の内面にはメッキで形成された導体層が形成され、
    前記ヴィア(44)は、金属で充填されていることを特徴とする請求項28記載の配線基板の製造方法。
  43. 前記ヴィア(44)の内面にはメッキで形成された導体層が形成され、
    前記ヴィア(44)は、樹脂で充填されていることを特徴とする請求項27記載の配線基板の製造方法。
  44. 前記ヴィア(44)の内面にはメッキで形成された導体層が形成され、
    前記ヴィア(44)は、樹脂で充填されていることを特徴とする請求項28記載の配線基板の製造方法。
  45. 前記第1基板(1)には、下層絶縁層と上層絶縁層とが形成され、
    前記第2基板(2)には、下層絶縁層と上層絶縁層とが形成されることを特徴とする請求項25記載の配線基板の製造方法。
  46. 前記第1基板(1)には、下層絶縁層と上層絶縁層とが形成され、
    前記第2基板(2)には、下層絶縁層と上層絶縁層とが形成されることを特徴とする請求項26記載の配線基板の製造方法。
  47. 前記上層絶縁層上に導体パターンが形成され、
    前記下層絶縁層上に導体パターンが形成され、
    前記上層絶縁層上の導体パターンと、前記下層絶縁層上の導体パターンと、がヴィア(44)によって接続されていることを特徴とする請求項45記載の配線基板の製造方法。
  48. 前記上層絶縁層上に導体パターンが形成され、
    前記下層絶縁層上に導体パターンが形成され、
    前記上層絶縁層上の導体パターンと、前記下層絶縁層上の導体パターンと、がヴィア(44)によって接続されていることを特徴とする請求項46記載の配線基板の製造方法。
JP2009523463A 2007-07-13 2007-07-13 配線基板及びその製造方法 Expired - Fee Related JP4834157B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/064021 WO2009011023A1 (ja) 2007-07-13 2007-07-13 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2009011023A1 JPWO2009011023A1 (ja) 2010-09-09
JP4834157B2 true JP4834157B2 (ja) 2011-12-14

Family

ID=40259372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009523463A Expired - Fee Related JP4834157B2 (ja) 2007-07-13 2007-07-13 配線基板及びその製造方法

Country Status (4)

Country Link
EP (1) EP2173146A1 (ja)
JP (1) JP4834157B2 (ja)
CN (1) CN101803482A (ja)
WO (1) WO2009011023A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109616485A (zh) * 2012-06-22 2019-04-12 株式会社尼康 基板、拍摄单元及拍摄装置
CN108882562B (zh) * 2017-05-10 2020-11-10 欣兴电子股份有限公司 线路板单元与其制作方法
CN113194619B (zh) * 2021-04-09 2022-08-26 东莞市多普光电设备有限公司 一种印刷电路板的生产工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004266238A (ja) * 2003-01-09 2004-09-24 Sony Chem Corp 複合配線板、基板素片
JP2005064357A (ja) * 2003-08-19 2005-03-10 Fujikura Ltd 多層配線板およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152693A (ja) 1991-11-30 1993-06-18 Nitto Denko Corp 補強部付フレキシブルプリント基板およびその製法
JPH1174651A (ja) * 1997-03-13 1999-03-16 Ibiden Co Ltd プリント配線板及びその製造方法
JP3311977B2 (ja) * 1997-12-05 2002-08-05 イビデン株式会社 無電解めっき用接着剤および多層プリント配線板
JP2000013019A (ja) * 1998-06-23 2000-01-14 Sharp Corp ビルトアップ多層プリント配線板およびその製造方法
JP3744383B2 (ja) * 2000-06-09 2006-02-08 松下電器産業株式会社 複合配線基板及びその製造方法
JP2005079402A (ja) * 2003-09-01 2005-03-24 Fujikura Ltd 回路基板およびその製造方法
JP2005236205A (ja) * 2004-02-23 2005-09-02 Sharp Corp 多層プリント配線板の製造方法及び多層プリント配線板
JP2005268505A (ja) * 2004-03-18 2005-09-29 Fujikura Ltd 多層配線板およびその製造方法
JP2005336287A (ja) * 2004-05-26 2005-12-08 Matsushita Electric Works Ltd フレキシブルプリント配線板用熱硬化性接着シート、その製造方法及びそれを用いた多層フレキシブルプリント配線板並びにフレックスリジッドプリント配線板
JP2006032830A (ja) 2004-07-21 2006-02-02 Fujikura Ltd 部分ビルドアップ配線板の製造方法
JP4551730B2 (ja) * 2004-10-15 2010-09-29 イビデン株式会社 多層コア基板及びその製造方法
JP2006202891A (ja) * 2005-01-19 2006-08-03 Fujikura Ltd リジッドフレックスプリント配線板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004266238A (ja) * 2003-01-09 2004-09-24 Sony Chem Corp 複合配線板、基板素片
JP2005064357A (ja) * 2003-08-19 2005-03-10 Fujikura Ltd 多層配線板およびその製造方法

Also Published As

Publication number Publication date
EP2173146A1 (en) 2010-04-07
WO2009011023A1 (ja) 2009-01-22
JPWO2009011023A1 (ja) 2010-09-09
CN101803482A (zh) 2010-08-11

Similar Documents

Publication Publication Date Title
US8035983B2 (en) Wiring board and method of manufacturing wiring board
US8178789B2 (en) Wiring board and method of manufacturing wiring board
JP4902606B2 (ja) 半導体パッケージの製造方法及びそれを用いた半導体プラスチックパッケージ
JP5071481B2 (ja) 多層配線基板および半導体装置
US8648263B2 (en) Wiring board and method of manufacturing wiring board
KR20110121616A (ko) 배선판용 수지 조성물, 배선판용 수지 시트, 복합체, 복합체의 제조 방법 및 반도체 장치
US8522429B2 (en) Method of manufacturing wiring board
US20110247212A1 (en) Wiring board and method of manufacturing wiring board
JP2013089745A (ja) 多層プリント配線基板とその製造方法
JP4834157B2 (ja) 配線基板及びその製造方法
JP5010681B2 (ja) 配線基板及びその製造方法
JP5147843B2 (ja) 配線基板
JP2007194516A (ja) 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法
JP5111500B2 (ja) 配線基板
JP5111499B2 (ja) 配線基板
JP2004253774A (ja) 電子部品埋込み用の窪みを備える多層プリント配線板およびその製造方法
JP2005243791A (ja) 配線基板およびその製造方法
CN116939950A (zh) 在内部铜焊盘上设有阻焊层的电路板

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110922

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees