KR20110121616A - 배선판용 수지 조성물, 배선판용 수지 시트, 복합체, 복합체의 제조 방법 및 반도체 장치 - Google Patents

배선판용 수지 조성물, 배선판용 수지 시트, 복합체, 복합체의 제조 방법 및 반도체 장치 Download PDF

Info

Publication number
KR20110121616A
KR20110121616A KR1020117018889A KR20117018889A KR20110121616A KR 20110121616 A KR20110121616 A KR 20110121616A KR 1020117018889 A KR1020117018889 A KR 1020117018889A KR 20117018889 A KR20117018889 A KR 20117018889A KR 20110121616 A KR20110121616 A KR 20110121616A
Authority
KR
South Korea
Prior art keywords
resin
resin layer
layer
less
composite
Prior art date
Application number
KR1020117018889A
Other languages
English (en)
Inventor
유카 이토
겐이치 가네다
야스아키 미츠이
이지 오노즈카
노리유키 오히가시
히데키 하라
Original Assignee
스미토모 베이클리트 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모 베이클리트 컴퍼니 리미티드 filed Critical 스미토모 베이클리트 컴퍼니 리미티드
Publication of KR20110121616A publication Critical patent/KR20110121616A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0209Inorganic, non-metallic particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/281Applying non-metallic protective coatings by means of a preformed insulating foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

복합체의 수지층에 형성된 고밀착, 고신뢰성, 고주파 대응의 미세 배선 또는 비아를 갖는 복합체, 복합체의 제조방법 및 반도체 장치, 및, 이러한 복합체를 제공할 수 있는 수지 조성물 및 수지 시트를 제공한다. 수지층과 도체층을 포함하는 복합체에 있어서, 상기 수지층 표면에 최대폭이 1㎛ 이상, 10㎛ 이하인 홈과 상기 홈 내부에 도체층을 가지고, 상기 도체층과 접하는 상기 수지층 표면의 산술 평균 거칠기(Ra)가 0.05㎛ 이상, 0.45㎛ 이하이고, 및/또는 상기 수지층에 직경이 1㎛ 이상, 25㎛ 이하인 비아홀과 상기 비아홀 내부에 도체층을 가지고, 상기 비아홀 내부의 수지층 표면의 산술 평균 거칠기(Ra)가 0.05㎛ 이상, 0.45㎛ 이하인 것을 특징으로 한다. 무기 충전재와 열경화성 수지를 포함하는 수지 조성물에 있어서, 상기 무기 충전재는 2㎛ 초과의 조립이 500 ppm 이하인 것을 특징으로 하는 수지 조성물 및 상기 수지 조성물로 이루어진 수지층을 기재에 형성하여 이루어지는 수지 시트이다.

Description

배선판용 수지 조성물, 배선판용 수지 시트, 복합체, 복합체의 제조 방법 및 반도체 장치{RESIN COMPOSITION FOR WIRING BOARD, RESIN SHEET FOR WIRING BOARD, COMPOSITE BODY, METHOD FOR PRODUCING COMPOSITE BODY, AND SEMICONDUCTOR DEVICE}
본 발명은 배선판용 수지 조성물, 배선판용 수지 시트, 배선에 이용되는 복합체, 복합체의 제조 방법 및 반도체 장치에 관한 것이다.
최근, 전자기기의 고기능화, 경량화, 소형화, 박형화가 요구됨에 따라, 전자 부품의 고밀도 집적화, 고밀도 실장화가 진행되고 있다. 이러한 전자기기에 사용되는 프린트 배선판의 회로 배선은 고밀도화되는 경향에 있고, 빌드업된 다층 배선 구조가 채용되고 있다.
회로 배선 패턴을 형성하는 방법으로서 일반적으로는 구리박을 에칭하는 수법(감색법, subtractive process)이 있다. 감색법으로 형성되는 회로 두께는 사용하는 구리박의 두께로 규정된다는 특징이 있고, 회로폭의 정밀도는 에칭액의 반응 특성 및 사용하는 에칭 장치의 성능에 의존한다. 따라서, 감색법은 극박(ultrathin) 금속박을 이용하는 일부의 용도를 제외하면, 일반적으로는 고밀도화에 부적합하다.
한편, 빌드업 기판이나 다층 배선판의 제조에 일반적으로 적용되고 있는 공법으로 세미 어디티브(semi additive)법이 있다. 이 공법에서는, 수지 표면을 디스미어(desmear) 처리하여 표면을 조화(粗化)하며, 팔라듐 촉매를 이용한 무전해 구리 도금층을 표면에 형성하고, 나아가 상기 구리 도금층 상에 감광성 레지스트를 형성하며, 노광·현상 공정를 거쳐서 패터닝을 실시한 후, 전해 구리 도금으로 회로 패턴을 형성하며, 마지막으로 레지스트를 박리하여 무전해 구리 도금층을 플래쉬 에칭으로 제거하여 미세 배선을 형성하는 방법이다 (예를 들면, 특허 문헌 1 참조). 이 방법으로 미세 배선을 형성하는 경우, 레지스트의 노광·현상 정밀도나 배선 사이의 팔라듐 촉매 잔사에 의한 도금 이상 석출 등의 문제가 있고, 회로폭/회로간폭(回路間幅)(L/S)이 10㎛/10㎛ 이하로 미세 배선을 형성하는 것은 곤란하다.
또한, 감색법 및 세미 애더티브법에서는 수지층 표면에 철형의 배선이 형성된다. 빌드업 기판이나 다층 배선판에 있어서, 후속 공정에 수지층을 적층하는 공정이 포함되지만, 수지 조성에 의해서는 수지의 매입성의 문제가 발생하고, 특히 회로폭/회로간폭(L/S)이 10㎛/10㎛ 이하인 미세 배선 영역에서는, 수지의 매입성이 나빠지면 절연 신뢰성을 확보하는 것이 곤란해진다.
또한, 스크라이브, 플라스마, 또는 레이저 등에 의해서 수지층에 홈을 형성하고, 수지 표면을 디스미어 처리하여 표면을 조화하여, 팔라듐 촉매를 이용한 무전해 구리 도금층을 표면에 형성 후, 전해 구리 도금으로 도체를 형성하고, 마지막으로 홈 부분 이외의 도체 도금을 에칭으로 제거하여 회로를 형성하는 방법이 있다(예를 들면, 특허 문헌 2, 3 참조).
또한 수지층을 통하여 회로 배선층 사이를 접속하는 방법으로서는, 예를 들면 수지층에 층간 접속용 비아를 형성하는 방법이 있다 (예를 들면, 특허 문헌 4 참조). 비아를 형성하기 위하여, 탄산가스 레이저, YAG 레이저, 엑시머 레이저 등의 레이저를 수지층에 조사하여 개구한 후, 도전성 수지의 충전 또는 도금에 의해 회로 배선층 사이를 접속한다.
일본 특개평8-64930호 공보 일본 특개평10-4253호 공보 일본 특개2006-41029호 공보 일본 특개2008-274210호 공보
스크라이브, 플라스마, 또는 레이저 등에 의해서 수지층에 홈을 형성하고, 회로를 형성하는 방법의 경우, 수지층의 홈 측벽면의 요철이 커지기 때문에 홈을 형성할 때의 정밀도에 문제가 있고, 회로폭/회로간폭(L/S)이 10㎛/10㎛ 이하인 미세 배선을 형성하는 것이 어렵다는 것을 알 수 있었다. 또한, 레이저로 비아홀을 형성하는 경우, 수지층 내의 무기 충전재의 영향이나 수지의 레이저 파장의 흡수성으로부터, 비아 내부의 수지면의 요철이 커지기 때문에 비아를 형성할 때의 정밀도에 문제가 있어, 20㎛ 이하의 비아를 형성하는 것이 어렵다는 것을 알 수 있었다.
본 발명은 상기 문제에 착안하여, 복합체의 수지층 표면에 형성된 고밀착, 고신뢰성, 고주파 대응의 미세 배선을 가지는 복합체, 복합체의 수지층에 형성된 비아 및 고밀도, 고신뢰성, 고주파 대응의 비아를 가지는 복합체 및 이러한 복합체의 제조 방법, 및 상기 복합체를 이용한 반도체 장치를 제공하는 것이다.
또한, 본 발명은 배선판의 절연층에 이용했을 경우, 레이저 가공에 의해, 회로폭/회로간폭(L/S)이 10㎛/10㎛ 이하인 미세 배선을 형성하기 위한 홈 가공성 또는, 미세한 비아의 가공성이 우수하고, 상기 절연층과 형성된 도체층의 밀착성이 높은 절연층을 형성하는 수지 조성물, 및 수지 시트를 제공한다.
이와 같은 목적은, 하기의 본 발명[1]∼[25]항에 의해 달성된다.
[1] 수지층과 도체층을 포함하는 복합체로서, 상기 수지층 표면에 최대폭이 1㎛ 이상, 10㎛ 이하인 홈과 상기 홈 내부에 도체층을 가지고, 상기 도체층과 접하는 상기 수지층 표면의 산술 평균 거칠기(Ra)가 0.05㎛ 이상, 0.45㎛ 이하인 것을 특징으로 하는 복합체.
[2] 수지층과 도체층을 포함하는 복합체로서, 상기 수지층에 직경이 1㎛ 이상, 25㎛ 이하인 비아홀과 상기 비아홀 내부에 도체층을 가지고, 상기 비아홀 내부의 수지층 표면의 산술 평균 거칠기(Ra)가 0.05㎛ 이상, 0.45㎛ 이하인 것을 특징으로 하는 복합체.
[3] 나아가, 상기 수지층 표면에 최대폭이 1㎛ 이상, 10㎛ 이하인 홈과 상기 홈 내부에 도체층을 가지고, 상기 도체층과 접하는 상기 수지층 표면의 산술 평균 거칠기(Ra)가 0.05㎛ 이상, 0.45㎛ 이하인 것을 특징으로 하는 [2]항에서 기재한 복합체.
[4] 상기 수지층이 무기 충전재를 포함하고, 상기 무기 충전재는 2㎛ 초과의 조립이 500 ppm 이하인 것을 특징으로 하는 [1] 내지 [3]항 중의 어느 한 항에서 기재한 복합체.
[5] 상기 무기 충전재의 평균 입경이 0.05㎛ 이상, 1.0㎛ 이하인 것을 특징으로 하는 [4]항에서 기재한 복합체.
[6] 상기 홈 내부의 도체층의 단면 형상이 사다리꼴 근사형(approximate trapezoidal shape), 반원형 또는 삼각형인 것을 특징으로 하는 [1] 내지 [5]항 중의 어느 한 항에서 기재한 복합체.
[7] 상기 비아홀의 단면 형상이 사다리꼴 근사형인 것을 특징으로 하는 [2] 내지 [6]항 중의 어느 한 항에서 기재한 복합체.
[8] 상기 복합체가 프린트 배선판, 반도체 소자, 및 메탈 코어 배선판 중에서 선택된 적어도 하나인 것을 특징으로 하는 [1] 내지 [7]항 중의 어느 한 항에서 기재한 복합체.
[9] 수지층과 도체층을 포함하는 복합체를 제조하는 방법으로서,
(A) 레이저 광에 의해서 수지층 표면에 내부 표면의 산술 평균 거칠기(Ra)가 0.05㎛ 이상, 0.45㎛ 이하인 홈을 형성하는 공정과,
(B) 무전해 도금에 의해서 상기 수지층 표면에 도체를 형성하는 공정과,
(C) 상기 도체의 일부를 제거함으로써, 상기 수지층의 상기 홈 부분에만 도체층을 형성하는 공정을 포함하는 것을 특징으로 하는 복합체의 제조 방법.
[10] 상기 공정(C)의 이후에,
(D) 상기 수지층과 상기 도체층 상에 다른 수지층을 형성하는 공정을 포함하는 것을 특징으로 하는 [9]항에서 기재한 복합체의 제조 방법.
[11] 수지층과 도체층을 포함하는 복합체를 제조하는 방법으로서,
(A) 레이저 광에 의해서 수지층에 내부 표면의 산술 평균 거칠기(Ra)가 0.05㎛ 이상, 0.45㎛ 이하인 비아홀을 형성하는 공정과,
(B) 무전해 도금에 의해서 상기 수지층 표면에 도체를 형성하는 공정과,
(C) 상기 도체의 일부를 제거함으로써, 상기 수지층의 비아홀 부분에만 도체층을 형성하는 공정을 포함하는 것을 특징으로 하는 복합체의 제조 방법.
[12] 상기 공정(A)가 레이저 광에 의해서 수지층에 내부 표면의 산술 평균 거칠기(Ra)가 0.05㎛ 이상, 0.45㎛ 이하인 비아홀과, 수지층 표면에 내부 표면의 산술 평균 거칠기(Ra)가 0.05㎛ 이상, 0.45㎛ 이하인 홈을 형성하는 공정이며, 한편, 상기 공정(C)가 상기 도체의 일부를 제거함으로써, 상기 수지층의 비아홀 및 상기 수지층 표면의 홈 부분에만 도체층을 형성하는 공정인 것을 특징으로 하는 [11]항에서 기재한 복합체의 제조 방법.
[13] 상기 공정(C)의 이후에,
(D) 상기 수지층과 상기 도체층 상에 다른 수지층을 형성하는 공정을 포함하는 것을 특징으로 하는 [11] 또는 [12]항에서 기재한 복합체의 제조 방법.
[14] 상기 공정(A)와 상기 공정(B)의 사이에, 플라스마 또는 약액에 의해서 디스미어하는 공정을 포함하는 것을 특징으로 하는 [9] 내지 [13]항 중의 어느 한 항에서 기재한 복합체의 제조 방법.
[15] 상기 공정(B)와 상기 공정(C)의 사이에, 전해 도금으로 거듭하여 도체를 형성하는 공정을 포함하는 것을 특징으로 하는 [9] 내지 [14]항 중의 어느 한 항에서 기재한 복합체의 제조 방법.
[16] 상기 레이저 광이 엑시머 레이저 또는 YAG 레이저인 것을 특징으로 하는 [9] 내지 [15]항 중의 어느 한 항에서 기재한 복합체의 제조 방법.
[17] 상기 공정(A)에 있어서, 상기 수지층에 무기 충전재가 포함되고, 상기 무기 충전재는 2㎛ 초과의 조립이 500 ppm 이하인 것을 특징으로 하는 [9] 내지 [16]항 중의 어느 한 항에서 기재한 복합체의 제조 방법.
[18] 상기 무기 충전재의 평균 입경이 0.05㎛ 이상, 1.0㎛ 이하인 것을 특징으로 하는 [17]항에서 기재한 복합체의 제조 방법.
[19] 상기 복합체가 프린트 배선판, 반도체 소자, 및 메탈 코어 배선판 중에서 선택되는 적어도 하나인 것을 특징으로 하는 [9] 내지 [18]항 중의 어느 한 항에서 기재한 복합체의 제조 방법.
[20] [1] 내지 [8]항 중의 어느 한 항에서 기재한 복합체가 프린트 배선판 또는 메탈 코어 배선판으로서, 상기 복합체에 반도체 소자를 탑재하여 이루어지는 것을 특징으로 하는 반도체 장치.
[21] 무기 충전재와 열경화성 수지를 포함하는 수지 조성물으로서, 상기 무기 충전재는 2㎛ 초과의 조립이 500 ppm 이하인 것을 특징으로 하는 배선판용 수지 조성물.
[22] 상기 무기 충전재의 평균 입경이 0.05㎛ 이상, 1.0㎛ 이하인 것을 특징으로 하는 [21]항에서 기재한 배선판용 수지 조성물.
[23] 상기 무기 충전재의 함유량이 수지 조성물 중의 10∼80 중량%인 것을 특징으로 하는 [21] 또는 [22]항에서 기재한 배선판용 수지 조성물.
[24] 상기 무기 충전재는 구상 실리카인 것을 특징으로 하는 [21] 내지 [23]항 중의 어느 한 항에서 기재한 배선판용 수지 조성물.
[25] [21] 내지 [24]항 중의 어느 한 항에서 기재한 수지 조성물로 이루어진 수지층을 기재상에 형성하여 이루어지는 것을 특징으로 하는 배선판용 수지 시트.
본 발명에 의하면, 복합체의 수지층 표면에 형성된 고밀착, 고신뢰성, 고주파 대응의 미세 배선을 가지는 복합체, 복합체의 수지층에 형성된 고밀도, 고신뢰성, 고주파 대응의 비아를 가지는 복합체 및 상기 복합체를 이용한 반도체 장치를 얻을 수 있다.
또한, 본 발명의 수지 조성물, 및 상기 수지 조성물을 이용하여 이루어지는 수지 시트는 배선판의 절연층에 이용하였을 경우, 레이저 가공에 의해 회로폭/회로간폭(L/S)이 10㎛/10㎛ 이하인 미세 배선이나 미세한 비아홀을 형성할 수 있고, 나아가 형성된 절연층과 도체층의 밀착성이 높다.
도 1은 본 발명에 관한 수지층과 도체층을 포함하는 복합체의 일례를 나타내는 모식적 단면도이다.
도 2는 본 발명에 관한 수지층과 도체층을 포함하는 복합체의 다른 일례를 나타내는 모식적 단면도이다.
도 3은 본 발명에 관한 수지층과 도체층을 포함하는 복합체의 또 다른 일례를 나타내는 모식적 단면도이다.
도 4는 본 발명의 수지 시트이다.
도 5a 내지 도 5f는 본 발명에 관한 수지층과 도체층을 포함하는 복합체를 제조하는 방법의 일례를 나타내는 모식도이다.
도 6a 내지 도 6f는 본 발명에 관한 수지층과 도체층을 포함하는 복합체를 제조하는 방법의 다른 일례를 나타내는 모식도이다.
도 7은 실시예 I-1에 있어서, 레이저에 의해 절연층에 홈을 형성하고, 무전해 도금·전해 도금으로 도체를 형성하는 단계에서의 단면 형상 사진이다.
도 8은 비교예 I-1에 있어서, 레이저에 의해 절연층에 홈을 형성하고, 무전해 도금·전해 도금으로 도체를 형성하는 단계에서의 단면 형상 사진이다.
본 발명의 제1 복합체는, 수지층과 도체층을 포함하는 복합체로서, 상기 수지층 표면에 최대폭이 1㎛ 이상, 10㎛ 이하인 홈과 상기 홈 내부에 도체층을 가지고, 상기 도체층과 접하는 상기 수지층 표면의 산술 평균 거칠기(Ra)가 0.05㎛ 이상, 0.45㎛ 이하인 것을 특징으로 한다.
또한, 본 발명의 제2 복합체는, 수지층과 도체층을 포함하는 복합체로서, 상기 수지층에 직경이 1㎛ 이상, 25㎛ 이하인 비아홀과 상기 비아홀 내부에 도체층을 가지고, 상기 비아홀 내부의 수지층 표면의 산술 평균 거칠기(Ra)가 0.05㎛ 이상, 0.45㎛ 이하인 것을 특징으로 한다.
또, 본 발명의 복합체의 제조 방법은, 수지층과 도체층을 포함하는 복합체를 제조하는 방법으로서, (A) 레이저 광에 의해서 수지층 표면에 내부 표면의 산술 평균 거칠기(Ra)가 0.05㎛ 이상, 0.45㎛ 이하인 홈 및/또는 수지층에 내부 표면의 산술 평균 거칠기(Ra)가 0.05㎛ 이상, 0.45㎛ 이하인 비아홀을 형성하는 공정과, (B) 무전해 도금에 의해서 상기 수지층 표면에 도체를 형성하는 공정과, (C) 상기 도체의 일부를 제거함으로써, 상기 수지층 표면의 홈 부분 및/또는 상기 수지층의 비아에만 도체층을 형성하는 공정을 포함하는 것을 특징으로 한다.
본 발명에 의하면, 도체층과 접촉하는 부분의 수지층의 표면 거칠기에 주목하여, 상기 수지층의 표면 거칠기를 특정한 값으로 함으로써, 미세 배선 및 미세 비아에 있어서, 도체층과 수지층의 밀착성을 확보하면서, 도체층의 표면 요철이 작게 되며, 1 GHz를 초과하는 고주파수 영역에 있어서, 그 표피 효과(skin effect)에 의한 전송 손실을 저감할 수 있다. 이에 의해, 복합체의 수지층 표면에 형성된 고밀착, 고신뢰성, 고주파 대응의 미세 배선 및/또는 복합체의 수지층에 형성된 고밀도, 고신뢰성, 고주파 대응의 비아를 가지는 복합체를 얻을 수 있다. 이하에서 본 발명의 복합체, 복합체의 제조 방법 및 반도체 장치, 및 배선판용 수지 조성물과 수지 시트의 자세한 내용에 대하여 설명한다.
우선, 본 발명의 복합체에 대해서 설명한다. 본 발명의 복합체는 수지층과 도체층을 포함하고, 배선판 등으로서 매우 적합하게 이용된다. 복합체로는 예를 들면, 기판상에 형성된 수지층과 도체층으로 이루어진 프린트 배선판, 프린트 배선판 상에 형성된 수지층(예를 들면, 빌드업층)과 도체층으로 이루어진 빌드업 다층 프린트 배선판, 금속 기판상에 형성된 수지층과 도체층으로 이루어진 메탈 코어 배선판, 및 웨이퍼 표면에 형성된 수지층과 도체층으로 이루어진 반도체 소자의 재배선 등을 들 수 있다.
도 1은 본 발명의 제1 복합체의 일례를 나타낸 것이다. 본 발명의 제1 복합체(100)는 기재(10)를 가지고 있어도 되고, 수지층(1)과 도체층(2)을 포함하는 복합체로서, 상기 수지층(1) 표면에 최대폭이 1㎛ 이상, 10㎛ 이하인 홈(3)과 상기 홈 내부에 도체층(2)를 가지며, 상기 도체층(2)과 접하는 상기 수지층 표면의 산술 평균 거칠기(Ra)가 0.05㎛ 이상, 0.45㎛ 이하이다. 여기서 도체층(2)은 도 1에서 51 및 61로 나타낸 바와 같이, 2 종류 이상의 도체층으로 이루어진 것일 수 있다. 또한, 홈의 폭이란 홈의 길이 방향에 직교하는 방향의 단면에 있어서 상부의 길이를 의미한다.
통상, 상기 수지층 표면의 홈 내부에 있는 도체층의 최대폭은 상기 홈의 최대폭과 같다. 본 발명의 제1 복합체의 양태에 있어서, 상기 수지층 표면의 홈 및 도체층의 최대폭은 1㎛ 이상, 10㎛ 이하이다. 이에 의해, 복합체의 고밀도화, 고실장화, 미세 배선화가 가능하게 된다. 또한, 특별히 한정되는 것은 아니지만, 상기 수지층 표면의 홈 및 도체층의 최대폭은 8㎛ 이하인 것이 보다 바람직하고, 6㎛ 이하인 것이 더욱 바람직하고, 4㎛ 이하인 것이 특히 바람직하다. 이에 의해 고밀도화, 고실장화의 작용을 효과적으로 발현시킬 수 있다.
또한, 상기 수지층 표면의 홈의 깊이는 1㎛ 이상, 20㎛ 이하인 것이 바람직하다.
본 발명에 있어서, 상기 도체층(2)에 접하는 홈 내부의 상기 수지층 표면의 산술 평균 거칠기(Ra)는 0.05㎛ 이상, 0.45㎛ 이하이다. 도체층과 접하는 홈 내부의 수지층 표면의 산술 평균 거칠기(Ra)는 홈 내부의 도체층 표면의 산술 평균 거칠기(Ra)에 반영된다. 수지층의 홈 내부의 표면 요철이 최적화됨에 따라, 수지층과 도체층의 밀착성을 확보하면서, 도체층의 표면 요철이 작아지고, 1 GHz를 초과하는 고주파수 영역에 있어서, 그 표피 효과에 의한 전송 손실을 저감할 수 있어서 고주파 대응의 미세 배선을 형성할 수 있다. 고주파 신호는 도체 회로의 표면을 통해 전달되지만, 도체층의 표면 요철이 너무 크면, 전송 거리가 성장하기 때문에, 전달이 늦어지거나 전파중의 손실이 커져 버린다. 또한, 특별히 한정되는 것은 아니지만, 산술 평균 거칠기(Ra)는 0.05㎛ 이상, 0.30㎛ 이하인 것이 보다 바람직하고, 0.1㎛ 이상, 0.25㎛ 이하인 것이 특히 바람직하다. 이에 의해 고주파수 영역에 있어서의 전송 손실의 저감 작용을 효과적으로 발현시킬 수 있다.
산술 평균 거칠기(Ra)가 상기 하한값 미만인 경우, 솔더 내열 시험, 냉열 사이클 시험 등에 있어서, 도체층의 박리가 발생할 우려가 있고, 상기 상한값을 초과하는 경우, 고속 신호 전달에 지장을 초래하여 전기적 신뢰성을 해칠 우려가 있다.
또한, 본 발명에 있어서, 산술 평균 거칠기(Ra)는 JIS B0601로 정의되어 있다. 수지층에 형성된 홈 표면의 산술 평균 거칠기(Ra)의 측정은 JIS B0601에 준거하여 실시할 수 있고, 예를 들면 Veeco 사제 WYKO NT1100를 이용하여 측정할 수도 있다.
또한, 본 발명에 있어서, 상기 도체층(2)과 접하는 홈 내부의 상기 수지층 표면의 10점 평균 거칠기(Rz)는 6.0㎛ 이하인 것이 바람직하고, 4.0㎛ 이하인 것이 더욱 바람직하다. 도체층과 접하는 홈 내부의 수지층 표면의 10점 평균 거칠기(Rz)는 홈 내부의 도체층 표면의 10점 평균 거칠기(Rz)에 반영된다. 10점 평균 거칠기(Rz)는 측정길이를 따라, 최고 높이로부터 얻어지는 5점의 평균과 최고 깊이로부터 얻어지는 5점의 평균의 합이기 때문에, 홈 내부의 도체층 표면의 최대 볼록부의 평가를 할 수 있다. 10점 평균 거칠기(Rz)가 너무 크면, 도체층의 최대 볼록부의 영향으로, 미세 배선 사이의 거리가 현저하게 짧아지는 부분이 발생하여 절연에 불리하게 되며, 신뢰성이 저하될 우려가 있다. 10점 평균 거칠기(Rz)는 4.0㎛ 이하인 것이 더욱 바람직하다. 이에 의해 미세 배선의 신뢰성을 효과적으로 발현시킬 수 있다.
또한, 본 발명에 있어서, 10점 평균 거칠기(Rz)는 JIS B0601로 정의되고 있는 것이다. 수지층에 형성된 홈 표면의 10점 평균 거칠기(Rz)의 측정은 JIS B0601에 준거하여 실시할 수 있고, 예를 들면 Veeco 사제 WYKO NT1100를 이용하여 측정할 수도 있다.
또한, 본 발명의 복합체에서 상기 수지층 표면의 홈의 단면 형상 및 상기 홈 내부에 가지는 도체층의 단면 형상은 사다리꼴 근사형, 반원형 또는 삼각형인 것이 바람직하다. 이에 의하여, 신호 응답성이 뛰어난 미세 배선 형성이 가능해진다.
상기 홈 내부에 있는 도체층으로는, 도체라면 특별히 한정되지 않고, 도금에 의해 형성되는 것이 바람직하다. 도체층으로는, 예를 들면, 구리 또는 니켈 등의 금속을 포함하는 것이 바람직하다.
도 2는 본 발명의 제2 복합체의 일례를 나타낸 것이다.본 발명의 제2 복합체(101)는 도체층(11) 부착된 기재(10)을 가지고 있어도 된다. 수지층(1)과 도체층(2)을 포함하는 복합체로서, 상기 수지층(1)에 직경이 1㎛ 이상, 25㎛ 이하인 비아홀(4)과 상기 비아홀 내부에 도체층(2)를 가지고, 상기 비아홀 내부의 수지층 표면의 산술 평균 거칠기(Ra)가 0.05㎛ 이상, 0.45㎛ 이하이다. 여기서 도체층(2)은 도 2에서 52 및 62로 나타낸 바와 같이, 2 종류 이상의 도체층으로 이루어진 것이어도 된다.
본 발명의 제2 복합체의 양태에 있어서, 비아홀의 직경은 1㎛ 이상, 25㎛ 이하이다. 이에 의해, 복합체의 고밀도화, 고실장화, 미세 배선화가 가능해진다. 또한, 특별히 한정되는 것은 아니지만, 비아의 직경은 20㎛ 이하가 바람직하고, 18㎛ 이하인 것이 더욱 바람직하고, 15㎛ 이하인 것이 특히 바람직하다. 이에 의해, 고밀도화, 고실장화, 미세 배선화의 작용을 효과적으로 발현시킬 수 있다.
비아홀의 직경이 상기 하한값 미만인 경우, 레이저 광으로 수지층에 비아홀을 형성할 수 없는 부분이 발생하거나 접속 불량이 생기고, 도금액의 순환이 악화되어 도금에 의한 도체 형성을 할 수 없게 되는 경우가 있고, 회로 배선층 사이를 접속하지 못할 우려가 있다. 또한, 솔더 내열시험, 냉열 사이클 시험 등에 있어서, 비아홀 내부의 도체층과 수지의 계면에서 박리가 발생할 우려가 있다. 또한, 상기 상한값을 초과하는 경우, 레이저 광으로 비아홀을 형성했을 때 비아 형상이 찌그러지거나 수지에 크랙이 들어가거나, 수지에 열이 과하게 가해짐에 따라 비아홀 사이의 절연 신뢰성이 저하될 우려가 있다. 또한, 복합체의 고밀도화, 고실장화, 미세 배선화가 곤란하게 된다.
본 발명의 제2 복합체의 양태에 있어서, 상기 도체층(2)로 접하는 비아홀 내부의 수지층 표면의 산술 평균 거칠기(Ra)가 0.05㎛ 이상, 0.45㎛ 이하이다. 수지층의 비아홀 내부의 요철이 최적화됨에 따라, 수지층과 도체층의 밀착성을 확보하면서, 비아홀 내부의 수지층 표면의 요철이 작아지고, 1 GHz를 초과하는 고주파수 영역에 있어서, 그 표피 효과에 의한 전송 손실을 저감할 수 있고, 비아홀 내부의 도금 첨부 불량이나 층간 접속 불량을 저감할 수 있다. 또한, 특별히 한정되는 것은 아니지만, 산술 평균 거칠기(Ra)는 0.05㎛ 이상, 0.30㎛ 이하인 것이 보다 바람직하고, 0.1㎛ 이상, 0.25㎛ 이하인 것이 특히 바람직하다. 이에 의해 고주파수 영역에 있어서의 전송 손실의 저감 또는 비아홀 내부의 도금 첨부 불량이나 층간 접속 불량을 저감하는 작용을 효과적으로 발현시킬 수 있다.
비아 내부의 수지 표면의 산술 평균 거칠기(Ra)가 상기 하한값 미만인 경우, 솔더 내열시험, 냉열 사이클 시험 등에 있어서, 비아의 도체와 수지의 계면에서 박리가 발생할 우려가 있고, 상기 상한값을 초과하는 경우, 고속 신호 전달에 지장을 초래하여 전기적 신뢰성을 해칠 우려가 있고, 또한 비아홀 내부의 도금 첨부 불량이나 층간 접속 불량이 발생할 우려가 있다.
또한, 본 발명의 복합체에서 비아홀의 단면 형상은 사다리꼴 근사형인 것이 바람직하다. 이에 의해, 신호 응답성이나 접속 신뢰성, 도금 첨부성이 뛰어난 비아를 형성하는 것이 가능해진다.
또한, 상기 비아홀 내부에 있는 도체층으로는, 도체라면 특별히 한정되지 않고, 도금에 의해 형성되는 것이 바람직하다. 도체층으로는, 예를 들면, 구리 또는 니켈 등의 금속을 포함하는 것이 바람직하다.
본 발명의 제2 복합체에 있어서도, 상기 수지층 표면에 존재하는 도체층의 최대폭은 1㎛ 이상, 10㎛ 이하인 것이 바람직하다. 이에 의해, 복합체의 고밀도화, 고실장화가 가능하게 된다. 또한, 특별히 한정되는 것은 아니지만, 도체층의 최대폭은 8㎛ 이하인 것이 보다 바람직하고, 6㎛ 이하인 것이 더욱 바람직하고, 4㎛ 이하인 것이 특히 바람직하다. 이에 의해 고밀도화, 고실장화의 작용을 효과적으로 발현시킬 수 있다.
나아가, 본 발명의 제2 복합체에 있어서도, 상기 수지층 표면에 최대폭이 1㎛ 이상, 10㎛ 이하의 홈과 상기 홈 내부에 도체층을 가지고, 상기 도체층과 접하는 상기 수지층 표면의 산술 평균 거칠기(Ra)가 0.05㎛ 이상, 0.45㎛ 이하인 것이 바람직하다. 이와 같은 복합체의 예를 도 3에 나타내었다. 본 발명의 제2 복합체(102)는 도체층(11)이 부착된 기재(10)을 가지고 있어도 된다. 수지층(1)과 도체층(2)를 포함하는 복합체로서 상기 수지층(1)에 직경이 1㎛ 이상, 25㎛ 이하의 비아홀(4)과 상기 비아홀 내부에 도체층(2)을 가지고, 상기 비아홀 내부의 수지층 표면의 산술 평균 거칠기(Ra)가 0.05㎛ 이상, 0.45㎛ 이하이다. 또한, 상기 수지층(1) 표면에 최대폭이 1㎛ 이상, 10㎛ 이하의 홈(3)과 상기 홈 내부에 도체층(2)을 가지고, 상기 도체층(2)과 접하는 상기 수지층 표면의 산술 평균 거칠기(Ra)가 0.05㎛ 이상, 0.45㎛ 이하이다.
제2 복합체에 있어서, 이와 같은 수지층 표면의 홈 및 홈 내부의 도체층을 가지는 경우에, 제1 복합체에 대해 설명한 수지층 표면의 홈 및 홈 내부의 도체층과 동일한 것으로 할 수 있다.
상기 수지층의 두께는 특별히 한정되는 것은 아니지만, 1㎛ 이상, 60㎛ 이하가 바람직하고, 특히 5㎛ 이상, 40㎛ 이하가 바람직하다. 수지층의 두께는 절연 신뢰성을 향상시키는데 있어서 상기 하한값 이상이 바람직하고, 다층 프린트 배선판의 박막화를 달성하는데 있어서 상기 상한값 이하가 바람직하다. 이에 의하여, 프린트 배선판을 제조할 때에, 내층 회로 기판의 도체층의 요철이 충전된 절연층을 성형할 수 있으며, 바람직한 절연층의 두께를 확보할 수 있다.
다음으로, 수지층으로 이용되는 수지 조성물에 대해서 설명한다. 수지층 형성용 수지 조성물은 열경화성 수지를 포함하는 것이 바람직하다. 즉, 본 발명의 복합체에 있어서, 상기 홈 또는 상기 비아홀을 가지는 수지층은 열경화성 수지를 포함하는 수지 조성물의 경화물로 구성되어 있는 것이 바람직하다. 열경화성 수지의 경화물을 포함함으로써 수지층의 내열성을 향상시킬 수 있다.
열경화성 수지로는, 예를 들면 페놀 노볼락 수지, 크레졸 노볼락 수지, 비스페놀A 노볼락 수지 등의 노볼락형 페놀 수지, 미변성 레졸 페놀수지, 동유, 아마니유, 호두유 등으로 변성한 기름 변성 레졸 페놀 수지 등의 레졸형 페놀 수지, 비페닐 아랄킬형 페놀 수지 등의 페놀 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 E형 에폭시 수지, 비스페놀 S형 에폭시 수지, 비스페놀 Z형 에폭시 수지, 비스페놀 P형 에폭시 수지, 비스페놀 M형 에폭시 수지 등의 비스페놀형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락 에폭시 수지 등의 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 비페닐 아랄킬형 에폭시 수지, 아릴 알킬렌형 에폭시 수지, 나프탈렌형 에폭시 수지, 안트라센형 에폭시 수지, 페녹시형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 노르보넨형 에폭시 수지, 아다만탄형 에폭시 수지, 플루오렌형 에폭시 수지 등의 에폭시 수지, 우레아(요소) 수지, 멜라민 수지 등의 트리아진 고리를 갖는 수지, 불포화 폴리에스테르 수지, 비스말레이미드 수지, 폴리이미드 수지, 폴리 아미드이미드 수지, 폴리우레탄 수지, 디알릴 프탈레이트 수지, 실리콘 수지, 벤즈옥사진 고리를 갖는 수지, 트리아진 수지, 벤조시클로부텐 수지, 시아네이트 수지 등을 들 수 있다. 이 중에서도, 에폭시 수지, 페놀 수지, 시아네이트 수지 및 벤조시클로부텐 수지 중에서 선택되는 1종 이상의 수지를 포함하는 것이 바람직하고, 에폭시 수지와 페놀 수지 및/또는 시아네이트 수지를 포함하는 것이 바람직하고, 특히 시아네이트 수지를 포함하는 것이 바람직하다. 이에 의해, 수지층의 열팽창 계수를 작게 할 수 있다. 나아가 시아네이트 수지를 포함하면, 수지층의 전기 특성(저유전율, 저유전 탄젠트), 기계적 강도, 레이저 가공성, 특히 엑시머 레이저 또는 YAG 레이저 가공성 등에 있어서도 뛰어나다.
시아네이트 수지로는, 구체적으로는 노볼락형 시아네이트 수지, 비스페놀 A형 시아네이트 수지, 비스페놀 E형 시아네이트 수지, 테트라메틸 비스페놀 F형 시아네이트 수지 등의 비스페놀형 시아네이트 수지, 나프톨 아랄킬형 시아네이트 수지, 비페닐 아랄킬형 시아네이트 수지, 디시클로펜타디엔형 시아네이트 수지 등을 들 수 있다. 이 중에서도 노볼락형 시아네이트 수지가 바람직하다. 노볼락형 시아네이트 수지는 수지층의 열팽창 계수를 작게 할 수 있어 수지층의 기계적 강도, 전기 특성(저유전율, 저유전 탄젠트)에 있어서도 뛰어나다. 또한, 나프톨 아랄킬형 시아네이트 수지, 비페닐 아랄킬형 시아네이트 수지도 저선팽창, 저흡수성, 기계적 강도가 뛰어나기 때문에 바람직하게 사용할 수 있다.
시아네이트 수지의 중량 평균 분자량은 특별히 한정되는 것은 아니지만, 중량 평균 분자량 500∼4,500이 바람직하고, 특히 600∼3,000이 바람직하다. 중량 평균 분자량이 상기 하한값 미만인 경우 수지층을 구성하는 경화물의 기계적 강도가 저하될 수 있고, 나아가 수지층을 제작하는 경우에 점착성이 생겨 수지의 전사가 발생할 수 있다. 또한, 중량 평균 분자량이 상기 상한값을 초과하면 경화 반응이 빨라지고, 기판(특히 회로 기판)을 제조하는 경우에 성형 불량이 생기거나 층간 박리 강도(peel strength)가 저하될 수 있다. 한편, 시아네이트 수지 등의 중량 평균 분자량은, 예를 들면 GPC(겔 흡수 크로마트그라피, 표준 물질:폴리스티렌 환산)로 측정할 수 있다.
또한, 특별히 한정되는 것은 아니지만, 시아네이트 수지는 그 유도체도 포함하고, 1 종류를 단독으로 이용할 수 있고, 다른 중량 평균 분자량을 가지는 2 종류 이상을 병용하거나, 1 종류 또는 2 종류 이상과 이들의 프리폴리머를 병용할 수도 있다.
시아네이트 수지의 함유량은 특별히 한정되는 것은 아니지만, 수지 조성물 전체의 5∼50 중량%가 바람직하고, 특히 10∼30 중량%가 바람직하다. 함유량이 상기 하한값 미만인 경우 열경화성 수지 조성물의 반응성, 및 저열팽창성이 저하되거나 얻어지는 제품의 내열성이 저하되는 경우가 있고, 상기 상한값을 초과하는 경우 내습성이 저하되는 경우가 있다.
열경화성 수지로서 시아네이트 수지(특히, 노볼락형 시아네이트 수지)를 이용하는 경우에는, 에폭시 수지(실질적으로 할로겐 원자를 포함하지 않는다.)를 병용하는 것이 바람직하다.
상기 에폭시 수지로서는, 예를 들면 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 E형 에폭시 수지, 비스페놀 S형 에폭시 수지, 비스페놀 Z형 에폭시 수지, 비스페놀 P형 에폭시 수지, 비스페놀 M형 에폭시 수지 등의 비스페놀형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락 에폭시 수지 등의 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 크실릴렌형 에폭시 수지, 비페닐 아랄킬형 에폭시 수지 등의 아릴 알킬렌형 에폭시 수지, 나프탈렌형 에폭시 수지, 나프톨 아랄킬형 에폭시 수지, 안트라센형 에폭시 수지, 페녹시형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 노르보넨형 에폭시 수지, 아다만탄형 에폭시 수지, 플루오렌형 에폭시 수지 등을 들 수 있다. 에폭시 수지로서 이 중에서 1 종류를 단독으로 이용할 수도 있고, 다른 중량 평균 분자량을 가지는 2 종류 이상을 병용하거나, 1 종류 또는 2 종류 이상과 이들의 프리폴리머를 병용할 수도 있다.
이들 에폭시 수지 중에서도 특히 아릴 알킬렌형 에폭시 수지가 바람직하다. 아릴 알킬렌형 에폭시 수지를 이용함으로써, 흡습 솔더 내열성 및 난연성을 향상시킬 수 있다. 아릴 알킬렌형 에폭시 수지란, 반복 단위 중에 하나 이상의 아릴 알킬렌기를 가지는 에폭시 수지를 말한다. 예를 들면 크실릴렌형 에폭시 수지, 안트라센형 에폭시 수지, 비페닐 디메틸렌형 에폭시 수지, 나프탈렌 디메틸렌형 에폭시 수지, 나프탈렌 변성 크레졸 노볼락 에폭시 수지 등을 들 수 있다. 이 중에서도 비페닐 디메틸렌형 에폭시 수지, 나프탈렌 변성 크레졸 노볼락 에폭시 수지, 안트라센형 에폭시 수지, 나프탈렌 디메틸렌형 에폭시 수지가 바람직하다. 또한, 나프톨 아랄킬형 에폭시 수지도 저선팽창, 저흡수성, 기계적 강도가 뛰어나기 때문에 바람직하게 사용할 수 있다.
에폭시 수지의 함유량은 특별히 한정되는 것은 아니지만, 수지 조성물 전체의 1∼55 중량%가 바람직하고, 특히 5∼40 중량%가 바람직하다. 함유량이 상기 하한값 미만인 경우 시아네이트 수지의 반응성이 저하되거나 얻어지는 제품의 내습성이 저하될 수 있고, 상기 상한값을 초과하는 경우 저열팽창성, 내열성이 저하될 ㅅ수 있다.
에폭시 수지의 중량 평균 분자량은 특별히 한정되는 것은 아니지만, 중량 평균 분자량 500∼20,000이 바람직하고, 특히 800∼15,000이 바람직하다. 중량 평균 분자량이 상기 하한값 미만인 경우 수지층의 표면에 점착성이 발생하는 경우가 있고, 상기 상한값을 초과하는 경우 솔더 내열성이 저하하는 경우가 있다. 중량 평균 분자량을 상기 범위로 함으로써, 이러한 특성의 균형을 뛰어나게 할 수 있다. 에폭시 수지의 중량 평균 분자량은 예를 들면, GPC로 측정할 수 있다.
상기 열경화성 수지는 1종 또는 2종 이상 조합하여 이용할 수 있다. 통상은 경화제를 조합하여 열경화성 수지로서 이용한다. 상기 열경화성 수지의 함유량은 특별히 한정되는 것은 아니지만, 수지층 형성용 수지 조성물 내의 20∼90 중량%, 30∼80 중량%가 더욱 바람직하고, 40∼70 중량%가 특히 바람직하다. 함유량이 하한값 미만인 경우 수지층을 형성하는 것이 곤란해질 수 있고, 상한값을 초과하는 경우 수지층의 강도가 저하될 수 있다.
본 발명의 프린트 배선판의 수지층(내지, 수지층 형성용 수지 조성물)은 무기 충전재를 포함할 수 있다. 수지층이 무기 충전재를 포함하는 경우에는 저열팽창, 고탄성, 저흡수가 되기 때문에, 실장 신뢰성, 휨(warpage) 상태량이 향상한다는 점에서 바람직하다.
상기 무기 충전재는 2㎛ 초과의 조립이 500 ppm 이하인 것이, 배선판의 절연층으로 이용했을 경우에, 레이저 가공에 의한 회로폭/회로간폭(L/S)이 10㎛/10㎛ 이하인 미세 배선 형성을 위한 홈 가공성이나, 미세한 비아의 가공성이 뛰어나고, 형성된 절연층과 형성된 도체 회로와의 밀착성이 뛰어나다는 점에서 바람직하다. 상기 무기 충전재는 2㎛ 초과의 조립이 300 ppm 이하인 것이 더욱 바람직하고, 2㎛ 초과의 조립이 5 ppm 이하인 것이 특히 바람직하다.
또한, 2㎛ 초과의 조립이 500 ppm 이하인 무기 충전재를 얻는 방법은 특별히 한정되지 않는다. 예를 들면, 2㎛ 초과의 조립을 제거하는 방법으로서 유기 용제 및/또는 수(水) 중의 슬러리 상태로, 평균 입경의 10배 이상의 가는 구멍 지름 필터로 조립을 몇 차례 제거하고, 이후에 2㎛의 가는 구멍 지름 필터로 2㎛ 초과인 조립 제거를 반복하여 실시함으로써 얻을 수 있다.
상기 무기 충전재의 조립 입경 및 함유량의 측정은 입자 화상 해석 장치(시스멕스 사제 FPIA-3000S)에 의해 측정할 수 있다. 무기 충전재를 물 또는 유기 용제 내에서 초음파에 의해 분산시켜 얻어진 화상으로부터, 2㎛ 초과의 무기 충전재의 개수를 산출하여 측정할 수 있다. 구체적으로는, 무기 충전재의 2㎛ 초과의 원상당 지름(equivalent circle diameter)을 갖는 입자수와 해석 총입자수로 함유량은 규정된다.
그 중에서도, 상기 무기 충전재의 최대 입경으로는 2.0㎛ 이하인 것이 바람직하다. 이에 의해, 상기 특정한 수지층의 표면 거칠기을 실현하기 쉬워지고, 절연 신뢰성이 높고, 신호 응답성이 뛰어난 미세 배선 형성이 가능해진다. 또한, 특별히 한정되는 것은 아니지만, 무기 충전재의 최대 입경은 1.8㎛ 이하가 보다 바람직하고, 1.5㎛ 이하가 특히 바람직하다. 이에 의해 절연 신뢰성, 신호 응답성, 비아 또는 홈 내의 도금 첨부성이나 층간 접속 신뢰성을 높이는 작용을 효과적으로 발현시킬 수 있다.
또한, 상기 무기 충전재의 평균 입경으로서는 0.05㎛ 이상, 1.0㎛ 이하인 것이 바람직하다. 이에 의해, 절연 신뢰성이 높고, 신호 응답성이 뛰어난 미세 배선 형성을 실현하기 쉬워진다. 또한, 무기 충전재의 평균 입경이 상기 범위인 경우에, 레이저 가공에 의해, 회로폭/회로간폭(L/S)이 10㎛/10㎛ 이하인 미세 배선을 형성하기 위한 홈 가공성 또는, 미세한 비아 가공성이 뛰어나게 되고, 상기 특정한 수지층의 표면 거칠기를 실현하기 용이하다. 무기 충전재의 평균 입경은 0.05㎛ 이상, 0.60㎛ 이하가 바람직하고, 0.05㎛ 이상, 0.50㎛ 이하가 보다 바람직하고, 0.05㎛ 이상, 0.40㎛ 이하가 특히 바람직하다. 이에 의해 절연 신뢰성, 신호 응답성, 비아 또는 홈 내의 도금 첨부성이나 층간 접속 신뢰성을 높이는 작용을 효과적으로 발현시킬 수 있다.
무기 충전재의 평균 입자 지름의 측정은, 예를 들면 레이저 회절 산란법에 의해 측정할 수 있다. 무기 충전재를 수중에서 초음파에 의해 분산시켜, 레이저 회절식 입도 분포 측정 장치(HORIBA제, LA-500)에 의해, 무기 충전재의 입도 분포를 체적 기준으로 작성하고, 그 중앙 직경(median diameter)을 평균 입자 지름으로 함으로써 측정할 수 있다. 구체적으로는, 무기 충전재의 평균 입자 지름은 D50로 규정된다.
상기 무기 충전재의 2㎛ 초과의 조립량이 상기 상한값를 초과하면, 무기 충전재가 레이저 가공을 저해하고, 수지층에 홈을 형성할 수 없는 부분이 생기거나 비아 형상이 찌그러지게 되고 또는 수지에 크랙이 들어갈 우려가 있으며, 조립 필러의 탈락에 의한 절연 신뢰성 도금 첨부성이 저하될 우려가 있다. 또한, 레이저 광으로 비아 또는 홈을 형성하는 시간이 길어지기 때문에, 작업성이 저하될 가능성이 발생한다. 또한, 레이저 가공 이후에 홈 측벽면에 잔류하는 무기 충전재에 의해, 도금 후의 도체층의 표면 요철이 커진다. 이에 의해, 배선이나 비아 형상의 정밀도가 나빠지고, 고밀도 프린트 배선판에 대하여는 절연 신뢰성을 해치는 경우가 있다. 또한 1 GHz를 초과하는 고주파수 영역에 있어 표피 효과에 의해 신호 응답성을 해치는 경우가 있다. 무기 충전재의 평균 입경이 상기 상한값을 초과하여도 동일한 우려가 있다.
또한, 상기 무기 충전재의 평균 입경이 상기 하한값 미만인 경우, 수지층의 열팽창 계수·탄성율의 물리적 성질을 저하시키고, 반도체 소자를 탑재할 때의 실장 신뢰성을 해칠 우려가 있으며, 또한 수지층 형성용 수지 조성물 내의 무기 충전재의 분산성 저하나 응집 발생이 일어나거나, 수지 조성물의 B스테이지 상태에서 유연성 저하에 의한 수지 필름화가 곤란하게 될 우려가 있다.
상기 무기 충전재로는, 특별히 한정되는 것은 아니지만, 예를 들면 탈크, 소성 진흙, 미소성 진흙, 마이카, 가라스 등의 규산염, 산화 티탄, 알루미나, 실리카, 용융 실리카 등의 산화물, 탄산칼슘, 탄산마그네슘, 하이드로 탈사이트 등의 탄산염, 수산화 알루미늄, 수산화 마그네슘, 베마이트, 수산화 칼슘 등의 수산화물, 황산바륨, 황산칼슘, 아황산칼슘 등의 황산염 또는 아황산염, 붕산아연, 붕산바륨, 붕산알루미늄, 붕산칼슘, 붕산나트륨 등의 붕산염, 질화 알루미늄, 질화 붕소, 질화 규소, 질화 탄소 등의 질화물, 티탄산스트론튬, 티탄산바륨 등의 티탄산염 등을 들 수 있다. 무기 충전재는, 이 중에서 1 종류를 단독으로 이용할 수도 있고, 2 종류 이상을 병용할 수도 있다. 이 중에서도 특히, 저열팽창성, 난연성, 및 탄성률이 뛰어나다는 관점에서, 실리카가 바람직하고, 용융 실리카가 보다 바람직하다. 이 중에서도 그 형상은 구상 실리카가 바람직하다.
수지층 내지 수지층 형성용 수지 조성물 내에 무기 충전재를 포함하는 경우, 무기 충전재의 함유량은 절연 신뢰성이 높고, 신호 응답성이 뛰어난 미세 배선 형성할 수 있다는 관점에서, 수지층 내지 수지층 형성용 수지 조성물 내에 10∼80 중량%가 바람직하고, 20∼70 중량%가 더욱 바람직하며, 30∼60 중량%인 것이 특히 바람직하다.
또한, 수지층 내지 수지층 형성용 수지 조성물에는, 필요에 따라서, 열가소성 수지 등의 제막성 수지, 경화 촉진제, 커플링제, 안료, 염료, 소포제, 평활제, 자외선 흡수제, 발포제, 산화 방지제, 난연제, 이온 포착제 등의 상기 성분 이외의 첨가물을 첨가해도 된다.
다음으로, 본 발명에 관한 배선판용 수지 조성물에 대해서 설명한다. 본 발명에 관한 배선판용 수지 조성물은 무기 충전재와 열경화성 수지를 포함하는 수지 조성물로서, 상기 무기 충전재는 2㎛ 초과의 조립이 500 ppm 이하인 것을 특징으로 한다.
이에 의해, 다층 프린트 배선판의 절연층에 이용했을 경우에, 레이저 가공 에 의해 회로폭/회로간폭(L/S)이 10㎛/10㎛ 이하인 미세 배선 형성을 위한 홈 가공성 또는 미세한 비아의 가공성이 뛰어나고, 형성된 절연층과 형성된 도체 회로와의 밀착성이 뛰어난다.
본 발명에 관한 배선판용 수지 조성물은 상기 본 발명에 관한 복합체의 수지층을 형성하는데 매우 적합하게 이용된다.
본 발명에 관한 배선판용 수지 조성물에 있어서, 무기 충전재의 최대 입경으로는 2.0㎛ 이하인 것이 절연 신뢰성, 신호 응답성, 비아 또는 홈 내의 도금 첨부성이나 층간 접속 신뢰성을 높이는 작용을 효과적으로 발현시킬 수 있다는 관점에서 바람직하다. 또한, 상기 무기 충전재의 평균 입경이 0.05㎛ 이상, 1.0㎛ 이하인 것이 배선판의 절연 신뢰성이 높이고, 신호 응답성이 뛰어나게 한다는 관점에서 바람직하다.
본 발명에 관한 배선판용 수지 조성물에 이용되는 무기 충전재와 열경화성 수지는 상기 복합체의 수지층에 있어 설명한 것과 동일한 것을 매우 적합하게 이용할 수 있다. 또한, 본 발명에 관한 배선판용 수지 조성물에는, 필요에 따라서 상기 복합체의 수지층에 있어 설명한 것과 동일한 첨가물을 첨가해도 된다.
또, 본 발명에 관한 배선판용 수지 조성물에 있어서, 무기 충전재의 함유량은 수지 조성물 내에 10∼80 중량%, 더욱 20∼70 중량%, 특히 30∼60 중량%인 것이, 절연 신뢰성이 높고 신호 응답성이 뛰어난 미세 배선 형성이 가능하다는 관점에서 바람직하다. 또한, 본 발명에 관한 배선판용 수지 조성물에 있어서, 상기 열경화성 수지의 함유량은 수지 조성물 내에 20∼90 중량%, 더욱 30∼80 중량%가 바람직하고, 특히 40∼70 중량%가 바람직하다. 함유량이 하한값 미만인 경우 수지층을 형성이 곤란할 수 있고, 상한값을 초과하는 경우 수지층의 강도가 저하될 수 있다.
다음으로, 본 발명의 배선판용 수지 시트에 대해서 설명한다.
본 발명의 배선판용 수지 시트는 상기 본 발명에 관한 배선판용 수지 조성물로 이루어지는 수지층을 기재에 형성하여 이루어진다.
도 4는 본 발명의 배선판용 수지 시트의 모식도이다. 배선판용 수지 시트(30)은 배선판용 수지 조성물로 이루어지는 수지층(20)을 기재(15)상에 형성하여 이루어진다. 본 발명의 배선판 수지 시트의 수지층은 상기 본 발명에 관한 복합체의 수지층 형성 재료로서 매우 적합하게 이용된다.
상기 기재(15)는 특별히 한정되는 것은 아니지만, 고분자 필름, 또는 금속박을 이용할 수 있다. 고분자 필름으로는 특별히 한정되는 것은 아니지만, 예를 들면, 폴리에틸렌 테레프탈레이트, 폴리부틸렌 테레프탈레이트 등의 폴리에스테르 수지, 불소계 수지, 폴리이미드 수지 등의 내열성을 가진 열가소성 수지 필름을 이용할 수 있다. 금속박으로는 특별히 한정되는 것은 아니지만, 예를 들면, 구리 및/또는 구리계 합금, 알루미늄 및/또는 알루미늄계 합금, 철 및/또는 철계 합금, 은 및/또는 은계 합금, 금 및 금계 합금, 아연 및 아연계 합금, 니켈 및 니켈계 합금, 주석 및 주석계 합금 등의 금속박 등을 이용할 수 있다.
상기 수지층(20)의 두께는 특별히 한정되는 것은 아니지만, 1㎛ 이상, 60㎛ 이하가 바람직하고, 특히 5㎛ 이상, 40㎛ 이하가 바람직하다. 수지층의 두께는 절연 신뢰성을 향상시키는데 있어서 상기 하한값 이상이 바람직하고, 다층 프린트 배선판의 박막화를 달성하는데 있어서 상기 상한값 이하가 바람직하다. 이에 의하여, 프린트 배선판을 제조할 때에, 내층 회로 기판의 도체층의 요철이 충전된 절연층을 성형할 수 있으며, 이와 동시에 바람직한 절연층의 두께를 확보할 수 있다.
상기 기재로서 이용되는 고분자 필름 또는 금속박의 두께로는 특별히 한정되는 것은 아니지만 10㎛ 이상, 70㎛ 이하의 것을 이용하면, 수지 시트(30)을 제조할 때의 취급성이 양호하여 바람직하다.
또한, 본 발명의 수지 시트(30)을 제조하기 위하여는, 절연층과 접하는 기재면의 요철은 최대한 작은 것인 것이 바람직하다. 이에 의해, 절연층의 표면에 균일한 조화를 형성하는 것이 가능하고, 미세 배선 가공이 용이해진다.
본 발명의 수지 시트(30)의 제조 방법은 특별히 한정되는 것은 아니지만, 예를 들면 상기 본 발명에 관한 수지 조성물을 용제 등에 용해, 분산시켜 수지 바니시를 제조하고, 각종 코터 장치를 이용하여 수지 바니시를 기재상에 도공한 후, 이것을 건조하는 방법, 스프레이 장치를 이용하여 수지 바니시를 기재상에 분무 도공한 후, 이것을 건조하는 방법 등을 들 수 있다. 이 중에서도, 콤마 코터, 다이 코터 등의 각종 코터 장치를 이용하여 수지 바니시를 기재상에 도공한 후, 이것을 건조하는 방법이 바람직하다. 이에 의해, 보이드가 없고, 균일한 수지층의 두께를 가지는 수지 시트를 효율적으로 제조할 수 있다.
수지 바니시에 이용되는 용매는 수지 조성물 내의 수지 성분에 대해서 양호한 용해성을 나타내는 것이 바람직하지만, 악영향을 미치지 않는 범위에서 빈용매를 사용해도 무방하다. 양호한 용해성을 나타내는 용매로서는, 예를 들면 아세톤, 메틸 에틸 케톤, 메틸 이소부틸 케톤, 시클로 헥산온, 테트라히드로 푸란, 디메틸 포름 아미드, 디메틸아세트아미드, 디메틸술폭사이드, 에틸렌글리콜, 셀로솔브계, 카르비톨계 등을 들 수 있다. 상기 수지 바니시 내의 고형분 함유량으로는 특별히 한정되는 것은 아니지만, 30∼80 중량%가 바람직하고, 특히 40∼70 중량%가 바람직하다.
다음으로 본 발명의 복합체의 제조 방법에 대해서 설명한다.
우선, 본 발명의 복합체의 제조 방법에 있어서는 수지층을 준비한다. 본 발명의 복합체의 제조 방법에 있어서 수지층을 형성하는 방법에 대해서 설명한다. 특별히 한정되는 것은 아니지만 일례로서 프린트 배선판에 수지층을 형성시키는 방법 에 대해서 설명한다. 프린트 배선판에 수지층을 형성시키는 방법으로는 특별히 한정되는 것은 아니지만, 상기 본 발명에 관한 수지 시트를 이용하거나 상기 본 발명에 관한 수지 시트와 같은 방법에 의한 캐리어 필름 첨부 수지 시트를 얻는 것이 바람직하다.
얻어진 캐리어 필름 첨부 수지 시트를 예를 들면 라미네이터, 진공 프레스기 등을 이용하여 프린트 배선판 등의 기판에 열압착함으로써, 수지층을 형성할 수 있다. 또한, 기판에 직접 수지 바니시를 코팅하는 것으로도 수지층을 형성할 수 있다. 프린트 배선판 이외에도, 예를 들면, 웨이퍼 상에 수지층을 형성하는 경우에도, 상기와 같이 캐리어 필름 첨부 수지 시트를 제작하여 열압착하는 방법이나, 수지 바니시를 코팅하는 방법에 의해 수지층을 형성할 수 있다. 수지 바니시에 이용되는 용매는 상기 본 발명에 관한 수지 시트에서 설명한 것과 동일한 것을 이용할 수 있다.
또한, 복합체의 수지층은 도체층이 형성되기 전 및/또는 형성된 후에, 필요에 따라서 가열을 실시하고 열경화성 수지를 경화시켜 형성된다.
다음에 본 발명의 복합체의 제조 방법에 대해서, 그림을 이용하여 설명한다.
도 5a∼도 5f는 본 발명에 관한 수지층과 도체층을 포함하는 복합체의 제1의 양태을 제조하는 방법의 일례를 나타내는 모식도이다. 본 발명의 복합체의 제조 방법은 수지층(1)과 도체층(2)을 포함하는 복합체의 제조 방법으로서, (A) 레이저 광(5)에 의해서 수지층(1)의 표면에, 내부 표면의 산술 평균 거칠기(Ra)가 0.05㎛ 이상, 0.45㎛ 이하인 홈(3)을 형성하는 공정(도 5a, 도 5b), (B) 무전해 도금에 의해서 수지층(1)의 표면에 도체(무전해 도금층, 50)를 형성하는 공정(도 5c), (C) 도체(70)의 일부를 제거함으로써, 수지층(1)의 홈(3)의 부분에만 도체층(2)를 형성하는 공정을 포함할 수 있다.
또한, 도 6a∼도 6f는 본 발명에 관한 수지층과 도체층을 포함하는 복합체의 제2의 양태을 제조하는 방법의 일례를 나타내는 모식도이다. 본 발명의 복합체의 제조 방법은 수지층(1)과 도체층(2)을 포함하는 복합체의 제조 방법으로서, (A) 레이저 광(5)에 의해서 수지층(1)에, 내부 표면의 산술 평균 거칠기(Ra)가 0.05㎛ 이상, 0.45㎛ 이하인 비아홀(4)를 형성하는 공정(도 6a, 도 6b), (B) 무전해 도금에 의해서 수지층(1)의 표면에 무전해 도금층(50)을 형성하는 공정(도 6c), (C) 도체(70)의 일부를 제거함으로써, 수지층(1)의 비아홀(4)의 부분에만 도체층(2)를 형성하는 공정을 포함할 수 있다.
공정(A)에서는, 레이저 광(5)은 엑시머 레이저 또는 YAG 레이저인 것이 바람직하다. 이러한 레이저를 사용함으로써, 정밀도·형상이 향상된 홈(3) 또는 비아홀(4) 형성이 가능해지고, 미세 배선 형성이나 고밀도화가 가능해진다. 특별히 한정되는 것은 아니지만, 엑시머 레이저의 레이저 파장은 193 nm, 248 nm, 308 nm인 것이 보다 바람직하고, 193 nm, 248 nm인 것이 특히 바람직하다. 이에 의해, 정밀도·형상이 향상된 홈 또는 비아홀을 형성할 수 있는 작용을 효과적으로 발현시킬 수 있다. YAG 레이저의 파장은 355 nm인 것이 바람직하다. 다른 파장에서는 수지층(1)을 구성하는 수지 조성물이 레이저 광(5)를 흡수하지 않고 홈 또는 비아홀이 형성되지 않을 가능성이 있다. 레이저 광(5)는 마스크(6)을 통하여 수지층(1)에 조사된다.
레이저 조사 조건으로서는, 수지층의 표면에 내부 표면의 산술 평균 거칠기(Ra)가 0.05㎛ 이상, 0.45㎛ 이하인 홈 또는 비아홀의 내부 표면이 가능하도록 선택한다. 그 중에서도, 수지층의 홈(3) 또는 비아홀(4)의 내부 표면의 산술 평균 거칠기(Ra)는 0.05㎛ 이상, 0.30㎛ 이하인 조건이 보다 바람직하고, 0.1㎛ 이상, 0.25㎛ 이하인 조건이 특히 바람직하다. 이에 의해, 절연 신뢰성이나 신호 응답성을 향상하고, 전송 손실을 저감하며, 나아가 홈(3) 또는 비아홀(4) 내의 도금 첨부 불량이나 층간 접속 불량을 저감할 수 있는 작용을 효과적으로 발현시킬 수 있다.
본 발명의 복합체의 제조 방법에서는, 공정(A)와 공정(B)의 사이에, 플라스마 또는 약액에 의해서 디스미어하는 공정을 포함하는 것이 바람직하다. 이에 의해, 레이저 광(5)에 의한 홈(3) 또는 비아홀(4)의 형성시에, 홈(3) 또는 비아홀(4)의 측벽면에 잔류하는 탄화물을 제거하고, 전기적 신뢰성의 높은 미세 배선이나 비아 형성이 가능해진다.
특별히 한정되는 것은 아니지만, 플라스마는 질소 플라스마, 산소 플라스마, 아르곤 플라스마, 4불화메탄 플라스마, 또는 이들의 혼합 가스 플라스마를 사용할 수 있다. 또한, 플라스마 처리 조건으로는, 플라스마 공정 후의 수지층 표면 내지 홈 또는 비아홀 내부 표면의 산술 평균 거칠기(Ra)가 0.05㎛ 이상, 0.45㎛ 이하인 조건이며, 동시에, 홈(3) 또는 비아홀(4)의 내부 표면의 잔류하는 탄화물을 충분히 제거할 수 있는 조건이 바람직하다. 이에 의해, 절연 신뢰성이 높고, 신호 응답성이 뛰어난 비아의 형성이 가능해진다. 1 GHz를 초과하는 고주파수 영역에 있어서, 그 표피 효과에 의한 전송 손실을 저감할 수 있고, 나아가 비아 내의 도금 첨부 불량이나 층간 접속 불량을 저감할 수 있다. 또한, 특별히 한정되는 것은 아니지만, 플라스마 조건은 플라스마 공정 후의 수지층의 홈(3) 또는 비아홀(4)의 내부 표면의 산술 평균 거칠기(Ra)는 0.05㎛ 이상, 0.30㎛ 이하인 조건이 보다 바람직하고, 0.1㎛ 이상, 0.25㎛ 이하인 조건이 특히 바람직하다. 이에 의해, 절연 신뢰성이나 신호 응답성을 높여 전송 손실을 저감하고, 나아가 홈(3) 또는 비아홀(4) 내의 도금 첨부 불량이나 층간 접속 불량을 저감할 수 있는 작용을 효과적으로 발현시킬 수 있다.
특별히 한정되는 것은 아니지만, 약액에 의한 디스미어는 과망간산염, 중크롬산 등을 사용할 수 있다. 또한, 디스미어의 처리 조건으로서는, 디스미어 공정 후의 수지층 표면 내지 홈 또는 비아홀 내부 표면의 산술 평균 거칠기(Ra)가 0.05㎛ 이상, 0.45㎛ 이하인 조건이며, 동시에, 홈(3) 또는 비아홀(4)의 내부 표면에서 잔류하는 탄화물을 충분히 제거할 수 있는 조건인 것이 바람직하다. 이에 의해, 절연 신뢰성이 높고, 신호 응답성, 나아가 비아 내의 도금 첨부 불량이나 층간 접속 불량 저감이 뛰어난 비아 형성이 가능해진다. 1 GHz를 초과하는 고주파수 영역에 있어서, 그 표피 효과에 의한 전송 손실을 저감할 수 있다. 또한, 특별히 한정되는 것은 아니지만, 디스미어 조건은 디스미어 공정 후 수지층의 홈(3) 또는 비아홀(4)의 내부 표면의 산술 평균 거칠기(Ra)가 0.05㎛ 이상, 0.30㎛ 이하인 조건이 보다 바람직하고, 0.1㎛ 이상, 0.25㎛ 이하인 조건이 특히 바람직하다. 이에 의해, 절연 신뢰성이나 신호 응답성을 높여 전송 손실을 저감하고, 홈(3) 또는 비아홀(4) 내의 도금 첨부 불량 또는 층간 접속 불량을 저감하는 작용을 효과적으로 발현시킬 수 있다.
플라스마 또는 약액에 의한 디스미어 공정이 불충분하고 탄화물이 홈(3) 또는 비아홀(4) 내부 표면에 잔류했을 경우, 복합체의 절연 신뢰성이 저하할 우려가 있다. 플라스마 또는 약액에 의한 디스미어 공정이 과도하게 되면, 도체층(2)과 접하는 수지층(1)의 홈(3) 또는 비아홀(4) 내부 표면의 산술 평균 거칠기(Ra)가 증가하여, 도체층(2)의 표면 요철에 의한 표피 효과로 인하여 배선의 신호 응답성이 나빠지거나 또는, 홈(3) 또는 비아홀(4) 내의 도금 첨부 불량이나 층간 접속 불량이 발생할 우려가 있다.
본 발명의 공정(B)에서는, 수지층을 플라스마 또는 약액에 의해서 디스미어 공정을 수행한 후, 수지층(1)의 표면에 무전해 도금층(50)을 형성한다.
무전해 도금층(50)의 금속의 종류는 특별히 한정되는 것은 아니지만, 구리 또는 니켈 등이 바람직하다. 이러한 금속의 경우에는 수지층(1)과 무전해 도금층(50)의 밀착이 양호하다. 무전해 도금층의 두께도 특별히 한정되는 것은 아니지만, 0.1㎛ 이상, 5㎛ 이하 정도로 하는 것이 바람직하다. 나아가, 무전해 도금 후에, 열풍 건조 장치에서 150℃∼200℃로, 10분∼120분의 열처리를 실시함으로써, 수지층과 무전해 도금층과의 밀착을 더욱 양호하게 할 수 있다.
본 발명의 복합체의 제조 방법에서는, 공정(B)와 공정(C)의 사이에, 전해 도금으로 전해 도금층(60)을 형성하는 공정을 더 포함하는 것이 바람직하다. 이 공정에서는 레이저 광(5)에 의해 형성된 홈(3) 또는 비아홀(4)의 내부를 전해 도금층(60)으로 매립할 수 있다.
전해 도금에는 황산구리 전해 도금을 사용할 수 있다. 또한, 특별히 한정되는 것은 아니지만, 도금액 중에는 평활제, 폴리머, 광택제 등의 첨가제가 포함되는 것이 바람직하다. 이에 의해, 수지층(1)에 형성된 홈(3) 또는 비아홀(4)의 내부에 대해서 우선적으로 도금이 석출하고 전해 도금층(60)으로 매립되며, 전해 도금 후의 수지 표층상과 홈(3) 또는 비아홀(4) 상의 도금 석출 레벨이 동등하게 된다. 전해 도금층의 두께는 특별히 한정되는 것은 아니지만, 수지층(1)의 표면으로부터 5㎛ 이상, 25㎛ 이하 정도로 하는 것이 바람직하다.
본 발명의 공정(C)에서는, 무전해 도금, 전해 도금에 의해 형성된 도체(70)의 일부를 제거함으로써, 수지층(1)의 홈(3) 또는 비아홀(4)의 부분에만 도체층(2)을 형성한다. 특별히 한정되는 것은 아니지만, 전해 도금에 의해 형성된 도체(70)의 일부를 제거하는 방법은 화학 에칭 처리, 연마 처리, 버프 연마 처리 등이 바람직하다. 이에 의해, 수지 표층 상의 도체(70)만을 효과적으로 제거하고, 홈(3) 또는 비아홀(4)의 부분만의 도체층(2)를 남기는 것이 가능하다.
이와 같이 하여, 전기적 신뢰성, 신호 응답성, 홈 또는 비아홀 내부의 도금 첨부성이나 층간 접속성이 뛰어난 복합체를 제작하는 것이 가능하다.
본 발명의 제조 방법은 공정(C)의 이후에, (D) 수지층(1) 및 도체층(2) 상에 다른 수지층(40)을 형성하는 공정을 포함할 수 있다.
본 발명의 공정(D)에서는, 수지층(1) 및 도체층(2) 상에 다른 수지층(40)을 형성함으로써, 다층 프린트 배선판의 배선이 되는 각 도체층이 수지층에서 덮여 배선 사이 내지 비아 사이의 절연성이 확보된다. 특별히 한정되는 것은 아니지만, 수지층(1) 및 도체층(2) 상에 다른 수지층(40)을 형성하는 방법으로는, 상기 수지층(1)을 준비할 때와 동일하게, 캐리어 필름 첨부 수지 시트를 예를 들면 진공 가압식 라미네이터 장치, 평판 프레스 장치 등을 이용하는 방법을 들 수 있다.
상술한 바와 같이, 상기 공정(A), (B), (C), (D)를 반복함으로써, 전기적 신뢰성, 신호 응답성, 홈 또는 비아홀 내부의 도금 첨부성이나 층간 접속성이 뛰어난 다층 복합체를 제작하는 것이 가능하다.
다음으로, 반도체 장치에 대해서 설명한다.
본 발명의 반도체 장치는 상기 본 발명에 관한 복합체가 프린트 배선판 또는 메탈 코어 배선판으로서 상기 복합체에 반도체 소자를 탑재하여 이루어지는 것을 특징으로 한다.
상기 본 발명에 관한 프린트 배선판 등의 복합체에 솔더 범프를 갖는 반도체 소자를 실장하고, 솔더 범프를 통하여, 상기 프린트 배선판 등의 복합체와 반도체 소자를 접속한다. 그리고, 프린트 배선판 등의 복합체와 반도체 소자와의 사이에는 액상 봉지 수지를 충전하여 반도체 장치를 제조한다.
솔더 범프는 주석,납, 은, 동, 비스무트 등으로 이루어지는 합금으로 구성되는 것이 바람직하다. 반도체 소자와 프린트 배선판 등의 복합체와의 접속 방법은 플립칩 본더 등을 이용하여 프린트 배선판 등의 복합체 상의 접속용 전극부와 반도체 소자의 솔더 범프의 위치 정렬을 실시한 후, IR 리플로우 장치, 열판, 그 외 가열 장치를 이용하여 솔더 범프를 융점 이상으로 가열하고, 프린트 배선판 등의 복합체와 솔더 범프를 용융 접합함으로써 접속한다. 한편, 접속 신뢰성을 향상하기 위하여, 미리 프린트 배선판 등의 복합체 상의 접속용 전극부에 솔더 페이스트 등의 비교적 융점의 낮은 금속의 층을 형성하여도 된다. 이 접합 공정에 앞서, 솔더 범프, 및/또는 프린트 배선판 등의 복합체 상의 접속용 전극부의 표층에 플럭스를 도포함으로써 접속 신뢰성을 향상시킬 수도 있다.
실시예
이하에서, 본 발명을 실시예 및 비교예에 의해 설명하지만, 본 발명은 이들로 한정되는 것은 아니다.
실시예 시리즈 I: 제1 양태의 복합체 및 반도체 장치의 제조
<실시예 I-1>
노볼락형 시아네이트 수지(론자 재팬 주식회사제, 프리마 세트 PT-30, 중량 평균 분자량 약 700) 20 중량부, 메톡시 나프탈렌 디메틸렌형 에폭시 수지(대일본 잉크 화학공업 주식회사제, EXA-7320) 35 중량부, 페녹시 수지(재팬 에폭시 레진 사제, jER4275) 5 중량부, 이미다졸 화합물(시코쿠화성공업 주식회사제, 큐어졸 1B2PZ(1-벤질-2-페닐 이미다졸)) 0.2 중량부를 메틸 에틸 케톤에 용해, 분산시켰다. 무기 충전재/구상 용융 실리카(덴키화학공업 주식회사제, SFP-20M)를 적층형 카트리지 필터(스미토모 3M 주식회사제)를 이용하여 최대 입자 지름 2.0㎛를 초과하는 입자를 여과 분리하여 제거하고, 평균 입자 지름이 0.4㎛로 된 무기 충전재/구상 용융 실리카 40 중량부를 첨가하였다. 커플링제/에폭시실란 커플링제(GE토시바 실리콘 주식회사제, A-187) 0.2 중량부를 첨가하고, 고속 교반 장치를 이용하여 10분 동안 교반하여 고형분 50 중량%의 수지 바니시를 제조하였다.
상기와 같이 하여 얻어진 수지 바니시를 두께 25㎛의 PET(폴리에틸렌 테레프탈레이트) 필름의 한 면에, 콤마 코터 장치를 이용하여 건조 후의 수지 필름의 두께가 40㎛가 되도록 도공하고, 이것을 160℃의 건조 장치로 10분간 건조하여 캐리어층 첨부 수지층을 제작하였다.
상기 캐리어층 첨부 수지층을 도체층이 첨부된 코어 기판의 양면에 겹쳐서 맞추고, 이것을 진공 가압식 라미네이터 장치를 이용하여, 온도 100℃, 압력 1 MPa에서 진공 가열 가압 성형시킨 후, 열풍 건조 장치에서 180℃로 45분간 가열 경화하여 수지층 첨부 기판을 얻었다.
또한, 양면 도체층 첨부 코어 기판으로는 하기의 것을 사용하였다.
·수지층: 할로겐 프리 코어 기판, 두께 0.4mm
·도체층: 구리박(두께: 18㎛, 회로폭/회로간폭(L/S): 120/180㎛, 클리어런스 홀(clearance hall): 1mmø 및 3mmø, 슬릿: 2mm)
193nm의 파장을 가지는 엑시머 레이저에 의해 수지층 첨부 기판의 양면 수지층에 타겟 폭 10㎛, 타겟 깊이 15㎛의 홈을 형성하였다.
가공 조건은 이하와 같이 설정하였다.
마스크: 50㎛ 폭의 슬릿 마스크
주파수: 100Hz
에너지: 500 mJ/cm2
스캔 속도: 65㎛/sec
홈을 형성한 수지층 첨부 기판을 캐리어층이 첨부된 채로, 60℃의 팽윤액(아토테크재팬 주식회사제, 스웰링딥시큐어링안트 P500)에 10분 동안 침지하고, 나아가 80℃의 과망간산칼륨 수용액(아토테크재팬 주식회사제, 콘센트레이트 컴팩트 CP)에 20분 침지한 후, 중화하여 디스미어 처리를 실시하였다.
이어서 캐리어 필름을 박리한 후, 탈지, 촉매 부여, 활성화의 공정을 거친 후, 무전해 구리 도금층 약 0.2㎛를 형성시켰다.
다음으로 무전해 구리 도금층을 전극으로서 전해 구리 도금(오쿠노 제약공업 주식회사제, 탑루시나α)를 3 A/dm2, 30분으로 행하여, 수지 표층에 두께 약 5㎛의 도체층을 형성하였다.
수지 표층에 존재하는 도체층을 퀵 에칭 처리(에바라 전산 사제, SAC 공정)를 실시함으로써 제거하고, 배선 사이의 절연을 확보하였다. 다음으로 절연 수지층을 온도 200℃, 60분 동안 완전 경화시켰다.
마지막으로 회로 표면에 솔더 레지스트(타이요 잉크제조 주식회사제, PSR4000/AUS308)를 형성하여, 4층 프린트 배선판을 제작하였다.
<실시예 I-2>
248 nm의 파장을 가지는 엑시머 레이저에 의해 수지층 첨부 기판의 수지층에 폭 10㎛, 깊이 15㎛의 홈을 형성한 것 이외에는, 실시예 I-1과 동일하게 하여 4층 프린트 배선판을 제작하였다.
<실시예 I-3>
355 nm의 파장을 가지는 YAG 레이저에 의해 수지층 첨부 기판의 수지층에 폭 10㎛, 깊이 15㎛의 홈을 형성한 것 이외에는, 실시예 I-1과 동일하게 하여 4층 프린트 배선판을 제작하였다.
<비교예 I-1>
통상적으로 사용되는 에폭시 수지계 빌드업재(GX-13, 아지노모토 주식회사제, 무기 충전재의 최대 입경: 2.5㎛, 무기 충전재의 2㎛ 초과의 조립: 8000 ppm, 무기 충전재의 평균 입경: 0.5㎛)를 수지층으로서 사용한 것 이외에는, 실시예 I-1과 동일하게 하여 4층 프린트 배선판을 제작하였다.
<비교예 I-2>
범용의 에폭시 수지계 빌드업재(GX-13, 아지노모토 주식회사제, 무기 충전재의 무기 충전재의 최대 입경: 2.5㎛, 무기 충전재의 2㎛ 초과의 조립: 8000 ppm, 무기 충전재의 평균 입경: 0.5㎛)를 수지층으로서 사용하여, 355nm의 파장을 가지는 YAG 레이저에 의해 수지층 첨부 기판의 수지층에 폭 10㎛, 깊이 15㎛의 홈을 형성한 것 이외에는, 실시예 I-1과 동일하게 하여 4층 프린트 배선판을 제작하였다.
<평가 내용>
각 실시예 및 비교예로 얻어진 다층 배선판을 세로로 절단하고, 절단면을 현미경에 의해 관찰하여, 도체층의 최대폭 및 도체층의 단면 형상을 구하였다. 또한, 수지층에 형성된 홈 표면의 산술 평균 거칠기(Ra)는 도체층을 에칭 제거 후, JIS B0601에 준거하여, Veeco 사제 WYKO NT1100를 이용하여 측정을 실시하였다. 얻어진 결과를 표 1에 나타내었다. 또한, 실시예 I-1 및 비교예 I-1에 대해서는, 레이저에 의해 수지층에 홈을 형성하고, 무전해 도금·전해 도금으로 도체를 형성한 단계에서의 단면 형상 사진을 각각 도 7 및 도 8에 나타내었다.
[표 1]
Figure pct00001
표 1로부터 분명해지는 바와 같이, 실시예 I-1∼I-3은 수지층 평균 거칠기(Ra)가 0.05㎛ 이상, 0.45㎛ 이하로 달성되고, 도체층의 최대폭이 10㎛로, 배선 피치 10㎛의 패턴 형성이 가능하고, 한편, 절연 신뢰성 및 고주파 영역에서도 신호 응답성이 뛰어난 양호한 미세 배선을 형성할 수 있었다. 한편, 비교예 I-1∼I-2에서는, 수지층 평균 거칠기(Ra)가 0.5㎛ 이상이 되었기 때문에, 고주파 영역에서는 전파중의 손실이 커져 버린다. 또한, 비교예 I-1∼I-2에서는 도체층의 최대폭도 커져서, 배선 피치 10㎛의 패턴을 형성을 할 수 없었다.
<반도체 장치의 제조>
상기 실시예 및 비교예로 얻어진 각 다층 프린트 배선판을 이용하고, 반도체 장치를 제조하였다.
반도체 소자(TEG 칩, 사이즈: 15mm×5mm, 두께: 0.725mm)로서는, 솔더 범프는 직경 100㎛, 150㎛ 피치, Sn/Pb조성의 공정(eutectic)으로 형성되고, 회로 보호막은 포지티브형 감광성 수지(스미토모 베이크라이트 사제, CRC-8300)로 형성된 것을 사용하였다. 반도체 장치의 조립은 우선, 솔더 범프에 플럭스재를 전사법에 의해 균일하게 도포하고, 이후에 플립칩 본더 장치를 이용하여 상기 실시예 및 비교예로 얻어진 각 다층 프린트 배선판 상에 반도체 소자를 가열 압착하여 탑재하였다. 이후에, IR 리플로우 로에서 솔더 범프를 용융 접합한 후, 각 다층 프린트 배선판과 반도체 소자와의 사이에 액상 봉지 수지(스미토모 베이크라이트 사제, CRP-4152S)를 충전하고, 액상 봉지 수지를 경화시킴으로써 반도체 장치를 얻었다. 한편, 액상 봉지 수지는 온도 150℃, 120 분의 조건으로 경화시켰다.
<반도체 장치의 평가>
상기와 같이 하여 얻어진 반도체 장치를 IPC/JEDEC의 J-STD-20에 준거하여, 온도 30℃, 습도 60%, 시간 192시간의 사전 처리를 실시하고, 그 후, 260℃에 이르는 리플로우 로에 3회 통과시키고, 후처리로서 -50℃에서 30분 및 125℃에서 30분의 온도 사이클을 500 사이클 실시하였다. 평가는 사전 처리 후와 온도 사이클을 500 사이클의 후처리 후의 반도체 소자의 도통 저항 평가 및 단면 관찰을 실시하였다. 평가 결과는 표 1에 기재하였다.
각 부호는 이하와 같다.
◎: 500 사이클 후처리 후 도통 저항의 이상 없음, 및 단면 관찰에 의한 도체 회로, 비아의 이상 없음
○: 500 사이클 후처리 후의 도통 저항이 1∼10% 미만의 범위에서 처리 전보다 증가하였지만, 단면 관찰에 의한 도체 회로, 비아의 이상 없음.
×: 500 사이클 후처리 후의 도통 저항이 10% 이상 처리 전보다 증가하였다. 또는, 도체 회로와 수지 사이 및 비아와 수지 사이 중의 어느 하나에 마이크로 보이드, 박리 크랙 발생.
표 1에서 분명하게 나타낸 바와 같이, 실시예 I-1∼I-3에서는 고밀착이며, 고신뢰성의 반도체 장치를 얻을 수 있었다. 한편, 비교예 I-1∼I-2에서는 도통 저항이 증가하고, 밀착성도 나쁘고, 박리 크랙도 발생하였다.
실시예 시리즈 II: 제2 양태의 복합체 및 반도체 장치의 제조
<실시예 II-1>
노볼락형 시아네이트 수지(론자 재팬 주식회사제, 프리마 세트 PT-30, 중량 평균 분자량: 약 700) 20 중량부, 메톡시 나프탈렌 디메틸렌형 에폭시 수지(대일본 잉크 화학공업 주식회사제, EXA-7320) 35 중량부, 페녹시 수지(재팬 에폭시 레진 사제, jER4275) 5 중량부, 이미다졸 화합물(시코쿠화성공업 주식 사제, 큐어졸 1B2PZ(1-벤질-2-페닐 이미다졸)) 0.2 중량부를 메틸 에틸 케톤에 용해, 분산시켰다. 무기 충전재/구상 용융 실리카(덴키화학공업 주식회사제, SFP-20M)를 적층형 카트리지 필터(스미토모 3M 주식회사제)를 이용하여 최대 입자 지름 2.0㎛를 초과하는 입자를 여과 분리하여 제거하고, 평균 입자 지름이 0.4㎛로 된 무기 충전재/구상 용융 실리카 40 중량부를 첨가하였다. 커플링제/에폭시실란 커플링제(GE토시바 실리콘 주식회사제, A-187) 0.2 중량부를 첨가하고, 고속 교반 장치를 이용하여 10분간 교반하고, 고형분 50 중량%의 수지 바니시를 제조하였다.
상기와 같이 하여 얻어진 수지 바니시를 두께 25㎛의 PET(폴리에틸렌 테레프탈레이트) 필름의 한 면에, 콤마 코터 장치를 이용하여 건조 후의 수지 필름의 두께가 20㎛가 되도록 도공하고, 이것을 160℃의 건조 장치로 10분간 건조하여 캐리어 필름 첨부 수지 시트를 제작하였다.
상기 캐리어 필름 첨부 수지 시트를 양면 도체층 첨부 코어 기판의 양면에 겹쳐서 맞추고, 이것을 진공 가압식 라미네이터 장치를 이용하여 온도 100℃, 압력 1 MPa에서 진공 가열 가압 성형시킨 후, 열풍 건조 장치에서 180℃로 45분간 가열 경화하여 수지층 첨부 기판을 얻었다.
또한, 양면 도체층 첨부 코어 기판으로는 하기의 것을 사용하였다.
·수지층: 할로겐 프리 코어 기판, 두께 0.4mm
·도체층: 구리박(두께: 18㎛, 회로폭/회로간폭(L/S): 120/180㎛, 클리어런스 홀: 1mmø 및 3mmø, 슬릿: 2mm)
193nm(ArF)의 파장을 가지는 엑시머 레이저(빔 주식회사제, ATLEX-300SI)를 이용하여 수지층 첨부 기판의 양면의 수지층에 직경 25㎛의 비아홀을 0.1 mm 간격으로 형성하였다.
가공 조건은 이하와 같이 설정하였다.
마스크 지름: 200㎛
주파수: 100Hz
에너지: 100mJ/cm2
쇼트수: 90
또한, 193nm(ArF)의 파장을 가지는 엑시머 레이저에 의해 수지층 첨부 기판의 양면의 수지층에 타겟 폭 10㎛, 타겟 깊이 15㎛의 홈을 형성하였다.
가공 조건은 이하와 같이 설정하였다.
마스크: 50㎛ 폭의 슬릿 마스크
주파수: 100Hz
에너지: 500 mJ/cm2
스캔 속도: 65㎛/sec
비아홀과 홈을 형성한 수지층 첨부 기판을 캐리어 필름이 첨부된 채로, 60℃의 팽윤액(아토테크재팬 주식회사제, 스웰링딥시큐어링안트 P500)에 10분 동안 침지하고, 나아가 80℃의 과망간산칼륨 수용액(아토테크재팬 주식회사제, 콘센트레이트 컴팩트 CP)에 20분 침지한 후, 중화하여 디스미어 처리를 실시하였다.
이어서 캐리어 필름을 박리한 후, 탈지, 촉매 부여, 활성화의 공정을 거친 후, 무전해 구리 도금층 약 0.2㎛를 형성시켰다.
다음으로 무전해 구리 도금층을 전극으로서 전해 구리 도금(오쿠노 제약공업 주식회사제, 탑루시나α)를 3 A/dm2, 30분으로 행하여, 수지 표층에 두께 약 5㎛의 도체층을 형성하였다.
수지 표층에 존재하는 도체층을 퀵 에칭 처리(에바라 전산 사제, SAC 공정)를 실시함으로써 제거하고, 비아간의 절연과 배선간의 절연을 확보하였다. 다음으로 절연 수지층을 온도 200℃, 60분 동안 완전 경화시켰다.
또한, 회로폭/회로간폭(L/S)이 10㎛/10㎛ 이하인 미세 배선과 비아는 인출되고 도체층과 접속되었다.
마지막으로 회로 표면에 솔더 레지스트(타이요 잉크제조 주식회사제, PSR4000/AUS308)를 형성하여 4층 프린트 배선판을 제작하였다.
<실시예 II-2>
비아홀을 형성할 때의 마스크 지름을 150㎛로 한 것 이외에는, 실시예 II-1과 동일하게 하여 4층 프린트 배선판을 제작하였다.
<실시예 II-3>
비아홀을 형성할 때의 마스크 지름을 100㎛로 한 것 이외에는, 실시예 II-1과 동일하게 하여 4층 프린트 배선판을 제작하였다.
<실시예 II-4>
비아홀을 형성할 때의 마스크 지름을 50㎛로 한 것 이외에는, 실시예 II-1과 동일하게 하여 4층 프린트 배선판을 제작하였다.
<실시예 II-5>
비아홀과 홈을 형성할 때에 248nm(KrF)의 파장을 가지는 엑시머 레이저를 이용한 것 이외에는, 실시예 II-1과 동일하게 하여 4층 프린트 배선판을 제작하였다.
<실시예 II-6>
비아홀과 홈을 형성할 때에 355 nm의 파장을 가지는 YAG 레이저(히타치 비아메카니크스 주식회사제, LU-2G121/2C)를 이용한 것 이외에는, 실시예 II-1과 동일하게 하여 4층 프린트 배선판을 제작하였다.
<실시예 II-7>
수지 필름의 두께를 10㎛, 비아홀을 형성할 때의 쇼트수를 50으로 한 것 이외에는, 실시예 II-1과 동일하게 하여 4층 프린트 배선판을 제작하였다.
<실시예 II-8>
수지 필름의 두께를 15㎛, 비아홀을 형성할 때의 쇼트수를 70으로 한 것 이외에는, 실시예 II-1과 동일하게 하여 4층 프린트 배선판을 제작하였다.
<비교예 II-1>
에폭시 수지계 빌드업재(아지노모토 주식회사제, GX-13, 무기 충전재의 최대 입경: 2.5㎛, 무기 충전재의 2㎛초과인 조립: 8000 ppm, 무기 충전재의 평균 입경: 0.5㎛)를 수지층으로서 이용한 것 이외에는, 실시예 II-1과 동일하게 하여 4층 프린트 배선판을 제작하였다.
<비교예 II-2>
355nm의 파장을 가지는 YAG 레이저를 이용한 것 이외에는, 비교예 II-1과 동일하게 하여 4층 프린트 배선판을 제작하였다.
평가방법은 이하와 같다. 그 결과를 표 2에 나타냈다.
1. 비아의 톱 지름(top diameter)
디스미어 처리하고 캐리어 필름을 박리한 후의 수지층의 비아 상면을 주사형 전자현미경(SEM)으로 관찰하고, 비아의 톱 지름을 측정하였다.
2.비아홀 내부 또는 홈 내부의 수지 표면의 산술 평균 거칠기(Ra)
4층 프린트 배선판의 비아 단면을 세로로 절단하고, 도체층을 에칭 제거한 후, 비아홀 내부의 수지 표면을 JIS B0601에 준거하여, Veeco 사제 WYKO NT1100를 이용하여 측정을 실시하였다.
또한, 홈 표면의 산술 평균 거칠기(Ra)는 도체 회로 방향의 절단 단면에 대해서, 에칭에 의해 도체층을 제거한 후, JIS B0601에 준거하여, Veeco 사제 WYKO NT1100를 이용하고 측정을 실시하였다.
3.접속 신뢰성 시험
비아 벽면 사이의 거리가 0.1 mm인 4층 프린트 배선판을 135℃, 85%RH, 인가 전압 50 V의 조건하에서 200h 동안 처리하면서, 비아 사이의 절연 저항값을 모니터 하였다.
각 부호는 이하와 같다.
○: 1.0×109Ω 이상.
×: 1.0×109Ω 미만.
4.도금 첨부성
4층 프린트 배선판의 비아 단면을 절단하고, 절단면을 주사형 전자현미경(SEM)에 의해 관찰하여, 비아홀 내의 도금 첨부성을 조사하였다. 각 부호는 이하와 같다.
○: 도금이 빈틈 없이 충전되어 실용상 문제 없음.
×: 비아홀 내에 도금에 일부 마이크로 보이드가 발생하여 실용상의 문제가 있음.
[표 2]
Figure pct00002
표 2에서 분명하게 나타낸 바와 같이, 실시예 II-1∼II-8은 비아홀 내부 및 홈 내부의 수지층 평균 거칠기(Ra)가 0.05㎛ 이상, 0.45㎛ 이하로 되고, 비아의 직경이 25㎛ 이하로 형성 가능하며, 한편, 절연 신뢰성 및 신호 응답성, 나아가 비아 내의 도금 첨부 불량이나 층간 접속 불량을 저감할 수 있는 작용이 뛰어난 양호한 비아를 형성할 수 있었다. 또한, 도체층의 최대폭이 10㎛, 배선 피치 10㎛의 패턴을 형성할 수 있고, 절연 신뢰성 및 고주파 영역에서도 신호 응답성이 뛰어난 양호한 미세 배선을 형성할 수 있었다. 한편, 비교예 II-1∼II-2에서는 수지층 평균 거칠기(Ra)가 0.5㎛ 이상이 되어 접속 신뢰성 시험 도금 첨부성에도 실용상 문제가 생겼다. 또한, 비교예 II-1∼II-2에서는, 도체층의 최대폭도 커져서, 배선 피치 10㎛의 패턴 형성을 할 수 없었다.
<반도체 장치의 제조>
상기 실시예 및 비교예로 얻어진 각 다층 프린트 배선판을 이용하여 반도체 장치를 제조하였다.
반도체 소자(TEG 칩, 사이즈: 15mm×5mm, 두께: 0.725mm)로서는, 솔더 범프는 직경 120㎛, 150㎛ 피치, Sn/Pb조성의 공정으로 형성되고, 회로 보호막은 포지티브형 감광성 수지(스미토모 베이크라이트 사제, CRC-8300)로 형성된 것을 사용하였다. 반도체 장치의 조립은 우선, 솔더 범프에 플럭스재를 전사법에 의해 균일하게 도포하고, 이후에 플립칩 본더 장치를 이용하여 상기 실시예 및 비교예로 얻어진 각 다층 프린트 배선판 상에 반도체 소자를 가열 압착하여 탑재하였다. 이후에, IR 리플로우 로에서 솔더 범프를 용융 접합한 후, 각 다층 프린트 배선판과 반도체 소자와의 사이에 액상 봉지 수지(스미토모 베이크라이트 사제, CRP-4152S)를 충전하고, 액상 봉지 수지를 경화시킴으로써 반도체 장치를 얻었다. 한편, 액상 봉지 수지는 온도 150℃, 120 분의 조건으로 경화시켰다.
<반도체 장치의 평가>
상기로 얻어진 반도체 장치를 IPC/JEDEC의 J-STD-20에 준거하여, 온도 30℃, 습도 60%, 시간 192시간의 사전 처리를 실시하고, 그 후, 260℃에 이르는 리플로우 로에 3회 통과시키고, 후처리로서 -50℃에서 30분 및 125℃에서 30분의 온도 사이클을 500 사이클 실시하였다. 평가는 사전 처리 후와 온도 사이클을 500 사이클의 후처리 후의 반도체 소자의 도통 저항 평가 및 단면 관찰을 실시하였다. 평가 결과는 표 2에 기재하였다.
각 부호는 이하와 같다.
◎: 500 사이클 후처리 후 도통 저항의 이상 없음, 및 단면 관찰에 의한 도체 회로, 비아의 이상 없음
○: 500 사이클 후처리 후의 도통 저항이 1∼10% 미만의 범위에서 처리 전보다 증가하였지만, 단면 관찰에 의한 도체 회로, 비아의 이상 없음.
×: 500 사이클 후처리 후의 도통 저항이 10% 이상 처리 전보다 증가하였다. 또는, 도체 회로와 수지 사이 및 비아와 수지 사이 중의 어느 하나에 마이크로 보이드, 박리 크랙 발생.
표 2에서 분명하게 나타낸 바와 같이, 실시예 II-1∼II-8에서는 고밀착이며, 고신뢰성의 반도체 장치를 얻을 수 있었다. 한편, 비교예 II-1∼II-2에서는 도통 저항이 증가하고, 밀착성도 나쁘고, 박리 크랙도 발생하였다.
실시예 시리즈 III: 수지 조성물 및 수지 시트의 제조
<실시예 III-1>
(1) 바니시 제작
열경화성 수지로서 다관능 에폭시 수지(나프탈렌 변성 크레졸 노볼락 에폭시 수지, DIC 사제, HP-5000) 13.4 중량부, 2관능 에폭시 수지(재팬 에폭시 레진 사제, 에피코트 828EL) 13.4 중량부, 페놀 수지(메이와 화성 주식회사, MEH7851-4L) 22.7 중량부, 열가소성 수지로서 페녹시 수지(재팬 에폭시 레진 사제, YX-8100 BH30, 고형분 30%) 8.8 중량부(고형분), 무기 충전재로서 2㎛ 이상의 조립이 5 ppm인 구상 실리카(토쿠야마 사제, NSS-3 N, 평균 입경: 0.12㎛) 40.8 중량부, 이미다졸 화합물(시코쿠 화성공업 사제, 큐어졸 2E4MZ) 0.3 중량부, 실란 커플링제(모멘티브·퍼포먼스·머티리얼·재팬사제, A-187) 0.6 중량부를 메틸 에틸 케톤에 용해, 분산시켰다. 한편, 수지 조성물 내의 무기 충전재의 비율은 약 41 중량%이며, 무기 충전재의 조립은 미리 메틸 에틸 케톤 내에 분산시킨 상태로, 2㎛인 가는 구멍 지름 필터로 적층형 카트리지 필터(스미토모 3M 주식회사제)를 이용하여 최대 입자 지름 2.0㎛를 초과하는 입자를 여과 분리하고, 상기 조립량 및 평균 입경으로 이루어진 구상 실리카를 이용하였다. 조립량은 입자 화상 해석 장치(시스멕스 사제 FPIA-3000S)를 이용하여 확인하였다.
(2) 수지 시트의 제작
상기와 같이 하여 얻어진 수지 바니시를 두께 37㎛의 PET(폴리에틸렌 테레프탈레이트) 필름의 한 면에, 콤마 코터 장치를 이용하여 건조 후의 수지층의 두께가 40㎛가 되도록 도공하고, 이것을 160℃의 건조 장치로 10분간 건조하여 수지 시트를 제작하였다.
(3) 평가 기판의 제작
(3)-1 평가 기판 1
상기 수지 시트를 유리 에폭시 기재의 양면 회로가 형성된 내층 회로 기판에 겹쳐서 맞추고, 이것을 진공 가압식 라미네이터 장치를 이용하여, 온도 100℃, 압력 1 MPa에서 진공 가열 가압 성형하고, PET기재 박리 후, 열풍 건조 장치에서 180℃로 45분간 가열 경화하여 절연층을 가지는 기판을 얻었다.
또한, 내층 회로 기판으로는 하기의 것을 사용하였다.
·유리 에폭시 기재: 스미토모 베이크라이트 사제, ELC-4585 GS-B, 두께: 0.4mm
·도체층: 구리박(두께: 18㎛, 회로폭/회로간폭(L/S): 120/180㎛, 클리어런스 홀: 1mmø 및 3mmø, 슬릿: 2mm)
다음으로, 193nm의 파장을 가지는 엑시머 레이저에 의해 절연층에 타겟 폭 10㎛, 타겟 깊이 15㎛의 홈을 형성하고, 얻어진 적층체를 60℃의 팽윤액(아토테크재팬 주식회사제, 스웰링딥시큐어링안트 P500)에 10분 동안 침지하고, 나아가 80℃의 과망간산칼륨 수용액(아토테크재팬 주식회사제, 콘센트레이트 컴팩트 CP)에 20분 침지한 후, 중화하여 디스미어 처리를 실시하였다.
(3)-2 평가 기판 2
다음으로, 상기 적층체의 절연층 표면을 탈지하고, 촉매 부여, 활성화의 공정을 거친 후, 무전해 구리 도금층 약 0.2㎛를 형성시켜, 무전해 구리 도금층을 전극으로서 전해 구리 도금(오쿠노 제약공업 주식회사제, 툽르치나α)을 3 A/dm2, 30분간 실시하여, 절연층 표면으로부터 두께 약 5㎛의 높이의 도체층을 형성하였다.
(3)-3 평가 기판 3
마지막에 퀵 에칭 처리(에바라 전산 사제, SAC 공정)를 실시하는 것으로 도체층 높이를 절연층 표면과 동일하게 하여 L/S=10/10의 미세 배선 가공을 하였다. 다음으로 절연 수지층을 온도 200℃, 60분 동안 완전 경화하였다. 마지막으로, 동일한 수지 시트를 양면에 겹쳐서 맞추고, 이것을 진공 가압식 라미네이터 장치를 이용하여 온도 100℃, 압력 1 MPa에서 진공 가열 가압 성형시킨 후, 열풍 건조 장치에서 200℃, 60분으로 가열 경화를 실시하였다.
(3)-4 반도체 장치
상기와 같이 하여 얻어진 평가 기판 3(프린트 배선판)을 이용하여 반도체 장치를 제조하였다.
반도체 소자(TEG 칩, 사이즈 15mm×5 mm, 두께 0.725mm)로서는, 솔더 범프는 직경 120㎛, 150㎛ 피치, Sn/Pb조성의 공정으로 형성되고, 회로 보호막은 포지티브형 감광성 수지(스미토모 베이크라이트 사제 CRC-8300)로 형성된 것을 사용하였다. 반도체 장치의 조립은 우선, 솔더 범프에 플럭스재를 전사법에 의해 균일하게 도포하고, 이후에 플립칩 본더 장치를 이용하여 상기 평가 기판 3상에 반도체 소자를 가열 압착하여 탑재하였다. 이후에, IR 리플로우 로에서 솔더 범프를 용융 접합한 후, 평가 기판 3과 반도체 소자와의 사이에 액상 봉지 수지(스미토모 베이크라이트 사제, CRP-4152S)를 충전하고, 액상 봉지 수지를 경화시킴으로써 반도체 장치를 얻었다. 한편, 액상 봉지 수지는 온도 150℃, 120 분의 조건으로 경화시켰다.
<실시예 III-2∼4>
실시예 III-2∼III-4는 표 3의 배합표에 따라 실시예 III-1과 동일하게 수지 시트, 및 평가 기판 1, 2, 및 3, 및 반도체 장치를 얻었다.
<실시예 III-5>
(1) 바니시 제작표 3의 배합표에 따라, 실시예 III-1과 동일하게 수지 바니시를 제작하였다.
(2) 수지 시트의 제작 바니시 제작 후, PET(폴리에틸렌 테레프탈레이트) 필름에 대신하여 극박 구리박(미츠이 금속 광산 사제, 마이크로신 MT-Ex, 3㎛)을 사용한 것 이외에는, 실시예 III-1과 동일하게 하여, 극박 구리박을 가지는 수지 시트를 제작하였다.
(3) 평가 기판의 제작
(3)-1 평가 기판 1
상기 극박 구리박을 가지는 수지 시트를 유리 에폭시 기재의 양면 회로가 형성된 내층 회로 기판에 겹쳐서 맞추고 이것을 진공 가압식 라미네이터 장치를 이용하여 온도 100℃, 압력 1 MPa에서 진공 가열 가압 성형하여, 열풍 건조 장치에서 180℃로 45분간 가열 경화하였다.
다음에 구리박을 에칭하고 제거하여 평가 기판 1을 얻었다.
(3)-2 평가 기판 2
실시예 III-1과 동일하게 상기 평가 기판 1을 이용하여 평가 기판 2를 얻었다.
(3)-3 평가 기판 3
실시예 III-1과 동일하게 상기 평가 기판 2를 이용하여 평가 기판 3을 얻었다.
(3)-4 반도체 장치
실시예 III-1과 동일하게 상기 평가 기판 3을 이용하여 반도체 장치를 얻었다.
<실시예 III-6>
실시예 III-4로 얻어진 수지 시트를 이용한 절연층을 가지는 기판에, 355nm의 파장을 가지는 YAG 레이저를 조사하여 절연층에 폭 10㎛, 깊이 15㎛의 홈을 형성한 것 이외에는, 실시예 III-1과 동일하게 하여, 평가 기판 1, 2 및 3, 및 반도체 장치를 얻었다.
<실시예 III-7∼14>
실시예 III-7∼III-14는 표 3의 배합표에 따라, 실시예 III-1과 동일하게 수지 시트, 평가 기판 1, 2 및 3, 및 반도체 장치를 얻었다.
<비교예 III-1>
통상적으로 사용하는 에폭시 수지계 수지 시트(GX-3, 아지노모토 주식회사제, 무기 충전재의 최대 입경 2.5㎛, 무기 충전재의 평균 입경 0.5㎛)를 이용한 것 이외에는, 실시예 III-1과 동일하게 하여, 평가 기판 및 반도체 장치를 얻었다. 한편, 평가 기판 1에서는 170℃로 60분, 평가 기판 3에서는 180℃로 60분의 조건으로 하였다. 또한, 무기 충전재의 조립량은 수지 시트로부터 수지를 채취하여 용제에 용해한 후, 입자 화상 해석 장치(시스멕스 사제 FPIA-3000S)를 이용하여 확인했으며, 2㎛ 초과인 조립은 8000 ppm였다.
<비교예 III-2>
비교예 III-2는 표 3의 배합표에 따라, 실시예 III-1과 동일하게 수지 시트, 평가 기판 1, 2 및 3, 및 반도체 장치를 얻었다.
[표 3]
Figure pct00003

상기 실시예 및 비교예로 얻어진 수지 시트, 평가 기판 1, 평가 기판 2 및 평가 기판 3을 이용하여 이하에 나타내는 평가를 실시하였다. 얻어진 결과를 표 4에 나타내었다.
(1) 디스미어 후의 절연층 표면의 산술 평균 거칠기(Ra)
산술 평균 거칠기(Ra)는 JIS B0601에 준거하여, Veeco 사제 WYKO NT1100를 이용하여 측정을 실시하였다. 한편, 평가 샘플은 평가 기판 1을 이용하였다.
(2) 도체층 벽면의 10점 평균 거칠기(Rz)
도체 배선의 단면으로부터, JIS B0601에 준거하여, 10점 평균 거칠기(Rz)를 산출하였다. 한편, 평가 샘플은 평가 기판 2를 이용하였다.
(3) 선간 절연 신뢰성(HAST)
인가 전압 3.3 VDC, 온도 130℃, 습도 85%의 조건에서, 선간 절연 신뢰성 시험을 실시하였다. 한편, 평가 샘플은 평가 기판 3을 이용하였다.
절연 저항값이 1×108Ω 미만인 것을 불량으로 판단하고 시험을 종료하였다.
각 부호는 이하와 같다.
◎: 양호 (500시간 이상)
○: 실용적으로 문제 없음 (200시간 이상, 500시간 미만)
×: 사용 불가 (200시간 미만)
(4) 열팽창율(α1)
두께 40㎛, 5mm×20 mm의 테스트 피스를 잘라, TMA 장치(TA 인스트루먼트 사제)를 이용하여 5℃/분, 5g의 조건으로, 면방향(X방향)의 선팽창 계수를 측정하였다. 25℃에서 120℃까지의 평균 선팽창 계수를 α1으로 하였다. 한편, 샘플은 얻어진 수지 시트의 양면에 구리박을 라미네이트하여, 200℃, 1시간의 조건으로 가열 경화한 후, 구리박을 에칭 제거한 것을 이용하였다.
<반도체 장치의 평가>
상기와 같이 하여 얻어진 반도체 장치를, IPC/JEDEC의 J-STD-20에 준거하여, 온도 30℃, 습도60%, 시간 192시간의 사전 처리를 실시하고, 그 후, 260℃에 이르는 리플로우 로에 3회 통과시키고, 후처리로서 -50℃에서 30분 및 125℃에서 30분의 온도 사이클을 500 사이클 실시하였다. 평가는 사전 처리 후와 온도 사이클을 500 사이클의 후처리 후의 반도체 소자의 도통 저항 평가 및 단면 관찰을 실시하였다. 평가 결과는 표 4에 기재하였다.
각 부호는 아래와 같다.
◎: 500 사이클 후처리 후 도통 저항의 이상 없음, 및 단면 관찰에 의한 도체 회로, 비아의 이상 없음.
○: 500 사이클 후처리 후의 도통 저항이 1∼10% 미만의 범위에서 증가하였지만, 단면 관찰에 의한 도체 회로, 비아의 이상 없음.
×: 500 사이클 후처리 후의 도통 저항이 10% 이상 증가하였다. 또는, 도체 회로와 수지 사이 및 비아와 수지 사이 중의 어느 하나에 마이크로 보이드, 박리 크랙 발생.
[표 4]
Figure pct00004
표 4에서 분명하게 나타낸 바와 같이, 실시예 III-1∼III-14는 절연층 표면의 산술 평균 거칠기(Ra)가 0.05㎛ 이상, 0.45㎛ 이하로 양호하게 거칠기가 낮아졌으며, 한편 도체층 벽면의 10점 평균 거칠기(Rz)가 5.0㎛ 이하였다. 이와 같이 표면 거칠기가 최적화되었기 때문에, 미세 배선의 절연 신뢰성이 뛰어나다. 또한, 신호 응답성이 뛰어난 양호한 미세 배선을 형성할 수 있었다.
이에 비하여, 비교예 III-1 및 III-2는 무기 충전재의 입경이 크며, 여기에 더하여 조립제거가 충분하지 않기 때문에, 도체층 벽면의 10점 평균 거칠기(Rz)가 크고, 도체 배선간의 거리가 매우 가깝기 때문에 미세 배선의 절연 신뢰성에 나빠진다. 또한, 절연층 표면의 Ra가 커서 미세 배선 형성에는 부적절하다.
본 발명에 따르면, 복합체의 수지층 표면에 형성된 고밀착, 고신뢰성, 고주파 대응, 비아 내의 도금 첨부성 및 층간 접속성이 뛰어난 비아를 가지는 복합체를 얻을 수 있기 때문에, 특히, 회로폭/회로간폭(L/S)이 10㎛/10㎛ 이하의 미세 배선을 가지는, 예를 들면 프린트 배선판에 매우 적합하게 이용할 수 있다.
1: 수지층
2: 도체층
3: 홈
4: 비아홀
5: 레이저 광
6: 마스크
10: 기재
11: 양면 도체층 첨부 코어기재의 도체층
15: 기재
20: 수지층
30: 배선판용 수지 시트
40: 별의 수지층
50: 무전해 도금층
51: 무전해 도금층
52: 무전해 도금층
60: 전해 도금층
61: 전해 도금층
62: 전해 도금층
70: 도체
100: 제1 복합체
101: 제2 복합체
102: 제2 복합체

Claims (25)

  1. 수지층과 도체층을 포함하는 복합체로서,
    상기 수지층 표면에 최대폭이 1㎛ 이상, 10㎛ 이하인 홈과 상기 홈 내부에 도체층을 가지고, 상기 도체층과 접하는 상기 수지층 표면의 산술 평균 거칠기(Ra)가 0.05㎛ 이상, 0.45㎛ 이하인 것을 특징으로 하는 복합체.
  2. 수지층과 도체층을 포함하는 복합체로서,
    상기 수지층에 직경이 1㎛ 이상, 25㎛ 이하인 비아홀과 상기 비아홀 내부에 도체층을 가지고, 상기 비아홀 내부의 수지층 표면의 산술 평균 거칠기(Ra)가 0.05㎛ 이상, 0.45㎛ 이하인 것을 특징으로 하는 복합체.
  3. 청구항 2에 있어서,
    상기 수지층 표면에 최대폭이 1㎛ 이상, 10㎛ 이하인 홈과 상기 홈 내부에 도체층을 가지고, 상기 도체층과 접하는 상기 수지층 표면의 산술 평균 거칠기(Ra)가 0.05㎛ 이상, 0.45㎛ 이하인 것을 특징으로 하는 복합체.
  4. 청구항 1 내지 3 중의 어느 한 항에 있어서,
    상기 수지층이 무기 충전재를 포함하고, 상기 무기 충전재는 2㎛ 초과의 조립이 500 ppm 이하인 것을 특징으로 하는 복합체.
  5. 청구항 4에 있어서,
    상기 무기 충전재의 평균 입경이 0.05㎛ 이상, 1.0㎛ 이하인 것을 특징으로 하는 복합체.
  6. 청구항 1 내지 5 중의 어느 한 항에 있어서,
    상기 홈 내부의 도체층의 단면 형상이 사다리꼴 근사형(approximate trapezoidal shape), 반원형 또는 삼각형인 것을 특징으로 하는 복합체.
  7. 청구항 2 내지 6 중의 어느 한 항에 있어서,
    상기 비아홀의 단면 형상이 사다리꼴 근사형인 것을 특징으로 하는 복합체.
  8. 청구항 1 내지 7 중의 어느 한 항에 있어서,
    상기 복합체가 프린트 배선판, 반도체 소자, 및 메탈 코어 배선판 중에서 선택되는 적어도 하나인 것을 특징으로 하는 복합체.
  9. 수지층과 도체층을 포함하는 복합체를 제조하는 방법으로서,
    (A) 레이저 광에 의해서 수지층 표면에 내부 표면의 산술 평균 거칠기(Ra)가 0.05㎛ 이상, 0.45㎛ 이하인 홈을 형성하는 공정과,
    (B) 무전해 도금에 의해서 상기 수지층 표면에 도체를 형성하는 공정과,
    (C) 상기 도체의 일부를 제거함으로써, 상기 수지층의 상기 홈 부분에만 도체층을 형성하는 공정을 포함하는 것을 특징으로 하는 복합체의 제조 방법.
  10. 청구항 9에 있어서,
    상기 공정(C)의 이후에,
    (D) 상기 수지층과 상기 도체층 상에 다른 수지층을 형성하는 공정을 포함하는 것을 특징으로 하는 복합체의 제조 방법.
  11. 수지층과 도체층을 포함하는 복합체를 제조하는 방법으로서,
    (A) 레이저 광에 의해서 수지층에 내부 표면의 산술 평균 거칠기(Ra)가 0.05㎛ 이상, 0.45㎛ 이하인 비아홀을 형성하는 공정과,
    (B) 무전해 도금에 의해서 상기 수지층 표면에 도체를 형성하는 공정과,
    (C) 상기 도체의 일부를 제거함으로써, 상기 수지층의 비아홀 부분에만 도체층을 형성하는 공정을 포함하는 것을 특징으로 하는 복합체의 제조 방법.
  12. 청구항 11에 있어서,
    상기 공정(A)가 레이저 광에 의해서 수지층에 내부 표면의 산술 평균 거칠기(Ra)가 0.05㎛ 이상, 0.45㎛ 이하인 비아홀과, 수지층 표면에 내부 표면의 산술 평균 거칠기(Ra)가 0.05㎛ 이상, 0.45㎛ 이하인 홈을 형성하는 공정이고,
    상기 공정(C)가 상기 도체의 일부를 제거함으로써, 상기 수지층의 비아홀 및 상기 수지층 표면의 홈 부분에만 도체층을 형성하는 공정인 것을 특징으로 하는 복합체의 제조 방법.
  13. 청구항 11 또는 12에 있어서,
    상기 공정(C)의 이후에,
    (D) 상기 수지층과 상기 도체층 상에 다른 수지층을 형성하는 공정을 포함하는 것을 특징으로 하는 복합체의 제조 방법.
  14. 청구항 9 내지 13 중의 어느 한 항에 있어서,
    상기 공정(A)와 상기 공정(B)의 사이에, 플라스마 또는 약액에 의해서 디스미어하는 공정을 포함하는 것을 특징으로 하는 복합체의 제조 방법.
  15. 청구항 9 내지 14 중의 어느 한 항에 있어서,
    상기 공정(B)와 상기 공정(C)의 사이에, 전해 도금에 의해 추가로 도체를 형성하는 공정을 포함하는 것을 특징으로 하는 복합체의 제조 방법.
  16. 청구항 9 내지 15 중의 어느 한 항에 있어서,
    상기 레이저 광이 엑시머 레이저 또는 YAG 레이저인 것을 특징으로 하는 복합체의 제조 방법.
  17. 청구항 9 내지 16 중의 어느 한 항에 있어서,
    상기 공정(A)에 있어서, 상기 수지층에 무기 충전재가 포함되고, 상기 무기 충전재는 2㎛ 초과의 조립이 500 ppm 이하인 것을 특징으로 하는 복합체의 제조 방법.
  18. 청구항 17에 있어서,
    상기 무기 충전재의 평균 입경이 0.05㎛ 이상, 1.0㎛ 이하인 것을 특징으로 하는 복합체의 제조 방법.
  19. 청구항 9 내지 18 중의 어느 한 항에 있어서,
    상기 복합체가 프린트 배선판, 반도체 소자, 및 메탈 코어 배선판 중에서 선택되는 적어도 하나인 것을 특징으로 하는 복합체의 제조 방법.
  20. 청구항 1 내지 8 중의 어느 한 항의 복합체가 프린트 배선판 또는 메탈 코어 배선판으로서, 상기 복합체에 반도체 소자를 탑재하여 이루어지는 것을 특징으로 하는 반도체 장치.
  21. 무기 충전재와 열경화성 수지를 포함하는 수지 조성물로서, 상기 무기 충전재는 2㎛ 초과의 조립이 500 ppm 이하인 것을 특징으로 하는 배선판용 수지 조성물.
  22. 청구항 21에 있어서,
    상기 무기 충전재의 평균 입경이 0.05㎛ 이상, 1.0㎛ 이하인 것을 특징으로 하는 배선판용 수지 조성물.
  23. 청구항 21 또는 22에 있어서,
    상기 무기 충전재의 함유량이 수지 조성물 중의 10∼80 중량%인 것을 특징으로 하는 배선판용 수지 조성물.
  24. 청구항 21 내지 23 중의 어느 한 항에 있어서,
    상기 무기 충전재는 구상 실리카인 것을 특징으로 하는 배선판용 수지 조성물.
  25. 청구항 21 내지 24 중의 어느 한 항의 수지 조성물로 이루어진 수지층을 기재상에 형성하여 이루어지는 것을 특징으로 하는 배선판용 수지 시트.
KR1020117018889A 2009-02-12 2010-02-08 배선판용 수지 조성물, 배선판용 수지 시트, 복합체, 복합체의 제조 방법 및 반도체 장치 KR20110121616A (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2009029360 2009-02-12
JPJP-P-2009-029360 2009-02-12
JP2009087151 2009-03-31
JPJP-P-2009-087151 2009-03-31
JPJP-P-2009-089710 2009-04-02
JP2009089710 2009-04-02

Publications (1)

Publication Number Publication Date
KR20110121616A true KR20110121616A (ko) 2011-11-07

Family

ID=42561774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117018889A KR20110121616A (ko) 2009-02-12 2010-02-08 배선판용 수지 조성물, 배선판용 수지 시트, 복합체, 복합체의 제조 방법 및 반도체 장치

Country Status (7)

Country Link
US (1) US20110308848A1 (ko)
EP (1) EP2405725A1 (ko)
KR (1) KR20110121616A (ko)
CN (1) CN102318452A (ko)
CA (1) CA2752128A1 (ko)
TW (1) TWI473712B (ko)
WO (1) WO2010092932A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015501502A (ja) * 2012-10-25 2015-01-15 南昌欧菲光科技有限公司Nanchang O−Film Tech. Co., Ltd. 透明導電膜の導電構造、透明導電膜、およびその製造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5659673B2 (ja) * 2010-10-06 2015-01-28 住友ベークライト株式会社 樹脂シート、積層板、電子部品、プリント配線板及び半導体装置
KR101181048B1 (ko) * 2010-12-27 2012-09-07 엘지이노텍 주식회사 인쇄회로기판의 제조 방법
US20130284500A1 (en) * 2012-04-25 2013-10-31 Jun-Chung Hsu Laminate circuit board structure
DE102012020510B4 (de) * 2012-10-19 2019-02-14 Ask Chemicals Gmbh Formstoffmischungen auf der Basis anorganischer Bindemittel und Verfahren zur Herstellung von Formen und Kerne für den Metallguss
JP6209843B2 (ja) * 2013-03-29 2017-10-11 住友電気工業株式会社 半導体変調器を作製する方法、半導体変調器
KR101339640B1 (ko) * 2013-04-02 2013-12-09 김한주 레이저 직접 구조화 방법
JP6236947B2 (ja) * 2013-07-16 2017-11-29 住友電気工業株式会社 半導体光素子を製造する方法、および半導体光素子
JP2015023251A (ja) * 2013-07-23 2015-02-02 ソニー株式会社 多層配線基板およびその製造方法、並びに半導体製品
CN105829452B (zh) * 2013-12-20 2019-06-18 住友电木株式会社 热固化性树脂组合物及金属树脂复合体
CN104519670B (zh) * 2014-12-18 2019-11-29 深圳市五株科技股份有限公司 曲面电路板制作工艺
CN104661441B (zh) * 2015-02-16 2018-06-01 珠海元盛电子科技股份有限公司 一种加成法制作线路板的激光活化技术方法
JP6413831B2 (ja) * 2015-02-24 2018-10-31 味の素株式会社 回路基板及びその製造方法
JP6236120B2 (ja) * 2015-06-24 2017-11-22 Jx金属株式会社 キャリア付銅箔、積層体、積層体の製造方法、プリント配線板の製造方法及び電子機器の製造方法
US10312205B2 (en) * 2016-06-23 2019-06-04 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR102005352B1 (ko) * 2016-06-23 2019-07-31 삼성전자주식회사 팬-아웃 반도체 패키지
CN107665877B (zh) * 2016-07-29 2021-05-25 奥特斯奥地利科技与系统技术有限公司 带有埋藏的导电带的元件载体
JP6819268B2 (ja) * 2016-12-15 2021-01-27 凸版印刷株式会社 配線基板、多層配線基板、及び配線基板の製造方法
JP7083256B2 (ja) 2018-02-19 2022-06-10 富士電機株式会社 半導体モジュール及びその製造方法
US11737208B2 (en) * 2019-02-06 2023-08-22 Intel Corporation Microelectronic assemblies having conductive structures with different thicknesses
JP7312266B2 (ja) * 2019-09-30 2023-07-20 ポリプラスチックス株式会社 艶消し面を有する樹脂成形品及び樹脂成形品に対する艶消し面の形成方法
WO2022212565A1 (en) * 2021-03-30 2022-10-06 Averatek Corporation Methods and devices for high resistance and low resistance conductor layers mitigating skin depth loss
KR20230128976A (ko) * 2022-02-28 2023-09-05 이비덴 가부시키가이샤 프린트 배선판

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS644253A (en) 1987-06-24 1989-01-09 Calsonic Corp Production of metallic catalyst carrier
US5473120A (en) * 1992-04-27 1995-12-05 Tokuyama Corporation Multilayer board and fabrication method thereof
JPH0864930A (ja) 1994-08-18 1996-03-08 Sumitomo Metal Mining Co Ltd プリント配線板の製造方法
WO2003018675A1 (fr) * 2001-08-31 2003-03-06 Sumitomo Bakelite Company Limited Composition de resine, preimpregne, feuille laminee, et boitier de semi-conducteur
KR100970105B1 (ko) * 2001-11-30 2010-07-20 아지노모토 가부시키가이샤 회로 기판의 적층방법 및 절연층의 형성방법, 다층 프린트배선판 및 이의 제조방법 및 다층 프린트 배선판용 접착필름
JP2005050885A (ja) * 2003-07-29 2005-02-24 Kyocera Corp 配線基板及びその製造方法
JP2006041029A (ja) 2004-07-23 2006-02-09 Shinko Electric Ind Co Ltd 配線基板及びその製造方法ならびに電子装置
US8109612B2 (en) * 2005-08-29 2012-02-07 Fujifilm Corporation Wiring substrate, method of manufacturing wiring substrate, and liquid droplet ejection head
JP2007096283A (ja) * 2005-08-29 2007-04-12 Fujifilm Corp 配線基板とその製造方法及び液滴吐出ヘッド
TWI441866B (zh) * 2006-02-17 2014-06-21 Hitachi Chemical Co Ltd A thermosetting resin composition of a semi-IPN type composite and a varnish, a prepreg and a metal laminate
JP2008135685A (ja) * 2006-10-23 2008-06-12 Fujifilm Corp 配線基板の製造方法及び配線基板、並びに、多層配線基板の製造方法及び多層配線基板
WO2008087972A1 (ja) * 2007-01-16 2008-07-24 Sumitomo Bakelite Co., Ltd. 絶縁樹脂シート積層体、該絶縁樹脂シート積層体を積層してなる多層プリント配線板
CN101584259B (zh) * 2007-01-29 2011-09-14 住友电木株式会社 层叠体、基板的制造方法、基板及半导体装置
JP2008274210A (ja) 2007-03-30 2008-11-13 Hitachi Chem Co Ltd 回路基板用接着フィルム、それを用いた回路基板及び半導体チップ搭載用基板並びに半導体パッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015501502A (ja) * 2012-10-25 2015-01-15 南昌欧菲光科技有限公司Nanchang O−Film Tech. Co., Ltd. 透明導電膜の導電構造、透明導電膜、およびその製造方法

Also Published As

Publication number Publication date
TWI473712B (zh) 2015-02-21
US20110308848A1 (en) 2011-12-22
TW201034848A (en) 2010-10-01
CN102318452A (zh) 2012-01-11
CA2752128A1 (en) 2010-08-19
WO2010092932A1 (ja) 2010-08-19
EP2405725A1 (en) 2012-01-11

Similar Documents

Publication Publication Date Title
KR20110121616A (ko) 배선판용 수지 조성물, 배선판용 수지 시트, 복합체, 복합체의 제조 방법 및 반도체 장치
US8357859B2 (en) Insulating resin sheet laminate and multi-layer printed circuit board including insulating resin sheet laminate
JP5493853B2 (ja) エポキシ樹脂組成物、プリプレグ、積層板、多層プリント配線板、半導体装置、絶縁樹脂シート、多層プリント配線板の製造方法
CN105323960B (zh) 电路板及其制造方法
JP5771987B2 (ja) 多層回路基板、絶縁シート、および多層回路基板を用いた半導体パッケージ
KR101497736B1 (ko) 다층 프린트 배선판용 절연 수지 조성물, 기재 부착 절연 수지 시트, 다층 프린트 배선판 및 반도체 장치
JP2010258415A (ja) 複合体、複合体の製造方法及び半導体装置
JP5892157B2 (ja) プリント配線基板、プリント配線基板の製造方法および半導体装置
JP2010174242A (ja) ビフェニルアラルキル型シアン酸エステル樹脂、並びにビフェニルアラルキル型シアン酸エステル樹脂を含む樹脂組成物、及び、当該樹脂組成物を用いてなるプリプレグ、積層板、樹脂シート、多層プリント配線板、並びに半導体装置
JPWO2008044552A1 (ja) 樹脂組成物、基材付き絶縁シート、プリプレグ、多層プリント配線板および半導体装置
KR20090091329A (ko) 적층체, 기판의 제조 방법, 기판 및 반도체 장치
JP5282487B2 (ja) 多層プリント配線板の製造方法、多層プリント配線板および半導体装置
JP5732729B2 (ja) 配線板用樹脂組成物、および配線板用樹脂シート
JP5515225B2 (ja) 多層プリント配線板、及び半導体装置
JP5245253B2 (ja) 樹脂組成物、フィルム付きまたは金属箔付き絶縁樹脂シート、多層プリント配線板、及び半導体装置
JP5672694B2 (ja) 樹脂シート、プリント配線板、および半導体装置
JP2011099072A (ja) 樹脂組成物、絶縁層、プリプレグ、積層板、プリント配線板および半導体装置
JP4840303B2 (ja) ガラス繊維織布入り絶縁樹脂シート、積層板、多層プリント配線板、及び半導体装置
JP2009067852A (ja) ガラス繊維織布入り絶縁樹脂シート、積層板、多層プリント配線板、及び半導体装置
JP2011023428A (ja) 複合体の製造方法及び複合体
JP2008143971A (ja) 絶縁樹脂組成物、基材付き絶縁樹脂シート、多層プリント配線板、及び、半導体装置
JP5929639B2 (ja) シアン酸エステル化合物、樹脂組成物、プリプレグ、積層板、樹脂シート、多層プリント配線板、および半導体装置
JP5188075B2 (ja) 回路基板の製造方法及び半導体製造装置
JP2011254026A (ja) 複合体の製造方法及び複合体
JP2008251891A (ja) 回路基板及びその半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application