KR20100032452A - 전자 부품 실장 장치 및 그 제조 방법 - Google Patents

전자 부품 실장 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20100032452A
KR20100032452A KR1020107003592A KR20107003592A KR20100032452A KR 20100032452 A KR20100032452 A KR 20100032452A KR 1020107003592 A KR1020107003592 A KR 1020107003592A KR 20107003592 A KR20107003592 A KR 20107003592A KR 20100032452 A KR20100032452 A KR 20100032452A
Authority
KR
South Korea
Prior art keywords
electronic component
spacer
circuit board
flexible circuit
mounting apparatus
Prior art date
Application number
KR1020107003592A
Other languages
English (en)
Other versions
KR101065935B1 (ko
Inventor
다까오 야마자끼
신지 와따나베
도모오 무라까미
유우끼 후지무라
료지 오스
가쯔히꼬 스즈끼
시즈아끼 마스다
노부유끼 사또
기꾸오 와다
Original Assignee
닛본 덴끼 가부시끼가이샤
엔이씨 액세스 테크니카 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛본 덴끼 가부시끼가이샤, 엔이씨 액세스 테크니카 가부시키가이샤 filed Critical 닛본 덴끼 가부시끼가이샤
Publication of KR20100032452A publication Critical patent/KR20100032452A/ko
Application granted granted Critical
Publication of KR101065935B1 publication Critical patent/KR101065935B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/056—Folded around rigid support or component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

복수의 전자 부품을 적층 실장하는 3차원 실장형 전자 부품 실장 장치에서, 발열량이 큰 전자 부품의 열로부터, 다른 전자 부품을 보호한다. 전자 부품 실장 장치(1)는, 제1 면(2a)에 외부 단자(도시 생략)를 가짐과 함께 제2 면(2b)에 히트 스프레더(6)를 갖는 제1 전자 부품(2)과, 제1 전자 부품(2)의 제2 면(2b) 방향으로 배치되는 적어도 1개의 제2 전자 부품(4b)과, 제1 전자 부품(2) 및 적어도 1개의 제2 전자 부품(4b)과 전기적으로 접속됨과 함께, 적어도 1개의 제2 전자 부품(4b)이 접속된 적어도 일부가 제1 전자 부품(2)의 제2 면(2b)측에 배치되는 가요성 회로 기판(3)과, 가요성 회로 기판(3)의 적어도 일부와 제1 전자 부품(2)의 제2 면(2b) 사이에 배치되는 스페이서(5)를 구비한다. 스페이서(5)에 의해, 제1 전자 부품(2)의 열이 제2 전자 부품(4b)에 직접적으로 전도되는 것을 방지할 수 있다.

Description

전자 부품 실장 장치 및 그 제조 방법{DEVICE HAVING ELECTRONIC COMPONENT MOUNTED THEREIN AND METHOD FOR MANUFACTURING SUCH DEVICE}
[관련 출원의 기재]
본 발명은, 일본 특허 출원 : 특원 2007-188287호(2007년 7월 19일 출원)의 우선권 주장에 기초하는 것이며, 동 출원의 전체 기재 내용은 인용으로써 본서에 편입되어 기재되어 있는 것으로 한다.
본 발명은, 전자 부품 실장 장치에 관한 것으로, 특히 복수의 전자 부품을 3차원적으로 실장한 전자 부품 실장 장치 및 그 제조 방법에 관한 것이다.
전자 기기의 소형화 또한 다기능화에 수반하여, 전자 부품의 고밀도 실장의 필요성으로부터, 반도체 디바이스 등의 전자 부품을 적층 방향으로 실장하는 3차원 실장 기술이 개발되어 있다.
도 21에, 특허 문헌 1에 따른 3차원 실장형 반도체 장치의 개략 단면도를 도시한다. 예를 들면, 특허 문헌 1에 기재된 3차원 실장형 반도체 장치(111)에서는, 제1 반도체 디바이스(112) 상에 제2 반도체 디바이스(114)가 적층되어 있다. 제1 반도체 디바이스(112)의 제1 면에 형성된 땜납볼(118)과 제1 가요성 회로 기판(113a) 및 제2 가요성 회로 기판(113b)이 전기적으로 접속되고, 제1 가요성 회로 기판(113a)과 제2 가요성 회로 기판(113b)은, 제1 반도체 디바이스(112)를 따라서 절곡되어, 제1 반도체 디바이스(112)의 제2 면에 접착된다. 제2 반도체 디바이스(114)는, 제1 면의 땜납볼(119)을 통하여 제1 반도체 디바이스(112)의 제2 면 상의 제1 가요성 회로 기판(113a)과 제2 가요성 회로 기판(113b)과 전기적으로 접속된다.
도 22에, 특허 문헌 2에 따른 3차원 반도체 장치의 개략 단면도를 도시한다. 특허 문헌 2에 기재된 3차원 반도체 장치(131)에서는, 복수의 반도체 패키지 소자(132)가 적층되어, 다단 접속되어 있다. 각 반도체 패키지 소자(132)는, 반도체 디바이스(133)와, 반도체 디바이스(133)에 접속되며, 반도체 디바이스(133)의 상방으로부터 측방으로 직각으로 절곡 형성된 금속박으로 이루어지는 리드 프레임(135)과, 반도체 디바이스(133)와 리드 프레임(135)을 접속하는 범프(137) 및 패드(138)와, 리드 프레임(135)의 내측과 반도체 디바이스(133) 사이에 형성된 내측 열가소성 수지(134)와, 리드 프레임(135)의 외측에 형성된 외측 열가소성 수지(136)로 개략 구성되고, 외측 열가소성 수지(136)의 상면의 양단부에 다단 접속용의 개구부(139)를 형성하여 리드 프레임(135)을 노출시키고 있다. 적층 구조에서는, 개구부(139)에 도포된 전기적 접속재(140)를 이용하여, 상측의 반도체 패키지 소자(132)의 리드 프레임(135)의 끝면과, 하부의 반도체 패키지 소자(132)의 리드 프레임(135)의 노출 부분이 접속되어 있다.
특허 문헌 1 : 미국 특허 제6576992호 명세서
특허 문헌 2 : 일본 특허 공개 2001-196504호 공보
이상의 특허 문헌 1∼2의 개시 사항은, 본서에 인용으로써 넣어 기재되어 있는 것으로 한다. 이하에 본 발명에 따른 관련 기술의 분석을 제공한다.
이하의 분석은 본 발명의 관점에서 제공된다.
반도체 디바이스가 고속으로 동작하는 CPU(중앙 연산 처리 장치)와 같은 발열량이 큰 고온 디바이스인 경우에는, 통상적으로, 반도체 패키지의 상부에 히트 스프레더가 설치되어 있고, 히트 스프레더의 표면 및 그 주위의 온도는 일반적으로 80℃ 이상의 고온으로 되어 있다. 따라서, 특허 문헌 1 및 특허 문헌 2에 기재된 바와 같은 3차원 실장형 반도체 장치에서, 하단의 반도체 디바이스로서 고온 디바이스가 사용되고 있는 경우, 고온 디바이스 상에 가요성 회로 기판을 개재하여 실장되는 반도체 디바이스는, 히트 스프레더 상 또는 히트 스프레더 근방에 배치되게 된다. 그 때문에, 상단의 반도체 디바이스는, 당연히 고온으로 가열된 상태로 된다. 상단의 반도체 디바이스가 예를 들면 메모리와 같은 반도체 디바이스인 경우, 일반적으로 메모리의 동작 보증 온도는 80℃ 이하이므로, 고온 환경에 의해 동작 불량을 일으킬 우려가 있다.
본 발명의 목적은, 발열량이 큰 전자 부품과 열적 보호의 필요성이 높은 전자 부품을 적층하는 것이 가능한 전자 부품 실장 장치 및 그 제조 방법을 제공하는 것이다.
본 발명의 제1 시점에 따르면, 제1 면에 외부 단자를 가짐과 함께 제2 면에 히트 스프레더를 갖는 제1 전자 부품과, 제1 전자 부품의 제2 면 방향으로 배치되는 적어도 1개의 제2 전자 부품과, 제1 전자 부품의 외부 단자 및 적어도 1개의 제2 전자 부품과 전기적으로 접속됨과 함께, 적어도 1개의 제2 전자 부품이 접속된 적어도 일부가 제1 전자 부품의 제2 면측에 배치되는 가요성 회로 기판과, 가요성 회로 기판의 적어도 일부와 제1 전자 부품의 제2 면 사이의 직접적 열전도를 방지하는 스페이서를 구비하는 전자 부품 실장 장치를 제공한다.
본 발명의 제2 시점에 따르면, 제1 면에 외부 단자를 가짐과 함께 제2 면에 히트 스프레더를 갖는 제1 전자 부품의 제2 면 상에, 제2 면 상방에 배치되는 가요성 회로 기판의 적어도 일부와 제2 면 사이의 직접적 열전도를 방지하는 스페이서를 배설하는 공정과, 외부 단자와 가요성 회로 기판을 전기적으로 접속함과 함께, 가요성 회로 기판을 절곡하여 가요성 회로 기판의 일부를 스페이서 상에 배치하는 공정과, 스페이서 상에 있는 가요성 회로 기판 부분에 제2 전자 부품을 전기적으로 접속하는 공정을 포함하는 전자 부품 실장 장치의 제조 방법을 제공한다.
본 발명의 제3 시점에 따르면, 제1 면에 외부 단자를 가짐과 함께 제2 면에 히트 스프레더를 갖는 제1 전자 부품의 제2 면 상에, 제2 면 상방에 배치되는 가요성 회로 기판의 적어도 일부와 제2 면 사이의 직접적 열전도를 방지하는 스페이서를 배설하는 공정과, 외부 단자와 가요성 회로 기판을 전기적으로 접속함과 함께, 제2 전자 부품과 가요성 회로 기판을 전기적으로 접속하는 공정과, 가요성 회로 기판을 절곡하여 제2 전자 부품을 스페이서 상에 배치하는 공정을 포함하는 전자 부품 실장 장치의 제조 방법을 제공한다.
본 발명에서, 「직접적 열전도」란, 직접 접촉에 의한 열전도 및 도체를 통한 열전도를 의미하는 것으로 한다.
본 발명에서는, 제1 전자 부품과, 제1 전자 부품 상에 탑재하는 제2 전자 부품 사이에 스페이서를 개재시키고 있다. 이에 의해, 제1 전자 부품이 발열량이 큰 부품이었다고 해도, 제1 전자 부품의 열을 제2 전자 부품에 직접적으로 전도하는 것을 방지할 수 있으므로, 제2 전자 부품을 열적으로 보호할 수 있다.
도 1은 본 발명의 제1 실시 형태에 따른 전자 부품 실장 장치의 개략 상면도.
도 2는 도 1에 도시하는 Ⅱ-Ⅱ선에서의 전자 부품 실장 장치의 개략 단면도.
도 3은 도 1에 도시하는 Ⅲ-Ⅲ선에서의 전자 부품 실장 장치의 개략 단면도.
도 4는 스페이서의 형상의 일례를 나타내는 전자 부품 실장 장치의 개략 상면도.
도 5는 스페이서의 형상의 일례를 나타내는 전자 부품 실장 장치의 개략 상면도.
도 6은 본 발명의 제1 실시 형태에 따른 전자 부품 실장 장치의 제조 방법을 설명하기 위한 개략 공정도.
도 7은 본 발명의 제2 실시 형태에 따른 전자 부품 실장 장치의 개략 단면도.
도 8은 본 발명의 제2 실시 형태에 따른 전자 부품 실장 장치의 제조 방법을 설명하기 위한 개략 공정도.
도 9는 본 발명의 제3 실시 형태에 따른 전자 부품 실장 장치의 개략 상면도.
도 10은 도 9에 도시하는 X-X선에서의 전자 부품 실장 장치의 개략 단면도.
도 11은 제3 실시 형태에 따른 전자 부품 실장 장치의 일례를 도시하는 개략 상면도.
도 12는 제3 실시 형태에 따른 전자 부품 실장 장치의 일례를 도시하는 개략 상면도.
도 13은 제3 실시 형태에 따른 전자 부품 실장 장치의 일례를 도시하는 개략 상면도.
도 14는 본 발명의 제4 실시 형태에 따른 전자 부품 실장 장치의 개략 단면도.
도 15는 본 발명의 제5 실시 형태에 따른 전자 부품 실장 장치의 개략 단면도.
도 16은 본 발명의 제6 실시 형태에 따른 전자 부품 실장 장치의 개략 단면도.
도 17은 본 발명의 제6 실시 형태에 따른 전자 부품 실장 장치의 개략 단면도.
도 18은 본 발명의 제7 실시 형태에 따른 전자 부품 실장 장치의 개략 단면도.
도 19는 실시예 2에 따른 전자 부품 실장 장치의 개략 단면도.
도 20은 실시예 1 및 실시예 2에서의 비교예에 따른 전자 부품 실장 장치의 개략 단면도.
도 21은 특허 문헌 1에 따른 3차원 실장형 반도체 장치의 개략 단면도.
도 22는 특허 문헌 2에 따른 3차원 반도체 장치의 개략 단면도.
상기 제1 시점의 바람직한 형태에 따르면, 스페이서는, 가요성 회로 기판의 적어도 일부와 제1 전자 부품의 제2 면 사이에 소정의 공극을 제공한다.
상기 제1 시점의 바람직한 형태에 따르면, 스페이서는, 제1 전자 부품의 제2 면에서 히트 스프레더면 이외의 부분에 고정된다.
상기 제1 시점의 바람직한 형태에 따르면, 스페이서 중 적어도 1개의 제2 전자 부품을 탑재하는 부분은, 히트 스프레더와 접촉하지 않도록 히트 스프레더와의 사이에 소정의 공극을 두고 연장되어 있다.
상기 제1 시점의 바람직한 형태에 따르면, 스페이서는, 히트 스프레더에 히트 싱크를 실장하는 영역 이외는, 제1 전자 부품의 제2 면을 덮도록 하는 형상을 가짐과 함께, 제1 전자 부품과의 사이에서 공극의 공기를 유통시키기 위한 개구를 형성한다.
상기 제1 시점의 바람직한 형태에 따르면, 스페이서는, 글래스, 수지 및 세라믹 중 적어도 1개로 형성된다.
상기 제1 시점의 바람직한 형태에 따르면, 스페이서의 열전도율은, 1W/mK이하이다.
상기 제1 시점의 바람직한 형태에 따르면, 제1 전자 부품과 제2 전자 부품은, 가요성 회로 기판의 서로 다른 면에 접속되어 있다.
상기 제1 시점의 바람직한 형태에 따르면, 스페이서는 오목부 또는 홈부를 갖고, 적어도 1개의 제2 전자 부품은, 오목부 또는 홈부에 수용되어 있다.
상기 제1 시점의 바람직한 형태에 따르면, 적어도 1개의 제2 전자 부품은, 스페이서와 접촉하고 있지 않다.
상기 제1 시점의 바람직한 형태에 따르면, 제1 전자 부품과 제2 전자 부품은, 가요성 회로 기판의 동일 면에 접속되어 있다.
상기 제1 시점의 바람직한 형태에 따르면, 제1 전자 부품은, 반도체 소자를 포함하는 전자 부품이며, 적어도 1개의 제2 전자 부품은, 반도체 소자를 포함하는 전자 부품 또는 수동 부품이다.
상기 제1 시점의 바람직한 형태에 따르면, 가요성 회로 기판은, 제1 전자 부품과 스페이서 중 적어도 한쪽과 접착제에 의해 접착되어 있고, 접착제는, 열가소성 수지 또는 경화 전의 상태의 열경화성 수지이다.
본 발명에 따르면, 스페이서와 제1 전자 부품의 히트 스프레더 사이에 공극을 더 개재시킴으로써, 제1 전자 부품 및 제2 전자 부품의 쌍방을 공냉 작용에 의해 냉각할 수 있다.
또한, 본 발명의 전자 부품 실장 장치를 마더보드(회로 기판) 또는 모듈 기판에 탑재하면, 전자 부품의 실장 면적의 삭감 및 부품간의 접속 거리를 단축할 수 있어, 이들 기판을 탑재하는 전자 기기의 소형화 및 고성능화를 실현할 수 있다. 따라서, 본 발명에 따르면, 소형이면서 고성능의 전자 부품 실장 장치를 실현할 수 있다.
본 발명의 제1 실시 형태에 따른 전자 부품 실장 장치에 대하여 설명한다. 도 1에, 본 발명의 제1 실시 형태에 따른 전자 부품 실장 장치의 개략 평면도를 도시하고(단，히트 싱크 및 스페이서의 도시는 생략), 도 2에, 도 1에 도시하는 Ⅱ-Ⅱ선에서의 본 발명의 전자 부품 실장 장치의 개략 단면도를 도시하고, 도 3에, 도 1에 도시하는 Ⅲ-Ⅲ선에서의 본 발명의 전자 부품 실장 장치의 개략 단면도를 도시한다. 전자 부품 실장 장치(1)는, 제1 전자 부품(2), 가요성 회로 기판(3), 제2 전자 부품(4), 히트 싱크(7), 및 스페이서(5)를 구비한다. 제1 전자 부품(2)은, 제1 면(능동면; 예를 들면, 땜납볼 탑재면, 회로 형성면 등의 전기적 접속면)(2a)에, 외부 단자(도시 생략)를 갖고, 제1 면(2a)의 반대측의 제2 면(2b)에, 히트 스프레더(방열판)(6)를 갖는다. 또한, 도 2 및 도 3에서는, 히트 스프레더(6)는 제1 전자 부품(2)의 제2 면(2b)과 평면을 형성하도록 제1 전자 부품에 매립되어 있지만, 히트 스프레더(6)에 의해 제1 전자 부품(2)의 제2 면(2b)에 요철이 생겨 있어도 상관없다. 또한, 히트 스프레더(6)는, 제1 전자 부품(2)의 발열원과 열적으로 접속되어 있으면 바람직하다. 예를 들면, 제1 전자 부품(2)이 CPU 등의 반도체 디바이스인 경우, 히트 스프레더(6)는, 제1 전자 부품(2) 내부의 반도체 소자와 열적으로 접속되어 있으면 바람직하다.
가요성 회로 기판(3)은, 외부 단자(도시 생략)에서 제1 전자 부품(2)의 제1 면(2a)의 외부 단자(도시 생략)와 땜납볼(8)을 통하여 전기적으로 접속되어 있다. 또한, 가요성 회로 기판(3)은, 외부 단자(도시 생략)에서 제2 전자 부품(4a∼4d)의 외부 단자(도시 생략)와 땜납볼(9)을 통하여 전기적으로 접속되어 있다. 가요성 회로 기판(3)에서 제2 전자 부품(4a∼4d)이 접속된 부분이 제1 전자 부품(2)의 제2 면(2b)측에 배치되도록, 가요성 회로 기판(3)은 제1 전자 부품(2)의 측면(2c)으로부터 제2 면(2b) 방향으로 절곡되어 있다. 또한, 도 1에서는，4개의 제2 전자 부품(4a∼4d)을 도시하고 있지만, 제2 전자 부품의 개수는 4개로 한정되지 않고, 필요에 따라서 또는 실장 면적에 따라서, 적절히 설정할 수 있다.
제1 전자 부품(2)의 제2 면(2b) 상에는 스페이서(5)가 형성되고, 가요성 회로 기판(3)은, 스페이서(5)를 따라서 절곡되어 있다. 스페이서(5)는, 가요성 회로 기판(3)이 히트 스프레더(6)와 직접적으로 접촉하지 않도록, 제1 전자 부품(2)의 제2 면(2b)과 가요성 회로 기판(3) 사이에 개재되어 있다. 제2 전자 부품(4a∼4d)은, 가요성 회로 기판(3)을 개재하여 스페이서(5) 상에 배치되도록, 스페이서에 지지되어 있다.
제1 전자 부품(2)과 제2 전자 부품(4a∼4d)은, 가요성 회로 기판(3)의 서로 다른 면에 실장되어 있고, 가요성 회로 기판(3)을 절곡하여 제2 전자 부품(4a∼4d)을 제1 전자 부품(2)의 제2 면(2b) 상에 배치함으로써, 제1 전자 부품(2)과 제2 전자 부품(4a∼4d)은, 외부 단자면(땜납볼 형성면)이 동일한 방향을 향하도록 실장된다.
스페이서(5)는, 제1 전자 부품(2)의 열이 제2 전자 부품(4a∼4d)에 전도되지 않도록, 히트 스프레더(6) 및 히트 싱크(7)와 접촉하지 않도록 배치되면 바람직하다. 따라서, 스페이서(5)는, 제1 전자 부품(2)의 제2 면(2b)에서 히트 스프레더(6)면 이외의 부분에 고정되면 바람직하다. 또한, 스페이서(5)는 도 1에 도시하는 바와 같이 단면 L자 형상으로 형성하여, 제2 전자 부품(4a∼4d)을 지지하는 부분이, 히트 스프레더(6)와 접촉하지 않도록, 히트 스프레더(6)와의 사이에 소정의 공극(12)을 개재시켜 연장하면 바람직하다. 이에 의해, 히트 스프레더(6)와 가요성 회로 기판(3) 사이에는, 공극(12)과 스페이서(5)가 개재되게 되어, 제1 전자 부품(2)의 열이 스페이서(5)를 통하여 제2 전자 부품(4a∼4d)에 전도되는 것을 억제할 수 있음과 함께, 공극(12)에서의 공냉 작용에 의해 제1 전자 부품(2) 및 제2 전자 부품(4a∼4d)의 냉각 효율을 높일 수도 있다. 따라서, 스페이서(5)의 두께는, 두꺼운 쪽이 보다 열이 전도되기 어렵게 되므로, 전자 부품 실장 장치(1)의 전체적인 크기가 문제로 되지 않는 범위에서 두껍게 하면 바람직하다. 또한, 스페이서(5)와 히트 스프레더(6) 사이의 공극(12)의 크기도, 큰 쪽이 보다 열전도가 되기 어렵게 됨과 함께 공냉 작용도 높아지므로, 전자 부품 실장 장치(1)의 전체적인 크기가 문제로 되지 않는 범위에서 크게 하면 바람직하다.
스페이서(5)는, 금속 이외의 재료로 형성하면 바람직하고, 단열 재료로 형성하면 보다 바람직하다. 특히, 스페이서(5)로서는, 열전도율이 낮음과 함께, 제조 프로세스에서의 리플로우 공정의 조건(예를 들면, 최대 220℃∼260℃, 60초) 하에서도 변질되지 않는 재료가 바람직하다. 스페이서(5)의 재료로서는, 예를 들면, 수지, 글래스, 세라믹스 등을 사용할 수 있다. 스페이서(5)의 열전도율은, 예를 들면 1W/mK 이하이면 보다 바람직하다. 또한, 스페이서(5)는, 제2 전자 부품(4a∼4d)을 지지 가능한 정도의 강도를 갖는다.
본 발명에서, 스페이서(5)의 열전도율은, 레이저 플래시법에 의해 측정한다. 그 측정 방법은, JIS 규격에 준거한다. 예를 들면, 스페이서(5)의 재질이 파인 세락믹스이면, 열전도율은, JISR1611에 준거하여 측정한다.
스페이서(5)의 형상은, 제1 전자 부품(2) 상에 제2 전자 부품의 실장 장소를 확보할 수 있도록 하는 형상이면 되고, 실장하는 제2 전자 부품의 크기 및 수 등에 따라서 적절히 여러 가지의 형태로 설정할 수 있다. 도 4 및 도 5에, 스페이서의 형상의 일례를 나타내는 전자 부품 실장 장치의 개략 상면도를 도시한다(단, 가요성 회로 기판, 제2 전자 부품 및 히트 싱크의 도시는 생략하고 있음).
도 4에 도시하는 예에서는, 스페이서(5)는, 제1 전자 부품(2)의 제2 면(2b) 중 히트 싱크(7)가 배치되는 영역 이외의 영역을 덮도록 형성되어 있다. 즉, 제2 전자 부품(4a∼4d)을 실장하는 면에는, 히트 싱크(7)를 실장하기 위한 개구(5a)가 형성되어, 도 4에 도시하는 바와 같은 상면도에서는 히트 스프레더(6)의 일부가 노출되어 있다. 이 때, 스페이서(5)는, 제1 전자 부품(2)의 제2 면(2b)의 히트 스프레더(6) 이외의 부분에 고정되면 바람직하다. 또한, 도 4에 도시하는 바와 같은 상면 형상을 갖는 스페이서(5)는, 공극(12) 내의 공기가 유통하도록 하는 형상이면 바람직하다. 예를 들면, 도 2 및 도 3에 도시하는 바와 같이, 제1 전자 부품(2)과의 사이에서 대향하는 측면에 개구(14)를 형성하도록 하는 역홈 형상(단면이 コ자형상)의 스페이서(5)로 할 수 있다. 이와 같은 형상에 의하면, 측면의 개구(14)를 통하여 공극(12) 내의 공기를 유동시켜(예를 들면, 도 3의 단면도에서는, 공극(12)의 공기를 좌우 방향으로 유통시켜), 냉각 효율을 높일 수 있다.
또한, 도 5에 도시하는 예에서는, 스페이서(5)는, 복수의 요소로 형성되어 있고, 예를 들면, 가요성 회로 기판(3)을 제1 전자 부품(2)의 제2 면(2b) 상에 되접는 부분에만, 또는 제1 전자 부품(2)의 제2 면(2b) 상에 제2 전자 부품(4a∼4d)를 적층하는 부분에만 등, 필요한 영역에만 배치되도록 하여도 된다. 도 5에 도시하는 예에서도, 스페이서(5)는, 히트 스프레더(6) 이외의 제1 전자 부품(2)의 제2 면(2b) 영역에 고정되면 바람직하다. 바람직하게는, 스페이서(5)의 형상은, 도 4 또는 도 5에 도시하는 바와 같은 상면 투영에서, 면적이 가능한 한 커지도록 설정한다.
스페이서(5)는, 제1 전자 부품(2)의 제2 면(2b)에는 접착제(도시 생략)에 의해 고정되면 바람직하다. 또한, 가요성 회로 기판(3)은, 제1 전자 부품(2) 및 스페이서(5)에는 접착제(11)에 의해 고정되면 바람직하다. 어느 접착제도, 열전도율이 낮고 또한 내열성의 절연성 접착제가 바람직하다. 접착제(11)로서는, 예를 들면, 액상 접착제 또는 시트 형상 접착제를 사용할 수 있다. 접착제(11)로서, 열경화 전의 상태의 열경화성 수지 시트(예를 들면 에폭시계 수지)를 사용하면, 액상 접착제를 사용하는 경우에 비해, 두께의 불균일(변동)을 저감할 수 있어, 제2 전자 부품(4a∼4d)을 탑재하는 가요성 회로 기판(3)면을 보다 평탄하게 할 수 있다. 또한, 접착제(11)로서, 열가소성 수지 시트(예를 들면, 변성 폴리이미드와 에폭시 수지와의 복합 재료)를 사용하면, 접착제(11)의 두께 불균일을 개선할 수 있을 뿐만 아니라, 접착제(11)의 열경화 프로세스(큐어)가 불필요하게 되므로, 제조 공정에서 접착 시간을 단축할 수 있어(예를 들면, 60분간 정도 필요하였던 것이 10초 이하로 단축), 프로세스 코스트의 삭감 및 제1 전자 부품(2)에 가해지는 열 이력의 시간도 단축할 수 있다.
제1 전자 부품(2)의 제1 면(2a)과 가요성 회로 기판(3) 사이에는, 언더필 수지(13)가 충전되어 있다. 언더필 수지(13)에는, 열전도율을 높이기 위해서, 열전도율이 높은 필러를 함유시키면 바람직하다. 예를 들면, 언더필 수지(13)의 열전도율을 3W/mK 이상으로 하면 바람직하다. 언더필 수지(13)의 열전도율을 높이면, 제1 전자 부품(2)의 열을 제2 면(2b)(히트 스프레더(6))측만으로부터 방열하는 것이 아니라, 제1 면(2a)측으로부터 외부 단자를 통해서도 방열할 수 있게 된다. 이에 의해, 제2 전자 부품(4a∼4d)의 환경 온도를 보다 저하시킬 수 있다.
언더필 수지(13)에 함유시키는 필러로서는, 세라믹스가 바람직하고, 예를 들면, 실리카, 알루미나, 질화 붕소, 마그네시아, 질화 알루미늄, 질화 규소 등을 들 수 있다. 필러 함유 언더필 수지(13)의 필러 함유율은, 바람직하게는, 40질량%∼90질량%이고, 그 열전도율은, 0.5W/mk∼3W/mk가 바람직하다. 필러의 형상 및 치수는 특별히 한정되는 것은 아니지만, 예를 들면, 구형이며, 직경 10㎛∼100㎛의 필러를 사용할 수 있다.
히트 스프레더(6)의 노출면에는, 히트 싱크(7)가, 예를 들면 도전성 접착제(도시 생략)에 의해 접착되어 있다.
가요성 회로 기판(3)을 구성하는 절연 재료 중, 적어도 1개는 열가소성 수지이면 바람직하다. 열가소성 수지를 이용함으로써, 예를 들면 제1 전자 부품(2)의 열에 의해 탄성율이 현저하게 낮아져(예를 들면 수㎫∼수십㎫ 정도), 절곡하기 쉬워지기 때문이다. 예를 들면, 제1 전자 부품(2)으로서 CPU와 같이 외부 단자 수가 많은(예를 들면 500핀 이상) 전자 부품을 사용하고, 제2 전자 부품으로서 다른 전자 부품을 사용한 3차원 실장형 전자 부품 실장 장치의 경우, 가요성 회로 기판(3)은, 배선층 수가 적어도 2층 이상인 다층 회로 기판을 사용할 필요가 있지만, 배선층 수가 증가하면 두께가 증가하므로, 가요성 회로 기판(3)은 절곡이 곤란하게 된다. 따라서, 다층 회로 기판의 절곡을 쉽게 하기 위해서, 열가소성 수지를 사용하면 바람직하다.
또한, 가요성 회로 기판(3)을 구성하는 절연 재료 중, 적어도 1개는 경화 전 상태의 열경화성 수지이어도 된다. 열경화 전의 상태(B스테이지 상태)의 열경화성 수지도 열가소성 수지와 마찬가지로 탄성율이 낮으므로(100㎫ 이하), 가요성 회로 기판을 구부리기 쉽게 할 수 있다.
다음으로, 본 발명의 제1 실시 형태에 따른 전자 부품 실장 장치의 제조 방법에 대하여 설명한다. 도 6에, 본 발명의 전자 부품 실장 장치의 제조 방법을 설명하기 위한 개략 공정도를 도시한다.
우선, 제1 전자 부품(2)의 히트 스프레더(6)측의 면에, 열전도율이 낮고 또한 내열성의 절연성 접착제(도시 생략)를 이용하여 스페이서(5)를 접착한다(도 6의 (a)). 다음으로, 배선이 형성되어 있는 가요성 회로 기판(3)의 외부 단자(도시 생략)와, 제1 전자 부품(2)에 형성되어 있는 땜납볼(8)을 예를 들면 리플로우법을 이용하여 전기적으로 접속한다(도 6의 (b)). 다음으로, 가요성 회로 기판(3) 상에, 가요성 회로 기판(3)을 제1 전자 부품(2) 및 스페이서(5)에 접착하기 위한 접착제(11)를 붙인다(도 6의 (c)). 다음으로, 제1 전자 부품(2)의 측면 및 스페이서(5) 표면을 따라서 가요성 회로 기판(3)을 절곡하여, 가요성 회로 기판(3)을 제1 전자 부품(2) 및 스페이서(5)에 접착한다(도 6의 (d)). 다음으로, 제1 전자 부품(2)의 땜납볼(8) 형성면과 가요성 회로 기판(3) 사이에, 언더필 수지(13)를 충전하고, 열경화시킨다(도 6의 (e)). 다음으로, 가요성 회로 기판(3) 상에, 땜납볼(10)을 리플로우에 의해 형성한다(도 6의 (f)). 다음으로, 제2 전자 부품(4)을 스페이서(5) 상의 가요성 회로 기판(3)면에 배치하고, 리플로우에 의해 땜납 융착시킨다(도 6의 (g)). 마지막으로, 히트 싱크(7)를 히트 스프레더(6) 상에 도전성 접착제(도시 생략)를 이용하여 접착시켜, 전자 부품 실장 장치를 완성시킨다(도 6의 (h)).
다음으로, 본 발명의 제2 실시 형태에 따른 전자 부품 실장 장치에 대하여 설명한다. 도 7에, 본 발명의 제2 실시 형태에 따른 전자 부품 실장 장치의 개략평면도를 도시한다. 또한, 도 7에서는, 도 1∼도 3에 도시하는 요소와 동일한 요소에는 동일한 부호를 붙이고 있다. 제1 실시 형태에서는, 제1 전자 부품(2)과 제2 전자 부품(4)은, 가요성 회로 기판(3)의 각각 서로 다른 면에 실장되어 있었지만, 제2 실시 형태에서는, 제1 전자 부품(2)과 제2 전자 부품(4)은, 가요성 회로 기판(3)의 동일 면에 실장되어 있다.
이 때문에, 제2 실시 형태에 따른 스페이서(25)의 형태는, 제1 실시 형태에 따른 스페이서의 형태와 상이하다. 스페이서(25)는, 제2 전자 부품(4)을 수용 가능하게 함과 함께, 가요성 회로 기판(3)을 지지할 수 있도록 하는, 오목부 또는 홈부(25a)를 갖는다. 스페이서(25)는, 전체가 홈 형상(コ자 또는 凹자)으로 되어 있어도 되고, 제2 전자 부품(4)을 수용하는 부분에만 오목부가 형성되어 있어도 된다. 스페이서(25)의 오목부 또는 홈부(25a)는, 가요성 회로 기판(3)으로 덮여졌다고 하여도 폐쇄된 공간으로는 되지 않고, 외부와의 공기의 유통이 있도록 구성하면 바람직하다. 이에 의해, 냉각 효율을 높일 수 있다.
가요성 회로 기판(3)은, 제1 전자 부품(2)의 제1 면(2a)으로부터, 제1 전자 부품(2) 및 스페이서(25)를 따라서, 제1 전자 부품(2)의 제2 면(2b) 쪽으로 절곡된다. 가요성 회로 기판(3)은, 스페이서(25)의 오목부 또는 홈부(25a) 이외의 부분에 의해 지지되고, 가요성 회로 기판(3)과 스페이서(25)에 의해 제2 전자 부품(4)을 수용하는 공간이 형성된다. 제2 전자 부품(4)은, 스페이서(25)의 오목부 또는 홈부(25a) 내에 수용되고, 스페이서(25) 및 가요성 회로 기판(3)에 의해 둘러싸여진다. 제2 전자 부품(4)은, 땜납볼(9)의 형성면이 제1 전자 부품(2)과는 반대측을 향하도록 배치된다. 제2 전자 부품(4)과 스페이서(25) 사이에는, 제2 전자 부품(4)과 스페이서(25)가 접촉하지 않도록, 공극(12)이 형성되어 있다. 이에 의해, 제1 전자 부품(2)의 열이 스페이서(25)을 통하여 전달되는 것을 방지함과 함께, 방열 효과를 높일 수 있다.
다음으로, 본 발명의 제2 실시 형태에 따른 전자 부품 실장 장치의 제조 방법에 대하여 설명한다. 도 8에, 본 발명의 제2 실시 형태에 따른 전자 부품 실장 장치의 제조 방법을 설명하기 위한 개략 공정도를 도시한다.
우선, 제1 전자 부품(2)에, 오목부 또는 홈부(25a)가 형성된 스페이서(25)를 접착한다(도 8의 (a)). 다음으로, 가요성 회로 기판(3) 상에, 소정의 개소, 즉 제1 전자 부품(2) 및 스페이서(25)와 접착시키는 개소에 미리 시트 형상의 접착제(11)(예를 들면 열가소성 수지)를 접착한다(도 8의 (b)). 다음으로, 가요성 회로 기판(3)의 동일 면 상에, 제1 전자 부품(2) 및 제2 전자 부품(4)을 리플로우에 의해 실장한다(도 8의 (c)). 다음으로, 제2 전자 부품(4)을 접속한 부분을 제1 전자 부품(2)의 히트 스프레더(6) 측에 배치하도록, 가요성 회로 기판(3)을 제1 전자 부품(2) 및 스페이서(25)를 따라서 절곡하여, 각 표면에 접착시킨다(도 8의 (d)). 이 때, 제2 전자 부품(4)은, 스페이서(25)의 오목부에 수용되지만, 스페이서(25)와는 접촉하지 않도록 한다. 다음으로, 제1 전자 부품(2)의 땜납볼(8) 형성면과 가요성 회로 기판(3) 사이에 언더필 수지(13)를 충전하고, 열경화시킨다(도 8의 (e)). 다음으로, 가요성 회로 기판(3)에서 제1 전자 부품(2)을 실장한 면과는 반대측의 면에, 땜납볼(10)을 리플로우에 의해 형성한다(도 8의 (f)). 마지막으로, 히트 싱크(7)를 히트 스프레더(6)에 도전성 접착제(도시 생략)로 접착하여, 전자 부품 실장 장치(21)를 완성시킨다(도 8의 (g)).
제2 실시 형태에 따른 전자 부품 실장 장치의 제조 방법에서는, 제1 실시 형태에 따른 제조 방법에 비해, 리플로우 이력을 1회 삭감할 수 있다. 통상적으로, 예를 들면 CPU 등의 반도체 디바이스는, 리플로우의 온도 이력에 의해 특성이 열화되는 경향이 있다. 따라서, 제2 실시 형태에 따르면, 전자 부품의 신뢰성을 향상시킬 수 있다.
다음으로, 본 발명의 제3 실시 형태에 따른 전자 부품 실장 장치의 제조 방법에 대하여 설명한다. 도 9에, 본 발명의 제3 실시 형태에 따른 전자 부품 실장 장치의 개략 평면도를 도시하고(단，히트 싱크 및 스페이서의 도시는 생략), 도 10에, 도 9에 도시하는 X-X선에서의 본 발명의 전자 부품 실장 장치의 개략 단면도를 도시한다. 또한, 도 9 및 도 10에서는, 도 1∼도 3에 도시하는 요소와 동일한 요소에는 동일한 부호를 붙이고 있다. 제1 실시 형태에서는, 도 2에 도시하는 단면에서 가요성 회로 기판(3)은 제1 전자 부품(2)의 한쪽의 측면(2c)만을 따라서 절곡되어 있지만, 도 9 및 도 10에 도시하는 제3 실시 형태에서는, 한쪽의 제1 측면(2c)만으로부터 뿐만 아니라, 반대측의 제2 측면(2d)으로부터도 절곡되어 있다. 이 때, 스페이서(5)의 형상은, 예를 들면 도 4 및 도 5에 도시하는 형태와 같이, 제1 전자 부품(2)의 제2 면(2b) 상에 절곡된 가요성 회로 기판(3)을 지지 가능한 것이면 어느 형태이어도 된다. 제2 전자 부품(4a∼4h)은, 제1 전자 부품(2)의 제2 면(2b) 상에 절곡된 가요성 회로 기판(3) 부분에 실장된다.
제3 실시 형태에 따르면, 제1 전자 부품 상에 제2 전자 부품을 적층 가능한 스페이스를 넓게 할 수 있어, 보다 많은 제2 전자 부품을 적층할 수 있다.
본 발명의 각 실시 형태에서, 가요성 회로 기판의 절곡 형태는, 도 9의 형태에 한정되지 않고, 히트 싱크(7)의 존재를 고려하여 여러 가지의 형태가 가능하다. 예를 들면, 가요성 회로 기판의 다른 절곡 형태로서는, 도 11∼도 13에 도시하는 바와 같은 절곡 형태가 가능하다. 또한, 도 11∼도 13에서는，히트 싱크 및 스페이서의 도시는 생략하고 있다. 도 11에 도시하는 형태에서는, 인접하는 2개의 측면으로부터 제1 전자 부품(2)의 제1 면(2a) 상에 가요성 회로 기판(3)은 절곡되어 있고, 도 12에 도시하는 형태에서는，3개의 측면으로부터 제1 전자 부품(2)의 제1 면(2a) 상에 가요성 회로 기판(3)은 절곡되어 있고, 도 13에 도시하는 형태에서는, 모든 측면(4개의 측면)으로부터 제1 전자 부품(2)의 제1 면(2a) 상에 가요성 회로 기판(3)은 절곡되어 있다. 이와 같이, 제1 전자 부품(2) 상에 적층하는 제2 전자 부품(4)의 수, 위치, 크기 등의 조건에 따라서, 가요성 회로 기판(3)의 치수, 형상 및 절곡 형태를 적절히 결정할 수 있다.
또한, 제3 실시 형태는, 제1 실시 형태를 기초로 설명하였지만, 제2 실시 형태에 제3 실시 형태를 적용할 수 있는 것은 물론이다.
다음으로, 본 발명의 제4 실시 형태에 따른 전자 부품 실장 장치에 대하여 설명한다. 도 14에, 본 발명의 제4 실시 형태에 따른 전자 부품 실장 장치의 개략 단면도를 도시한다. 제1 실시 형태에서는, 스페이서는 히트 스프레더(6)와 접촉 하지 않도록, 그 단면은 L자 형상으로 되어 있고, 스페이서와 히트 스프레더(6) 사이에는 공극(12)이 존재하고 있었지만, 제4 실시 형태에 따른 전자 부품 실장 장치(41)에서는, 스페이서(45)는, 히트 스프레더(6)면을 포함하는 제1 전자 부품(2)의 제2 면(2b)에 고정되어 있다.
제4 실시 형태에 따르면, 스페이서(45)는, 히트 스프레더(6)와 접촉하고 있지만, 이 형태에 의해서도 제1 전자 부품(2)으로부터 제2 전자 부품(4)으로의 직접적인 열전도를 방지할 수 있다. 또한, 제1 실시 형태에 따른 스페이서보다는 체적이 커지므로 스페이서(45)의 열 용량을 크게 할 수 있음과 함께, 제1 전자 부품(2)과의 접촉 면적이 증대되므로 지지로서의 안정성을 증대시킬 수 있다.
다음으로, 본 발명의 제5 실시 형태에 따른 전자 부품 실장 장치에 대하여 설명한다. 도 15에, 본 발명의 제5 실시 형태에 따른 전자 부품 실장 장치의 개략 단면도를 도시한다. 제1 실시 형태∼제4 실시 형태에서는, 제1 전자 부품의 제2 면을 따라서(이차원 방향으로) 복수의 제2 전자 부품을 실장하는 형태를 설명하였지만, 제5 실시 형태로서 도 15에 도시하는 바와 같이, 복수의 제2 전자 부품(4a, 4b)은, (삼차원 방향으로) 적층하여 실장할 수도 있다. 본 실시 형태에 따르면, 삼차원 방향의 공간을 보다 효율적으로 이용할 수 있다. 또한, 제5 실시 형태는, 제1 실시 형태를 기초로 설명하였지만, 제2∼제4 실시 형태에 제5 실시 형태를 적용할 수 있는 것은 물론이다.
다음으로, 본 발명의 제6 실시 형태에 따른 전자 부품 실장 장치에 대하여 설명한다. 도 16 및 도 17에, 본 발명의 제6 실시 형태에 따른 전자 부품 실장 장치의 개략 단면도를 도시한다. 제1 실시 형태∼제5 실시 형태에서는, 제1 전자 부품 상에 복수의 동종의 제2 전자 부품을 실장하는 형태를 설명하였지만, 제6 실시 형태로서 도 16 및 도 17에 도시하는 바와 같이 서로 다른 종류의 제2 전자 부품을 제1 전자 부품 상에 실장하여도 된다. 예를 들면, 도 16에 도시하는 형태와 같이, 제2 전자 부품으로서, 반도체 디바이스(4a, 4b)와 수동 부품(4c∼4f)을 제1 전자 부품(2) 상에 실장할 수 있다.
제1 전자 부품(2)이 예를 들면 CPU인 경우, 순시의 전압 저하 등의 스위칭 노이즈를 저감시키기 위해서, CPU의 주위에는 디커플링 컨덴서를 실장할 필요가 있다. 제6 실시 형태에 따르면, 도 16에 도시하는 제2 전자 부품(4c∼4f)과 같이 디커플링 컨덴서를 실장하면, 디커플링 컨덴서의 실장 면적을 감소시킬 수 있음과 함께, 제1 전자 부품(2)으로서의 CPU의 보다 근방에 디커플링 컨덴서를 실장할 수 있으므로 효과적으로 노이즈를 저감시킬 수 있다.
또한, 제6 실시 형태는, 도 17에 도시하는 바와 같이, 제2 실시 형태에 따른 전자 부품 실장 장치에도 적용할 수 있다. 또한, 제6 실시 형태는, 제1 실시 형태∼제3 실시 형태 및 제5 실시 형태를 기초로 설명하였지만, 제4 실시 형태에도 제6 실시 형태를 적용할 수 있는 것은 물론이다.
다음으로, 본 발명의 제7 실시 형태에 따른 전자 부품 실장 장치에 대하여 설명한다. 도 18에, 본 발명의 제7 실시 형태에 따른 전자 부품 실장 장치의 개략 단면도를 도시한다. 제1 실시 형태∼제6 실시 형태에서는, 제1 전자 부품(2)과 가요성 회로 기판(3) 사이에 언더필 수지(13)가 충전된 형태를 도시하였지만, 제7 실시 형태로서 도 18에 도시하는 바와 같이, 전자 부품 실장 장치(81)는 언더필 수지를 사용하지 않는 형태로 하는 것도 가능하다. 또한, 제7 실시 형태는, 제1 실시 형태를 기초로 설명하였지만, 제2 실시 형태∼제6 실시 형태에도 제7 실시 형태를 적용할 수 있는 것은 물론이다.
<실시예 1>
상면이 도 11에 도시하는 바와 같은 형태이며, 중앙 부근의 단면이 도 2에 도시하는 바와 같은 형태를 갖는 제1 실시 형태에 따른 전자 부품 실장 장치를 제조하였다.
본 실시예에서는, 제1 전자 부품으로서, 화상 처리 프로세서 칩을 탑재한 BGA(Ball Grid Array) 타입의 패키지(외형 치수 : 38㎜×38㎜, 소비 전력 7W, 입출력 단자 수 : 약 800핀)를 1개 사용하였다. 또한, 제2 전자 부품으로서는, DDR-DRAM 패키지(외형 치수 : 10㎜×10㎜, 입출력 단자 수: 약 60핀)를 4개 사용하였다.
본 실시예에서 사용한 스페이서는, 열전도율 약 0.36W/mk의 글래스 에폭시 수지(FR4)이다. 스페이서의 형상은, 도 2에 도시하는 바와 같은 역홈 형상이며, 또한 평면 형상은 도 4에 도시하는 바와 같은 형태이며, 화상 처리 프로세서 패키지에 탑재하였을 때에, 히트 스프레더와 접촉하지 않는 형상으로 되어 있다. 또한, 스페이서와 화상 처리 프로세서 패키지면 사이에 형성하는 공극의 간격은 1㎜로 하였다.
본 실시예에서 사용한 가요성 회로 기판은, 두께 25㎛의 폴리이미드 절연층의 양면에 두께 12㎛의 동박 패턴이 형성된 플렉시블 기판이다. 이 양면의 동박 패턴 사이는 비아로 접속되어 있다. 가요성 회로 기판의 양면에는, BGA 땜납볼 탑재용 외부 단자를 형성하는 개소만이 개구된 두께 10㎛의 솔더레지스트가 형성되어 있고, BGA 땜납볼 탑재용 외부 단자 개소의 표면에는, 두께 3㎛의 Ni막과 그 위에 두께 0.5㎛의 Au막이 도금법에 의해 형성되어 있다. 또한, 화상 처리 프로세서 패키지가 실장되는 면의 소정의 일부(후에, 화상 처리 프로세서 패키지의 측면 및 스페이서의 일부와 접착시키는 부분)에는, 두께 25㎛의 열가소성 폴리이미드 수지 시트를 접착하였다. 또한, 도 6에 도시하는 제조 방법의 설명에서는, 제1 전자 부품과 가요성 회로 기판을 접속한 후에 접착제를 접착하였지만(도 6의 (c) 참조), 본 실시예에서는 가요성 회로 기판에 미리 접착제 시트를 접착하였다.
본 실시예의 제조 방법에 대하여 도 6을 참조하면서 설명한다. 우선, 화상 처리 프로세서 패키지의 제1 면(히트 스프레더 설치면)에, 스페이서를 절연성 접착제로 접착시킨다(도 6의 (a) 참조). 이 절연성 접착제로서는, 글래스 전이 온도가 140℃로 높고, 리플로우 공정의 열에 의해서도 접착 강도가 열화되지 않는 내열성이 높은 에폭시계 접착 재료를 이용하였다.
다음으로, 화상 처리 프로세서 패키지와 플렉시블 기판을 플립 칩 실장 마운터를 이용하여 가접속(플럭스에 의한 접착)하였다. 가접속은, 우선, 플렉시블 기판을 플립 칩 실장 마운터의 스테이지 상에 진공 흡착으로 고정하고, 다음으로, 플렉시블 기판의 외부 단자 상에 플럭스를 도포한 후, 화상 처리 프로세서 패키지의 BGA 땜납볼과 플렉시블 기판의 외부 단자를 실장 마운터에 상비되어 있는 카메라에 의해 위치 정렬하고, 100g 정도의 저하중을 걸어 실시하였다. 또한, 가접속 시에는 가열은 실시하고 있지 않다. 그 후, 플립 칩 실장 마운터로부터 제품을 취출하여, 리플로우로에 투입함으로써 화상 처리 프로세서 패키지와 플렉시블 기판을 접속하였다. 다음으로, 유기 용제를 이용하여 플럭스 세정을 행하고, 건조시킨다(도 6의 (c) 참조).
다음으로, 제품을 히터 스테이지에 얹어 약 180℃로 가열하면서, 플렉시블 기판을 화상 처리 프로세서 패키지의 측면 및 스페이서를 따라서 절곡하여, 증가 처리 프로세서 패키지 및 스페이서에 접착시켰다. 다음으로, 가열과 동시에 약 1Mpa 정도의 압력을 가함으로써, 플렉시블 기판을 화상 처리 프로세서 패키지 및 스페이서에 고정시킨다(도 6의 (d) 참조). 플렉시블 기판을, 도 11에 도시하는 형태로 되도록, 화상 처리 프로세서 패키지의 인접하는 2개의 측면을 따라서 화상 처리 프로세서 패키지의 제1 면측으로 절곡하여, 화상 처리 프로세서 패키지의 제1 면 상으로 뻗어나오도록 하는 형태로 하였다.
그 후, 에폭시계 수지를 주성분으로 한 언더필 수지(열전도 필러 함유 없음)를 화상 처리 프로세서 패키지와 플렉시블 기판의 간극(BGA 땜납볼의 주위)에 충전하고, 언더필 수지를 열경화시킨다(도 6의 (e) 참조). 다음으로, 언더필 수지에 면하고 있는 면과는 반대측의 플렉시블 기판면 상의 외부 단자 상에 땜납볼을 볼 전사법과 리플로우 공정에 의해 형성하였다(도 6의 (f) 참조).
다음으로, 화상 처리 프로세서 패키지 상에 절곡한, 스페이서 상의 플렉시블 기판의 외부 단자 상에 플럭스를 도포하고, 화상 처리 프로세서 패키지와 마찬가지로 하여, 플립 칩 실장 마운터를 이용하여 4개의 DRAM 패키지를 플렉시블 기판에 가접속하였다. 그 후, 플립 칩 실장 마운터로부터 제품을 취출하여, 리플로우로에 투입함으로써 DRAM 패키지와 플렉시블 기판을 접속하고, 유기 용제를 이용하여 플럭스 세정을 행하고, 건조시켰다(도 6의 (g) 참조). 마지막으로, 화상 처리 프로세서 패키지의 히트 스프레더 표면에 Ag 필러가 함유된 도전성 접착제를 이용하여 히트 싱크를 접착시켜, 3차원 실장형 반도체 장치를 완성시켰다(도 6의 (h) 참조).
이와 같이 하여 제조한 3차원형 전자 부품 실장 장치에서, 화상 처리 프로세서 패키지를 동작시키면, 스페이서 상의 플렉시블 기판에 실장되어 있는 DRAM 패키지의 표면 온도가 60℃∼70℃로, 환경 온도를 DRAM 패키지의 동작 보증 온도(80℃) 이하로 할 수 있었다. 또한, 외부로부터 팬을 이용하여 공냉하면, DRAM 패키지의 표면 온도를 50℃∼60℃까지 내릴 수 있는 것도 확인할 수 있었다. 그 결과, 화상 처리 프로세서 패키지 상에 4개의 DRAM 패키지를 적층한 화상 처리 모듈로서의 동작도 확인할 수 있었다.
도 20에, 본 실시예의 비교예에 따른 전자 부품 실장 장치의 개략 단면도를 도시한다. 비교예에 따른 전자 부품 실장 장치는, 스페이서를 이용하지 않고, 플렉시블 기판(103)을 화상 처리 프로세서 패키지(102)의 제2 면(102b)에 직접 접착하고 있는 것 이외에는, 본 실시예에 따른 전자 부품 실장 장치와 마찬가지이다. 또한, 비교예에서는, 플렉시블 기판(103)은, 화상 처리 프로세서 패키지(102)의 제2 면(102b)과 접촉하는 영역의 약 70%(면적)에서 히트 스프레더(106)와 접촉하고 있다. 비교예에 따른 전자 부품 실장 장치에서, 화상 처리 프로세서 패키지(102)를 동작시키면，DRAM 패키지의 표면 온도는 85℃∼100℃이었다.
이것으로부터, 스페이서에 의한 온도 상승 억제 효과를 확인할 수 있었다.
또한 4개의 DRAM 패키지(4개의 DRAM 패키지의 총 면적 : 400㎟)를 화상 처리 프로세서 패키지 상에 3차원 실장함으로써, 종래의 평면 실장 타입의 모듈 구조보다도, 패키지 간의 간격으로 되는 실장 영역 약 50㎟도 포함하여 실장 면적을 약 450㎟ 삭감할 수 있었다.
<실시예 2>
중앙 부근의 단면이 도 19에 도시하는 바와 같은 형태를 갖는 제2 실시 형태에 따른 전자 부품 실장 장치를 제조하였다.
본 실시예에서는, 제1 전자 부품으로서, 실시예 1와 마찬가지의 화상 처리 프로세서 패키지를 1개 사용하였다. 제2 전자 부품으로서는, 실시예 1과 마찬가지의 DRAM 패키지 8개 외에, 용량 100㎊의 칩 컨덴서(소위 1005 타입 : 1.0㎜×0.5㎜)를 16개 사용하였다. DRAM 패키지는, 도 19에 도시하는 바와 같이 2개씩 적층시키므로, DRAM 패키지는 4세트 형성되게 된다. 가요성 회로 기판으로서는, 실시예 1과 마찬가지의 플렉시블 기판을 사용하였다.
본 실시예에서 사용한 스페이서는, 열전도율 약 0.36W/mk의 글래스 에폭시 수지(FR4)이고, 기계 가공에 의해 미리 형성된, 제2 전자 부품을 수용하기 위한 홈부를 갖는다. 또한, 스페이서와 화상 처리 프로세서 패키지면 사이에 형성하는 공극의 간격은 1㎜로 하였다.
본 실시예의 제조 방법에 대하여 도 8을 참조하면서 설명한다. 우선, 스페이서를 화상 처리 프로세서 패키지의 히트 스프레더 설치면에 접착시켰다(도 8의 (a) 참조). 본 실시예에서는, 실시예 1과는 달리, 스페이서는, 히트 스프레더의 노출면과 비노출면의 양방에 접촉하고 있다. 사용한 접착제는, 실시예 1과 마찬가지이다.
다음으로, 화상 처리 프로세서 패키지, 및 미리 리플로우법에 의해 2개의DRAM 패키지를 3차원 적층해 둔 DRAM 적층 패키지(4세트)와, 플렉시블 기판을, 실시예 1과 마찬가지로 하여 플립 칩 실장 마운터를 이용하여 가접속하였다. 다음으로, 칩 실장 마운터를 이용하여, 16개의 칩 컨덴서를 플렉시블 기판에 땜납 페이스트에 의해 가접속하였다.
다음으로, 실장 마운터로부터 제품을 취출하여, 리플로우로에 투입함으로써 화상 처리 프로세서 패키지, DRAM 적층 패키지, 및 칩 컨덴서와 FPC를 접속하고, 그 후, 유기 용제를 이용하여 플럭스 세정을 행하고, 건조시켰다(도 8의 (c) 참조).
다음으로, 실시예 1과 마찬가지로 샘플을 히터 스테이지에 얹어, 약 180℃로 가열하면서, 플렉시블 기판을, 화상 처리 프로세서 패키지의 대향하는 2개의 측면 및 스페이서를 따라서 화상 처리 프로세서 패키지의 제1 면측으로 절곡하여, 화상 처리 프로세서 패키지의 제1 면 상으로 뻗어나오도록 하였다. 이 때, DRAM 적층 패키지 및 칩 컨덴서가 스페이서의 홈부에 들어가도록 하여, 플렉시블 기판과 스페이서를 접착시켰다(도 8의 (d) 참조). 실시예 2에서는, 플렉시블 기판은, 도 9에 도시하는 바와 같이, 화상 처리 프로세서 패키지의 대향하는 측면으로부터 절곡하였다.
다음으로, 실시예 1과 마찬가지로 하여, 언더필 수지의 충전 및 열경화, 땜납볼의 형성, 및 히트 싱크의 접착을 실시하여, 3차원형 전자 부품 실장 장치를 완성시켰다(도 8의 (e)∼(g) 참조).
이와 같이 하여 제조한 3차원 실장형 전자 부품 실장 장치에서, 화상 처리 프로세서 패키지를 동작시키면，DRAM 패키지의 표면 온도는, 65℃∼75℃로, DRAM 패키지의 동작 보증 온도(80℃) 이하로 할 수 있었다. 또한, 외부로부터 팬을 이용하여 공냉하면, DRAM 패키지의 표면 온도를 55℃∼65℃까지 내릴 수 있는 것도 확인할 수 있었다.
실시예 1에서 설명한 바와 같이, 스페이서가 없는 구조에서는, DRAM 패키지의 표면 온도는 85℃∼100℃이므로, 스페이서에 의한 온도 상승 억제 효과를 확인할 수 있었다.
또한 본 실시예에 의해, 화상 처리 프로세서 패키지 상에 합계 8개의 DRAM 패키지를 적층한 화상 처리 모듈로서의 동작도 확인할 수 있었다. 또한, 실시예 1의 3차원 실장형 전자 부품 실장 장치와 비교하여 메모리 용량을 2배로 늘릴 수 있었다. 또한，8개의 DRAM 패키지(DRAM 패키지의 총 면적 : 800㎟)를 화상 처리 프로세서 패키지 상에 3차원 실장함으로써, 종래의 단체 DRAM 패키지를 평면 실장한 타입의 모듈 구조보다도, 패키지 간의 간격으로 되는 실장 영역 약 100㎟를 포함하여 실장 면적을 약 900㎟ 삭감할 수 있었다. 또한，DRAM 패키지의 근방에 컨덴서를 실장함으로써, 실시예 1의 3차원 실장형 전자 부품 실장 장치보다도 스위칭 노이즈를 저감할 수 있었다.
제조 방법에 대해서는, 실시예 1에 따르면, 일반적으로 열에 약한 화상 처리 프로세서 패키지의 리플로우 공정이 3회 필요하였던 것에 대하여, 실시예 2에 따르면 2회로 되므로, 실시예 1의 구조와 비교하여 보다 높은 실장 수율을 실현할 수 있었다.
본 발명의 반도체 장치는, 상기 실시 형태 및 실시예에 기초하여 설명되어 있지만, 상기 실시 형태에 한정되지 않고, 본 발명의 범위 내에서, 또한 본 발명의 기본적 기술 사상에 기초하여, 상기 실시 형태 또는 실시예에 대하여 다양한 변형, 변경 및 개량을 포함할 수 있는 것은 물론이다. 또한, 본 발명의 청구의 범위의 틀 내에서, 여러 가지의 개시 요소의 다양한 조합ㆍ치환 또는 선택이 가능하다.
본 발명의 한층 더한 과제, 목적 및 전개 형태는, 청구의 범위를 포함하는 본 발명의 전체 개시 사항으로부터도 명백해진다.
[산업상 이용가능성]
본 발명에서, 전자 부품으로서는 다양한 것을 사용할 수 있고, 예를 들면, CPU, 어플리케이션 프로세서, 메모리(DRAM, 플래시 메모리, SRAM 등) 등의 반도체 디바이스(반도체 소자, 반도체 패키지)나 컨덴서, 저항, 인덕터 등의 수동 부품을 사용할 수 있다. 특히, 본 발명은, 제1 전자 부품(2)으로서, CPU나 어플리케이션 프로세서와 같은 발열량이 큰 반도체 디바이스를 사용하는 형태에 적합하다.
본 발명의 전자 부품 실장 장치는, 예를 들면 마더보드(회로 기판)나 모듈 기판에 실장할 수 있다. 이에 의해, 예를 들면, 휴대 전화기 등의 모바일 기기, 퍼스널 컴퓨터, 카 네비게이션, 차재 모듈, 게임기 등의 여러 가지의 전자 기기에 적용하여, 전자 기기의 소형화, 저코스트화, 및 고성능화를 실현할 수 있다.
1, 21, 31, 41, 51, 61, 71, 81, 91 : 전자 부품 실장 장치
2 : 제1 전자 부품
2a : 제1 면
2b : 제2 면
2c : (제1) 측면
2d : 제2 측면
3 : 가요성 회로 기판
4, 4a~4h : 제2 전자 부품
5 : 스페이서
5a : 개구
6 : 히트 스프레더
7 : 히트 싱크
8 : 땜납볼
9 : 땜납볼
10 : 땜납볼
11 : 접착제
12 : 공극
13 : 언더필 수지
14 : 개구
25 : 스페이서
25a : 오목부 또는 홈부
45 : 스페이서
101 : 전자 부품 실장 장치
102 : 제1 전자 부품
102a : 제1 면
102b : 제2 면
102c : 측면
103 : 가요성 회로 기판
104 : 제2 전자 부품
106 : 히트 스프레더
107 : 히트 싱크
108 : 땜납볼
109 : 땜납볼
110 : 땜납볼
111 : 접착제
113 : 언더필 수지
111 : 3차원 실장형 반도체 장치
112 : 제1 반도체 디바이스
113a : 제1 가요성 회로 기판
113b : 제2 가요성 회로 기판
114 : 제2 반도체 디바이스
118 : 땜납볼
119 : 땜납볼
120 : 땜납볼
131 : 3차원 반도체 장치
132 : 반도체 패키지 소자
133 : 반도체 디바이스
134 : 내측 열가소성 수지
135 : 리드 프레임
136 : 외측 열가소성 수지
137 : 범프
138 : 패드
139 : 개구부
140 : 전기적 접속재

Claims (15)

  1. 제1 면에 외부 단자를 가짐과 함께 제2 면에 히트 스프레더를 갖는 제1 전자 부품과,
    상기 제1 전자 부품의 상기 제2 면 방향으로 배치되는 적어도 1개의 제2 전자 부품과,
    상기 제1 전자 부품의 상기 외부 단자 및 상기 적어도 1개의 제2 전자 부품과 전기적으로 접속됨과 함께, 상기 적어도 1개의 제2 전자 부품이 접속된 적어도 일부가 상기 제1 전자 부품의 상기 제2 면측에 배치되는 가요성 회로 기판과,
    상기 가요성 회로 기판의 상기 적어도 일부와 상기 제1 전자 부품의 상기 제2 면 사이의 직접적 열전도를 방지하는 스페이서
    를 구비하는 것을 특징으로 하는 전자 부품 실장 장치.
  2. 제1항에 있어서,
    상기 스페이서는, 상기 가요성 회로 기판의 상기 적어도 일부와 상기 제1 전자 부품의 상기 제2 면 사이에 소정의 공극을 제공하는 것을 특징으로 하는 전자 부품 실장 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 스페이서는, 상기 제1 전자 부품의 상기 제2 면에서 상기 히트 스프레더면 이외의 부분에 고정되는 것을 특징으로 하는 전자 부품 실장 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 스페이서 중 상기 적어도 1개의 제2 전자 부품을 탑재하는 부분은, 상기 히트 스프레더와 접촉하지 않도록 상기 히트 스프레더와의 사이에 소정의 공극을 두고 연장되어 있는 것을 특징으로 하는 전자 부품 실장 장치.
  5. 제4항에 있어서,
    상기 스페이서는, 상기 히트 스프레더에 히트 싱크를 실장하는 영역 이외는, 상기 제1 전자 부품의 상기 제2 면을 덮도록 하는 형상을 가짐과 함께, 상기 제1 전자 부품과의 사이에서 상기 공극의 공기를 유통시키기 위한 개구를 형성하는 것을 특징으로 하는 전자 부품 실장 장치.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 스페이서는, 글래스, 수지 및 세라믹 중 적어도 하나로 형성되는 것을 특징으로 하는 전자 부품 실장 장치.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 스페이서의 열전도율은, 1W/mK 이하인 것을 특징으로 하는 전자 부품 실장 장치.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 제1 전자 부품과 상기 제2 전자 부품은, 상기 가요성 회로 기판의 서로 다른 면에 접속되어 있는 것을 특징으로 하는 전자 부품 실장 장치.
  9. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 스페이서는 오목부 또는 홈부를 갖고,
    상기 적어도 1개의 제2 전자 부품은, 상기 오목부 또는 홈부에 수용되어 있는 것을 특징으로 하는 전자 부품 실장 장치.
  10. 제9항에 있어서,
    상기 적어도 1개의 제2 전자 부품은, 상기 스페이서와 접촉하고 있지 않은 것을 특징으로 하는 전자 부품 실장 장치.
  11. 제9항 또는 제10항에 있어서,
    상기 제1 전자 부품과 상기 제2 전자 부품은, 상기 가요성 회로 기판의 동일 면에 접속되어 있는 것을 특징으로 하는 전자 부품 실장 장치.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 제1 전자 부품은, 반도체 소자를 포함하는 전자 부품이고,
    상기 적어도 1개의 제2 전자 부품은, 반도체 소자를 포함하는 전자 부품 또는 수동 부품인 것을 특징으로 하는 전자 부품 실장 장치.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 가요성 회로 기판은, 상기 제1 전자 부품과 상기 스페이서 중 적어도 한쪽과 접착제에 의해 접착되어 있고,
    상기 접착제는, 열가소성 수지 또는 경화 전의 상태의 열경화성 수지인 것을 특징으로 하는 전자 부품 실장 장치.
  14. 제1 면에 외부 단자를 가짐과 함께 제2 면에 히트 스프레더를 갖는 제1 전자 부품의 상기 제2 면 상에, 상기 제2 면 상방에 배치되는 가요성 회로 기판의 적어도 일부와 상기 제2 면 사이의 직접적 열전도를 방지하는 스페이서를 배설하는 공정과,
    상기 외부 단자와 상기 가요성 회로 기판을 전기적으로 접속함과 함께, 상기 가요성 회로 기판을 절곡하여 상기 가요성 회로 기판의 일부를 상기 스페이서 상에 배치하는 공정과,
    상기 스페이서 상에 있는 상기 가요성 회로 기판 부분에 제2 전자 부품을 전기적으로 접속하는 공정
    을 포함하는 것을 특징으로 하는 전자 부품 실장 장치의 제조 방법.
  15. 제1 면에 외부 단자를 가짐과 함께 제2 면에 히트 스프레더를 갖는 제1 전자 부품의 상기 제2 면 상에, 상기 제2 면 상방에 배치되는 가요성 회로 기판의 적어도 일부와 상기 제2 면 사이의 직접적 열전도를 방지하는 스페이서를 배설하는 공정과,
    상기 외부 단자와 상기 가요성 회로 기판을 전기적으로 접속함과 함께, 제2 전자 부품과 상기 가요성 회로 기판을 전기적으로 접속하는 공정과,
    상기 가요성 회로 기판을 절곡하여 상기 제2 전자 부품을 상기 스페이서 상에 배치하는 공정
    을 포함하는 것을 특징으로 하는 전자 부품 실장 장치의 제조 방법.
KR1020107003592A 2007-07-19 2008-07-18 전자 부품 실장 장치 및 그 제조 방법 KR101065935B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-188287 2007-07-19
JP2007188287 2007-07-19

Publications (2)

Publication Number Publication Date
KR20100032452A true KR20100032452A (ko) 2010-03-25
KR101065935B1 KR101065935B1 (ko) 2011-09-19

Family

ID=40259745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107003592A KR101065935B1 (ko) 2007-07-19 2008-07-18 전자 부품 실장 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US8120921B2 (ko)
JP (1) JP5413971B2 (ko)
KR (1) KR101065935B1 (ko)
CN (1) CN101755335B (ko)
WO (1) WO2009011419A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140135509A (ko) * 2013-05-16 2014-11-26 삼성전자주식회사 방열 판을 갖는 반도체 패키지 및 그 형성 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5433465B2 (ja) * 2010-03-16 2014-03-05 株式会社ジャパンディスプレイ 表示装置
JP5626892B2 (ja) * 2011-01-17 2014-11-19 日本電気株式会社 ３次元実装型半導体装置、および電子機器
DE102011107316A1 (de) * 2011-07-06 2013-06-06 Abb Ag Anordnung zum Kühlen von Baugruppen eines Automatisierungs- oder Steuerungssystems
GB2503407B (en) * 2011-10-10 2015-12-09 Control Tech Ltd Barrier device
WO2014136484A1 (ja) * 2013-03-07 2014-09-12 住友ベークライト株式会社 装置、接着剤用組成物、接着シート
TWM519879U (zh) * 2015-08-03 2016-04-01 Dowton Electronic Materials Co Ltd 電子裝置之改良散熱結構
US10083989B2 (en) 2015-12-10 2018-09-25 Industrial Technology Research Institute Semiconductor device
TWI578505B (zh) * 2015-12-10 2017-04-11 財團法人工業技術研究院 半導體元件
JP6956475B2 (ja) * 2016-09-28 2021-11-02 エルジー ディスプレイ カンパニー リミテッド 電子部品の実装方法、電子部品の接合構造、基板装置、ディスプレイ装置、ディスプレイシステム
JP6726070B2 (ja) 2016-09-28 2020-07-22 エルジー ディスプレイ カンパニー リミテッド 電子部品の実装方法、電子部品の接合構造、基板装置、ディスプレイ装置、ディスプレイシステム
JP7243449B2 (ja) * 2019-05-24 2023-03-22 富士通オプティカルコンポーネンツ株式会社 光モジュール

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000088921A (ja) 1998-09-08 2000-03-31 Sony Corp 半導体装置
JP4135284B2 (ja) * 1999-12-07 2008-08-20 ソニー株式会社 半導体モジュールおよび電子回路装置
JP3360669B2 (ja) 2000-01-07 2002-12-24 日本電気株式会社 半導体パッケージ素子、３次元半導体装置及びこれらの製造方法
JP3886091B2 (ja) * 2000-03-21 2007-02-28 パイオニア株式会社 フラットパネル型表示装置及びその製造方法
JP2002009228A (ja) * 2000-06-20 2002-01-11 Seiko Epson Corp 半導体装置
JP4650822B2 (ja) * 2001-05-24 2011-03-16 パナソニック株式会社 フラットパネル型表示装置
JP3983120B2 (ja) * 2001-07-30 2007-09-26 富士通日立プラズマディスプレイ株式会社 Ｉｃチップの実装構造及びディスプレイ装置
US6576992B1 (en) 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method
KR100620202B1 (ko) * 2002-12-30 2006-09-01 동부일렉트로닉스 주식회사 반도체의 멀티 스택 씨에스피 방법
JP4193702B2 (ja) * 2004-01-14 2008-12-10 株式会社デンソー 半導体パッケージの実装構造
KR20060098689A (ko) * 2005-03-03 2006-09-19 엘지전자 주식회사 티씨피 모듈의 그라운드 강화 설계 구조
JP2007005607A (ja) 2005-06-24 2007-01-11 Fujitsu Ltd 半導体装置
KR100661297B1 (ko) 2005-09-14 2006-12-26 삼성전기주식회사 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법
KR101342652B1 (ko) * 2006-11-15 2013-12-16 삼성디스플레이 주식회사 액정 표시 장치
KR20080069484A (ko) * 2007-01-23 2008-07-28 삼성전자주식회사 플렉시블 기판을 이용한 적층형 반도체 패키지
JP4109707B1 (ja) * 2007-05-30 2008-07-02 新藤電子工業株式会社 半導体装置およびその製造方法、ならびにディスプレイ装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140135509A (ko) * 2013-05-16 2014-11-26 삼성전자주식회사 방열 판을 갖는 반도체 패키지 및 그 형성 방법

Also Published As

Publication number Publication date
CN101755335A (zh) 2010-06-23
US20100188821A1 (en) 2010-07-29
WO2009011419A1 (ja) 2009-01-22
KR101065935B1 (ko) 2011-09-19
JPWO2009011419A1 (ja) 2010-09-24
US8120921B2 (en) 2012-02-21
JP5413971B2 (ja) 2014-02-12
CN101755335B (zh) 2012-07-11

Similar Documents

Publication Publication Date Title
KR101065935B1 (ko) 전자 부품 실장 장치 및 그 제조 방법
TWI423418B (zh) 半導體裝置及其製造方法、與印刷電路基板及電子設備
US8166643B2 (en) Method of manufacturing the circuit apparatus, method of manufacturing the circuit board, and method of manufacturing the circuit device
US7138709B2 (en) Microelectronic package array
US7872869B2 (en) Electronic chip module
US20150255418A1 (en) Ultra-thin embedded semiconductor device package and method of manufacturing thereof
CN101742813B (zh) 安装板和半导体模块
US8811031B2 (en) Multichip module and method for manufacturing the same
WO2010050087A1 (ja) 積層型半導体装置及びその製造方法
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
JP2006165320A (ja) 半導体積層モジュールとその製造方法
JP4062066B2 (ja) 半導体パッケージ及び積層型半導体パッケージ
TWI391084B (zh) 具有散熱件之電路板結構
JP2012015225A (ja) 半導体装置
JP2006237517A (ja) 回路装置およびその製造方法
TW202226471A (zh) 使用一蓋子與硬化結構封裝堆疊基板及積體電路晶粒
JP4600443B2 (ja) 半導体パッケージ及び積層型半導体パッケージ
US6784536B1 (en) Symmetric stack up structure for organic BGA chip carriers
CN113363164A (zh) 一种方体芯片封装方法及其封装结构
JP2011166096A (ja) 表面実装デバイス及びプリント基板、並びに、それらを用いた表面実装デバイスの実装構造体
TW200425461A (en) Semiconductor module
CN113964093A (zh) 封装结构及其制备方法
US20060180944A1 (en) Flip chip ball grid array package with constraint plate
JP2005051143A (ja) スタックメモリ及びその製造方法
KR20110070526A (ko) 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140826

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150820

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170823

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 8