JP2002009228A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2002009228A
JP2002009228A JP2000185172A JP2000185172A JP2002009228A JP 2002009228 A JP2002009228 A JP 2002009228A JP 2000185172 A JP2000185172 A JP 2000185172A JP 2000185172 A JP2000185172 A JP 2000185172A JP 2002009228 A JP2002009228 A JP 2002009228A
Authority
JP
Japan
Prior art keywords
electronic component
circuit board
heat
flexible circuit
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000185172A
Other languages
English (en)
Inventor
Yoichiro Kondo
陽一郎 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000185172A priority Critical patent/JP2002009228A/ja
Publication of JP2002009228A publication Critical patent/JP2002009228A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】組立て段階における放熱対策が容易で、レイア
ウト自由度の高いフレキシブル回路基板を用いた3次元
実装モジュール構成の半導体装置を提供する。 【解決手段】フレキシブル回路基板11の実装領域11
1,112,113にはそれぞれ主に電子部品121,
122,123が各対応して実装されている。フレキシ
ブル回路基板13は、ベース領域110上方に各実装領
域111〜113が放熱性を考慮した順番(f1〜f
3)で折り重ねられるように構成されている。電子部品
122は、動作する上で最も放熱の度合いが小さいIC
であり、電子部品122,123は、電子部品122よ
りも動作する上で放熱の度合いが大きいICである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、フレキシブル回路
基板を用いた半導体装置に係り、特に安価で小型化、薄
型化、軽量化が要求される3次元実装モジュールを構成
する半導体装置に関する。
【0002】
【従来の技術】フレキシブル回路基板は、リジッド回路
基板と違って柔らかく、変形可能な利点がある。これに
より、ICの高密度実装、モジュールのコンパクト化に
有利である。すなわち、フレキシブル回路基板は、TC
P(Tape Carrier Package)やCOF(Chip On Flexib
leまたはFilm)等に利用され、特に、各種メディア機器
の小型化には必要不可欠である。
【0003】また、メディア機器の小型化、薄型化、軽
量化の実現には、システムLSIの技術も重要である。
システムLSIは、周辺回路のLSIを取り込みながら
1チップ化への技術を着実に進歩させている。しかし、
システムLSIの開発においては、長い開発期間と、異
種プロセス混合によるチップコスト上昇を招くことにな
る。これにより、メディア機器が要望する短納期、低コ
ストを満足できないのが現状である。
【0004】
【発明が解決しようとする課題】上述の理由により、3
次元実装を主体とするシステム機能実装の要求が高ま
り、システムLSIと実装技術の統合が重要になってき
た。メディア機器産業では、周波数(高速化)と納期
(短納期)で成長の度合いが決められる。このため、内
蔵されるLSIも、実装やパッケージ技術によって可能
な限り接続長、配線長を短縮しなければならない。この
ような理由から、3次元実装モジュールは様々な工夫が
なされ実用化の段階に入ってきている。
【0005】例えば、3次元実装モジュールは、従来、
次のような構成が実用化、あるいは実用化段階にある。
まず、(A)として、TCP(Tape Carrier Package)
を積層し、チップ積層間の接続はTCPのアウターリー
ドで達成する。また、(B)として、TCPの積層間に
配線用の枠体を配備して、チップ積層間の接続を達成す
る。その他、(C)として、チップレベルで積層し、チ
ップ積層間を導電材で接続したもの等、様々な技術があ
る。
【0006】このような従来技術によれば、チップ積層
間は、何らかのインタポーザを介して電気的に接続され
る必要がある。このようなインタポーザ間の接続構成
は、上記(A)や(C)のような、外部で接続する構成
と、上記(B)のような、内部で接続する構成がある。
いずれにしても、チップ積層間は、距離が短く、チップ
どうしが接近している構成となる。
【0007】これら3次元実装モジュールの構造上、高
速動作IC、消費電力の大きなICを搭載する場合、そ
の発熱によって自己のIC及び他の積層ICが誤動作し
てしまう恐れがある。これにより、放熱対策が重要にな
ってきており、配線設計から考慮に入れていかなければ
ならない。
【0008】本発明は上記のような事情を考慮してなさ
れたもので、3次元への組立て段階における放熱対策の
容易な、かつレイアウトの自由度の高いフレキシブル回
路基板を用いた3次元実装モジュール構成の半導体装置
を提供しようとするものである。
【0009】
【課題を解決するための手段】本発明の半導体装置は、
ベース領域及びその周辺に連設された1つ以上の実装領
域を有し、ベース領域上方に各実装領域が折り重ねられ
るように形成されたフレキシブル回路基板と、前記実装
領域に対応して実装された電子部品と、前記電子部品を
保護するように設けられそれぞれ所定の外形枠を構成す
る積層支持体と、前記積層支持体とフレキシブル回路基
板が前記ベース領域上方に重なり前記電子部品を積層し
固定するための接着部材とを具備し、前記電子部品のう
ち発熱が小さいものに比べて大きいものを積層方向でよ
り外側の配置としたことを特徴とする。
【0010】本発明の半導体装置によれば、フレキシブ
ル回路基板に電子部品を実装した時点で、モジュール製
品としての動作が可能である。このことは、電子部品の
積層順序が配線設計自体と厳密な関係を持たずに決定で
きることを意味する。これにより、発熱の小さいものに
比べて大きいものを積層方向でより外側の配置にレイア
ウト制御する。
【0011】
【発明の実施の形態】図1(a)〜(d)は、それぞれ
本発明の第1実施形態に係る半導体装置の構成を組み立
て順に示す概観図である。図1(a)に示すように、フ
レキシブル回路基板11は、ベース領域110とその周
辺に連設された実装領域111,112,113を有
し、保護膜下に所定の導電パターン(図示せず)が形成
されている。また、ベース領域110に連接された領域
に外部端子部115が設けられている。外部端子部11
5は、ここではコネクタ端子である。
【0012】フレキシブル回路基板11において、実装
領域111,112,113にはそれぞれ主に電子部品
121,122,123が各対応し、フェイスダウン実
装されている。電子部品121,122,123は、メ
モリチップやシステムLSIチップ、コントロールユニ
ットその他様々考えられる。
【0013】このような電子部品121,122,12
3のフェイスダウン実装としては、例えば、上記各電子
部品のバンプ電極とフレキシブル回路基板11の所定の
導電パターンとのハンダ付けが考えられる。また、AC
F(異方性導電フィルム)による接続も考えられる。す
なわち、上記各電子部品のバンプ電極とフレキシブル回
路基板11の所定の導電パターンとの間にACF(異方
性導電フィルム)を介在させ加熱圧着する。これによ
り、ACF中の導電粒子によって各電子部品121,1
22,123とフレキシブル回路基板11の導電パター
ンとの必要な電気的接続が得られる。その他、ACP
(異方性導電ペースト)接合、絶縁樹脂の収縮力によっ
て電気的接続を得るNCP接合、バンプによる金−金、
金−錫などの金属共晶接合など、様々考えられる。ま
た、場合によってはワイヤボンディング方式を用いるフ
ェイスアップ実装も適用可能である。さらに、極薄のI
Cパッケージの実装も考えられ、電子部品の実装形態は
別段限定されることはない。
【0014】フレキシブル回路基板11は、ポリイミド
のような自由に折り曲げることのできる柔らかい基材で
構成されている。フレキシブル回路基板11は、ベース
領域110上方に各実装領域111〜113が放熱性を
考慮した所定の順番(f1〜f3)で折り重ねられるよ
うに構成されている。
【0015】このフレキシブル回路基板11において、
各実装領域111〜113上の電子部品121,12
2,123のうち、発熱の小さいものに比べて大きいも
のが、積層方向でより外側の配置となるように実装され
ている。すなわち、図1(b),(c),(d)の順番
(f1〜f3)で折り重ねられるなら、電子部品122
は、動作する上で最も放熱の度合いが小さいICであ
り、電子部品121,123は、電子部品122よりも
動作する上で放熱の度合いが大きいICである。
【0016】このフレキシブル回路基板11には、実装
領域の折り重ねの際、積層支持体、いわゆるスペーサ1
3(13a,13b,13c)が固着される。スペーサ
13は、上記電子部品121〜123の積層を保護すべ
く、それぞれ所定の厚さの外形枠を有するものである。
【0017】スペーサ13に関し、ここでは、電子部品
121の保護のため一番始めに配されるスペーサを13
aとし、図1(a)に示している。さらに、実装領域1
11が折り重ねられ、その上に配される、電子部品12
2保護のためのスペーサを13bとして、図1(b)に
示している。さらに、実装領域112が折り重ねられ、
その上に配される、電子部品123保護のためのスペー
サを13cとして、図1(c)に示している。最後に図
1(d)のように、実装領域113が折り重ねられ、電
子部品123はスペーサ13cにより保護される。
【0018】スペーサ13(13a,13b,13c)
は、例えば、リフロー耐熱性を考慮したポリイミド樹脂
の成形品や、両面テープを複数貼り合わせた複合加工品
等でなるコンビネーションテープで構成することが考え
られる。また、金属製部材(例えばアルミ、ステンレ
ス、銅等)も使用可能である。その場合、必要に応じて
絶縁処理を行ってもかまわない。各スペーサ13は、図
示しない接着部材(両面テープや接着剤など)によりフ
レキシブル回路基板11の間に固着される。
【0019】なお、図示しないが、上記電子部品12
1,122,123に関係する小型の電子部品(周辺素
子)も幾つか実装されることも考えられる。例えばチッ
プコンデンサやチップ抵抗等である。さらにはクロック
生成に必要なクリスタルも実装されることがある。これ
らの周辺素子も実装する上でスペーサ13によって保護
される。
【0020】上記3次元モジュールの構成によれば、図
1(d)に示すように、電子部品122に比べ、動作す
る上で発熱量の大きい電子部品121は、積層下部に配
される。電子部品121は、積層下部に配されることに
よって実装メイン基板側のパターンに放熱し易くなる。
また、電子部品122に比べ、動作する上で発熱量の大
きい電子部品123は、積層上部に配される。電子部品
123は、積層上部に配されることによって周辺大気中
に放熱し易くなる。
【0021】これにより、高速動作、大きな消費電力を
有する発熱量の大きいICが、積層中間部位に配される
ことなく、モジュール製品の放熱性能が格段に向上す
る。この結果、モジュール製品におけるICの処理スピ
ードをより高速化することができる。
【0022】本発明の3次元モジュールの構成によれ
ば、フレキシブル回路基板に電子部品が実装された時点
で、モジュール製品としての動作が可能になっている。
これにより、従来技術で述べた3次元モジュールと比較
すると、電子部品の積層順序は、配線設計自体と厳密な
関係を持たずに決定できる。すなわち、各実装領域11
1〜113それぞれが順に折り重ねられるための折り代
の領域をどれくらい取るかを考慮しておけばよいだけで
ある。従って、発熱量の小さいICに比べて発熱量の大
きいICを、積層方向でより外側の配置にするという動
作高速化、高信頼性を配慮したレイアウトが可能とな
る。
【0023】例えば、ICチップを積み重ねるスタック
ド・パッケージなどでは組み合わせるICの大きさやI
C端子位置、配線設計など様々な制約がある。これに対
して本発明に係る3次元実装モジュールは、ICの種
類、組み合わせの自由度が広く、放熱性能をも考慮した
ICの積層レイアウトが実現できる。また、複数の周辺
素子まで実装できる点を考慮すれば、電気特性的にも最
適なモジュール化が可能である。
【0024】図2は、本発明の第2実施形態に係る半導
体装置の構成であり、組立後の3次元実装モジュールの
概略構成を示す任意の断面図である。前記図1と同様の
箇所には同一の符号を付す。
【0025】この第2実施形態では、前記図1の構成の
3次元実装モジュールにおいて、フレキシブル回路基板
11最上層である実装領域113の裏面に放熱フィン2
01が固定されている。上記電子部品121,122,
123に関係する小型の電子部品(周辺素子)も幾つか
実装されている構成を示した。例えば複数の電子部品1
24はチップコンデンサやチップ抵抗等、電子部品12
5は、クロック生成に必要なクリスタル等である。ま
た、スペーサ13(13a,13b,13c)は保護対
象の周辺素子に応じた形状を有し、フレキシブル回路基
板11上において要所が接着部材(両面テープ材や接着
剤)によって固着されている。その他の構成は上述の第
1実施形態と同様であるため説明は省略する。
【0026】すなわち、上記3次元モジュールの構成に
よれば、電子部品122に比べ、動作する上で発熱量の
大きい電子部品121は、積層下部に配される。電子部
品121は、積層下部に配されることによって、実装メ
イン基板側のパターンに放熱し易くなる。また、電子部
品122に比べ、動作する上で発熱量の大きい電子部品
123は、積層上部に配される。電子部品123は、積
層上部に配されることによって放熱フィン201を介し
て周辺大気中に放熱し易くなる。
【0027】これにより、前記第1実施形態と同様の効
果が得られる。すなわち、高速動作、大きな消費電力を
有する発熱量の大きいICが、積層中間部位に配される
場合と比較して放熱性能が格段に向上する。従来の3次
元モジュール製品と比較してICの種類、組み合わせの
自由度が広く、放熱性能をも考慮したICの積層レイア
ウトが実現できる。また、複数の周辺素子まで実装でき
る点を考慮すれば、電気特性的にも最適なモジュール化
が可能である。
【0028】図3は、本発明の第3実施形態に係る半導
体装置の構成であり、組立後の3次元実装モジュールの
概略構成を示す任意の断面図である。前記図2と同様の
箇所には同一の符号を付す。
【0029】この第3実施形態においては、前記第2実
施形態に比べて、フレキシブル回路基板51が異なって
いる。図示のように、フレキシブル回路基板51はベー
ス領域110にも電子部品126が実装される形態とな
っている。これにより、スペーサ13は、電子部品12
6に応じてベース領域110上にも設けている(スペー
サ13i)。
【0030】上記電子部品126上方に各電子部品12
1〜123が順に積層されることになる。この実施例に
おいても、電子部品121,122,123,126の
うち、発熱の小さいものに比べて大きいものが積層方向
でより外側の配置となるように実装されている。すなわ
ち、電子部品126,123は、電子部品122,12
3よりも動作する上で放熱の度合いが大きいICであ
る。
【0031】また、電子部品126と電子部品121と
の間には互いの空気層を遮断する薄い絶縁材202が設
けられていてもよい。電子部品126の発する熱が放熱
効果の少ない電子部品121に及ぼす影響の軽減、互い
の電気的ショートの防止、衝撃などの外力に対する保
護、といった効果に寄与する。
【0032】上記3次元モジュールの構成によれば、電
子部品121や122に比べ、動作する上で発熱量の大
きい電子部品126を積層最下部に配する。電子部品1
26は、積層下部に配されることによって実装メイン基
板側のパターンに放熱し易くなる。また、電子部品12
1や122に比べ、動作する上で発熱量の大きい電子部
品123は、積層上部に配される。電子部品123は、
積層上部に配されることによって放熱フィン201を介
して周辺大気中に放熱し易くなる。もちろん、電子部品
123の放熱性能が満足できるなら実装領域113の裏
面に放熱フィン201を設けない構成でもかまわない。
【0033】上記構成によれば、前記第1実施形態と同
様の効果が得られる。すなわち、高速動作、大きな消費
電力を有する発熱量の大きいICが、積層中間部位に配
されることなく、放熱性能が格段に向上する。従来の3
次元モジュール製品と比較してICの種類、組み合わせ
の自由度が広く、放熱性能をも考慮したICの積層レイ
アウトが実現できる。また、複数の周辺素子まで実装で
きる点を考慮すれば、電気特性的にも最適なモジュール
化が可能である。
【0034】図4(a)〜(d)は、それぞれ本発明の
第4実施形態に係る半導体装置の構成を組み立て順に示
す概観図である。前記第1実施形態と同様の箇所には同
一の符号を付して説明は省略する。
【0035】この第4実施形態においては、前記第1実
施形態に比べて、フレキシブル回路基板61が異なって
いる。図示のように、フレキシブル回路基板61のベー
ス領域110の裏面において、外部端子部(例えばボー
ル電極)62が設けられている。すなわち、前記第1実
施形態(図1)で示した外部端子部115を、コネクタ
端子の代りにアレイタイプの電極(62)とした構成と
なっている。
【0036】実装領域(111〜113)を配したフレ
キシブル回路基板61の主表面において、図示しない外
部端子に相当する導電パターンの端部は、ビアパターン
(図示せず)を介して外部端子部(ボール電極)62に
接続されている。
【0037】この実施例においても、電子部品121,
122,123のうち、発熱の小さいものに比べて大き
いものが積層方向でより外側の配置となるように実装さ
れている。すなわち、図4(b),(c),(d)の順
番(f1〜f3)で折り重ねられるなら、電子部品12
2は、動作する上で最も放熱の度合いが小さいICであ
り、電子部品122,123は、電子部品122より
も、動作する上で放熱の度合いが大きいICである。
【0038】スペーサ13は、電子部品121〜123
に応じて設けている。これにより、フレキシブル回路基
板61は、スペーサ13を伴って放熱を考慮した所定の
順で折り重ねられ、各電子部品121〜123が前記第
1実施形態のときと同様に積層固定される(図4
(d))。
【0039】なお、電子部品121〜123は必要に応
じて予め熱硬化タイプなどの接着手段でフレキシブル回
路基板61に固定しておいてもよい。例えば、スペーサ
13(13a,13b,13c)を固着後、底部の各フ
レキシブル回路基板の上に適量の樹脂材203を滴下し
ておく。これにより、電子部品121〜123の固定を
サポートする。これは、3次元モジュールとして、メイ
ン基板にリフローハンダ実装される際、例えばハンダ接
合した電子部品の落下防止に寄与する。このような接着
手段は、温度条件や電子部品の質量に依存するため、必
ずしも必要な条件ではない。いずれにしてもスペーサ1
3に干渉しないように所定の電子部品が接着されること
が望ましい。
【0040】なお、ベース領域110の周辺である四辺
全てに各実装領域が設けられる構成も十分考えられる。
その場合も、適当なスペーサを伴い各電子部品が放熱の
度合いを考慮した所定の順番で積層され、前記第1実施
形態のときと同様に固定される。
【0041】上記構成によれば、第1実施形態と同様、
電子部品122に比べ、動作する上で発熱量の大きい電
子部品121は、積層下部に配される。電子部品121
は、積層下部に配されることによって実装メイン基板側
のパターンに放熱し易くなる。また、電子部品122に
比べ、動作する上で発熱量の大きい電子部品123は、
積層上部に配される。電子部品123は、積層上部に配
されることによって周辺大気中に放熱し易くなる。もち
ろん、前記第2実施形態と同様に、実装領域113の裏
面に放熱フィン(201)を設ける形態をとってもよ
い。
【0042】これにより、前記第1実施形態と同様の効
果が得られる。すなわち、高速動作、大きな消費電力を
有する発熱量の大きいICが、積層中間部位に配される
場合と比較して放熱性能が格段に向上する。従来の3次
元モジュール製品と比較してICの種類、組み合わせの
自由度が広く、放熱性能をも考慮したICの積層レイア
ウトが実現できる。また、複数の周辺素子まで実装でき
る点を考慮すれば、電気特性的にも最適なモジュール化
が可能である。
【0043】
【発明の効果】以上説明したように本発明の半導体装置
によれば、放熱性を考慮した折り重ね形態をもってフレ
キシブル回路基板に電子部品を実装する。これにより、
3次元実装モジュールにする。3次元実装モジュールへ
の組み立て以前に配線は完成しており、積層順序は配線
設計自体と厳密な関係を持たずに決定できる。従って、
発熱量の小さいICに比べて発熱量の大きいICを、積
層方向でより外側の配置にするという動作高速化、高信
頼性を配慮したレイアウトが可能となる。この結果、3
次元への組立て段階における放熱対策の容易な、かつレ
イアウトの自由度の高いフレキシブル回路基板を用いた
3次元実装モジュール構成の半導体装置をを提供するこ
とができる。
【図面の簡単な説明】
【図1】(a)〜(d)は、それぞれ本発明の第1実施
形態に係る半導体装置の構成を組み立て順に示す概観図
である。
【図2】本発明の第2実施形態に係る半導体装置の構成
であり、組立後の3次元実装モジュールの概略構成を示
す任意の断面図である。
【図3】本発明の第3実施形態に係る半導体装置の構成
であり、組立後の3次元実装モジュールの概略構成を示
す任意の断面図である。
【図4】(a)〜(d)は、それぞれ本発明の第4実施
形態に係る半導体装置の構成を組み立て順に示す概観図
である。
【符号の説明】
11,51、61…フレキシブル回路基板 110…ベース領域 111,112,113…実装領域 115,62…外部端子部 121,122,123,124、125,126…電
子部品 13…スペーサ 201…放熱フィン 202…絶縁材 203…樹脂材
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 1/02

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 ベース領域及びその周辺に連設された1
    つ以上の実装領域を有し、ベース領域上方に各実装領域
    が折り重ねられるように形成されたフレキシブル回路基
    板と、 前記実装領域に対応して実装された電子部品と、 前記電子部品を保護するように設けられそれぞれ所定の
    外形枠を構成する積層支持体と、 前記積層支持体とフレキシブル回路基板が前記ベース領
    域上方に重なり前記電子部品を積層し固定するための接
    着部材とを具備し、前記電子部品のうち発熱が小さいも
    のに比べて大きいものを積層方向でより外側の配置とし
    たことを特徴とする半導体装置。
  2. 【請求項2】 前記フレキシブル回路基板は、前記ベー
    ス領域の周辺に連設された外部端子領域をさらに含むこ
    とを特徴とする請求項1記載の半導体装置。
  3. 【請求項3】 前記フレキシブル回路基板は、前記ベー
    ス領域下方側の面に設けられた外部端子領域をさらに含
    むことを特徴とする請求項1記載の半導体装置。
  4. 【請求項4】 積層最上層の前記電子部品が実装された
    前記フレキシブル回路基板の裏面に取り付けられた放熱
    用部材をさらに具備することを特徴とする請求項1〜3
    いずれか一つに記載の半導体装置。
  5. 【請求項5】 前記ベース領域にも電子部品が実装され
    る形態をさらに具備することを特徴とする請求項1〜4
    いずれか一つに記載の半導体装置。
JP2000185172A 2000-06-20 2000-06-20 半導体装置 Withdrawn JP2002009228A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000185172A JP2002009228A (ja) 2000-06-20 2000-06-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000185172A JP2002009228A (ja) 2000-06-20 2000-06-20 半導体装置

Publications (1)

Publication Number Publication Date
JP2002009228A true JP2002009228A (ja) 2002-01-11

Family

ID=18685525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000185172A Withdrawn JP2002009228A (ja) 2000-06-20 2000-06-20 半導体装置

Country Status (1)

Country Link
JP (1) JP2002009228A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009017070A1 (ja) * 2007-07-27 2009-02-05 Nikon Corporation 積層型半導体装置
CN101755335B (zh) * 2007-07-19 2012-07-11 日本电气株式会社 电子部件安装装置及其制造方法
US8960000B2 (en) 2011-07-13 2015-02-24 Seiko Epson Corporation Sensor device, and electronic apparatus
US9052220B2 (en) 2011-05-31 2015-06-09 Seiko Epson Corporation Maintaining member, module, and electronic apparatus
US9243909B2 (en) 2011-05-31 2016-01-26 Seiko Epson Corporation Module and electronic apparatus
US9250260B2 (en) 2011-07-11 2016-02-02 Seiko Epson Corporation Sensor device, and electronic apparatus
US9316499B2 (en) 2011-05-31 2016-04-19 Seiko Epson Corporation Module and electronic apparatus
US9404755B2 (en) 2012-12-27 2016-08-02 Seiko Epson Corporation Sensor having a plurality of mounting boards on which sensor components are mounted, an electronic apparatus having the sensor, and a moving object having the sensor
US9468994B2 (en) 2013-05-24 2016-10-18 Seiko Epson Corporation Sensor unit, method of manufacturing the same, electronic apparatus, and moving object
US9523702B2 (en) 2012-06-08 2016-12-20 Seiko Epson Corporation Sensor unit, electronic device, and moving body
WO2017085877A1 (ja) * 2015-11-20 2017-05-26 オリンパス株式会社 半導体装置の製造方法、半導体装置、および内視鏡
US9702890B2 (en) 2013-03-11 2017-07-11 Seiko Epson Corporation Mounting board, sensor unit, electronic apparatus, and moving body

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101755335B (zh) * 2007-07-19 2012-07-11 日本电气株式会社 电子部件安装装置及其制造方法
WO2009017070A1 (ja) * 2007-07-27 2009-02-05 Nikon Corporation 積層型半導体装置
US8299848B2 (en) 2007-07-27 2012-10-30 Nikon Corporation Multi-layered semiconductor apparatus
US8436680B2 (en) 2007-07-27 2013-05-07 Nikon Corporation Multi-layered semiconductor apparatus
CN103219326A (zh) * 2007-07-27 2013-07-24 株式会社尼康 层叠型半导体器件
JP5600939B2 (ja) * 2007-07-27 2014-10-08 株式会社ニコン 積層型半導体装置
TWI470762B (zh) * 2007-07-27 2015-01-21 尼康股份有限公司 Laminated semiconductor device
US10072954B2 (en) 2011-05-31 2018-09-11 Seiko Epson Corporation Module and electronic apparatus
US9052220B2 (en) 2011-05-31 2015-06-09 Seiko Epson Corporation Maintaining member, module, and electronic apparatus
US9243909B2 (en) 2011-05-31 2016-01-26 Seiko Epson Corporation Module and electronic apparatus
US10113875B2 (en) 2011-05-31 2018-10-30 Seiko Epson Corporation Module and electronic apparatus
US9316499B2 (en) 2011-05-31 2016-04-19 Seiko Epson Corporation Module and electronic apparatus
US9250260B2 (en) 2011-07-11 2016-02-02 Seiko Epson Corporation Sensor device, and electronic apparatus
US9541397B2 (en) 2011-07-11 2017-01-10 Seiko Epson Corporation Sensor device, and electronic apparatus
US11709079B2 (en) 2011-07-13 2023-07-25 Seiko Epson Corporation Sensor device and electronic apparatus
US11215484B2 (en) 2011-07-13 2022-01-04 Seiko Epson Corporation Sensor device and electronic apparatus
US10612948B2 (en) 2011-07-13 2020-04-07 Seiko Epson Corporation Sensor device and electronic apparatus
US10107653B2 (en) 2011-07-13 2018-10-23 Seiko Epson Corporation Sensor device and electronic apparatus
US8960000B2 (en) 2011-07-13 2015-02-24 Seiko Epson Corporation Sensor device, and electronic apparatus
US9523702B2 (en) 2012-06-08 2016-12-20 Seiko Epson Corporation Sensor unit, electronic device, and moving body
US9404755B2 (en) 2012-12-27 2016-08-02 Seiko Epson Corporation Sensor having a plurality of mounting boards on which sensor components are mounted, an electronic apparatus having the sensor, and a moving object having the sensor
US9702890B2 (en) 2013-03-11 2017-07-11 Seiko Epson Corporation Mounting board, sensor unit, electronic apparatus, and moving body
US9468994B2 (en) 2013-05-24 2016-10-18 Seiko Epson Corporation Sensor unit, method of manufacturing the same, electronic apparatus, and moving object
JP2017094044A (ja) * 2015-11-20 2017-06-01 オリンパス株式会社 半導体装置の製造方法、半導体装置、および内視鏡
WO2017085877A1 (ja) * 2015-11-20 2017-05-26 オリンパス株式会社 半導体装置の製造方法、半導体装置、および内視鏡

Similar Documents

Publication Publication Date Title
JP3855594B2 (ja) 半導体装置
JP2816028B2 (ja) 半導体装置の製造方法
JP2001308260A (ja) 半導体装置
JP5413971B2 (ja) 電子部品実装装置及びその製造方法
JP2001203319A (ja) 積層型半導体装置
JPWO2009119904A1 (ja) 半導体装置、その製造方法、プリント回路基板および電子機器
US9629243B2 (en) Electronic component-embedded module
JP2009164160A (ja) 半導体デバイス積層体および実装方法
JPH09283695A (ja) 半導体実装構造
JP2002009228A (ja) 半導体装置
US20070103877A1 (en) Flex circuit apparatus and method for adding capacitance while conserving circuit board surface area
JP2002009229A (ja) 半導体装置
JP2004134669A (ja) Icチップ内蔵多層基板及びその製造方法
JP2001230515A (ja) 電子部品の実装体、電子部品の実装体の製造方法、および実装体の二次実装構造。
JP3888037B2 (ja) 半導体装置
JP2003347503A (ja) 半導体装置及びその製造方法並びに半導体実装方法
JP2006324646A (ja) モジュール基板
JP4086657B2 (ja) 積層型半導体装置
US7145227B2 (en) Stacked memory and manufacturing method thereof
JP2004186362A (ja) 回路装置
JP2002009230A (ja) 半導体装置
JP2004111619A (ja) パワーモジュール
JP2005057271A (ja) 同一平面上に横配置された機能部及び実装部を具備する半導体チップパッケージ及びその積層モジュール
JPH08172144A (ja) 半導体装置及びその製造方法
JP4514530B2 (ja) 精密機器に内蔵される回路モジュールおよび精密機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060801

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20061002