WO2017085877A1 - 半導体装置の製造方法、半導体装置、および内視鏡 - Google Patents

半導体装置の製造方法、半導体装置、および内視鏡 Download PDF

Info

Publication number
WO2017085877A1
WO2017085877A1 PCT/JP2015/082747 JP2015082747W WO2017085877A1 WO 2017085877 A1 WO2017085877 A1 WO 2017085877A1 JP 2015082747 W JP2015082747 W JP 2015082747W WO 2017085877 A1 WO2017085877 A1 WO 2017085877A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
wiring boards
wiring board
wiring
manufacturing
Prior art date
Application number
PCT/JP2015/082747
Other languages
English (en)
French (fr)
Inventor
昌一郎 川除
Original Assignee
オリンパス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オリンパス株式会社 filed Critical オリンパス株式会社
Priority to PCT/JP2015/082747 priority Critical patent/WO2017085877A1/ja
Priority to JP2016144096A priority patent/JP2017094044A/ja
Publication of WO2017085877A1 publication Critical patent/WO2017085877A1/ja

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B1/00—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor
    • A61B1/04—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor combined with photographic or television appliances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits

Definitions

  • the present invention relates to a method for manufacturing a semiconductor device in which a semiconductor element and a plurality of wiring boards are laminated, a semiconductor device in which a semiconductor element and a plurality of wiring boards are laminated, and a semiconductor element and a plurality of wiring boards are laminated.
  • the present invention relates to an endoscope including a semiconductor device provided at a distal end portion of an insertion portion.
  • the imaging apparatus includes an imaging element that is a semiconductor element and a plurality of stacked wiring boards. Sealing resin is filled between the plurality of wiring boards.
  • Japanese Patent Application Laid-Open No. 8-153820 discloses a method of manufacturing a semiconductor device having a semiconductor element and a wiring board bonded to the semiconductor element, and injecting a sealing resin into a bonding portion from a through hole of the wiring board. Is disclosed.
  • Japanese Patent Laid-Open No. 2006-120935 discloses a semiconductor device in which a plurality of wiring boards on which semiconductor elements are mounted are stacked. When laminating a plurality of wiring boards, it is necessary to perform alignment accurately. For this reason, the plurality of wiring boards are housed inside the frame member, and sealing resin is injected between the plurality of wiring boards via the through holes of the frame member and the through holes of the plurality of wiring boards.
  • Embodiments of the present invention include an alignment method when stacking a plurality of wiring boards, a manufacturing method of a small-diameter semiconductor device in which injection of a sealing resin is easy, an alignment when stacking a plurality of wiring boards, and A thin semiconductor device manufactured by a manufacturing method easy to inject sealing resin, and a thin semiconductor device manufactured by a manufacturing method easy to align and seal resin injection when stacking a plurality of wiring boards.
  • An object of the present invention is to provide an endoscope including a semiconductor device having a diameter.
  • a method of manufacturing a semiconductor device includes: a semiconductor element; a preparation step of producing a plurality of wiring boards having through-holes that are smaller than the semiconductor element in plan view; A stacking step of inserting into the through-hole of the wiring board and aligning and stacking the plurality of wiring boards; an injection step of injecting a resin between the plurality of wiring boards via the tubular member; A step of curing the resin, and a semiconductor element bonding step of bonding the plurality of bonded wiring boards and the semiconductor element.
  • a semiconductor device in which a semiconductor element and a plurality of wiring boards whose plan view dimensions are smaller than that of the semiconductor element are stacked, and each of the plurality of wiring boards has a through hole.
  • the plurality of wiring holes are stacked so that the wall surfaces of the through holes overlap each other, and the plurality of wiring boards are sealed with the same curable sealing resin.
  • An endoscope includes a semiconductor element that is an imaging element, and a plurality of wiring boards that are smaller in plan view size than the semiconductor element, and are stacked on the plurality of wiring boards. Each of which has a through-hole and is laminated so that the wall surfaces of the respective through-holes overlap each other, and a semiconductor device in which the plurality of wiring boards are sealed with the same curable sealing resin is inserted into the insertion portion. Provided at the tip.
  • a method for manufacturing a small-diameter semiconductor device that facilitates alignment of a plurality of wiring boards and injection of a sealing resin, alignment of a plurality of wiring boards, and injection of a sealing resin is easy.
  • a small-diameter semiconductor device manufactured by a manufacturing method and an endoscope including a small-diameter semiconductor device manufactured by a manufacturing method that facilitates alignment of a plurality of wiring boards and injection of a sealing resin can be provided. .
  • 1 is an exploded view of a semiconductor device according to a first embodiment.
  • 3 is a flowchart for explaining a method for manufacturing the semiconductor device according to the first embodiment; It is an exploded view for demonstrating the manufacturing method of the semiconductor device of 1st Embodiment. It is sectional drawing for demonstrating the manufacturing method of the semiconductor device of 1st Embodiment. It is sectional drawing for demonstrating the manufacturing method of the semiconductor device of 1st Embodiment. It is sectional drawing for demonstrating the manufacturing method of the semiconductor device of 1st Embodiment. It is sectional drawing for demonstrating the manufacturing method of the semiconductor device of 1st Embodiment. It is sectional drawing for demonstrating the manufacturing method of the semiconductor device of 1st Embodiment.
  • FIGS. 1 to 3 A semiconductor device 1 according to the first embodiment will be described with reference to FIGS. 1 to 3.
  • the drawings based on each embodiment are schematic, and the relationship between the thickness and width of each part, the ratio of the thickness of each part, and the like are different from the actual ones. There should be a case where parts having different dimensional relationships and ratios are included in the drawings. In addition, illustration of some components may be omitted.
  • the imaging element side light receiving surface side, Z-axis value increasing direction
  • the wiring board side Z-axis value decreasing direction
  • the semiconductor device 1 of the present embodiment is an imaging device having an imaging element 10 that is a semiconductor element, a cover glass 20, and a wiring board group 60 in which a plurality of wiring boards 30, 40, and 50 are stacked.
  • the imaging element 10 has a light receiving surface 10SA and a back surface 10SB opposite to the light receiving surface.
  • a cover glass 20 having the same planar view size as that of the image sensor 10 is bonded to the light receiving surface 10SA of the image sensor 10.
  • the “planar dimension” is a dimension on a plane (XY plane) orthogonal to the optical axis when observed from the optical axis direction (Z-axis direction) of the imaging device (semiconductor device 1). That is, the “planar dimension” defines the thickness (diameter) of the imaging device.
  • a wiring board group 60 having a plan view dimension smaller than that of the image sensor 10 is joined to the back surface 10SB of the image sensor 10. That is, the semiconductor device 1 has the same planar view size as that of the image sensor 10 and a small diameter.
  • through holes H30, H40, and H50 whose opening shapes are rectangular at substantially the center of the wiring boards 30, 40, and 50, and the wall surfaces of the through holes H30, H40, and H50 are stacked so as to overlap each other.
  • the gaps between the wiring boards 30, 40, 50 are sealed with the same curable sealing resin 70.
  • the image sensor 10 is made of, for example, a semiconductor such as silicon, and light received from the light receiving surface 10SA via the cover glass 20 is received by the light receiving unit 11 such as a CCD or CMOS light receiving circuit and converted into an electric signal.
  • the cover glass 20 is a protective member for the light receiving unit 11 formed on the light receiving surface 10SA of the semiconductor element 10, but is not an essential component of the semiconductor device 1. Moreover, it may replace with the cover glass 20 and may comprise a protection member with transparent resin etc.
  • a plurality of external electrodes 12 that are electrically connected to the light receiving unit 11 via a through wiring (not shown) or the like are disposed.
  • the drive signal input to the light receiving unit 11 and the imaging signal output from the light receiving unit 11 are transmitted via the external electrodes 12.
  • a plurality of electrodes 31 are disposed on the upper surface 30SA of the wiring board 30, and a plurality of electrodes 32 are disposed on the lower surface 30SB.
  • a plurality of electrodes 41 are disposed on the upper surface 40SA of the wiring board 40, and a plurality of electrodes 42 are disposed on the lower surface 40SB.
  • a plurality of electrodes 51 are disposed on the upper surface 50SA of the wiring board 50, and a plurality of electrodes 52 are disposed on the lower surface 50SB.
  • the wiring boards 30, 40, 50 are double-sided wiring boards each having a through wiring that connects the double-sided wiring.
  • the wiring boards 30, 40, and 50 use, for example, a flexible resin such as polyimide as a base, but may use a non-flexible resin such as a glass epoxy resin as a base.
  • the wiring boards 30, 40, 50 may be multilayer wiring boards having internal wiring layers or component built-in wiring boards.
  • Electronic components 63 such as chip capacitors are mounted on the wiring boards 30, 40, and 50, respectively.
  • the electrode 32 of the wiring board 30 and the electrode 41 of the wiring board 40 are joined via solder 61.
  • the electrode 42 of the wiring board 40 and the electrode 51 of the wiring board 50 are joined via solder 62.
  • the electrode 31 on the upper surface 30SA of the wiring board 30 located at the uppermost part of the wiring board group 60 is joined to the external electrode 12 on the rear surface 10SB of the imaging element 10 via the solder 13.
  • the electrode 52 on the lower surface 50SB of the wiring board 50 located at the lowermost part of the wiring board group 60 is connected to a signal cable or the like (not shown).
  • the semiconductor device 1 is stacked such that the opening shapes of the rectangular through holes H30, H40, and H50 overlap each other, and the wiring boards 30, 40, and 50 have the same curability.
  • the sealing resin 70 is used.
  • the semiconductor device 1 is manufactured by a manufacturing method in which the alignment of the wiring boards 30, 40, 50 and the injection of the sealing resin 70 are easy.
  • the semiconductor element 10 is not limited to the imaging element, and even if the semiconductor element 10 is a semiconductor element having a semiconductor circuit on the light receiving surface 10SA and having a plurality of external electrodes connected to the semiconductor circuit on the back surface 10SB, the imaging device This has the same effect as the semiconductor device 1.
  • a plurality of wiring boards 30, 40 and 50 are produced.
  • the planar view dimensions of the wiring boards 30, 40, and 50 may be different.
  • a large number of semiconductor elements 10 are simultaneously manufactured in a wafer state and separated into pieces. For example, a plurality of light receiving portions 11 are formed on the main surface of a silicon wafer by a known semiconductor manufacturing technique. Next, a glass wafer (cover glass 20) is bonded to the main surface to protect the light receiving unit 11. A plurality of through wires electrically connected to the light receiving unit 11 are formed from the back surface facing the main surface, and a plurality of external electrodes 12 connected to the respective through wires are provided on the back surface.
  • the planar view size of the imaging device 10 and the plan view size of the cover glass 20 are the same.
  • the cover glass 20 may be bonded to each semiconductor element 10 after being separated into individual semiconductor elements 10. Also in this case, in order to reduce the diameter of the semiconductor device 1, the cover glass 20 having a plan view dimension smaller than that of the image sensor 10 is used.
  • the wiring boards 30, 40 and 50 are produced by a known wiring board manufacturing technique. And the electronic component 63 is mounted in each wiring board 30,40,50.
  • the electronic component 63 may be a chip inductor, an oscillator, a small IC, or the like. Needless to say, the electronic component 63 is not mounted in a region where the through holes H30, H40, and H50 are present, for example, in the approximate center of the wiring board.
  • the plan view dimensions of the wiring boards 30, 40, 50 are set smaller than the plan view dimensions of the image sensor 10. Since the planar view size of the image sensor 10 is larger than the plan view size of the cover glass 20 and the wiring boards 30, 40, 50, the plan view size (outer diameter) of the semiconductor device 1 is the same as the plan view size of the image sensor 10. It becomes almost the same.
  • the needle 80 which is a cylindrical member, is fitted into the through holes H30, H40, H50 of the wiring boards 30, 40, 50.
  • the wiring boards 30, 40, 50 are aligned in the in-plane direction (XY direction) and stacked.
  • the opening shapes of the through holes H30, H40, H50 are not limited to rectangles (quadrangles), It may be a polygon such as a triangle or a pentagon.
  • the tip of the illustrated needle 80 is flat, but may be chamfered to facilitate insertion into the through holes H30, H40, and H50.
  • the wiring boards 30, 40, and 50 are laminated so that the wall surfaces of the through holes H30, H40, and H50 having a rectangular opening shape substantially overlap each other. Then, as shown in FIG. 6A, a needle 80, which is a cylindrical member having an outer surface that fits with the wall surfaces of the through holes H30, H40, and H50, is inserted into the through holes H30, H40, and H50. Then, alignment in the in-plane direction (XY direction) of the wiring boards 30, 40, 50 is automatically and accurately performed.
  • XY direction in-plane direction
  • the outer shape of the needle 80 is a rectangle having substantially the same dimensions as the wall shape of the through holes H30, H40, and H50.
  • the needle 80 is preferably slightly smaller than the through holes H30, H40, and H50.
  • one side of the needle 80 is, for example, 1 ⁇ m or more and 10 ⁇ m or less smaller than the inner side of the through holes H30, H40, and H50.
  • the needle 80 may be inserted into the through hole H50 of the wiring board 50, then inserted into the through hole H40 of the wiring board 40, and finally inserted into the through hole H30 of the wiring board 30.
  • Step S12> Wiring Board Joining Reflow processing is performed in a state where the plurality of wiring boards 30, 40, and 50 are stacked with a predetermined gap therebetween, so that the solders 61 and 62 are melted and the plurality of wiring boards 30 are joined. , 40, 50 are joined to form a wiring board group 60.
  • Solders 61 and 62 are disposed by printing solder paste, applying claim solder by a dispenser, or solder balls, but may be disposed on only one wiring board or both. Also good.
  • the solders 61 and 62 are made of a material having a lower melting point than the solder joining the electronic component 63. This is to prevent the solder of the electronic component 63 already bonded to the wiring board from melting at the time of wiring board bonding.
  • the joining of the electronic component 63 and / or the wiring boards 30, 40, 50 is not limited to solder joining, and may be crimp joining or ultrasonic joining.
  • the length of the gap between the wiring boards may be defined by pressing a jig having a predetermined thickness between the wiring boards, or may be defined by the height of the electronic component 63. .
  • the same liquid uncured sealing resin 70 is sequentially injected between the wiring boards 30, 40, and 50 via the needle 80, which is a cylindrical member.
  • the needle 80 is removed until the tip thereof is located between the lower surface 30SB of the wiring board 30 and the upper surface 40SA of the wiring board 40, so that the space between the wiring board 30 and the wiring board 40 is removed.
  • the sealing resin 70 is injected into the substrate.
  • the jig 75 made of, for example, a flexible silicone resin is pressed against the upper surface 30SA of the wiring board 30, the upper surface of the through hole H30 is blocked.
  • the jig 75 may be a plug that fits into the through hole H30.
  • the needle 80 is removed until the tip thereof is located between the lower surface 40SB of the wiring board 40 and the upper surface 50SA of the wiring board 50, and the sealing resin 70 is interposed between the wiring board 40 and the wiring board 50. Injected.
  • the sealing resin 70 is injected in a state where the opening (tip) of the needle 80 is located between the wiring boards into which the sealing resin 70 is injected. For this reason, in the manufacturing method of this embodiment, compared with the method of injecting resin from the outermost surface of the wiring board group 60, uniform resin injection is performed.
  • the sealing resin 70 has thermosetting properties such as a BCB (benzocyclobutene) resin, an epoxy resin, or a silicone resin that satisfy the characteristics such as strong adhesive strength and not deteriorated by heat in the subsequent process. Sealing resin or the like is used.
  • Step S14> Needle Removal The needle 80 is completely removed from the wiring board 50 (wiring board group 60). At this time, the uncured and liquid sealing resin 70 may also flow into the through hole H50 of the wiring board 50. The through holes H30, H40, and H50 do not need to be completely filled with the sealing resin 70.
  • the sealing resin 70 may be disposed outside the side surfaces of the wiring boards 30, 40, and 50 for reliable sealing. Further, the sealing resin 70 may be disposed on the side surfaces of the wiring boards 30, 40, 50. However, if the sealing resin 70 has spread outside the side surfaces of the wiring boards 30, 40, 50, the sealing resin 70 is removed before the curing process so as to be accommodated within the planar view dimensions of the image sensor 10.
  • the wiring board group 60 may be housed inside a frame member that is housed within the planar view size of the image sensor 10.
  • the sealing resin 70 is thermally cured at 80 ° C. to 120 ° C.
  • the curing temperature is set to be equal to or higher than the temperature necessary for sufficient curing of the sealing resin 70.
  • Step S16> Imaging Element Joining A semiconductor element joining step for joining the imaging element 10 and the wiring board group 60 including the joined wiring boards 30, 40, and 50 is performed.
  • the electrode 31 on the upper surface of the wiring board group 60 and the external electrode 12 on the rear surface 10SB of the imaging element 10 are joined via the solder 13.
  • the solder 13 may be disposed on at least one of the electrode 31 and the external electrode 12.
  • the solder 13 is made of solder that joins the electronic component 63 and a material having a lower melting point than the solders 61 and 62.
  • the bonding between the wiring board group 60 and the image sensor 10 may be ultrasonic bonding or the like. Two or more wiring boards may be laminated.
  • each of the wiring boards 30A, 40A, and 50A of the semiconductor device 1A of Modification 1 has a through-hole having two circular openings.
  • the wiring board 50A has through holes H50A1 and H50A2.
  • the two needles which are cylindrical members used for manufacturing the semiconductor device 1A, have a circular cross section so as to fit into the through holes of the wiring boards 30A, 40A, and 50A.
  • a through hole having a circular opening shape is easier to form than a through hole having a polygonal opening shape.
  • positioning accuracy in the rotation direction can be increased by increasing the distance between the plurality of through holes even if the opening is small.
  • the positioning in the rotational direction in the plane cannot be performed only by forming through-holes each having a circular opening in each of the wiring boards 30A, 40A, and 50A.
  • two through holes are formed in each of the wiring boards 30A, 40A, and 50A.
  • the number of through holes is preferably two, but may be three or more.
  • the outer diameters of the two through holes, that is, the thicknesses of the needles may be the same or different.
  • the plurality of wiring boards 30B, 40B, and 50B of the semiconductor device 1B of Modification 2 shown in FIG. 8 have through-holes that each have two openings, like the plurality of wiring boards 30A, 40A, and 50A of the semiconductor device 1A. There is a hole.
  • the wiring board 50B has through holes H50B1 and H50B2.
  • the through holes H50A1, H50A2, and the like were formed at rotationally symmetric positions with respect to the center O of the wiring board. For this reason, even if any of the wiring boards is rotated 180 degrees in the plane (XY plane), the needles can be inserted into the through holes of the plurality of wiring boards, respectively.
  • the through holes H50B1 and H50B2 are formed at positions that are not rotationally symmetric with respect to the center O. For this reason, the wiring boards 30, 40, and 50 are not stacked in an incorrect state.
  • the cylindrical member used in the method for manufacturing the semiconductor device 1 ⁇ / b> C according to Modification 3 is a needle 80 ⁇ / b> C having a distal end surface closed and a plurality of openings H ⁇ b> 80 on the side surface.
  • the plurality of openings H80 of the needle 80C are formed so as to be positioned between the wiring board and the wiring board in a state of being inserted into the wiring board.
  • the plurality of openings H80 are preferably formed concentrically at positions arranged in the gap between the two wiring boards in order to uniformly inject the sealing resin in the in-plane direction.
  • the needle 80C inserted into the through holes H30, H40, H50 for positioning does not need to be gradually removed in the sealing resin injecting step. There is no need to use another member to close the opening of the upper surface (30SA). For this reason, the semiconductor device 1 ⁇ / b> C is easier to manufacture than the semiconductor device 1.
  • the semiconductor device 1 ⁇ / b> C has one through hole having a rectangular opening in each wiring board, as in the semiconductor device 1.
  • each wiring board has a plurality of through holes with circular openings, as in the semiconductor devices 1A and 1B, the same effects as those of the semiconductor devices 1A and 1B are obtained.
  • a needle 80D which is a cylindrical member used in the manufacture of the semiconductor device 1D of Modification 4 shown in FIG. 10, has a configuration similar to the needle 80C used in the manufacture of the semiconductor device 1C. That is, the needle 80 ⁇ / b> D is a cylindrical member that is closed at the distal end surface and has a plurality of openings on the side surface.
  • the needle 80D is made of a conductive material.
  • the needle 80D is a component of the semiconductor device 1D without being removed after the injection process.
  • the through holes of the wiring boards 30, 40, 50 are formed so as to be in contact with the wiring pattern on the main surface.
  • the needle 80D inserted into the through hole is electrically connected to the wiring pattern.
  • the needle 80D has a wiring function for connecting the wiring boards.
  • a solder pattern may be disposed around the through hole, and the needle 80D may be soldered to the wiring board when the wiring board is joined. Needle 80D only needs to connect at least two wiring boards, but is preferably a ground potential wiring or a power transmission wiring that connects all the wiring boards. Moreover, like the semiconductor devices 1A and 1B, a plurality of needles may be inserted into the through holes of the respective wiring boards, and each may have a wiring function.
  • the semiconductor device 1D has the effects of the semiconductor device 1C, and the needle 80D for positioning and injecting a plurality of wiring boards has a wiring function, so that it is easier to manufacture and highly functional. .
  • a plurality of wiring boards 30, 40, 50 are arranged in a line through the respective connecting portions 39, 49 to constitute one elongated wiring board group 60E.
  • the wiring board group 60E may be non-flexible as long as the connecting portions 39 and 49 have flexibility.
  • the flexible connecting portions 39 and 49 are bent 180 degrees. That is, in the manufacturing method of the semiconductor device 1E, the connection portions 39 and 49 of the wiring board group 60E are bent 180 degrees in the stacking step (S11).
  • a needle that is a tubular member may be inserted into the through hole of the bent wiring boards 30, 40, 50, or the wiring boards 30, 40, 50 may be inserted while being bent in order. Good.
  • the semiconductor device 1E has the effect of the semiconductor device 1 and the like, and further, the electrical connection between the plurality of wiring boards 30, 40, and 50 is made through the connection portions 39 and 49. Easier to manufacture.
  • the endoscope 9 includes the semiconductor devices 1 to 1E at the distal end portion 93A of the insertion portion 93.
  • the endoscope system 91 includes an endoscope 9, a processor 95A, a light source device 95B, and a monitor 95C.
  • the endoscope 9 captures an in-vivo image of the subject and outputs an imaging signal by inserting the insertion portion 93 into the body cavity of the subject.
  • An operation unit 94 provided with various buttons for operating the endoscope 9 is disposed on the proximal end side of the insertion unit 93 of the endoscope 9.
  • the operation unit 94 has a treatment instrument insertion port 94A for a channel 93H for inserting treatment instruments such as a biological forceps, an electric knife and an inspection probe into the body cavity of the subject.
  • the insertion portion 93 includes a distal end portion 93A where the semiconductor devices 1 to 1E are disposed, a bendable bending portion 93B continuously provided on the proximal end side of the distal end portion 93A, and a proximal end side of the bending portion 93B. It is comprised by the flexible tube part 93C provided continuously. The bending portion 93B is bent by the operation of the operation unit 94.
  • a signal cable (not shown) connected to the semiconductor devices 1 to 1E at the distal end portion 93A is inserted into the universal cord 94B disposed on the proximal end side of the operation portion 94.
  • the universal cord 94B is connected to the processor 95A and the light source device 95B via the connector 94C.
  • the processor 95A controls the entire endoscope system 91, performs signal processing on the imaging signals output from the semiconductor devices 1 to 1E, and outputs them as image signals.
  • the monitor 95C displays the image signal output from the processor 95A.
  • the endoscope 9 includes semiconductor devices 1 to 1E manufactured by a manufacturing method that allows easy alignment of a plurality of wiring boards and injection of sealing resin. Further, since the semiconductor devices 1 to 1E which are imaging devices have a small diameter, the endoscope 9 has a small distal end portion 93A and is minimally invasive.
  • the endoscope according to the embodiment is not limited to the flexible endoscope including the flexible tube portion 93C, and may be a rigid endoscope or a capsule endoscope.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Surgery (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Medical Informatics (AREA)
  • Pathology (AREA)
  • Radiology & Medical Imaging (AREA)
  • Biophysics (AREA)
  • Biomedical Technology (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Molecular Biology (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Manufacturing & Machinery (AREA)
  • Endoscopes (AREA)
  • Instruments For Viewing The Inside Of Hollow Bodies (AREA)

Abstract

半導体装置１は、半導体素子である撮像素子１０と、平面視寸法が前記撮像素子１０よりも小さい複数の配線板３０、４０、５０とが、積層されており、前記複数の配線板３０、４０、５０には、それぞれ貫通孔Ｈ３０、Ｈ４０、Ｈ５０があり、それぞれの貫通孔Ｈ３０、Ｈ４０、Ｈ５０の壁面が重畳するように積層されており、前記複数の配線板３０、４０、５０の間が同じ硬化性の封止樹脂７０で封止されている。

Description

半導体装置の製造方法、半導体装置、および内視鏡
　本発明は、半導体素子と複数の配線板とが積層されている半導体装置の製造方法、半導体素子と複数の配線板とが積層されている半導体装置、半導体素子と複数の配線板とが積層されている半導体装置を挿入部の先端部に具備する内視鏡に関する。
　内視鏡の低侵襲化のためには、挿入部の先端部に配される撮像装置の小型化、特に細径化が重要である。撮像装置は、半導体素子である撮像素子と、積層された複数の配線板と、を有する。複数の配線板の間には、封止樹脂が充填されている。
　日本国特開平８－１５３８２０号公報には、半導体素子と、前記半導体素子と接合された配線板と、を有する半導体装置の製造方法において、配線板の貫通孔から接合部に封止樹脂を注入することが開示されている。
　また、日本国特開２００６－１２０９３５号公報には、半導体素子が実装された複数の配線板を積層した半導体装置が開示されている。複数の配線板を積層するときには正確に位置合わせを行う必要がある。このため、複数の配線板は枠部材の内部に収納され、枠部材の貫通孔および複数の配線板の貫通孔を介して、複数の配線板の間に封止樹脂が注入される。
　複数の配線板が積層されている半導体装置において、細径化、および複数の配線板の位置合わせを簡単に行い、かつ、複数の配線板の間に簡単に封止樹脂を注入することが求められていた。
特開平８－１５３８２０号公報 特開２００６－１２０９３５号公報
　本発明の実施形態は、複数の配線板を積層するときの位置合わせ、および封止樹脂の注入が容易な細径の半導体装置の製造方法、複数の配線板を積層するときの位置合わせ、および封止樹脂の注入が容易な製造方法により製造された細径の半導体装置、および、複数の配線板を積層するときの位置合わせ、および封止樹脂の注入が容易な製造方法により製造された細径の半導体装置を具備する内視鏡を提供することを目的とする。
　本発明の実施形態の半導体装置の製造方法は、半導体素子と、平面視寸法が前記半導体素子よりも小さく、貫通孔のある複数の配線板を作製する準備工程と、筒状部材を前記複数の配線板の前記貫通孔に挿嵌し、前記複数の配線板の位置合わせを行い積層する積層工程と、前記筒状部材を介して、前記複数の配線板の間に樹脂を注入する注入工程と、前記樹脂を硬化処理する工程と、接合された前記複数の配線板と、前記半導体素子とを接合する半導体素子接合工程と、を具備する。
　また本発明の別の実施形態の半導体装置は、半導体素子と、平面視寸法が前記半導体素子よりも小さい複数の配線板とが、積層されており、前記複数の配線板には、それぞれ貫通孔があり、それぞれの前記貫通孔の壁面が重畳するように積層されており、前記複数の配線板の間が同じ硬化性の封止樹脂で封止されている。
　また本発明の別の実施形態の内視鏡は、撮像素子である半導体素子と、平面視寸法が前記半導体素子よりも小さい複数の配線板とが、積層されており、前記複数の配線板には、それぞれ貫通孔があり、それぞれの前記貫通孔の壁面が重畳するように積層されており、前記複数の配線板の間が同じ硬化性の封止樹脂で封止されている半導体装置を挿入部の先端部に具備する。
　本発明の実施形態によれば、複数の配線板の位置合わせおよび封止樹脂の注入が容易な細径の半導体装置の製造方法、複数の配線板の位置合わせおよび封止樹脂の注入が容易な製造方法により製造された細径の半導体装置、および、複数の配線板の位置合わせおよび封止樹脂の注入が容易な製造方法により製造された細径の半導体装置を具備する内視鏡を提供できる。
第１実施形態の半導体装置の断面図である。 第１実施形態の半導体装置の下面図である。 第１実施形態の半導体装置の分解図である。 第１実施形態の半導体装置の製造方法を説明するためのフローチャートである。 第１実施形態の半導体装置の製造方法を説明するための分解図である。 第１実施形態の半導体装置の製造方法を説明するための断面図である。 第１実施形態の半導体装置の製造方法を説明するための断面図である。 第１実施形態の半導体装置の製造方法を説明するための断面図である。 第１実施形態の半導体装置の製造方法を説明するための断面図である。 第１実施形態の変形例１の半導体装置の下面図である。 第１実施形態の変形例２の半導体装置の下面図である。 第１実施形態の変形例３の半導体装置の製造方法を説明するための断面図である。 第１実施形態の変形例４の半導体装置の断面図である。 第２実施形態の半導体装置の配線板の断面を示した斜視図である。 第２実施形態の半導体装置の配線板の断面図である。 第３実施形態の内視鏡を含む内視鏡システムの斜視図である。
＜第１実施形態＞
　図１から図３を用いて、第１実施形態の半導体装置１について説明する。なお、以下の説明において、各実施形態に基づく図面は、模式的なものであり、各部分の厚みと幅との関係、夫々の部分の厚みの比率などは現実のものとは異なることに留意すべきであり、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれている場合がある。また、一部の構成要素の図示を省略することがある。なお、図１等において、撮像素子側（受光面側、Ｚ軸値増加方向）を「上側」、配線板側（Ｚ軸値減少方向）を「下側」ということがある。
　本実施形態の半導体装置１は、半導体素子である撮像素子１０と、カバーガラス２０と、複数の配線板３０、４０、５０が積層された配線板群６０と、を有する撮像装置である。
　撮像素子１０は、受光面１０ＳＡと受光面と対向する裏面１０ＳＢとを有する。撮像素子１０の受光面１０ＳＡには、平面視寸法が撮像素子１０と同じカバーガラス２０が接着されている。なお、「平面視寸法」は、撮像装置（半導体装置１）の光軸方向（Ｚ軸方向）から観察したときの、光軸に直交する面（ＸＹ平面）における寸法である。すなわち、「平面視寸法」が、撮像装置の太さ（径）を規定する。
　撮像素子１０の裏面１０ＳＢには、平面視寸法が撮像素子１０よりも小さい配線板群６０が接合されている。すなわち、半導体装置１は、平面視寸法が撮像素子１０の平面視寸法と同じで、細径である。
　配線板３０、４０、５０の略中央には、それぞれ開口形状が矩形の貫通孔Ｈ３０、Ｈ４０、Ｈ５０があり、それぞれの貫通孔Ｈ３０、Ｈ４０、Ｈ５０の壁面が重畳するように積層されている。そして、配線板３０、４０、５０の間の隙間が、同じ硬化性の封止樹脂７０により封止されている。
　撮像素子１０は、例えばシリコン等の半導体からなり、カバーガラス２０を介して受光面１０ＳＡから受光した光が、ＣＣＤまたはＣＭＯＳ受光回路等の受光部１１により受光され、電気信号に変換される。なお、カバーガラス２０は半導体素子１０の受光面１０ＳＡに形成された受光部１１の保護部材であるが、半導体装置１の必須の構成要素ではない。また、カバーガラス２０に替えて、透明樹脂等で保護部材を構成してもよい。
　撮像素子１０の裏面１０ＳＢには、受光部１１と貫通配線（不図示）等を介して電気的に接続されている複数の外部電極１２が配設されている。受光部１１に入力される駆動信号および受光部１１が出力する撮像信号は、それぞれの外部電極１２を介して伝送される。
　配線板３０の上面３０ＳＡには複数の電極３１が、下面３０ＳＢには複数の電極３２が配設されている。配線板４０の上面４０ＳＡには複数の電極４１が、下面４０ＳＢには複数の電極４２が配設されている。配線板５０の上面５０ＳＡには複数の電極５１が、下面５０ＳＢには複数の電極５２が配設されている。
　すなわち、配線板３０、４０、５０は、それぞれが両面の配線を接続する貫通配線を有する両面配線板である。配線板３０、４０、５０は、例えば、ポリイミド等の可撓性樹脂を基体とするが、例えばガラスエポキシ樹脂等の非可撓性樹脂を基体としてもよい。また、配線板３０、４０、５０は、内部にも配線層を有する多層配線板や部品内蔵配線板でもよい。
　配線板３０、４０、５０には、それぞれチップコンデンサ等の電子部品６３が実装されている。そして、配線板３０の電極３２と配線板４０の電極４１とは半田６１を介して接合されている。また、配線板４０の電極４２と配線板５０の電極５１とは半田６２を介して接合されている。
　一方、配線板群６０の最上部に位置する配線板３０の上面３０ＳＡの電極３１は、半田１３を介して撮像素子１０の裏面１０ＳＢの外部電極１２と接合されている。配線板群６０の最下部に位置する配線板５０の下面５０ＳＢの電極５２は、図示しないが信号ケーブル等と接続される。
　すでに説明したように、半導体装置１は、それぞれの開口形状が矩形の貫通孔Ｈ３０、Ｈ４０、Ｈ５０の壁面が重畳するように積層されており、配線板３０、４０、５０の間が同じ硬化性の封止樹脂７０で封止されている。
　後述するように、半導体装置１は、配線板３０、４０、５０の位置合わせ、および封止樹脂７０の注入が容易な製造方法により製造される。
　なお、半導体素子１０は、撮像素子に限られるものはなく、受光面１０ＳＡに半導体回路を有し、裏面１０ＳＢに半導体回路と接続された複数の外部電極を有する半導体素子であっても、撮像装置である半導体装置１と同様の効果を有する。
＜半導体装置の製造方法＞
　次に、図４のフローチャートにそって半導体装置１の製造方法について説明する。
＜ステップＳ１０＞撮像素子および配線板作製
　準備工程では、半導体素子である撮像素子１０と、平面視寸法が撮像素子１０よりも小さく、それぞれに開口形状が矩形の貫通孔Ｈ３０、Ｈ４０、Ｈ５０のある複数の配線板３０、４０、５０が作製される。なお、配線板３０、４０、５０の平面視寸法は異なっていてもよい。
　半導体素子１０は、ウエハ状態で多数個が同時に作製され個片化される。例えば、シリコンウエハの主面に複数の受光部１１が公知の半導体製造技術により形成される。次に、主面にガラスウエハ（カバーガラス２０）が接着され受光部１１が保護される。そして、主面と対向する裏面から受光部１１と電気的に接続された複数の貫通配線が形成され、裏面に、それぞれの貫通配線と接続された複数の外部電極１２が配設される。ガラスウエハが接着されたシリコンウエハの切断により作製された半導体素子１０では、撮像素子１０の平面視寸法とカバーガラス２０の平面視寸法とは同じになる。
　半導体素子１０への個片化後に、それぞれの半導体素子１０にカバーガラス２０を接着してもよい。この場合にも、半導体装置１の小径化のため、平面視寸法が、撮像素子１０よりも小さいカバーガラス２０が用いられる。
　配線板３０、４０、５０は、公知の配線板製造技術により作製される。そして、それぞれの配線板３０、４０、５０に、電子部品６３が実装される。電子部品６３は、チップインダクタ、発振器、および小型ＩＣ等であってもよい。なお、貫通孔Ｈ３０、Ｈ４０、Ｈ５０のある領域、例えば、配線板の略中央には電子部品６３が実装されていないことは言うまでも無い。
　配線板３０、４０、５０の平面視寸法は、撮像素子１０の平面視寸法よりも小さく設定されている。撮像素子１０の平面視寸法が、カバーガラス２０および配線板３０、４０、５０の平面視寸法よりも大きいため、半導体装置１の平面視寸法（外径）は、撮像素子１０の平面視寸法と略同じになる。
＜ステップＳ１１＞配線板積層／針挿入
　積層工程では、図５および図６Ａに示すように筒状部材である針８０が、配線板３０、４０、５０の貫通孔Ｈ３０、Ｈ４０、Ｈ５０に嵌合した状態で挿通され、配線板３０、４０、５０の面内方向（ＸＹ方向）の位置合わせが行われ、積層される。
　なお、配線板３０、４０、５０の面内方向（ＸＹ方向）の位置合わせを正確に行うことができれば、貫通孔Ｈ３０、Ｈ４０、Ｈ５０の開口形状は矩形（四角形）に限られるものではなく、三角形、五角形等の多角形であってもよい。
　また、図示した針８０の先端は平坦であるが、貫通孔Ｈ３０、Ｈ４０、Ｈ５０への挿入を容易にするため、面取りされていてもよい。
　まず、開口形状が矩形の貫通孔Ｈ３０、Ｈ４０、Ｈ５０の壁面が、おおよそ重畳するように配線板３０、４０、５０が積層される。そして、図６Ａに示すように貫通孔Ｈ３０、Ｈ４０、Ｈ５０の壁面と嵌合する外面を有する筒状部材である針８０が、貫通孔Ｈ３０、Ｈ４０、Ｈ５０に挿入される。すると、配線板３０、４０、５０の面内方向（ＸＹ方向）の位置合わせが、自動的に正確に行われる。
　すなわち、針８０の外形形状は、貫通孔Ｈ３０、Ｈ４０、Ｈ５０の壁面形状と略同じ寸法の矩形である。位置決め精度および作業性を考慮すると、針８０は貫通孔Ｈ３０、Ｈ４０、Ｈ５０よりも、僅かに小さいことが好ましい。例えば、針８０および貫通孔Ｈ３０、Ｈ４０、Ｈ５０の断面が正方形の場合、針８０の一辺は、貫通孔Ｈ３０、Ｈ４０、Ｈ５０の内面一辺よりも、例えば、１μｍ以上１０μｍ以下小さいことが好ましい
　なお、針８０を配線板５０の貫通孔Ｈ５０に挿嵌した後に、配線板４０の貫通孔Ｈ４０に挿嵌し、最後に配線板３０の貫通孔Ｈ３０に挿嵌してもよい。
＜ステップＳ１２＞配線板接合
　複数の配線板３０、４０、５０が所定の隙間を介して積層された状態で、リフロー処理が行われることで、半田６１、６２が溶融し、複数の配線板３０、４０、５０が接合され、配線板群６０となる。
　半田６１、６２は、半田ペーストの印刷、ディスペンサによるクレーム半田の塗布、または半田ボールにより配設されるが、一方の配線板だけに配設されていてもよいし、両方に配設されていてもよい。
　半田６１、６２は、電子部品６３を接合している半田よりも融点が低い材料からなる。配線板接合のときに、配線板に既に接合されている電子部品６３の半田が溶融することを防止するためである。なお、電子部品６３および／または配線板３０、４０、５０の接合は、半田接合に限られるものではなく、圧着接合または超音波接合等でもよい。また、配線板の間の隙間の長さは所定の厚さの治具を隙間に、はさんだ状態で押圧することで規定されていてもよいし、電子部品６３の高さにより規定されていてもよい。
　貫通孔Ｈ３０、Ｈ４０、Ｈ５０に針８０が挿嵌された状態で、配線板３０、４０、５０は接合されるため、接合時に位置ずれが発生することがない。
＜ステップＳ１３＞樹脂注入
　注入工程では、筒状部材である針８０を介して、配線板３０、４０、５０の間に液状の未硬化の同じ封止樹脂７０が順に注入される。
　すなわち、図６Ｂに示すように、針８０が、その先端が配線板３０の下面３０ＳＢと配線板４０の上面４０ＳＡとの間に位置するまで抜去されて、配線板３０と配線板４０との間に封止樹脂７０が注入される。このとき、配線板３０の上面３０ＳＡには、例えば柔軟なシリコーン樹脂からなる治具７５が押圧されているため、貫通孔Ｈ３０の上面は塞がれている。治具７５は貫通孔Ｈ３０に嵌合する栓でもよい。
　次に、針８０が、その先端が配線板４０の下面４０ＳＢと配線板５０の上面５０ＳＡとの間に位置するまで抜去されて、配線板４０と配線板５０との間に封止樹脂７０が注入される。
　すなわち、針８０の開口（先端）が、封止樹脂７０を注入する配線板間に位置する状態で、封止樹脂７０の注入が行われる。このため、本実施形態の製造法では、配線板群６０の最外面から樹脂を注入する方法に比べて、均一な樹脂注入が行われる。
　封止樹脂７０には、接着力が強い、および後工程における熱等により劣化しない、などの特性を満足する、ＢＣＢ(ベンゾシクロブテン)樹脂、エポキシ系樹脂、またはシリコーン系樹脂等の熱硬化性の封止樹脂等を用いる。
＜ステップＳ１４＞針抜去
　針８０が、配線板５０（配線板群６０）から完全に抜去される。このとき、未硬化で液状の封止樹脂７０は、配線板５０の貫通孔Ｈ５０にも流れ込んでもよい。なお、貫通孔Ｈ３０、Ｈ４０、Ｈ５０は封止樹脂７０により完全に充填されている必要はない。
　図１、図２、図６Ｃに示すように、封止樹脂７０は、確実な封止のために配線板３０、４０、５０の側面よりも外側にまで配設されていてもよい。また、封止樹脂７０は、配線板３０、４０、５０の側面にも配設されていてもよい。ただし、封止樹脂７０が配線板３０、４０、５０の側面よりも外側に大きく広がってしまった場合には、撮像素子１０の平面視寸法内に収容されるように、硬化処理前に除去される。また、配線板群６０を撮像素子１０の平面視寸法内に収容される枠部材の内部に収容してもよい。
＜ステップＳ１５＞樹脂硬化
　例えば、８０℃～１２０℃で封止樹脂７０の熱硬化処理が行われる。硬化温度は、封止樹脂７０の十分な硬化に必要な温度以上に設定される。
＜ステップＳ１６＞撮像素子接合
　接合された複数の配線板３０、４０、５０からなる配線板群６０と、撮像素子１０とを接合する半導体素子接合工程が行われる。
　例えば、図６Ｄに示すように、配線板群６０の上面の電極３１と、撮像素子１０の裏面１０ＳＢの外部電極１２とが、半田１３を介して接合される。半田１３は、電極３１または外部電極１２の少なくともいずれかに配設されていればよい。半田１３は、電子部品６３を接合している半田および半田６１、６２よりも融点が低い材料からなる。
　配線板群６０と撮像素子１０との接合は、超音波接合等でもよい。また、配線板は２枚または４枚以上積層されていてもよい
　以上の説明のように、本実施形態の半導体装置の製造方法では、筒状部材である針８０を用いて複数の配線板を積層するときの位置合わせが行われ、さらに針８０を用いて封止樹脂の注入が行われる。このため、本実施形態の半導体装置の製造方法では、複数の配線板を積層するときの位置合わせ、および封止樹脂の注入が容易である。
＜第１実施形態の変形例＞
　次に第１実施形態の変形例の半導体装置について説明する。変形例の半導体装置は、第１実施形態の半導体装置と類似し、同じ機能を有しているので、同じ構成要素には同じ符号を付し説明は省略する。
＜変形例１＞
　図７に示すように変形例１の半導体装置１Ａの配線板３０Ａ、４０Ａ、５０Ａには、それぞれ２つの開口形状が円形の貫通孔がある。例えば、配線板５０Ａには、貫通孔Ｈ５０Ａ１、Ｈ５０Ａ２がある。そして、図示しないが、半導体装置１Ａの製造に用いられる筒状部材である２本の針は、配線板３０Ａ、４０Ａ、５０Ａの貫通孔と嵌合するように断面が円形である。
　開口形状が円形の貫通孔は、開口形状が多角形の貫通孔よりも形成が容易である。また、矩形の貫通孔で回転方向の位置決めを、より正確に行うためには、開口をより大きくする必要があり、配線板の配線パターン配置等に制約が生じるおそれがあった。これに対して、開口形状が円形の複数の貫通孔では、開口が小さくても、複数の貫通孔間の距離を長くすることで、回転方向の位置決め精度を上げることができる。
　すなわち、配線板３０Ａ、４０Ａ、５０Ａにそれぞれ１個の開口形状が円形の貫通孔が形成されているだけでは、面内における回転方向の位置決めができない。このため、半導体装置１Ａでは配線板３０Ａ、４０Ａ、５０Ａには、それぞれ２つの貫通孔が形成されている。貫通孔の数は、２つが好ましいが、３つ以上であってもよい。また、２つの貫通孔の外径、すなわち、針の太さは同じでもよいし異なっていてもよい。また封止樹脂の注入に、複数の貫通孔の全てを用いる必要はない。すなわち、位置決めのためだけの貫通孔が配線板に形成されていてもよい。
＜変形例２＞
　図８に示す変形例２の半導体装置１Ｂの複数の配線板３０Ｂ、４０Ｂ、５０Ｂは、半導体装置１Ａの複数の配線板３０Ａ、４０Ａ、５０Ａと同じように、それぞれ２つの開口形状が円形の貫通孔がある。例えば、配線板５０Ｂには、貫通孔Ｈ５０Ｂ１、Ｈ５０Ｂ２がある。
　半導体装置１Ａでは、貫通孔Ｈ５０Ａ１、Ｈ５０Ａ２等は、配線板の中心Ｏに対して回転対称位置に形成されていた。このため、いずれかの配線板が面内（ＸＹ平面）において１８０度回転した状態においても、複数の配線板の貫通孔に、それぞれ針を挿入できてしまう。
　これに対して、半導体装置１Ｂでは、貫通孔Ｈ５０Ｂ１、Ｈ５０Ｂ２は、中心Ｏに対して回転対称とならない位置に形成されている。このため、配線板３０、４０、５０が誤った状態で積層されることがない。
＜変形例３＞
　図９に示すように、変形例３の半導体装置１Ｃの製造方法において用いられる筒状部材は、先端面が塞がれ、側面に複数の開口Ｈ８０を有する針８０Ｃである。針８０Ｃの複数の開口Ｈ８０は、配線板に挿嵌した状態で、配線板と配線板との間に位置するように形成されている。複数の開口Ｈ８０は、面内方向に均一に封止樹脂を注入するために、２枚の配線板の隙間に配置される位置に同心円状に形成されていることが好ましい、
　半導体装置１Ｃの製造方法では、位置決めのために貫通孔Ｈ３０、Ｈ４０、Ｈ５０に挿嵌した針８０Ｃを、封止樹脂注入工程において、徐々に抜去する必要がなく、また、配線板群６０の最上面（３０ＳＡ）の開口を塞ぐために他部材を用いる必要もない。このため、半導体装置１Ｃは半導体装置１よりも製造が容易である。
　なお、半導体装置１Ｃは半導体装置１と同じように、それぞれの配線板に開口が矩形の１つの貫通孔がある。しかし、半導体装置１Ａ、１Ｂのように、それぞれの配線板に開口が円形の複数の貫通孔があっても、半導体装置１Ａ、１Ｂと同様の効果を有することは言うまでも無い。
＜変形例４＞
　図１０に示す変形例４の半導体装置１Ｄの製造において用いられる筒状部材である針８０Ｄは、半導体装置１Ｃの製造において用いられる針８０Ｃと類似した構成である。すなわち、針８０Ｄは、先端面が塞がれ、側面に複数の開口を有する筒状部材である。そして針８０Ｄは導電性材料からなる。
　半導体装置１Ｄでは、針８０Ｄは、注入工程後に抜去されないで、半導体装置１Ｄの構成要素となる。
　すなわち、配線板３０、４０、５０の貫通孔は、主面の配線パターンと接するように形成されている。このため、貫通孔に挿入された針８０Ｄは、配線パターンと電気的に接続される。このため、針８０Ｄは、配線板の間を接続する配線の機能を有する。
　なお、貫通孔の周囲に半田パターンが配設されており、配線板接合時に針８０Ｄが配線板に半田接合されてもよい。針８０Ｄは少なくとも２枚の配線板を接続していればよいが、全ての配線板を接続する、例えば接地電位配線または電力伝達配線であることが好ましい。また、半導体装置１Ａ、１Ｂのように、複数の針が、それぞれの配線板の貫通孔と挿嵌し、それぞれが配線機能を有していてもよい。
　半導体装置１Ｄは、半導体装置１Ｃの効果を有し、さらに複数の配線板の位置決めおよび樹脂注入のための針８０Ｄが配線機能を有するため、より製造が容易で、かつ高機能化が容易である。
＜第２実施形態＞
　次に、第２実施形態の半導体装置１Ｅについて説明する。半導体装置１Ｅは、第１実施形態の半導体装置１等と類似しているので、同じ構成要素には同じ符号を付し説明は省略する。
　図１１に示すように、半導体装置１Ｅでは、複数の配線板３０、４０、５０が、それぞれの接続部３９、４９を介して列設されて１枚の細長い配線板群６０Ｅを構成している。なお、配線板群６０Ｅは接続部３９、４９が可撓性を有していれば、配線板３０、４０、５０は非可撓性でもよい。
　図１２に示すように、可撓性の接続部３９、４９が１８０度折り曲げられている。すなわち、半導体装置１Ｅの製造方法では、積層工程（Ｓ１１）において、配線板群６０Ｅのそれぞれの接続部３９、４９が１８０度折り曲げられる。
　折り曲げられた後に、筒状部材である針が、折り曲げられた配線板３０、４０、５０の貫通孔に挿入されてもよいし、配線板３０、４０、５０が順に折り曲げられながら挿入されてもよい。
　半導体装置１Ｅは半導体装置１等の効果を有し、さらに複数の配線板３０、４０、５０の間の電気的接続が、接続部３９、４９を介して行われているため、半導体装置１等よりも製造が容易である。
＜第３実施形態＞
　次に、第３実施形態の内視鏡９について説明する。
　図１３に示すように、内視鏡９は、半導体装置１～１Ｅを挿入部９３の先端部９３Ａに具備する。
　内視鏡システム９１は、内視鏡９と、プロセッサ９５Ａと、光源装置９５Ｂと、モニタ９５Ｃと、を具備する。内視鏡９は、挿入部９３を被検体の体腔内に挿入することによって、被検体の体内画像を撮像し撮像信号を出力する。
　内視鏡９の挿入部９３の基端側には、内視鏡９を操作する各種ボタン類が設けられた操作部９４が配設されている。操作部９４には、被検体の体腔内に生体鉗子、電気メスおよび検査プローブ等の処置具を挿入するチャンネル９３Ｈの処置具挿入口９４Ａがある。
　挿入部９３は、半導体装置１～１Ｅが配設されている先端部９３Ａと、先端部９３Ａの基端側に連設された湾曲自在な湾曲部９３Ｂと、この湾曲部９３Ｂの基端側に連設された可撓管部９３Ｃとによって構成される。湾曲部９３Ｂは、操作部９４の操作によって湾曲する。
　操作部９４の基端部側に配設されたユニバーサルコード９４Ｂには、先端部９３Ａの半導体装置１～１Ｅと接続された信号ケーブル（不図示）が挿通している。
　ユニバーサルコード９４Ｂは、コネクタ９４Ｃを介してプロセッサ９５Ａおよび光源装置９５Ｂに接続される。プロセッサ９５Ａは内視鏡システム９１の全体を制御するとともに、半導体装置１～１Ｅが出力する撮像信号に信号処理を行い画像信号として出力する。モニタ９５Ｃは、プロセッサ９５Ａが出力する画像信号を表示する。
　内視鏡９は、複数の配線板の位置合わせおよび封止樹脂の注入が容易な製造方法により製造された半導体装置１～１Ｅを具備する。また、撮像装置である半導体装置１～１Ｅは細径であるので、内視鏡９は先端部９３Ａが細径で低侵襲である。
　なお、実施形態の内視鏡としては可撓管部９３Ｃを含む軟性鏡に限られるものではなく、硬性鏡でもよいし、カプセル型内視鏡でもよい。
　本発明は、上述した実施形態および変形例等に限定されるものではなく、発明の趣旨を逸脱しない範囲内において種々の変更、組み合わせおよび応用が可能である。
１、１Ａ～１Ｅ・・・半導体装置
９・・・内視鏡
２０・・・カバーガラス
３０、４０、５０・・・配線板
６０、６０Ｅ・・・配線板群
６１、６２・・・半田
６３・・・電子部品
７０・・・封止樹脂
８０・・・針
８５・・・注入器
９１・・・内視鏡システム
９３・・・挿入部
９３Ａ・・・先端部
Ｈ３０、Ｈ４０、Ｈ５０・・・貫通孔

Claims (13)

  1. 　半導体素子と、平面視寸法が前記半導体素子よりも小さく、貫通孔のある複数の配線板を作製する準備工程と、
    　筒状部材を前記複数の配線板の前記貫通孔に挿嵌し、前記複数の配線板の位置合わせを行い積層する積層工程と、
    　前記筒状部材を介して、前記複数の配線板の間に樹脂を注入する注入工程と、
    　前記樹脂を硬化処理する工程と、
    　接合された前記複数の配線板と、前記半導体素子とを接合する半導体素子接合工程と、を具備することを特徴とする半導体装置の製造方法。
  2. 　前記貫通孔の開口形状が多角形であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 　前記複数の配線板のそれぞれに、開口形状が円形の複数の貫通孔があることを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 　前記積層工程の後で前記注入工程の前に、前記複数の配線板を半田接合する配線板接合工程を具備することを特徴とする請求項１から請求項３のいずれか１項に記載の半導体装置の製造方法。
  5. 　前記複数の配線板が、それぞれの接続部を介して列設されて１枚の帯状の配線板群を構成しており、
    　前記積層工程において、前記配線板群のそれぞれの前記接続部が１８０度折り曲げられることを特徴とする請求項１から請求項３のいずれか１項に記載の半導体装置の製造方法。
  6. 　前記筒状部材が、先端面が塞がれ、側面に複数の開口を有することを特徴とする請求項１から請求項５のいずれか１項に記載の半導体装置の製造方法。
  7. 　半導体素子と、平面視寸法が前記半導体素子よりも小さい複数の配線板とが、積層されており、
    　前記複数の配線板には、それぞれ貫通孔があり、それぞれの前記貫通孔の壁面が重畳するように積層されており、
    　前記複数の配線板の間が、同じ硬化性の封止樹脂で封止されていることを特徴とする半導体装置。
  8. 　前記貫通孔の開口形状が多角形であることを特徴とする請求項７に記載の半導体装置。
  9. 　前記配線板に、開口形状が円形の複数の前記貫通孔があることを特徴とする請求項７に記載の半導体装置。
  10. 　前記複数の配線板が、それぞれの接続部を介して列設されて１枚の配線板群を構成しており、
    　前記接続部が１８０度折り曲げられていることを特徴とする請求項７から請求項９のいずれか１項に記載の半導体装置。
  11. 　前記貫通孔を挿嵌している、先端面が塞がれ、側面に複数の開口を有する、導電性材料からなる筒状部材を有し、
    　前記筒状部材の内部に前記樹脂が充填されていることを特徴とする請求項７から請求項１０のいずれか１項に記載の半導体装置。
  12. 　前記半導体素子が撮像素子であることを特徴とする請求項７から請求項１１のいずれか１項に記載の半導体装置。
  13. 　請求項１２に記載の半導体装置を挿入部の先端部に具備することを特徴とする内視鏡。
PCT/JP2015/082747 2015-11-20 2015-11-20 半導体装置の製造方法、半導体装置、および内視鏡 WO2017085877A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2015/082747 WO2017085877A1 (ja) 2015-11-20 2015-11-20 半導体装置の製造方法、半導体装置、および内視鏡
JP2016144096A JP2017094044A (ja) 2015-11-20 2016-07-22 半導体装置の製造方法、半導体装置、および内視鏡

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/082747 WO2017085877A1 (ja) 2015-11-20 2015-11-20 半導体装置の製造方法、半導体装置、および内視鏡

Publications (1)

Publication Number Publication Date
WO2017085877A1 true WO2017085877A1 (ja) 2017-05-26

Family

ID=58719145

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/082747 WO2017085877A1 (ja) 2015-11-20 2015-11-20 半導体装置の製造方法、半導体装置、および内視鏡

Country Status (2)

Country Link
JP (1) JP2017094044A (ja)
WO (1) WO2017085877A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019186623A1 (ja) * 2018-03-26 2019-10-03 オリンパス株式会社 撮像装置、内視鏡装置および撮像装置における撮像モジュールへの電気的接続方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111108744B (zh) 2017-10-20 2022-09-23 松下知识产权经营株式会社 固体摄像装置
WO2019077980A1 (ja) * 2017-10-20 2019-04-25 パナソニックＩｐマネジメント株式会社 固体撮像装置
JP7162238B2 (ja) * 2018-07-02 2022-10-28 パナソニックＩｐマネジメント株式会社 固体撮像装置
JP7270225B2 (ja) * 2017-10-20 2023-05-10 パナソニックＩｐマネジメント株式会社 固体撮像装置
JP7149489B2 (ja) * 2018-07-02 2022-10-07 パナソニックＩｐマネジメント株式会社 固体撮像装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009228A (ja) * 2000-06-20 2002-01-11 Seiko Epson Corp 半導体装置
JP5032704B2 (ja) * 2009-09-11 2012-09-26 オリンパスメディカルシステムズ株式会社 撮像装置及び撮像装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011188375A (ja) * 2010-03-10 2011-09-22 Olympus Corp 撮像装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009228A (ja) * 2000-06-20 2002-01-11 Seiko Epson Corp 半導体装置
JP5032704B2 (ja) * 2009-09-11 2012-09-26 オリンパスメディカルシステムズ株式会社 撮像装置及び撮像装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019186623A1 (ja) * 2018-03-26 2019-10-03 オリンパス株式会社 撮像装置、内視鏡装置および撮像装置における撮像モジュールへの電気的接続方法

Also Published As

Publication number Publication date
JP2017094044A (ja) 2017-06-01

Similar Documents

Publication Publication Date Title
WO2017085877A1 (ja) 半導体装置の製造方法、半導体装置、および内視鏡
WO2015045616A1 (ja) 撮像ユニットおよび内視鏡装置
CN109788892B (zh) 电子电路单元、摄像单元和内窥镜
WO2018092347A1 (ja) 撮像モジュール、および内視鏡
US20200337539A1 (en) Image pickup apparatus, endoscope, and method of manufacturing image pickup apparatus
JP5964003B1 (ja) 撮像ユニット、撮像モジュールおよび内視鏡システム
WO2017195605A1 (ja) 電子回路ユニット、撮像ユニット、撮像モジュールおよび内視鏡
EP3170443B1 (en) Imaging module, endoscope system, and method for manufacturing imaging module
JP2017023234A (ja) 撮像ユニットおよび内視鏡
WO2017130886A1 (ja) 撮像ユニット、撮像モジュールおよび内視鏡
US20190261842A1 (en) Optical module, image pickup module, and endoscope
US10426324B2 (en) Imaging apparatus including an image sensor chip mount assembly
WO2018194039A1 (ja) 撮像モジュール、撮像モジュールの製造方法、および内視鏡
JP6431698B2 (ja) 撮像ユニット、ケーブル付き配線板、およびケーブル付き配線板の製造方法
US10930696B2 (en) Image pickup unit, endoscope, and method for manufacturing image pickup unit
WO2018198189A1 (ja) 内視鏡、および、撮像モジュール
US20230291988A1 (en) Image pickup unit, method of manufacturing image pickup unit, and endoscope
JPWO2018021061A1 (ja) 撮像ユニットおよび内視鏡
WO2016208043A1 (ja) 電子回路基板、積層基板、および電子回路基板の製造方法
JP6038424B1 (ja) 撮像モジュール、内視鏡システムおよび撮像モジュールの製造方法
JP7138520B2 (ja) 撮像ユニットおよび内視鏡
JPWO2017141369A1 (ja) 光伝送モジュールおよび内視鏡
JP6165402B1 (ja) 撮像ユニット、撮像モジュールおよび内視鏡
JP6384879B2 (ja) 撮像装置、および内視鏡
JP2014000208A (ja) 撮像装置及びこの撮像装置を用いた内視鏡

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15908816

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15908816

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP