CN101755335A - 电子部件安装装置及其制造方法 - Google Patents

电子部件安装装置及其制造方法 Download PDF

Info

Publication number
CN101755335A
CN101755335A CN200880025326A CN200880025326A CN101755335A CN 101755335 A CN101755335 A CN 101755335A CN 200880025326 A CN200880025326 A CN 200880025326A CN 200880025326 A CN200880025326 A CN 200880025326A CN 101755335 A CN101755335 A CN 101755335A
Authority
CN
China
Prior art keywords
electronic unit
circuit board
separator
flexible circuit
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880025326A
Other languages
English (en)
Other versions
CN101755335B (zh
Inventor
山崎隆雄
渡边真司
村上朝夫
藤村雄己
大须良二
铃木克彦
增田静昭
佐藤伸之
和田喜久男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC Corp
NEC AccessTechnica Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC AccessTechnica Ltd filed Critical NEC Corp
Publication of CN101755335A publication Critical patent/CN101755335A/zh
Application granted granted Critical
Publication of CN101755335B publication Critical patent/CN101755335B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/056—Folded around rigid support or component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Abstract

一种层叠安装多个电子部件的三维安装型电子部件安装装置，能够防止其他电子部件受到发热量大的电子部件的热影响。电子部件安装装置(1)包括：第一电子部件(2)，在第一面(2a)具有外部端子(未图示)，并且在第二面(2b)具有散热片(6)；至少1个第二电子部件(4b)，配置在第一电子部件(2)的第二面(2b)一侧；挠性电路基板(3)，与第一电子部件(2)及至少1个第二电子部件(4b)电连接，并且与至少1个第二电子部件(2)连接的至少一部分配置在第一电子部件(2)的第二面(2b)一侧；以及隔离件(5)，配置在挠性电路基板(3)的至少一部分与第一电子部件(2)的第二面(2b)之间。通过隔离件(5)能够防止第一电子部件(2)的热直接传导至第二电子部件(4b)。

Description

电子部件安装装置及其制造方法
技术领域
[相关申请的说明]
本申请主张日本专利申请2007-188287号(2007年7月19日申请)的优先权，并且该申请的全部内容引用到本说明书中。
本发明涉及一种电子部件安装装置，特别涉及以三维方式安装有多个电子部件的电子部件安装装置及其制造方法。
背景技术
伴随着电子设备的小型化及多功能化，需要电子部件的高密度安装，因此开发有在层叠方向上安装半导体器件等电子部件的三维安装技术。
图21表示专利文献1所涉及的三维安装型半导体装置的概略剖视图。例如，在专利文献1所述的三维安装型半导体装置111中，在第一半导体器件112上方层叠有第二半导体器件114。在第一半导体器件112的第一面上形成的焊锡球118与第一挠性电路基板113a、第二挠性电路基板113b电连接，第一挠性电路基板113a和第二挠性电路基板113b沿着第一半导体器件112弯折，并与第一半导体器件112的第二面粘接。第二半导体器件114经由第一面的焊锡球119与在第一半导体器件112的第二面上的第一挠性电路基板113a和第二挠性电路基板113b电连接。
图22表示专利文献2所涉及的三维半导体装置的概略剖视图。在专利文献2所述的三维半导体装置131中，多个半导体封装元件132被层叠而多段连接。各半导体封装元件132大致包括：半导体器件133；引线框架135，连接于半导体器件133，由从半导体器件133的上方向侧方折弯为直角的金属箔构成；凸起137及垫片138，连接半导体器件133和引线框架135；内侧热可塑性树脂134，设置在引线框架135的内侧和半导体器件133之间；以及外侧热可塑性树脂136，设置在引线框架135的外侧，在外侧热可塑性树脂136的上表面的而端部形成多段连接用的开口部139，以使引线框架135露出。在层叠结构中，用涂敷在开口部139的电连接部件140，将上侧的半导体封装元件132的引线框架135的端面和下部的半导体封装元件132的引线框架135的露出部分连接。
专利文献1：美国专利第6576992号说明书
专利文献2：日本特开2001-196504号公报
发明内容
以上专利文献1～2的公开事项引用到本说明书中。以下说明对现有技术的分析。
从本发明的观点出发给出以下分析。
在半导体器件是高速工作的如CPU(中央运算处理装置)这样发热量大的高温器件的情况下，通常在半导体封装件的上部设置散热片，散热片的表面及其周围的温度一般为80℃以上的高温。因此，在专利文献1及专利文献2所示的三维安装型半导体装置中，在下段的半导体器件为高温器件的情况下，夹着挠性电路基板安装在高温器件上的半导体器件被配置在散热片上或散热片附近。因此，上段的半导体器件必然被加热成高温的状态。在上段的半导体器件例如是如存储器的这样的半导体器件的情况下，由于存储器的工作确保温度一般为80℃以下，因此有可能会由于高温环境引起工作不良。
本发明的目的在于提供一种电子部件安装装置及其制造方法，能够层叠发热量大的电子部件和热保护的必要性高的电子部件。
根据本发明的第一观点，提供一种电子部件安装装置，包括：第一电子部件，在第一面具有外部端子，并且在第二面具有散热片；至少1个第二电子部件，配置在第一电子部件的第二面一侧；挠性电路基板，与第一电子部件的外部端子及至少1个第二电子部件电连接，并且与至少1个第二电子部件连接的至少一部分配置于第一电子部件的第二面一侧；以及隔离件，防止挠性电路基板的至少一部分与第一电子部件的第二面之间直接传导热量。
根据本发明的第二观点，提供一种电子部件安装装置的制造方法，包括以下工序：在第一面上具有外部端子且第二面上具有散热片的第一电子部件的第二面上配置隔离件，防止配置在第二面上方的挠性电路基板的至少一部分与第二面之间直接传导热量；将外部端子和挠性电路基板电连接，并且弯折挠性电路基板而将挠性电路基板的一部分配置于隔离件上；以及将第二电子部件电连接到位于隔离件上的挠性电路基板部分。
根据本发明的第三观点，提供一种子部件安装装置的制造方法，包括以下工序：在第一面上具有外部端子且第二面上具有散热片的第一电子部件的第二面上配置隔离件，防止配置在第二面上方的挠性电路基板的至少一部分与第二面之间直接传导热量；将外部端子和挠性电路基板电连接，并且将第二电子部件和挠性电路基板电连接；以及弯折挠性电路基板而将第二电子部件配置在隔离件上方。
在本发明中，“直接传导热量”是指直接接触而传导热量以及经由导体传导热量。
发明效果
在本发明中，在第一电子部件和配置于第一电子部件上方的第二电子部件之间夹有隔离件。由此，即使第一电子部件是发热量大的部件，也能够防止第一电子部件的热直接传导至第二电子部件，因此，能够保护第二电子部件不受热影响。
附图说明
图1是本发明的第一实施方式所涉及的电子部件安装装置的概略俯视图。
图2是图1所示II-II线的电子部件安装装置的概略剖视图。
图3是图1所示III-III线的电子部件安装装置的概略剖视图。
图4是表示隔离件的形状的一例的电子部件安装装置的概略俯视图。
图5是表示隔离件的形状的一例的电子部件安装装置的概略俯视图。
图6是用于说明本发明的第一实施方式所涉及的电子部件安装装置的制造方法的概略工序图。
图7是本发明的第二实施方式所涉及的电子部件安装装置的概略剖视图。
图8是用于说明本发明的第二实施方式所涉及的电子部件安装装置的制造方法的概略工序图。
图9是本发明的第三实施方式所涉及的电子部件安装装置的概略俯视图。
图10是图9所示X-X线的电子部件安装装置的概略剖视图。
图11是表示第三实施方式所涉及的电子部件安装装置的一例的概略俯视图。
图12是表示第三实施方式所涉及的电子部件安装装置的一例的概略俯视图。
图13是表示第三实施方式所涉及的电子部件安装装置的一例的概略俯视图。
图14是本发明的第四实施方式所涉及的电子部件安装装置的概略剖视图。
图15是本发明的第五实施方式所涉及的电子部件安装装置的概略剖视图。
图16是本发明的第六实施方式所涉及的电子部件安装装置的概略剖视图。
图17是本发明的第六实施方式所涉及的电子部件安装装置的概略剖视图。
图18是本发明的第七实施方式所涉及的电子部件安装装置的概略剖视图。
图19是实施例2所涉及的电子部件安装装置的概略剖视图。
图20是实施例1及实施例2的比较例所涉及的电子部件安装装置的概略剖视图。
图21是专利文献1所涉及的三维安装型半导体装置的概略剖视图。
图22是专利文献2所涉及的三维半导体装置的概略剖视图。
标号说明
1、21、31、41、51、61、71、81、91电子部件安装装置
2第一电子部件
2a第一面
2b第二面
2c(第一)侧面
2d第二侧面
3挠性电路基板
4、4a～4h第二电子部件
5隔离件
5a开口
6散热片
7散热器
8焊锡球
9焊锡球
10焊锡球
11粘接剂
12空隙
13底部填充树脂
14开口
25隔离件
25a凹部或槽部
45隔离件
101电子部件安装装置
102第一电子部件
102a第一面
102b第二面
102c侧面
103挠性电路基板
104第二电子部件
106散热片
107散热器
108焊锡球
109焊锡球
110焊锡球
111粘接剂
113底部填充树脂
111三维安装型半导体装置
112第一半导体器件
113a第一挠性电路基板
113b第二挠性电路基板
114第二半导体器件
118焊锡球
119焊锡球
120焊锡球
131三维半导体装置
132半导体封装元件
133半导体器件
134内侧热可塑性树脂
135引线框架
136外侧热可塑性树脂
137凸起
138垫片
139开口部
140电连接部件
具体实施方式
根据上述第一观点的优选方式，隔离件用于在挠性电路基板的至少一部分与第一电子部件的第二面之间形成预定的空隙。
根据上述第一观点的的优选方式，隔离件在第一电子部件的第二面上固定于散热片的表面以外的部分。
根据上述第一观点的优选方式，隔离件的配置至少1个第二电子部件的部分与散热片之间夹着预定的空隙而延伸，以不与散热片接触。
根据上述第一观点的优选方式，隔离件具有在除了散热片上安装散热器的区域以外的区域覆盖第一电子部件的第二面的形状，并且形成用于使空隙的空气在与第一电子部件之间流通的开口。
根据上述第一观点的优选方式，隔离件由玻璃、树脂及陶瓷中的至少1种形成。
根据上述第一观点的优选方式，隔离件的热传导率为1W/mK。
根据上述第一观点的优选方式，第一电子部件和第二电子部件连接在挠性电路基板的不同的面上。
根据上述第一观点的优选方式，隔离件具有凹部或槽部，至少1个第二电子部件容纳于凹部或槽部。
根据上述第一观点的优选方式，至少1个第二电子部件不与隔离件接触。
根据上述第一观点的优选方式，第一电子部件和第二电子部件连接在挠性电路基板的同一个面上。
根据上述第一观点的优选方式，第一电子部件为包含半导体元件的电子部件，至少1个第二电子部件为包含半导体元件的电子部件或无源部件。
根据上述第一观点的优选方式，挠性电路基板通过粘接剂与第一电子部件和隔离件中的至少一方粘接，粘接剂为热可塑性树脂或固化前的状态的热固化性树脂。
根据本发明，在隔离件和第一电子部件的散热片之间还夹着空隙，因此能够通过空冷作用冷却第一电子部件及第二电子部件双方。
此外，如果将本发明的电子部件安装装置配置于母板(电路基板)或模块基板，则能够减少电子部件的安装面积，并能够缩短部品之间的连接距离，配置有这些基板的电子设备能够实现小型化及高性能化。因此，根据本发明，能够实现小型且高性能的电子部件安装装置。
对本发明的第一实施方式所涉及的电子部件安装装置进行说明。图1表示本发明的第一实施方式所涉及的电子部件安装装置的概略俯视图(其中，省略散热器及隔离件的图示)，图2表示图1所示II-II线的本发明的电子部件安装装置的概略剖视图，图3表示图1所示III-III线的本发明的电子部件安装装置的概略剖视图。电子部件安装装置1具备第一电子部件2、挠性电路基板3、第二电子部件4、散热器7及隔离件5。第一电子部件2在第一面(可动面：例如焊锡球配置面、电路形成面等电连接面)2a具有外部端子(未图示)，在第一面2a相反侧的第二面2b具有散热片(heat spreader)6。另外，在图2及图3中，散热片6以与第一电子部件2的第二面2b形成平面的方式埋入第一电子部件，但是，也可以因散热片6在第一电子部件2的第二面2b上形成凹凸部分。此外，优选散热片6与第一电子部件2的发热源热连接。例如，在第一电子部件2为CPU等半导体器件的情况下，优选散热片6与第一电子部件2内部的半导体元件热连接。
挠性电路基板3通过外部端子(未图示)经由焊锡球8与第一电子部件2的第一面2a的外部端子(未图示)电连接。此外，挠性电路基板3通过外部端子(未图示)经由焊锡球9与第二电子部件4a～4d的外部端子(未图示)电连接。挠性电路基板3从第一电子部件2的侧面2c向第二面2b方向弯折，以使挠性电路基板3上连接有第二电子部件4a～4d的部分配置在第一电子部件2的第二面2b侧。另外，图1中图示了4个第二电子部件4a～4d，但是第二电子部件的数量不限定于4个，可以根据需要或安装面积适当地进行设定。
第一电子部件2的第二面2b上设有隔离件5，挠性电路基板3沿着隔离件5弯折。隔离件5夹在第一电子部件2的第二面2b与挠性电路基板3之间，以使挠性电路基板3与散热片6之间不直接接触。第二电子部件4a～4d以夹着挠性电路基板3配置在隔离件5上的方式被隔离件支撑。
第一电子部件2和第二电子部件4a～4d安装在挠性电路基板3的不同的面上，弯折挠性电路基板3而将第二电子部件4a～4d配置在第一电子部件2的第二面2b上方，从而第一电子部件2和第二电子部件4a～4d被安装为其外部端子面(焊锡球形成面)朝向相同方向。
优选隔离件5配置成不接触散热片6及散热器7，以使得第一电子部件2的热不传导至第二电子部件4a～4d。因此，优选隔离件5在第一电子部件2的第二面2b上固定于散热片6的面以外的部分。此外，优选的是，隔离件5如图1所示地形成为剖面L字形，并且支撑第二电子部件4a～4d的部分与散热片6之间夹着预定的空隙12而延伸，以便不与散热片6接触。由此，在散热片6和挠性电路基板3之间夹着空隙12和隔离件5，从而能够抑制第一电子部件2的热经由隔离件5传导至第二电子部件4a～4d，并且能够通过空隙12的空冷(Air cool)作用提高第一电子部件2及第二电子部件4a～4d的冷却效率。因此，隔离件5的厚度越厚，越难传导热，所以优选在电子部件安装装置1的整体大小不成问题的范围内加厚隔离件5。此外，隔离件5与散热片6之间的空隙12的大小越大，越难传导热，并且空冷作用也变高，所以优选在电子部件安装装置1的整体大小不成问题的范围内加大空隙12。
隔离件5优选由金属以外的材料形成，更优选由绝热材料形成。特别是，作为隔离件5，优选为热传导率低并且在制造工序中的回流工序的条件(例如，最高220℃～260℃、60秒)下也不变质的材料。作为隔离件5的材料，可以使用例如树脂、玻璃、陶瓷等。更优选隔离件5的热传导率为例如1W/mK以下。此外，隔离件5具有能够支撑第二电子部件4a～4d的程度的强度。
在本发明中，隔离件5的热传导率通过激光闪光法进行测定。该测定方法遵照JIS标准。例如，如果隔离件5的材质为精制陶瓷，则热传导率遵照JISR1611进行测定。
隔离件5的形状只要是能够在第一电子部件2上方确保第二电子部件的安装场所的形状即可，可根据所安装的第二电子部件的大小及数量等适当地设定为各种形状。图4及图5是表示隔离件的形状的一例的电子部件安装装置的概略俯视图(其中，省略了挠性电路基板、第二电子部件及散热器的图示)。
在图4所示的例子中，隔离件5形成为覆盖第一电子部件2的第二面2b中配置散热器7的区域以外的区域。即，在安装第二电子部件4a～4d的面，形成用于安装散热器7的开口5a，在图4所示的俯视图中，露出散热片6的一部分。此时，优选隔离件5固定在第一电子部件2的第二面2b的散热片6以外的部分。此外，具有图4所示的上表面形状的隔离件5优选为空隙12内的空气能够流通的形状。例如，如图2及图3所示，可以将隔离件5形成为如在隔离件5与第一电子部件2之间相对的侧面上形成开口14的倒槽状(剖面为“コ”字形)。根据这样的形状，空隙12内的空气通过侧面的开口14流动(例如，在图3的剖视图中，使空隙12的空气在左右方向上流通)，能够提高冷却效率。
此外，在图5所示的例子中，隔离件5由多个部分形成，例如，也可以将隔离件5只配置于挠性电路基板3向第一电子部件2的第二面2b上方折回的部分，或者只配置于在第一电子部件2的第二面2b上方层叠第二电子部件4a～4d的部分等处，即只配置在必要的区域。在图5所示的例子中也优选隔离件5固定于第一电子部件2的第二面2b的除了散热片6以外的区域。优选的是，隔离件5的形状在图4或图5所示的俯视投影中面积尽量大。
优选隔离件5通过粘接剂(未图示)固定于第一电子部件2的第二面2b上。此外，优选挠性电路基板3通过粘接剂11固定于第一电子部件2及隔离件5。上述粘接剂都优选为热传导率低且具有耐热性的绝缘性粘接剂。作为粘接剂11，例如可以使用液态粘接剂或薄片状粘接剂。在使用热固化前的状态的热固化性树脂薄片(例如环氧类树脂)作为粘接剂11时，与使用液态粘接剂的情况相比，能够减少厚度不均(偏差)，能够使配置第二电子部件4a～4d的挠性电路基板3的面更加平坦。此外，在使用热可塑性树脂薄片(例如，改性聚酰亚胺和环氧树脂的复合材料)作为粘接剂11时，不仅能够改善粘接剂11的厚度不均，而且还不需要进行粘接剂11的热固化工序(固化)，因此在制造工序中能够缩短粘接时间(例如，以往需要60分钟左右，本发明能够缩短为10秒以下)，能够削减工序成本，并且能够缩短向第一电子部件2实施的加热过程的时间。
在第一电子部件2的第一面2a和挠性电路基板3之间填充有底部填充(Underfill)树脂13。优选底部填充树脂13中含有热传导率高的填料，以提高热传导率。例如，优选底部填充树脂13的热传导率为3W/mK以上。若提高底部填充树脂13的热传导率，则不仅能够从第二面2b(散热片6)侧散出第一电子部件2的热，也能够从第一面2a侧通过外部端子进行散热。由此，能够进一步降低第二电子部件4a～4d的环境温度。
作为底部填充树脂13中含有的填料，优选陶瓷，例如能够列举出二氧化硅、氧化铝、氮化硼、氧化镁、氮化铝、氮化硅等。含有填料的底部填充树脂13的填料含量优选为40质量％～90质量％，其热传导率优选为0.5W/mk～3W/mk。填料的形状及尺寸并没有限定，例如可以使用球状、直径为10μm～100μm的填料。
在散热片6的露出面，例如通过导电性粘接剂(未图示)粘接散热器7。
优选构成挠性电路基板3的绝缘材料中至少一种是热可塑性树脂。这是因为，在使用热可塑性树脂时，例如因第一电子部件2的热使弹性模量显著变低(例如几MPa～几十MPa程度)，从而挠性电路基板3容易弯折。例如，在使用如CPU那样的外部端子数多(例如500引脚以上)的电子部件作为第一电子部件2、使用其他电子部件作为第二电子部件的三维安装型电子部件安装装置的情况下，挠性电路基板3需要使用布线层数至少为2层以上的多层电路基板，但是布线层数增加导致厚度增加，因此挠性电路基板3的弯折变得困难。因此，为了容易地弯折多层电路基板，优选使用热可塑性树脂。
此外，也可以使构成挠性电路基板3的绝缘材料中至少一种是固化前状态的热固化性树脂。热固化前的状态(B阶段状态)的热固化性树脂也与热可塑性树脂一样弹性模量低(100MPa以下)，因此能够容易弯曲挠性电路基板。
接着，对本发明的第一实施方式所涉及的电子部件安装装置的制造方法进行说明。图6表示用于说明本发明的电子部件安装装置的制造方法的概略工序图。
首先，在第一电子部件2的散热片6侧的面，用热传导率低且具有耐热性的绝缘性粘接剂(未图示)粘接隔离件5(图6(a))。接着，通过例如回流法将形成有布线的挠性电路基板3的外部端子(未图示)与在第一电子部件2上形成的焊锡球8电连接(图6(b))。接着，在挠性电路基板3上涂上用于将挠性电路基板3粘接于第一电子部件2及隔离件5的粘接剂11(图6(c))。接着，沿着第一电子部件2的侧面及隔离件5表面弯折挠性电路基板3，并将挠性电路基板3粘贴于第一电子部件2及隔离件5(图6(d))。接着，在第一电子部件2的焊锡球8形成面和挠性电路基板3之间填充底部填充树脂13，并使其热固化(图6(e))。接着，在挠性电路基板3上通过回流形成焊锡球10(图6(f))。接着，将第二电子部件4配置于隔离件5上的挠性电路基板3的面上，通过回流使焊锡熔融固定(图6(g))。最后，用导电性粘接剂(未图示)将散热器7粘接在散热片6上，制作完成电子部件安装装置(图6(h))。
接着，对本发明的第二实施方式所涉及的电子部件安装装置进行说明。图7表示本发明的第二实施方式所涉及的电子部件安装装置的概略俯视图。另外，在图7中，对与图1～图3所示的要素相同的要素标以相同的标号。在第一实施方式中，第一电子部件2和第二电子部件4安装在挠性电路基板3的各不相同的面上，而在第二实施方式中，第一电子部件2和第二电子部件4安装在挠性电路基板3的同一面上。
因此，第二实施方式所涉及的隔离件25的形状不同于第一实施方式所涉及的隔离件的形状。隔离件25具有能够容纳第二电子部件4并且能够支撑挠性电路基板3的凹部或槽部25a。隔离件25可以整体形成为槽状(“コ”字形或“凹”字形)，也可以只在容纳第二电子部件4的部分形成凹部。优选隔离件25的凹部或槽部25a形成为，即使被挠性电路基板3覆盖也不会成为封闭的空间，而能够与外部进行空气的流通。由此，能够提高冷却效率。
挠性电路基板3从第一电子部件2的第一面2a开始沿着第一电子部件2及隔离件25向第一电子部件2的第二面2b弯折。挠性电路基板3被隔离件25的凹部或槽部25a以外的部分支撑，通过挠性电路基板3和隔离件25形成容纳第二电子部件4的空间。第二电子部件4被容纳在隔离件25的凹部或槽部25a内，被隔离件25及挠性电路基板3包围。第二电子部件4配置成焊锡球9的形成面朝着与第一电子部件2相反一侧。在第二电子部件4和隔离件25之间设置空隙12，以使第二电子部件4与隔离件25不接触。由此，能够防止第一电子部件2的热经由隔离件25被传递，能够提高散热效果。
接着，对本发明的第二实施方式所涉及的电子部件安装装置的制造方法进行说明。图8表示用于说明本发明的第二实施方式所涉及的电子部件安装装置的制造方法的概略工序图。
首先，在第一电子部件2上粘接形成有凹部或槽部25a的隔离件25(图8(a))。接着，在挠性电路基板3上，预先在预定部位、即与第一电子部件2及隔离件25粘接的部位粘贴薄片状的粘接剂11(例如热可塑性树脂)(图8(b))。接着，在挠性电路基板3的同一面上通过回流安装第一电子部件2及第二电子部件4(图8(c))。接着，将挠性电路基板3沿着第一电子部件2及隔离件25弯折，并粘接于各表面，以将连接有第二电子部件4的部分配置在第一电子部件2的散热片6侧(图8(d))。此时，第二电子部件4虽然被容纳于隔离件25的凹部，但是并不与隔离件25接触。接着，在第一电子部件2的焊锡球8形成面和挠性电路基板3之间填充底部填充树脂13，并使其热固化(图8(e))。接着，在挠性电路基板3上，在与安装第一电子部件2的面相反一侧的面通过回流形成焊锡球10(图8(f))。最后用导电性粘接剂(未图示)粘接散热器7，从而制作完成电子部件安装装置21(图8(g))。
在第二实施方式所涉及的电子部件安装装置的制造方法中，与第一实施方式所涉及的制造方法相比，能够减少1次回流过程。一般而言，例如CPU等半导体器件具有随着回流的加热过程延长而特性劣化的趋势。因此，根据第二实施方式，能够提高电子部件的可靠性。
接着，对本发明的第三实施方式所涉及的电子部件安装装置的制造方法进行说明。图9表示本发明的第三实施方式所涉及的电子部件安装装置的概略俯视图(其中，省略了散热器及隔离件的图示)，图10表示图9所示X-X线的本发明的电子部件安装装置的概略剖视图。另外，在图9及图10中，对与图1～图3所示要素相同的要素标以相同的标号。在第一实施方式中，在图2所示剖面中挠性电路基板3只沿着第一电子部件2的一方的侧面2c弯折，但是在图9及图10所示的第三实施方式中，不但从一方的第一侧面2c弯折，还从相反侧的第二侧面2d弯折。此时，隔离件5的形状只要例如图4及图5所示的形状那样能够支撑弯折至第一电子部件2的第二面2b上方的挠性电路基板3的形状即可，可以是任意的方式。第二电子部件4a～4h安装于弯折至第一电子部件2的第二面2b上方的挠性电路基板3的部分。
根据第三实施方式，能够较大地设置可在第一电子部件上方层叠第二电子部件的空间，能够层叠更多的第二电子部件。
在本发明的各实施方式中，挠性电路基板的弯折方式不限于图9的方式，在考虑散热器7的基础上可采用各种方式。例如，挠性电路基板的其他弯折方式可以是图11～图13所示的弯折方式。另外，在图11～13中省略了散热器及隔离件的图示。在图11所示的方式中，从相邻的2个侧面向第一电子部件2的第一面2a上方弯折挠性电路基板3，在图12所示的方式中，从3个侧面向第一电子部件2的第一面2a上方弯折挠性电路基板3，在图13所示的方式中，从所有的侧面(4个侧面)向第一电子部件2的第一面2a上方弯折挠性电路基板3。由此，能够根据在第一电子部件2上层叠的第二电子部件4的数量、位置、大小等条件，适当决定挠性电路基板3的尺寸、形状及弯折方式。
另外，以第一实施方式为基础说明了第三实施方式，但是第三实施方式也能够适用于第二实施方式。
接着，对本发明的第四实施方式所涉及的电子部件安装装置进行说明。图14表示本发明的第四实施方式所涉及的电子部件安装装置的概略剖视图。在第一实施方式中，隔离件的剖面呈L字形，并且在隔离件与散热片6之间存在空隙12，以使隔离件不与散热片6接触，但是，在第四实施方式所涉及的电子部件安装装置41中，隔离件45固定于包含散热片6的面的第一电子部件2的第二面2b。
根据第四实施方式，隔离件45与散热片6接触，但根据该方式也能够防止从第一电子部件2向第二电子部件4直接传导热量。此外，由于体积比第一实施方式所涉及的隔离件大，因此能够增大隔离件45的热容量，并且，由于与第一电子部件2的接触面积变大，因此能够提高支撑的稳定性。
接着，对本发明的第五实施方式所涉及的电子部件安装装置进行说明。图15表示本发明的第五实施方式所涉及的电子部件安装装置的概略剖视图。在第一实施方式～第四实施方式中，表示了沿着第一电子部件的第二面(在二维方向上)安装多个第二电子部件的方式，而第五实施方式如图15所示，多个第二电子部件4a、4b也可以(在三维方向上)层叠安装。根据本实施方式，能够更加有效地利用三维方向的空间。另外，以第一实施方式为基础说明了第五实施方式，但是第五实施方式也能够适用于第二～第四实施方式。
接着，对本发明的第六实施方式所涉及的电子部件安装装置进行说明。图16及17表示本发明的第六实施方式所涉及的电子部件安装装置的概略剖视图。在第一实施方式～第五实施方式中表示了在第一电子部件上方安装多个同种第二电子部件的方式，而第六实施方式如图16及图17所示，也可以将不同种类的第二电子部件安装在第一电子部件上方。例如，如图16所示的方式，可以将半导体器件4a、4b和无源部件4c～4f作为第二电子部安装在第一电子部件2上方。
在第一电子部件2例如为CPU的情况下，为了减少瞬时电压下降等开关噪声，需要在CPU的周围安装去耦电容器。根据第六实施方式，如果如图16所示的第二电子部件4c～4f那样安装去耦电容器，则能够减少去耦电容器的安装面积，并且能够尽可能靠近作为第一电子部件2的CPU而安装去耦电容器，因此能够有效地减少噪声。
此外，如图17所示，第六实施方式也能够适用于第二实施方式所涉及的电子部件安装装置。另外，以第一实施方式～第三实施方式及第五实施方式为基础说明了第六实施方式，但是第六实施方式也能够适用于第四实施方式。
接着，对本发明的第七实施方式所涉及的电子部件安装装置进行说明。图18表示本发明的第七实施方式所涉及的电子部件安装装置的概略剖视图。在第一实施方式～第六实施方式中，图示了在第一电子部件2和挠性电路基板3之间填充底部填充树脂13的方式，但第七实施方式如图18所示，电子部件安装装置81也可以不使用底部填充树脂。另外，以第一实施方式为基础说明了第七实施方式，但是第七实施方式也能够适用于第二实施方式～第六实施方式。
实施例1
制造俯视图为图11所示的方式、中央附近的剖视图为图2所示的方式的第一实施方式所涉及的电子部件安装装置。
在本实施例中，使用配置有图像处理芯片的BGA(Ball Grid Array：球栅阵列)型的1个封装件(外形尺寸：38mm×38mm、消耗功率7W、输入输出端子数：大约800引脚)作为第一电子部件。此外，使用4个DDR-DRAM封装件(外形尺寸：10mm×10mm、输入输出端子数：大约60引脚)作为第二电子部件。
在本实施例中使用的隔离件为热传导率约0.36W/mk的玻璃环氧树脂(FR4)。隔离件的形状为图2所示的倒槽状，并且平面形状为图4所示的形状，是在配置于图像处理器封装件上时不与散热片接触的形状。此外，将隔离件和图像处理器封装件的面之间形成的空隙的间隔设为1mm。
在本实施例中使用的挠性电路基板是在厚度25μm的聚酰亚胺绝缘层的双面上形成厚度12μm的铜箔图案而成的挠性基板。该双面的铜箔图案之间通过通孔(via)连接。挠性电路基板的双面上形成有仅在形成BGA焊锡球配置用外部端子的部位开口的厚度10μm的阻焊膜，在BGA焊锡球配置用外部端子部位的表面，通过电镀法形成厚度3μm的Ni膜和其上的厚度0.5μm的Au膜。此外，在安装图像处理器封装件的面的预定的一部分(之后与图像处理器封装件的侧面及隔离件的一部分粘接的部分)上粘贴厚度25μm的热可塑性聚酰亚胺树脂薄片。另外，在对图6所示的制造方法的说明中，在将第一电子部件和挠性电路基板连接之后再粘贴粘接剂(参照图6(c))，而在本实施例中预先在挠性电路基板上粘贴粘接剂薄片。
参照图6说明本实施例的制造方法。首先，在图像处理器封装件的第一面(散热片设置面)上通过绝缘性粘接剂粘接隔离件(参照图6(a))。作为该绝缘性粘接剂，使用如玻璃态转化温度为较高的140℃、即使是回流工序的热也不会使粘接强度劣化的耐热性高的环氧类粘接材料。
接着，用倒装芯片安装器将图像处理器封装件和挠性基板暂时连接(通过助焊剂粘接)。如下实施暂时连接：首先，将挠性基板通过真空吸附固定于倒装芯片安装器的载置台上，接着，在挠性基板的外部端子上涂敷助焊剂之后，用安装器所具备的摄像机对图像处理器封装件的BGA焊锡球和挠性基板的外部端子进行定位，并施加100g左右的低负载。另外，暂时连接时不进行加热。之后，从倒装芯片安装器取出产品，将该产品投入回流炉，从而将图像处理器封装件和挠性基板连接。接着，用有机溶剂清洗助焊剂，并进行干燥(参照图6(c))。
接着，将产品载置于加热器载置台上加热为大约180℃，并将挠性基板沿着图像处理器封装件的侧面及隔离件弯折并粘接增强处理器封装件及隔离件。接着，在加热的同时施加大约1Mpa左右的压力，由此将挠性基板固定于图像处理器封装件及隔离件(参照图6(d))。如图11所示的方式，将挠性基板沿着图像处理器封装件的相邻的2个侧面向图像处理器封装件的第一面侧弯折，成为伸出到图像处理器封装件的第一面上的方式。
之后，将以环氧类树脂为主要成分的底部填充树脂(不含热传导填料)填充至图像处理器封装件和挠性基板的间隙(BGA焊锡球的周围)，并使底部填充树脂热固化(参照图6(e))。接着，与朝向底部填充树脂的面相反一侧的挠性基板面上的外部端子上通过球转印法和回流工序形成焊锡球(参照图6(f))。
接着，在弯折至图像处理器封装件上的、隔离件上的挠性基板的外部端子上涂敷助焊剂，与图像处理器封装件同样，用倒装芯片安装器将4个DRAM封装件暂时连接于挠性基板。之后，从倒装芯片安装器取出产品，将该产品投入回流炉，从而将DRAM封装件和挠性基板连接，用有机溶剂清洗助焊剂，并进行干燥(参照图6(g))。最后，用参杂有Ag的导电性粘接剂将散热器粘接于图像处理器封装件的散热片表面，从而制作完成三维安装型半导体装置(参照图6(h))。
在如此制造的三维型电子部件安装装置中，使图像处理器封装件工作时，在隔离件上的挠性基板上安装的DRAM封装件的表面温度为60℃～70℃，能够将环境温度控制在DRAM封装件的工作确保温度(80℃)以下。并且，如果从外部利用风扇进行空冷，则能够将DRAM封装件的表面温度降至50℃～60℃，这点已得到了确认。结果，也确认了在图像处理器封装件上方层叠有4个DRAM封装件的画像处理模块能够工作。
图20表示本实施例的比较例所涉及的电子部件安装装置的概略剖视图。比较例所涉及的电子部件安装装置不使用隔离件，而将挠性基板103直接粘贴于图像处理器封装件102的第二面102b，除此之外，与本实施例所涉及的电子部件安装装置相同。另外，在比较例中，挠性基板103以与图像处理器封装件102的第二面102b接触的区域的大约70％(面积)的比例与散热片106接触。在比较例所涉及的电子部件安装装置中，使图像处理器封装件102工作时，DRAM封装件的表面温度为85℃～100℃。
由此，能够确定隔离件带来的温度上升抑制效果。
此外，通过将4个DRAM封装件(4个DRAM封装件的总面积：400mm2)以三维方式安装于图像处理器封装件上方，与现有的平面安装型的模块结构相比，包括成为封装件之间的间隔的安装区域大约50mm2在内能够削减大约450mm2的安装面积。
实施例2
制造了具有图19所示的中央附近的剖面的第二实施方式所涉及的电子部件安装装置。
在本实施例中，使用1个与实施例1相同的图像处理器封装件作为第一电子部件。使用8个与实施例1相同的DRAM封装件以及16个容量100pF的芯片电容器(所谓的1005型：1.0mm×0.5mm)作为第二电子部件。DRAM封装件如图19所示那样每2个进行层叠，因此，DRAM封装件形成4组。使用与实施例1相同的挠性基板作为挠性电路基板。
在本实施例中使用的隔离件为热传导率约0.36W/mk的玻璃环氧树脂(FR4)，具有通过机械加工预先形成的、用于容纳第二电子部件的槽部。此外，在隔离件和图像处理器封装件的面之间形成的空隙的间隔设为1mm。
参照图8说明本实施例的制造方法。首先，将隔离件粘接于图像处理器封装件的散热片设置面(参照图8(a))。在本实施例中，不同于实施例1，隔离件与散热片的露出面和非露出面的两者接触。所使用的粘接剂与实施例1相同。
接着，与实施例1同样地用倒装芯片安装器将图像处理器封装件及预先通过回流法三维层叠2个DRAM封装件而成DRAM层叠封装件(4组)与挠性基板暂时连接。接着，用芯片安装器，通过焊锡膏将16个芯片电容器暂时连接于挠性基板。
接着，从安装器取出产品，将该产品投入回流炉，从而将图像处理器封装件、DRAM层叠封装件及芯片电容器与FPC连接，之后用有机溶剂清洗助焊剂，并进行干燥(参照图8(c))。
接着，与实施例1同样，将样品载置于加热器载置台，加热为约180℃，并将挠性基板沿着图像处理器封装件的相对的2个侧面及隔离件向图像处理器封装件的第一面侧弯折，伸出到图像处理器封装件的第一面上方。此时，将DRAM层叠封装件及芯片电容器容纳在隔离件的槽部，将挠性基板和隔离件粘接(参照图8(d))。在实施例2中，如图9所示，挠性基板从图像处理器封装件的相对的侧面开始弯折。
接着，与实施例1同样，实施底部填充树脂的充填及热固化、焊锡球的形成以及散热器的粘接，从而制作完成三维型电子部件安装装置(参照图8(e)～(g))。
在如此制造的三维安装型电子部件安装装置中，使图像处理器封装件工作时，DRAM封装件的表面温度为65℃～75℃，能够控制在DRAM封装件的工作确保温度(80℃)以下。另外，如果从外部利用风扇进行空冷，则能够将DRAM封装件的表面温度降至55℃～65℃，这一点已得以确认。
如实施例1中所说明的那样，在没有隔离件的结构中，DRAM封装件的表面温度为85℃～100℃，因此，能够确认隔离件带来的温度上升抑制效果。
并且，通过本实施例还确认了在图像处理器封装件上方共层叠有8个DRAM封装件的画像处理模块能够工作。此外，与实施例1的三维安装型电子部件安装装置相比，能够将存储器容量增加至2倍。并且，由于将8个DRAM封装件(DRAM封装件的总面积：800mm2)以三维方式安装于图像处理器封装件上方，因此与现有的以平面方式安装单个DRAM封装件的形式的模块结构相比，包括成为封装件之间的间隔的安装区域约100mm2在内能够削减约900mm2的安装面积。此外，通过在DRAM封装件附近安装电容器，与实施例1的三维安装型电子部件安装装置相比，能够进一步减少开关噪声。
对于制造方法，根据实施例1，耐热性差的图像处理器封装件的回流工序一般需要3次，而根据实施例2则2次回流即可，因此，与实施例1的结构相比，能够实现更高的安装合格率。
根据上述实施方式及实施例说明了本发明的半导体装置，但是并不限于上述实施方式，在本发明的范围内，并且根据本发明的基本技术思想，可对上述实施方式及实施例进行各种变形、变更及改良。此外，可在本发明的权利要求范围内，进行各种公开要素的多种组合、替换及选择。
通过包括权利要求在内的本发明的全部公开事项，可明确本发明的更多的课题、目的及拓展方式。
工业上的可利用性
在本发明中，可使用各种部件作为电子部件，例如，可使用CPU、应用程序处理器、存储器(DRAM、闪存、SRAM等)等半导体器件(半导体元件、半导体封装件)，以及电容器、电阻、电感等无源部件。特别是，本发明适用于第一电子部件2为CPU及应用程序处理器这样发热量大的半导体器件的情况。
本发明的电子部件安装装置例如能够安装于母板(电路基板)及模块基板。由此，例如通过适用于便携式电话等移动设备、个人电脑、汽车导航装置、车载模块、游戏机等各种电子设备，能够实现电子设备的小型化、低成本化及高性能化。

Claims (15)

1.一种电子部件安装装置，其特征在于，包括：
第一电子部件，在第一面具有外部端子，并且在第二面具有散热片；
至少1个第二电子部件，配置在所述第一电子部件的所述第二面一侧；
挠性电路基板，与所述第一电子部件的所述外部端子及所述至少1个第二电子部件电连接，并且与所述至少1个第二电子部件连接的至少一部分配置于所述第一电子部件的所述第二面一侧；以及
隔离件，防止所述挠性电路基板的所述至少一部分与所述第一电子部件的所述第二面之间直接传导热量。
2.如权利要求1所述的电子部件安装装置，其特征在于，
所述隔离件用于在所述挠性电路基板的所述至少一部分与所述第一电子部件的所述第二面之间形成预定的空隙。
3.如权利要求1或2所述的电子部件安装装置，其特征在于，
所述隔离件在所述第一电子部件的所述第二面上固定于所述散热片的表面以外的部分。
4.如权利要求1～3中任一项所述的电子部件安装装置，其特征在于，
所述隔离件的配置所述至少1个第二电子部件的部分与所述散热片之间夹着预定的空隙而延伸，以不与所述散热片接触。
5.如权利要求4所述的电子部件安装装置，其特征在于，
所述隔离件具有在除了所述散热片上安装散热器的区域以外的区域覆盖所述第一电子部件的所述第二面的形状，并且形成用于使所述空隙的空气在与所述第一电子部件之间流通的开口。
6.如权利要求1～5中任一项所述的电子部件安装装置，其特征在于，
所述隔离件由玻璃、树脂及陶瓷中的至少1种形成。
7.如权利要求1～6中任一项所述的电子部件安装装置，其特征在于，
所述隔离件的热传导率在1W/mK以下。
8.如权利要求1～7中任一项所述的电子部件安装装置，其特征在于，
所述第一电子部件和所述第二电子部件连接在所述挠性电路基板的不同的面上。
9.如权利要求1～7中任一项所述的电子部件安装装置，其特征在于，
所述隔离件具有凹部或槽部，
所述至少1个第二电子部件容纳于所述凹部或槽部。
10.如权利要求9所述的电子部件安装装置，其特征在于，
所述至少1个第二电子部件不与所述隔离件接触。
11.如权利要求9或10所述的电子部件安装装置，其特征在于，
所述第一电子部件和所述第二电子部件连接在所述挠性电路基板的同一个面上。
12.如权利要求1～11中任一项所述的电子部件安装装置，其特征在于，
所述第一电子部件为包含半导体元件的电子部件，
所述至少1个第二电子部件为包含半导体元件的电子部件或无源部件。
13.如权利要求1～12中任一项所述的电子部件安装装置，其特征在于，
所述挠性电路基板通过粘接剂与所述第一电子部件和所述隔离件中的至少一方粘接，
所述粘接剂为热可塑性树脂或固化前的状态的热固化性树脂。
14.一种电子部件安装装置的制造方法，其特征在于，包括以下工序：
在第一面上具有外部端子且第二面上具有散热片的第一电子部件的所述第二面上配置隔离件，防止配置在所述第二面上方的挠性电路基板的至少一部分与所述第二面之间直接传导热量；
将所述外部端子和所述挠性电路基板电连接，并且弯折所述挠性电路基板而将所述挠性电路基板的一部分配置于所述隔离件上；以及
将第二电子部件电连接到位于所述隔离件上的所述挠性电路基板部分。
15.一种电子部件安装装置的制造方法，其特征在于，包括以下工序：
在第一面上具有外部端子且第二面上具有散热片的第一电子部件的所述第二面上配置隔离件，防止配置在所述第二面上方的挠性电路基板的至少一部分与所述第二面之间直接传导热量；
将所述外部端子和所述挠性电路基板电连接，并且将第二电子部件和所述挠性电路基板电连接；以及
弯折所述挠性电路基板而将所述第二电子部件配置在所述隔离件上方。
CN2008800253262A 2007-07-19 2008-07-18 电子部件安装装置及其制造方法 Active CN101755335B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007188287 2007-07-19
JP188287/2007 2007-07-19
PCT/JP2008/063007 WO2009011419A1 (ja) 2007-07-19 2008-07-18 電子部品実装装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN101755335A true CN101755335A (zh) 2010-06-23
CN101755335B CN101755335B (zh) 2012-07-11

Family

ID=40259745

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800253262A Active CN101755335B (zh) 2007-07-19 2008-07-18 电子部件安装装置及其制造方法

Country Status (5)

Country Link
US (1) US8120921B2 (zh)
JP (1) JP5413971B2 (zh)
KR (1) KR101065935B1 (zh)
CN (1) CN101755335B (zh)
WO (1) WO2009011419A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103037668A (zh) * 2011-10-10 2013-04-10 控制技术有限公司 阻隔器件
TWI578505B (zh) * 2015-12-10 2017-04-11 財團法人工業技術研究院 半導體元件
US10083989B2 (en) 2015-12-10 2018-09-25 Industrial Technology Research Institute Semiconductor device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5433465B2 (ja) * 2010-03-16 2014-03-05 株式会社ジャパンディスプレイ 表示装置
JP5626892B2 (ja) * 2011-01-17 2014-11-19 日本電気株式会社 ３次元実装型半導体装置、および電子機器
DE102011107316A1 (de) * 2011-07-06 2013-06-06 Abb Ag Anordnung zum Kühlen von Baugruppen eines Automatisierungs- oder Steuerungssystems
CN105027278A (zh) * 2013-03-07 2015-11-04 住友电木株式会社 装置、粘合剂用组合物、粘合片
KR102127772B1 (ko) * 2013-05-16 2020-06-29 삼성전자주식회사 방열 판을 갖는 반도체 패키지 및 그 형성 방법
TWM519879U (zh) * 2015-08-03 2016-04-01 Dowton Electronic Materials Co Ltd 電子裝置之改良散熱結構
JP6726070B2 (ja) 2016-09-28 2020-07-22 エルジー ディスプレイ カンパニー リミテッド 電子部品の実装方法、電子部品の接合構造、基板装置、ディスプレイ装置、ディスプレイシステム
JP6956475B2 (ja) * 2016-09-28 2021-11-02 エルジー ディスプレイ カンパニー リミテッド 電子部品の実装方法、電子部品の接合構造、基板装置、ディスプレイ装置、ディスプレイシステム
JP7243449B2 (ja) * 2019-05-24 2023-03-22 富士通オプティカルコンポーネンツ株式会社 光モジュール

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000088921A (ja) 1998-09-08 2000-03-31 Sony Corp 半導体装置
JP4135284B2 (ja) * 1999-12-07 2008-08-20 ソニー株式会社 半導体モジュールおよび電子回路装置
JP3360669B2 (ja) 2000-01-07 2002-12-24 日本電気株式会社 半導体パッケージ素子、３次元半導体装置及びこれらの製造方法
JP3886091B2 (ja) * 2000-03-21 2007-02-28 パイオニア株式会社 フラットパネル型表示装置及びその製造方法
JP2002009228A (ja) * 2000-06-20 2002-01-11 Seiko Epson Corp 半導体装置
JP4650822B2 (ja) * 2001-05-24 2011-03-16 パナソニック株式会社 フラットパネル型表示装置
JP3983120B2 (ja) * 2001-07-30 2007-09-26 富士通日立プラズマディスプレイ株式会社 Ｉｃチップの実装構造及びディスプレイ装置
US6576992B1 (en) 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method
KR100620202B1 (ko) * 2002-12-30 2006-09-01 동부일렉트로닉스 주식회사 반도체의 멀티 스택 씨에스피 방법
JP4193702B2 (ja) 2004-01-14 2008-12-10 株式会社デンソー 半導体パッケージの実装構造
KR20060098689A (ko) * 2005-03-03 2006-09-19 엘지전자 주식회사 티씨피 모듈의 그라운드 강화 설계 구조
JP2007005607A (ja) 2005-06-24 2007-01-11 Fujitsu Ltd 半導体装置
KR100661297B1 (ko) 2005-09-14 2006-12-26 삼성전기주식회사 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법
KR101342652B1 (ko) * 2006-11-15 2013-12-16 삼성디스플레이 주식회사 액정 표시 장치
KR20080069484A (ko) * 2007-01-23 2008-07-28 삼성전자주식회사 플렉시블 기판을 이용한 적층형 반도체 패키지
JP4109707B1 (ja) * 2007-05-30 2008-07-02 新藤電子工業株式会社 半導体装置およびその製造方法、ならびにディスプレイ装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103037668A (zh) * 2011-10-10 2013-04-10 控制技术有限公司 阻隔器件
CN103037668B (zh) * 2011-10-10 2016-06-01 控制技术有限公司 阻隔器件
TWI578505B (zh) * 2015-12-10 2017-04-11 財團法人工業技術研究院 半導體元件
US10083989B2 (en) 2015-12-10 2018-09-25 Industrial Technology Research Institute Semiconductor device

Also Published As

Publication number Publication date
US8120921B2 (en) 2012-02-21
KR101065935B1 (ko) 2011-09-19
JPWO2009011419A1 (ja) 2010-09-24
JP5413971B2 (ja) 2014-02-12
US20100188821A1 (en) 2010-07-29
WO2009011419A1 (ja) 2009-01-22
CN101755335B (zh) 2012-07-11
KR20100032452A (ko) 2010-03-25

Similar Documents

Publication Publication Date Title
CN101755335B (zh) 电子部件安装装置及其制造方法
US11605609B2 (en) Ultra-thin embedded semiconductor device package and method of manufacturing thereof
US5952611A (en) Flexible pin location integrated circuit package
US6972479B2 (en) Package with stacked substrates
US20050082663A1 (en) Semiconductor device and semiconductor module
EP0340527A2 (en) Improved semiconductor device packaging structures
US8895871B2 (en) Circuit board having a plurality of circuit board layers arranged one over the other having bare die mounting for use as a gearbox controller
EP1460688A2 (en) Resin sealed electronic assembly and method of manufacturing the same
JPH0846085A (ja) 半導体装置及びその製造方法
CN101958314B (zh) 对叠式系统级封装及其制造和使用方法
KR101323416B1 (ko) 전력 회로 패키지와 그 제조 방법
KR100232214B1 (ko) 패키지 양면 실장형 피.씨.비 카드 및 그 제조방법
JP5169800B2 (ja) 電子装置
US6643136B2 (en) Multi-chip package with embedded cooling element
CN115985855A (zh) 功率模块和功率模块的制备方法
JP5098284B2 (ja) 半導体装置
KR100419359B1 (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
KR100546359B1 (ko) 동일 평면상에 횡 배치된 기능부 및 실장부를 구비하는 반도체 칩 패키지 및 그 적층 모듈
US20240006370A1 (en) Chip package with heat dissipation plate and manufacturing method thereof
CN213601858U (zh) 一种芯片电极焊接互联密集型封装结构
JP2002329803A (ja) 電子回路モジュールおよびその製造方法
JP7200460B2 (ja) パッケージ構造物
JP2006135361A (ja) 電子回路装置及びその製造方法
JP2685024B2 (ja) Ｌｓｉパッケージの実装構造
CN112349661A (zh) 电子组件模块及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC INFRONTIA CORPORATION

Free format text: FORMER OWNER: NEC ACCESS TECH CORP.

Effective date: 20150313

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150313

Address after: Tokyo, Japan

Patentee after: NEC Corp.

Patentee after: NEC INFRONTIA CORP.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

Patentee before: NEC Access Tech Corp.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160615

Address after: Kawasaki, Japan

Patentee after: NEC INFRONTIA CORP.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

Patentee before: NEC INFRONTIA CORP.